KR101250356B1 - Apparatus for manufacturing semiconductor - Google Patents

Apparatus for manufacturing semiconductor Download PDF

Info

Publication number
KR101250356B1
KR101250356B1 KR1020060110060A KR20060110060A KR101250356B1 KR 101250356 B1 KR101250356 B1 KR 101250356B1 KR 1020060110060 A KR1020060110060 A KR 1020060110060A KR 20060110060 A KR20060110060 A KR 20060110060A KR 101250356 B1 KR101250356 B1 KR 101250356B1
Authority
KR
South Korea
Prior art keywords
power
chamber
electrode
power supply
electrode unit
Prior art date
Application number
KR1020060110060A
Other languages
Korean (ko)
Other versions
KR20080041889A (en
Inventor
고성근
주광술
김종호
박종오
우정식
김영효
김호식
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020060110060A priority Critical patent/KR101250356B1/en
Publication of KR20080041889A publication Critical patent/KR20080041889A/en
Application granted granted Critical
Publication of KR101250356B1 publication Critical patent/KR101250356B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Abstract

특정한 공정이 이루어지는 챔버를 구비하는 반도체 제조 장치에 관하여 개시한다. Disclosed is a semiconductor manufacturing apparatus having a chamber in which a specific process is performed.

본 발명에 따른 반도체 제조 장치는 제1전극부, 제1전원부, 제2전극부 및 제2전원부를 구비한다. 상기 제1전극부는 상기 챔버 상부에 위치하는 샤워헤드에 장착된다. 상기 제1전원부는 상기 제1전극부에 제1파워를 인가한다. 상기 제2전극부는 상기 챔버 내부벽에 장착되되, 상기 챔버 내부에 위치하는 히터의 높이 이하로 장착된다. 상기 제2전원부는 상기 제1전극부 및 상기 제2전극부에 제2파워를 인가한다.The semiconductor manufacturing apparatus according to the present invention includes a first electrode part, a first power supply part, a second electrode part, and a second power supply part. The first electrode unit is mounted to a shower head positioned above the chamber. The first power supply unit applies first power to the first electrode unit. The second electrode unit is mounted on the inner wall of the chamber and is mounted to be less than or equal to a height of a heater located in the chamber. The second power supply unit applies second power to the first electrode unit and the second electrode unit.

반도체 제조 공정, 챔버, 클리닝 Semiconductor manufacturing process, chambers, cleaning

Description

반도체 제조 장치{Apparatus for manufacturing semiconductor}Semiconductor manufacturing apparatus {Apparatus for manufacturing semiconductor}

도 1은 본 발명에 따른 반도체 제조 장치의 일실시예를 나타낸다.1 shows an embodiment of a semiconductor manufacturing apparatus according to the present invention.

도 2는 본 발명에 따른 반도체 제조 장치의 다른 일실시예를 나타낸다.2 shows another embodiment of a semiconductor manufacturing apparatus according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

10 : 챔버 10a : 챔버 내부벽10: chamber 10a: chamber inner wall

20 : 샤워헤드 30 : 히터20: shower head 30: heater

100,200 : 반도체 제조 장치 110 : 제1전극부100,200: semiconductor manufacturing apparatus 110: first electrode portion

120 : 제1전원부 130 : 제2전극부120: first power supply unit 130: second electrode unit

140 : 제2전원부 150 : 절연체부140: second power supply unit 150: insulator portion

220 : 제1스위치 240 : 제2스위치220: first switch 240: second switch

본 발명은 반도체 제조 장치에 관한 것으로, 더욱 상세하게는 공정이 진행되는 동안 사용되는 전극 외에, 챔버 내부를 클리닝할 때만 사용되는 전극이 더 구비된 반도체 제조 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing apparatus, and more particularly, to a semiconductor manufacturing apparatus further comprising an electrode used only for cleaning the inside of the chamber, in addition to the electrode used during the process.

종래의 일반적인 반도체 제조 장치는 샤워헤드가 상부에 위치하고, 히터가 내부에 위치하는 챔버를 구비하여, 챔버 내부에서 특정한 공정이 수행된다. 여기서, 샤워헤드에는 플라즈마를 발생시킬 수 있는 전극이 장착되어 있는 것이 일반적이다.Conventional semiconductor manufacturing apparatuses include a chamber in which a showerhead is positioned at an upper portion and a heater is disposed therein, so that a specific process is performed in the chamber. Here, the showerhead is generally equipped with an electrode capable of generating plasma.

CVD 공정의 예를 들면, CVD 공정에는 증착 공정과 클리닝 공정을 필요로 한다. For example, a CVD process requires a deposition process and a cleaning process.

그러나, 종래의 반도체 제조 장치는, 챔버 내부의 클리닝 공정시에도 증착 공정에서 이용되는 전극에 의해 클리닝 가스를 플라즈마 상태로 만들기 때문에 히터 하부와 같은 영역에는 클리닝 효율이 떨어지는 단점이 있다.However, the conventional semiconductor manufacturing apparatus has a disadvantage in that the cleaning efficiency is inferior in a region such as the lower part of the heater because the cleaning gas is brought into the plasma state by the electrode used in the deposition process even during the cleaning process inside the chamber.

본 발명이 이루고자 하는 기술적 과제는, 챔버 내부의 클리닝 시에, 히터 하부에도 클리닝의 효율을 높일 수 있는 반도체 제조 장치를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a semiconductor manufacturing apparatus capable of increasing cleaning efficiency even under a heater when cleaning the inside of a chamber.

상기 기술적 과제를 이루기 위한 본 발명에 따른 반도체 제조 장치의 일실시예는, 제1전극부, 제1전원부, 제2전극부 및 제2전원부를 구비한다. One embodiment of a semiconductor manufacturing apparatus according to the present invention for achieving the above technical problem includes a first electrode portion, a first power supply portion, a second electrode portion and a second power supply portion.

상기 제1전극부는 챔버 상부에 위치하는 샤워헤드에 장착된다. 상기 제1전원부는 상기 제1전극부에 제1파워를 인가한다. 상기 제2전극부는 상기 챔버 내부벽에 장착되되, 상기 챔버 내부에 위치하는 히터의 높이 이하로 장착된다. 상기 제2전원부는 상기 제1전극부 및 상기 제2전극부에 제2파워를 인가한다.The first electrode unit is mounted to a shower head positioned above the chamber. The first power supply unit applies first power to the first electrode unit. The second electrode unit is mounted on the inner wall of the chamber and is mounted to be less than or equal to a height of a heater located in the chamber. The second power supply unit applies second power to the first electrode unit and the second electrode unit.

상기 기술적 과제를 이루기 위한 본 발명에 따른 반도체 제조 장치의 다른 일실시예는, 제1전극부, 제1전원부, 제2전극부, 제2전원부, 절연체부, 제1스위치 및 제2스위치를 구비한다.Another embodiment of the semiconductor manufacturing apparatus according to the present invention for achieving the above technical problem, the first electrode portion, the first power supply portion, the second electrode portion, the second power supply portion, the insulator portion, the first switch and the second switch do.

상기 제1전극부는 챔버 상부에 위치하는 샤워헤드에 장착된다. 상기 제1전원부는 상기 제1전극부에 제1파워를 인가한다. 상기 제2전극부는 상기 챔버 내부벽에 장착되되, 상기 챔버 내부에 위치하는 히터의 높이 이하로 장착된다. 상기 제2전원부는 상기 제1전극부 및 상기 제2전극부에 제2파워를 인가한다. 상기 절연체부는 상기 제2전극부 및 상기 챔버 내부벽 사이에 위치한다. 상기 제1스위치는 상기 제1파워를 스위칭한다. 상기 제2스위치는 제2파워를 스위칭한다.The first electrode unit is mounted to a shower head positioned above the chamber. The first power supply unit applies first power to the first electrode unit. The second electrode unit is mounted on the inner wall of the chamber and is mounted to be less than or equal to a height of a heater located in the chamber. The second power supply unit applies second power to the first electrode unit and the second electrode unit. The insulator portion is positioned between the second electrode portion and the chamber inner wall. The first switch switches the first power. The second switch switches the second power.

이하에서는 본 발명의 구체적인 실시예를 도면을 참조하여 상세히 설명하도록 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

도 1은 본 발명에 따른 반도체 제조 장치의 일실시예를 나타낸다.1 shows an embodiment of a semiconductor manufacturing apparatus according to the present invention.

도 1을 참조하면, 반도체 제조 장치(100)는 제1전극부(110), 제1전원부(120), 제2전극부(130) 및 제2전원부(140)를 구비한다.Referring to FIG. 1, the semiconductor manufacturing apparatus 100 includes a first electrode unit 110, a first power supply unit 120, a second electrode unit 130, and a second power supply unit 140.

상기 제1전극부(110)는 챔버(10) 상부에 위치하는 샤워헤드(20)에 장착된다.The first electrode unit 110 is mounted to the shower head 20 positioned above the chamber 10.

제1전원부(120)는 챔버(10) 외부에 위치하며, 제1전극부(110)에 제1파워를 인가한다. 제1전원부(120)가 필요없는 경우도 있다. 예를 들면, ALD 공정에서는 원자층 증착시 플라즈마를 필요로 하지 않기 때문에, 제1전원부(120)가 없을 수도 있다.The first power supply unit 120 is located outside the chamber 10 and applies the first power to the first electrode unit 110. In some cases, the first power supply unit 120 may not be required. For example, in the ALD process, since the plasma is not required for atomic layer deposition, the first power supply unit 120 may be absent.

제2전극부(130)는 챔버(10) 내부벽(10a)에 장착되는데, 챔버(10) 내부에 위치하는 히터(30)의 높이 이하로 장착된다.The second electrode unit 130 is mounted on the inner wall 10a of the chamber 10, and is mounted below the height of the heater 30 located in the chamber 10.

제2전원부(140)는 제1전극부(110) 및 제2전극부(130)에 제2파워를 인가한다.The second power supply unit 140 applies a second power to the first electrode unit 110 and the second electrode unit 130.

제2전극부(130) 및 챔버(10) 내부벽(10a) 사이에 절연체부(150)가 더 포함될 수 있다. 이때 절연체부(150)는 제2전극부(130)의 그라운드(GND)가 된다. 따라서, 절연체부(150)로 제2전극부(130)와 챔버 내부벽(10a)을 절연(insulation)시킴으로써, 제2전극부(130)에 제2파워가 인가될 때, 챔버 내부벽(10a)에 미치는 파워의 영향을 차단할 수 있다.An insulator portion 150 may be further included between the second electrode portion 130 and the inner wall 10a of the chamber 10. At this time, the insulator part 150 becomes the ground GND of the second electrode part 130. Therefore, when the second power is applied to the second electrode part 130 by insulating the second electrode part 130 and the chamber inner wall 10a by the insulator part 150, the chamber inner wall 10a is applied to the insulator part 150. This can block the effect of power.

제1전원부(120)는, 챔버(10) 내부에서 공정을 진행하는 동안에만 제1파워를 제1전극부(110)에 인가한다. 반면, 제2전원부(140)는, 챔버(10) 내부에서 클리닝을 진행하는 동안에만 제2파워를 제1전극부(110) 및 제2전극부(130)에 인가한다.The first power supply unit 120 applies the first power to the first electrode unit 110 only during the process in the chamber 10. On the other hand, the second power supply unit 140 applies the second power to the first electrode unit 110 and the second electrode unit 130 only during the cleaning process in the chamber 10.

CVD 공정의 예를 들면, 웨이퍼에 전구체를 증착하는 동안에는 제1전원부(120)에서 제1파워가 제1전극부(110)에 인가되지만, 증착이 끝난 후 챔버 내부를 클리닝하는 동안에는 제2전원부(140)에서 제2파워가 제1전극부(110) 및 제2전극부(130)에 인가된다.For example, in the CVD process, while the precursor is deposited on the wafer, the first power is applied from the first power supply 120 to the first electrode 110, but the second power supply ( At 140, a second power is applied to the first electrode part 110 and the second electrode part 130.

결국, 상기 제1전극부(110)에는 공정이 진행되는 동안에는 제1파워가 인가되고, 클리닝이 진행되는 동안에는 제2파워가 인가되지만, 상기 제2전극부(110)에는 클리닝이 진행되는 동안에만 제2파워가 인가된다.As a result, while the process is in progress, the first power is applied to the first electrode part 110 and the second power is applied while the cleaning is in progress, but the cleaning is performed only to the second electrode part 110 while the cleaning is in progress. The second power is applied.

특히, 본 발명에 따른 반도체 제조 장치는 챔버(10) 내부의 히터(30)보다 아래에 위치하는 제2전극부(130)를 더 구비함으로써, 클리닝시 제2파워에 의해 히터(30) 아래 부분의 클리닝 효율을 높일 수 있다.In particular, the semiconductor manufacturing apparatus according to the present invention further includes a second electrode portion 130 positioned below the heater 30 in the chamber 10, so that the lower portion of the heater 30 is formed by the second power during cleaning. Can increase the cleaning efficiency.

제1파워와 제2파워는 동일한 주파수를 갖는 RF 파워일 수 있다.The first power and the second power may be RF power having the same frequency.

경우에 따라서, 클리닝 가스를 활성화하기 위한 주파수와 전구체를 활성화하 기 위한 주파수는 서로 다를 수 있으므로, 제1파워와 제2파워는 서로 다른 주파수를 갖는 파워일 수 있다. In some cases, since the frequency for activating the cleaning gas and the frequency for activating the precursor may be different from each other, the first power and the second power may be power having different frequencies.

도 2는 본 발명에 따른 반도체 제조 장치의 다른 일실시예를 나타낸다.2 shows another embodiment of a semiconductor manufacturing apparatus according to the present invention.

도 2를 참조하면, 본 실시예에서는 제1스위치(220) 및 제2스위치(240)를 더 구비한다.2, in the present embodiment, the first switch 220 and the second switch 240 are further provided.

제1스위치(220)는 제1파워를 스위칭한다. 제1파워는 챔버(10) 내부에서 공정을 진행하는 동안에만 필요하므로, 제1스위치(220)는 챔버(10) 내부에서 공정을 진행하는 동안에만 턴 온(Turn-On) 된다.The first switch 220 switches the first power. Since the first power is only needed during the process in the chamber 10, the first switch 220 is turned on only during the process in the chamber 10.

반면, 제2스위치(240)는 제2파워를 스위칭한다. 제2파워는 챔버(10) 내부를 클리닝하는 동안에만 필요하므로, 제2스위치(240)는 챔버(10) 내부에서 클리닝을 진행하는 동안에만 턴 온 된다.On the other hand, the second switch 240 switches the second power. Since the second power is only needed while cleaning the inside of the chamber 10, the second switch 240 is turned on only while the cleaning is performed in the chamber 10.

이상에서 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.Although the preferred embodiments of the present invention have been disclosed for illustrative purposes, those skilled in the art will appreciate that various modifications, additions and substitutions are possible, without departing from the scope and spirit of the invention as disclosed in the accompanying claims. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit of the invention.

상술한 바와 같이, 본 발명에 따른 반도체 제조 장치는 히터보다 낮은 위치에서 챔버 내부의 클리닝 동안에만 이용되는 별도의 전극부를 구비함으로써, 챔버 내부의 클리닝시 히터 아래 부분의 클리닝 효율을 높일 수 있는 장점이 있다.As described above, the semiconductor manufacturing apparatus according to the present invention has an advantage of increasing the cleaning efficiency of the lower part of the heater when cleaning the inside of the chamber by providing a separate electrode part used only during the cleaning of the inside of the chamber at a lower position than the heater. have.

Claims (9)

특정한 공정이 이루어지는 챔버를 구비하는 반도체 장치에 있어서,A semiconductor device comprising a chamber in which a specific step is performed, 상기 챔버 상부에 위치하는 샤워헤드에 장착되는 제1전극부;A first electrode unit mounted to a shower head positioned above the chamber; 상기 제1전극부에 제1파워를 인가하는 제1전원부;A first power supply unit applying a first power to the first electrode unit; 상기 챔버 내부벽에 장착되되, 상기 챔버 내부에 위치하는 히터의 높이 이하로 장착되는 제2전극부; 및A second electrode part mounted on the inner wall of the chamber and mounted below the height of a heater located in the chamber; And 상기 제1전극부 및 상기 제2전극부에 제2파워를 인가하는 제2전원부를 구비하는 것을 특징으로 하는 반도체 제조 장치.And a second power supply unit applying a second power to the first electrode unit and the second electrode unit. 제1항에 있어서, The method of claim 1, 상기 제2전극부 및 상기 챔버 내부벽 사이에 위치하는 절연체부를 더 구비하는 것을 특징으로 하는 반도체 제조 장치.And an insulator portion positioned between the second electrode portion and the inner wall of the chamber. 제1항에 있어서, 상기 제2전원부는, The method of claim 1, wherein the second power supply unit, 상기 챔버 내부에서 클리닝을 진행하는 동안에만 상기 제2파워를 인가하는 것을 특징으로 하는 반도체 제조 장치.And applying the second power only while cleaning is performed in the chamber. 제1항에 있어서, 상기 제2파워는,The method of claim 1, wherein the second power, 상기 제1파워와 동일한 주파수를 갖는 파워인 것을 특징으로 하는 반도체 제 조 장치.And a power having the same frequency as the first power. 제1항에 있어서, 상기 제2파워는,The method of claim 1, wherein the second power, 상기 제1파워와 다른 주파수를 갖는 파워인 것을 특징으로 하는 반도체 제조 장치.And a power having a frequency different from that of the first power. 특정한 공정이 이루어지는 챔버를 구비하는 반도체 장치에 있어서,A semiconductor device comprising a chamber in which a specific step is performed, 상기 챔버 상부에 위치하는 샤워헤드에 장착되는 제1전극부;A first electrode unit mounted to a shower head positioned above the chamber; 상기 제1전극부에 제1파워를 인가하는 제1전원부;A first power supply unit applying a first power to the first electrode unit; 상기 챔버 내부벽에 장착되되, 상기 챔버 내부에 위치하는 히터의 높이 이하로 장착되는 제2전극부;A second electrode part mounted on the inner wall of the chamber and mounted below the height of a heater located in the chamber; 상기 제1전극부 및 상기 제2전극부에 제2파워를 인가하는 제2전원부;A second power supply unit applying a second power to the first electrode unit and the second electrode unit; 상기 제2전극부 및 상기 챔버 내부벽 사이에 위치하는 절연체부;An insulator portion disposed between the second electrode portion and the chamber inner wall; 상기 제1파워를 스위칭하는 제1스위치; 및A first switch for switching the first power; And 상기 제2파워를 스위칭하는 제2스위치를 구비하는 것을 특징으로 하는 반도체 제조 장치.And a second switch for switching the second power. 제6항에 있어서,The method of claim 6, 상기 제1스위치는, 상기 챔버 내부에서 공정을 진행하는 동안에만 턴 온(Turn-On) 되고, The first switch is turned on (Turn-On) only during the process in the chamber, 상기 제2스위치는, 상기 챔버 내부에서 클리닝을 진행하는 동안에만 턴 온 되는 것을 특징으로 하는 반도체 제조 장치.And the second switch is turned on only while cleaning is performed in the chamber. 제6항에 있어서, 상기 제2파워는,The method of claim 6, wherein the second power, 상기 제1파워와 동일한 주파수를 갖는 파워인 것을 특징으로 하는 반도체 제조 장치.And a power having the same frequency as the first power. 제6항에 있어서, 상기 제2파워는,The method of claim 6, wherein the second power, 상기 제1파워와 다른 주파수를 갖는 파워인 것을 특징으로 하는 반도체 제조 장치.And a power having a frequency different from that of the first power.
KR1020060110060A 2006-11-08 2006-11-08 Apparatus for manufacturing semiconductor KR101250356B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060110060A KR101250356B1 (en) 2006-11-08 2006-11-08 Apparatus for manufacturing semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060110060A KR101250356B1 (en) 2006-11-08 2006-11-08 Apparatus for manufacturing semiconductor

Publications (2)

Publication Number Publication Date
KR20080041889A KR20080041889A (en) 2008-05-14
KR101250356B1 true KR101250356B1 (en) 2013-04-05

Family

ID=39648836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060110060A KR101250356B1 (en) 2006-11-08 2006-11-08 Apparatus for manufacturing semiconductor

Country Status (1)

Country Link
KR (1) KR101250356B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10790121B2 (en) 2017-04-07 2020-09-29 Applied Materials, Inc. Plasma density control on substrate edge

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090236214A1 (en) 2008-03-20 2009-09-24 Karthik Janakiraman Tunable ground planes in plasma chambers
KR102205945B1 (en) 2012-09-26 2021-01-20 어플라이드 머티어리얼스, 인코포레이티드 Bottom and side plasma tuning having closed loop control
US9157730B2 (en) 2012-10-26 2015-10-13 Applied Materials, Inc. PECVD process

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100265866B1 (en) * 1998-07-11 2000-12-01 황철주 Apparatus for manufacturing semiconductor device
KR20030004681A (en) * 2001-07-06 2003-01-15 어플라이드 머티어리얼스, 인코포레이티드 Method of reducing particulates in a plasma etch chamber during a metal etching process
JP2006219702A (en) * 2005-02-09 2006-08-24 Ulvac Japan Ltd Plasma film-forming apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100265866B1 (en) * 1998-07-11 2000-12-01 황철주 Apparatus for manufacturing semiconductor device
KR20030004681A (en) * 2001-07-06 2003-01-15 어플라이드 머티어리얼스, 인코포레이티드 Method of reducing particulates in a plasma etch chamber during a metal etching process
JP2006219702A (en) * 2005-02-09 2006-08-24 Ulvac Japan Ltd Plasma film-forming apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10790121B2 (en) 2017-04-07 2020-09-29 Applied Materials, Inc. Plasma density control on substrate edge
US11495440B2 (en) 2017-04-07 2022-11-08 Applied Materials, Inc. Plasma density control on substrate edge

Also Published As

Publication number Publication date
KR20080041889A (en) 2008-05-14

Similar Documents

Publication Publication Date Title
US10483135B2 (en) Etching method
JP2015073096A5 (en)
KR20080094794A (en) Plasma processing reactor with multiple capacitive and inductive power sources
KR102114922B1 (en) Plasma processing method
KR101250356B1 (en) Apparatus for manufacturing semiconductor
KR101697970B1 (en) Plasma processing apparatus and method for cleaning chamber using the same
KR100853626B1 (en) Plasma deposition apparatus for substrate and method at the same
KR101249247B1 (en) Plasma etching chamber
KR20160004408A (en) Apparatus and method for treating substrate
TW201535511A (en) Plasma processing device
KR101993725B1 (en) Method of fabricating thin film using plasma enhanced atomic layer deposition
KR101118997B1 (en) Equipment and method for plasma treatment
KR20050004995A (en) Apparatus for processing a substrate using a plasma
JP2001203189A (en) Semiconductor manufacturing machine
KR20070070752A (en) An apparatus for manufacturing semiconductor devices and method for cleaning a chamber of the apparatus
JP3166745B2 (en) Plasma processing apparatus and plasma processing method
KR101855656B1 (en) Substrate processing apparatus
KR20040096380A (en) Method for cleaning of chamber for depositing metal oxide and apparatus for depositing to performing the same
KR20120073839A (en) Gas spraying apparatus and substrate processing apparatus having the same
JP2009158854A (en) Plasma processing device, and plasma processing method
KR100689847B1 (en) Chemical vapor deposition apparatus
KR101253785B1 (en) Surface processing apparatus for substrate
KR101262904B1 (en) Plasma etching apparatus
KR100443905B1 (en) A chemical vapor deposition apparatus
KR101978818B1 (en) Film forming method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151208

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161222

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171204

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181211

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191210

Year of fee payment: 8