KR101248624B1 - 발광 반도체 디바이스 및 그 제조 방법 - Google Patents

발광 반도체 디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR101248624B1
KR101248624B1 KR1020110076549A KR20110076549A KR101248624B1 KR 101248624 B1 KR101248624 B1 KR 101248624B1 KR 1020110076549 A KR1020110076549 A KR 1020110076549A KR 20110076549 A KR20110076549 A KR 20110076549A KR 101248624 B1 KR101248624 B1 KR 101248624B1
Authority
KR
South Korea
Prior art keywords
conductive
region
conductive pad
pad
light emitting
Prior art date
Application number
KR1020110076549A
Other languages
English (en)
Other versions
KR20130014843A (ko
Inventor
전경남
Original Assignee
주식회사 케이이씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이이씨 filed Critical 주식회사 케이이씨
Priority to KR1020110076549A priority Critical patent/KR101248624B1/ko
Publication of KR20130014843A publication Critical patent/KR20130014843A/ko
Application granted granted Critical
Publication of KR101248624B1 publication Critical patent/KR101248624B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 일 실시예는 휘도를 향상시키고, 비용을 절감할 수 있는 발광 반도체 디바이스 및 그 제조 방법을 제공한다.
본 발명의 일 실시예에 따르면, 제1도전 영역, 활성 영역 및 제2도전 영역이 순차적으로 형성된 발광 반도체층; 상기 제1도전 영역에 형성된 제1도전 패드; 및 상기 제2도전 영역에 형성된 제2도전 패드를 포함하고, 상기 제1도전 패드 및 상기 제2도전 패드중 적어도 어느 하나는 실버로 형성된 반도체 디바이스를 제공한다.

Description

발광 반도체 디바이스 및 그 제조 방법{Light emitting semiconductor device and manufacturing method thereof}
본 발명의 일 실시예는 발광 반도체 디바이스 및 그 제조 방법에 관한 것이다.
최근 화합물 반도체를 이용한 LED(Light Emit Diode)가 백열등, 형광등, 수은등과 같은 기존의 광원을 대체할 수 있다는 전망이 지배적으로 형성되면서, 고출력 LED에 대한 연구가 활발히 진행되고 있다.
일반적으로 LED를 제조하기 위한 발광 반도체 디바이스는 부도체인 사파이어(sapphire) 기판 위에 n형 도전층(예를 들면, n형 불순물이 도핑된 GaN), 도핑하지 않은 활성층(예를 들면, InGaN) 및 p형 도전층(예를 들면, p형 불순물이 도핑된 GaN)을 순차적으로 성장한 박막층으로 이루어져 있다.
이러한 발광 반도체 디바이스는 외부 장치로부터 전원을 공급받을 수 있도록 표면에 골드(Au) 또는 알루미늄(Al) 재질의 본드 패드가 형성되며, 또한 이러한 본드 패드에는 통상 골드(Au) 와이어가 본딩된다.
여기서, 상기 골드 재질의 본드 패드 및 도전성 와이어는 통상 빛을 흡수하는 성질이 있기 때문에, 발광 반도체 디바이스의 효율을 저하시키는 한 원인이 되고 있다. 더불어, 이러한 골드 재질의 본드 패드 및 도전성 와이어는 자체 가격이 비싸기 때문에, 이를 이용한 발광 반도체 디바이스의 가격도 상승하는 문제가 있다.
본 발명의 일 실시예는 휘도를 향상시키고, 비용을 절감할 수 있는 발광 반도체 디바이스 및 그 제조 방법을 제공한다.
본 발명의 일 실시예에 따른 반도체 디바이스는 제1도전 영역, 활성 영역 및 제2도전 영역이 순차적으로 형성된 발광 반도체층; 상기 제1도전 영역에 형성된 제1도전 패드; 및 상기 제2도전 영역에 형성된 제2도전 패드를 포함하고, 상기 제1도전 패드 및 상기 제2도전 패드중 적어도 어느 하나는 실버(Ag)로 형성된다.
상기 제2도전 영역의 표면에는 투명 도전막이 형성되고, 상기 제2도전 패드는 상기 투명 도전막을 관통하여 상기 제2도전 영역에 오믹 콘택(ohmic contact)된다.
상기 제1도전 패드와 상기 제1도전 영역의 사이, 또는 상기 제2도전 패드와 상기 제2도전 영역의 사이에는 크롬(Cr) 혹은 티타늄(Ti) 등의 오믹 콘택층과 베리어층으로 니켈(Ni) 등이 순차 증착된 금속 적층 구조가 더 형성될 수 있다.
상기 제1도전 패드 및 상기 제2도전 패드중 적어도 어느 하나에는 실버 와이어가 본딩될 수 있다.
본 발명의 다른 실시예에 따른 반도체 디바이스는 리셉터용 반도체층; 상기 리셉터용 반도체층 위에 제2도전 영역, 활성 영역 및 제1도전 영역이 순차적으로 형성된 발광 반도체층; 상기 리셉터용 반도체층의 하면에 형성된 제1도전 패드; 및 상기 제1도전 영역에 형성된 제2도전 패드를 포함하고, 상기 제2도전 패드는 실버(Ag)로 형성된다.
상기 제2도전 패드와 상기 제1도전 영역의 사이에는 크롬(Cr) 혹은 티타늄(Ti) 등의 오믹 콘택층과 베리어층으로 니켈(Ni) 등이 순차 증착된 금속 적층 구조가 더 형성될 수 있다.
상기 제1도전 패드 및 상기 제2도전 패드중 적어도 어느 하나에는 실버(Ag) 와이어가 본딩될 수 있다.
본 발명의 다른 실시예에 따른 발광 반도체 디바이스의 제조 방법은 질화갈륨(GaN(AlIn))계 발광소자를 성장하기 위한 지지용 기판을 준비하는 단계; 상기 지지용 기판 위에 제1도전 영역, 활성 영역 및 제2도전 영역을 순차적으로 성장하여 발광 반도체층을 형성하는 단계; 상기 제2도전 영역의 표면에 투명 도전막을 형성하는 단계; 및 상기 제1도전 영역에 제1도전 패드를 형성하고, 상기 제2도전 영역에 제2도전 패드를 형성하는 단계를 포함하고, 상기 제1도전 패드 및 상기 제2도전 패드중 적어도 어느 하나는 실버(Ag)로 형성한다.
상기 제2도전 패드는 상기 투명 도전막을 관통하여 상기 제2도전 영역에 오믹 콘택(ohmic contact)된다.
상기 제1도전 패드와 상기 제1도전 영역의 사이, 또는 상기 제2도전 패드와 상기 제2도전 영역의 사이에는 크롬(Cr) 혹은 티타늄(Ti) 등 오믹 콘택층 및 니켈(Ni)등 베리어층을 순차 증착하여 금속 구조를 더 형성한다.
본 발명의 다른 실시예에 따른 발광 반도체 디바이스의 제조 방법은 지지용 기판(예를 들면, Al2O3 단결정과 같은 사파이어 기판)을 준비하는 단계; 상기 지지용 기판의 상면에 제1도전 영역, 활성 영역 및 제2도전 영역을 순차적으로 성장하여 발광 반도체층을 형성하고, 상기 제2도전 영역의 표면에 반사막을 형성하고, 상기 제2도전 영역 또는 상기 반사막 위에 오믹 콘택을 위한 제1도전층을 형성하는 단계; 리셉터용 반도체층(예를 들면, 실리콘 기판)을 준비하고, 상기 리셉터용 반도체층의 표면에 제1도전 패드를 형성하고, 상기 리셉터용 반도체층의 다른 표면에 상기 제1도전층과 접합될 수 있는 제2도전층을 형성하는 단계, 상기 제1도전층 및 상기 리셉터용 반도체층의 제2도전층을 온도와 압력을 가하여 접합하는 단계; 상기 발광 반도체층을 성장하는데 이용된 지지용 기판을 광 혹은 광화학적 방법으로 분리하는 단계; 및 상기 지지용 기판을 분리해 냄으로써 드러나는 상기 제1도전영역에 와이어 본딩용 패드로서 실버로 이루어진 제2도전 패드를 형성하는 단계를 포함한다.
상기 제2도전 패드와 상기 제1도전 영역의 사이에는 크롬 혹은 티타늄 등 오믹 콘택층 및 니켈(Ni)등 베리어층을 순차 증착하여 베리어층을 더 형성한다.
본 발명의 일 실시예는 도전성 와이어가 본딩되는 본드 패드를 실버 재질(Silver material)로 형성함으로써, 휘도를 개선할 뿐만 아니라 비용을 절감할 수 있는 발광 반도체 디바이스 및 그 제조 방법을 제공한다.
도 1은 본 발명의 일 실시예에 따른 발광 반도체 디바이스를 도시한 단면도이다.
도 2는 도 1에 도시된 발광 반도체 디바이스의 제조 방법을 도시한 순서도이다.
도 3a 내지 도 3e는 도 2의 순서도에 따라 발광 반도체 디바이스의 제조 방법을 도시한 순차 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 발광 반도체 디바이스를 도시한 단면도이다.
도 5는 도 4에 도시된 발광 반도체 디바이스의 제조 방법을 도시한 순서도이다.
도 6a 내지 도 6f는 도 5의 순서도에 따라 발광 반도체 디바이스의 제조 방법을 도시한 순차 단면도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 1은 본 발명의 일 실시예에 따른 발광 반도체 디바이스(100)를 도시한 단면도이다.
도 1에 도시된 바와 같이, 본 발명에 따른 발광 반도체 디바이스(100)는 지지용 기판(110), 발광 반도체층(120), 투명 도전막(130), 보호막(140), 제1도전 패드(151) 및 제2도전 패드(152)를 포함한다.
상기 지지용 기판(110)은 고열 공정을 견딜 수 있는 내열 소재일 수 있다. 일례로, 이러한 지지용 기판(110)은 사파이어(Al2O3) 또는 그 등가물 중 어느 하나일 수 있으나, 여기서 그 재질을 한정하는 것은 아니다. 이러한 사파이어 기판(110)은 녹는점이 대략 2054℃이기 때문에, 반도체 제조 공정중 고열 공정에서 물리적 및 화학적으로 변하지 않는 장점이 있다. 더불어, 이러한 지지용 기판(110)은 반도체 디바이스(100)의 제조 공정중 자재를 충분히 핸들링할 수 있도록 대략 80 내지 150㎛의 두께를 가질 수 있으나, 이러한 두께로 본 발명을 한정하는 것은 아니다.
상기 발광 반도체층(120)은 상기 지지용 기판(110)의 상면에 형성된다. 일례로, 상기 발광 반도체층(120)은 제1도전 영역(121), 활성 영역(123) 및 제2도전 영역(122)이 순차적으로 성장되어 형성될 수 있다. 좀 더 구체적으로, 상기 발광 반도체층(120)은 제1도전 영역(121)으로서, 상기 지지용 기판(110)에 증착된 n형 GaN, 활성 영역(123)으로서 상기 제1도전 영역(121)에 증착된 InGaN 및 제2도전 영역(122)으로서 상기 활성 영역(123)에 증착된 p형 GaN일 수 있다. 이러한 발광 반도체층(120)의 전체 두께는 대략 2~6㎛일 수 있으나, 이러한 두께로 본 발명을 한정하는 것은 아니다. 더불어, 이러한 발광 반도체층(120)은 금속-유기물 화학증착법 (metal-organic chemical vapor deposition, MOCVD)으로 형성될 수 있으나, 이러한 방법으로 본 발명을 한정하는 것은 아니다.
한편, 상기 발광 반도체층(120)중 제1도전 영역(121)은 상기 활성 영역(123) 및 제2도전 영역(122)으로부터 외측(도면에서는 좌측)으로 일정 길이 더 연장된 형태를 한다. 즉, 상기 제1도전 영역(121)에는 전원 공급을 위해 하기할 제1도전 패드(151)가 증착되어야 하므로, 상기 제1도전 영역(121)은 활성 영역(123) 및 제2도전 영역(122)에 비해 외측(도면에서는 좌측)으로 일정 길이 더 연장된 형태를 한다.
상기 투명 도전막(130)은 상기 발광 반도체층(120)중 제2도전 영역(122)의 표면에 형성된다. 이러한 투명 도전막(130)은 발광 반도체층(120)으로부터 발생된 빛의 투과 효율이 높고, 전류 공급이 가능한 투명하고 도전성 있는 재질로 형성된다. 일례로, 상기 투명 도전막(130)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 그 등가물 중에서 선택된 어느 하나로 형성될 수 있으나, 여기서 그 재질을 한정하는 것은 아니다.
상기 보호막(140)은 상기 제1도전 영역(121) 및 상기 제2도전 영역(122)을 덮음으로써, 상기 제1도전 영역(121) 및 제2도전 영역(122)이 외부 환경으로부터 보호되도록 한다. 이러한 보호막(140)은 예를 들면, 규소 산화막(SiO2), 규소 질화막(Si3N4), 폴리이미드(polyimide), SOG(Spin on glass) 및 그 등가물중 선택된 어느 하나일 수 있으나, 여기서 그 종류를 한정하는 것은 아니다. 또한 상기 보호막(140)은 0.05 내지 5㎛ 정도의 두께로서, PECVD(Plasma-Enhanced Chemical Vapor Deposition)의 방법으로 형성될 수 있으나, 여기서 그 두께 및 제조 방법을 한정하는 것은 아니다.
상기 제1도전 패드(151)는 상기 제1도전 영역(121)에 형성된 보호막(140)을 관통하여 상기 제1도전 영역(121)에 접촉한다.
상기 제2도전 패드(152)는 상기 제2도전 영역(122)에 형성된 투명 도전막(130) 및 보호막(140)을 관통하여 상기 제2도전 영역(122)에 접촉한다. 즉, 상기 제2도전 패드(152)는 상기 보호막(140)뿐만 아니라 상기 투명 도전막(130)을 관통하여 상기 제2도전 영역(122)에 직접 콘택(contact)됨으로써, 상기 제2도전 패드(152)를 통한 상기 제2도전 영역(122)에의 전류 주입 효율이 향상되도록 한다.
여기서, 상기 제1도전 패드(151) 및 제2도전 패드(152)는 대략 7,000 내지 10,000Å의 두께를 갖는 실버(Ag)로 형성될 수 있다. 예를 들어, 상기 제1도전 패드(151) 및 제2도전 패드(152)는 실버(Ag)를 도금하거나, 스퍼터링하거나, 전자선 증착하거나, 열증착과 같은 진공 증착 방법에 의해 형성되거나, 또는 실버 벌크를 제1도전 영역(121) 및 제2도전 영역(122)에 각각 올려 놓고, 대략 300℃ 정도의 온도에서 압력을 주면서 밀착시켜 붙이는 기판(110) 확산 본딩 방법으로 형성될 수 있다. 그러나, 본 발명에서 상기 제1도전 패드(151) 및 상기 제2도전 패드(152)의 형성 방법을 한정하는 것은 아니다.
여기서, 상기 제1도전 패드(151)는 제1도전 영역(121)에 오믹 콘택(ohmic contact)되고, 또한 상기 제2도전 패드(152) 역시 제2도전 영역(122)에 오믹 콘택됨으로써, 쇼트키 콘택(Schottky contact)에 의한 다이오드 성질이 나타나지 않도록 한다. 이를 위해, 통상 상기 제1도전 패드(151) 및 제2도전 패드(152)의 증착후, 대략 300~600℃의 온도에서 수초 내지 수분동안 급속 열처리(Rapid Thermal Annealing) 공정이 수행될 수 있다.
이와 같이 하여, 본 발명은 도전성 와이어가 본딩되어 전원을 공급받는 제1도전 패드(151) 및 제2도전 패드(152)가 실버(Ag)로 형성됨으로, 제조 비용을 현저하게 절약할 수 있게 된다. 예를 들어, 종래 골드(Au)로 도전 패드를 형성할 경우 디바이스(100)당 2.37원이 소요되었으나, 본 발명에서와 같이 실버(Ag)로 도전 패드를 형성하게 되면 디바이스(100)당 0.05원밖에 소요되지 않음으로써, 발광 반도체 디바이스(100)의 제조 비용을 현저히 줄일 수 있게 된다.
또한, 실버로 형성된 제1도전 패드(151) 및 제2도전 패드(152)에는 도전성 와이어로서 골드 와이어(Au wire)대신 실버 와이어(Ag wire)를 이용할 수 있다. 종래의 골드로 된 골드 패드(Au pad) 및 골드로 된 골드 와이어(Au wire)는 발광 반도체층(120)으로부터 발생되는 빛을 흡수하는 특성이 있으나, 본 발명에 따른 실버 패드(Ag pad) 및 실버 와이어(Ag wire)는 빛을 흡수하지 않는다. 일례로, 본 발명에서와 같이 제1도전 패드(151) 및 제2도전 패드(152)가 실버로 형성되고, 또한 제1도전 패드(151)와 제2도전 패드(152)에 실버 와이어가 본딩되는 경우, 대략 4% 정도의 휘도 개선 효과가 있다.
한편, 상기 제1도전 패드(151)와 상기 제1도전 영역(121)의 사이, 또는 상기 제2도전 패드(152)와 상기 제2도전 영역(122)의 사이에는 크롬(Cr) 및 티타늄(Ti)으로 이루어진 오믹 콘택층과, 니켈(Ni)로 이루어진 베리어층(barrier layer) 이 순차 증착될 수 있다. 이 밖에도 상기 베리어층으로서 백금(Pt), 루테늄(Ru), 이리듐(Ir) 등이 가능하나, 본 발명에서 이러한 베리어층의 종류를 한정하는 것은 아니다.
더불어, 본 발명에 따른 실버 패드는 현재 주로 사용되고 있는 골드, 구리, 알루미늄 등에 비해 전기 전도도가 가장 우수하다. 예를 들어, 실버의 전기 전도도(106/Ω·㎝)는 0.630이고, 골드는 0.452, 구리는 0.596, 알루미늄은 0.377이다. 따라서 실버 패드의 경우 다른 금속들에 비해 전류 주입 효율이 우수하다. 더불어, 실버 패드는 골드, 구리, 알루미늄 등에 비해 열전도도(W/cm·K)도 가장 우수함으로써, 열방출 성능도 우수하다.
도 2는 도 1에 도시된 발광 반도체 디바이스(100)의 제조 방법을 도시한 순서도이다.
도 2에 도시된 바와 같이, 본 발명에 따른 발광 반도체 디바이스(100)의 제조 방법은 지지용 기판 준비 단계(S11)와, 발광 반도체층 형성 단계(S12)와, 투명 도전막 형성 단계(S13)와, 보호막 형성 단계(S14)와, 도전 패드 형성 단계(S15)를 포함한다.
도 3a 내지 도 3e는 도 2의 순서도에 따라 발광 반도체 디바이스(100)의 제조 방법을 도시한 순차 단면도이다.
도 3a에 도시된 바와 같이, 지지용 기판 준비 단계(S11)에서는, 고열 공정을 견딜 수 있는 내열 소재로서 평평한 지지용 기판(110)이 구비된다. 일례로, 이러한 지지용 기판(110)은 사파이어(Al2O3) 또는 그 등가물 중 어느 하나일 수 있으나, 여기서 그 재질을 한정하는 것은 아니다.
도 3b에 도시된 바와 같이, 발광 반도체층 형성 단계(S12)에서는, 상기 지지용 기판(110)의 상면에 발광 반도체층(120)이 형성된다. 일례로, 상기 발광 반도체층(120)은 제1도전 영역(121), 활성 영역(123) 및 제2도전 영역(122)이 순차적으로 성장되어 형성된다. 좀더 구체적으로, 상기 발광 반도체층(120)은 제1도전 영역(121)으로서, 상기 지지용 기판(110)에 n형 GaN이 증착되고, 활성 영역(123)으로서 상기 제1도전 영역(121)에 InGaN이 증착되며, 제2도전 영역(122)으로서 상기 활성 영역(123)에 p형 GaN이 증착되어 이루어질 수 있다. 이러한 발광 반도체층(120)의 전체 두께는 대략 2~6㎛로 형성될 수 있으나, 이러한 두께로 본 발명을 한정하는 것은 아니다. 더불어, 이러한 발광 반도체층(120)은 금속-유기물 화학증착법 (metal-organic chemical vapor deposition, MOCVD)으로 형성될 수 있으나, 이러한 방법으로 본 발명을 한정하는 것은 아니다.
한편, 상기 발광 반도체층(120)중 제1도전 영역(121)은 상기 활성 영역(123) 및 제2도전 영역(122)으로부터 외측으로 일정 길이 더 연장된 형태를 한다. 즉, 상기 제1도전 영역(121)에는 전원 공급을 위해 하기할 제1도전 패드(151)가 증착되어야 하므로, 상기 제1도전 영역(121)은 활성 영역(123) 및 제2도전 영역(122)에 비해 외측으로 일정 길이 더 연장된 형태를 한다.
도 3c에 도시된 바와 같이, 투명 도전막 형성 단계(S13)에서는, 상기 발광 반도체층(120)중 제2도전 영역(122)의 표면에 상기 투명 도전막(130)이 형성된다. 이러한 투명 도전막(130)은 발광 반도체층(120)으로부터 발생된 빛의 투과 효율이 높고, 전원 공급이 가능한 투명하고 도전성 있는 재질로 형성된다. 일례로, 상기 투명 도전막(130)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 그 등가물 중에서 선택된 어느 하나로 형성될 수 있으나, 여기서 그 재질을 한정하는 것은 아니다.
도 3d에 도시된 바와 같이, 보호막 형성 단계(S14)에서는, 상기 제1도전 영역(121) 및 상기 제2도전 영역(122)에 보호막(140)이 형성됨으로써, 상기 제1도전 영역(121) 및 제2도전 영역(122)이 외부 환경으로부터 보호되도록 한다. 이러한 보호막(140)은 예를 들면, 규소 산화막(SiO2), 규소 질화막(Si3N4), 폴리이미드(polyimide), SOG(Spin on glass) 및 그 등가물중 선택된 어느 하나일 수 있으나, 여기서 그 종류를 한정하는 것은 아니다. 또한 상기 보호막(140)은 0.05 내지 5㎛ 정도의 두께로서, PECVD(Plasma-Enhanced Chemical Vapor Deposition)의 방법으로 형성될 수 있으나, 여기서 그 두께 및 제조 방법을 한정하는 것은 아니다.
도 3e에 도시된 바와 같이, 도전 패드 형성 단계(S15)에서는, 상기 제1도전 영역(121)에 형성된 보호막(140)을 관통하여 상기 제1도전 영역(121)에 접촉하도록 제1도전 패드(151)가 형성되고, 상기 제2도전 영역(122)에 형성된 투명 도전막(130) 및 보호막(140)을 관통하여 상기 제2도전 영역(122)에 접촉하도록 제2도전 패드(152)가 형성된다. 즉, 상기 제2도전 패드(152)는 상기 보호막(140)뿐만 아니라 상기 투명 도전막(130)을 관통하여 상기 제2도전 영역(122)에 직접 콘택된다.
여기서, 상기 제1도전 패드(151) 및 제2도전 패드(152)는 대략 7,000 내지 10,000Å의 두께를 갖는 실버(Ag)로 형성될 수 있다. 예를 들어, 상기 제1도전 패드(151) 및 제2도전 패드(152)는 실버(Ag)를 도금하거나, 스퍼터링하거나, 전자선 증착하거나, 열증착과 같은 진공 증착 방법에 의해 형성되거나, 또는 실버 벌크를 제1도전 영역(121) 및 제2도전 영역(122)에 각각 올려 놓고, 대략 300℃ 정도의 온도에서 압력을 주면서 밀착시켜 붙이는 기판(110) 확산 본딩 방법으로 형성될 수 있다. 그러나, 본 발명에서 상기 제1도전 패드(151) 및 상기 제2도전 패드(152)의 형성 방법을 한정하는 것은 아니다.
상기 제1도전 패드(151)는 제1도전 영역(121)에 오믹 콘택되고, 또한 상기 제2도전 패드(152) 역시 제2도전 영역(122)에 오믹 콘택됨으로써, 쇼트키 콘택에 의한 다이오드 성질이 나타나지 않도록 한다. 이를 위해, 통상 상기 제1도전 패드(151) 및 제2도전 패드(152)의 증착후, 대략 300~600℃의 온도에서 수초 내지 수분동안 급속 열처리(Rapid Thermal Annealing) 공정이 수행될 수 있다.
이와 같이 하여, 본 발명에 따른 수평형 발광 반도체 디바이스(100)가 완성되며, 이러한 발광 반도체 디바이스(100)는 제조 비용이 현저히 작을 뿐만 아니라, 휘도 성능도 개선된다.
도 4는 본 발명의 다른 실시예에 따른 발광 반도체 디바이스(200)를 도시한 단면도이다.
도 4에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 발광 반도체 디바이스(200)는 리셉터용 반도체층(210), 발광 반도체층(220), 제1도전 패드(251) 및 제2도전 패드(252)를 포함한다.
상기 리셉터용 반도체층(210)은 도핑된 실리콘 게르마늄(SiGe) 반도체일 수 있다. 이러한 리셉터용 반도체층(210)은 제1도전 패드(251)로부터 주입된 전류를 발광 반도체층(220)으로 전달하는 역할을 한다. 물론, 상기 제1도전 패드(251)는 상기 리셉터용 반도체층(210)의 하면에 형성된다.
상기 발광 반도체층(220)은 상기 리셉터용 반도체층(210) 위에 형성되는데, 이는 제조 공정상의 이유로 인해 하부로부터 상부를 향하여 제2도전 영역(222), 활성층(223) 및 제1도전 영역(221)의 적층 구조를 갖는다.
또한, 상기 발광 반도체층(220) 위에는 보호막(240)이 더 형성될 수 있고, 제2도전 패드(252)가 상기 발광 반도체층(220)의 제1도전 영역(221) 위에 바로 형성될 수 있다. 물론, 상기 제2도전 패드(252)는 상기 제1도전 영역(221)에 오믹 콘택(ohmic contact)된다.
더불어, 상기 제2도전 패드(252)와 상기 제1도전 영역(221)의 사이에는 크롬 및 티타늄으로 이루어진 오믹 콘택층과, 니켈로 이루어진 베리어층이 순차적으로 더 증착될 수 있다. 물론, 반도체 패키징 공정중 상기 제2도전 패드(252)에는 실버 와이어가 본딩될 수 있다.
더불어, 상기 리셉터용 반도체층(210)과 상기 발광 반도체층(220)의 사이에도 반사막(231), 제1도전층(232) 및 제2도전층(233)이 순차적으로 더 형성될 수 있다. 더불어, 상기 반사막(231)은 반사율을 향상시키기 위해 니켈/실버(Ni/Ag), 백금/실버(Pt/Ag), 루테늄/실버(Ru/Ag), 이리듐/실버(Ir/Ag), 골드(Au), 금-주석 합금(Au-Sn), 납-인듐 합금(Pb-In), 은-인듐 합금(Ag-In), 은-주석 합금(Ag-Sn), 구리-토론 합금(Cu-Tn) 및 그 등가물 중에서 선택된 어느 하나일 수 있으나, 여기서 그 재질을 한정하는 것은 아니다.
상기 제1도전층(232) 및 상기 제2도전층(233)은 일례로, 팔라듐(Pd)일 수 있으며, 이는 상호간 접착력을 향상시키고, 오믹 콘택 특성을 개선하기 위한 것이다. 더불어, 추가적으로 티타늄(Ti) 등의 베리어층이 더 형성될 수 있다.
한편, 상기 제1도전 영역(221)에 형성되는 상기 제2도전 패드(252)는 실버 재질로 형성됨으로써, 추후 실버 와이어가 본딩될 수 있으며, 빛 흡수율이 작아서 전반적으로 휘도를 향상시킨다.
이와 같이 하여, 본 발명의 다른 실시예는 수직형 발광 반도체 디바이스(200)를 제공하며, 마찬가지로 실버 와이어가 본딩될 수 있는 실버 패드가 구비되기 때문에, 제조 비용이 작을 뿐만 아니라 휘도가 향상된다.
도 5는 도 4에 도시된 발광 반도체 디바이스(200)의 제조 방법을 도시한 순서도이다.
도 5에 도시된 바와 같이, 본 발명에 따른 발광 반도체 디바이스(200)의 제조 방법은 지지용 기판 준비 단계(S21), 발광 반도체층 형성 단계(S22), 리셉터용 기판 준비 및 제1도전 패드 형성 단계(S23), 접합 단계(S24), 지지용 기판 분리 단계(S25) 및 제2도전 패드 형성 단계(S26)를 포함한다.
도 6a 내지 도 6e는 도 5의 순서도에 따라 발광 반도체 디바이스(200)의 제조 방법을 도시한 순차 단면도이다.
도 6a에 도시된 바와 같이, 지지용 기판 준비 단계(S21)에서는 예를 들면, Al2O3 단결정과 같은 사파이어 기판으로 지지용 기판(201)을 준비한다.
도 6b에 도시된 바와 같이, 발광 반도체층 형성 단계(S22)에서는, 상기 지지용 기판(201)의 표면에 발광 반도체층(220)을 형성한다. 일례로, 상기 발광 반도체층(220)은 제1도전 영역(221), 활성 영역(223) 및 제2도전 영역(222)을 순차적으로 성장하여 형성한다. 여기서, 상기 제1도전 영역, 활성 영역 및 제2도전 영역의 재료 및 형성 방법은 위에서 설명한 것과 동일하다.
더불어, 상기 제2도전 영역(222)에는 반사박(231) 및 제1도전층(232)을 추가적으로 더 형성할 수 있다.
도 6c에 도시된 바와 같이, 리셉터용 기판 준비 및 제1도전 패드 형성 단계(S23)에서는 실리콘 기판과 같은 리셉터용 기판(210)을 준비한다. 또한, 상기 리셉터용 기판(210)의 일면(상면)에 제1도전 패드(251)를 형성하고, 상기 리셉터용 기판(210)의 타면(하면)에 제2도전층(233)을 형성할 수 있다.
도 6d에 도시된 바와 같이, 접합 단계(S24)에서는, 상기 리셉터용 기판(210)의 제2도전층(233)을 상기 발광 반도체층(220) 위에 형성된 제1도전층(232)에 열과 압력을 가하여 가압함으로써, 상호간 접합되도록 한다.
도 6e에 도시된 바와 같이, 지지용 기판 분리 단계(S25)에서는, 상기 지지용 기판(201)을 발광 반도체층(220)으로부터 분리하여 제거한다. 이러한 공정에 의해 상기 발광 반도체층(220)의 제1도전 영역(221)이 외부로 노출된다.
일례로, 상기 지지용 기판(201)에 KrF 또는 ArF 레이저를 조사함으로써, 지지용 기판(201)과 발광 반도체층(220)이 서로 분리되도록 할 수 있다. 즉, 레이저가 지지용 기판(201)을 통해 발광 반도체층(220)에 조사되면, 지지용 기판(201)과 발광 반도체층(220)의 계면에서 저온에서 형성되어 결합력이 약한 (InAl)GaN 완충층이 용해됨으로써, 결국 지지용 기판(201)과 발광 반도체층(220)이 상호간 분리된다. 더불어, 레이저 외에도 자외선을 조사하면서 동시에 화공 약품으로 상기 지지용 기판(201)을 용해하여 제거하는 방법도 가능하다.
도 6f에 도시된 바와 같이, 제2도전 패드 형성 단계(S26)에서는, 상기 발광 반도체층(220)의 제1도전 영역(221)에 제2도전 패드(252)가 형성된다. 여기서, 상기 제2도전 패드(252)는 미리 형성된 보호막(240)을 관통하여 상기 제1도전 영역(221)에 직접 콘택되거나, 또는 상기 제1도전 영역(221)의 전체에 콘택될 수도 있다.
여기서, 상기 제2도전 패드(252)는 대략 3,000 내지 30,000Å의 두께를 갖는 실버(Ag)로 형성될 수 있다. 예를 들어, 상기 제2도전 패드(252)는 실버(Ag)를 도금하거나, 스퍼터링하거나, 전자선 증착하거나, 열증착과 같은 진공 증착 방법에 의해 형성되거나, 또는 실버 벌크를 상기 제1도전 영역(221)에 각각 올려 놓고, 대략 300℃ 정도의 온도에서 압력을 주면서 밀착시켜 붙이는 기판 확산 본딩 방법으로 형성될 수 있다. 그러나, 본 발명에서 상기 제2도전 패드(252)의 형성 방법을 한정하는 것은 아니다.
더불어, 상기 제2도전 패드(252)는 제1도전 영역(221)에 오믹 콘택됨으로써, 쇼트키 콘택에 의한 다이오드 성질이 나타나지 않도록 한다. 이를 위해, 통상 상기 제2도전 패드(252)의 증착후, 대략 300~600℃의 온도에서 수초 내지 수분동안 급속 열처리(Rapid Thermal Annealing) 공정이 수행될 수 있다.
이상에서 설명한 것은 본 발명에 따른 발광 반도체 디바이스 및 그 제조 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
100,200; 본 발명에 따른 발광 반도체 디바이스
110; 지지용 기판 120; 발광 반도체층
121; 제1도전 영역 122; 제2도전 영역
123; 활성 영역 130; 투명 도전막
140; 보호막 151; 제1도전 패드
152; 제2도전 패드

Claims (13)

  1. 제1도전 영역, 활성 영역 및 제2도전 영역이 순차적으로 형성된 발광 반도체층;
    상기 제1도전 영역에 형성된 제1도전 패드; 및
    상기 제2도전 영역에 형성된 제2도전 패드를 포함하고,
    상기 제1도전 패드 및 상기 제2도전 패드중 적어도 어느 하나는 실버로 형성되고,
    상기 제1도전 패드와 상기 제1도전 영역의 사이, 또는 상기 제2도전 패드와 상기 제2도전 영역의 사이에는 바나듐, 크롬 및 티타늄 또는 그들 중 하나 이상 포함된 합금으로 이루어진 오믹 콘택층과, 니켈로 이루어진 베리어층이 순차 증착된 것을 특징으로 하는 발광 반도체 디바이스.
  2. 제 1 항에 있어서,
    상기 제2도전 영역의 표면에는 투명 도전막이 형성되고,
    상기 제2도전 패드는 상기 투명 도전막을 관통하여 상기 제2도전 영역에 오믹 콘택(ohmic contact)된 것을 특징으로 하는 발광 반도체 디바이스.
  3. 삭제
  4. 제1도전 영역, 활성 영역 및 제2도전 영역이 순차적으로 형성된 발광 반도체층;
    상기 제1도전 영역에 형성된 제1도전 패드; 및
    상기 제2도전 영역에 형성된 제2도전 패드를 포함하고,
    상기 제1도전 패드 및 상기 제2도전 패드중 적어도 어느 하나는 실버로 형성되고,
    상기 제1도전 패드 및 상기 제2도전 패드중 적어도 어느 하나에는 실버 와이어가 본딩 됨을 특징으로 하는 발광 반도체 디바이스.
  5. 리셉터용 반도체층;
    상기 리셉터용 반도체층 위에 제2도전 영역, 활성 영역 및 제1도전 영역이 형성된 발광 반도체층;
    상기 리셉터용 반도체층의 하면에 형성된 제1도전 패드; 및
    상기 제1도전 영역에 형성된 제2도전 패드를 포함하고,
    상기 제2도전 패드는 실버로 형성되며,
    상기 제2도전 패드와 상기 제1도전 영역의 사이에는 바나듐, 크롬, 티타늄 또는 적어도 그들 중 하나가 포함된 합금으로 이루어진 오믹 콘택층과, 니켈로 이루어진 베리어층이 순차 증착된 것을 특징으로 하는 발광 반도체 디바이스.
  6. 제 5 항에 있어서,
    상기 제2도전 영역과 상기 리셉터용 반도체층 사이에는 반사막, 제1도전층 및 제2도전층이 개재된 것을 특징으로 하는 발광 반도체 디바이스.
  7. 삭제
  8. 리셉터용 반도체층;
    상기 리셉터용 반도체층 위에 제2도전 영역, 활성 영역 및 제1도전 영역이 형성된 발광 반도체층;
    상기 리셉터용 반도체층의 하면에 형성된 제1도전 패드; 및
    상기 제1도전 영역에 형성된 제2도전 패드를 포함하고,
    상기 제2도전 패드는 실버로 형성되며,
    상기 제2도전 패드에는 실버 와이어가 본딩됨을 특징으로 하는 발광 반도체 디바이스.
  9. 지지용 기판을 준비하는 단계;
    상기 지지용 기판 위에 제1도전 영역, 활성 영역 및 제2도전 영역을 순차적으로 성장하여 발광 반도체층을 형성하는 단계;
    상기 제2도전 영역의 표면에 투명 도전막을 형성하는 단계; 및
    상기 제1도전 영역에 제1도전 패드를 형성하고, 상기 제2도전 영역에 제2도전 패드를 형성하는 단계를 포함하고,
    상기 제1도전 패드 및 상기 제2도전 패드중 적어도 어느 하나는 실버로 형성되며,
    상기 제1도전 패드와 상기 제1도전 영역의 사이, 또는 상기 제2도전 패드와 상기 제2도전 영역의 사이에는 바나듐, 크롬, 티타늄 혹은 그들 중 하나 이상 포함하고 있는 합금으로 이루어진 오믹 콘택층과, 니켈로 이루어진 베리어층이 순차 증착된 것을 특징으로 하는 발광 반도체 디바이스의 제조 방법.
  10. 제 9 항에 있어서,
    상기 제2도전 패드는 상기 투명 도전막을 관통하여 상기 제2도전 영역에 오믹 콘택(ohmic contact)됨을 특징으로 하는 발광 반도체 디바이스의 제조 방법.
  11. 삭제
  12. 지지용 기판을 준비하는 단계;
    상기 지지용 기판의 상면에 제1도전 영역, 활성 영역 및 제2도전 영역을 순차적으로 성장하여 발광 반도체층을 형성하고, 상기 제2도전 영역의 표면에 반사막을 형성하고, 상기 제2도전 영역 또는 상기 반사막 위에 오믹 접촉을 위한 제1도전층을 형성하는 단계;
    리셉터용 반도체층을 준비하고, 상기 리셉터용 반도체층의 표면에 제1도전 패드를 형성하고, 상기 리셉터용 반도체층의 다른 표면에 상기 제1도전층과 접합될 수 있는 제2도전층을 형성하는 단계;
    상기 제1도전층 및 상기 리셉터용 반도체층의 제2도전층을 접합하는 단계;
    상기 지지용 기판을 상기 발광 반도체층으로부터 분리하는 단계; 및
    상기 지지용 기판을 분리해 냄으로써 노출되는 상기 제1도전 영역에 와이어 본딩용 패드로서 제2도전 패드를 형성하는 단계를 포함하고,
    상기 제2도전 패드는 실버로 형성되며,
    상기 제2도전 패드와 상기 제1도전 영역의 사이에는 바나듐, 크롬, 티타늄 또는 그들 중 하나이상 포함하는 합금으로 이루어진 오믹 콘택층과, 니켈로 이루어진 베리어층이 순차 증착된 것을 특징으로 하는 발광 반도체 디바이스의 제조 방법.
  13. 삭제
KR1020110076549A 2011-08-01 2011-08-01 발광 반도체 디바이스 및 그 제조 방법 KR101248624B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110076549A KR101248624B1 (ko) 2011-08-01 2011-08-01 발광 반도체 디바이스 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110076549A KR101248624B1 (ko) 2011-08-01 2011-08-01 발광 반도체 디바이스 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20130014843A KR20130014843A (ko) 2013-02-12
KR101248624B1 true KR101248624B1 (ko) 2013-03-28

Family

ID=47894785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110076549A KR101248624B1 (ko) 2011-08-01 2011-08-01 발광 반도체 디바이스 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101248624B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101553372B1 (ko) * 2014-03-28 2015-09-15 전북대학교산학협력단 자발 보호 기능을 겸비한 발광 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100576849B1 (ko) 2003-09-19 2006-05-10 삼성전기주식회사 발광소자 및 그 제조방법
JP2007189097A (ja) 2006-01-13 2007-07-26 Nichia Chem Ind Ltd 半導体発光素子
KR100839179B1 (ko) 2001-02-21 2008-06-17 소니 가부시키가이샤 반도체 발광 소자, 반도체 발광 소자의 제조 방법, 및전극층의 접속 구조
KR20110103608A (ko) * 2010-03-15 2011-09-21 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839179B1 (ko) 2001-02-21 2008-06-17 소니 가부시키가이샤 반도체 발광 소자, 반도체 발광 소자의 제조 방법, 및전극층의 접속 구조
KR100576849B1 (ko) 2003-09-19 2006-05-10 삼성전기주식회사 발광소자 및 그 제조방법
JP2007189097A (ja) 2006-01-13 2007-07-26 Nichia Chem Ind Ltd 半導体発光素子
KR20110103608A (ko) * 2010-03-15 2011-09-21 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101553372B1 (ko) * 2014-03-28 2015-09-15 전북대학교산학협력단 자발 보호 기능을 겸비한 발광 소자

Also Published As

Publication number Publication date
KR20130014843A (ko) 2013-02-12

Similar Documents

Publication Publication Date Title
KR101014155B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
CN101800277B (zh) 发光器件和发光器件封装
KR101081135B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101020963B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101438818B1 (ko) 발광다이오드 소자
CN104022204B (zh) 发光元件
KR101020945B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
US8901599B2 (en) Semiconductor light emitting device
KR101039904B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
TW201205880A (en) Passivation for a semiconductor light emitting device
KR20120129449A (ko) 자외선 발광 소자
JP2012146926A (ja) 発光素子、発光素子ユニットおよび発光素子パッケージ
KR101020974B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP2008172226A (ja) 発光ダイオードデバイスの形成方法
KR20090105462A (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
KR101248624B1 (ko) 발광 반도체 디바이스 및 그 제조 방법
KR101499954B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
KR101221643B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR101526566B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
KR20120055332A (ko) 발광소자 및 발광소자 패키지
KR101289793B1 (ko) 발광 다이오드 및 그 제조방법
KR101722633B1 (ko) 발광소자의 제조방법
KR101499953B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
KR101297353B1 (ko) 발광 다이오드
KR20130007212A (ko) 발광 소자, 그의 제조 방법 및 그를 포함하는 발광소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160223

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180212

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190211

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200210

Year of fee payment: 8