KR101248513B1 - 직렬접속된 발광셀 어레이를 갖는 발광다이오드 칩을탑재한 고 플럭스 발광다이오드 램프 - Google Patents

직렬접속된 발광셀 어레이를 갖는 발광다이오드 칩을탑재한 고 플럭스 발광다이오드 램프 Download PDF

Info

Publication number
KR101248513B1
KR101248513B1 KR1020050026108A KR20050026108A KR101248513B1 KR 101248513 B1 KR101248513 B1 KR 101248513B1 KR 1020050026108 A KR1020050026108 A KR 1020050026108A KR 20050026108 A KR20050026108 A KR 20050026108A KR 101248513 B1 KR101248513 B1 KR 101248513B1
Authority
KR
South Korea
Prior art keywords
light emitting
lead
emitting diode
diode chip
series
Prior art date
Application number
KR1020050026108A
Other languages
English (en)
Other versions
KR20060104183A (ko
Inventor
이정훈
최혁중
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to KR1020050026108A priority Critical patent/KR101248513B1/ko
Priority to CN2005800490423A priority patent/CN101142692B/zh
Priority to EP10191192.3A priority patent/EP2280430B1/en
Priority to JP2008500602A priority patent/JP5059739B2/ja
Priority to PCT/KR2005/003565 priority patent/WO2006095949A1/en
Priority to US11/908,112 priority patent/US8076680B2/en
Priority to EP05817646A priority patent/EP1864339A4/en
Publication of KR20060104183A publication Critical patent/KR20060104183A/ko
Priority to US12/782,287 priority patent/US8445933B2/en
Priority to JP2011000239A priority patent/JP2011066463A/ja
Priority to JP2011000238A priority patent/JP2011066462A/ja
Priority to US13/033,702 priority patent/US8937326B2/en
Priority to US13/074,740 priority patent/US8368190B2/en
Priority to US13/159,846 priority patent/US8159000B2/en
Priority to US13/296,735 priority patent/US8610138B2/en
Priority to US13/341,659 priority patent/US20120097996A1/en
Application granted granted Critical
Publication of KR101248513B1 publication Critical patent/KR101248513B1/ko
Priority to JP2014157416A priority patent/JP6025787B2/ja
Priority to US14/599,932 priority patent/US20150129904A1/en
Priority to US15/137,688 priority patent/US20160240740A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

직렬접속된 발광셀 어레이를 갖는 발광다이오드 칩을 탑재한 고 플럭스 발광다이오드 램프가 제공된다. 이 램프는 캐비티를 갖는 탑부 및 탑부에서 연장된 두개의 핀형 다리들 또는 스냅형 다리를 갖는 제1 리드를 포함한다. 제2 리드가 이 제1 리드와 이격되어 배치된다. 제2 리드는 제1 리드에 대응하여 서로 연결된 두개의 핀형 다리들 또는 스냅형 다리를 갖는다. 직렬접속된 발광셀 어레이를 갖는 발광다이오드 칩이 상기 탑부의 캐비티 내에 탑재된다. 본딩와이어들이 발광다이오드 칩을 제1 리드 및 제2 리드에 각각 전기적으로 연결한다. 이에 더하여, 밀봉수지가 제1 리드의 탑부, 발광다이오드 칩 및 제2 리드의 일부를 밀봉한다. 직렬접속된 발광셀 어레이를 갖는 발광다이오드 칩을 탑재하므로써, 교류전원을 사용하여 구동할 수 있는 고 플럭스 발광다이오드 램프를 제공할 수 있다.
고 플럭스 발광다이오드 램프, 발광다이오드 칩, 발광셀, 리드, 히트싱크, 플립칩

Description

직렬접속된 발광셀 어레이를 갖는 발광다이오드 칩을 탑재한 고 플럭스 발광다이오드 램프{HIGH FLUX LED LAMP MOUNTING A LED HAVING AN ARRAY OF LIGHT EMITTING CELLS COUPLED IN SERIES}
도 1a 및 도 1b는 본 발명의 일 태양에 따른 발광다이오드 램프의 실시예들을 설명하기 위한 사시도들이다.
도 2는 본 발명의 일 태양에 따른 발광다이오드 램프의 일 실시예를 설명하기 위한 도 1b의 단면도이다.
도 3은 본 발명의 다른 태양에 따른 발광다이오드 램프의 일 실시예를 설명하기 위한 사시도이다.
도 4a 및 도 4b는 각각 도 3의 발광다이오드 램프를 설명하기 위한 단면도 및 측면도이다.
도 5a 및 도 5b는 본 발명의 다른 태양에 따른 발광다이오드 램프의 다른 실시예들을 설명하기 위한 측면도들이다.
도 6a 및 도 6b는 본 발명의 발광다이오드 패키지에 탑재된 발광다이오드 칩을 설명하기 위한 회로도들이다.
도 7a 및 도 7b는 본 발명의 일 실시예에 따른 발광다이오드 칩을 설명하기 위한 단면도들이다.
도 8a 내지 도 8c는 본 발명의 다른 실시예에 따른 발광다이오드 칩을 설명하기 위한 단면도들이다.
본 발명은 발광다이오드 칩을 탑재한 발광다이오드 램프에 관한 것으로서, 더욱 상세하게는, 직렬접속된 발광셀들을 갖는 발광다이오드 칩을 탑재하여 교류전원에 직접 연결하여 구동할 수 있는 고 플럭스(high flux) 발광다이오드 램프에 관한 것이다.
최근, 광원으로 발광다이오드(light emitting diode; LED)의 사용이 증가하고 있다. 이러한 발광다이오드의 광출력은 대체로 입력전력(input power)에 비례한다. 따라서, 발광다이오드에 입력되는 전력을 증가시키어 높은 광출력을 얻을 수 있다. 그러나, 입력되는 전력의 증가는 발광다이오드의 접합 온도(junction temperature)를 증가시킨다. 상기 발광다이오드의 접합 온도 증가는, 입력 에너지가 가시광으로 변환되는 정도를 나타내는, 발광 효율(photometric efficiency)의 감소로 이어진다. 따라서, 입력전력의 증가에 따른 발광다이오드의 접합 온도 증가를 방지하는 것이 요구된다.
한편, 고 플럭스 발광다이오드 램프는 일반 발광다이오드 램프에 비해 리드프레임을 크게 설계하여 방열특성을 개선한다. 또한, 4개의 핀형 리드들 또는 스냅형 리드들을 사용하여 기판에 안정적으로 실장되므로, 자동차와 같이 충격이나 진 동이 많은 기구에 실장되어 사용하기에 적합하다. 따라서, 고 플럭스 발광다이오드 램프는 자동차의 지시등, 브레이크등으로 주로 사용되며, 또한 인테리어 조명용 및 각종 신호등으로 사용된다. 이러한 고 플럭스 발광다이오드 램프에 있어서, 방열특성을 개선하여 발광효율을 개선하는 것은 지속적으로 요구된다. 발광효율의 개선은 적은 수의 발광다이오드 램프를 사용하여 기존의 성능을 보장하므로, 고 플럭스 발광다이오드 램프의 설치 비용을 감소시킨다.
한편, 발광다이오드는 반도체의 p-n 접합구조로 형성되어, 전자와 홀의 재결합에 의해 광을 방출하는 반도체 소자로, 일반적으로 일방향의 전류에 의해 구동된다. 따라서, 교류전원을 사용하여 발광다이오드를 구동시키기 위해 교류-직류 변환기를 설치하여야 한다. 이는 고 플럭스 발광다이오드 램프의 설치 비용을 증가시키며, 특히 가정용 교류전원을 사용하여 발광다이오드 램프를 사용하는 것을 어렵게 한다. 따라서, 교류-직류 변환기 없이, 교류전원을 사용하여 구동할 수 있는 고 플럭스 발광다이오드 램프가 요구된다.
본 발명이 이루고자 하는 기술적 과제는, 교류-직류 변환기 없이, 교류전원을 사용하여 구동할 수 있는 고 플럭스 발광다이오드 램프를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 발광다이오드 칩에서 발생된 열을 쉽게 외부로 방출하여 발광효율을 향상시킬 수 있는 고 플럭스 발광다이오드 램프를 제공하는 데 있다.
상기 기술적 과제들을 이루기 위하여, 본 발명은 직렬접속된 발광셀들을 갖는 발광다이오드 칩을 탑재한 고 플럭스 발광다이오드 램프를 제공한다. 본 발명의 일 태양에 따른 상기 발광다이오드 램프는 탑부 및 상기 탑부에서 연장된 두개의 핀형 다리들을 갖는 제1 리드를 포함한다. 제2 리드가 상기 제1 리드와 이격되어 배치된다. 상기 제2 리드는 상기 제1 리드에 대응하여 서로 연결된 두개의 핀형 다리들을 갖는다. 한편, 직렬접속된 발광셀 어레이를 갖는 발광다이오드 칩이 상기 탑부에 탑재된다. 또한, 본딩와이어들이 상기 발광다이오드 칩을 상기 제1 리드 및 제2 리드에 각각 전기적으로 연결한다. 이에 더하여, 밀봉수지가 상기 제1 리드의 탑부, 발광다이오드 칩 및 제2 리드의 일부를 밀봉한다. 본 태양에 따른 발광다이오드 램프는 직렬접속된 발광셀 어레이를 갖는 발광다이오드 칩을 탑재하므로써, 교류전원을 사용하여 직접 구동될 수 있다.
여기서, "발광셀"은 단일 발광다이오드 칩 내에 형성된 미세 발광다이오드를 의미한다. 일반적으로, 발광다이오드 칩은 단 하나의 발광다이오드를 가지나, 본 발명에 있어서, 상기 발광다이오드 칩은 복수개의 발광셀들을 갖는다.
상기 탑부는 함몰형성된 캐비티를 가질 수 있다. 이때, 상기 발광다이오드 칩은 상기 캐비티 내에 탑재된다.
또한, 몰딩부재가 상기 캐비티 내에 형성되어 상기 발광다이오드 칩의 상부를 덮을 수 있다. 상기 몰딩부재는 발광다이오드 칩에서 방출된 광의 파장을 변환시키는 형광체를 함유할 수 있다.
본 발명의 다른 태양에 따른 고 플럭스 발광다이오드 램프는 탑부 및 상기 탑부에서 연장된 스냅형 다리를 갖는 제1 리드를 포함한다. 제2 리드가 상기 제1 리드와 이격되어 배치된다. 상기 제2 리드는 상기 제1 리드에 대응하는 스냅형 다리를 갖는다. 한편, 직렬접속된 발광셀 어레이를 갖는 발광다이오드 칩이 상기 탑부에 탑재된다. 본딩와이어들이 상기 발광다이오드 칩을 상기 제1 리드 및 제2 리드에 각각 전기적으로 연결한다. 또한, 밀봉수지가 상기 제1 리드의 탑부, 발광다이오드 칩 및 제2 리드의 일부를 밀봉한다. 본 발명의 다른 태양에 따른 고 플럭스 발광다이오드 램프는 스냅형 다리를 채택하여 열방출 효율을 향상시킬 수 있다.
상기 제1 리드의 탑부는 함몰형성된 캐비티를 가질 수 있다. 상기 발광다이오드 칩은 상기 캐비티 내에 탑재된다.
이에 더하여, 몰딩부재가 상기 캐비티 내에 형성되어 상기 발광다이오드 칩의 상부를 덮을 수 있다. 상기 몰딩부재는 상기 발광다이오드 칩에서 방출된 광의 파장을 변환시키는 형광체를 함유할 수 있다.
본 발명의 실시예들에 있어서, 상기 제1 리드의 탑부에서 상기 제1 리드의 다리에 평행하게 연장된 히트싱크를 더 포함할 수 있다. 또한, 상기 히트싱크는 표면에 그루브들을 가질 수 있다. 상기 히트싱크는 상기 발광다이오드 칩에서 발생된 열을 외부로 쉽게 방출한다.
본 발명의 실시예들에 있어서, 상기 발광다이오드 칩은 기판 및 상기 기판과 전기적으로 절연되고 상기 기판 상에 서로 이격된 발광셀들을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광다이오드 칩은 상기 발광셀들을 전기적으로 직렬연결하는 배선들을 더 포함할 수 있다.
본 발명의 다른 실시예에 있어서, 상기 발광다이오드 칩과 상기 제1 리드의 탑부 사이에 서브마운트가 개재될 수 있다. 상기 서브마운트는 상기 발광셀들에 대응하는 전극패턴들을 가질 수 있으며, 상기 발광셀들은 상기 전극패턴들에 의해 직렬연결될 수 있다.
상기 밀봉수지는 상부에 렌즈형상을 가질 수 있다. 예컨대, 상기 발광다이오드 칩 상부에 볼록렌즈 형상을 가지어, 발광다이오드 칩에서 방출된 광을 일정한 지향각 내로 굴절시킬 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1a 및 도 1b는 각각 본 발명의 일 태양에 따른 고 플럭스 발광다이오드 램프를 설명하기 위한 사시도들이고, 도 2는 본 발명의 일 태양에 따른 발광다이오드 램프를 설명하기 위한 도 1b의 단면도이다.
도 1a, 1b 및 도 2를 참조하면, 상기 고 플럭스 발광다이오드(light emitting diode; LED) 램프는 제1 리드 및 제2 리드를 갖는다. 상기 제1 리드는 탑부(3)를 갖는다. 두개의 핀형 다리들(1a, 1c)이 상기 탑부(3)에서 연장되어 외부로 노출된다. 상기 제2 리드는 상기 제1 리드에 대응하는 두개의 핀형 다리들(1b, 1d) 을 가지며, 두개의 핀형 다리들(1b, 1d)은 상측에서 서로 연결된다. 상기 제1 리드 및 제2 리드는 구리 또는 철과 같은 금속 또는 합금으로 형성될 수 있으며, 몰딩 기술을 사용하여 성형될 수 있다.
상기 제1 리드의 탑부(3)는 발광다이오드 칩(5)를 탑재하는 상부면 및 하부면을 갖는다. 상기 탑부(3)의 상부면은 평평한 면일 수 있다. 또는, 도 2에 도시된 바와 같이, 상기 탑부(3)의 상부면에 캐비티가 형성될 수 있으며, 상기 발광다이오드 칩(5)은 상기 캐비티 내에 탑재된다. 상기 캐비티의 측벽은 발광 다이오드에서 방출된 빛을 요구되는 방향을 반사시키기 위한 경사진 반사면을 형성한다.
상기 발광다이오드 칩(5)은 (Al,In,Ga)N의 화합물 반도체로 제조될 수 있으며, 요구되는 파장의 광을 방출하도록 선택된다. 예컨대, 상기 발광다이오드 칩(5)은 청색광을 방출하는 화합물 반도체일 수 있다.
상기 발광다이오드 칩(5)은 직렬접속된 발광셀 어레이를 갖는다. 본 발명의 실시예들에 사용되는 직렬접속된 발광셀 어레이를 갖는 발광다이오드 칩(5)은 도 6a 내지 도 6c를 참조하여 상세히 설명된다.
상기 발광다이오드 칩(5)은 본딩와이어들(13a, 13b)을 통해 상기 제1 및 제2 리드들에 전기적으로 연결된다. 이를 위해, 상기 발광다이오드 칩(5)은 직렬접속된 발광셀 어레이의 양단에 각각 전기적으로 연결된 두개의 본딩패드들을 갖는다.
한편, 상기 발광다이오드 칩(5)과 상기 제1 리드의 탑부(3) 사이에 전극패턴이 형성된 서브마운트(도시하지 않음)가 개재될 수 있다. 상기 본딩와이어들(13a, 13b)은 상기 서브마운트와 제1 및 제2 리드들을 연결할 수 있으며, 상기 전극패턴 들에 의해 상기 발광셀들이 직렬연결될 수 있다. 이에 대해서, 도 8a 내지 도 8c를 참조하여 후술한다.
한편, 밀봉수지(11)가 상기 제1 리드의 탑부(3), 발광다이오드 칩(5) 및 상기 제2 리드의 일부를 밀봉한다. 상기 밀봉수지(11)는 에폭시 수지 또는 실리콘(silicone)과 같은 투명수지를 사용하여 성형될 수 있으나, 목적에 따라 반투명수지를 사용하여 성형될 수 있다. 밀봉수지(11)는 상기 발광다이오드 칩(5)을 보호함과 동시에 발광다이오드 칩(5)에서 방출된 빛을 일정한 지향각 내로 굴절시키는 렌즈 기능을 가질 수 있다. 따라서, 상기 밀봉수지(11)의 외형은 요구되는 지향각에 따라 다양한 형상을 가질 수 있다. 예컨대, 좁은 지향각을 얻기 위해 상기 밀봉수지(11)의 상부는 작은 곡률을 갖도록 볼록할 수 있으며, 이에 반해 넓은 지향각을 얻기 위해 상기 밀봉수지(11)의 상부는 큰 곡률을 갖도록 평평할 수 있다. 또한, 도 1a에 도시된 바와 같이, 상기 발광다이오드 칩(5) 상부 근처에 렌즈(11a)가 한정되도록 밀봉수지(11)를 성형할 수 있으며, 도 1b에 도시된 바와 같이, 상부 전체가 렌즈 형상을 갖도록 밀봉수지(11)를 성형할 수 있다.
이에 더하여, 몰딩부재(9)가 상기 캐비티 내에 형성되어 발광다이오드 칩(5)의 상부를 덮을 수 있다. 상기 몰딩부재(9)는 에폭시 수지 또는 실리콘 수지로 형성될 수 있다.
한편, 상기 몰딩부재(9)는 형광체를 함유할 수 있다. 형광체는 발광다이오드 칩(5)에서 방출된 광의 파장을 변환시키어 요구되는 파장의 빛을 방출한다. 예컨대, 상기 발광다이오드 칩(5)이 청색광을 방출할 경우, 상기 몰딩부재(9)는 청색광 을 황색광으로 변환시키거나, 청색광을 녹색광 및 적색광으로 변환시키는 형광체를 포함할 수 있다. 그 결과, 상기 발광다이오드 램프로부터 백색광이 외부로 출사된다.
상기 핀형 다리들(1a,1b,1c,1d)은 인쇄회로기판(PCB, 도시하지 않음) 등에 삽입되어 장착되며, 납땜에 의해 고정될 수 있다. 상기 인쇄회로기판을 통해 상기 발광다이오드 램프에 전류가 공급되어 발광다이오드 칩(5)이 광을 방출하게 된다.
도 3은 본 발명의 다른 태양에 따른 고 플럭스 발광다이오드 램프를 설명하기 위한 사시도이고, 도 4a 및 도 4b는 도 3의 단면도 및 측면도이다.
도 3, 도 4a 및 도 4b를 참조하면, 상기 발광다이오드 램프는 탑부(23) 및 상기 탑부(23)에서 연장된 스냅형(snap type) 다리(21a)를 갖는 제1 리드를 포함한다. 상기 스냅형 다리(21a)는 넓은 측면 및 아랫부분에서 거의 수직으로 절곡된 절곡부(22a)를 포함한다. 또한, 스냅형 다리(21b)를 갖는 제2 리드가 상기 제1 리드로부터 이격되어 상기 제1 리드에 대응하도록 배치된다. 상기 제2 리드의 스냅형 다리(21b)는 또한 넓은 측면 및 아랫부분에서 거의 수직으로 절곡된 절곡부(22b)를 포함한다. 절곡부들(22a, 22b)은 서로 대향하는 것이 바람직하다. 상기 제1 리드 및 제2 리드는 구리 또는 철과 같은 금속 또는 합금으로 형성될 수 있으며, 몰딩 기술을 사용하여 성형될 수 있다.
상기 제1 리드의 탑부(23)는, 도 2를 참조하여 설명한 바와 같이, 발광다이오드 칩(5)을 탑재하는 상부면 및 하부면을 갖는다. 상기 탑부(23)의 상부면은 평평한 면일 수 있다. 또는, 도 4a에 도시된 바와 같이, 상기 탑부(23)의 상부면에 캐비티가 형성될 수 있으며, 상기 발광다이오드 칩(5)은 상기 캐비티 내에 탑재된다. 상기 캐비티의 측벽은 발광 다이오드에서 방출된 빛을 요구되는 방향을 반사시키기 위한 경사진 반사면을 형성한다.
상기 발광다이오드 칩(5)은, 도 2를 참조하여 설명한 바와 같이, 본딩와이어들(13a, 13b)을 통해 상기 제1 및 2 리드에 각각 전기적으로 연결된다. 따라서, 상기 제1 리드 및 제2 리드의 절곡부들(22a, 22b)을 인쇄회로기판 상에 고정시킨 후, 상기 인쇄회로기판을 통해 상기 발광다이오드 램프에 전류를 공급할 수 있다. 이때, 전류는 발광다이오드 칩(5)을 통해 흐르며, 그 결과 빛이 방출된다.
한편, 밀봉수지(11)가, 앞에서 설명한 바와 같이, 상기 제1 리드의 탑부(23), 발광다이오드 칩(5) 및 상기 제2 리드의 일부를 밀봉하며, 몰딩부재(9)가 상기 캐비티 내의 발광다이오드 칩(5)을 덮을 수 있다. 또한, 상기 몰딩부재(9)는 형광체를 함유할 수 있다.
한편, 히트싱크(23a)가 상기 제1 리드의 탑부(23)에서 상기 제1 리드의 다리(21a)와 평행한 방향으로 연장될 수 있다. 상기 히트싱크(23a)는 적어도 상기 밀봉수지(11)의 밖으로 연장되어 돌출되며, 상기 제1 리드 다리(21a)의 최하부까지 연장될 수 있다. 따라서, 상기 발광다이오드 램프를 인쇄회로기판 상에 탑재할 경우, 상기 히트싱크(23a)도 상기 인쇄회로기판 상에 접착될 수 있다. 상기 히트싱크(23a)는 그 표면에 그루브들을 가질 수 있다. 상기 그루브들은 상기 히트싱크(23a)의 표면적을 더욱 넓인다. 이러한 그루브들은 다양한 모양, 다양한 폭을 갖도록 형성될 수 있다. 상기 히트싱크(23a)는 상기 제1 리드의 탑부(23) 및 다리(21a)와 일 체로 성형될 수 있다.
본 발명의 실시예들에 따르면, 상기 발광다이오드 칩(5)은 공급된 전류에 의해 빛을 방출하며, 이때 열도 함께 생성된다. 상기 발광다이오드 칩(5)에서 생성된 열은 제1 리드의 탑부(23) 및 다리(21a)를 통해, 그리고 와이어(13a, 13b) 및 제2 리드를 통해 외부로 방출된다. 상기 제1 리드 및 제2 리드의 다리들(21a, 21b)은 스냅형이므로, 그 표면적이 핀형 다리에 비해 넓다. 따라서, 발광다이오드 램프의 열방출 성능이 개선된다. 이에 더하여, 히트싱크(23a)가 상기 제1 리드의 탑부(23)에서 연장될 경우, 상기 히트싱크(23a)를 통해 열이 방출될 수 있어, 열방출 성능이 더욱 개선된다.
도 5a 및 도 5b는 각각 상기 스냅형 다리들(21a, 21b)을 변형하여 열방출 성능을 더욱 개선시킨 고 플럭스 발광다이오드 램프를 설명하기 위한 측면도들이다.
도 5a를 참조하면, 상기 발광다이오드 램프는 도 3 내지 도 4를 참조하여 설명한 발광다이오드 램프와 동일한 구성요소들을 가지나, 상기 제1 리드 및/또는 제2 리드의 다리들(21a, 21b)에서 변형된 제1 리드의 다리(51a) 및/또는 제2 리드의 다리(도시하지 않음)를 갖는다. 즉, 상기 제1 리드의 다리(51a)는 공기가 통과할 수 있는 적어도 하나의 관통공(51h)을 갖는다. 또한, 상기 제2 리드의 다리도 공기가 통과할 수 있는 적어도 하나의 관통공을 가질 수 있다. 상기 관통공들(51h)은 다양한 모양, 예컨대 사각형, 원형, 타원형 등의 모양으로 형성될 수 있다. 또한, 상기 관통공들(51h)은 상기 제1 리드의 다리(51a) 내에 다양한 모양으로 배열될 수 있다. 즉, 도 5에 도시한 바와 같이, 행으로 배열될 수 있으며, 이와 달리 열로 배 열될 수 있으며, 행렬(matrix)로 배열될 수 있다. 상기 관통공들(51h)은 또한 상기 제2 리드의 다리 내에 배열될 수 있다.
본 발명의 실시예에 따르면, 공기가 상기 관통공들(51h)을 통과할 수 있어, 대류를 이용하여 상기 리드의 다리들을 냉각할 수 있다. 따라서, 상기 발광다이오드 램프의 열방출 성능을 더욱 개선할 수 있다.
도 5b을 참조하면, 본 발명의 실시예에 따른 발광다이오드 램프는 도 3 내지 도 4를 참조하여 설명한 발광다이오드 램프와 동일한 구성요소들을 가지나, 상기 제1 리드 및/또는 제2 리드의 다리들(21a, 21b)에서 변형된 제1 리드의 다리(71a) 및/또는 제2 리드의 다리(도시하지 않음)를 갖는다. 즉, 상기 제1 리드의 다리(71a)는 그루브들(71g)을 갖는다. 상기 그루브들(71g)은 상기 제1 리드의 다리(71a)의 외측면 및/또는 내측면에 형성될 수 있다. 또한, 상기 그루브들(71g)은 제2 리드의 다리 상에 형성될 수 있다. 상기 그루브들(71g)은 다양한 모양, 예컨대 직선, 나선 등의 모양으로 형성될 수 있다.
본 발명의 실시예에 따르면, 상기 제1 리드의 다리 및/또는 제2 리드의 다리의 표면적을 넓힐 수 있어 상기 제1 리드 및/또는 다리를 통한 열방출 성능을 더욱 개선할 수 있다.
이하, 본 발명의 실시예들에 사용되는 직렬접속된 발광셀들을 갖는 발광다이오드 칩을 상세히 설명한다.
도 6a 및 도 6b는 본 발명의 실시예들에 따른 복수개의 발광셀들을 갖는 발광다이오드 칩의 동작원리를 설명하기 위한 회로도들이다.
도 6a를 참조하면, 발광셀들(31a, 31b, 31c)이 직렬 연결되어 제1 직렬 발광셀 어레이(31)를 형성하고, 또 다른 발광셀들(33a, 33b, 33c)이 직렬 연결되어 제2 직렬 발광셀 어레이(33)를 형성한다. 여기서, "직렬 발광셀 어레이"는 다수의 발광셀들이 직렬로 접속된 배열을 의미한다.
상기 제1 및 제2 직렬 어레이들(31, 33)의 양 단부들은 각각 교류전원(35) 및 접지에 연결된다. 상기 제1 및 제2 직렬 어레이들은 교류전원(35)과 접지 사이에서 병렬로 연결된다. 즉, 상기 제1 및 제2 직렬 어레이들의 양 단부들은 서로 전기적으로 연결된다.
한편, 상기 제1 및 제2 직렬 어레이들(31, 33)은 서로 반대 방향으로 흐르는 전류에 의해 발광셀들이 구동되도록 배치된다. 즉, 도시한 바와 같이, 제1 직렬 어레이(31)에 포함된 발광셀들의 양극(anode) 및 음극(cathode)과 제2 직렬 어레이(33)에 포함된 발광셀들의 양극 및 음극은 서로 반대 방향으로 배치된다.
따라서, 교류전원(35)이 양의 위상일 경우, 상기 제1 직렬 어레이(31)에 포함된 발광셀들이 턴온되어 발광하며, 제2 직렬 어레이(33)에 포함된 발광셀들은 턴오프된다. 이와 반대로, 교류전원(35)이 음의 위상일 경우, 상기 제1 직렬 어레이(31)에 포함된 발광셀들이 턴오프되고, 제2 직렬 어레이(33)에 포함된 발광셀들이 턴온된다.
결과적으로, 상기 제1 및 제2 직렬 어레이들(31, 33)이 교류전원에 의해 턴온 및 턴오프를 교대로 반복함으로써, 상기 제1 및 제2 직렬 어레이들을 포함하는 발광다이오드 칩은 연속적으로 빛을 방출한다.
하나의 발광다이오드로 구성된 발광다이오드 칩들을 도 6a의 회로와 같이 연결하여 교류전원을 사용하여 구동시킬 수 있으나, 발광다이오드 칩들이 점유하는 공간이 증가한다. 그러나, 본 발명의 발광다이오드 칩은 하나의 칩에 교류전원을 연결하여 구동시킬 수 있으므로, 점유하는 공간이 증가하지 않는다.
한편, 도 6a의 회로는 상기 제1 및 제2 직렬 어레이들의 양단부들이 교류전원(35) 및 접지에 각각 연결되도록 구성하였으나, 상기 양단부들이 교류전원의 양 단자에 연결되도록 구성할 수도 있다. 또한, 상기 제1 및 제2 직렬 어레이들은 각각 세 개의 발광셀들로 구성되어 있으나, 이는 설명을 돕기 위한 예시이고, 발광셀들의 수는 필요에 따라 더 증가될 수 있다. 그리고, 상기 직렬 어레이들의 수도 더 증가될 수 있다.
도 6b를 참조하면, 발광셀들(41a, 41b, 41c, 41d, 41e, 41f)이 직렬 발광셀 어레이(41)를 구성한다. 한편, 교류전원(45)과 직렬 발광셀 어레이(41) 및 접지와 직렬 발광셀 어레이(41) 사이에 다이오드 셀들(D1, D2, D3, D4)을 포함하는 브리지 정류기가 배치된다. 상기 다이오드 셀들(D1, D2, D3, D4)은 발광셀들과 동일한 구조를 가질 수 있으나, 이에 한정되지 않으며, 광을 방출하지 않을 수도 있다. 상기 직렬 발광셀 어레이(41)의 애노드 단자는 상기 다이오드 셀들(D1, D2) 사이의 노드에 연결되고, 캐소드 단자는 다이오드 셀들(D3, D4) 사이의 노드에 연결된다. 한편, 교류전원(45)의 단자는 다이오드 셀들(D1, D4) 사이의 노드에 연결되고, 접지는 다이오드 셀들(D2, D3) 사이의 노드에 연결된다.
상기 교류전원(45)이 양의 위상을 갖는 경우, 브리지 정류기의 다이오드 셀 들(D1, D3)이 턴온되고, 다이오드 셀들(D2, D4)이 턴오프된다. 따라서, 전류는 브리지 정류기의 다이오드 셀(D1), 상기 직렬 발광셀 어레이(41) 및 브리지 정류기의 다이오드 셀(D3)을 거쳐 접지로 흐른다.
한편, 상기 교류전원(45)이 음의 위상을 갖는 경우, 브리지 정류기의 다이오드 셀들(D1, D3)이 턴오프되고, 다이오드 셀들(D2, D4)이 턴온된다. 따라서, 전류는 브리지 정류기의 다이오드 셀(D2), 상기 직렬 발광셀 어레이(41) 및 브리지 정류기의 다이오드 셀(D4)을 거쳐 교류전원으로 흐른다.
결과적으로, 직렬 발광셀 어레이(41)에 브리지 정류기를 연결하므로써, 교류전원(45)을 사용하여 직렬 발광셀 어레이(41)를 계속적으로 구동시킬 수 있다. 여기서, 브리지 정류기의 단자들이 교류전원(45) 및 접지에 연결되도록 구성하였으나, 브리지 정류기의 상기 단자들이 교류전원의 양 단자에 연결되도록 구성할 수도 있다. 한편, 교류전원을 사용하여 직렬 발광셀 어레이(41)를 구동함에 따라, 리플(ripple)이 발생할 수 있으며, 이를 방지하기 위해 RC 필터를 연결하여 사용할 수 있다.
본 실시예에 따르면, 하나의 직렬 발광셀 어레이를 교류전원에 전기적으로 연결하여 구동시킬 수 있으며, 도 6a의 발광다이오드 칩에 비해 발광셀의 사용효율을 높일 수 있다.
도 6a 또는 도 6b를 참조하여 설명한 발광셀들은 단일의 발광다이오드 칩 내에 배열된다. 이하, 직렬접속된 발광셀들을 갖는 발광다이오드 칩을 상세히 설명한다.
도 7a 및 도 7b는 본 발명의 일 태양에 따른 직렬접속된 발광셀들을 갖는 발광다이오드 칩을 설명하기 위한 단면도들이다.
도 7a 및 도 7b를 참조하면, 본 발명의 발광다이오드 칩은 기판(20) 상에 서로 이격되고, 배선들(80-1 내지 80-n)에 의해 직렬접속된 복수의 발광셀(100-1 내지 100-n)을 갖는다. 즉, 발광다이오드 칩은 인접한 발광셀(100-1 내지 100-n)의 N형 반도체층(40)과 P형 반도체층(60)이 전기적으로 연결되고, 일 끝단의 발광셀(100-n)의 N형 반도체층(40) 상에 N형 패드(95)가 형성되고, 다른 일 끝단의 발광셀(100-1)의 P형 반도체층(60) 상에 P형 패드(90)가 형성된 복수의 발광셀(100)을 포함한다.
인접한 발광셀(100-1 내지 100-n)의 N형 반도체층(40)과 P형 반도체층(60)이 금속 배선(80)을 통해 전기적으로 접속된다. 또한, 본 발명에서는 발광셀(100-1 내지 100-n)들을 직렬 연결하여 교류 구동이 가능한 전압의 숫자만큼 형성하는 것이 효과적이다. 본 발명에서는 단일 발광셀(100)을 구동하기 위한 전압/전류와 조명용 발광다이오드 칩에 인가되는 교류 구동전압에 따라 직렬 접속되는 발광셀(100)의 개수가 매우 다양할 수 있다. 예를 들어, 220V 교류 구동에서는 일정 구동 전류에 3.3V 짜리 단위 발광셀 66 내지 67개를 직렬로 연결하여 발광다이오드 칩을 제작한다. 또한, 110V 교류 구동에서는 일정 구동 전류에 3.3V 짜리 단위 발광셀 33 내지 34개를 직렬로 연결하여 발광다이오드 칩을 제작한다.
예들 들어 도 7a와 같이, 제 1 내지 제 n의 발광셀(100-1 내지 100-n)이 직렬 접속된 발광다이오드 칩에 있어서, 제 1 발광셀(100-1)의 P형 반도체층(60)상에 P형 패드(90)가 형성되고, 제 1 발광셀(100-1)의 N형 반도체층(40)과 제 2 발광셀(100-2)의 P형 반도체층(60)이 제 1 배선(80-1)을 통해 접속된다. 또한, 제 3 발광셀(100-3)의 N형 반도체층(40)과 제 4 발광셀(미도시)의 P형 반도체층(미도시)이 제 2 배선(80-2)을 통해 접속된다. 그리고, 제 n-2 발광셀(미도시)의 N형 반도체층(미도시)과 제 n-1 발광셀(100-n-1)의 P형 반도체층(60)이 제 n-1 배선(80-n-1)을 통해 접속되고, 제 n-1 발광셀(100-n-1)의 N형 반도체층(40)과, 제 n 발광셀(100-n)의 P형 반도체층(60)이 제 n 배선(80-n)을 통해 접속된다. 또한, 제 n 발광셀(100-n)의 N형 반도체층(40)에 N형 패드(95)가 형성된다.
본 발명의 기판(20)은 복수개의 발광다이오드 칩을 제작할 수 있는 기판일 수 있다. 이에, 도 7a 및 도 7b의 A는 이러한 복수개의 발광다이오드 칩을 개별적으로 절단하기 위한 절단 영역을 나타낸다.
또한, 상술한 발광다이오드 칩은 외부 교류전압을 정류하기 위한 정류용 다이오드 셀들(도 6b의 D1 내지 D4)을 가질 수 있다. 상기 다이오드 셀들은 정류 브리지형태로 배열된다. 상기 다이오드 셀들의 노드들이 각각 발광셀의 N형 패드와 P형 패드에 접속될 수 있다. 상기 다이오드 셀들은 상기 발광셀들과 동일한 구조를 가지는 발광셀들일 수 있다.
이하, 상기 직렬접속된 발광셀들을 갖는 발광다이오드 칩의 제조 방법을 설명한다.
기판(20)상에 버퍼층(30), N형 반도체층(40), 활성층(50) 및 P형 반도체층(60)을 순차적으로 성장시킨다. P형 반도체층(60) 상에 투명 전극층(70)을 더 형성 할 수도 있다. 상기 기판(20)은 사파이어(Al2O3), 탄화실리콘(SiC), 산화아연(ZnO), 실리콘(Si), 갈륨비소(GaAs), 갈륨인(GaP), 리튬-알루미나(LiAl2O3 ), 질화붕소(BN), 질화알루미늄(AlN) 또는 질화갈륨(GaN) 기판일 수 있으며, 기판(20) 상에 형성될 반도체층의 물질에 따라 선택될 수 있다. 질화갈륨계 반도체층을 사용하는 경우, 사파이어 또는 탄화실리콘(SiC) 기판이 바람직하다.
상기 버퍼층(30)은 결정 성장시에 기판(20)과 후속층들의 격자 부정합을 줄위기 위한 층으로서, 예컨대 갈륨질화막(GaN)일 수 있다. SiC 기판이 전도성 기판일 경우, 상기 버퍼층(30)은 절연층으로 형성되는 것이 바람직하며, 반절연 GaN로 형성될 수 있다. N형 반도체층(40)은 전자가 생성되는 층으로서, N형 화합물 반도체층과 N형 클래드층으로 형성된다. 이때, N형 화합물 반도체 층은 N형 불순물이 도핑되어 있는 GaN을 사용할 수 있다. P형 반도체층(60)은 홀이 생성되는 층으로서, P형 클래드층과 P형 화합물 반도체층으로 형성된다. 이때, P형 화합물 반도체층은 P형 불순물이 도핑되어 있는 AlGaN을 사용할 수 있다.
활성층(50)은 소정의 밴드 갭과 양자 우물이 만들어져 전자 및 홀이 재결합되는 영역으로서, InGaN층을 포함할 수 있다. 또한, 활성층(50)을 이루는 물질의 종류에 따라 전자 및 홀 결합하여 발생하는 발광 파장이 변화된다. 따라서, 목표로 하는 파장에 따라 활성층(50)에 포함되는 반도체 재료를 조절하는 것이 바람직하다.
그 후, 사진 및 식각공정을 사용하여 상기 P형 반도체층(60) 및 활성층(50) 들을 패터닝하여 상기 N형 반도체층(40)의 일부를 노출시킨다. 또한, 상기 노출된 N형 반도체층(40)의 일부를 제거하여 각각의 발광셀(100)을 전기적으로 절연한다. 이때, 도 7a에 도시된 바와 같이, 상기 노출된 버퍼층(30)을 제거하여 기판(20) 상부면을 노출시킬 수 있으며, 도 7b와 같이, 버퍼층(30)에서 식각을 정지할 수 있다. 상기 버퍼층(30)이 전도성인 경우, 상기 노출된 버퍼층(30)을 제거하여 발광셀들을 전기적으로 분리시킨다.
상술한 제조 공정과 동일한 방법을 이용하여 정류 브리지용 다이오드 셀들도 함께 형성할 수 있다. 물론, 통상의 반도체 제조 공정을 사용하여 별도로 정류 브리지용 다이오드 셀들을 형성할 수도 있다.
이후, 소정의 브리지(Bridge) 공정 또는 스텝커버(Step-Cover) 등의 공정을 통해 각기 인접한 발광셀(100-1 내지 100-n)의 N형 반도체층(40)과 P형 반도체층(60)을 전기적으로 연결하는 도전성 배선(80-1 내지 80-n)을 형성한다. 도전성 배선(80-1 내지 80-n)은 도전성의 물질을 이용하여 형성하되, 금속 또는 불순물로 도핑된 실리콘 화합물을 이용하여 형성한다.
상기 브리지 공정은 에어브리지(air bridge) 공정이라고도 하며, 이 공정에 대해 간단하게 설명한다. 우선, 발광셀들이 형성된 기판 상에 감광막을 형성한 후, 노광기술을 사용하여 노출된 N형 반도체층 및 P형 반도체층 상부의 전극층을 노출시키는 개구부를 갖는 제1 감광막 패턴을 형성한다. 그 후, 전자빔 증착(e-beam evaporation) 기술등을 사용하여 금속물질층을 얇게 형성한다. 상기 금속물질층은 개구부 및 감광막 패턴 상부 전면에 형성된다. 이어서, 상기 감광막 패턴 상부에 다시, 연결하고자 하는 인접한 발광셀들 사이 영역들 및 상기 개구부들의 상기 금속물질층을 노출시키는 제2 감광막 패턴을 형성한다. 그 후, 금 등을 도금기술을 사용하여 형성한 후, 상기 제1 및 제2 감광막 패턴들을 제거한다. 그 결과, 인접한 발광셀들을 연결하는 배선만 남고, 다른 금속물질층 및 감광막 패턴들은 모두 제거되어, 배선이 브리지 형태로 발광셀들을 연결한다.
한편, 스텝커버 공정은 발광셀들을 갖는 기판 상에 절연층을 형성하는 것을 포함한다. 상기 절연층을 사진 및 식각 기술을 사용하여 패터닝하여 P형 반도체층 및 N형 반도체층 상부의 전극층을 노출시키는 개구부를 형성한다. 이어서, 전자빔 증착기술 등을 사용하여 상기 개구부를 채우고 상기 절연층 상부를 덮는 금속층을 형성한다. 그 후, 상기 금속층을 사진 및 식각 기술을 사용하여 패터닝하여 서로 인접한 발광셀들을 연결하는 배선을 형성한다. 이러한, 스텝커버 공정은 다양한 변형예가 가능하다. 스텝커버 공정을 사용하면, 배선이 절연층에 의해 지지되므로 배선에 대한 신뢰성을 증가시킬 수 있다.
한편, 양끝단에 위치한 발광셀(100-1 및 100-n)에 각기 외부와 전기적 접속을 위한 P형 패드(90)와 N형 패드(95)를 형성한다. 정류 브리지용 다이오드 셀들을 P형 패드(90)와 N형 패드(95)에 각각 접속시킬 수도 있고, 본딩와이어들(도 2 또는 도 4a의 13a 및 13b)을 P형 패드(90)와 N형 패드(95)에 각각 연결할 수 있다.
상술한 본 발명의 발광다이오드 칩의 제조 방법은 일 실시예일 뿐이며, 이에 한정되지 않고, 다양한 공정과 제조 방법이 소자의 특성 및 공정의 편의에 따라 변경되거나 추가될 수 있다.
예를 들어, N형 전극, N형 반도체층, 활성층, P형 반도체층 및 P형 전극이 순차적으로 적층된 형상의 다수의 수직형 발광셀들을 기판상에 형성하거나, 이러한 구조를 갖는 발광셀들을 기판상에 본딩하여 배열한다. 이후, 인접한 발광셀의 N형 전극 및 P형 전극을 배선으로 연결하여 다수의 발광셀들을 직렬 연결하여 발광다이오드 칩을 제작할 수 있다. 물론 상기의 수직형 발광셀은 상술한 예에 한정된 구조가 아닌 다양한 구조가 가능하다. 또한, 기판 상에 복수개의 발광셀들을 형성한 후, 별도의 호스트 기판 상에 상기 발광셀들을 본딩하고, 상기 기판을 레이저를 사용하여 분리하거나, 화학기계적연마 기술을 사용하여 제거하므로써 호스트 기판 상에 복수개의 발광셀들을 형성하는 것도 가능하다. 그 후, 인접한 발광셀들을 배선으로 직렬연결할 수 있다.
상기 발광셀(100) 각각은 기판(20) 상에 순차적으로 적층된 N형 반도체층(40), 활성층(50) 및 P형 반도체층(60)을 포함하며, 버퍼층(30)이 기판(20)과 발광셀(100) 사이에 개재된다. 상기 발광셀(100) 각각은 상기 P형 반도체층(60) 상에 형성된 투명전극층(70)을 포함한다. 또한, 수직형 발광셀의 경우, N형 반도체층 하부에 위치하는 N형 전극을 포함한다.
N형 본딩 패드와 P형 본딩 패드는 발광셀(100)을 외부의 금속배선 또는 본딩와이어와 전기적으로 연결하기 위한 패드로서, Ti/Au의 적층 구조로 형성할 수 있다. 상기 본딩패드들은 발광셀들 모두의 N형 반도체층 및 P형 반도체층 상에 형성될 수 있다. 또한, 상술한 투명 전극층(70)은 P형 본딩 패드를 통해 입력되는 전압을 P형 반도체층(60)에 균일하게 전달하는 역할을 한다.
도 8a 내지 도 8c는 본 발명의 다른 태양에 따른 직렬접속된 발광셀들을 갖는 발광다이오드 칩(1000)을 설명하기 위한 단면도들이다. 여기서, 발광다이오드 칩(1000)은 플립칩형 발광셀들을 가지며, 상기 발광다이오드 칩(1000)이 서브마운트(2000)에 결합되어 제1 리드의 탑부(도 2의 3 또는 도 4a의 23)에 탑재된다.
도 8a를 참조하면, 상기 발광다이오드 칩(1000)은 기판(110) 상에 다수의 플립칩형 발광셀들이 배열된다. 발광셀 각각은 기판(110) 상에 형성된 N형 반도체층(130)과, N형 반도체층(130)의 일부에 형성된 활성층(140)과, 활성층(140) 상에 형성된 P형 반도체층(150)을 포함한다. 한편, 상기 기판(110)과 발광셀들 사이에 버퍼층(120)이 개재될 수 있다. 이때, P형 반도체층(150)의 콘택 저항을 줄이기 위해 별도의 P형 전극층(160)이 P형 반도체층(150) 상에 형성될 수 있다. 상기 P형 전극층은 투명전극층일 수 있으나, 투명전극층일 필요가 없다. 또한, 상기 발광다이오드 칩(1000)은 P형 전극층(150) 상에 범핑용으로 형성된 P형 금속 범퍼(metal bumper; 170)와, N형 반도체층(130) 상에 범핑용으로 형성된 N형 금속범퍼(180)를 더 포함한다. 또한, P형 전극층(160) 상부에 형성된 반사율 10 내지 100%인 반사층(미도시)을 더 포함할 수 있다. 또한, P형 반도체층(150) 상에 전류의 공급을 원활히 하기 위한 별도의 오믹금속층을 더 형성할 수도 있다.
상기 기판(110), 버퍼층(120), N형 반도체층(130), 활성층(140) 및 P형 반도체층(150)은, 도 7a 및 도 7b를 참조하여 설명한 바와 동일한 기판(20) 및 반도체층들로 형성될 수 있다.
서브 마운트 기판(2000)은 다수의 N영역과 P영역이 정의된 기판(200)과, 상 기 기판(200) 표면에 형성된 유전체막(210)과, 인접한 N영역과 P영역을 연결하는 다수의 전극패턴(230)을 포함한다. 또한, 일 가장자리에 위치한 P영역까지 연장된 P형 본딩 패드(240)와, 다른 일 가장자리에 위치한 N영역까지 연장된 N형 본딩 패드(250)를 더 포함한다.
상기의 N영역은 발광다이오드 칩(1000)의 N형 금속 범퍼(180)가 접속될 영역을 지칭하고, P영역은 발광다이오드 칩(1000)의 P형 금속 범퍼(170)가 접속될 영역을 지칭한다.
이때 기판(200)으로는 열전도성이 우수한 기판을 사용한다. 예컨대, SiC, Si, 게르마늄(Ge), 실리콘게르마늄(SiGe), AlN, 금속 기판을 사용할 수 있다. 유전체막(210)으로는 전류가 1㎛이하로 흐르는 모든 유전물질을 사용할 수 있다. 물론 이에 한정되지 않고, 전류가 전혀 흐르지 않는 절연물질을 사용할 수도 있다. 또한, 유전체막(210)은 다층으로 형성할 수도 있다. 상기 기판이 비전도성인 경우, 상기 유전체막(210)은 생략될 수 있다. 상기 유전체막(210)으로는 산화실리콘(SiO2), 산화마그네슘(MgO) 또는 질화질리콘(SiN)을 사용할 수 있다.
전극패턴(230), N형 본딩 패드(250) 및 P형 본딩 패드(240)는 전기 전도성이 우수한 금속을 사용할 수 있다.
이하, 상술한 구성을 갖는 플립칩형 발광셀들을 갖는 발광다이오드 칩용 서브 마운트 기판의 제조 방법을 설명한다.
기판(200)을 요철 형상으로 형성하여 N영역과 P영역으로 정의한다. 상기의 N 영역과 P영역은 본딩될 발광다이오드 칩(1000)의 N형 금속 범퍼(180)와 P형 금속 범퍼(170)의 크기에 따라 그 폭과 높이 및 형상이 매우 다양하게 변화될 수 있다. 본 실시예에서는, 기판(200)의 철부가 N영역이 되고, 기판의 요부가 P영역(A)이 된다. 이러한 형상의 기판(200)은 별도의 주형을 이용하여 제조될 수도 있고, 소정의 식각공정을 이용하여 제조될 수도 있다. 즉, 기판(200)상에 P영역을 노출시키는 마스크를 형성한 다음, 노출된 기판(200)의 일부를 제거하여 리세스된 P영역을 형성한다. 이후, 마스크를 제거하면 리세스된 P영역과 상대적으로 돌출된 N영역이 형성된다. 또한, 기계적 가공을 통해 리세스된 P영역을 형성할 수도 있다.
이후, 전체 구조상에 유전체막(210)을 형성한다. 이때, 기판(200)으로 도전성 물질을 사용하지 않을 경우에는 유전체막(210)을 형성하지 않을 수도 있다. 열 전도율의 향상을 위해 전기 전도성이 우수한 금속 기판을 사용할 경우, 유전체막(210)을 형성하여 충분한 절연 역할을 할 수 있도록 한다.
유전체막(210) 상에 인접한 N영역과 P영역을 하나의 쌍으로 연결하는 전극패턴들(230)을 형성한다. 스크린 인쇄 방법으로 전극패턴들(230)을 형성하거나, 전극층을 증착한 후, 사진 및 식각공정을 사용하여 패턴닝하여 전극패턴들(230)을 형성할 수 있다.
발광다이오드 칩(1000)의 P형 금속범퍼(170)가 P영역 상의 전극패턴(230)에 본딩되고, N형 금속범퍼(180)가 N영역 상의 전극패턴(230)에 본딩되므로써, 상기 발광다이오드 칩(1000)과 서브 마운트 기판(2000)이 본딩된다. 이때, 상기 발광다이오드 칩(1000)의 발광셀들이 전극패턴들(230)에 의해 직렬 연결되어, 직렬접속된 발광셀 어레이를 형성한다. 상기 직렬접속된 발광셀 어레이의 양단에 P형 본딩패드(240)와 N형 본딩패드(250)가 위치하여 본딩와이어들(도 2 또는 도 4a의 13a, 13b)에 각각 연결된다.
이때, 금속범프(170, 180)와 전극패턴들(230) 및 본딩 패드들(240, 250)은 다양한 본딩 방법을 통해 본딩될 수 있으며, 예컨대 공융온도를 이용한 공융(Eutectic)법을 통해 본딩될 수 있다.
이때, 직렬 접속되는 발광셀의 개수는 사용하고자 하는 전원 및 사용 전력에 따라 다양하게 변화될 수 있으며, 도 7a 및 도 7b를 참조하여 설명한 바와 같은 개수로 형성될 수 있다.
도 8b를 참조하면, 도 8a와 같이 기판(110) 상에 복수개의 발광셀들이 배열되는 것이 아니라, 개개의 발광셀(100a 내지 100c)이 서브 마운트 기판(2000) 상에 별개로 본딩될 수 있다. 또한, 도 8a의 발광다이오드 칩(1000)에서 레이저를 사용하여 기판(110)을 분리하거나, 화학기계적연마기술을 사용하여 상기 기판(110)을 제거할 수 있다. 이때, 인접한 발광셀(100a 내지 100c)의 N형 금속 범퍼(170)와 P형 금속범퍼(180)가 서브 마운트 기판(2000)에 형성된 전극패턴들(230)에 본딩되어 상기 발광셀들이 전기적으로 직렬 연결된다.
도 8c를 참조하면, 다수의 N영역과 P영역이 정의된 평평한 기판(200) 상에 인접한 N영역(A)과 P영역(B)을 각각 연결하는 전극패턴들(230)을 형성한 다음, 발광다이오드 칩(1000)을 서브 마운트 기판(2000)에 실장할 수 있다. 즉, 도 8a와 달리, 소정의 패턴이 형성되지 않은 기판(200)상에 전극패턴들(230)을 형성한 다음, 발광다이오드 칩(1000)의 인접한 발광셀의 N형 금속 범퍼(170)와 P형 금속 범퍼(180)가 전기적으로 연결되도록 할 수 있다.
또한, 발광다이오드 칩(1000)내의 발광셀에 N형 및 P형 금속 범퍼(170, 180)를 형성하지 않고, 서브 마운트 기판(2000) 상의 N영역(B) 및 P영역(A)에 각각 금속범퍼(170, 180)를 형성할 수도 있다. 이때, 금속범퍼(170, 180)와 본딩되기 위해 N형 및 P형 반도체층(130, 150) 상에 소정의 금속전극(미도시)이 더 형성될 수도 있다.
또한, 본 발명에서는 가정용 전원에서 사용하기 위해 상기 발광다이오드 칩(1000) 내에 별도의 브리지 회로를 구성할 수 있다. 또한, 상기의 직렬접속된 발광셀 어레이들을 두개 이상 형성되도록 하여 이들을 병렬연결하여 가정용 전원으로 구동시킬 수 있다.
본 발명의 실시예들에 따르면, 직렬접속된 발광셀 어레이들을 갖는 발광다이오드 칩을 탑재하므로써, 교류-직류 변환기 없이, 교류전원을 사용하여 구동시킬 수 있는 고 플럭스 발광다이오드 램프를 제공할 수 있다. 또한, 스냅형 다리 및/또는 히트싱크를 채택하여 열방출 효율이 높은 고 플럭스 발광다이오드 램프를 제공할 수 있다.

Claims (9)

  1. 삭제
  2. 캐비티를 갖는 탑부 및 상기 탑부의 일측 가장자리에서 하향 연장된 스냅형 다리를 갖는 제1 리드;
    상기 일측에 대향하는 탑부의 타측에서 상기 제1 리드와 이격되어 배치되고, 상기 제1 리드에 대응하는 스냅형 다리를 갖는 제2 리드;
    상기 탑부의 캐비티 내에 탑재되고, 직렬접속된 발광셀 어레이를 갖는 발광다이오드 칩;
    상기 발광다이오드 칩을 상기 제1 리드 및 제2 리드에 각각 전기적으로 연결하는 본딩와이어들; 및
    상기 제1 리드의 탑부, 상기 제1 리드의 스냅형 다리의 일부, 발광다이오드 칩 및 제2 리드의 일부를 밀봉하는 밀봉수지를 포함하는 고 플럭스 발광다이오드 램프.
  3. 청구항 2에 있어서,
    상기 제1 리드의 스냅형 다리 및 상기 제2 리드의 스냅형 다리 중 적어도 하나는 관통공 및 그루브 중 적어도 하나를 갖는 고 플럭스 발광다이오드 램프.
  4. 청구항 2에 있어서,
    상기 캐비티 내에 형성되어 상기 발광다이오드 칩의 상부를 덮는 몰딩부재 및 상기 몰딩부재 내에 함유된 형광체를 더 포함하는 고 플럭스 발광다이오드 램프.
  5. 청구항 2에 있어서,
    상기 제1 리드의 탑부에서 상기 제1 리드의 다리에 평행하게 연장된 히트싱크를 더 포함하되, 상기 히트싱크는 표면에 그루브들을 갖는 고 플럭스 발광다이오드 램프.
  6. 청구항 2에 있어서,
    상기 발광다이오드 칩은
    기판; 및
    상기 기판 상에 서로 이격된 발광셀들을 포함하는 고 플럭스 발광다이오드 램프.
  7. 청구항 6에 있어서,
    상기 발광다이오드 칩은 상기 발광셀들을 직렬 연결하는 배선들을 포함하는 고 플럭스 발광다이오드 램프.
  8. 청구항 6에 있어서,
    상기 발광다이오드 칩과 상기 제1 리드의 탑부 사이에 개재되고, 상기 발광셀들에 대응하는 전극패턴들을 갖는 서브 마운트를 더 포함하되,
    상기 발광셀들은 상기 전극패턴들에 의해 직렬 접속되는 고 플럭스 발광다이오드 램프.
  9. 청구항 5에 있어서,
    상기 히트싱크는 상기 탑부와 일체로 성형된 고 플럭스 발광다이오드 램프.
KR1020050026108A 2005-03-11 2005-03-29 직렬접속된 발광셀 어레이를 갖는 발광다이오드 칩을탑재한 고 플럭스 발광다이오드 램프 KR101248513B1 (ko)

Priority Applications (18)

Application Number Priority Date Filing Date Title
KR1020050026108A KR101248513B1 (ko) 2005-03-29 2005-03-29 직렬접속된 발광셀 어레이를 갖는 발광다이오드 칩을탑재한 고 플럭스 발광다이오드 램프
CN2005800490423A CN101142692B (zh) 2005-03-11 2005-10-26 具有串联耦合的发光单元阵列的发光二极管封装
EP10191192.3A EP2280430B1 (en) 2005-03-11 2005-10-26 LED package having an array of light emitting cells coupled in series
JP2008500602A JP5059739B2 (ja) 2005-03-11 2005-10-26 直列接続された発光セルのアレイを有する発光ダイオードパッケージ
PCT/KR2005/003565 WO2006095949A1 (en) 2005-03-11 2005-10-26 Led package having an array of light emitting cells coupled in series
US11/908,112 US8076680B2 (en) 2005-03-11 2005-10-26 LED package having an array of light emitting cells coupled in series
EP05817646A EP1864339A4 (en) 2005-03-11 2005-10-26 LIGHT-EMITTING DIODE DIODE WITH PHOTO-EMITTING CELL MATRIX
US12/782,287 US8445933B2 (en) 2005-03-11 2010-05-18 LED package having an array of light emitting cells coupled in series
JP2011000239A JP2011066463A (ja) 2005-03-11 2011-01-04 複数の発光セルを有する発光素子
JP2011000238A JP2011066462A (ja) 2005-03-11 2011-01-04 複数の発光セルを有する発光素子
US13/033,702 US8937326B2 (en) 2005-03-11 2011-02-24 LED package having an array of light emitting cells coupled in series
US13/074,740 US8368190B2 (en) 2005-03-11 2011-03-29 LED package having an array of light emitting cells coupled in series
US13/159,846 US8159000B2 (en) 2005-03-11 2011-06-14 LED package having an array of light emitting cells coupled in series
US13/296,735 US8610138B2 (en) 2005-03-11 2011-11-15 LED package having an array of light emitting cells coupled in series
US13/341,659 US20120097996A1 (en) 2005-03-11 2011-12-30 Led package having an array of light emitting cells coupled in series
JP2014157416A JP6025787B2 (ja) 2005-03-11 2014-08-01 発光ダイオードパッケージ
US14/599,932 US20150129904A1 (en) 2005-03-11 2015-01-19 Led package having an array of light emitting cells coupled in series
US15/137,688 US20160240740A1 (en) 2005-03-11 2016-04-25 Led package having an array of light emitting cells coupled in series

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050026108A KR101248513B1 (ko) 2005-03-29 2005-03-29 직렬접속된 발광셀 어레이를 갖는 발광다이오드 칩을탑재한 고 플럭스 발광다이오드 램프

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020110062186A Division KR101216935B1 (ko) 2011-06-27 2011-06-27 발광 다이오드 패키지의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060104183A KR20060104183A (ko) 2006-10-09
KR101248513B1 true KR101248513B1 (ko) 2013-04-04

Family

ID=37634264

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050026108A KR101248513B1 (ko) 2005-03-11 2005-03-29 직렬접속된 발광셀 어레이를 갖는 발광다이오드 칩을탑재한 고 플럭스 발광다이오드 램프

Country Status (1)

Country Link
KR (1) KR101248513B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160018301A (ko) * 2014-08-07 2016-02-17 홍성남 회로 패턴 라인을 이용한 led 전구의 방열 구조
US11563157B2 (en) 2020-06-10 2023-01-24 Au Optronics Corporation Light-emitting device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101367379B1 (ko) * 2012-01-13 2014-02-27 서울반도체 주식회사 방열부를 갖는 발광 다이오드 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332634A (ja) * 2002-03-06 2003-11-21 Nichia Chem Ind Ltd 半導体装置およびその製造方法
JP2004006582A (ja) * 2002-04-12 2004-01-08 Shiro Sakai 発光装置
JP2004241401A (ja) * 2003-02-03 2004-08-26 Nichia Chem Ind Ltd 発光ダイオードランプ
JP2004282065A (ja) * 2003-03-14 2004-10-07 Chin Sokin 熱伝導及び輝度を高める発光ダイオードのパッケージ構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332634A (ja) * 2002-03-06 2003-11-21 Nichia Chem Ind Ltd 半導体装置およびその製造方法
JP2004006582A (ja) * 2002-04-12 2004-01-08 Shiro Sakai 発光装置
JP2004241401A (ja) * 2003-02-03 2004-08-26 Nichia Chem Ind Ltd 発光ダイオードランプ
JP2004282065A (ja) * 2003-03-14 2004-10-07 Chin Sokin 熱伝導及び輝度を高める発光ダイオードのパッケージ構造

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160018301A (ko) * 2014-08-07 2016-02-17 홍성남 회로 패턴 라인을 이용한 led 전구의 방열 구조
KR101695175B1 (ko) * 2014-08-07 2017-01-11 홍성남 회로 패턴 라인을 이용한 led 전구의 방열 구조
US11563157B2 (en) 2020-06-10 2023-01-24 Au Optronics Corporation Light-emitting device

Also Published As

Publication number Publication date
KR20060104183A (ko) 2006-10-09

Similar Documents

Publication Publication Date Title
JP6025787B2 (ja) 発光ダイオードパッケージ
US7723736B2 (en) Light emitting device having a plurality of light emitting cells and package mounting the same
KR101186644B1 (ko) 직렬접속된 발광셀 어레이를 갖는 발광다이오드 칩을탑재한 발광다이오드 패키지
KR101161384B1 (ko) 직렬접속된 발광셀 어레이를 갖는 발광다이오드 칩을탑재한 발광다이오드 패키지
KR20060136100A (ko) 직렬접속된 발광셀 어레이를 갖는 발광다이오드 칩을탑재한 발광다이오드 패키지
KR101248513B1 (ko) 직렬접속된 발광셀 어레이를 갖는 발광다이오드 칩을탑재한 고 플럭스 발광다이오드 램프
KR101142961B1 (ko) 직렬접속된 발광셀 어레이를 갖는 발광다이오드 칩을탑재한 발광다이오드 램프
KR101248516B1 (ko) 발광 다이오드 패키지
KR101216935B1 (ko) 발광 다이오드 패키지의 제조 방법
KR101121730B1 (ko) 발광다이오드 패키지
KR101121727B1 (ko) 직렬접속된 발광셀 어레이를 갖는 발광다이오드 칩을탑재한 발광다이오드 패키지
KR101161399B1 (ko) 발광다이오드 칩을 탑재한 발광다이오드 패키지
KR101171292B1 (ko) 발광다이오드 패키지
KR101258231B1 (ko) 발광다이오드 칩을 탑재한 발광다이오드 패키지

Legal Events

Date Code Title Description
A201 Request for examination
A107 Divisional application of patent
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161212

Year of fee payment: 5