KR101243925B1 - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR101243925B1
KR101243925B1 KR1020120036261A KR20120036261A KR101243925B1 KR 101243925 B1 KR101243925 B1 KR 101243925B1 KR 1020120036261 A KR1020120036261 A KR 1020120036261A KR 20120036261 A KR20120036261 A KR 20120036261A KR 101243925 B1 KR101243925 B1 KR 101243925B1
Authority
KR
South Korea
Prior art keywords
electrode
pixel
thin film
film transistor
area
Prior art date
Application number
KR1020120036261A
Other languages
English (en)
Other versions
KR20120052914A (ko
Inventor
송형준
이종혁
이창호
오일수
고희주
조세진
윤진영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120036261A priority Critical patent/KR101243925B1/ko
Publication of KR20120052914A publication Critical patent/KR20120052914A/ko
Application granted granted Critical
Publication of KR101243925B1 publication Critical patent/KR101243925B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은, 투과하는 빛의 산란을 억제하여 투과 이미지의 왜곡 현상이 방지되고, 외광의 투과 여부를 간단하게 조절할 수 있으며, 화상 구현 시 투과되는 외부광에 의해 휘도 및 색좌표 구현이 저하되는 문제를 해결하기 위한 것으로, 투과 영역과 상기 투과 영역을 사이에 두고 서로 이격된 복수의 화소 영역들이 구획된 기판과, 상기 기판의 제1면 상에 형성되고 상기 화소 영역 내에 위치하는 박막 트랜지스터와, 상기 박막 트랜지스터를 덮는 패시베이션막과, 상기 패시베이션막 상에 상기 박막 트랜지스터와 전기적으로 연결되도록 형성되고, 상기 화소 영역 내에 위치하며, 상기 박막 트랜지스터를 가릴 수 있도록 상기 박막 트랜지스터와 중첩되도록 배치된 화소 전극과, 상기 화소 전극과 대향되고 광투과가 가능하도록 형성된 대향 전극과, 상기 화소 전극과 대향 전극의 사이에 개재되어 발광하는 유기 발광층과, 상기 기판의 제1면과 상기 박막 트랜지스터의 사이 또는 상기 기판의 제1면과 대향된 제2면 상에 형성되고 상기 박막 트랜지스터와 절연되며, 적어도 상기 투과 영역에 대응되는 위치에 구비된 것으로, 서로 다른 극성의 전압이 인가되어 전기장을 형성하는 제1,2 전극과, 고분자 매트릭스 내에 액정이 분산된 PDLC층을 구비한 PDLC소자를 포함하는 유기 발광 표시장치에 관한 것이다.

Description

유기 발광 표시 장치{Organic light emitting display device}
본 발명은 유기 발광 표시 장치에 관한 것으로, 보다 상세하게는 투명한 유기 발광 표시장치에 관한 것이다.
유기 발광 표시 장치는 시야각, 콘트라스트(contrast), 응답속도, 소비전력 등의 측면에서 특성이 우수하기 때문에 MP3 플레이어나 휴대폰 등과 같은 개인용 휴대기기에서 텔레비젼(TV)에 이르기까지 응용 범위가 확대되고 있다.
이러한 유기 발광 표시 장치는 자발광 특성을 가지며, 액정 표시 장치와 달리 별도의 광원을 필요로 하지 않으므로 두께와 무게를 줄일 수 있다.
또한, 유기 발광 표시 장치는 장치 내부의 박막 트랜지스터나 유기 발광 소자를 투명한 형태로 만들어 줌으로써, 투명 표시 장치로 형성할 수 있다.
이러한 투명 표시 장치에서는, 스위치 오프 상태일 때 반대편에 위치한 사물 또는 이미지가 유기 발광 소자 뿐만 아니라 박막 트랜지스터 및 여러 배선 등의 패턴 사이의 공간을 투과해 사용자에게 전달되므로, 이 패턴들에 의해 사용자는 왜곡된 이미지를 전달받게 되는 문제점이 있다. 이는 상기 패턴들 사이의 간격이 수백 nm 수준이기 때문에, 가시광 파장과 동일 수준이 되어 투과된 빛의 산란을 야기하게 되기 때문이다.
또, 투명 표시장치에서는 화상이 구현될 때에도 화상이 구현되는 면의 반대측으로부터 외부광이 입사되기 때문에 이 외광으로 인해 화질이 저하되고, 화상이 구현되는 빛과 외부광이 섞이게 되어 원래 예상한 휘도와 색좌표를 제대로 구현할 수 없는 문제가 있다.
본 발명은, 투과하는 빛의 산란을 억제하여 투과 이미지의 왜곡 현상이 방지된 투명한 유기 발광 표시 장치를 제공하는 데에 목적이 있다.
본 발명의 다른 목적은, 외광의 투과 여부를 간단하게 조절할 수 있는 투명한 유기 발광 표시장치를 제공하는 것이다.
본 발명의 또 다른 목적은 화상 구현 시 투과되는 외부광에 의해 휘도 및 색좌표 구현이 저하되는 문제를 해결할 수 있는 유기 발광 표시장치를 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 투과 영역과 상기 투과 영역을 사이에 두고 서로 이격된 복수의 화소 영역들이 구획된 기판과, 상기 기판의 제1면 상에 형성되고 상기 화소 영역 내에 위치하는 박막 트랜지스터와, 상기 박막 트랜지스터를 덮는 패시베이션막과, 상기 패시베이션막 상에 상기 박막 트랜지스터와 전기적으로 연결되도록 형성되고, 상기 화소 영역 내에 위치하며, 상기 박막 트랜지스터를 가릴 수 있도록 상기 박막 트랜지스터와 중첩되도록 배치된 화소 전극과, 상기 화소 전극과 대향되고 광투과가 가능하도록 형성된 대향 전극과, 상기 화소 전극과 대향 전극의 사이에 개재되어 발광하는 유기 발광층과, 상기 기판의 제1면과 상기 박막 트랜지스터의 사이 또는 상기 기판의 제1면과 대향된 제2면 상에 형성되고 상기 박막 트랜지스터와 절연되며, 적어도 상기 투과 영역에 대응되는 위치에 구비된 것으로, 서로 다른 극성의 전압이 인가되어 전기장을 형성하는 제1,2 전극과, 고분자 매트릭스 내에 액정이 분산된 PDLC층을 구비한 PDLC소자를 포함하는 유기 발광 표시장치를 제공한다.
본 발명은 또한 전술한 목적을 달성하기 위하여, 투과 영역과 상기 투과 영역을 사이에 두고 서로 이격된 복수의 화소 영역들이 구획된 기판과, 상기 기판의 제1면 상에 형성되고 박막 트랜지스터를 포함하며, 상기 화소 영역 내에 위치하는 화소 회로부와, 상기 화소 회로부를 덮는 제1절연막과, 상기 제1절연막 상에 상기 화소 회로부와 전기적으로 연결되도록 형성되고 상기 화소 회로부를 가릴 수 있도록 상기 화소 회로부와 중첩되도록 배치된 화소 전극과, 상기 화소 전극과 대향된 대향 전극과, 상기 화소 전극과 대향 전극의 사이에 개재되어 발광하는 유기 발광층과, 상기 기판의 제1면과 상기 화소 회로부의 사이 또는 상기 기판의 제1면과 대향된 제2면 상에 형성되고 상기 화소 회로부와 절연되며 적어도 상기 투과 영역에 대응되는 위치에 구비된 것으로, 서로 다른 극성의 전압이 인가되어 전기장을 형성하는 제1,2 전극과, 고분자 매트릭스 내에 액정이 분산된 PDLC층을 구비한 PDLC소자를 포함하는 유기 발광 표시장치를 제공한다.
상기한 바와 같은 본 발명에 따르면, 투과하는 빛의 산란을 억제하여 투과 이미지의 왜곡 현상이 방지된 투명한 유기 발광 표시 장치를 얻을 수 있다.
사용자가 원하는 때에 혹은 자동적으로 외광의 투과가 제어되도록 할 수 있다.
또한, 화상이 구현될 때에 투과되는 외부광에 의해 휘도 및 색좌표 구현이 원래 의도보다 달라지는 문제를 해결할 수 있고, 색재현율 범위가 넓어질 수 있다.
그리고 명암비를 개선할 수 있다.
도 1은 본 발명의 바람직한 일 실시예에 따른 유기 발광 표시장치를 도시한 단면도,
도 2는 본 발명의 바람직한 다른 일 실시예에 따른 유기 발광 표시장치를 도시한 단면도,
도 3은 도 1의 일 실시예를 보다 상세히 도시한 단면도,
도 4는 도 1의 다른 일 실시예를 보다 상세히 도시한 단면도,
도 5는 도 2 또는 도 3의 유기 발광부의 일 예를 개략적으로 도시한 개략도,
도 6은 도 5의 화소 회로부의 일 예를 포함한 유기 발광부를 도시한 개략도,
도 7은 도 6의 유기 발광부의 일 예를 보다 구체적으로 도시한 평면도,
도 8은 도 6의 유기 발광부의 일 예를 보다 구체적으로 도시한 평면도,
도 9는 본 발명의 바람직한 일 실시예에 따른 유기 발광 표시장치를 보다 구체적으로 도시한 단면도,
도 10은 본 발명의 바람직한 다른 일 실시예에 따른 유기 발광 표시장치를 보다 구체적으로 도시한 단면도,
도 11은 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 발광 표시장치를 보다 구체적으로 도시한 단면도,
도 12는 도 6의 유기 발광부의 다른 일 예를 보다 구체적으로 도시한 평면도,
도 13은 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 발광 표시장치를 보다 구체적으로 도시한 단면도.
이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예들에 대하여 보다 상세히 설명한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 유기 발광 표시장치를 도시한 단면도이다.
도 1을 참조하면, 본 발명의 바람직한 일 실시예에 따른 유기 발광 표시장치는 제1기판(1)의 제1면(11)에 디스플레이부(21)가 구비되고, 제2면(12)에 PDLC소자(3)가 구비된다. 상기 제1기판(1)은 투명한 글라스 또는 투명한 플라스틱과 같이 투명한 부재로 형성되며, 상기 제1면(11)과 제2면(12)은 서로 대향된 면이 된다. 이 제1기판(1)은 반드시 하나의 기판일 필요는 없으며, 적어도 두 개의 기판이 부착된 것일 수 있다. 즉, 제1면(11)에 디스플레이부(21)가 형성된 기판과 제2면(12)에 PDLC소자(3)가 형성된 기판이 서로 접합되어 하나의 제1기판(1)을 형성할 수 있다.
이러한 유기 발광 표시장치에서 외광은 PDLC소자(3)의 외측으로부터 PDLC소자(3), 제1기판(1) 및 디스플레이부(2)를 투과하여 입사된다.
그리고 디스플레이부(2)는 후술하는 바와 같이 외광이 투과 가능하도록 구비된 것으로, 도 1에서 볼 때, 화상이 구현되는 측에 위치한 사용자가 PDLC소자(3) 외측의 이미지를 관찰 가능하도록 구비된다.
이러한 본 발명의 바람직한 일 실시예에 따른 유기 발광 표시장치에서 상기 디스플레이부(2) 및 상기 PDLC소자(3)는 별도의 제어부(4)에 연결될 수 있다.
한편, 상기 PDLC소자(3)는 도 2에서 볼 수 있듯이, 제1기판(1)의 제1면(11) 상에 형성되고, 이 PDLC소자(3) 위에 절연막(5)이 형성된 후 상기 절연막(5) 상에 디스플레이부(2)가 형성될 수도 있다. 이하에서는 도 1에 따른 실시예를 중심으로 설명하며, 이후 설명되는 모든 실시예들은 도 2에 따른 실시예에도 동일하게 적용될 수 있음은 물론이다.
도 3은 도 1의 유기 발광 표시장치를 보다 구체적으로 나타낸 일 실시예로서, 상기 디스플레이부(2)는 제1기판(1)의 제1면(11)에 형성된 유기 발광부(21)와 이 유기 발광부(21)를 밀봉하는 밀봉기판(23)을 포함한다.
상기 밀봉기판(23)은 투명한 부재로 형성되어 유기 발광부(21)로부터의 화상이 구현될 수 있도록 하고, 유기 발광부(21)로 외기 및 수분이 침투하는 것을 차단한다.
상기 밀봉기판(23)과 유기 발광부(21)는 가장자리가 실런트(미도시)에 의해 밀봉된 구조를 취하며, 이에 따라 상기 밀봉기판(23)과 유기 발광부(21)의 사이에 공간(25)을 형성한다. 이 공간(25)에는 흡습제나 충진재 등이 위치할 수 있다.
상기 밀봉기판(23) 대신에 도 4에서 볼 수 있듯이 박막 밀봉필름(24)을 유기 발광부(21) 상에 형성함으로써 유기 발광부(21)를 외기로부터 보호할 수 있다. 상기 밀봉필름(24)은 실리콘옥사이드 또는 실리콘나이트라이드와 같은 무기물로 이루어진 막과 에폭시, 폴리이미드와 같은 유기물로 이루어진 막이 교대로 성막된 구조를 취할 수 있는 데, 반드시 이에 한정되는 것은 아니며, 투명한 박막 상의 밀봉구조이면 어떠한 것이든 적용 가능하다.
상기 PDLC소자(3)는, 제1기판(1)의 제2면(12)에 형성된 제1전극(31)과 상기 제1전극(31)에 대향된 제2전극(32) 및 상기 제1전극(31)과 제2전극(32)의 사이에 개재된 PDLC층(33)을 포함한다.
상기 제2전극(32)은 제2기판(34) 상에 형성되며, 이 제2기판(34)은 제1기판(1)에 별도의 실런트(미도시)에 의해 부착된다.
상기 제1전극(31) 및 제2전극(32)은 투명 전극으로 구비될 수 있는 데, ITO, IZO, In2O3, ZnO 등으로 구비될 수 있다.
상기 PDLC층(33)은 고분자 분산형 액정(Polymer dispersed liquid crystal)으로서, 고분자 매트릭스 내에 직경 1～2㎛ 크기의 액정 방울(droplet)들이 분산된 형태를 갖는다. 여기서, 액정 분자들이 고분자 매트릭스 내에 분포되어, 방향성이 없는 액정 분자 물질들이 입사하는 빛을 산란시킬 수 있는 상태가 된다.
따라서, 상기 제1전극(31)과 제2전극(32)에 전압이 인가될 경우 액정 분자들이 강한 전기장에 의해 전기장 방향으로 배열되고 이 때 액정 분자들에 의한 산란이 줄어들어 외광이 투과하는 상태가 된다. 그리고 전압이 인가되지 않을 경우에는 액정 방울의 특정한 방향성에 의해서 빛이 강하게 산란되어 외광이 투과되지 않게 된다.
상기와 같은 PDLC소자는 반드시 위 실시예에 한정되는 것은 아니며, 상기 제1전극(31)과 제2전극(32)이 서로 나란하게 배열되어 일반적인 횡전계 방식의 액정 표시장치와 같이 횡전계를 형성하도록 할 수도 있다.
이러한 PDLC소자(3)는 제1전극(31)과 제2전극(32) 사이에 소정의 전압이 인가됨에 따라, 외광이 투과되어 투명한 시스루(see-through) 디스플레이를 구현할 수 있게 되고, 제1전극(31)과 제2전극(32) 사이에 전압이 인가되지 않을 경우에는 외광이 투과되지 않도록 하여 선명한 화질과 높은 명암비를 제공할 수 있게 된다.
이러한 PDLC소자(3)의 작동은 도 1 및 도 2에서 볼 수 있는 제어부(4)에 의해 자동으로 또는 수동으로 조절될 수 있다.
도 5는 도 3 또는 도 4의 유기 발광부(21)의 개략적인 구성을 나타내는 개략도다. 도 3 내지 도 5에서 볼 때, 본 발명의 바람직한 일 실시예에 따르면, 상기 유기 발광부(21)는 외광이 투과되도록 구비된 투과 영역(TA)과, 이 투과 영역(TA)을 사이에 두고 서로 이격된 복수의 화소 영역들(PA)로 구획된 제1기판(1) 상에 형성된다.
각 화소 영역(PA) 내에는 화소 회로부(PC)가 구비되어 있으며, 스캔 라인(S), 데이터 라인(D) 및 구동전원 라인(V)과 같은 복수의 도전 라인이 이 화소 회로부(PC)에 전기적으로 연결된다. 도면에 도시하지는 않았지만 상기 화소 회로부(PC)의 구성에 따라 상기 스캔 라인(S), 데이터 라인(D) 및 구동전원 라인(V) 외에도 더 다양한 도전 라인들이 구비되어 있을 수 있다.
도 6은 상기 화소 회로부(PC)의 일 예를 도시한 것으로, 스캔 라인(S)과 데이터 라인(D)에 연결된 제1박막 트랜지스터(TR1)와, 제1박막 트랜지스터(TR1)와 구동 전원 라인(V)에 연결된 제2박막 트랜지스터(TR2)와, 제1박막 트랜지스터(TR1)와 제2박막 트랜지스터(TR2)에 연결된 커패시터(Cst)를 포함한다. 이 때, 제1박막 트랜지스터(TR1)는 스위칭 트랜지스터가 되고, 제2박막 트랜지스터(TR2)는 구동 트랜지스터가 된다. 상기 제2박막 트랜지스터(TR2)는 화소 전극(221)과 전기적으로 연결되어 있다. 도 6에서 제1박막 트랜지스터(TR1)와 제2박막 트랜지스터(TR2)는 P형으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니며 적어도 하나가 N형으로 형성될 수도 있다.
본 발명의 바람직한 일 실시예에 따르면, 도 5 및 도 6에서 볼 수 있듯이, 스캔 라인(S), 데이터 라인(D) 및 구동전원 라인(V)을 포함하는 도전 라인들은 모두 상기 화소 영역(PA)을 가로지르도록 배치되며, 투과 영역(TA)만을 가로지르는 도전 라인들이 존재하지 않는다. 이는 전술한 바와 같이, 상기 스캔 라인(S), 데이터 라인(D) 및 구동전원 라인(V) 외에 다른 도전 라인들이 더 구비되어 있을 경우에도 이 다른 도전 라인들도 상기 화소 영역(PA)을 가로지르도록 배치되는 것을 의미한다.
상기 각 화소 영역(PA)은 발광이 이뤄지는 영역이 되는 데, 이렇게 발광이 이뤄지는 영역 내에 화소 회로부(PC)가 위치하고 스캔 라인(S), 데이터 라인(D) 및 구동전원 라인(V)을 포함하는 도전 라인들이 가로지르기 때문에 사용자는 발광이 이뤄지는 영역만을 인식하게 되고, 투과 영역(TA)을 통해 외부를 볼 수 있으며, 외광이 화소 회로부(PC)를 통과할 때 화소 회로부(PC) 내의 소자들의 패턴과 관련하여 산란함으로써 외부 이미지의 왜곡이 일어나는 것을 방지할 수 있다. 비록 화소 영역(PA)과 화소 영역(PA) 사이의 투과 영역(TA)에도 스캔 라인(S), 데이터 라인(D) 및 구동전원 라인(V)을 포함하는 도전 라인들이 가로지르도록 배치되어 있기는 하나 이 도전 라인들은 매우 얇게 형성되기 때문에 이는 사용자의 세밀한 관찰에 의해서만 발견될 뿐, 유기 발광부(21)의 전체 투과도에는 영향을 미치지 않게 되며, 특히 시스루 디스플레이를 구현하는 데에는 전혀 문제가 없다. 또 사용자가 상기 화소 영역(PA)에 가리워진 영역만큼 외부 이미지를 볼 수 없다 하더라도 디스플레이 영역 전체를 놓고 봤을 때에 상기 화소 영역(PA)은 마치 투명 글라스의 표면에 복수의 점들이 규칙적으로 배열되어 있는 것과 같은 것이므로, 사용자가 외부 이미지를 관찰하는 데에는 큰 무리가 없게 된다.
이러한 화소 영역(PA)과 투과 영역(TA)의 전체 면적 대비 투과 영역(TA)의 면적의 비율이 20% 내지 90% 범위에 속하도록 화소 영역(PA)과 투과 영역(TA)이 형성된다.
화소 영역(PA)과 투과 영역(TA)의 전체 면적 대비 투과 영역(TA)의 면적의 비율이 20% 보다 작으면, 도 1에서 디스플레이부(2)가 스위치 오프 상태일 때 디스플레이부(2)를 투과할 수 있는 빛이 적어 사용자가 반대 측에 위치한 사물 또는 이미지를 보기 어렵다. 즉, 디스플레이부(2)가 투명하다고 할 수 없게 된다. 투과 영역(TA)의 면적이 화소 영역(PA)과 투과 영역(TA)의 전체 면적 대비 20% 정도라 하더라도 화소 영역(PA)이 전체 투과 영역(TA)에 대하여 아일랜드 형태로 존재하는 것이고, 화소 영역(PA) 내에 가능한 한 모든 도전 패턴들이 배치되어 있어 외부광의 산란도를 최저화시키므로, 사용자는 투명 디스플레이로서 인식이 가능하게 된다. 그리고, 후술하는 바와 같이 화소 회로부(PC)에 구비되는 박막 트랜지스터를 산화물 반도체와 같이 투명 박막 트랜지스터로 형성하고, 유기 발광 소자도 투명 소자로 형성할 경우에는 더욱 투명 디스플레이로서의 인식이 커질 수 있다. 이 경우에도 기존의 투명 디스플레이와는 달리 화소 영역(PA) 내에 가능한 한 모든 도전 패턴들이 배치되어 있어 외부광에 의한 산란을 최대한 억제할 수 있고 외부광의 투과가 높기 때문에 사용자는 왜곡되지 않은 외부 이미지를 볼 수 있게 된다.
화소 영역(PA)과 투과 영역(TA)의 전체 면적 대비 투과 영역(TA)의 면적의 비율이 90% 보다 크면 디스플레이부(2)의 화소 집적도가 지나치게 낮아져 화소 영역(PA)에서의 발광을 통해 안정적인 화상을 구현하기 어렵다. 즉, 화소 영역(PA)의 면적이 작아질수록, 화상을 구현하기 위해서는 유기 발광막(223)에서 발광하는 빛의 휘도가 높아져야 한다. 이와 같이, 유기 발광 소자를 고휘도 상태로 작동시키면 수명이 급격히 저하되는 문제점이 생긴다. 또한, 하나의 화소 영역(PA)의 크기를 적정한 크기로 유지하면서 투과 영역(TA)의 면적 비율을 90%보다 크게 하면, 화소 영역(PA)의 수가 줄어 해상도가 저하되는 문제점이 생긴다.
상기 화소 영역(PA)과 투과 영역(TA)의 전체 면적 대비 투과 영역(TA)의 면적의 비율은 40% 내지 70%의 범위에 속하도록 하는 것이 바람직하다.
40% 미만에서는 투과 영역(TA)에 비해 상기 화소 영역(PA)의 면적이 지나치게 크므로, 사용자가 투과 영역(TA)을 통해 외부 이미지를 관찰하는 데에 한계가 있다. 70%를 초과할 경우 화소 영역(PA) 내에 배치할 화소 회로부(PC) 설계에 많은 제약이 따르게 된다.
상기 화소 영역(PA)에는 이 화소 영역(PA)에 대응되는 면적으로 화소 회로부(PC)와 전기적으로 연결된 화소 전극(221)이 구비되며, 상기 화소 회로부(PC)는 상기 화소 전극(221)에 가리워지도록 상기 화소 전극(221)과 중첩된다. 그리고, 전술한 스캔 라인(S), 데이터 라인(D) 및 구동전원 라인(V)을 포함하는 도전 라인들도 모두 이 화소 전극(221)을 지나가도록 배치된다. 본 발명의 바람직한 일 실시예에 따르면, 상기 화소 전극(221)은 화소 영역(PA)의 면적과 동일하거나 이보다 약간 정도 작도록 하는 것이 바람직하다. 따라서, 도 7에서 볼 수 있듯이, 사용자가 볼 때 화소 전극(221)에 의해 전술한 화소 회로부(PC)가 가리워진 상태가 되며, 도전 라인들의 상당 부분도 가리워진 상태가 된다. 이에 따라 사용자는 투과 영역(TA)을 통해서는 도전 라인들의 일부만을 볼 수 있어 전술한 바와 같이 외부광의 산란을 최대한 억제할 수 있고, 이에 따라 왜곡되지 않은 외부 이미지를 볼 수 있게 된다.
도 8은 상기 유기 발광부(21)를 보다 상세히 설명하기 위한 일 실시예를 도시한 평면도이고, 도 9는 본 발명의 일 실시예에 따른 유기 발광 표시장치의 단면도이다.
도 8 및 도 9에 따른 본 발명의 바람직한 일 실시예에 따르면, 상기 제1기판(1) 의 제1면(11) 상에 버퍼막(211)이 형성되고, 이 버퍼막(211) 상에 제1박막 트랜지스터(TR1), 커패시터(Cst) 및 제2박막 트랜지스터(TR2)가 형성된다.
먼저, 상기 버퍼막(211) 상에는 제1반도체 활성층(212a) 및 제2반도체 활성층(212b)이 형성된다.
상기 버퍼막(211)은 불순 원소의 침투를 방지하며 표면을 평탄화하는 역할을 하는 것으로, 이러한 역할을 수행할 수 있는 다양한 물질로 형성될 수 있다. 일례로, 상기 버퍼막(211)은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 등의 무기물이나, 폴리이미드, 폴리에스테르, 아크릴 등의 유기물 또는 이들의 적층체로 형성될 수 있다. 상기 버퍼막(211)은 필수 구성요소는 아니며, 필요에 따라서는 구비되지 않을 수도 있다.
상기 제1반도체 활성층(212a) 및 제2반도체 활성층(212b)은 다결정 실리콘으로 형성될 수 있는 데, 반드시 이에 한정되는 것은 아니며, 산화물 반도체로 형성될 수 있다. 예를 들면 G-I-Z-O층[a(In2O3)b(Ga2O3)c(ZnO)층](a, b, c는 각각 a≥0, b≥0, c＞0의 조건을 만족시키는 실수)일 수 있다. 이렇게 제1반도체 활성층(212a) 및 제2반도체 활성층(212b)을 산화물 반도체로 형성할 경우에는 광투과도가 더욱 높아질 수 있다.
상기 제1반도체 활성층(212a) 및 제2반도체 활성층(212b)을 덮도록 게이트 절연막(213)이 버퍼막(211) 상에 형성되고, 게이트 절연막(213) 상에 제1게이트 전극(214a) 및 제2게이트 전극(214b)이 형성된다.
제1게이트 전극(214a) 및 제2게이트 전극(214b)을 덮도록 게이트 절연막(213) 상에 층간 절연막(215)이 형성되고, 이 층간 절연막(215) 상에 제1소스 전극(216a)과 제1드레인 전극(217a) 및 제2소스 전극(216b)과 제2드레인 전극(217b)이 형성되어 각각 제1반도체 활성층(212a) 및 제2반도체 활성층(212b)과 콘택 홀을 통해 콘택된다.
도 9에서 볼 때, 상기 스캔 라인(S)은 제1게이트 전극(214a) 및 제2게이트 전극(214b)의 형성과 동시에 형성될 수 있다. 그리고, 데이터 라인(D)은 제1소스 전극(216a)과 동시에 제1소스 전극(216a)과 연결되도록 형성되며, 구동전원 라인(V)은 제2소스 전극(216b)과 동시에 제2소스 전극(216b)과 연결되도록 형성된다.
커패시터(Cst)는 제1게이트 전극(214a) 및 제2게이트 전극(214b)의 형성과 동시에 하부 전극(220a)이, 제1드레인 전극(217a)과 동시에 상부 전극(220b)이 형성된다.
상기와 같은 제1박막 트랜지스터(TR1), 커패시터(Cst) 및 제2박막 트랜지스터(TR2)의 구조는 반드시 이에 한정되는 것은 아니며, 다양한 형태의 박막 트랜지스터 및 커패시터의 구조가 적용 가능함은 물론이다.
이러한 제1박막 트랜지스터(TR1), 커패시터(Cst) 및 제2박막 트랜지스터(TR2)를 덮도록 패시베이션막(218)이 형성된다. 상기 패시베이션막(218)은 상면이 평탄화된 단일 또는 복수층의 절연막이 될 수 있다. 이 패시베이션막(218)은 무기물 및/또는 유기물로 형성될 수 있다.
상기 패시베이션막(218) 상에는 제1박막 트랜지스터(TR1), 커패시터(Cst) 및 제2박막 트랜지스터(TR2)를 가리도록 화소 전극(221)이 형성되고, 이 화소 전극(221)은 패시베이션막(218)에 형성된 비아 홀에 의해 제2박막 트랜지스터(TR2)의 드레인 전극(217b)에 연결된다. 상기 각 화소 전극(221)은 도 7에서 볼 수 있듯이 서로 독립된 아일랜드 형태로 형성된다.
상기 패시베이션막(218) 상에는 상기 화소 전극(221)의 가장자리를 덮도록 화소 정의막(219)이 형성되며, 화소 전극(221) 상에는 유기 발광층(223)과 대향 전극(222)이 순차로 적층된다. 상기 대향 전극(222)은 전체 화소 영역(PA)들과 투과 영역(TA)에 걸쳐 형성된다.
상기 유기 발광층(223)은 저분자 또는 고분자 유기막이 사용될 수 있다. 저분자 유기막을 사용할 경우, 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성될 수 있다. 이 때, 홀 주입층, 홀 수송층, 전자 수송층, 및 전자 주입층 등은 공통층으로서, 적, 녹, 청색의 픽셀에 공통으로 적용될 수 있다. 따라서, 도 9와는 달리, 이들 공통층들은 대향전극(222)과 같이, 전체 화소 영역(PA)들 및 투과 영역(TA)을 덮도록 형성될 수 있다.
상기 화소 전극(221)은 애노우드 전극의 기능을 하고, 상기 대향 전극(222)은 캐소오드 전극의 기능을 할 수 있는 데, 물론, 이들 화소 전극(221)과 대향 전극(222)의 극성은 서로 반대로 되어도 무방하다.
본 발명의 일 실시예에 따르면, 상기 화소 전극(221)은 반사전극이 될 수 있고, 상기 대향 전극(222)은 투명 전극이 될 수 있다. 상기 화소 전극(221)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 및 이들의 화합물 등으로 형성된 반사막과, 일함수가 높은 ITO, IZO, ZnO, 또는 In2O3 등을 포함하여 구비될 수 있다. 그리고 상기 대향 전극(222)은 일함수가 작은 금속 즉, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 등으로 형성될 수 있다. 따라서, 상기 유기 발광부(21)는 대향 전극(222)의 방향으로 화상을 구현하는 전면 발광형(top emission type)이 된다.
이렇게 화소 전극(221)이 반사전극으로 구비될 경우, 그 하부에 배치된 화소 회로부는 화소 전극(221)에 의해 가리워진 상태가 되며, 이에 따라 도 9에서 볼 때, 대향 전극(222)의 상부 외측에서 사용자는 화소 전극(221) 하부의 제1박막 트랜지스터(TR1), 커패시터(Cst) 및 제2박막 트랜지스터(TR2)의 각 패턴과 스캔 라인(S), 데이터 라인(D) 및 구동 전원 라인(V)의 일부를 관찰할 수 없게 되고, 따라서 이들을 구성하는 각 도전 패턴으로 인해 외부 이미지의 왜곡이 발생되지 않게 되어 선명한 외부 이미지를 볼 수 있게 된다.
한편, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 화소 전극(221)도 투명 전극으로 구비될 수 있다. 이 경우, 일함수가 높은 ITO, IZO, ZnO, 또는 In2O3 등으로 구비된다. 이렇게 화소 전극(221)이 투명할 경우 사용자가 대향 전극(222)의 상부 외측에서 화소 전극(221) 하부의 제1박막 트랜지스터(TR1), 커패시터(Cst) 및 제2박막 트랜지스터(TR2)의 각 패턴과 스캔 라인(S), 데이터 라인(D) 및 구동 전원 라인(V)의 일부를 볼 수 있게 된다. 그러나 상기 화소 전극(221)이 투명하다 하더라도 빛의 투과율이 100%가 될 수 없으므로, 투과되는 광에 손실이 발생할 것이고, 상기 도전 패턴들도 화소 전극(221)의 영역 내에 배치되는 것이므로, 화소 전극(221)에 의해 외광의 투과율이 더 떨어지게 될 것이므로, 이들 도전 패턴들에 직접 외광이 입사될 때에 비해 외광과의 간섭 효과가 떨어질 수 있다. 따라서, 이들 도전 패턴들에 직접 외광이 입사될 때에 비해 외부 이미지의 왜곡 현상을 줄일 수 있게 된다.
본 발명에 있어, 투과 영역(TA)의 광투과율을 더욱 높이기 위해, 상기 패시베이션막(218), 게이트 절연막(213), 층간 절연막(215) 및 화소 정의막(219)은 투명한 절연막으로 형성하는 것이 바람직하다. 이 때, 상기 제1기판(1)은 상기 절연막들이 갖는 전체적인 투과율보다 크거나 같은 투과율을 갖는다.
상기 패시베이션막(218)은 특허청구범위의 제1절연막에 대응된다. 그리고, 전술한 게이트 절연막(213), 층간 절연막(215) 및 화소 정의막(219)은 특허청구범위의 제2절연막이 된다.
전술한 바와 같이, 상기 제1기판(1)의 제2면(12)으로는 PDLC소자(3)가 형성된다. 이 PDLC소자(3)는 도 9에서 볼 수 있듯이, 투과 영역(TA)과 화소 영역(PA)을 포함한 디스플레이 전체 면적에 대응되는 넓이로 형성될 수 있는 데, 이에 따라 도 9에서 볼 때 제2기판(34)의 하부로부터 입사되는 외광의 투과 및 불투과가 선택적으로 조절될 수 있다. 즉, 외광이 강할 경우나, 사용자가 외부 상황을 보지 않고자 할 경우에는 전술한 바와 같이 제1전극(31) 및 제2전극(32)에 전압을 인가하지 않음으로써 유기 발광부(21)로부터의 화상만이 사용자에게 제공될 수 있다. 그리고 사용자가 외부를 보고자 하는 경우에는 제1전극(31) 및 제2전극(32)에 전압을 인가함으로써 PDLC소자(3)를 통해 외광이 투과되도록 할 수 있다.
한편, 상기 PDLC소자(3)는 도 10에서 볼 수 있듯이, 제1전극(31) 및 제2전극(32) 중 적어도 하나, 특별히, 제2전극(32)을 투과 영역(TA)의 하부에 투과 영역(TA) 중 적어도 일부에 대응되는 패턴으로 형성할 수 있다. 예컨대, 도 10에서 볼 수 있듯이, 상기 제2기판(34) 상에 형성되는 제2전극(32)을 투과 영역(TA) 중 적어도 일부에 대응되는 위치에 형성한다. 그리고, 제2전극(32)의 면적은 적어도 투과 영역(TA) 중 적어도 일부의 면적과 같도록 한다. 이 제2전극(32)은 각 화소에 대응되는 위치에 독립되게 존재하도록 아일랜드 형태로 패터닝되는 것이 바람직하다. 그리고 제1전극(31)은 공통전극으로 전체 디스플레이 영역들에 걸쳐서 형성될 수 있다.
이 경우 제어부(4)에 의해 제2전극(32)에 전압이 인가되는 타이밍을 화소 영역(PA)에서의 발광 타이밍과 매치시킬 수 있다. 즉, 상기 제어부(4)가 화소 영역(PA)에서 발광이 이뤄질 경우에는 제2전극(32)에 전압이 인가되지 않도록 함으로써 자동적으로 외광의 투과를 제어하고 이에 따라 사용자에게 선명하고 명암비 높은 화질을 제공할 수 있다. 더욱이, 도 10과 같이 제2전극(32)이 패터닝될 경우 상기 PDLC소자(3)의 제어가 화소별로 이뤄지기 때문에 사용자는 외부 상황을 보는 중에도 보다 선명한 이미지를 제공받을 수 있게 된다.
또, 상기 PDLC소자(3)는 도 11에서 볼 수 있듯이, 제1전극(31) 및 제2전극(32) 중 적어도 하나, 특별히, 제2전극(32)을 화소 영역(PA)의 하부에 화소 영역(PA)에 대응되는 패턴으로 형성할 수 있다.
이 때, 상기 제어부(4)는 적어도 상기 각 화소 영역(PA)에서 화상이 구현될 때에 상기 PDLC소자(3)를 동작시켜 외광의 투과도를 제한한다. 그러면, 화소 영역(PA)으로의 외광 입사가 최소화될 수 있어 화소 영역(PA)에서의 휘도 및 색순도 저하를 줄일 수 있다.
더욱 구체적으로는, 도 11에 따른 실시예에서 상기 PDLC소자(3)는 상기 각 화소 영역(PA)에 대응되는 위치에 구비되어 각 화소 영역(PA)의 동작과 연동하여 동작하도록 할 수 있다.
예컨대, 도 11에서 볼 수 있듯이, 상기 제2기판(34) 상에 형성되는 제2전극(32)을 각 화소 영역(PA)에 대응되는 위치에 형성한다. 그리고, 제2전극(32)의 면적은 적어도 화소 전극(221)의 면적보다 크도록 한다. 이 제2전극(32)은 각 화소 영역(PA)에 대응되는 위치에 독립되게 존재하도록 아일랜드 형태로 패터닝된다. 이 때 제1전극(31)은 공통전극으로 전체 디스플레이 영역에 걸쳐서 형성될 수 있다.
이러한 구조에서 제1전극(31)에 정전압이 인가되도록 하고, 제2전극(32)의 구동을 화소 전극(221)의 구동과 반대되도록 동작시키면, 특정 화소 영역(PA)에서 발광이 일어날 때에 이에 대응되는 제2전극(32) 상의 PDLC층(33)이 외광 투과를 제한해 해당 화소 영역(PA)으로의 외광 입사가 제한될 수 있게 된다. 따라서 화소 영역(PA)으로의 외광 입사가 최소화될 수 있어 화소 영역(PA)에서 발광되는 빛이 외광과 섞임으로 인한 휘도 및 색순도 저하를 줄일 수 있다. 더욱이, 도 10과 같이 제2전극(32)이 패터닝되고 PDLC층(33)이 각 화소 영역(PA)별로 독립되게 동작시킬 수 있으므로, 상기 PDLC소자(3)의 제어가 화소별로 이뤄지기 때문에 사용자는 외부 상황을 보는 중에도 보다 선명한 이미지를 제공받을 수 있게 된다.
도 10 및 도 11의 실시예에서 상기 제2전극(32)이 패터닝되는 대신 제1전극(31)이 패터닝되도록 할 수 있음은 물론이다.
도 12 및 도 13은 본 발명의 다른 일 실시예를 도시한 것으로, 투과 영역(TA)의 절연막들에 일정한 형상의 개구(220)를 형성한 것이다.
상기 개구(220)는 스캔 라인(S), 데이터 라인(D) 및 구동 전원 라인(V)에 저촉되지 않는 범위 내에서 가능한 한 넓게 형성되는 것이 바람직하며, 상기 게이트 절연막(213), 층간 절연막(215), 패시베이션막(218) 및 화소 정의막(219)에 걸쳐 형성되도록 하는 것이 바람직하다. 도 12에서 버퍼막(211)에는 개구(220)를 연장하지 않았는 데, 이는 제1기판(1) 외측으로부터 침투되는 불순물을 차단하기 위한 것으로, 경우에 따라서는 상기 개구(220)는 버퍼막(211)에까지 연장할 수 있다.
이렇게 투과 영역(TA)에 개구(220)를 형성함으로써 투과 영역(TA)에서의 광투과도를 더욱 높일 수 있고, 이에 따라 사용자가 외부 이미지의 관찰이 더욱 용이해질 수 있다.
전술한 바와 같이 본 발명의 PDLC소자(3)를 구비한 경우, 색재현율과 명암비를 더욱 향상시킬 수 있다.
이러한 본 발명은 기능성 윈도우로서 사용될 수도 있다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.

Claims (14)

  1. 투과 영역과 상기 투과 영역을 사이에 두고 서로 이격된 복수의 화소 영역들이 구획된 기판;
    상기 기판의 제1면 상에 형성되고 상기 화소 영역 내에 위치하는 박막 트랜지스터;
    상기 박막 트랜지스터를 덮는 패시베이션막;
    상기 패시베이션막 상에 상기 박막 트랜지스터와 전기적으로 연결되도록 형성되고, 상기 화소 영역 내에 위치하며, 상기 박막 트랜지스터를 가릴 수 있도록 상기 박막 트랜지스터와 중첩되도록 배치된 화소 전극;
    상기 화소 전극과 대향되고 광투과가 가능하도록 형성된 대향 전극;
    상기 화소 전극과 대향 전극의 사이에 개재되어 발광하는 유기 발광층;
    상기 기판의 제1면과 상기 박막 트랜지스터의 사이 또는 상기 기판의 제1면과 대향된 제2면 상에 형성되고 상기 박막 트랜지스터와 절연되며, 적어도 상기 투과 영역에 대응되는 위치에 투명 도전체에 의해 구비된 제1전극과, 상기 제1전극과 대향되고 투명 도전체에 의해 구비되며 상기 투과 영역에 대응되는 위치에 구비되고 상기 화소 영역들에 대응되는 위치에는 구비되지 않도록 패터닝되며 상기 제1전극과 다른 극성의 전압이 인가되어 제1전극과 전기장을 형성하는 제2 전극과, 상기 제1전극과 제2전극의 사이에 개재되고 고분자 매트릭스 내에 액정이 분산된 PDLC층을 구비한 PDLC소자; 및
    상기 PDLC소자에 전기적으로 연결되어 상기 투과 영역에서의 외광 투과를 선택적으로 차단하도록 하는 제어부;를 포함하는 유기 발광 표시장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 화소 전극의 면적은 상기 화소 영역 중 하나의 면적과 동일한 것을 특징으로 하는 유기 발광 표시장치.
  4. 제1항에 있어서,
    상기 박막 트랜지스터와 전기적으로 연결된 복수의 도전 라인들을 더 포함하고, 상기 도전 라인들은 모두 상기 화소 전극과 중첩되도록 배열된 것을 특징으로 하는 유기 발광 표시장치.
  5. 제1항에 있어서,
    상기 투과 영역의 면적은 상기 화소 영역과 상기 투과 영역의 면적의 합에 대해 20% 내지 90%의 범위 내인 것을 특징으로 하는 유기 발광 표시장치.
  6. 제1항에 있어서,
    상기 패시베이션막은 상기 투과 영역 및 화소 영역 모두에 형성되고, 투명한 물질로 구비된 것을 특징으로 하는 유기 발광 표시장치.
  7. 제6항에 있어서,
    상기 기판이 갖는 투과율은 상기 패시베이션막의 투과율보다 크거나 같은 것을 특징으로 하는 발광 표시장치.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020120036261A 2012-04-06 2012-04-06 유기 발광 표시 장치 KR101243925B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120036261A KR101243925B1 (ko) 2012-04-06 2012-04-06 유기 발광 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120036261A KR101243925B1 (ko) 2012-04-06 2012-04-06 유기 발광 표시 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020100029991A Division KR20110110590A (ko) 2010-04-01 2010-04-01 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20120052914A KR20120052914A (ko) 2012-05-24
KR101243925B1 true KR101243925B1 (ko) 2013-03-15

Family

ID=46269363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120036261A KR101243925B1 (ko) 2012-04-06 2012-04-06 유기 발광 표시 장치

Country Status (1)

Country Link
KR (1) KR101243925B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160083247A (ko) * 2014-12-30 2016-07-12 엘지디스플레이 주식회사 투명 표시 장치 및 그 제어 방법
KR20160086485A (ko) * 2015-01-09 2016-07-20 삼성디스플레이 주식회사 유기 발광 표시 장치

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101480928B1 (ko) * 2012-08-07 2015-01-09 엘지디스플레이 주식회사 유기전계발광표시장치
KR102045242B1 (ko) * 2013-06-21 2019-11-15 엘지디스플레이 주식회사 표시장치
KR102283456B1 (ko) 2013-12-18 2021-07-30 삼성디스플레이 주식회사 광투과율 제어가 가능한 표시 장치
JP2015201314A (ja) * 2014-04-07 2015-11-12 株式会社ジャパンディスプレイ 発光素子表示装置
KR102237117B1 (ko) 2014-09-01 2021-04-08 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101680426B1 (ko) * 2014-09-29 2016-11-29 한양대학교 산학협력단 필요시 외부광 차단이 가능한 투명 표시장치
KR102470374B1 (ko) * 2015-08-31 2022-11-23 엘지디스플레이 주식회사 투과도 가변 패널 및 이를 이용한 투명표시장치
KR101868453B1 (ko) * 2016-06-28 2018-07-23 한국생산기술연구원 투명 스마트 oled 조명유리 및 이의 제조방법
CN118072678A (zh) * 2020-06-30 2024-05-24 京东方科技集团股份有限公司 阵列基板、显示面板以及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008112112A (ja) * 2006-10-31 2008-05-15 Optrex Corp 発光装置
KR20090100920A (ko) * 2008-03-21 2009-09-24 한국전자통신연구원 하이브리드 투명 디스플레이 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008112112A (ja) * 2006-10-31 2008-05-15 Optrex Corp 発光装置
KR20090100920A (ko) * 2008-03-21 2009-09-24 한국전자통신연구원 하이브리드 투명 디스플레이 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160083247A (ko) * 2014-12-30 2016-07-12 엘지디스플레이 주식회사 투명 표시 장치 및 그 제어 방법
KR102385097B1 (ko) * 2014-12-30 2022-04-11 엘지디스플레이 주식회사 투명 표시 장치 및 그 제어 방법
KR20160086485A (ko) * 2015-01-09 2016-07-20 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102421010B1 (ko) 2015-01-09 2022-07-14 삼성디스플레이 주식회사 유기 발광 표시 장치

Also Published As

Publication number Publication date
KR20120052914A (ko) 2012-05-24

Similar Documents

Publication Publication Date Title
KR101243925B1 (ko) 유기 발광 표시 장치
KR101084181B1 (ko) 유기 발광 표시 장치
KR20110110590A (ko) 유기 발광 표시 장치
KR101084189B1 (ko) 유기 발광 표시 장치
KR101156435B1 (ko) 유기 발광 표시 장치
KR101084195B1 (ko) 유기 발광 표시 장치
KR101146984B1 (ko) 유기 발광 표시 장치
KR102223674B1 (ko) 광투과도 제어가 가능한 유기 발광 표시 장치
KR101097338B1 (ko) 유기 발광 표시 장치
KR101156440B1 (ko) 유기 발광 표시 장치
KR101156434B1 (ko) 유기 발광 표시 장치
KR101923173B1 (ko) 유기 발광 표시 장치
KR101223722B1 (ko) 유기 발광 표시 장치
US8421342B2 (en) Organic light-emitting display device
KR101108164B1 (ko) 유기 발광 표시 장치
KR20120003165A (ko) 유기 발광 표시 장치
KR20110071698A (ko) 평판 표시 장치
KR101801912B1 (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 8