KR101236509B1 - Liquid crystal display and method for repairing the same - Google Patents

Liquid crystal display and method for repairing the same Download PDF

Info

Publication number
KR101236509B1
KR101236509B1 KR1020050130033A KR20050130033A KR101236509B1 KR 101236509 B1 KR101236509 B1 KR 101236509B1 KR 1020050130033 A KR1020050130033 A KR 1020050130033A KR 20050130033 A KR20050130033 A KR 20050130033A KR 101236509 B1 KR101236509 B1 KR 101236509B1
Authority
KR
South Korea
Prior art keywords
line
pixels
repair pattern
data line
pixel
Prior art date
Application number
KR1020050130033A
Other languages
Korean (ko)
Other versions
KR20070068193A (en
Inventor
남승희
류순성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050130033A priority Critical patent/KR101236509B1/en
Publication of KR20070068193A publication Critical patent/KR20070068193A/en
Application granted granted Critical
Publication of KR101236509B1 publication Critical patent/KR101236509B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • G02F1/136263Line defects
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 점 결함, 라인 결함, 단락 결함을 효율적으로 리페어하기 위한 것으로, 투명 절연 기판과, 투명 절연 기판 상에 수평 및 수직 방향으로 교차 형성되어 복수 개의 화소들을 정의하는 게이트 라인들 및 데이터 라인들과, 게이트 라인들과 데이터 라인들 각각의 교차 부위에 배치되고, 게이트 라인에서 연장된 게이트 전극, 게이트 전극 상의 반도체층, 데이터 라인에서 분기된 소스 전극, 반도체층을 사이에 두고 소스 전극과 마주보는 드레인 전극이 구비된 박막 트랜지스터와, 드레인 전극에 연결되도록 형성되는 화소 전극과, 일부 영역이 데이터 라인이나 화소 전극에 겹쳐지도록 구성된 리페어 패턴을 포함하는 액정 표시 장치 및 그의 리페어 방법을 제공한다.The present invention is to efficiently repair point defects, line defects and short-circuit defects, and includes a transparent insulating substrate and gate lines and data lines intersecting in a horizontal and vertical direction on the transparent insulating substrate to define a plurality of pixels. A gate electrode extending from the gate line, a semiconductor layer on the gate electrode, a source electrode branched from the data line, and facing the source electrode with the semiconductor layer interposed therebetween. A liquid crystal display including a thin film transistor having a drain electrode, a pixel electrode formed to be connected to the drain electrode, and a repair pattern configured to overlap a portion of the data line with the pixel electrode, and a repair method thereof.

액정 표시 장치, 리페어 공정, 점 결함, 라인 결함, 단락 결함 Liquid crystal display, repair process, point defects, line defects, short circuit defects

Description

액정 표시 장치 및 그의 리페어 방법{Liquid crystal display and method for repairing the same}Liquid crystal display and its repair method {Liquid crystal display and method for repairing the same}

도 1은 일반적으로 액정 표시 장치의 어레이 기판 완성 후 진행되는 검사 과정을 설명하기 위한 도면이다.FIG. 1 is a diagram for describing an inspection process that is generally performed after completing an array substrate of a liquid crystal display.

도 2는 종래 기술에 따른 액정 표시 장치용 어레이 기판의 평면도이다.2 is a plan view of an array substrate for a liquid crystal display device according to the prior art.

도 3 및 도 4는 종래 기술에 따른 리페어 공정을 설명하기 위한 일부 평면도이다.3 and 4 are some plan views for explaining a repair process according to the prior art.

도 5는 본 발명의 일 실시예에 따른 액정 표시 장치에서 어레이 기판을 나타낸 평면도이다.5 is a plan view illustrating an array substrate in a liquid crystal display according to an exemplary embodiment of the present invention.

도 6은 도 5에 나타난 링크 리페어 패턴 및 라인 리페어 패턴의 구체적인 구성을 설명하기 위한 일부 평면도이다.FIG. 6 is a partial plan view illustrating a specific configuration of the link repair pattern and the line repair pattern shown in FIG. 5.

도 7a는 본 발명의 일 실시예에 따른 액정 표시 장치의 리페어 방법을 설명하기 위한 어레이 기판의 일부 평면도이다.7A is a plan view of a portion of an array substrate for explaining a repairing method of a liquid crystal display according to an exemplary embodiment.

도 7b는 도 7a의 Ι-Ι'라인을 나타낸 단면도이다.FIG. 7B is a cross-sectional view illustrating the line II-VII of FIG. 7A.

도 8a는 본 발명의 다른 실시예에 따른 액정 표시 장치의 리페어 방법을 설명하기 위한 어레이 기판의 일부 평면도이다.8A is a plan view of a portion of an array substrate for explaining a repairing method of a liquid crystal display according to another exemplary embodiment.

도 8b는 도 8a의 Ⅱ-Ⅱ'라인을 나타낸 단면도이다.FIG. 8B is a cross-sectional view illustrating the II-II ′ line of FIG. 8A.

도 9는 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 리페어 방법을 설명하기 위한 어레이 기판의 일부 평면도이다.9 is a partial plan view of an array substrate for explaining a repairing method of a liquid crystal display according to still another exemplary embodiment of the present invention.

도 10은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 리페어 방법을 설명하기 위한 어레이 기판의 일부 평면도이다.10 is a partial plan view of an array substrate for explaining a repairing method of a liquid crystal display according to still another exemplary embodiment of the present invention.

(도면의 주요부분에 대한 부호의 설명)DESCRIPTION OF THE REFERENCE NUMERALS (S)

100: 투명 절연 기판 P1, P2, P3, P4, …: 화소100: transparent insulating substrates P1, P2, P3, P4,... Pixel

110: 게이트 라인 111: 게이트 전극110: gate line 111: gate electrode

120: 데이터 라인 121: 소스 전극120: data line 121: source electrode

22: 드레인 전극 130: 화소 전극22: drain electrode 130: pixel electrode

210: 라인 리페어 패턴 220: 링크 리페어 패턴210: line repair pattern 220: link repair pattern

본 발명은 액정 표시 장치 및 그의 리페어 방법에 관한 것으로, 더욱 상세하게는 리던던시 패턴(redundancy pattern)을 이용한 액정 표시 장치 및 그의 리페어 방법에 관한 것이다.The present invention relates to a liquid crystal display device and a repair method thereof, and more particularly, to a liquid crystal display device using a redundancy pattern and a repair method thereof.

액정 표시 장치는 상하부의 투명 절연 기판인 컬러 필터 기판과 어레이 기판 사이에 이방성 유전율을 갖는 액정층을 형성한 후, 액정층에 형성되는 전계의 세기를 조정하여 액정 물질의 분자 배열을 변경시키고, 이를 통하여 컬러 필터 기판에 투과되는 빛의 양을 조절함으로써 원하는 화상을 표현하는 표시 장치이다. 액정 표 시 장치로는 박막 트랜지스터(Thin Film Transistor; TFT)를 스위칭 소자로 이용하는 박막 트랜지스터 액정 표시 장치(TFT LCD)가 주로 사용되고 있다.The liquid crystal display device forms a liquid crystal layer having anisotropic dielectric constant between the color filter substrate, which is the upper and lower transparent insulating substrates, and the array substrate, and then adjusts the intensity of the electric field formed in the liquid crystal layer to change the molecular arrangement of the liquid crystal material. The display device expresses a desired image by adjusting the amount of light transmitted through the color filter substrate. As a liquid crystal display device, a thin film transistor liquid crystal display device (TFT LCD) using a thin film transistor (TFT) as a switching element is mainly used.

도 1은 일반적으로 액정 표시 장치의 어레이 기판 완성 후 진행되는 검사 과정을 설명하기 위한 도면이다.FIG. 1 is a diagram for describing an inspection process that is generally performed after completing an array substrate of a liquid crystal display.

TFT 어레이 공정(S10)을 거쳐 어레이 기판이 완성된 후, 어레이 기판과 컬러 필터 기판과의 합착 및 액정층 형성이 이루어지는 액정 셀 공정을 진행하여 액정 패널을 제조하기 이전에 어레이 테스트 공정(S11)을 통하여 완성된 어레이 기판의 불량 여부를 검사하게 된다.After the array substrate is completed through the TFT array process (S10), the array test process (S11) is performed before manufacturing the liquid crystal panel by performing the liquid crystal cell process in which the array substrate and the color filter substrate are bonded and the liquid crystal layer is formed. Through the inspection of the defective array substrate is completed.

어레이 테스트 공정(S11)에서는, 완성된 어레이 기판 상의 게이트 패드 및 데이터 패드로 일정한 테스트 신호를 인가하여 어레이 기판 상에 형성되어 있는 박막 트랜지스터들의 온/오프(ON/OFF) 상태를 검사한다. 그리고, 박막 트랜지스터들이 온 상태일 때, 데이터 패드 상의 데이터 라인들을 통해 테스트 신호를 인가하여 화소 점등 상태를 검사한다.In the array test process S11, a constant test signal is applied to the gate pad and the data pad on the completed array substrate to check the on / off state of the thin film transistors formed on the array substrate. When the thin film transistors are in the on state, the test signal is applied through the data lines on the data pad to check the pixel lighting state.

이러한 어레이 테스트 공정(S11)을 거쳐 불량품이 발견되면, 육안이나 광학 기구를 이용하여 불량의 형태, 리페어(repair) 가능 여부 등을 판단하기 위한 불량품 검사 작업(S12)을 진행한다.If a defective product is found through such an array test process (S11), the defective product inspection operation (S12) is performed to determine the form of the defect, whether repair is possible, etc. using the naked eye or an optical apparatus.

불량품 검사 결과, 불량 정도가 심하고, 불량 화소의 수가 기준치 이상인 경우에는 리페어 공정을 수행하지 않고, 불량 화소의 수가 기준치 영역에 있는 경우에는 각각의 불량 화소들에 대한 리페어 공정(S13)을 진행하게 된다.As a result of the defective product inspection, when the degree of defect is severe and the number of the defective pixels is greater than the reference value, the repair process is not performed. When the number of the defective pixels is in the reference value region, the repair process S13 is performed for each defective pixel. .

화소 불량인 경우, 해당 화소가 항상 온 상태가 되어 액정 패널 상에 휘점으 로 나타나거나, 항상 다크(dark) 상태가 되어 액정 패널 상에 암점으로 나타나게 되며, 항상 온 상태가 되는 화소는 레이저를 이용한 리페어 공정(S13)을 수행하여 구동 신호인 데이터 전압이 화소 전극으로 인가되지 않도록 암점화한다.In the case of a defective pixel, the pixel is always turned on and appears as a bright point on the liquid crystal panel, or it is always dark and appears as a dark spot on the liquid crystal panel. The repair process (S13) is performed to darken the data voltage as the driving signal so that the driving voltage is not applied to the pixel electrode.

도 2는 종래 기술에 따른 액정 표시 장치용 어레이 기판의 평면도로서, TN(Twisted Nematic) 구조에 쓰이는 어레이 기판을 각각 도시하고 있다.FIG. 2 is a plan view of an array substrate for a liquid crystal display according to the related art, and illustrates an array substrate used in a twisted nematic (TN) structure, respectively.

종래의 어레이 기판은 도 2에 도시된 것처럼, 서로 직교하는 게이트 라인(10) 및 데이터 라인(20)에 의해 영역이 정의되는 복수 개의 화소들로 이루어지고, 게이트 라인(10)으로부터 연장된 게이트 전극(11), 게이트 전극(11) 상의 반도체층(미도시), 반도체층(미도시)을 사이에 두고 서로 마주보는 소스 전극(21) 및 드레인 전극(22)이 형성되어 박막 트랜지스터를 이룬다.A conventional array substrate is composed of a plurality of pixels whose regions are defined by gate lines 10 and data lines 20 that are orthogonal to each other, as shown in FIG. 2, and extending from the gate lines 10. (11), a source layer 21 and a drain electrode 22 facing each other with a semiconductor layer (not shown) on the gate electrode 11 and a semiconductor layer (not shown) therebetween are formed to form a thin film transistor.

박막 트랜지스터의 게이트 전극(11)으로는 게이트 전압이 인가되고, 소스 및 드레인 전극(21, 22)으로는 데이터 전압이 인가되며, 반도체층(미도시) 상에 채널(channel)이 게이트 전압과 데이터 전압의 차전압에 의해 전압의 온/오프를 조절하게 된다.A gate voltage is applied to the gate electrode 11 of the thin film transistor, a data voltage is applied to the source and drain electrodes 21 and 22, and a channel is formed on the semiconductor layer (not shown). The voltage on / off is controlled by the voltage difference.

TN 구조의 경우에는 도 1과 같이, 드레인 전극(22)에 연결되도록 화소 전극(30)이 형성되어 컬러 필터 기판 상의 공통 전극(미도시)과 수직 방향의 전계를 발생시킴으로써 화상을 표시하게 된다.In the case of the TN structure, as illustrated in FIG. 1, the pixel electrode 30 is formed to be connected to the drain electrode 22 to display an image by generating an electric field perpendicular to a common electrode (not shown) on the color filter substrate.

도시되지는 않았지만, 어레이 기판과 마주보는 컬러 필터 기판 상에는 컬러 필터층과, 공통 전극이 차례대로 형성되어 있다.Although not shown, a color filter layer and a common electrode are sequentially formed on the color filter substrate facing the array substrate.

컬러 필터층은 특정한 파장대의 빛만을 투과시키는 컬러 필터와, 컬러 필터 의 경계부에 위치하여 액정의 배열이 제어되지 않는 영역 상의 빛을 차단하는 블랙 매트릭스로 구성된다.The color filter layer is composed of a color filter for transmitting only light of a specific wavelength band and a black matrix positioned at a boundary of the color filter to block light on an area where the arrangement of liquid crystals is not controlled.

그리고, 컬러 필터 기판과 어레이 기판의 각 외부면에는 편광 축과 평행한 빛만을 투과시키는 상부 및 하부 편광판이 각각 위치하고, 하부 편광판의 하부에는 별도의 광원인 백라이트(back light)가 배치되어 있다.In addition, upper and lower polarizing plates for transmitting only light parallel to the polarization axis are disposed on each outer surface of the color filter substrate and the array substrate, and a back light, which is a separate light source, is disposed below the lower polarizing plate.

도 3 및 도 4는 종래 기술에 따른 리페어 공정을 설명하기 위한 일부 평면도로서, 도 2의 어레이 기판을 이용한 리페어 공정(S13)을 나타내고 있다.3 and 4 are partial plan views illustrating a repair process according to the related art, and show a repair process S13 using the array substrate of FIG. 2.

리페어 공정(S13)에서는 항상 온 상태가 되는 불량 화소가 있는 점 결함(dot defect)의 경우(휘점 불량), 도 3과 같이 레이저 용접(laser welding)을 하여 화소 전극(30)과 게이트 라인(10)을 접촉시켜 암점화 시키거나, 라인 결함(data line defect)이 발생한 경우 도 4와 같이 레이저를 이용해 데이터 라인(20)의 일부를 다시 패터닝하는 W-CVD 용접을 실시하여 리페어하게 된다.In the repair process (S13), in the case of a dot defect in which there is a defective pixel that is always on (brightness defect), the pixel electrode 30 and the gate line 10 are subjected to laser welding as shown in FIG. 3. ), Or darkening by contacting, or when a data line defect occurs, a repair is performed by performing W-CVD welding to repattern a portion of the data line 20 using a laser as shown in FIG. 4.

그런데, 도 3과 같은 방식으로 리페어 공정(S13)을 수행하게 되면, 복구된 화소가 항상 암점으로만 존재하게 되며, 암점화된 불량 지점의 화소는 휘점에 비하여 인지 정도가 떨어질 뿐이지 마찬가지로 사용자에게 쉽게 인지된다는 문제점이 있었다.However, when the repair process (S13) is performed in the same manner as in FIG. 3, the repaired pixel always exists only as a dark spot, and the pixel of the dark spot that is darkened is not as easy to recognize as compared to the bright spot. There was a problem of being recognized.

그리고, 화소 전극(30)을 리페어하기 위하여 화소 전극(30)에 연결된 박막 트랜지스터의 드레인 전극(22) 부분을 절단하여야 하는데 이때, 인접한 소스 전극(21) 및 드레인 전극(22)과 게이트 전극(11) 간의 단락(short)이 쉽게 발생되는 문제점이 있었다.In order to repair the pixel electrode 30, the drain electrode 22 portion of the thin film transistor connected to the pixel electrode 30 needs to be cut. In this case, the adjacent source electrode 21, the drain electrode 22, and the gate electrode 11 are cut. There was a problem that a short between () easily occurs.

또한, 도 4와 같은 방식의 리페어 공정(S13)은 패턴을 추가로 형성하는 공정이 실시되어야 하므로, 어레이 기판 상태에서만 리페어가 가능하고, 액정 셀 공정으로 진행되어 액정 패널로 제조된 상태에서는 리페어가 불가능하다는 단점이 있었다.In addition, in the repair process S13 of FIG. 4, since a process of additionally forming a pattern is to be performed, the repair process may be performed only in an array substrate state, and the repair process may be performed in a liquid crystal panel state by proceeding to a liquid crystal cell process. The disadvantage was that it was impossible.

따라서, 본 발명이 이루고자 하는 기술적 과제는 점 결함(dot defect)이 발생한 불량 화소를 인접한 정상 화소와 연동 구동하여 시각적 무결점화함으로써, 일반적인 화상에서 쉽게 불량 지점이 인지되지 않는 액정 표시 장치를 제공하는 것이다.Accordingly, an object of the present invention is to provide a liquid crystal display device in which a defect point in which a dot defect has occurred is visually defectless by cooperatively driving the adjacent defective pixel with an adjacent normal pixel, so that a defect point is not easily recognized in a general image. .

본 발명이 이루고자 하는 다른 기술적 과제는 점 결함(dot defect) 뿐만 아니라, 라인 결함(data open defect), 게이트 및 데이터 라인 간의 단락 결함(GD short defect) 발생 시에도 손쉽게 리페어 가능한 액정 표시 장치를 제공하는 것이다.Another technical problem to be solved by the present invention is to provide a liquid crystal display device which can be easily repaired in the event of not only a dot defect but also a data open defect and a GD short defect between the gate and the data line. will be.

본 발명이 이루고자 하는 또 다른 기술적 과제는 액정 패널로 합착되기 전의 어레이 기판 상태에서뿐만 아니라 합착된 이후의 액정 패널 상태에서도 손쉽게 리페어 공정을 수행할 수 있는 액정 표시 장치를 제공하는 것이다.Another object of the present invention is to provide a liquid crystal display device which can easily perform a repair process not only in an array substrate state before bonding to a liquid crystal panel but also in a liquid crystal panel state after bonding.

본 발명이 이루고자 하는 또 다른 기술적 과제는 이와 같은 액정 표시 장치를 효율적으로 리페어할 수 있는 액정 표시 장치의 리페어 방법을 제공하는 것이다.Another object of the present invention is to provide a method for repairing a liquid crystal display device capable of efficiently repairing such a liquid crystal display device.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.Technical problems to be achieved by the present invention are not limited to the above-mentioned technical problems, and other technical problems not mentioned above will be clearly understood by those skilled in the art from the following description. Could be.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는, 투명 절연 기판과, 상기 투명 절연 기판 상에 수평 및 수직 방향으로 교차 형성되어 복수 개의 화소들을 정의하는 게이트 라인들 및 데이터 라인들과, 상기 게이트 라인들과 상기 데이터 라인들 각각의 교차 부위에 배치되고, 상기 게이트 라인에서 연장된 게이트 전극, 상기 게이트 전극 상의 반도체층, 상기 데이터 라인에서 분기된 소스 전극, 상기 반도체층을 사이에 두고 상기 소스 전극과 마주보는 드레인 전극이 구비된 박막 트랜지스터와, 상기 드레인 전극에 연결되도록 형성되는 화소 전극과, 일부 영역이 상기 데이터 라인이나 상기 화소 전극에 겹쳐지도록 구성된 리페어 패턴을 포함하는 것을 특징으로 한다.According to an exemplary embodiment of the present invention, a liquid crystal display device includes a transparent insulating substrate and gate lines and data defining a plurality of pixels by crossing the horizontal and vertical directions on the transparent insulating substrate. A gate electrode extending from the gate line, a semiconductor layer on the gate electrode, a source electrode branched from the data line, and the semiconductor layer disposed at an intersection of each of the lines, the gate lines, and the data lines. And a thin film transistor having a drain electrode facing the source electrode, a pixel electrode formed to be connected to the drain electrode, and a repair pattern configured to overlap a portion of the data line or the pixel electrode. It features.

상기 리페어 패턴은, 상기 게이트 라인을 사이에 두고 인접하는 두 화소 간에 형성되며, 양측 끝단의 일부가 상기 인접하는 두 화소의 상기 화소 전극에 각각 오버랩 되도록 구성되는 링크 리페어 패턴으로 구성할 수 있다.The repair pattern may be formed between two adjacent pixels with the gate line interposed therebetween, and the link repair pattern may be configured such that portions of both ends thereof overlap the pixel electrodes of the two adjacent pixels, respectively.

상기 링크 리페어 패턴은, 상기 데이터 라인, 상기 소스 및 드레인 전극과 동일 층(layer) 상에, 동일한 종류의 금속 물질로 구성되는 것이 바람직하다.The link repair pattern may be formed of the same kind of metal material on the same layer as the data line, the source and the drain electrode.

상기 리페어 패턴은, 상기 복수 개의 화소 각각에 형성되며, 일측은 상기 화소 전극과 오버랩 되어 있고, 다른 측은 상기 데이터 라인과 이격되어 있으며, 상 하부에 상기 데이터 라인 방향으로 연장된 한 쌍의 돌출부가 형성되어 상기 한 쌍의 돌출부가 데이터 라인과 오버랩 되도록 구성된 라인 리페어 패턴으로 구성할 수 있다.The repair pattern may be formed on each of the plurality of pixels, one side of which is overlapped with the pixel electrode, the other side of the repair pattern is spaced apart from the data line, and a pair of protrusions extending in the upper and lower directions thereof are formed. Thus, the pair of protrusions may be configured as a line repair pattern configured to overlap the data line.

상기 라인 리페어 패턴은, 상기 게이트 라인 및 상기 게이트 전극과 동일 층(layer) 상에, 동일한 종류의 금속 물질로 구성되는 것이 바람직하다.The line repair pattern is preferably made of the same kind of metal material on the same layer as the gate line and the gate electrode.

상기 리페어 패턴은 상기 링크 리페어 패턴 및 상기 라인 리페어 패턴의 두 가지 종류로 형성되며, 상기 링크 리페어 패턴의 일측 끝단에서 상기 링크 리페어 패턴, 상기 라인 리페어 패턴, 상기 화소 전극이 모두 겹쳐지는 영역이 형성되도록 구성할 수 있다.The repair pattern is formed of two types, the link repair pattern and the line repair pattern, and a region where the link repair pattern, the line repair pattern, and the pixel electrode overlap at one end of the link repair pattern is formed. Can be configured.

본 발명의 일 실시예에 따른 액정 표시 장치의 리페어 방법은 서로 교차되는 게이트 및 데이터 라인으로 구분되며 박막 트랜지스터에 의해 스위칭되는 제 1 및 제 2 화소를 포함하고, 화소 단위로 박막 트랜지스터에 연결되는 화소 전극이 형성되며, 인접하는 상기 제 1 및 제 2 화소 간에 링크 리페어 패턴이 형성된 어레이 기판을 제조하는 단계와, 상기 제 1 및 제 2 화소에 테스트 신호를 인가하여 상기 제 1 화소의 점 결함을 검출하는 단계와, 상기 제 1 화소의 박막 트랜지스터를 단선(cutting)시키는 단계와, 양측 끝단의 일부가 상기 제 1 및 제 2 화소의 상기 화소 전극에 겹쳐진 상기 링크 리페어 패턴의 양측 끝단을 상기 제 1 및 제 2 화소의 상기 화소 전극에 전기적으로 접촉시키는 단계를 포함하며, 상기 링크 리페어 패턴은 인접하는 상기 제 1 및 제 2 화소 간에 형성되면서 양측 끝단의 일부가 상기 제 1 및 제 2의 화소 전극에 각각 오버랩 되도록 구성되는 것을 특징으로 한다.A repair method of a liquid crystal display according to an exemplary embodiment of the present invention includes first and second pixels which are divided into gates and data lines that cross each other and are switched by thin film transistors, and are connected to the thin film transistors on a pixel-by-pixel basis. Manufacturing an array substrate having an electrode formed thereon and having a link repair pattern formed between the adjacent first and second pixels, and applying a test signal to the first and second pixels to detect a point defect of the first pixel Cutting the thin film transistors of the first pixel, cutting both thin film transistors of the first pixel, and connecting both ends of the link repair pattern having a part of both ends overlapped with the pixel electrodes of the first and second pixels. Electrically contacting the pixel electrode of a second pixel, wherein the link repair pattern is adjacent to the first and second adjacent pixels; As formed between the small characterized in that the part of the both ends adapted to be respectively overlapped with the pixel electrode of the first and second.

본 발명의 다른 실시예에 따른 액정 표시 장치의 리페어 방법은 서로 교차되는 게이트 및 데이터 라인으로 구분되며 박막 트랜지스터에 의해 스위칭되는 제 1 및 제 2 화소를 포함하고, 화소 단위로 박막 트랜지스터에 연결되는 화소 전극과 라인 리페어 패턴이 형성되며, 인접하는 상기 제 1 및 제 2 화소 간에 링크 리페어 패턴이 형성된 어레이 기판을 제조하는 단계와, 상기 제 1 및 제 2 화소에 테스트 신호를 인가하여 상기 제 1 화소의 라인 결함을 검출하는 단계와, 상기 제 1 및 제 2 화소 간의 상기 링크 리페어 패턴과, 상기 제 1 및 제 2 화소에 각각 형성되어 있는 상기 라인 리페어 패턴을 거치도록 상기 데이터 라인을 전기적으로 접촉시키는 단계를 포함하며, 상기 링크 리페어 패턴은 양측 끝단의 일부가 상기 제 1 및 제 2 화소의 상기 화소 전극에 각각 오버랩 되며, 상기 라인 리페어 패턴은 일측이 상기 제 1 및 제 2 화소의 상기 화소 전극에 각각 오버랩 되면서, 다른 측이 상기 데이터 라인과 이격되고, 상하부에 형성된 한 쌍의 돌출부를 통해 상기 데이터 라인과 오버랩 되도록 구성되며, 상기 링크 및 라인 리페어 패턴, 상기 화소 전극이 모두 겹쳐지는 영역이 형성되는 것을 특징으로 한다.A repair method of a liquid crystal display according to another exemplary embodiment of the present invention includes first and second pixels, which are divided into gates and data lines that cross each other and are switched by thin film transistors, and are connected to the thin film transistors on a pixel-by-pixel basis. Forming an array substrate having an electrode and a line repair pattern and having a link repair pattern formed between the adjacent first and second pixels, and applying a test signal to the first and second pixels to Detecting a line defect, and electrically contacting the data line to pass through the link repair pattern between the first and second pixels and the line repair pattern formed on the first and second pixels, respectively. The link repair pattern may include portions of both ends of the link repair pattern on the pixel electrodes of the first and second pixels. The line repair patterns overlap each other, and one side of the line repair pattern overlaps the pixel electrodes of the first and second pixels, and the other side of the line repair pattern is spaced apart from the data line. It is configured to overlap, characterized in that the region in which the link, the line repair pattern, and the pixel electrode all overlap.

본 발명의 또 다른 실시예에 따른 액정 표시 장치의 리페어 방법은 서로 교차되는 게이트 및 데이터 라인으로 구분되며 박막 트랜지스터에 의해 스위칭되는 제 1 및 제 2 화소를 포함하고, 화소 단위로 박막 트랜지스터에 연결되는 화소 전극과, 라인 리페어 패턴이 형성된 어레이 기판을 제조하는 단계와, 상기 제 1 및 제 2 화소에 테스트 신호를 인가하여 상기 제 1 화소의 라인 결함을 검출하는 단계와, 상기 제 1 화소에 구비된 상기 라인 리페어 패턴의 상하부에 형성된 한 쌍의 돌출부를 상기 제 1 화소의 상기 화소 전극에 전기적으로 접촉시키는 단계를 포함하며, 상기 라인 리페어 패턴은, 일측이 상기 제 1 화소의 상기 화소 전극과 오버랩 되고, 다른 측이 상기 데이터 라인과 이격되며, 상하부에 형성된 상기 한 쌍의 돌출부를 통해 상기 데이터 라인과 오버랩 되도록 구성되는 것을 특징으로 한다.A repair method of a liquid crystal display according to another exemplary embodiment of the present invention includes first and second pixels which are divided into gates and data lines that cross each other and are switched by thin film transistors, and are connected to the thin film transistors on a pixel basis. Manufacturing a pixel electrode and an array substrate on which a line repair pattern is formed, detecting a line defect of the first pixel by applying a test signal to the first and second pixels, and Electrically contacting the pair of protrusions formed on the upper and lower portions of the line repair pattern with the pixel electrode of the first pixel, wherein the line repair pattern has one side overlapping with the pixel electrode of the first pixel. The other side is spaced apart from the data line, and the data line is formed through the pair of protrusions formed on upper and lower portions thereof. Characterized in that it is configured to overlap with.

본 발명의 또 다른 실시예에 따른 액정 표시 장치의 리페어 방법은 서로 교차되는 게이트 및 데이터 라인으로 구분되며 박막 트랜지스터에 의해 스위칭되는 제 1 내지 제 4 화소를 포함하고, 화소 단위로 박막 트랜지스터에 연결되는 화소 전극과, 라인 리페어 패턴이 형성되며, 상기 게이트 라인을 사이에 두고 서로 인접한 상기 제 1 및 제 3 화소, 상기 제 2 및 제 4 화소 간에 링크 리페어 패턴이 각각 형성된 어레이 기판을 제조하는 단계와, 상기 제 1 내지 제 4 화소에 테스트 신호를 인가하여 상기 게이트 및 데이터 라인의 단락 결함을 검출하는 단계와, 상기 데이터 라인에 연결된 상기 박막 트랜지스터의 양측을 단선하는 단계와, 상기 제 1 및 제 3 화소 간의 상기 링크 리페어 패턴과, 상기 제 1 및 제 3 화소에 각각 형성되어 있는 상기 라인 리페어 패턴을 거치도록 상기 데이터 라인을 전기적으로 접촉시키는 단계를 포함하며, 상기 링크 리페어 패턴은 양측 끝단의 일부가 서로 인접한 상기 제 1 및 제 3 화소, 상기 제 2 및 제 4 화소 간에 각각 오버랩 되고, 상기 라인 리페어 패턴은 일측이 상기 제 1 및 제 3 화소의 상기 화소 전극에 오버랩 되고, 다른 측이 상기 데이터 라인과 이격되며, 상하부에 형성된 한 쌍의 돌출부를 통해 상기 데이터 라인과 오버랩 되도록 구성되고, 상기 링크 및 라인 리페어 패턴, 상기 화소 전극이 모두 겹쳐지는 영역이 형성되는 것을 특징으로 한다.A repair method of a liquid crystal display according to another exemplary embodiment of the present invention includes first to fourth pixels which are divided into gates and data lines that cross each other and are switched by thin film transistors, and connected to the thin film transistors on a pixel basis. Manufacturing an array substrate having a pixel electrode, a line repair pattern formed thereon, and a link repair pattern formed between the first and third pixels adjacent to each other with the gate line interposed therebetween, and the second and fourth pixels; Applying a test signal to the first to fourth pixels to detect short-circuit defects in the gate and data lines, disconnecting both sides of the thin film transistor connected to the data lines, and first and third pixels The link repair pattern therebetween and the line repair pattern formed in the first and third pixels, respectively. And electrically contacting the data line to pass through the data line, wherein the link repair pattern overlaps the first and third pixels, the second and fourth pixels, respectively, wherein portions of both ends thereof are adjacent to each other. The repair pattern is configured such that one side overlaps the pixel electrodes of the first and third pixels, the other side is spaced apart from the data line, and overlaps the data line through a pair of protrusions formed on upper and lower portions thereof. And an area in which both the line repair pattern and the pixel electrode overlap.

여기에서, 서로 인접한 상기 제 2 및 제 4 화소 간에 형성된 상기 링크 리페어 패턴의 양측 끝단과, 상기 링크 리페어 패턴의 양측 끝단에 겹쳐진 상기 제 2 및 제 4 화소의 상기 화소 전극을 전기적으로 접촉시키는 단계를 더 포함할 수 있다.Here, the step of electrically contacting both ends of the link repair pattern formed between the second and fourth pixels adjacent to each other, and the pixel electrode of the second and fourth pixels overlapping both ends of the link repair pattern It may further include.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Specific details of other embodiments are included in the detailed description and the drawings. Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. Like reference numerals refer to like elements throughout.

이하, 본 발명의 바람직한 실시예에 따른 액정 표시 장치 및 그의 리페어 방법에 대하여 첨부된 도면들을 참조하여 상세히 설명한다.Hereinafter, a liquid crystal display and a repair method thereof according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 5는 본 발명의 일 실시예에 따른 액정 표시 장치에서 어레이 기판을 나타낸 평면도로서, 어레이 기판의 일부 화소를 도시하고 있다.5 is a plan view illustrating an array substrate in a liquid crystal display according to an exemplary embodiment of the present invention, and illustrates some pixels of the array substrate.

본 발명의 일 실시예에 따른 액정 표시 장치는 도 5에 도시된 P1이나 P2와 같은 복수 개의 화소들로 이루어지며, 서로 교차하는 수평 방향의 게이트 라인(110)들과 수직 방향의 데이터 라인(120)들에 의해 각 화소의 영역이 구분된다.The liquid crystal display according to the exemplary embodiment of the present invention includes a plurality of pixels, such as P1 and P2 illustrated in FIG. 5, in which the horizontal gate lines 110 intersect each other and the data lines 120 in the vertical direction. ), The area of each pixel is divided.

게이트 라인(110)과 데이터 라인(120)의 교차 부위에는 박막 트랜지스터가 형성된다. 박막 트랜지스터는 게이트 라인(110)으로부터 연장 형성된 게이트 전극(111), 게이트 전극(111) 상의 반도체층(미도시), 데이터 라인(120)에서 드레인 전극(122) 측으로 분기된 소스 전극(121), 반도체층(미도시)을 사이에 두고 소스 전극(121)과 서로 마주보도록 배치되는 드레인 전극(122)을 포함하도록 구성된다.The thin film transistor is formed at the intersection of the gate line 110 and the data line 120. The thin film transistor may include a gate electrode 111 extending from the gate line 110, a semiconductor layer (not shown) on the gate electrode 111, a source electrode 121 branched from the data line 120 toward the drain electrode 122, It is configured to include a drain electrode 122 disposed to face each other with the source electrode 121 with a semiconductor layer (not shown) therebetween.

도 5에 도시된 것처럼, 박막 트랜지스터의 드레인 전극(122)은 I자 모양으로 형성되어 화소 전극(130)에 연결되어 있고, 소스 전극(121)은 드레인 전극(122)을 둘러싸는 U자 모양으로 형성되어 데이터 라인(120)과 연결되어 있다. 즉, 오목 형상의 홈을 가진 U자 모양의 소스 전극(121)이 형성되고, 드레인 전극(122)이 소스 전극(121)의 홈 내부에서 소스 전극(121)과 일정한 간격을 두고 위치하도록 형성되는 것이다.As illustrated in FIG. 5, the drain electrode 122 of the thin film transistor is formed in an I shape and connected to the pixel electrode 130, and the source electrode 121 has a U shape surrounding the drain electrode 122. And is connected to the data line 120. That is, the U-shaped source electrode 121 having a concave groove is formed, and the drain electrode 122 is formed to be positioned at regular intervals from the source electrode 121 in the groove of the source electrode 121. will be.

이러한 드레인 전극(122) 및 소스 전극(121)은 게이트 라인(110)으로부터 연장 형성된 게이트 전극(111)과 일정한 면적만큼 오버랩 되며, 드레인 전극(122)과 연결되도록 구성된 화소 전극(130)이 화소 단위로 형성된다.The drain electrode 122 and the source electrode 121 overlap the gate electrode 111 extending from the gate line 110 by a predetermined area, and the pixel electrode 130 configured to be connected to the drain electrode 122 has a pixel unit. Is formed.

각 화소에는 일부 영역이 데이터 라인(120)이나 화소 전극(130)에 겹쳐지는 리페어 패턴이 형성되며, 리페어 패턴으로는 링크 리페어 패턴(220)과 라인 리페어 패턴(210)의 두 종류가 구성된다.Each pixel is provided with a repair pattern in which a partial region overlaps the data line 120 or the pixel electrode 130, and two types of repair patterns are a link repair pattern 220 and a line repair pattern 210.

도 5에서, 하부에 위치하는 화소인 P2를 중심으로 설명하면, 링크 리페어 패턴(220)은 게이트 라인(110)을 사이에 두고 인접하는 상부 화소인 P1과의 사이에 형성되며, 링크 리페어 패턴(220)의 양측 끝단은 일부가 상하부 화소, P1과 P2의 화소 전극(130) 간에 각각 오버랩 되도록 구성된다. 이러한 링크 리페어 패턴(220)은 데이터 라인(120), 소스 및 드레인 전극(121, 122)과 동일 층(layer) 상에, 동일한 종류의 금속 물질(S/D metal)로 형성함으로써, 별도의 마스크 공정을 추가할 필요 없이 손쉽게 구성할 수 있다.In FIG. 5, the link repair pattern 220 is formed between the adjacent upper pixel P1 with the gate line 110 interposed therebetween, and the link repair pattern ( Both ends of the 220 may be partially overlapped between the upper and lower pixels, and the pixel electrodes 130 of P1 and P2, respectively. The link repair pattern 220 is formed of the same kind of S / D metal on the same layer as the data line 120, the source and drain electrodes 121 and 122, thereby providing a separate mask. Easy to configure without the need for additional processes.

라인 리페어 패턴(210)은 도 5에 도시된 바와 같이, 일측에서는 화소 전극 (130)과 오버랩 되고, 다른 측에서는 데이터 라인과 일정한 간격을 두고 이격되도록 형성한다. 이러한 라인 리페어 패턴(210)은 화소 전극(130)의 일측 또는 양측에 형성할 수 있으며, 도 5의 우측에 있는 라인 리페어 패턴(210)과 같이 상하부에 데이터 라인(120) 방향으로 연장된 한 쌍의 돌출부를 형성하여 이러한 돌출부를 통해 데이터 라인과 오버랩 되는 영역을 갖도록 구성할 수 있다.As shown in FIG. 5, the line repair pattern 210 overlaps the pixel electrode 130 on one side and is spaced apart from the data line on the other side. The line repair pattern 210 may be formed on one side or both sides of the pixel electrode 130. The pair of line repair patterns 210 may extend in the upper and lower portions in the data line 120 direction as shown in the line repair pattern 210 on the right side of FIG. 5. The protrusion may be formed to have an area overlapping the data line through the protrusion.

또한, 게이트 라인(110) 및 게이트 전극(111)을 형성할 때, 동일 층(layer) 상에, 동일한 종류의 금속 물질인 게이트 금속(gate metal)으로 라인 리페어 패턴(210)을 함께 구성함으로써, 마스크 공정의 추가 없이 라인 리페어 패턴(210)을 구현할 수 있다.In addition, when forming the gate line 110 and the gate electrode 111, by forming the line repair pattern 210 together with the gate metal (gate metal) of the same kind of metal material on the same layer, The line repair pattern 210 may be implemented without the addition of a mask process.

P1이나 P2와 같은 각 화소에는, 액정 셀에 충전되는 구동 전압, 즉, 화소 전극(130)으로 인가되는 데이터 전압과 공통 전압의 차전압을 다음 전압이 충전될 때까지 유지하기 위한 스토리지 커패시터(Cst)가 구성된다. 이러한 스토리지 커패시터(Cst)는 한 층이나 그 이상의 절연막을 사이에 두고 중첩되는 게이트 라인(110)과 화소 전극(130)의 구조를 통하여 구현할 수 있다.Each pixel such as P1 or P2 includes a storage capacitor Cst for maintaining a driving voltage charged in the liquid crystal cell, that is, a difference voltage between the data voltage applied to the pixel electrode 130 and the common voltage until the next voltage is charged. ) Is configured. The storage capacitor Cst may be implemented through a structure of the gate line 110 and the pixel electrode 130 overlapping each other with one or more insulating layers therebetween.

이러한 어레이 기판은 컬러 필터 기판과, 두 기판 사이에 형성된 액정층을 포함하는 액정 패널로 제조되어 사용된다. 어레이 기판 상의 화소 전극(130)은 컬러 필터 기판 상의 공통 전극(미도시)과 함께 수직 방향의 전계를 형성하도록 구동되어 액정층의 배향을 화소 별로 제어하고, 컬러 필터 기판은 적색, 녹색, 청색의 컬러 필터 등을 구비하여, 액정 물질의 배향에 따라 파장별로 빛을 투과시켜 화상을 표시하게 된다.This array substrate is manufactured and used as a liquid crystal panel including a color filter substrate and a liquid crystal layer formed between the two substrates. The pixel electrode 130 on the array substrate is driven to form an electric field in the vertical direction together with a common electrode (not shown) on the color filter substrate to control the alignment of the liquid crystal layer on a pixel-by-pixel basis. A color filter or the like is provided to transmit light for each wavelength according to the alignment of the liquid crystal material to display an image.

도 6은 도 5에 나타난 링크 리페어 패턴 및 라인 리페어 패턴의 구체적인 구성을 설명하기 위한 일부 평면도이다.FIG. 6 is a partial plan view illustrating a specific configuration of the link repair pattern and the line repair pattern shown in FIG. 5.

데이터 라인(120)의 측면 하부에 리던던시 패턴(redundancy pattern)으로서 게이트 금속을 이용한 라인 리페어 패턴(210)을 형성하고, 라인 리페어 패턴(210)의 일부분이 R1 영역에서와 같이 데이터 라인(120)과 중첩되는 구조를 갖도록 한다. 또한, 게이트 라인(110)을 가로지르는 상부 영역인 R2 영역에는 리던던시 패턴(redundancy pattern)으로서 소스 및 드레인 전극(121, 122)과 같은 종류의 금속 물질(S/D metal)을 형성함으로써, 인접하는 두 화소, P1과 P2의 화소 전극(130)을 연결하는 링크 리페어 패턴(220)을 구성한다.A line repair pattern 210 using a gate metal as a redundancy pattern is formed under the side of the data line 120, and a part of the line repair pattern 210 is formed in the R1 region as in the R1 region. Try to have an overlapping structure. In addition, by forming a S / D metal of the same type as the source and drain electrodes 121 and 122 as a redundancy pattern in the R2 region, which is an upper region crossing the gate line 110, the adjacent region is formed. The link repair pattern 220 connecting the two pixels, the pixel electrode 130 of P1 and P2, is formed.

P2를 중심으로 설명하면, P1 및 P2의 화소 전극(130)에 각각 오버랩되는 링크 리페어 패턴(220)의 양측 끝단은 P1 및 P2에 각각 형성된 링크 리페어 패턴(220)들과 연결되며, 링크 리페어 패턴(220)의 일측은 R3 영역과 같이, P1 및 P2의 화소 전극(130)들을 연결하는 링크 리페어 패턴(220)과, P1의 라인 리페어 패턴(210) 및 화소 전극(130)이 모두 중첩되는 영역이 존재하도록 구성된다.Referring to P2, both ends of the link repair pattern 220 overlapping the pixel electrodes 130 of P1 and P2 are connected to the link repair patterns 220 formed on the P1 and P2, respectively. One side of the region 220 includes an area where the link repair pattern 220 connecting the pixel electrodes 130 of P1 and P2 and the line repair pattern 210 and the pixel electrode 130 of P1 overlap each other, such as an R3 region. It is configured to exist.

또한, 각 화소에서 링크 리페어 패턴(220)과 라인 리페어 패턴(210)은, R4 영역과 같이, 링크 리페어 패턴(220)을 제외하고, 라인 리페어 패턴(210)과 데이터 라인(120)만 중첩되는 부분과, 라인 리페어 패턴(210)을 제외하고, 링크 리페어 패턴(220)과 화소 전극(130)만 중첩되는 부분이 모두 존재하도록 구성된다.In addition, in each pixel, the link repair pattern 220 and the line repair pattern 210 overlap only the line repair pattern 210 and the data line 120 except for the link repair pattern 220, as in the R4 region. Except for the portion and the line repair pattern 210, the portion overlapping only the link repair pattern 220 and the pixel electrode 130 may be present.

도 7a는 본 발명의 일 실시예에 따른 액정 표시 장치의 리페어 방법으로, 점 결함 발생 시의 리페어 공정을 설명하기 위한 어레이 기판의 일부 평면도이고, 도 7b는 도 7a의 Ι-Ι'라인을 나타낸 단면도이다.FIG. 7A is a plan view of an array substrate for explaining a repair process when a point defect occurs, in a repairing method of a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 7B illustrates a line of FIG. 7A. It is a cross section.

어레이 기판 상에 점 결함(dot defect)이 발생한 불량 화소 수가 기준치 범위 내에 있는 경우, 링크 리페어 패턴(220)의 구조를 이용하여 불량 화소를 시각적 무결점화하는 리페어 공정을 수행한다.When the number of defective pixels in which a dot defect occurs on the array substrate is within a reference value range, a repair process for visually defecting the defective pixels is performed using the structure of the link repair pattern 220.

예를 들어, 도 5의 구조에서, P1이 불량 화소이고, P1과 인접해 있는 P2가 정상 화소인 경우를 가정하면, (S21) 및 (S22)의 레이저 용접(laser welding)을 통해 P1 및 P2의 화소 전극(130)들과, 그에 겹쳐진 링크 리페어 패턴(220)의 오버랩 영역을 단락(short) 시켜 불량 화소인 P1을 리페어한다.For example, in the structure of FIG. 5, assuming that P1 is a bad pixel and P2 adjacent to P1 is a normal pixel, P1 and P2 through laser welding of (S21) and (S22). The defective pixel P1 is repaired by shorting the overlapping regions of the pixel electrodes 130 and the overlapped link repair pattern 220.

그러면, 도 7b에 도시된 것처럼, 서로 떨어져 있던 P1과 P2의 화소 전극(130)들이 링크 리페어 패턴(220)을 통해 서로 연결되면서 정상 화소인 P2로 인가되는 데이터 전압이 불량 화소인 P1도 함께 구동하여 P1과 P2가 동일한 그레이 레벨(gray level)을 표시하게 되면서 시각적 무결점화가 가능해지는 것이다.Then, as illustrated in FIG. 7B, the pixel electrodes 130 of P1 and P2 that are separated from each other are connected to each other through the link repair pattern 220, and the data voltage applied to the normal pixel P2 is also driven together. As a result, P1 and P2 display the same gray level, thereby enabling visual imperfections.

이러한 리페어 공정을 수행하기 이전의 상태에서는, 투명 절연 기판(100)에 증착된 게이트 절연막(101) 상에 고립(isolation) 상태의 링크 리페어 패턴(220)이 형성되고, 보호막(102)을 사이에 두고 P1과 P2의 화소 전극(140)들이 각각 형성되어 있어, P1과 P2의 화소 전극(130)들로 각각의 데이터 전압이 인가된다.In the state before the repair process, the link repair pattern 220 in an isolation state is formed on the gate insulating film 101 deposited on the transparent insulating substrate 100, and the protective film 102 is interposed therebetween. Since the pixel electrodes 140 of P1 and P2 are formed respectively, respective data voltages are applied to the pixel electrodes 130 of P1 and P2.

리페어 공정 이후의 상태에서는 도 7b에 도시된 것처럼, 레이저 용접이 수행되는 (S21) 및 (S22) 지점을 통해 P1, P2의 화소 전극(130)들이 서로 전기적으로 접촉되어 P2의 화소 전극(130)으로 인가된 데이터 전압이 P1의 화소 전극(130)으로 전달된다.In the state after the repair process, as shown in FIG. 7B, the pixel electrodes 130 of P1 and P2 are electrically contacted with each other through the points S21 and S22 where laser welding is performed, so that the pixel electrodes 130 of P2 are in contact with each other. The applied data voltage is transferred to the pixel electrode 130 of P1.

이와 같이, 서로 인접하는 두 개의 화소들, P1과 P2 중 한 화소인 P1이 단선 및 패턴 불량에 의해 휘점 불량화 되었을 때, (S21) 및 (S22) 부분, 즉, 화소 전극(130)과 링크 리페어 패턴(220)이 상하로 겹쳐지는 곳을 레이저로 용접하면 두 개의 화소들이 전기적으로 링크된다. 그에 따라, 불량 화소인 P1이 정상 화소인 P2로부터 데이터 전압을 인가 받아 정상 구동된다.As such, when two pixels adjacent to each other, P1, which is one of P1 and P2, are deteriorated due to disconnection and pattern defect, the (S21) and (S22) portions, that is, the pixel electrode 130 and the link When the repair pattern 220 overlaps with the laser beam, the two pixels are electrically linked. Accordingly, the defective pixel P1 is normally driven by receiving a data voltage from the normal pixel P2.

P1에 구비된 박막 트랜지스터의 반도체층(미도시) 상에서 채널 불량이 발생한 경우에는, (S20)의 레이저 커팅(laser cutting)을 통해 P1에 구비된 박막 트랜지스터의 드레인 전극(122)을 P1의 화소 전극(130)으로부터 단선시키고, (S21) 및 (S22) 부분을 용접하여 리페어 한다.If a channel defect occurs on the semiconductor layer (not shown) of the thin film transistor provided in P1, the drain electrode 122 of the thin film transistor provided in P1 is replaced by the laser cutting in S20. It disconnects from 130 and welds and repairs the part of (S21) and (S22).

도 7a 및 도 7b에 나타난 점 결함 발생 시의 리페어 공정을 보다 구체적으로 살펴보면 다음과 같다.The repair process at the time of occurrence of a point defect shown in FIGS. 7A and 7B will be described in more detail as follows.

먼저, 게이트 라인(110) 및 데이터 라인(120)에 의해 영역이 구분되는 복수 개의 화소들(P1, P2, …)로 이루어지고, 스위칭 소자로 동작하는 박막 트랜지스터를 포함하며, 인접하는 두 화소 간에 링크 리페어 패턴(220)이 형성된 어레이 기판을 제조한다. 그리고, 어레이 기판의 각 화소에 테스트 신호를 인가하여 불량 화소인 P1의 점 결함을 인지한다.First, a plurality of pixels P1, P2,..., Which are divided by regions of the gate line 110 and the data line 120, include a thin film transistor that operates as a switching element, and between two adjacent pixels. An array substrate on which the link repair pattern 220 is formed is manufactured. A test signal is applied to each pixel of the array substrate to recognize a point defect of P1 which is a bad pixel.

다음으로, (S20) 단계에서, 레이저 커팅(laser cutting)을 통해 불량 화소인 P1에 구비된 박막 트랜지스터의 드레인 전극을 단선시킨다.Next, in step S20, the drain electrode of the thin film transistor provided in P1, which is a bad pixel, is disconnected through laser cutting.

다음으로, (S21) 및 (S22) 단계에서, 레이저 용접(laser welding)을 통해 불량 화소인 P1과, 그에 인접한 정상 화소인 P2 간에 형성된 링크 리페어 패턴(220) 을 P1 및 P2의 화소 전극(130)에 각각 전기적으로 접촉시킨다.Next, in steps S21 and S22, the link repair pattern 220 formed between the defective pixel P1 and the normal pixel P2 adjacent thereto through laser welding is performed on the pixel electrodes 130 of the P1 and P2. Electrical contact with each other).

도 8a는 본 발명의 다른 실시예에 따른 액정 표시 장치의 리페어 방법으로, 라인 결함 발생 시의 리페어 공정을 설명하기 위한 어레이 기판의 일부 평면도이고, 도 8b는 도 8a의 Ⅱ-Ⅱ'라인을 나타낸 단면도이다.FIG. 8A is a plan view of an array substrate for explaining a repair process when a line defect occurs, in a repairing method of a liquid crystal display according to another exemplary embodiment. FIG. 8B is a line II-II ′ of FIG. 8A. It is a cross section.

Ⅱ-Ⅱ'라인 사이에서 라인 결함(data open defect)이 발생하였을 때, 레이저 용접을 통해 (S30), (S31), (S32), (S33), (S34) 부분을 전기적으로 접촉시켜, Ⅱ-Ⅱ'라인과 같은 경로로 데이터 전압이 전달되도록 함으로써, 라인 결함을 리페어할 수 있다.When a line open defect occurs between II-II 'lines, the parts (S30), (S31), (S32), (S33) and (S34) are electrically contacted by laser welding, and By repairing the data voltage along the same path as the -II 'line, a line fault can be repaired.

링크 리페어 패턴(220)을 거쳐 데이터 라인(120)이 링크되는 것을 단면으로 도시하면 도 8b와 같다.8B illustrates that the data line 120 is linked through the link repair pattern 220 in cross section.

도 8a 및 도 8b에 나타난 라인 결함 발생 시의 리페어 공정을 보다 구체적으로 살펴보면 다음과 같다.The repair process at the time of generating a line defect shown in FIGS. 8A and 8B will be described in more detail as follows.

먼저, 게이트 라인(110) 및 데이터 라인(120)에 의해 영역이 구분되는 복수 개의 화소들(P1, P2, …)로 이루어지고, 스위칭 소자로 동작하는 박막 트랜지스터를 포함하며, 각 화소 별로 라인 리페어 패턴(210)이 형성되고, 인접하는 두 화소 간에 링크 리페어 패턴(220)이 형성된 어레이 기판을 제조한다. 그리고, 어레이 기판의 각 화소에 테스트 신호를 인가하여 불량 화소인 P1의 라인 결함을 인지한다. 여기서, P1의 라인 결함은 게이트 라인(110)이 형성된 단차부 영역에서 검출되는 경우에 해당한다.First, a plurality of pixels P1, P2,..., Which are divided by regions of the gate line 110 and the data line 120, include a thin film transistor that operates as a switching element, and repairs each line. A pattern 210 is formed, and an array substrate on which a link repair pattern 220 is formed between two adjacent pixels is manufactured. A test signal is applied to each pixel of the array substrate to recognize a line defect of P1 which is a bad pixel. Here, the line defect of P1 corresponds to the case where it is detected in the stepped region where the gate line 110 is formed.

다음으로, 도 6의 R1, R3, R4, R1에 해당하는 각 지점 별로 레이저 용접을 수행하는 (S30) 단계 내지 (S33) 단계를 통해 P1 및 P2 간의 링크 리페어 패턴(220)과 P1 및 P2에 각각 형성되어 있는 라인 리페어 패턴(210)을 거치도록 데이터 라인(120)을 전기적으로 접촉시키게 된다.Next, the link repair pattern 220 between P1 and P2 and P1 and P2 are performed through steps S30 through S33 of performing laser welding for each point corresponding to R1, R3, R4, and R1 of FIG. 6. The data lines 120 are electrically contacted to pass through the line repair patterns 210 respectively formed.

도 9는 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 리페어 방법으로, 라인 결함 발생 시의 다른 리페어 공정을 설명하기 위한 어레이 기판의 일부 평면도로서, D1과 같이 단차가 없는 데이터 라인(120) 상의 영역에서 라인 결함(data open defect)이 발생하였을 때 (S40) 및 (S41) 부분을 레이저로 용접함으로써, 라인 결함을 리페어하는 경우를 도시하고 있다.FIG. 9 is a plan view of an array substrate for explaining another repair process when a line defect occurs in a repairing method of a liquid crystal display according to another exemplary embodiment. The data line 120 having no step like D1 is shown. The case where the line defects are repaired by laser welding the portions (S40) and (S41) when a line open (data open defect) occurs in the upper region is shown.

도 9에 나타난 라인 결함 발생 시의 리페어 공정을 보다 구체적으로 살펴보면 다음과 같다.The repair process at the time of generating a line defect shown in FIG. 9 will be described in more detail as follows.

먼저, 게이트 라인(110) 및 데이터 라인(120)에 의해 영역이 구분되는 복수 개의 화소들(P1, P2, …)로 이루어지고, 스위칭 소자로 동작하는 박막 트랜지스터를 포함하며, 각 화소 별로 라인 리페어 패턴(210)이 형성된 어레이 기판을 제조한다. 그리고, 어레이 기판의 각 화소에 테스트 신호를 인가하여 불량 화소인 P1의 라인 결함을 인지한다. 여기서, P1의 라인 결함은 D1과 같이 단차가 형성되지 않는 비단차부 영역에서 검출되는 경우에 해당한다.First, a plurality of pixels P1, P2,..., Which are divided by regions of the gate line 110 and the data line 120, include a thin film transistor that operates as a switching element, and repairs each line. An array substrate on which the pattern 210 is formed is manufactured. A test signal is applied to each pixel of the array substrate to recognize a line defect of P1 which is a bad pixel. Here, the line defect of P1 corresponds to the case where it detects in the non-step part area | region where a step is not formed like D1.

다음으로, (S40) 및 (S41) 단계에서의 레이저 용접을 통해 라인 리페어 패턴(210)의 상하부에 형성된 한 쌍의 돌출부와, 그에 오버랩되어 있는 데이터 라인(120)의 일부를 전기적으로 접촉시켜, 라인 결함을 리페어한다.Next, the pair of protrusions formed on the upper and lower portions of the line repair pattern 210 and a part of the data line 120 overlapping the electrical contact are electrically contacted by laser welding in the steps S40 and S41. Repair line defects.

도 10은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 리페어 방법으 로, 게이트 및 데이터 라인 간 단락 결함 발생 시의 리페어 공정을 설명하기 위한 어레이 기판의 일부 평면도이다.FIG. 10 is a plan view of an array substrate for explaining a repair process when a short circuit defect occurs between a gate and a data line in a repair method of a liquid crystal display according to still another exemplary embodiment of the present invention.

게이트 및 데이터 라인 간 단락 결함(GD short defect)가 D2와 같은 위치에서 발생하면, 데이터 라인(120)과 게이트 라인(110)의 신호가 섞여 게이트 라인(110) 및 데이터 라인(120)이 모두 결함을 일으키게 되므로, P1, P2, P3, P4와 같이 그에 연결된 모든 화소들이 불량 화소가 된다. 종래에는, 이러한 경우, 리페어할 수 있는 방법이 없어 해당 어레이 기판이 불량품으로 처리되었다.If a GD short defect occurs at the same position as D2, the signals of the data line 120 and the gate line 110 are mixed so that both the gate line 110 and the data line 120 are defective. Therefore, all the pixels connected thereto such as P1, P2, P3, and P4 become bad pixels. Conventionally, in such a case, there is no repairable method and the array substrate is treated as defective.

본 발명에서는, 레이저를 이용하여 (S34) 및 (S35) 부분을 단선시키고, (S30), (S31), (S32), (S33) 부분을 레이저 용접함으로써, 단락 결함에 의한 게이트 라인(110) 및 데이터 라인(120)의 결점을 완전히 리페어할 수 있다. 이때, P2 화소에 신호가 인가되지 않아 휘점 불량이 되므로, (S21) 및 (S22) 부분을 레이저 용접하여 서로 인접하는 P2과 P4가 연동되도록 한다.In the present invention, the (S34) and (S35) portions are disconnected using a laser, and the (S30), (S31), (S32), and (S33) portions are laser welded to form a gate line 110 due to a short circuit defect. And the defect of the data line 120 can be completely repaired. At this time, since the signal is not applied to the P2 pixel, the bright point is poor, so that the portions S21 and S22 are laser-welded to interlock adjacent P2 and P4.

본 발명의 리페어 공정에 따르면, 어레이 기판 상태와 액정 패널 상태 모두에서 리페어가 가능하고, 데이터 라인(120) 상의 라인 결함 발생 시에도 추가 패터닝 없이 레이저 용접만으로 리페어가 가능하다.According to the repair process of the present invention, repair is possible in both the array substrate state and the liquid crystal panel state, and repair is possible only by laser welding without additional patterning even when a line defect occurs on the data line 120.

또한, 화소 별 비단차부 영역의 리페어는 물론(도 9 참조), 종래에 불가능하였던 게이트 라인(110)이 형성된 단차부 영역에서 데이터 라인(120)이 라인 결함을 일으킨 경우에도 리페어가 가능하며(도 8a 및 도 8b 참조), 휘점 불량을 일으키는 점 결함 발생 시 인접한 두 화소들을 연동 구동하여 정상화(시각적 무결점화)할 수 있고(도 7a 및 도 7b 참조), 종래에 불가능하였던 게이트 및 데이터 라인(110, 120) 간 단락 결함 발생 시에도 리페어가 가능하다(도 10 참조).In addition, the repair can be performed even when the data line 120 causes a line defect in the stepped region where the gate line 110 is formed, as well as the repair of the non-stepped region for each pixel (see FIG. 9). 8A and 8B), when a point defect causing a bright point defect occurs, two adjacent pixels may be interlocked to be normalized (visually flawless) (see FIGS. 7A and 7B), and the gate and data lines 110 which have been impossible in the past may be impossible. 120 may be repaired even when a short circuit defect occurs (see FIG. 10).

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, You will understand.

따라서, 이상에서 기술한 실시예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이므로, 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 하며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.Therefore, it should be understood that the above-described embodiments are provided so that those skilled in the art can fully understand the scope of the present invention. Therefore, it should be understood that the embodiments are to be considered in all respects as illustrative and not restrictive, The invention is only defined by the scope of the claims.

상기한 바와 같이 이루어진 본 발명의 바람직한 실시예에 따른 액정 표시 장치는 점 결함(dot defect)이 발생한 불량 화소를 인접한 정상 화소와 연동 구동하여 시각적 무결점화함으로써, 일반적인 화상에서 쉽게 불량 지점이 인지되지 않도록 할 수 있다.The liquid crystal display according to the preferred embodiment of the present invention, which is configured as described above, visually defects by driving a defective pixel having a dot defect with an adjacent normal pixel, so that a defect point is not easily recognized in a general image. can do.

또한, 점 결함(dot defect) 뿐만 아니라, 라인 결함(data open defect), 게이트 및 데이터 라인 간의 단락 결함(GD short defect) 발생 시에도 손쉽게 리페어 공정을 수행할 수 있다.In addition to repairing point defects as well as data open defects and GD short defects between gate and data lines, the repair process can be easily performed.

또한, 액정 패널로 합착되기 전의 어레이 기판 상태에서뿐만 아니라 합착된 이후의 액정 패널 상태에서도 손쉽게 리페어 공정을 수행할 수 있다.In addition, the repair process may be easily performed not only in the array substrate state before bonding to the liquid crystal panel but also in the liquid crystal panel state after the bonding.

또한, 본 발명의 바람직한 실시예에 따른 액정 표시 장치의 리페어 방법은 이와 같은 액정 표시 장치에 효율적으로 적용될 수 있다.In addition, the repair method of the liquid crystal display according to the preferred embodiment of the present invention can be efficiently applied to such a liquid crystal display.

Claims (13)

투명 절연 기판;Transparent insulating substrates; 상기 투명 절연 기판 상에 수평 및 수직 방향으로 교차 형성되어 복수 개의 화소들을 정의하는 게이트 라인들 및 데이터 라인들;Gate lines and data lines intersecting in the horizontal and vertical directions on the transparent insulating substrate to define a plurality of pixels; 상기 게이트 라인들과 상기 데이터 라인들 각각의 교차 부위에 배치되고, 상기 게이트 라인에서 연장된 게이트 전극, 상기 게이트 전극 상의 반도체층, 상기 데이터 라인에서 분기된 소스 전극, 상기 반도체층을 사이에 두고 상기 소스 전극과 마주보는 드레인 전극이 구비된 박막 트랜지스터;A gate electrode extending from the gate line, a semiconductor layer on the gate electrode, a source electrode branched from the data line, and the semiconductor layer interposed between the gate lines and the data lines; A thin film transistor having a drain electrode facing the source electrode; 상기 드레인 전극에 연결되도록 형성되는 화소 전극; 및A pixel electrode formed to be connected to the drain electrode; And 일부 영역이 상기 데이터 라인이나 상기 화소 전극에 겹쳐지도록 구성된 리페어 패턴을 포함하고,A partial pattern includes a repair pattern configured to overlap the data line or the pixel electrode, 상기 리페어 패턴은,The repair pattern is, 상기 게이트 라인을 사이에 두고 인접하는 두 화소 간에 형성되며, 양측 끝단의 일부가 상기 인접하는 두 화소의 상기 화소 전극에 각각 오버랩 되도록 구성되는 링크 리페어 패턴과,A link repair pattern formed between two adjacent pixels with the gate line interposed therebetween, the link repair pattern having a part of both ends overlapping the pixel electrodes of the two adjacent pixels; 상기 복수 개의 화소 각각에 형성되며, 일측은 상기 화소 전극과 오버랩 되어 있고, 다른 측은 상기 데이터 라인과 이격되어 있으며, 상하부에 상기 데이터 라인 방향으로 연장된 한 쌍의 돌출부가 형성되어 상기 한 쌍의 돌출부가 데이터 라인과 오버랩 되도록 구성된 라인 리페어 패턴을 포함하고,A pair of protrusions formed on each of the plurality of pixels, one side of which overlaps the pixel electrode, and the other side of the plurality of pixels that are spaced apart from the data line, and a pair of protrusions extending in the upper and lower portions in the data line direction are formed. Includes a line repair pattern configured to overlap the data line, 상기 링크 리페어 패턴의 일측 끝단에서 상기 링크 리페어 패턴, 상기 라인 리페어 패턴, 상기 화소 전극이 모두 겹쳐지는 영역이 형성되는 것을 특징으로 하는 액정 표시 장치.And an area where the link repair pattern, the line repair pattern, and the pixel electrode overlap at one end of the link repair pattern. 삭제delete 제1항에 있어서,The method of claim 1, 상기 링크 리페어 패턴은,The link repair pattern, 상기 데이터 라인, 상기 소스 및 드레인 전극과 동일 층(layer) 상에, 동일한 종류의 금속 물질로 구성된 것을 특징으로 하는 액정 표시 장치.And a metal material of the same kind on the same layer as the data line, the source and the drain electrode. 삭제delete 제1항에 있어서,The method of claim 1, 상기 라인 리페어 패턴은,The line repair pattern, 상기 게이트 라인 및 상기 게이트 전극과 동일 층(layer) 상에, 동일한 종류의 금속 물질로 구성된 것을 특징으로 하는 액정 표시 장치.And a metal material of the same kind on the same layer as the gate line and the gate electrode. 삭제delete 삭제delete 서로 교차되는 게이트 및 데이터 라인으로 구분되며 박막 트랜지스터에 의해 스위칭되는 제 1 및 제 2 화소를 포함하고, 화소 단위로 박막 트랜지스터에 연결되는 화소 전극과 일 측이 상기 제 1 및 제 2 화소의 화소 전극에 각각 오버랩 되면서 다른 측이 상기 데이터 라인과 이격되고, 상하부에 형성된 한 쌍의 돌출부를 통해 상기 데이터 라인과 오버랩 되도록 구성되는 라인 리페어 패턴이 형성되며, 인접하는 상기 제 1 및 제 2 화소 간에 양측 끝 단의 일부가 상기 제 1 및 제 2 화소의 화소 전극에 각각 오버랩되는 링크 리페어 패턴이 형성되고, 상기 링크 및 라인 리페어 패턴, 상기 화소 전극이 모두 겹쳐지는 영역이 형성되는 어레이 기판을 제조하는 단계;A pixel electrode divided into a gate and a data line crossing each other and switched by a thin film transistor, the pixel electrode being connected to the thin film transistor on a pixel basis, and one side of the pixel electrode of the first and second pixels A line repair pattern configured to overlap each other with the data line overlapping each other with the data line and overlapping with the data line through a pair of protrusions formed at an upper and lower sides thereof, and between the first and second pixels adjacent to each other. Manufacturing an array substrate having a link repair pattern in which a part of the stage overlaps with pixel electrodes of the first and second pixels, respectively, and forming an area in which the link and line repair patterns overlap the pixel electrodes; 상기 제 1 및 제 2 화소에 테스트 신호를 인가하여 상기 제 1 화소의 라인 결함을 검출하는 단계; 및Detecting a line defect of the first pixel by applying a test signal to the first and second pixels; And 상기 제 1 및 제 2 화소 간의 상기 링크 리페어 패턴과, 상기 제 1 및 제 2 화소에 각각 형성되어 있는 상기 라인 리페어 패턴을 거치도록 상기 데이터 라인을 전기적으로 접촉시키는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 리페어 방법.And electrically contacting the data line to pass through the link repair pattern between the first and second pixels and the line repair pattern formed on the first and second pixels, respectively. How to repair the display device. 삭제delete 서로 교차되는 게이트 및 데이터 라인으로 구분되며 박막 트랜지스터에 의해 스위칭되는 제 1 내지 제 4 화소를 포함하고, 화소 단위로 박막 트랜지스터에 연결되는 화소 전극과, 라인 리페어 패턴이 형성되며, 상기 게이트 라인을 사이에 두고 서로 인접한 상기 제 1 및 제 3 화소, 상기 제 2 및 제 4 화소 간에 링크 리페어 패턴이 각각 형성된 어레이 기판을 제조하는 단계;A pixel electrode connected to the thin film transistor on a pixel-by-pixel basis, the first to fourth pixels being divided by a gate and a data line crossing each other, and connected to the thin film transistor on a pixel basis, and a line repair pattern is formed between the gate line Manufacturing an array substrate on which a link repair pattern is formed between the first and third pixels and the second and fourth pixels adjacent to each other; 상기 제 1 내지 제 4 화소에 테스트 신호를 인가하여 상기 게이트 및 데이터 라인의 단락 결함을 검출하는 단계;Detecting a shorting defect of the gate and the data line by applying a test signal to the first to fourth pixels; 상기 데이터 라인에 연결된 상기 박막 트랜지스터의 양측을 단선하는 단계; 및Disconnecting both sides of the thin film transistor connected to the data line; And 상기 제 1 및 제 3 화소 간의 상기 링크 리페어 패턴과, 상기 제 1 및 제 3 화소에 각각 형성되어 있는 상기 라인 리페어 패턴을 거치도록 상기 데이터 라인을 전기적으로 접촉시키는 단계를 포함하며,Electrically contacting the data line to pass through the link repair pattern between the first and third pixels and the line repair pattern formed on the first and third pixels, respectively. 상기 링크 리페어 패턴은 양측 끝단의 일부가 서로 인접한 상기 제 1 및 제 3 화소, 상기 제 2 및 제 4 화소 간에 각각 오버랩 되고, 상기 라인 리페어 패턴은 일측이 상기 제 1 및 제 3 화소의 상기 화소 전극에 오버랩 되고, 다른 측이 상기 데이터 라인과 이격되며, 상하부에 형성된 한 쌍의 돌출부를 통해 상기 데이터 라인과 오버랩 되도록 구성되고, 상기 링크 및 라인 리페어 패턴, 상기 화소 전극이 모두 겹쳐지는 영역이 형성되는 것을 특징으로 하는 액정 표시 장치의 리페어 방법.The link repair pattern overlaps the first and third pixels, and the second and fourth pixels, each of which is partially adjacent to each other, and the line repair pattern has one side of the pixel electrode of the first and third pixels. Is overlapped with the data line, the other side is spaced apart from the data line, and is configured to overlap the data line through a pair of protrusions formed at upper and lower portions thereof, and an area in which the link, line repair pattern, and the pixel electrode overlap each other is formed. The repair method of the liquid crystal display device characterized by the above-mentioned. 제10항에 있어서,The method of claim 10, 서로 인접한 상기 제 2 및 제 4 화소 간에 형성된 상기 링크 리페어 패턴의 양측 끝단과, 상기 링크 리페어 패턴의 양측 끝단에 겹쳐진 상기 제 2 및 제 4 화소의 상기 화소 전극을 전기적으로 접촉시키는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치의 리페어 방법.Electrically contacting both ends of the link repair pattern formed between the second and fourth pixels adjacent to each other, and the pixel electrodes of the second and fourth pixels overlapping both ends of the link repair pattern. The repair method of the liquid crystal display device characterized by the above-mentioned. 제8항 또는 제10항에 있어서,The method of claim 8 or 10, 상기 링크 리페어 패턴은,The link repair pattern, 상기 데이터 라인과 동일 층(layer) 상에, 동일한 종류의 금속 물질로 구성된 것을 특징으로 하는 액정 표시 장치의 리페어 방법.And a metal material of the same kind on the same layer as the data line. 제8항 또는 제10항에 있어서,The method of claim 8 or 10, 상기 라인 리페어 패턴은,The line repair pattern, 상기 게이트 라인과 동일 층(layer) 상에, 동일한 종류의 금속 물질로 구성된 것을 특징으로 하는 액정 표시 장치의 리페어 방법.And a metal material of the same kind on the same layer as the gate line.
KR1020050130033A 2005-12-26 2005-12-26 Liquid crystal display and method for repairing the same KR101236509B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050130033A KR101236509B1 (en) 2005-12-26 2005-12-26 Liquid crystal display and method for repairing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050130033A KR101236509B1 (en) 2005-12-26 2005-12-26 Liquid crystal display and method for repairing the same

Publications (2)

Publication Number Publication Date
KR20070068193A KR20070068193A (en) 2007-06-29
KR101236509B1 true KR101236509B1 (en) 2013-02-21

Family

ID=38366679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050130033A KR101236509B1 (en) 2005-12-26 2005-12-26 Liquid crystal display and method for repairing the same

Country Status (1)

Country Link
KR (1) KR101236509B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102305737B1 (en) 2020-04-27 2021-09-30 주식회사 에이치비테크놀러지 Composite machining laser refair device capable of controlling slits and spots

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101695025B1 (en) * 2010-07-29 2017-01-10 엘지디스플레이 주식회사 Liquid crystal display and method of repairing the same
KR102262430B1 (en) 2015-02-09 2021-06-08 삼성디스플레이 주식회사 Organic light emitting diode display
CN110390900B (en) * 2018-04-19 2023-10-13 群创光电股份有限公司 Display device and spliced electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH095785A (en) * 1995-06-21 1997-01-10 Advanced Display:Kk Tft array substrate as well as liquid crystal display device formed by using the tft array substrate and production of tft array substrate
KR20010060584A (en) * 1999-12-27 2001-07-07 구본준, 론 위라하디락사 method for fabricating liquid crystal display device with repair line
KR20020056110A (en) * 2000-12-29 2002-07-10 구본준, 론 위라하디락사 array panel of liquid crystal display device and manufacturing method thereof
JP2002278476A (en) * 2001-03-14 2002-09-27 Display Technologies Inc Array board with corrected dot defect, and manufacturing method therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH095785A (en) * 1995-06-21 1997-01-10 Advanced Display:Kk Tft array substrate as well as liquid crystal display device formed by using the tft array substrate and production of tft array substrate
KR20010060584A (en) * 1999-12-27 2001-07-07 구본준, 론 위라하디락사 method for fabricating liquid crystal display device with repair line
KR20020056110A (en) * 2000-12-29 2002-07-10 구본준, 론 위라하디락사 array panel of liquid crystal display device and manufacturing method thereof
JP2002278476A (en) * 2001-03-14 2002-09-27 Display Technologies Inc Array board with corrected dot defect, and manufacturing method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102305737B1 (en) 2020-04-27 2021-09-30 주식회사 에이치비테크놀러지 Composite machining laser refair device capable of controlling slits and spots

Also Published As

Publication number Publication date
KR20070068193A (en) 2007-06-29

Similar Documents

Publication Publication Date Title
US6753935B2 (en) Liquid crystal display element with a defect repairing function
US20090284680A1 (en) Liquid crystal display device and method for repairing broken lines thereof
US20070018188A1 (en) Thin film transistor sunstrate of a horizontal electric filed type and method of darkening deflective pixel in the same
EP0456338A2 (en) An active matrix display device and a method of manufacturing the same
KR101224456B1 (en) In-plane switching mode liquid crystal display and method for repairing the same
KR101187200B1 (en) Liquid crystal display device comprising test line connected to switching device
KR102010492B1 (en) Liquid crystal display device and Method for manufacturing the same
KR100779013B1 (en) repair method of gate line open in LCD
KR101236509B1 (en) Liquid crystal display and method for repairing the same
US20040125259A1 (en) Liquid crystal display device having redundancy repair pattern and method of forming and using the same
KR101473842B1 (en) Method for repairing defect cell of liquid crystal display panel
KR101224455B1 (en) In-plane switching mode liquid crystal display and method for repairing the same
US7133113B2 (en) Method of manufacturing a LCD using a photoresist with varying thickness
KR100806811B1 (en) Liquid Crystal Display Device and Method for Repairing the Same
KR20080056830A (en) Liquid crystal display device and method for repairing the same
KR101924180B1 (en) Array substrate for in-plane switching mode liquid crystal display device
KR101036738B1 (en) Thin film transistor array substrate including repair line and repair method using thereof
KR100877537B1 (en) Method of repair for Bad Pixel of Liquid Crystal Panel
KR20080008598A (en) Thin film transistor substrate and repairing method thereof
KR101192072B1 (en) Liquid crystal display device
KR100819865B1 (en) Substrate for liquid crystal display device
KR101013647B1 (en) Method for repair channel portion and liquid crystal display device using thereof
KR20080049192A (en) Liquid crystal display and manufacturing method thereof
KR20060096575A (en) Liquid crystal display device and method for repairing bright spot of the same
KR101004411B1 (en) Liquid crystal display device and manufacturing of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 7