KR101234539B1 - Field effect transistor having random network arrays and method for manufacturing the field effect transistor - Google Patents

Field effect transistor having random network arrays and method for manufacturing the field effect transistor Download PDF

Info

Publication number
KR101234539B1
KR101234539B1 KR1020110007361A KR20110007361A KR101234539B1 KR 101234539 B1 KR101234539 B1 KR 101234539B1 KR 1020110007361 A KR1020110007361 A KR 1020110007361A KR 20110007361 A KR20110007361 A KR 20110007361A KR 101234539 B1 KR101234539 B1 KR 101234539B1
Authority
KR
South Korea
Prior art keywords
drain electrode
source electrode
random network
electrode
nanorods
Prior art date
Application number
KR1020110007361A
Other languages
Korean (ko)
Other versions
KR20120086115A (en
Inventor
명재민
최지혁
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020110007361A priority Critical patent/KR101234539B1/en
Publication of KR20120086115A publication Critical patent/KR20120086115A/en
Application granted granted Critical
Publication of KR101234539B1 publication Critical patent/KR101234539B1/en

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B60VEHICLES IN GENERAL
    • B60RVEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R11/00Arrangements for holding or mounting articles, not otherwise provided for
    • B60R11/02Arrangements for holding or mounting articles, not otherwise provided for for radio sets, television sets, telephones, or the like; Arrangement of controls thereof
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B60VEHICLES IN GENERAL
    • B60RVEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R11/00Arrangements for holding or mounting articles, not otherwise provided for
    • B60R11/02Arrangements for holding or mounting articles, not otherwise provided for for radio sets, television sets, telephones, or the like; Arrangement of controls thereof
    • B60R11/0229Arrangements for holding or mounting articles, not otherwise provided for for radio sets, television sets, telephones, or the like; Arrangement of controls thereof for displays, e.g. cathodic tubes
    • B60R11/0235Arrangements for holding or mounting articles, not otherwise provided for for radio sets, television sets, telephones, or the like; Arrangement of controls thereof for displays, e.g. cathodic tubes of flat type, e.g. LCD
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16BDEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
    • F16B17/00Connecting constructional elements or machine parts by a part of or on one member entering a hole in the other and involving plastic deformation
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B60VEHICLES IN GENERAL
    • B60RVEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R11/00Arrangements for holding or mounting articles, not otherwise provided for
    • B60R2011/0001Arrangements for holding or mounting articles, not otherwise provided for characterised by position
    • B60R2011/0003Arrangements for holding or mounting articles, not otherwise provided for characterised by position inside the vehicle
    • B60R2011/0012Seats or parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 랜덤 네트워크 구조를 갖는 전계 효과 트랜지스터 및 그 제조방법이 제공된다. 본 발명에 따른 덤 네트워크 트랜지스터는: 소정의 기판 위에 형성된 소스 전극 및 드레인 전극; 상기 소스 전극 및 드레인 전극 사이에 배치되고, 랜덤 네트워크 구조로 형성되어 소스 전극 및 드레인 전극 사이에서 전자 이동용 채널을 제공하는 복수의 나노 로드; 및 상기 소스 전극 및 드레인 전극의 적어도 일부와, 상기 나노 로드 상에 형성되는 유전층;을 포함하고, 상기 유전층은 상기 복수의 나노 로드 사이에 충진된 구조를 갖는다.The present invention provides a field effect transistor having a random network structure and a method of manufacturing the same. The bonus network transistor according to the present invention comprises: a source electrode and a drain electrode formed on a predetermined substrate; A plurality of nanorods disposed between the source electrode and the drain electrode and formed in a random network structure to provide a channel for electron movement between the source electrode and the drain electrode; And a dielectric layer formed on at least a portion of the source electrode and the drain electrode, and the nanorods, wherein the dielectric layer has a structure filled between the plurality of nanorods.

Description

랜덤 네트워크 구조를 갖는 전계 효과 트랜지스터 및 그 제조방법 {Field effect transistor having random network arrays and method for manufacturing the field effect transistor}Field effect transistor having random network structure and method for manufacturing same Field effect transistor having random network arrays and method for manufacturing the field effect transistor

본 발명은 랜덤 네트워크 구조를 갖는 전계 효과 트랜지스터 및 그 제조방법에 관한 것이다.
The present invention relates to a field effect transistor having a random network structure and a method of manufacturing the same.

마이크로스케일에서 나노 와이어(Nanowires, NWs) 또는 나노 로드(Nanorods; NRs)와 같은 물질들의 자가조립(self-assembly) 특성을 이용하면 전자요소들의 집적도를 향상시킬 수 있어서 소자의 소형화를 촉진시킬 수 있다. 따라서 이들 자가조립 특성을 갖는 재료를 TFT(thin-film-transistor)나 센서, 투명하고 탄성이 우수한 전자소자에 적용할 경우 성능 면에 있어서 매우 좋은 효과를 얻을 수 있어서 최근 많은 연구가 진행되고 있다.
Taking advantage of the self-assembly nature of materials such as nanowires (NWs) or nanorods (NRs) at microscale can improve the integration of electronic components, thereby facilitating device miniaturization. . Therefore, when the materials having these self-assembly properties are applied to TFTs (thin-film-transistors), sensors, and electronic devices having excellent transparency and elasticity, very good effects can be obtained in terms of performance.

최근에는 채널 재료로 나노 로드를 이용한 FET(Field Effect Transistor)가 연구되고 있다. 상기 나노 로드를 이용한 FET는 예컨데 소스 전극과 드레인 전극이 형성된 기판에 나노 로드를 채널로 형성하기 위하여 소정의 용액에 침지시킨 후 상기 용액을 건조시킴으로써 소스 전극과 드레인 전극 사이에 나노 로드를 랜덤 네트워크(Random Network) 형태로 형성하면, 상기 랜덤하게 배치된 나노 로드가 전자가 이동하는 채널로 기능하는 원리를 이용한 것이다. 이러한 랜덤 네트워크 트랜지스터는 유리 및 탄성 기판에 쉽게 적용가능하며, 박막 공정에 적용가능한 장점이 있으며, OLED(Organic Light-emitting diode) 등의 전자 부품에 유용하게 이용가능하다.
Recently, field effect transistors (FETs) using nanorods as channel materials have been studied. In the FET using the nanorods, for example, the nanorods are randomly networked between the source electrode and the drain electrode by immersing the solution in a predetermined solution to form a nanorod as a channel on a substrate on which the source electrode and the drain electrode are formed. When formed in the form of a Random Network, the randomly arranged nanorods utilize the principle of functioning as a channel through which electrons move. Such random network transistors are easily applicable to glass and elastic substrates, have advantages in thin film processing, and are useful for electronic components such as organic light-emitting diodes (OLEDs).

하지만, 앞에서 설명한 FET 중 바텀 게이트 트랜지스터(bottom gate transistor)의 경우 불규칙한 형태로 합성된 나노 로드 사이의 정전 차폐효과와 공기층과의 접촉으로 인하여 능동 채널(active channel)의 제어가 불완전하고, 낮은 게이트 커플링(gate-coupling)을 인가시킴으로서 소자의 특성을 저하시킨다는 단점이 있다. However, in the case of the bottom gate transistor of the above-described FETs, the control of the active channel is incomplete due to the electrostatic shielding effect between the nanorods synthesized in an irregular shape and the contact with the air layer, and the low gate couple There is a disadvantage in that the characteristics of the device are deteriorated by applying a gate-coupling.

상기 문제를 해결하기 위하여 최근에는 탑 게이트 트랜지스터(top gate transistor)가 널리 이용되고 있다. 하지만, 탑 게이트 트랜지스터의 제조에 종래의 통상적인 랜덤 네트워크 방식을 적용하면 나노 로드 위에 SiO2 층과 같은 유전층을 형성하고 그 위에 게이트 전극을 형성하게 된다. 그런데, 나노 로드는 기판에 대하여 완전히 평평하게 형성되는 것이 아니라 불규칙적으로 울퉁불퉁하게 형성되므로, 나노 로드 위에 유전층을 직접 형성할 경우 유전층과 나노 로드 사이의 결합이 불완전해지므로 소자의 특성이 일정하지 않게 되고 저하된다는 단점이 있다.
In order to solve the above problem, a top gate transistor has recently been widely used. However, applying a conventional random network method to fabrication of a top gate transistor forms a dielectric layer such as a SiO 2 layer on the nanorods and a gate electrode thereon. However, since the nanorods are not formed completely flat with respect to the substrate but are irregularly rugged, when the dielectric layer is directly formed on the nanorods, the bonding between the dielectric layer and the nanorods becomes incomplete, resulting in inconsistent device characteristics. There is a disadvantage of deterioration.

한편, 최근에는 랜덤 네트워크 트랜지스터에 이용되는 나노 로드의 재료로 ZnO를 이용하는 경우가 많다. 이때 ZnO로 나노 로드를 형성하는 대표적인 방법은 소스 전극 및 드레인 전극이 형성된 기판을 HMT 와 Zn(OH)2의 혼합 용액에 침지함으로서 ZnO 나노 로드를 형성하는 것인데, 이 경우 소스 및 드레인 전극의 재료로 통상 사용되는 금속인 Al, Ti과 같은 오믹 금속(ohmic metal)을 사용할 경우 HMT 및 Zn(OH)2와 Al, Ti과 같은 오믹 금속이 화학반응을 일으켜 불순물을 생성함으로서 소자의 특성이 저하된다는 문제점이 있다.On the other hand, in recent years, ZnO is often used as a material for nanorods used in random network transistors. At this time, a typical method of forming a nanorod with ZnO is to form a ZnO nanorod by immersing the substrate on which the source electrode and the drain electrode are formed in a mixed solution of HMT and Zn (OH) 2 . When using ohmic metals such as Al and Ti, which are commonly used metals, HMT and Zn (OH) 2 and ohmic metals such as Al and Ti may cause chemical reactions to generate impurities, thereby degrading device characteristics. There is this.

또한, Au와 같은 금속을 사용할 경우 상기 문제는 해결이 가능하지만, 전극으로 Au를 채널로 ZnO를 각각 사용한 경우 상기 재료들 간에 저항이 커져서 전자의 이동이 원활하지 못하게 된다는 단점이 있다.
In addition, when using a metal such as Au, the problem can be solved, but when using Au as a channel and ZnO as a channel, respectively, there is a disadvantage that the movement of electrons is not smooth due to the large resistance between the materials.

따라서, 본 발명은 종래의 랜덤 네트워크 트랜지스터가 갖는 문제점을 해결한 랜덤 네트워크 트랜지스터를 제공하는 것을 목적으로 한다.Accordingly, an object of the present invention is to provide a random network transistor that solves the problem of the conventional random network transistor.

특히 본 발명은 유전층과 나노 로드가 효과적으로 결합되어 탑 게이트 구조로 형성가능한 랜덤 네트워크 트랜지스터를 제공하는 것을 목적으로 한다.In particular, it is an object of the present invention to provide a random network transistor in which a dielectric layer and a nanorod are effectively combined to form a top gate structure.

또한, 본 발명은 ZnO를 나노 로드로 사용하는 경우, 트랜지스터 제조 시 또는 구동 시 소자의 성능이 저하되는 단점을 해결할 수 있는 랜덤 네트워크 트랜지스터를 제공하는 것을 다른 목적으로 한다.
In addition, another object of the present invention is to provide a random network transistor that can solve the disadvantage that the performance of the device is degraded during the manufacturing or driving of the transistor when using ZnO as a nano-rod.

상기 목적을 달성하기 위한 본 발명에 따른 랜덤 네트워크 트랜지스터는:A random network transistor according to the present invention for achieving the above object is:

소정의 기판 위에 형성된 소스 전극 및 드레인 전극;A source electrode and a drain electrode formed on a predetermined substrate;

상기 소스 전극 및 드레인 전극 사이에 배치되고, 랜덤 네트워크 구조로 형성되어 소스 전극 및 드레인 전극 사이에서 전자 이동용 채널을 제공하는 복수의 나노 로드;A plurality of nanorods disposed between the source electrode and the drain electrode and formed in a random network structure to provide a channel for electron movement between the source electrode and the drain electrode;

상기 소스 전극 및 드레인 전극의 적어도 일부와, 상기 나노 로드 상에 형성되는 유전층;을 포함하고,At least a portion of the source electrode and the drain electrode, and a dielectric layer formed on the nanorod;

상기 유전층은 상기 복수의 나노 로드 사이에 충진된 구조를 갖는 것을 특징으로 한다.The dielectric layer has a structure filled between the plurality of nanorods.

또한, 상기 랜덤 네트워크 트랜지스터는 상기 유전층 상에 형성되는 게이트 전극을 더 포함하는 것이 바람직하다.The random network transistor may further include a gate electrode formed on the dielectric layer.

또한, 상기 유전층은 이온 겔(ion-gel) 상태인 것이 바람직하다.In addition, the dielectric layer is preferably in an ion-gel state.

또한, 상기 이온 겔은 [EMIM][TFSI]을 주성분으로 하는 것이 바람직하다.Moreover, it is preferable that the said ion gel has [EMIM] [TFSI] as a main component.

또한, 상기 나노 로드는 ZnO인 것이 바람직하다.In addition, the nanorods are preferably ZnO.

또한, 상기 소스 전극 및 드레인 전극은 Au인 것이 바람직하다. In addition, the source electrode and the drain electrode is preferably Au.

또한, 상기 게이트 전극은 Au인 것이 바람직하다.
In addition, the gate electrode is preferably Au.

한편, 상기 목적을 달성하기 위한 본 발명에 따른 랜덤 네트워크 트랜지스터의 제조 방법은:Meanwhile, a method of manufacturing a random network transistor according to the present invention for achieving the above object is:

소정의 기판 위에 소스 전극 및 드레인 전극을 형성하는 제 1단계;Forming a source electrode and a drain electrode on a predetermined substrate;

상기 소스 전극 및 드레인 전극 사이에 랜덤 네트워크 구조의 전자 이동용 채널인 복수의 나노 로드를 형성하는 제 2단계;Forming a plurality of nanorods that are channels for electron movement in a random network structure between the source electrode and the drain electrode;

상기 소스 전극 및 드레인 전극의 적어도 일부 및 상기 복수의 나노 로드 위에 유전층을 형성하는 제 3단계A third step of forming a dielectric layer on at least a portion of the source electrode and the drain electrode and the plurality of nanorods

를 포함하는 것을 특징으로 한다.
And a control unit.

또한, 상기 방법은 상기 제 3단계에 이어서, 상기 유전층 위에 게이트 전극을 형성하는 단계를 더 포함하는 것이 바람직하다.In addition, the method may further include, after the third step, forming a gate electrode on the dielectric layer.

또한, 상기 제 2단계는 상기 소스 전극 및 드레인 전극이 형성된 기판을 HMT 와 Zn(OH)2의 혼합 용액에 침지하는 단계를 포함하는 것이 바람직하다.In addition, the second step may include immersing the substrate on which the source electrode and the drain electrode are formed in a mixed solution of HMT and Zn (OH) 2 .

또한, 상기 유전층은 이온 겔인 것이 바람직하다.In addition, the dielectric layer is preferably an ion gel.

이 경우, 상기 제 3 단계는:In this case, the third step is:

상기 소스 전극, 상기 드레인 전극 및 상기 복수의 나노 로드 위에 이온 겔 형성을 위한 혼합 용액을 도포하는 단계;Applying a mixed solution for ion gel formation on the source electrode, the drain electrode and the plurality of nanorods;

상기 이온 겔 위에 소정 형상으로 패터닝된 포토 마스크를 도포하는 단계;Applying a photomask patterned into a predetermined shape on the ion gel;

자외선을 조사하여 포토 마스크가 덮이지 않은 이온 겔을 경화시키는 단계;Irradiating ultraviolet light to cure the ion gel not covered with the photomask;

상기 포토 마스크를 제거한 후 경화되지 않은 이온 겔을 제거하는 단계Removing the uncured ion gel after removing the photo mask.

를 포함하는 것을 특징으로 한다.Characterized in that it comprises a.

또한, 상기 이온 겔 형성을 위한 혼합 용액은 [EMIM][TFSI]와, PEG-DA와, 2,2-디메톡시-2-페닐아세토페논(2,2-dimethoxy-2-phenylacetophenone; DMPA) 또는 HOMPP가 중량%로 88:8:4의 비율로 구성된 자외선 교차가능(crosslinkable) 용액인 것이 바람직하다.In addition, the mixed solution for forming the ion gel is [EMIM] [TFSI], PEG-DA, 2,2-dimethoxy-2-phenylacetophenone (2,2-dimethoxy-2-phenylacetophenone; DMPA) or It is preferred that the HOMPP is an ultraviolet crosslinkable solution composed by weight of 88: 8: 4 ratio.

또한, 상기 소스 전극 및 드레인 전극은 Au인 것이 바람직하다. In addition, the source electrode and the drain electrode is preferably Au.

또한, 상기 게이트 전극은 Au인 것이 바람직하다.
In addition, the gate electrode is preferably Au.

본 발명에 따른 랜덤 네트워크 트랜지스터는 유전층과 나노 로드가 효과적으로 결합되므로 성능이 우수한 탑 게이트 구조의 트랜지스터를 얻을 수 있다. In the random network transistor according to the present invention, since the dielectric layer and the nanorod are effectively coupled, a transistor having a top gate structure having excellent performance can be obtained.

또한, 본 발명에 따른 랜덤 네트워크 트랜지스터는 유전층으로 소정의 이온 겔을 이용함으로써 ZnO를 나노 로드로 사용하는 경우, 트랜지스터 제조 시 또는 구동 시 소자의 성능이 저하되는 단점을 해결할 수 있다.In addition, the random network transistor according to the present invention can solve the disadvantage that the performance of the device during the transistor manufacturing or driving when using ZnO as a nano-rod by using a predetermined ion gel as a dielectric layer.

또한, 사용되는 전극의 저항을 줄임으로써 채널로 ZnO를 사용하고 동시에 소스 및 드레인 전극으로 Au의 사용하는 것을 가능하게 한다. 이는 p-형 반도체에 널리 사용되는 전극인 Au와 n-형 반도체인 ZnO를 동시에 적용함으로서 p/n형 소자를 단일전극으로 제작하여 공정상의 효율을 가져올 수 있음을 의미한다.
In addition, reducing the resistance of the electrodes used makes it possible to use ZnO as the channel and simultaneously use Au as the source and drain electrodes. This means that by simultaneously applying Au, which is a widely used electrode for p-type semiconductors, and ZnO, which is an n-type semiconductor, a p / n type device can be manufactured as a single electrode, resulting in process efficiency.

도 1은 본 발명의 바람직한 실시예에 따른 랜덤 네트워크 트랜지스터를 형성하는 일례를 도시하는 도면이다.
도 2는 본 발명의 바람직한 실시예에 따른 바텀 게이트 랜덤 네트워크 트랜지스터의 구성 및 특성을 도시하는 도면이다.
도 3은 본 발명의 바람직한 실시예에 따른 탑 게이트 랜덤 네트워크 트랜지스터의 구조를 개략적으로 도시하는 도면이다.
도 4는 본 발명의 바람직한 실시예에 따른 탑 게이트 랜덤 네트워크 트랜지스터의 특성을 도시하는 도면이다.
1 is a diagram showing an example of forming a random network transistor according to a preferred embodiment of the present invention.
2 is a diagram showing the configuration and characteristics of a bottom gate random network transistor according to a preferred embodiment of the present invention.
3 is a diagram schematically illustrating a structure of a top gate random network transistor according to a preferred embodiment of the present invention.
4 is a diagram illustrating characteristics of a top gate random network transistor according to a preferred embodiment of the present invention.

본 발명의 바람직한 실시예에 따른 랜덤 네트워크 트랜지스터 및 그 제조방법을 첨부한 도면을 참고로 이하에서 설명한다.
A random network transistor according to a preferred embodiment of the present invention and a method of manufacturing the same will be described below with reference to the accompanying drawings.

도 1은 본 발명의 바람직한 실시예에 따른 랜덤 네트워크 트랜지스터를 제조하는 방법을 개략적으로 도시하는 도면이다.
1 is a diagram schematically illustrating a method of manufacturing a random network transistor according to a preferred embodiment of the present invention.

먼저, 기판에 소스 전극 및 드레인 전극을 패터닝한다. 본 실시예에서 소스 전극 및 드레인 전극 재료로는 Au를 사용하는 것이 바람직하지만, Al, Ti과 같이 통상적으로 소스 전극 및 드레인 전극으로 사용되는 재료라면 그 종류를 한정하지 않는다. 또한, 본 실시예에서 기판은 PET(polyethylene terephthalate)를 사용하였지만 통상적으로 트랜지스터의 제조에 이용가능한 기판이라면 그 종류를 한정하지 않는다.
First, the source electrode and the drain electrode are patterned on the substrate. In the present embodiment, Au is preferably used as the source electrode and drain electrode material. However, the material is not limited as long as it is a material commonly used as a source electrode and a drain electrode such as Al and Ti. In addition, in the present embodiment, although polyethylene terephthalate (PET) is used, the substrate is not limited as long as it is a substrate usable for the manufacture of transistors.

이어서, ZnO 나노 로드를 형성하기 위한 원료 물질로서 HMT(hexametyllenetetramine, C6H12N4) 와 Zn(NO3)2·6H2O이 동일하게 혼합된 혼합 용액을 준비한 후 소스 전극 및 드레인 전극이 패터닝된 기판을 상기 혼합용액에 침지한다. 이어서, 상기 기판이 침지된 용액을 약 75℃에서 2시간 정도 두면 HMT에서 NO3가 분해되어 Zn(OH)2가 형성되고 이어서 기판에 ZnO 나노 로드가 형성된다. 이어서, 상기 기판을 탈염수로 세척하여 잔류물을 제거하고, 공기 중에서 건조한다. 상기 방법에 의하여 형성된 나노 로드는 소스 전극과 드레인 전극 사이에서 랜덤하게 네트워크를 이루며 형성되며, 복수의 로드가 서로 교차되어 소스 전극과 드레인 전극 사이를 연결하게 되어 전자 이동이 가능한 채널로 기능한다. 즉, 상기 과정에 의하여 소스 전극 및 드레인 전극 사이에 ZnO 나노 로드가 복수로 형성되어 랜덤 네트워크 구조의 채널이 형성된다.
Subsequently, as a raw material for forming ZnO nanorods, HMT (hexametyllenetetramine, C 6 H 12 N 4 ) and Zn (NO 3 ) 2 · 6H 2 O were prepared in a mixed solution. The patterned substrate is immersed in the mixed solution. Subsequently, when the solution on which the substrate is immersed is left at about 75 ° C. for about 2 hours, NO 3 is decomposed in HMT to form Zn (OH) 2 , and then ZnO nanorods are formed on the substrate. The substrate is then washed with demineralized water to remove residue and dried in air. The nanorods formed by the above method are formed in a random network between the source electrode and the drain electrode, and the plurality of rods cross each other to connect the source electrode and the drain electrode to function as a channel capable of electron movement. That is, by the above process, a plurality of ZnO nanorods are formed between the source electrode and the drain electrode to form a channel having a random network structure.

다음으로, 나노 로드가 형성된 기판에 유전층을 형성한다.Next, a dielectric layer is formed on the substrate on which the nanorods are formed.

먼저, 유전층 형성을 위하여 이온 액체, 디아크릴레이트계 지지체 및 자외선에 의하여 중합 반응을 일으키는 중합 반응 개시제의 혼합 용액을 형성하고, 상기 혼합 용액을 나노 로드가 형성된 기판 위에 도포한다. 본 실시예에서 혼합 액체는 이온 액체로서 [EMIM][TFSI](화학식 1)와, 디아크릴레이트계 지지체로서 PEG-DA(화학식 2)와, 중합반응 개시제로서 2,2-디메톡시-2-페닐아세토페논(2,2-dimethoxy-2-phenylacetophenone; DMPA) 또는 HOMPP가 중량%로 88:8:4의 비율로 구성된 자외선 교차가능(crosslinkable) 용액이 이용된다. First, in order to form a dielectric layer, a mixed solution of an ionic liquid, a diacrylate-based support, and a polymerization reaction initiator causing a polymerization reaction by ultraviolet rays is formed, and the mixed solution is applied onto a substrate on which a nanorod is formed. In this embodiment, the mixed liquid is [EMIM] [TFSI] (Formula 1) as the ionic liquid, PEG-DA (Formula 2) as the diacrylate-based support, and 2,2-dimethoxy-2- as the polymerization initiator. Ultraviolet crosslinkable solutions consisting of phenylacetophenone (2,2-dimethoxy-2-phenylacetophenone (DMPA) or HOMPP in a weight percent ratio of 88: 8: 4 are used.

Figure 112011006057633-pat00001
Figure 112011006057633-pat00001

Figure 112011006057633-pat00002
Figure 112011006057633-pat00002

이어서, 상기 혼합 용액 층에 소정의 형상으로 패터닝된 필름마스크를 배치한 후 자외선에 노출시킨다. 그러면, DMPA 또는 HOMPP는 메틸과 벤잘디하이드기(benzaldehyde radical)를 형성하여, 라디칼 중합반응을 일으켜 PEG-DA 및 PET 기판의 표면에서 불포화 탄소 이중 결합을 깨트림으로써 히드로겔(hydrogel)을 형성한다. Subsequently, a patterned film mask is disposed on the mixed solution layer and exposed to ultraviolet rays. DMPA or HOMPP then form benzaldehyde radicals with methyl, causing a radical polymerization reaction to break down the unsaturated carbon double bonds on the surface of PEG-DA and PET substrates to form hydrogels. .

이어서, 자외선에 일부 노출된 상기 물질을 클로로폼 등의 세척제로 세척한다. 기판의 탄소 이중 결합에서 시작된 중합 반응은 히드로겔 패턴을 형성하는데, 히드로겔 패턴은 유기 용매의 침투를 방지하므로, 전구체 용액 중 자외선에 노출된 부분의 아래에 위치한 ZnO 나노 로드는 유기용매로부터 손상되지 않는 반면, 자외선에 노출되지 않은 부분의 아래에 위치한 ZnO 나노 로드 및 전구체 용액은 예컨데, 희석된 HCl과 같은 식각액을 이용하여 용이하게 제거할 수 있다. 또한, 상기 유전체 패턴의 용매 장벽은 용매 건조 처리 시 종종 발생하는 ZnO 나노 로드의 차지 트랩(charge trap) 사이트의 발생을 방지한다.
Subsequently, the material partially exposed to ultraviolet light is washed with a cleaning agent such as chloroform. The polymerization initiated at the carbon double bonds of the substrate forms a hydrogel pattern, which prevents the penetration of organic solvents, so that ZnO nanorods located below the UV-exposed portion of the precursor solution are not damaged from the organic solvent. On the other hand, ZnO nanorods and precursor solutions located underneath portions not exposed to UV light can be easily removed using an etchant such as, for example, diluted HCl. In addition, the solvent barrier of the dielectric pattern prevents the generation of charge trap sites in the ZnO nanorods that often occur during solvent drying treatment.

한편, 상기 이온 액체는 폴리(비닐 포스포닉 액시드-코-아크릴릭 액시드)(poly(vinyl phosphonic acid-co-acrylic acid); P(VPA-AA)), 폴리(스티렌 술포닉 액시드(poly(styrene sulfonic acid); PSSH), 폴리 에틸렌 옥사이드(poly ethylene oxide; PEO) 매트릭스 중의 LiClO4, 또는 NaCl, 1-부틸-3-메틸이미다졸륨 비스(트리플루오로메탄술폰이미드)(1-butyl-3-methylimidazolium bis (trifluoromethanesulfonimide) ([bmim][Tf2N]), 고분자 IL 폴리(1-비닐-3-메틸이미다졸륨 비스(트리-플루오로메탄술폰이미드)(폴리[ViEtIm][Tf2N])(polymer IL poly(1-vinyl-3-methylimidazolium bis(tri-fluoromethanesulfonimide) (poly[ViEtIm][Tf2N]), PEO/LiTFSI, 1-부틸-3-메틸이미다졸륨 헥사플루오로포스페이트(1-butyl-3-methylimidazolium hexafluorophosphate; [BMIM][PF6]), 및 1-에틸-3-메틸이미다졸륨 n-옥틸술페이트(1-ethyl-3-methylimidazolium n-octylsulfate; [EMIM][OctOSO3])로 치환가능하다. On the other hand, the ionic liquid is poly (vinyl phosphonic acid-co-acrylic acid) (poly (vinyl phosphonic acid-co-acrylic acid); P (VPA-AA)), poly (styrene sulfonic acid (poly (styrene sulfonic acid); PSSH), LiClO 4 , or NaCl, 1-butyl-3-methylimidazolium bis (trifluoromethanesulfonimide) in a polyethylene oxide (PEO) matrix Butyl-3-methylimidazolium bis (trifluoromethanesulfonimide) ([bmim] [Tf2N]), polymer IL poly (1-vinyl-3-methylimidazolium bis (trifluoromethanesulfonimide) (poly [ViEtIm] [Tf2N polymer IL poly (1-vinyl-3-methylimidazolium bis (tri-fluoromethanesulfonimide) (poly [ViEtIm] [Tf2N]), PEO / LiTFSI, 1-butyl-3-methylimidazolium hexafluorophosphate (1) -butyl-3-methylimidazolium hexafluorophosphate; [BMIM] [PF6]), and 1-ethyl-3-methylimidazolium n-octylsulfate; [EMIM] [OctOSO3] Is substituted with

또한, 상기 디아크릴레이트계 지지체는 예컨데, 1,6-헥산디올 프로록실레이트 디아크릴레이트(1,6-Hexanediol propoxylate diacrylate), 글리세롤 1,3-디글리세롤레이트 디아크릴레이트(Glycerol 1,3-diglycerolate diacrylate), 에틸렌 글리콜 디아크릴레이트(Ethylene glycol diacrylate), 폴리(에틸렌 글리콜) 디아크릴레이트(Poly(ethylene glycol) diacrylate), 폴리(프로필렌 글리콜) 디아크릴레이트(In addition, the diacrylate-based support is, for example, 1,6-hexanediol propoxylate diacrylate (glycerolol 1,3- glycerol 1,3-diglycerol diacrylate) diglycerolate diacrylate, ethylene glycol diacrylate, poly (ethylene glycol) diacrylate, poly (propylene glycol) diacrylate (

Poly(propylene glycol) diacrylate), 프로필렌 글리콜 글리세롤레이트 디아크릴레이트(Propylene glycol glycerolate diacrylate), 트리(프로필렌 글리콜) 글리세롤레이트 디아크릴레이트(Tri(propylene glycol) glycerolate diacrylate)과 같이 탄소 이중 결합이 있는 모노머 또는 올리고머로서 자외선에 의하여 중합반응을 일으키는 다양한 디아크릴레이트계 물질로 치환 가능하다.Monomers with carbon double bonds, such as poly (propylene glycol) diacrylate, propylene glycol glycerolate diacrylate, tri (propylene glycol) glycerol diacrylate (Tri) or As an oligomer, it can be substituted with various diacrylate type materials which cause a polymerization reaction by ultraviolet rays.

또한, 상기 HOMPP는 벤조인(benzoin), 벤질(benzil), 1-히드릭시 시클로헥실 펜닐 케톤(1-Hydrixy cyclohexyl phenyl ketone; HPK), 2,3,6-트리메틸벤조일디페닐포스파인 옥사이드(2,3,6-trimethylbenzoyldiphenylphosphine oxide; TPO), 4-페닐벤조페논(4-phenylbenzophenone; PBP) 등으로 치환가능하다.
In addition, the HOMPP is benzoin (benzil), benzyl (benzil), 1-hydric cyclohexyl phenyl ketone (1-Hydrixy cyclohexyl phenyl ketone (HPK), 2,3,6-trimethylbenzoyldiphenylphosphine oxide ( 2,3,6-trimethylbenzoyldiphenylphosphine oxide (TPO), 4-phenylbenzophenone (PBP) and the like.

마지막으로, 탑 게이트 트랜지스터의 경우 상기 기판에 게이트 전극을 형성한다. 본 실시예에 따른 게이트 전극의 형성 방법은 종래의 다양한 방법에 따른 게이트 전극의 형성 방법에 일체로 합체되고 따라서 상세한 설명을 생략한다. Finally, in the case of the top gate transistor, a gate electrode is formed on the substrate. The method for forming the gate electrode according to the present embodiment is integrated into the method for forming the gate electrode according to various conventional methods, and thus detailed description thereof is omitted.

한편, 본 실시예는 탑 게이트 랜덤 네트워크 트랜지스터의 제조 방법을 기초로 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 탑 게이트 구조 외에 바텀 게이트 랜덤 네트워크 트랜지스터에도 충분히 적용가능하다는 것을 이해할 것이다.
Meanwhile, the present embodiment has been described based on a method of manufacturing a top gate random network transistor, but a person having ordinary knowledge in the art to which the present invention pertains can apply the present invention to a bottom gate random network transistor in addition to the top gate structure. I will understand that.

도2(a)는 본 발명의 바람직한 실시예에 따라 소스 및 드레인 전극 사이에 나노 로드가 분포되어 있는 모습을 도시하는 도면으로서, 전극 사이의 나노 로드가 랜덤 네트워크 형식으로 결합된 것을 볼 수 있다. 또한, 도 2(b)는 전극 사이의 나노 로드의 형태와 결정성을 나타내는 도면으로서, 약 5㎛의 길이와 약 300nm의 두께를 갖고 단결정으로 합성되어 있음을 확인할 수 있다.
FIG. 2 (a) is a view showing a state in which nanorods are distributed between source and drain electrodes according to a preferred embodiment of the present invention, and it can be seen that nanorods between electrodes are coupled in a random network form. In addition, Figure 2 (b) is a diagram showing the shape and crystallinity of the nanorods between the electrodes, it can be seen that it is synthesized as a single crystal having a length of about 5㎛ and about 300nm thickness.

도 3(a) 및 도 3(b)는 도 2(a)에 도시된 형태의 나노 로드를 이용하여 바텀 게이트 트랜지스터를 형성한 경우의 출력 특성 결과를 도시하는 도면이다. 도 3(a)에서 0volt 부근에서의 특성이 직선 형태가 아닌 것을 볼 수 있는데, 이는 도 3(a)에 따른 소자 소자가 오믹(ohmic)이 아님을 보여주는 것이다. 또한, 도 3(b)는 바텀 게이트 트랜지스터의 전이(transfer) 특성을 분석한 결과를 도시하는데, 모빌리티, 온/오프 비(on/off ratio), 문턱 전압 등 소자의 특성이 전체적으로 저조함을 확인할 수 있다.
3 (a) and 3 (b) are diagrams showing the output characteristic results when the bottom gate transistor is formed using the nanorod of the type shown in FIG. 2 (a). It can be seen from FIG. 3 (a) that the characteristic around 0 volts is not linear, which shows that the device according to FIG. 3 (a) is not ohmic. In addition, Figure 3 (b) shows the results of analyzing the transfer characteristics of the bottom gate transistor, it is confirmed that the characteristics of the device, such as mobility, on / off ratio (threshold voltage), the overall low Can be.

도 4는 본 발명의 바람직한 실시예에 따라 형성된 탑 게이트 랜덤 네트워크 트랜지스터의 구조를 개략적으로 도시하는 도면이다. 도 4(a)의 좌측 도면은 탑 게이트 방식으로 유전층을 형성한 후 자외선 조사 및 에칭을 수행하기 전의 상태를 도시하는 도면이고, 우측 도면은 좌측 도면에서 네모로 표시된 영역에 UV를 조사하여 이온 겔을 경화시키고 경화되지 않은 부분에 HCl(0.5%) 용액이 스며들게 하여 ZnO를 에칭함으로서 이온 겔이 패터닝된 구조를 도시하는 도면이다. 또한, 도 4(b)는 본 발명의 바람직한 실시예에 따른 트랜지스터를 탄성 기판 위에 형성된 경우를 도시하는 사진으로 탄성 소자로 이용가능함을 보여준다.
4 is a diagram schematically showing the structure of a top gate random network transistor formed in accordance with a preferred embodiment of the present invention. The left view of FIG. 4 (a) is a view showing a state before forming a dielectric layer by a top gate method and before performing ultraviolet irradiation and etching, and the right view shows an ion gel by irradiating UV to an area indicated by a square in the left view. Is a diagram showing a structure in which an ion gel is patterned by etching and ZnO etching by injecting HCl (0.5%) solution into the uncured portion. 4 (b) shows that the transistor according to the preferred embodiment of the present invention is formed on an elastic substrate and can be used as an elastic element.

또한, 도 5는 본 발명의 바람직한 실시예에 따른 탑 게이트 랜덤 네트워크 트랜지스터의 특성을 도시하는 도면이다. 본 실시예에 따른 트랜지스터는 Au 전극과 ZnO 채널 간에 높은 쇼트키 장벽(Schottky barrier)에도 불구하고 선형의 전류-전압 특성을 갖는 것을 볼 수 있다. 구체적으로, 도 5(a)는 도 4(a)에 도시된 소자의 출력 특성을 도시한다. 또한, 도 5(a)에 삽입된 도면은 오믹 특성이 나타나는 이유를 설명하는데, 낮은 전압구동이 가능하며, Au 전극을 사용했음에도 불구하고 0volt 부근에서 직선형태의 오믹(ohmic) 특성을 확인할 수 있다. 또한, 이온 겔의 높은 커패시턴스(capacitance)는 ZnO의 페르미 레벨(fermi level)을 변화시키고 결과적으로 Au와 ZnO 사이의 장벽을 낮추어 전자의 터널링을 가능하게 하므로, ZnO와 Au 사이에 낮은 저항상태를 유지할 수 있음을 보여준다. 5 is a diagram showing the characteristics of the top gate random network transistor according to the preferred embodiment of the present invention. The transistor according to the present embodiment can be seen to have a linear current-voltage characteristic in spite of the high Schottky barrier between the Au electrode and the ZnO channel. Specifically, FIG. 5 (a) shows the output characteristics of the device shown in FIG. 4 (a). In addition, the drawing inserted in FIG. 5 (a) explains the reason why the ohmic characteristic appears. Low voltage driving is possible, and even though the Au electrode is used, the linear ohmic characteristic can be confirmed near 0 volt. . In addition, the high capacitance of the ion gel changes the fermi level of ZnO and consequently lowers the barrier between Au and ZnO to enable tunneling of electrons, thus maintaining a low resistance state between ZnO and Au. Shows that it can.

도 5(b)는 도 4(a)에 도시된 소자의 전이 특성을 나타내는데, 낮은 구동전압에서 우수한 특성을 갖는 것을 확인할 수 있다. FIG. 5 (b) shows the transition characteristics of the device shown in FIG. 4 (a), and it can be seen that it has excellent characteristics at a low driving voltage.

또한, 도 5(c)는 전극 사이에 ZnO 나노 로드의 밀도에 따른 특성의 변화를 나타내다. 위의 도면은 나노 로드의 밀도가 증가함으로써 전류가 많이 흐르는 것을 보여주고, 가운데 도면은 밀도가 증가함으로서 게이트 커플링 및 차폐효과로 인해, off 전류가 크게 커져 on/off ratio가 낮아지는 것을 보여주고, 아래 도면은 밀도가 증가해서 게이트 커플링 및 차폐효과로 인해서 S 특성이 저조해지는 것을 보여준다. 이것은 나노 로드가 충진된 경우에도, 밀도가 높아지면 우수한 특성을 유지할 수 없으므로 적정한 밀도 제어가 필요함을 의미하는데, 밀도의 제어는 합성시간을 통해 제어가능하다. In addition, Figure 5 (c) shows the change in characteristics according to the density of the ZnO nanorods between the electrodes. The figure above shows that the current flows a lot by increasing the density of the nanorods, and the figure shows that the off current increases due to the gate coupling and shielding effect as the density increases, and the on / off ratio is lowered. The figure below shows that the S characteristic is lowered due to the increase in density due to the gate coupling and shielding effects. This means that even when the nanorods are filled, it is not possible to maintain excellent characteristics when the density is high, so that proper density control is required, and the density control can be controlled through the synthesis time.

도 5(d)는 도 4(a)에 도시된 소자를 벤딩 테스트(bending test)한 결과를 도시한다. 도 5(d)에 따르면, 이온 겔이 경화되면서 나노 로드의 형태를 고정시켜, 탄성 소자의 기본적인 특성인 벤딩 테스트에서 높은 안정성을 보이는 것을 확인할 수 있다.
FIG. 5D illustrates a result of a bending test of the device illustrated in FIG. 4A. According to Figure 5 (d), the ion gel is cured to fix the shape of the nanorods, it can be seen that the high stability in the bending test, which is the basic characteristics of the elastic device.

도 6(a)는 본 발명의 바람직한 실시예에 따라 형성한 p/n 인버터의 구조를 개략적으로 도시하는 도면이다. 도 6(a)에 따른 소자는 Au 전극과 ZnO 채널 간의 높은 쇼트키 장벽이 제거되어 p/n 소자를 단일 전극을 이용하여 제작할 수 있으므로 공정상의 효율을 높일 수 있다. 도 6(a)에서 소자 내의 p-형 재료는 poly(3-hexylthiophene)(P3HT) 섬유를 이용하였으며 유연한 기판을 바탕으로 유기(P3HT)/무기(ZnO) 하이브리드 인버터(inverter)를 제작하였다. 도 6(b)는 도 6(a)에 따른 소자를 탄성 기판 위에서 제작한 경우를 예시하는 사진이다. 또한, 도 6(c)는 도 6(b)에 따른 소자의 출력 특성을 도시하는 도면인데, 낮은 구동 전압에서 약 12의 출력을 갖는 것을 확인할 수 있다.
6A is a diagram schematically showing the structure of a p / n inverter formed in accordance with a preferred embodiment of the present invention. The device according to FIG. 6 (a) can remove the high Schottky barrier between the Au electrode and the ZnO channel, so that the p / n device can be manufactured using a single electrode, thereby improving process efficiency. In FIG. 6 (a), poly (3-hexylthiophene) (P3HT) fiber was used as the p-type material in the device, and an organic (P3HT) / inorganic (ZnO) hybrid inverter was fabricated based on a flexible substrate. FIG. 6B is a photograph illustrating a case in which the device according to FIG. 6A is manufactured on an elastic substrate. 6 (c) is a diagram showing the output characteristics of the device according to FIG. 6 (b), it can be seen that it has an output of about 12 at a low driving voltage.

이상으로 본 발명의 바람직한 실시예에 따른 랜덤 네트워크 트랜지스터 및 그 제조방법을 상세하게 설명하였다. 하지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상기 실시예에 대한 다양한 수정 및 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 범위는 오직 뒤에서 설명할 특허청구범위에 의해서만 한정된다.The random network transistor and its manufacturing method according to the preferred embodiment of the present invention have been described in detail above. However, one of ordinary skill in the art appreciates that various modifications and variations can be made to the above embodiments. Accordingly, the scope of the present invention is limited only by the claims that follow.

Claims (16)

소정의 기판 위에 형성된 소스 전극 및 드레인 전극;
상기 소스 전극 및 드레인 전극 사이에 배치되고, 랜덤 네트워크 구조로 형성되어 소스 전극 및 드레인 전극 사이에서 전자 이동용 채널을 제공하는 복수의 나노 로드;
상기 소스 전극 및 드레인 전극의 적어도 일부와, 상기 나노 로드 상에 형성되는 유전층;을 포함하고,
상기 유전층은 상기 복수의 나노 로드 사이에 충진된 구조의 이온 겔(ion-gel) 상태이고, 상기 이온 겔은 [EMIM][TFSI]을 포함하는 것을 특징으로 하는 랜덤 네트워크 트랜지스터.
A source electrode and a drain electrode formed on a predetermined substrate;
A plurality of nanorods disposed between the source electrode and the drain electrode and formed in a random network structure to provide a channel for electron movement between the source electrode and the drain electrode;
At least a portion of the source electrode and the drain electrode, and a dielectric layer formed on the nanorod;
The dielectric layer is an ion gel (ion-gel) state of the structure filled between the plurality of nano-rods, the ion gel comprises [EMIM] [TFSI].
제 1항에 있어서, 상기 랜덤 네트워크 트랜지스터는 상기 유전층 상에 형성되는 게이트 전극을 더 포함하는 것을 특징으로 하는 랜덤 네트워크 트랜지스터.The random network transistor of claim 1, wherein the random network transistor further comprises a gate electrode formed on the dielectric layer. 제 1항에 있어서, 상기 나노 로드는 ZnO인 것을 특징으로 하는 랜덤 네트워크 트랜지스터.The random network transistor of claim 1, wherein the nanorod is ZnO. 삭제delete 삭제delete 제 1항 내지 3항 중 어느 한 항에 있어서, 상기 소스 전극 및 드레인 전극은 Au인 것을 특징으로 하는 랜덤 네트워크 트랜지스터.The random network transistor of any one of claims 1 to 3, wherein the source electrode and the drain electrode are Au. 제 2항에 있어서, 상기 게이트 전극은 Au인 것을 특징으로 하는 랜덤 네트워크 트랜지스터.3. The random network transistor of claim 2, wherein the gate electrode is Au. 소정의 기판 위에 소스 전극 및 드레인 전극을 형성하는 제 1단계;
상기 소스 전극 및 드레인 전극 사이에 랜덤 네트워크 구조의 전자 이동용 채널인 복수의 나노 로드를 형성하는 단계로서, 상기 소스 전극 및 드레인 전극이 형성된 기판을 HMT 와 Zn(OH)2의 혼합 용액에 침지하는 단계를 포함하는 제 2단계; 및
상기 소스 전극 및 드레인 전극의 적어도 일부 및 상기 복수의 나노 로드 위에 유전층을 형성하는 제 3단계를 포함하고,
상기 제 3 단계는: 상기 소스 전극, 상기 드레인 전극 및 상기 복수의 나노 로드 위에 이온 겔 형성을 위한 혼합 용액을 도포하는 단계; 상기 이온 겔 위에 소정 형상으로 패터닝된 포토 마스크를 도포하는 단계; 자외선을 조사하여 포토 마스크가 덮히지 않은 이온 겔을 경화시키는 단계; 및 상기 포토 마스크를 제거한 후 경화되지 않은 이온 겔을 제거하는 단계를 포함하고,
상기 이온 겔 형성을 위한 혼합 용액은 [EMIM][TFSI]와, PEG-DA와, 2,2-디메톡시-2-페닐아세토페논(2,2-dimethoxy-2-phenylacetophenone; DMPA) 또는 HOMPP가 중량%로 88:8:4의 비율로 구성된 자외선 교차가능(crosslinkable) 용액인 것을 특징으로 하는 랜덤 네트워크 트랜지스터의 제조 방법.
Forming a source electrode and a drain electrode on a predetermined substrate;
Forming a plurality of nanorods, which are channels for electron movement of a random network structure, between the source electrode and the drain electrode, and immersing the substrate on which the source electrode and the drain electrode are formed in a mixed solution of HMT and Zn (OH) 2 ; A second step comprising a; And
Forming a dielectric layer on at least a portion of the source electrode and the drain electrode and the plurality of nanorods;
The third step includes: applying a mixed solution for ion gel formation on the source electrode, the drain electrode and the plurality of nanorods; Applying a photomask patterned into a predetermined shape on the ion gel; Irradiating ultraviolet light to cure the ion gel not covered with the photomask; And removing the uncured ion gel after removing the photo mask,
The mixed solution for forming the ion gel is [EMIM] [TFSI], PEG-DA, 2,2-dimethoxy-2-phenylacetophenone (2,2-dimethoxy-2-phenylacetophenone (DMPA) or HOMPP A method of manufacturing a random network transistor, characterized in that it is an ultraviolet crosslinkable solution composed of weight ratio of 88: 8: 4.
제 8항에 있어서, 상기 방법은 상기 제 3단계에 이어서, 상기 유전층 위에 게이트 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 랜덤 네트워크 트랜지스터의 제조 방법.10. The method of claim 8, further comprising, after the third step, forming a gate electrode over the dielectric layer. 제 8항에 있어서, 상기 유전층은 이온 겔인 것을 특징으로 하는 랜덤 네트워크 트랜지스터의 제조 방법.10. The method of claim 8, wherein the dielectric layer is an ion gel. 삭제delete 삭제delete 삭제delete 제 8항 내지 10항 중 어느 한 항에 있어서, 상기 나노 로드는 ZnO인 것을 특징으로 하는 랜덤 네트워크 트랜지스터의 제조 방법.The method of any one of claims 8 to 10, wherein the nanorod is ZnO. 제 8항 내지 10항 중 어느 한 항에 있어서, 상기 소스 전극 및 드레인 전극은 Au인 것을 특징으로 하는 랜덤 네트워크 트랜지스터의 제조 방법.The method of any one of claims 8 to 10, wherein the source electrode and the drain electrode are Au. 제 9항에 있어서, 상기 게이트 전극은 Au인 것을 특징으로 하는 랜덤 네트워크 트랜지스터의 제조 방법.10. The method of claim 9, wherein the gate electrode is Au.
KR1020110007361A 2011-01-25 2011-01-25 Field effect transistor having random network arrays and method for manufacturing the field effect transistor KR101234539B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110007361A KR101234539B1 (en) 2011-01-25 2011-01-25 Field effect transistor having random network arrays and method for manufacturing the field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110007361A KR101234539B1 (en) 2011-01-25 2011-01-25 Field effect transistor having random network arrays and method for manufacturing the field effect transistor

Publications (2)

Publication Number Publication Date
KR20120086115A KR20120086115A (en) 2012-08-02
KR101234539B1 true KR101234539B1 (en) 2013-02-19

Family

ID=46872035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110007361A KR101234539B1 (en) 2011-01-25 2011-01-25 Field effect transistor having random network arrays and method for manufacturing the field effect transistor

Country Status (1)

Country Link
KR (1) KR101234539B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180049558A (en) * 2016-11-03 2018-05-11 한국과학기술연구원 Fibrous transistor and method for manufacturing the same
KR101963506B1 (en) * 2017-07-26 2019-03-28 성균관대학교산학협력단 Electric device based on black phosphorous single channel with multi-function and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080097762A (en) * 2007-05-03 2008-11-06 삼성전자주식회사 Field effect transistor having germanium nanorod and method of manufacturing the same
KR20100047828A (en) * 2007-06-01 2010-05-10 노오쓰웨스턴 유니버시티 Transparent nanowire transistors and methods for fabricating same
KR20100110421A (en) * 2009-04-03 2010-10-13 연세대학교 산학협력단 Method for manufacturing nanocomposite electronic device having enhanced performance thereof and the device manufactured by the same method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080097762A (en) * 2007-05-03 2008-11-06 삼성전자주식회사 Field effect transistor having germanium nanorod and method of manufacturing the same
KR20100047828A (en) * 2007-06-01 2010-05-10 노오쓰웨스턴 유니버시티 Transparent nanowire transistors and methods for fabricating same
KR20100110421A (en) * 2009-04-03 2010-10-13 연세대학교 산학협력단 Method for manufacturing nanocomposite electronic device having enhanced performance thereof and the device manufactured by the same method

Also Published As

Publication number Publication date
KR20120086115A (en) 2012-08-02

Similar Documents

Publication Publication Date Title
US9184300B2 (en) Transistor, method of manufacturing the same, and electronic device including transistor
CN109638156B (en) Flexible display panel and manufacturing method thereof
CN105097831A (en) Low temperature poly-silicon back plate, fabrication method thereof and light-emitting device
US9006715B2 (en) Electronic device
KR20090098033A (en) Thin film transistor and method of manufacturing the same
DE112009000595T5 (en) Electronic components and methods of making the same using solution technology based methods
CN106298957B (en) Thin film transistor, preparation method thereof, array substrate and display device
US9837609B2 (en) Method for manufacturing an organic electronic device and organic electronic device
JP2015211212A (en) Tft array substrate, and method of manufacturing the same
TWI402968B (en) Pixel structure, method for fabricating the same and method for fabricating electric device
KR101427776B1 (en) Quasi-surface emission vertical-type organic light-emitting transistors and method for manufacturing the same
KR101234539B1 (en) Field effect transistor having random network arrays and method for manufacturing the field effect transistor
JP2017208532A (en) Method for manufacturing dual gate thin-film transistor of fully-self-aligned type
JP5738868B2 (en) Organic dual gate memory and manufacturing method thereof
WO2018076960A1 (en) Semiconductor thin-film and manufacturing method thereof, thin-film transistor, and display apparatus
US10985320B2 (en) Organic transistor and manufacturing method thereof, array substrate, display device
JP2007266298A (en) Organic transistor and method for manufacturing organic transistor
JP6073219B2 (en) Reinforced semiconductor device using photoactive organic material and method for manufacturing the same
CN1910756A (en) Transistor manufacture
CN105551967B (en) The production method of N-type TFT
CN111477742A (en) Organic thin film transistor and preparation method thereof
CN110970308B (en) Thin film transistor and manufacturing method of heterojunction active layer thereof
US9798208B2 (en) TFT substrate, TFT switch and manufacturing method for the same
WO2015172472A1 (en) Thin film transistor and manufacturing method therefor, array substrate and display device
JP2009277710A (en) Organic transistor, method of manufacturing organic transistor, organic transistor array, and display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160202

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee