KR101232050B1 - Lmethod for fabricating liquid crystal dispaly device - Google Patents

Lmethod for fabricating liquid crystal dispaly device Download PDF

Info

Publication number
KR101232050B1
KR101232050B1 KR1020050136339A KR20050136339A KR101232050B1 KR 101232050 B1 KR101232050 B1 KR 101232050B1 KR 1020050136339 A KR1020050136339 A KR 1020050136339A KR 20050136339 A KR20050136339 A KR 20050136339A KR 101232050 B1 KR101232050 B1 KR 101232050B1
Authority
KR
South Korea
Prior art keywords
layer
forming
substrate
liquid crystal
solvent
Prior art date
Application number
KR1020050136339A
Other languages
Korean (ko)
Other versions
KR20070072274A (en
Inventor
채기성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050136339A priority Critical patent/KR101232050B1/en
Publication of KR20070072274A publication Critical patent/KR20070072274A/en
Application granted granted Critical
Publication of KR101232050B1 publication Critical patent/KR101232050B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Nanotechnology (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)

Abstract

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로서, 본 발명은 기판상에 다수의 나노튜브가 포함된 용매층을 형성하는 단계; 상기 용매층에 포함된 다수의 나노튜브를 일방향으로 집중시켜 상기 기판에 나노튜브층을 형성하는 단계; 상기 용매층을 제거한후 상기 나노튜브층의 양측에 소스/드레인전극을 형성하는 단계; 상기 소스/드레인전극을 포함한 기판상에 상기 층간절연막을 형성하는 단계; 및 상기 층간절연막상에 게이트전극을 형성하는 단계를 포함하여 구성된다.The present invention relates to a liquid crystal display device and a method for manufacturing the same, the present invention comprises the steps of forming a solvent layer including a plurality of nanotubes on a substrate; Forming a nanotube layer on the substrate by concentrating a plurality of nanotubes included in the solvent layer in one direction; Removing the solvent layer and forming source / drain electrodes on both sides of the nanotube layer; Forming the interlayer insulating film on the substrate including the source / drain electrodes; And forming a gate electrode on the interlayer insulating film.

용매층. 나노튜브, 탄성탬플레이트, 스탬프 Solvent layer. Nanotube, Elastic Template, Stamp

Description

액정표시소자 제조방법{LMETHOD FOR FABRICATING LIQUID CRYSTAL DISPALY DEVICE}Liquid crystal display device manufacturing method {LMETHOD FOR FABRICATING LIQUID CRYSTAL DISPALY DEVICE}

도 1a 내지 도 1e는 종래기술에 따른 액정표시소자의 박막트랜지스터 제조방법을 나타내는 공정단면도.1A to 1E are cross-sectional views illustrating a method of manufacturing a thin film transistor of a liquid crystal display device according to the related art.

도 2는 본 발명에 따른 액정표시소자 제조방법을 설명하기 위한 개략도로서, 용매에 부유하고 있는 나노물질이 형성된 기판 구조를 도시한 개략도.FIG. 2 is a schematic view illustrating a method of manufacturing a liquid crystal display device according to the present invention, illustrating a substrate structure in which nanomaterials suspended in a solvent are formed.

도 3은 본 발명에 따른 액정표시소자 제조방법을 설명하기 위한 평면도로서, 나노물질이 액체인 용매에 부유하고 있는 상태를 도시한 개략도.3 is a plan view illustrating a method of manufacturing a liquid crystal display device according to the present invention, and a schematic view showing a state in which the nanomaterial is suspended in a solvent that is a liquid.

도 4는 본 발명에 따른 액정표시소자의 제조방법을 설명하기 위한 개략도로서, 상기 용매에 부유하고 있는 나노물질에 전계를 인가하였을때의 나노물질의 배열상태를 도시한 개략도.4 is a schematic view for explaining a method of manufacturing a liquid crystal display device according to the present invention, which is a schematic diagram showing an arrangement state of nanomaterials when an electric field is applied to the nanomaterials suspended in the solvent.

도 5는 본 발명에 따른 액정표시소자의 제조방법을 설명하기 위한 개략도로서, 도 4의 전계인가시의 나노물질의 배열상태를 도시한 평면도.FIG. 5 is a schematic view for explaining a method of manufacturing a liquid crystal display device according to the present invention, a plan view showing an arrangement state of nanomaterials when the electric field is applied to FIG.

도 6a는 본 발명에 따른 액정표시소자의 제조방법에 있어서, 전계인가시의 나노물질의 배열상태를 도시한 개략도.6A is a schematic diagram showing an arrangement of nanomaterials when an electric field is applied in the method of manufacturing a liquid crystal display device according to the present invention;

도 6b는 본 발명에 따른 액정표시소자의 제조방법에 있어서, 용매를 건조시킨 상태의 개략도.6B is a schematic view of a state in which a solvent is dried in the method of manufacturing a liquid crystal display device according to the present invention.

도 7a 내지 도 7d는 본 발명에 따른 액정표시소자 제조방법을 설명하기 위한 공정단면도로서, 나노튜브층을 이용한 액정표시소자 제조공정을 도시한 공정단면도.7A to 7D are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to the present invention, illustrating a process for manufacturing a liquid crystal display device using a nanotube layer.

**********도면의 주요부분에 대한 부호의 설명********************** Description of the symbols for the main parts of the drawings ************

101 : 기판 103 : 용매층101 substrate 103 solvent layer

105 : 나노튜브 111 : 플레이트105: nanotube 111: plate

113 : 전극 123 : 나노튜브층 1127a : 소스전극 127b : 드레인전극 129 : 보호층 131 : 게이트전극113 electrode 123 nanotube layer 1127a source electrode 127b drain electrode 129 protective layer 131 gate electrode

삭제delete

삭제delete

본 발명은 액정표시소자 제조방법에 관한 것으로서, 보다 상세하게는 탄성 템플레이트(template)를 사용하는 스탬프방식으로 선택적 에천트 내성을 갖는 층을 형성하므로서 간단한 식각공정이 진행되도록하는 액정표시소자 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a liquid crystal display device, and more particularly, to a method of manufacturing a liquid crystal display device in which a simple etching process is performed by forming a layer having selective etchant resistance by a stamp method using an elastic template. It is about.

액정표시장치(Liquid Crystal Display Device: 이하 LCD라 칭한다.)는 경량, 박형, 및 저소비전력등의 특성을 갖기 때문에 음극선관(CRT: Cathode Ray Tube)을 대신하여 각종 정보기기의 단말기 또는 비디오기기 등에 사용되고 있다. 특히, 박막트랜지스터가 구비된 TFT-LCD는 응답특성이 우수하고, 고화소수에 적합하기 때문 에 고화질 및 대형 표시장치를 실현할 수 있다.Liquid crystal display devices (hereinafter referred to as LCDs) have characteristics such as light weight, thinness, and low power consumption, so that they can be used for terminals or video devices of various information devices in place of cathode ray tubes (CRT). It is used. In particular, TFT-LCD equipped with a thin film transistor has excellent response characteristics and is suitable for high pixel number, thereby realizing high quality and large display devices.

이와 같은 평판표시장치(Flat Panel Display)에서는 각각의 화소에 박막 트랜지스터와 같은 능동소자가 구비되어 표시소자를 구동하는데, 이러한 방식의 표시소자의 구동방식을 흔히 액티브 매트릭스(Active Matrix) 구동방식이라 한다. In such a flat panel display, an active element such as a thin film transistor is provided in each pixel to drive a display element. The driving method of the display element of this type is often referred to as an active matrix driving method. .

이러한 액티브 매트릭스방식에서는 상기한 능동소자가 매트릭스형식으로 배열된 각각의 화소에 배치되어 해당 화소를 구동하게 된다.In such an active matrix system, the active elements are arranged in respective pixels arranged in a matrix form to drive the corresponding pixels.

이러한 일반적인 액티브 매트릭스방식의 액정표시소자에 대해 개략적으로 설명하면 다음과 같다.The general active matrix liquid crystal display device is described as follows.

도면에 도시하지 않았지만, 일반적인 액정표시소자는 종횡으로 N×M개의 화소가 배열되는 박막트랜지스터 액정표시소자의 각 화소는 외부의 구동회로로부터 주사신호가 인가되는 게이트라인(미도시)과 화상신호가 인가되는 데이터라인(미도시2의 교차영역에 형성된 박막트랜지스터(미도시)를 포함하여 구성된다. Although not shown in the drawings, each pixel of a thin film transistor liquid crystal display device having N × M pixels arranged vertically and horizontally has a gate line (not shown) and an image signal to which scan signals are applied from an external driving circuit. It includes a data line (a thin film transistor (not shown) formed in the intersection region of the not shown 2) to be applied.

여기서, 상기 박막트랜지스터(미도시)는 게이트라인(미도시)에서 분기된 게이트전극(미도시)과 신호선에서 분기된 소스전극(미도시) 및 화소전극(미도시)과 연결된 드레인전극(미도시) 그리고, 상기 소스전극(미도시)과 드레인전극(미도시)사이에 형성된 반도체층(미도시)으로 구성되어 있다.The thin film transistor (not shown) may include a gate electrode (not shown) branched from a gate line (not shown), a source electrode (not shown) branched from a signal line, and a drain electrode connected to a pixel electrode (not shown). And a semiconductor layer (not shown) formed between the source electrode (not shown) and the drain electrode (not shown).

또한, 상기 박막트랜지스터(미도시)는 게이트라인(미도시)을 통해 게이트전극(미도시)에 전압이 가해지면, 데이터라인(미도시)을 통해 소스전극(미도시)에 인가되는 데이터전압을 반도체채널층(미도시)을 통하여 드레인전극(미도시)으로 인가하는 역할을 한다.In addition, when the voltage is applied to the gate electrode (not shown) through the gate line, the thin film transistor (not shown) receives a data voltage applied to the source electrode (not shown) through the data line (not shown). It serves to apply to the drain electrode (not shown) through the semiconductor channel layer (not shown).

그리고, 상기 드레인전극에 데이터전압이 인가되면, 데이터전극과 연결된 화소전극에 데이터전압이 인가되므로써 상기 화소의 화소전극과 공통전극(미도시)사이에 전압차가 발생한다. 그러면, 이러한 전압차로 인해 상기 화소전극과 공통전극(미도시)사이에 존재하고 있는 액정(미도시)의 분자배열이 변화되는데, 이 액정의 분자배열이 변화되므로써 화소의 광투과량이 변하게 된다.When a data voltage is applied to the drain electrode, a voltage difference is generated between the pixel electrode and the common electrode (not shown) of the pixel by applying the data voltage to the pixel electrode connected to the data electrode. Then, due to the voltage difference, the molecular arrangement of the liquid crystal (not shown) existing between the pixel electrode and the common electrode (not shown) is changed. As the molecular arrangement of the liquid crystal is changed, the light transmittance of the pixel is changed.

이렇게 데이터전압이 인가된 화소와 인가되지 않은 화소사이에 시각적인 차이가 발생하게 된다. In this way, a visual difference occurs between the pixel to which the data voltage is applied and the pixel to which no data voltage is applied.

따라서, 상기 액정표시소자는 이러한 시각적인 차이가 있는 화소들이 모임으로써 표시장치의 역할을 한다.Accordingly, the liquid crystal display device serves as a display device by collecting pixels having such visual differences.

한편, 이러한 표시장치의 역할을 하는 액정표시소자에 있어서의 박막트랜지스터 제조방법에 대해 도 1a 내지 도 1e를 참조하여 설명하면 다음과 같다.Meanwhile, a method of manufacturing a thin film transistor in a liquid crystal display device serving as a display device will be described with reference to FIGS. 1A to 1E as follows.

도 1a 내지 도 1e는 종래기술에 따른 액정표시소자의 박막트랜지스터 제조방법을 나타내는 공정단면도이다.1A to 1E are cross-sectional views illustrating a method of manufacturing a thin film transistor of a liquid crystal display device according to the related art.

도 1a를 참조하면, 기판(11)상에 투명물질인 ITO를 증착한후 포토리소그라피 공정기술을 이용한 제1마스크공정에 의해 노광 및 현상을 거쳐 이를 선택적으로 식각하여 게이트전극(13)을 형성한다.Referring to FIG. 1A, a gate electrode 13 is formed by depositing ITO, which is a transparent material, on a substrate 11 and selectively etching the same after exposure and development by a first mask process using a photolithography process technology. .

그다음, 도 1b를 참조하면, 기판전체에 걸쳐 게이트절연층(15)과 액티브층(17) 및 오믹콘택층(19) 그리고 금속도전층(21)을 차례로 적층한후 그위에 제2마스크공정을 진행하기 위해 감광막을 도포한한다.Next, referring to FIG. 1B, the gate insulating layer 15, the active layer 17, the ohmic contact layer 19, and the metal conductive layer 21 are sequentially stacked over the entire substrate, and then a second mask process is performed thereon. A photosensitive film is applied to proceed.

이어서, 상기 감광막을 회절노광마스크를 이용한 제2마스크공정에 의해 노광 및 현상을 거쳐 감광막패턴(23)을 형성한다.Subsequently, the photosensitive film is exposed and developed by a second mask process using a diffraction exposure mask to form the photosensitive film pattern 23.

그다음, 상기 감광막패턴(23)을 마스크로 상기 금속도전층(21)과 오믹콘택층(19) 및 액티브층(17)을 순차적으로 식각한다.Next, the metal conductive layer 21, the ohmic contact layer 19, and the active layer 17 are sequentially etched using the photoresist pattern 23 as a mask.

이어서, 도 1c를 참조하면, 에싱공정을 실시하여 채널부위상에 위치하는 금속도전층(21)부분이 드러나도록 한다.Subsequently, referring to FIG. 1C, an ashing process is performed to expose the metal conductive layer 21 positioned on the channel portion.

그다음, 도 1d를 참조하면, 상기 감광막패턴(23a)을 마스크로 상기 금속도전층(21)과 오믹콘택층(19)을 순차적으로 식각하여 소스전극(21a) 및 드레인전극(21b)을 동시에 형성한다. Next, referring to FIG. 1D, the metal conductive layer 21 and the ohmic contact layer 19 are sequentially etched using the photoresist pattern 23a as a mask to simultaneously form the source electrode 21a and the drain electrode 21b. do.

이어서, 도 1e를 참조하면, 상기 기판(11) 전체에 걸쳐서 보호층(25)을 형성한 후 제3마스크공정에 의해 상기 보호층(25)을 선택적으로 식각하여 상기 드레인전극(21b)을 노출시키는 콘택홀(27)을 형성한다. Subsequently, referring to FIG. 1E, after forming the protective layer 25 over the entire substrate 11, the protective layer 25 is selectively etched by a third mask process to expose the drain electrode 21b. Contact holes 27 are formed.

이어서, 상기 콘택홀(27)을 포함한 기판전체에 투명도전물질인 ITO를 증착한후 제4마스크공정에 의한 노광 및 현상을 거쳐 상기 투명도전층을 선택적으로 식각하여 상기 드레인전극(21b)과 전기적으로 접속하는 화소전극(29)을 형성한다. Subsequently, after depositing ITO, which is a transparent conductive material, on the entire substrate including the contact hole 27, the transparent conductive layer is selectively etched through exposure and development by a fourth mask process to electrically connect the drain electrode 21b. The pixel electrode 29 to be connected is formed.

그러나, 상기한 바와같이, 종래기술에 따른 액정표시소자 제조방법에 의하면 다음과 같은 문제점이 있다.However, as described above, the liquid crystal display device manufacturing method according to the prior art has the following problems.

종래기술에 따른 액정표시소자 제조방법에 의하면, 게이트전극을 형성하기 위한 제1마스크공정, 액티브층과 소스/드레인전극을 형성하기 위한 제2마스크공정, 드레인전극을 연결하기 위해 콘택홀을 형성하기 위한 제3마스크공정, 화소전극을 형성하기 위한 제4마스크공정 등 적어도 4마스크공정이 요구된다.According to the liquid crystal display device manufacturing method according to the prior art, the first mask process for forming the gate electrode, the second mask process for forming the active layer and the source / drain electrode, to form a contact hole for connecting the drain electrode At least four mask processes are required, such as a third mask process for forming and a fourth mask process for forming pixel electrodes.

따라서, 위에서와 같이 소자 제조시에 적어도 4회에 걸친 마스크 공정이 요구되기 때문에 제조공정이 복잡해지고 그로 인해 제조비용이 증가하게 되는 문제점이 있었다.Therefore, there is a problem in that the manufacturing process is complicated because the mask process is required at least four times during the device manufacturing as described above, thereby increasing the manufacturing cost.

더우기, UV광을 이용하는 포토리소그라피 공법에 의한 패터닝기술을 적용하기 때문에 공정시간이 많이 소요되는 문제점이 있다.Moreover, there is a problem in that it takes a lot of processing time because the patterning technique by the photolithography method using UV light is applied.

또한, 장비가 차지하는 공간이 넓고 장비가 고가라는 단점이 있어, 새로운 패턴 형성기술이 요구되어져 왔다.In addition, there is a disadvantage that the space occupied by the equipment and the equipment is expensive, a new pattern forming technology has been required.

이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 공정시간 단축으로 생산성을 향상시키고, 공정장비 단순화로 장비투자비를 절감시킬 수 있는 액정표시소자 제조방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for manufacturing a liquid crystal display device capable of improving productivity by shortening process time and reducing equipment investment cost by simplifying process equipment. .

상기 목적을 달성하기 위한 본 발명에 따른 액정표시소자는, 기판; 및 상기 기판상에 형성된 나노튜브층을 포함하는 것을 특징으로한다.Liquid crystal display device according to the present invention for achieving the above object, a substrate; And a nanotube layer formed on the substrate.

또한, 본 발명은 기판; 상기 기판상에 형성된 게이트전극; 상기 게이트전극을 포함한 기판상에 형성된 게이트절연막; 상기 게이트절연막상에 형성된 나노튜브층; 및 상기 나노튜브층양측에 형성된 소스/드레인전극을 포함하여 구성된 것을 특징으로한다.In addition, the present invention provides a semiconductor device comprising a substrate; A gate electrode formed on the substrate; A gate insulating film formed on the substrate including the gate electrode; A nanotube layer formed on the gate insulating film; And source / drain electrodes formed on both sides of the nanotube layer.

그리고, 본 발명은 기판상에 다수의 나노튜브가 포함된 용매층을 형성하는 단계; 상기 용매층에 포함된 다수의 나노튜브를 일방향으로 집중시켜 상기 기판에 나노튜브층을 형성하는 단계; 상기 용매층을 제거한후 상기 나노튜브층의 양측에 소스/드레인전극을 형성하는 단계; 상기 소스/드레인전극을 포함한 기판상에 상기 층간절연막을 형성하는 단계; 및 상기 층간절연막상에 게이트전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로한다.And, the present invention comprises the steps of forming a solvent layer containing a plurality of nanotubes on a substrate; Forming a nanotube layer on the substrate by concentrating a plurality of nanotubes included in the solvent layer in one direction; Removing the solvent layer and forming source / drain electrodes on both sides of the nanotube layer; Forming the interlayer insulating film on the substrate including the source / drain electrodes; And forming a gate electrode on the interlayer insulating film.

또한, 본 발명은 제1기판상에 형성된 나노튜브층; 상기 나노튜브층양측에 형성된 소스/드레인전극; 상기 소스/드레인전극상에 형성된 절연층; 상기 절연층상에 형성된 게이트전극; 상기 게이트전극을 포함한 절연층상에 형성된 보호층; 상기 보호층과 절연층에 형성되고 상기 드레인전극 일부를 노출시키는 콘택홀; 상기 콘택홀을 통해 상기 드레인전극과 접속하는 화소전극; 제2기판상에 형성된 블랙매트릭스와 컬러필터층; 및 상기 제2기판과 제1기판사이에 형성된 액정층을 포함하여 구성된 것을 특징으로한다.In addition, the present invention is a nanotube layer formed on the first substrate; Source / drain electrodes formed on both sides of the nanotube layer; An insulating layer formed on the source / drain electrodes; A gate electrode formed on the insulating layer; A protective layer formed on the insulating layer including the gate electrode; A contact hole formed in the protective layer and the insulating layer to expose a portion of the drain electrode; A pixel electrode connected to the drain electrode through the contact hole; A black matrix and a color filter layer formed on the second substrate; And a liquid crystal layer formed between the second substrate and the first substrate.

그리고, 본 발명은 제1기판상에 형성된 게이트전극; 상기 게이트전극상에 형성된 나노튜브층; 상기 나노튜브층양측에 형성된 소스/드레인전극; 상기 소스/드레인전극을 포함한 절연층상에 형성된 보호층; 상기 보호층에 형성되고 상기 드레인전극 일부를 노출시키는 콘택홀; 상기 콘택홀을 통해 상기 드레인전극과 접속하는 화소전극; 제2기판상에 형성된 블랙매트릭스와 컬러필터층; 및 상기 제2기판과 제1기판사이에 형성된 액정층을 포함하여 구성된 것을 특징으로한다.And, the present invention is a gate electrode formed on the first substrate; A nanotube layer formed on the gate electrode; Source / drain electrodes formed on both sides of the nanotube layer; A protective layer formed on the insulating layer including the source / drain electrodes; A contact hole formed in the protective layer and exposing a part of the drain electrode; A pixel electrode connected to the drain electrode through the contact hole; A black matrix and a color filter layer formed on the second substrate; And a liquid crystal layer formed between the second substrate and the first substrate.

또한, 본 발명은 제1기판상에 나노튜브층을 형성하는 단계; 상기 나노튜브층양측에 소스/드레인전극을 형성하는 단계; 상기 소스/드레인전극상에 절연층을 형성하는 단계; 상기 절연층상에 게이트전극을 형성하는 단계; 상기 게이트전극을 포함한 절연층상에 보호층을 형성하는 단계; 상기 보호층과 절연층에 상기 드레인전 극 일부를 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀을 통해 상기 드레인전극과 접속하는 화소전극을 형성하는 단계; 제2기판상에 블랙매트릭스와 컬러필터층을 형성하는 단계; 및 상기 제2기판과 제1기판사이에 액정층을 형성하는 단계를 포함하여 구성된 것을 특징으로한다.In addition, the present invention comprises the steps of forming a nanotube layer on the first substrate; Forming source / drain electrodes on both sides of the nanotube layer; Forming an insulating layer on the source / drain electrodes; Forming a gate electrode on the insulating layer; Forming a protective layer on the insulating layer including the gate electrode; Forming a contact hole exposing a part of the drain electrode in the protective layer and the insulating layer; Forming a pixel electrode connected to the drain electrode through the contact hole; Forming a black matrix and a color filter layer on the second substrate; And forming a liquid crystal layer between the second substrate and the first substrate.

이하, 본 발명에 따른 액정표시소자 제조방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, a method of manufacturing a liquid crystal display device according to the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 액정표시소자 제조방법을 설명하기 위한 개략도로서, 용매에 부유하고 있는 나노물질이 형성된 기판 구조를 도시한 개략도이다.2 is a schematic view for explaining a method of manufacturing a liquid crystal display device according to the present invention, which is a schematic view showing a substrate structure in which nanomaterials suspended in a solvent are formed.

도 3은 본 발명에 따른 액정표시소자 제조방법을 설명하기 위한 평면도로서, 나노물질이 액체인 용매에 부유하고 있는 상태를 도시한 개략도이다.3 is a plan view illustrating a method of manufacturing a liquid crystal display device according to the present invention, and is a schematic view showing a state in which nanomaterials are suspended in a solvent that is a liquid.

도 4는 본 발명에 따른 액정표시소자의 제조방법을 설명하기 위한 개략도로서, 상기 용매에 부유하고 있는 나노물질에 전계를 인가하였을때의 나노물질의 배열상태를 도시한 개략도이다.4 is a schematic view for explaining a method of manufacturing a liquid crystal display device according to the present invention, which is a schematic diagram showing an arrangement state of nanomaterials when an electric field is applied to the nanomaterials suspended in the solvent.

도 5는 본 발명에 따른 액정표시소자의 제조방법을 설명하기 위한 개략도로서, 도 4의 전계인가시의 나노물질의 배열상태를 도시한 평면도이다.FIG. 5 is a schematic view illustrating a method of manufacturing a liquid crystal display device according to the present invention, and is a plan view illustrating an arrangement state of nanomaterials when an electric field is applied to FIG. 4.

도 6a는 본 발명에 따른 액정표시소자의 제조방법에 있어서, 전계인가시의 나노물질의 배열상태를 도시한 개략도이다.6A is a schematic diagram showing an arrangement of nanomaterials when an electric field is applied in the method of manufacturing a liquid crystal display device according to the present invention.

도 6b는 본 발명에 따른 액정표시소자의 제조방법에 있어서, 용매를 건조시킨 상태의 개략도이다. 6B is a schematic view of a state in which a solvent is dried in the method of manufacturing a liquid crystal display device according to the present invention.

여기서는 탑게이트 방식의 액정표시소자 및 그 제조방법에 대해 주로 설명하였지만, 바텀 게이트 방식의 액정표시소자 및 그 제조방법에 대해서도 동일하게 적용된다.Here, the top gate liquid crystal display device and its manufacturing method have been mainly described, but the same applies to the bottom gate liquid crystal display device and its manufacturing method.

도 2 및 도 3을 참조하면, 기판(101)상에 액체인 용매(103)에 부유하고 있는 복수개의 나노튜브(105)를 박막형태로 전면 또는 원하는 위치에 증착한 상태이다. 이때, 상기 용매(103)내의 복수개의 나노튜브(105)는 랜덤(random)한 배열상태를 갖는다. 이때, 본 발명에서는 탄성 탬플레이트(template)를 사용하는 스탬프(stamp) 방식으로 선택적 에천트 내성을 갖는 층을 형성하므로서 간단한 식각공정이 진행되도록 한다. 여기서, 스탬핑(stamping)되는 물질은 SAM(self-assembly-material)으로서 약 100 Å 수준의 두께로서 박막을 형성한다.2 and 3, a plurality of nanotubes 105 suspended in a solvent 103 that is a liquid on a substrate 101 is deposited on a front surface or a desired position in a thin film form. In this case, the plurality of nanotubes 105 in the solvent 103 have a random arrangement. In this case, in the present invention, a simple etching process is performed by forming a layer having selective etchant resistance by a stamp method using an elastic template. Here, the material to be stamped is a self-assembly-material (SAM), which forms a thin film with a thickness of about 100 GPa.

도 4 및 도 5를 참조하면, 이렇게 기판(101)에 박막형태로 전면 또는 원하는 위치에 형성된 용매층(103)에 플레이트(111)에 마련된 (+), (-) 극성의 전압이 인가된 전극(113)을 상기 용매층(103) 표면에 위치시킴으로써 전계에 따라 나노튜브(105)가 전기적으로 분극이 진행되고, 전계방향에 평행하게 배열된다.4 and 5, an electrode to which voltages of (+) and (−) polarities provided on the plate 111 are applied to the solvent layer 103 formed on the front surface or a desired position in the form of a thin film on the substrate 101. By placing the 113 on the surface of the solvent layer 103, the nanotubes 105 are electrically polarized according to the electric field and arranged in parallel to the electric field direction.

또한, 도 6a를 참조하면, 기판(101)상에 형성된 용매층(103)에 박막형태로 전면 또는 원하는 위치에 (+), (-) 극성의 전압이 인가된 전극(113)을 상기 용매층(103) 표면에 위치시킨 후, 도 6b에서와 같이, 상기 용매층(103)을 건조함으로써 이들 복수의 나노튜브(105a)들이 한쪽방향으로 모여져 하나의 막형태를 이루게 된다.In addition, referring to FIG. 6A, an electrode 113 having a positive (+) and (−) polarity applied to a solvent layer 103 formed on a substrate 101 in the form of a thin film on a front surface or a desired position may be provided. 6B, the plurality of nanotubes 105a are gathered in one direction to form a film by drying the solvent layer 103 as shown in FIG. 6B.

이러한 특성을 나타내는 나노튜브를 이용한 액정표시소자 제조방법에 대해 도 7a 내지 도 7d를 참조하여 설명하면 다음과 같다.A method of manufacturing a liquid crystal display device using nanotubes exhibiting such characteristics will be described below with reference to FIGS. 7A to 7D.

도 7a 내지 도 7d는 본 발명에 따른 액정표시소자 제조방법을 설명하기 위한 공정단면도로서, 나노튜브층을 이용한 액정표시소자 제조공정을 도시한 공정단면도이다.7A to 7D are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to the present invention, and illustrating a process of manufacturing a liquid crystal display device using a nanotube layer.

도 7a를 참조하면, 기판(101)상에 다수의 나노튜브(105)가 랜덤한 배열상태로 포함된 용매층(103)을 형성한다.Referring to FIG. 7A, a solvent layer 103 including a plurality of nanotubes 105 in a random arrangement is formed on a substrate 101.

그다음, 도 7b를 참조하면, 상기 기판(101)상에 형성된 용매층(103)에 박막형태로 전면 또는 원하는 위치에 플레이트(111)에 마련된 (+), (-) 극성의 전압이 인가된 전극(113)을 상기 용매층(103)표면에 위치시킨후 상기 용매층(103)을 건조시켜 복수의 나노튜브층(123)을 기판(101)표면에 형성한다.Next, referring to FIG. 7B, an electrode to which voltages of (+) and (−) polarities provided on the plate 111 at the front surface or a desired position in a thin film form are applied to the solvent layer 103 formed on the substrate 101. After placing 113 on the surface of the solvent layer 103, the solvent layer 103 is dried to form a plurality of nanotube layers 123 on the surface of the substrate 101.

이어서, 도 7c를 참조하면, 상기 나노튜브층(123)을 포함한 기판(101)상에 도전층(127)을 증착한후 상기 도전층(127)상에 감광막(미도시)을 도포한후 이를 노광마스크를 이용한 노광 및 현상공정을 거쳐 감광막패턴을 형성한다.Subsequently, referring to FIG. 7C, the conductive layer 127 is deposited on the substrate 101 including the nanotube layer 123, and then a photosensitive film (not shown) is coated on the conductive layer 127. The photosensitive film pattern is formed through an exposure and development process using an exposure mask.

그다음, 상기 감광막패턴을 마스크로 상기 도전층(127)을 선택적으로 식각하여 소스/드레인전극(127a)(127b)를 형성한다.Next, the conductive layer 127 is selectively etched using the photoresist pattern as a mask to form source / drain electrodes 127a and 127b.

이어서, 도 7d를 참조하면, 상기 감광막패턴(미도시)을 제거하고, 상기 소스/드레인전극(127a)(127b)를 포함한 기판전체에 층간절연막(129)을 증착한후 그 위에 게이트 형성용 도전층(미도시)을 형성한다.Subsequently, referring to FIG. 7D, the photoresist pattern (not shown) is removed, an interlayer insulating layer 129 is deposited on the entire substrate including the source / drain electrodes 127a and 127b, and then a gate forming conductive layer is formed thereon. Form a layer (not shown).

그다음, 상기 도전층(미도시)상에 감광막(미도시)을 도포한후 이를 노광마스크를 이용한 노광 및 현상공정을 거쳐 감광막패턴(미도시)을 형성한다.Subsequently, a photoresist film (not shown) is coated on the conductive layer (not shown), and then a photoresist pattern (not shown) is formed through an exposure and development process using an exposure mask.

이어서, 상기 감광막패턴(미도시)을 마스크로 상기 도전층(미도시)을 선택적으로 패터닝하여 게이트전극(131)을 형성하므로써 액정표시소자의 박막트랜지스터 제조공정을 완료한다.Subsequently, the gate electrode 131 is formed by selectively patterning the conductive layer (not shown) using the photoresist pattern (not shown) as a mask to complete the thin film transistor manufacturing process of the liquid crystal display device.

한편, 도면에는 도시하지 않았지만, 상기 감광막패턴(미도시)을 제거한후, 기판전체에 보호층(미도시)을 증착한후 감광막을 이용한 마스크공정을 실시하여 상기 보호층(미도시)을 선택적으로 제거하여 상기 드레인전극(127b)을 노출시키는 콘택홀(미도시)을 형성한다. On the other hand, although not shown in the figure, after removing the photoresist pattern (not shown), a protective layer (not shown) is deposited on the entire substrate, and then performing a mask process using the photoresist to selectively select the protective layer (not shown). To form a contact hole (not shown) exposing the drain electrode 127b.

그다음, 도면에는 도시하지 않았지만, 상기 콘택홀을 포함한 보호층상에 ITO와 같은 투명물질로 이루어진 투명도전층(미도시)을 증착한후 이를 패터닝하여 상기 드레인전극(27b)와 전기적으로 접속하는 화소전극(미도시)을 형성한다.Next, although not shown in the drawings, a transparent conductive layer (not shown) made of a transparent material such as ITO is deposited on the protective layer including the contact hole and then patterned to form a pixel electrode electrically connected to the drain electrode 27b. Not shown).

한편, 도면에는 도시하지 않았지만, 상부기판(미도시)에는 블랙매트릭스와 컬러필터층 및 오버코트층 이외에 기타 다른 층들을 선택적으로 형성한다.Although not shown in the drawings, other layers other than the black matrix, the color filter layer, and the overcoat layer may be selectively formed on the upper substrate (not shown).

그다음, 상기 상부기판을 하부기판과 합착시킨후 이들 상부기판과 하부기판사이에 액정층(미도시)을 형성하므로써 액정표시소자 제조를 완료한다.Then, after the upper substrate is bonded to the lower substrate, a liquid crystal layer (not shown) is formed between the upper substrate and the lower substrate to complete the manufacture of the liquid crystal display device.

상기에서 설명한 바와같이, 본 발명에 따른 액정표시소자 제조방법에 의하면 다음과 같은 효과가 있다.As described above, the liquid crystal display device manufacturing method according to the present invention has the following effects.

본 발명에 따른 액정표시소자 제조방법에 의하면, 액체에 부유하고 있는 나노물질을 기판에 박막형태로 전면 또는 원하는 위치에 형성한후 상대적으로 (+), (-) 극성의 전압이 인가된 전극을 기판표면에 형성시키므로써 전계에 따라 나노물 질이 전기적으로 분극이 진행되고, 전계방향에 평행하게 배열된다. According to the liquid crystal display device manufacturing method according to the present invention, after forming the nano-material suspended in the liquid in the form of a thin film on the substrate or in the desired position, the electrode to which the voltage of relatively (+), (-) polarity is applied By forming on the surface of the substrate, the nanomaterials are electrically polarized according to the electric field and arranged in parallel to the electric field direction.

이렇게 배열된 상태에서 용매를 건조시키므로써 나노물질들은 배열된 상태로 기판위에 위치하게 된다. 이 나노물질이 반도체일 경우 TFT 어레이의 반도체 성층의 위치에 위치시켜 배열하게 되면 TFT 어레이를 나노반도체 물질로 쉽게 얻을 수 있다.By drying the solvent in this arrangement, the nanomaterials are placed on the substrate in the arrangement. If the nanomaterial is a semiconductor, the TFT array can be easily obtained as a nanosemiconductor material by arranging the semiconductor material in the position of the semiconductor layer of the TFT array.

또한, 탄성 템플레이트(template)를 사용하는 스탬프방식으로 선택적 에천트 내성을 갖는 층을 형성하므로써 간단한 식각공정을 진행할 수 있다.In addition, a simple etching process may be performed by forming a layer having a selective etchant resistance by a stamp method using an elastic template.

Claims (11)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 기판상에 다수의 나노튜브가 포함된 용매층을 형성하는 단계;Forming a solvent layer including a plurality of nanotubes on the substrate; 플레이트에 마련된 (+), (-) 극성의 전압이 인가된 전극을 상기 용매층 표면에 위치시킨 상태에서 상기 용매층에 전계를 인가한 후 상기 용매층을 건조시키는 공정을 통해 상기 용매층에 포함된 다수의 나노튜브를 일방향으로 집중시켜 상기 기판에 나노튜브층을 형성하는 단계; It is included in the solvent layer through a process of drying the solvent layer after applying an electric field to the solvent layer in a state in which the electrodes provided with voltages of (+) and (-) polarities provided on the plate are placed on the surface of the solvent layer. Concentrating the plurality of nanotubes in one direction to form a nanotube layer on the substrate; 상기 용매층을 제거한후 상기 나노튜브층의 양측에 소스/드레인전극을 형성하는 단계;Removing the solvent layer and forming source / drain electrodes on both sides of the nanotube layer; 상기 소스/드레인전극을 포함한 기판상에 층간절연막을 형성하는 단계; 및Forming an interlayer insulating film on the substrate including the source / drain electrodes; And 상기 층간절연막상에 게이트전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로하는 액정표시소자 제조방법.And forming a gate electrode on the interlayer insulating film. 삭제delete 삭제delete 삭제delete 제1기판상에 용매층을 형성하는 단계;Forming a solvent layer on the first substrate; 플레이트에 마련된 (+), (-) 극성의 전압이 인가된 전극을 상기 용매층 표면에 위치시킨 상태에서 상기 용매층에 전계를 인가한 후 상기 용매층을 건조시키는 공정을 통해 나노튜브층을 형성하는 단계;The nanotube layer is formed by applying an electric field to the solvent layer in a state where an electrode provided with voltages of (+) and (-) polarities provided on the plate is placed on the surface of the solvent layer, and then drying the solvent layer. Doing; 상기 나노튜브층 양측에 소스/드레인전극을 형성하는 단계;Forming source / drain electrodes on both sides of the nanotube layer; 상기 소스/드레인전극상에 절연층을 형성하는 단계;Forming an insulating layer on the source / drain electrodes; 상기 절연층상에 게이트전극을 형성하는 단계;Forming a gate electrode on the insulating layer; 상기 게이트전극을 포함한 절연층상에 보호층을 형성하는 단계;Forming a protective layer on the insulating layer including the gate electrode; 상기 보호층과 절연층에 상기 드레인전극 일부를 노출시키는Exposing a part of the drain electrode to the protective layer and the insulating layer; 콘택홀을 형성하는 단계;Forming a contact hole; 상기 콘택홀을 통해 상기 드레인전극과 접속하는 화소전극을 형성하는 단계;Forming a pixel electrode connected to the drain electrode through the contact hole; 제2기판상에 블랙매트릭스와 컬러필터층을 형성하는 단계; 및Forming a black matrix and a color filter layer on the second substrate; And 상기 제2기판과 제1기판사이에 액정층을 형성하는 단계를 포함하여 구성된 것을 특징으로하는 액정표시소자 제조방법.And forming a liquid crystal layer between the second substrate and the first substrate. 삭제delete
KR1020050136339A 2005-12-31 2005-12-31 Lmethod for fabricating liquid crystal dispaly device KR101232050B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050136339A KR101232050B1 (en) 2005-12-31 2005-12-31 Lmethod for fabricating liquid crystal dispaly device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050136339A KR101232050B1 (en) 2005-12-31 2005-12-31 Lmethod for fabricating liquid crystal dispaly device

Publications (2)

Publication Number Publication Date
KR20070072274A KR20070072274A (en) 2007-07-04
KR101232050B1 true KR101232050B1 (en) 2013-02-15

Family

ID=38507317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050136339A KR101232050B1 (en) 2005-12-31 2005-12-31 Lmethod for fabricating liquid crystal dispaly device

Country Status (1)

Country Link
KR (1) KR101232050B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017508A (en) * 2001-07-05 2003-01-17 Nec Corp Field effect transistor
KR20050060080A (en) * 2002-09-30 2005-06-21 나노시스, 인크. Large-area nanoenabled macroelectronic substrates and uses therefor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017508A (en) * 2001-07-05 2003-01-17 Nec Corp Field effect transistor
KR20050060080A (en) * 2002-09-30 2005-06-21 나노시스, 인크. Large-area nanoenabled macroelectronic substrates and uses therefor

Also Published As

Publication number Publication date
KR20070072274A (en) 2007-07-04

Similar Documents

Publication Publication Date Title
JP4607418B2 (en) Array substrate for liquid crystal display device and manufacturing method thereof
JP4833799B2 (en) Method for manufacturing pixel array substrate
KR101163576B1 (en) The array substrate for liquid crystal display device using organic semiconductor and Method of fabricating the same
KR101192073B1 (en) Fringe Field Switching mode Liquid Crystal Display device and fabrication method thereof
US9012898B2 (en) Electrophoretic display
KR20070072198A (en) Method for fabricating liquid crystal dispaly device
WO2014015637A1 (en) Display panel and fabrication method therefor, and display device
KR20110064248A (en) Method for fabricating liquid crystal display device
KR20120036116A (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
JP4995227B2 (en) Motherboard test line for thin film transistor and manufacturing method thereof
CN100501515C (en) Liquid crystal display device fabricating method
US6330042B1 (en) Liquid crystal display and the method of manufacturing the same
US6847413B2 (en) Liquid crystal display device and method for manufacturing the same
WO2000014600A1 (en) Active matrix liquid crystal device and method for producing the same
KR101232050B1 (en) Lmethod for fabricating liquid crystal dispaly device
KR101205767B1 (en) Method of fabricating the array substrate for liquid crystal display device using liquid type organic semiconductor material
KR101674208B1 (en) Method for fabricating line and Method for fabricating liquid crystal display device of using the same
KR20070072204A (en) Liquid crystal display device and method for fabricating liquid crystal dispaly device
KR20070121992A (en) Array substrate for liquid crystal display device and method of fabricating the same
CN100419554C (en) LCD device and method for fabricating the same
KR20090041032A (en) Flexible display device and method for manufacturing the same
KR20050104802A (en) Method for manufacturing lcd
KR101252480B1 (en) Liquid crystal display device and method for fabricating the same
KR101221950B1 (en) The array substrate for liquid crystal display device using organic semiconductor and Method of fabricating the same
KR101141535B1 (en) Forming method electrode pattern and method of fabricating liquid crystal display device using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee