KR101231630B1 - Display device and driving method thereof - Google Patents

Display device and driving method thereof Download PDF

Info

Publication number
KR101231630B1
KR101231630B1 KR1020060023413A KR20060023413A KR101231630B1 KR 101231630 B1 KR101231630 B1 KR 101231630B1 KR 1020060023413 A KR1020060023413 A KR 1020060023413A KR 20060023413 A KR20060023413 A KR 20060023413A KR 101231630 B1 KR101231630 B1 KR 101231630B1
Authority
KR
South Korea
Prior art keywords
signal
main clock
input
frequency
generating
Prior art date
Application number
KR1020060023413A
Other languages
Korean (ko)
Other versions
KR20070070001A (en
Inventor
신정욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to US11/404,854 priority Critical patent/US8223106B2/en
Priority to JP2006165737A priority patent/JP4856479B2/en
Publication of KR20070070001A publication Critical patent/KR20070070001A/en
Application granted granted Critical
Publication of KR101231630B1 publication Critical patent/KR101231630B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/33—Director till display
    • G05B2219/33261—Conversion of detected pulses to voltage, frequency to voltage convertor

Abstract

본 발명은, 다수의 구동모드 각각에 대응되는 다수의 입력주파수 중 하나를 갖는 입력신호를 생성하는 입력신호생성부와; 상기 입력신호와 기준신호를 사용하여 메인클럭을 생성하는 메인클럭생성부로서, 상기 메인클럭의 메인주파수는 상기 입력주파수에 따라 변환되고, 상기 기준신호의 기준주파수는 상기 구동모드의 변환에 관계없이 일정한 메인클럭생성부와; 상기 메인클럭을 사용하여 제어신호를 생성하는 제어신호생성부로서, 상기 제어신호는 상기 메인주파수에 따라 변환되는 제어신호생성부를 포함하는 디스플레이장치를 제공한다.The present invention includes an input signal generator for generating an input signal having one of a plurality of input frequencies corresponding to each of a plurality of driving modes; A main clock generator for generating a main clock using the input signal and the reference signal, wherein the main frequency of the main clock is converted according to the input frequency, and the reference frequency of the reference signal is independent of the conversion of the driving mode. A constant main clock generator; A control signal generator for generating a control signal using the main clock, wherein the control signal is provided with a display device including a control signal generator for converting according to the main frequency.

Description

디스플레이장치 및 그 구동방법{Display device and driving method thereof} Display device and driving method thereof

도 1은 종래의 아날로그타입 액정표시장치를 도시한 블록도.1 is a block diagram showing a conventional analog type liquid crystal display device.

도 2는 도 1의 액정패널을 도시한 도면.FIG. 2 illustrates the liquid crystal panel of FIG. 1. FIG.

도 3은 종래의 액정표시장치에서 메인클럭생성부와 타이밍컨트롤러를 도시한 도면.3 is a diagram illustrating a main clock generation unit and a timing controller in a conventional liquid crystal display.

도 4는 본 발명의 실시예에 따른 아날로그 타입 액정표시장치의 구동회로를 도시한 블록도.4 is a block diagram showing a driving circuit of an analog type liquid crystal display device according to an embodiment of the present invention;

도 5는 본발명의 실시예에 따른 액정표시장치를 구동하기 위한 방법을 나타낸 흐름도.5 is a flowchart illustrating a method for driving a liquid crystal display device according to an embodiment of the present invention.

<도면의 주요부분에 대한 간단한 설명>BRIEF DESCRIPTION OF THE DRAWINGS FIG.

100 : 타이밍컨트롤부 110 : 입력신호생성부100: timing control unit 110: input signal generation unit

120 : 제어신호생성부 200 : 메인클럭생성부120: control signal generation unit 200: main clock generation unit

210 : 분주기 220 : 위상차검출기210: frequency divider 220: phase difference detector

230 : 펄스-전압 변환기 240 : 전압제어발진기230: pulse-voltage converter 240: voltage controlled oscillator

OS : 구동모드신호 DIV1 : 입력신호OS: Drive mode signal DIV1: Input signal

DIV2 : 분주신호 Mclk : 메인클럭신호 DIV2: Division Signal Mclk: Main Clock Signal

Csync : 동기신호Csync: Sync Signal

본 발명은 디스플레이장치 및 그 구동방법에 관한 것이다.The present invention relates to a display device and a driving method thereof.

현재 디스플레이장치 중, 가장 많이 사용되고 있는 것은 CRT(cathode ray tube)이다. 그러나 CRT는 표시영역을 크게 하기 위해 대형화할수록 부피가 점점 더 커지고, 무게도 무거워져 설치면적이 넓어지고 휴대하기 어려운 단점이 있다. 따라서 장래 많은 수요가 예상되고 있는 벽걸이형 TV나, 휴대용컴퓨터의 모니터와 같은 디스플레이장치로는 적합하지 않다. Currently, the most used display device is a cathode ray tube (CRT). However, the CRT has a disadvantage in that as the size of the CRT is increased to increase the display area, the volume becomes larger and the weight becomes heavier. Therefore, it is not suitable as a display device such as a wall-mounted TV or a portable computer monitor, which is expected to have much demand in the future.

이러한 CRT의 단점을 극복하고자 동일한 표시영역의 CRT에 비해 두께가 얇고 무게가 가벼운 평판디스플레이장치(flat panel display device)들이 개발되고 있는 중이다. 이러한 평판디스플레이장치에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마 디스플레이패널(PDP:Plasma Display Panel), 유기전계발광소자(OLED : organic light emitting diode) 등이 있다. 이중, 현재 액정표시장치가 널리 사용되고 있다.In order to overcome the disadvantages of the CRT, flat panel display devices are being developed that are thinner and lighter than CRTs in the same display area. Such flat panel display apparatuses include liquid crystal displays (LCDs), plasma display panels (PDPs), organic light emitting diodes (OLEDs), and the like. Among them, liquid crystal displays are widely used at present.

액정표시장치는 소형 및 박형화와 저전력 소모의 장점을 가지며, 노트북 컴 퓨터, 사무자동화 기기, 오디오/비디오 기기 등으로 이용되고 있다. 특히, 스위칭 소자로서 박막트랜지스터(TFT : Thin Film Transistor)가 이용되는 액티브 매트릭스 타입(active matrix type) 액정표시장치는 동적인 이미지를 표시하기에 적합하다.LCDs have advantages of small size, thinness, and low power consumption, and are being used in notebook computers, office automation devices, and audio / video devices. In particular, an active matrix type liquid crystal display device using a thin film transistor (TFT) as a switching element is suitable for displaying a dynamic image.

액정표시장치는 외부시스템으로부터 데이터신호 및 제어신호를 입력받게 된다. 액정표시장치는, 데이터신호가 외부로부터 아날로그형태(analog form)로 입력되는 지 디지털형태(digital form)로 입력되는 지에 따라, 아날로그타입과 디지털타입으로 나뉘어진다.The liquid crystal display receives a data signal and a control signal from an external system. The liquid crystal display device is divided into an analog type and a digital type according to whether a data signal is input in an analog form or a digital form from an external source.

도 1은 종래의 아날로그타입 액정표시장치를 도시한 블록도이고, 도 2는 도 1의 액정패널을 도시한 도면이고, 도 3은 종래의 액정표시장치에서 메인클럭생성부와 타이밍컨트롤러를 도시한 도면이다.1 is a block diagram showing a conventional analog type liquid crystal display device, FIG. 2 is a view showing the liquid crystal panel of FIG. 1, and FIG. Drawing.

도 1 내지 3에 도시한 바와 같이, 아날로그타입 액정표시장치는 액정패널(2)과 구동회로부(26)를 포함한다. 구동회로부(26)는 일반적으로 인쇄회로기판(PCB : printed circuit board)(미도시)에 구성된다.As shown in FIGS. 1 to 3, the analog type liquid crystal display device includes a liquid crystal panel 2 and a driving circuit unit 26. The driving circuit unit 26 is generally configured on a printed circuit board (PCB) (not shown).

디코더(decoder ; 16)은 외부로부터 동기신호(Csync)와 아날로그형태의 R,G,B 데이터신호를 입력받게 된다. 데이터신호는 동기신호(Csync)에 동기화되어 입력된다. 디코더(16)는 입력된 데이터신호를 디코딩하여 데이터드라이버(16)에 전달한다.The decoder 16 receives a synchronization signal Csync and an analog R, G, B data signal from an external source. The data signal is input in synchronization with the synchronization signal Csync. The decoder 16 decodes the input data signal and delivers it to the data driver 16.

액정패널(2)에는 다수의 데이터라인(DL1~DLm)과 다수의 게이트라인(GL1~GLn)이 교차되어 다수의 화소영역이 형성된다. 각각의 화소영역에는 박막트랜지스터 (TFT)와 액정커패시터(CLC)가 구성되어 화상을 표시한다. 도시하지는 않았지만, 액정커패시터(CLC)는 화소전극, 공통전극, 두전극 사이의 액정층으로 구성된다.In the liquid crystal panel 2, a plurality of data lines DL1 to DLm and a plurality of gate lines GL1 to GLn cross each other to form a plurality of pixel regions. Each pixel region includes a thin film transistor TFT and a liquid crystal capacitor C LC to display an image. Although not shown, the liquid crystal capacitor C LC is composed of a pixel electrode, a common electrode, and a liquid crystal layer between two electrodes.

타이밍컨트롤러(12)는 디코더(16), 데이터드라이버(18), 게이트드라이버(20)를 제어하기 위한 제어신호들을 생성한다. 디코더(16)는 입력된 제어신호에 따라 데이터신호를 데이터드라이버(18)에 전달한다. Z데이터드라이버(18)는 입력된 제어신호에 따라 데이터신호를 데이터라인(DL1~DLm)에 전달한다. The timing controller 12 generates control signals for controlling the decoder 16, the data driver 18, and the gate driver 20. The decoder 16 transmits the data signal to the data driver 18 according to the input control signal. The Z data driver 18 transfers the data signal to the data lines DL1 to DLm according to the input control signal.

게이트드라이버(20)는 입력된 제어신호에 따라 순차적으로 게이트신호를 게이트라인(GL1~GLn)에 전달하여, 게이트라인(GL1~GLn)을 순차적으로 인에이블(enable)시킨다. 각 게이트라인(GL1~GLn)은 하나의 수평주기(horizontal period)동안 인에이블된다. 인에이블된 게이트라인(GL1~GLn)에 연결된 박막트랜지스터(TFT)는 턴온(turn-on)되고, 데이터라인(DL1~DLm)에 전달된 데이터신호는 액정커패시터(CLC)에 공급된다.The gate driver 20 sequentially transmits the gate signals to the gate lines GL1 to GLn according to the input control signal, thereby enabling the gate lines GL1 to GLn sequentially. Each gate line GL1 to GLn is enabled for one horizontal period. The thin film transistor TFT connected to the enabled gate lines GL1 to GLn is turned on, and the data signal transferred to the data lines DL1 to DLm is supplied to the liquid crystal capacitor C LC .

전원공급부(14)는 구동회로부(26)의 구성요소들을 구동하기 위한 전압을 공급하고, 공통전극에 공통전압을 공급하게 된다. The power supply unit 14 supplies a voltage for driving the components of the driving circuit unit 26 and supplies a common voltage to the common electrode.

타이밍컨트롤러(12)는, 구동회로부(26)의 구성요소들을 제어하기 위한 제어신호를 생성하기 위해, 메인클럭생성부(13)로부터 메인클럭(Mclk)을 공급받게 된다.The timing controller 12 receives the main clock Mclk from the main clock generator 13 to generate a control signal for controlling the components of the driving circuit unit 26.

그런데, 종래의 메인클럭생성부(13)는 고정된 주파수를 갖는 메인클럭(Mclk)만을 생성하게 되며, 이에 따라 타이밍컨트롤러(12)는 정해진 제어신호를 생성하게 된다. 따라서, 종래의 액정표시장치는, 메인클럭(Mclk)의 고정된 주파수에 대응되는 특정 구동모드(operating mode)에서만 구동가능하다. However, the conventional main clock generation unit 13 generates only the main clock Mclk having a fixed frequency, and thus the timing controller 12 generates a predetermined control signal. Therefore, the conventional liquid crystal display device can be driven only in a specific operating mode corresponding to a fixed frequency of the main clock Mclk.

즉, 종래의 액정표시장치는, 특정 구동모드 이외에 메인클럭(Mclk)의 다양한 주파수를 필요로 하는 여타의 구동모드들로 구동될 수 있는 호환성을 갖지 못한다. 예를 들면, 해상도의 변환이나, 풀스크린모드(full screen mode)에서 줌인모드(zoom-in mode)의 변환을 수용하지 못하고 있다.That is, the conventional liquid crystal display device is not compatible with other driving modes that require various frequencies of the main clock Mclk in addition to the specific driving mode. For example, it does not accommodate conversion of resolution or conversion of zoom-in mode in full screen mode.

전술한 바와 같은 문제를 해결하기 위해, 본 발명은, 다양한 구동모드들을 호환성 있게 구현할 수 있는 디스플레이장치 및 그 구동방법을 제공하는 데 있다.In order to solve the above problems, the present invention is to provide a display device and a method of driving the same that can implement a variety of driving modes compatible.

전술한 바와 같은 목적을 달성하기 위해, 본 발명은, 다수의 구동모드 각각에 대응되는 다수의 입력주파수 중 하나를 갖는 입력신호를 생성하는 입력신호생성부와; 상기 입력신호와 기준신호를 사용하여 메인클럭을 생성하는 메인클럭생성부로서, 상기 메인클럭의 메인주파수는 상기 입력주파수에 따라 변환되고, 상기 기준신호의 기준주파수는 상기 구동모드의 변환에 관계없이 일정한 메인클럭생성부와; 상기 메인클럭을 사용하여 제어신호를 생성하는 제어신호생성부로서, 상기 제어신호는 상기 메인주파수에 따라 변환되는 제어신호생성부를 포함하는 디스플레이장치를 제공한다.In order to achieve the object as described above, the present invention includes an input signal generation unit for generating an input signal having one of a plurality of input frequencies corresponding to each of the plurality of driving modes; A main clock generator for generating a main clock using the input signal and the reference signal, wherein the main frequency of the main clock is converted according to the input frequency, and the reference frequency of the reference signal is independent of the conversion of the driving mode. A constant main clock generator; A control signal generator for generating a control signal using the main clock, wherein the control signal is provided with a display device including a control signal generator for converting according to the main frequency.

여기서, 상기 메인클럭생성부는, 입력주파수를 분주하여 분주신호를 생성하는 분주기와; 상기 분주신호와 상기 기준신호의 위상차를 비교하여 비교신호를 생성하는 위상차 검출기와; 상기 비교신호를 제어전압으로 변환하는 펄스-전압 변환기와; 상기 제어전압의 전압레벨에 대응되는 상기 메인주파수를 갖는 메인클럭을 생성하는 전압제어발진기를 포함할 수 있다. 상기 분주기는 구동모드의 변환에 관계없이 일정한 분주비율을 가질 수 있다. 입력된 데이터신호를 상기 제어신호에 따라 디코딩하는 디코더를 더욱 포함할 수 있다. The main clock generator may include: a divider for dividing an input frequency to generate a divided signal; A phase difference detector for generating a comparison signal by comparing the phase difference between the divided signal and the reference signal; A pulse-voltage converter converting the comparison signal into a control voltage; It may include a voltage controlled oscillator for generating a main clock having the main frequency corresponding to the voltage level of the control voltage. The frequency divider may have a constant frequency division ratio regardless of conversion of the driving mode. The apparatus may further include a decoder configured to decode the input data signal according to the control signal.

다른 측면에서, 본 발명은, 다수의 구동모드 각각에 대응되는 다수의 입력주파수 중 하나를 갖는 입력신호를 생성하는 단계와; 상기 입력신호와 기준신호를 사용하여 메인클럭을 생성하는 단계로서, 상기 메인클럭의 메인주파수는 상기 입력주파수에 따라 변환되고, 상기 기준신호의 기준주파수는 상기 구동모드의 변환에 관계없이 유지되는 단계와; 상기 메인클럭을 사용하여 제어신호를 생성하는 단계로서, 상기 제어신호는 상기 메인주파수에 따라 변환되는 단계를 포함하는 디스플레이장치 구동방법을 제공한다.In another aspect, the present invention includes the steps of generating an input signal having one of a plurality of input frequencies corresponding to each of the plurality of driving modes; Generating a main clock using the input signal and the reference signal, wherein the main frequency of the main clock is converted according to the input frequency, and the reference frequency of the reference signal is maintained regardless of the conversion of the driving mode Wow; A control signal is generated using the main clock, and the control signal is converted according to the main frequency.

여기서, 상기 메인클럭을 생성하는 단계는, 입력주파수를 분주하여 분주신호를 생성하는 단계와; 상기 분주신호와 상기 기준신호의 위상차를 비교하여 비교신호를 생성하는 단계와; 상기 비교신호를 제어전압으로 변환하는 단계와; 상기 제어전압의 전압레벨에 대응되는 상기 메인주파수를 갖는 메인클럭을 생성하는 단계를 포함할 수 있다. 상기 입력주파수에 대한 분주비율은, 상기 구동모드의 변환에 관계없이, 일정하게 유지될 수 있다. The generating of the main clock may include: generating a divided signal by dividing an input frequency; Generating a comparison signal by comparing a phase difference between the divided signal and the reference signal; Converting the comparison signal into a control voltage; And generating a main clock having the main frequency corresponding to the voltage level of the control voltage. The division ratio with respect to the input frequency may be kept constant regardless of the conversion of the driving mode.

또 다른 측면에서, 본 발명은, 다수의 구동모드 각각에 대응되는 다수의 입력주파수 중 하나를 갖는 입력신호를 생성하는 입력신호생성부와; 상기 입력신호와 기준신호를 사용하여 메인클럭을 생성하는 메인클럭생성부로서, 상기 구동모드의 변환에 관계없이 일정한 입출력신호변환속성을 갖는 메인클럭생성부와; 상기 메인클럭을 사용하여 제어신호를 생성하는 제어신호생성부로서, 상기 제어신호는 상기 메인주파수에 따라 변환되는 제어신호생성부를 포함하는 디스플레이장치를 제공한다.In another aspect, the present invention, the input signal generation unit for generating an input signal having one of a plurality of input frequencies corresponding to each of the plurality of driving modes; A main clock generator for generating a main clock using the input signal and a reference signal, the main clock generator having a constant input / output signal conversion attribute regardless of the conversion of the driving mode; A control signal generator for generating a control signal using the main clock, wherein the control signal is provided with a display device including a control signal generator for converting according to the main frequency.

여기서, 상기 메인클럭생성부는, 입력주파수를 분주하여 분주신호를 생성하는 분주기와; 상기 분주신호와 상기 기준신호의 위상차를 비교하여 비교신호를 생성하는 위상차 검출기와; 상기 비교신호를 제어전압으로 변환하는 펄스-전압 변환기와; 상기 제어전압의 전압레벨에 대응되는 상기 메인주파수를 갖는 메인클럭을 생성하는 전압제어발진기를 포함할 수 있다. 상기 분주기는 구동모드의 변환에 관계없이 일정한 분주비율을 가질 수 있다. The main clock generator may include: a divider for dividing an input frequency to generate a divided signal; A phase difference detector for generating a comparison signal by comparing the phase difference between the divided signal and the reference signal; A pulse-voltage converter converting the comparison signal into a control voltage; It may include a voltage controlled oscillator for generating a main clock having the main frequency corresponding to the voltage level of the control voltage. The frequency divider may have a constant frequency division ratio regardless of conversion of the driving mode.

또 다른 측면에서, 다수의 구동모드 각각에 대응되는 다수의 입력주파수 중 하나를 갖는 입력신호를 생성하는 입력신호생성부와; 상기 입력신호에 응답하여 메인클럭을 생성하는 메인클럭생성부로서, 상기 메인클럭의 메인주파수는 상기 입력주파수에 따라 변환되는 메인클럭생성부와; 상기 메인클럭을 사용하여 제어신호를 생성하는 제어신호생성부로서, 상기 제어신호는 상기 메인주파수에 따라 변환되는 제어신호생성부를 포함하는 디스플레이장치 구동회로를 제공한다.In another aspect, an input signal generation unit for generating an input signal having one of a plurality of input frequencies corresponding to each of the plurality of driving modes; A main clock generator for generating a main clock in response to the input signal, wherein the main clock of the main clock is converted according to the input frequency; A control signal generator for generating a control signal using the main clock, wherein the control signal is provided with a display device driving circuit including a control signal generation unit is converted according to the main frequency.

여기서, 상기 메인클럭생성부는, 상기 구동모드의 변환에 관계없이 일정한 입출력신호변환속성을 가질 수 있다. 상기 메인클럭생성부는, 상기 구동모드의 변환에 관계없이 일정한 기준주파수를 갖는 기준신호에 응답할 수 있다.Here, the main clock generation unit may have a constant input / output signal conversion attribute regardless of conversion of the driving mode. The main clock generator may respond to a reference signal having a constant reference frequency regardless of the conversion of the driving mode.

이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 본발명의 실시예에 따른 액정표시장치는, 도 1 내지 3에 도시된 액정표시장치와 유사한 구조를 갖는다. 따라서, 본발명의 실시예에서는, 종래의 액정표시장치와 유사한 구성에 대한 설명은 생략될 수 있다.First, the liquid crystal display according to the embodiment of the present invention has a structure similar to that of the liquid crystal display shown in FIGS. Therefore, in the embodiment of the present invention, the description of the configuration similar to the conventional liquid crystal display device can be omitted.

도 4는 본 발명의 실시예에 따른 아날로그 타입 액정표시장치의 구동회로를 도시한 블록도이다.4 is a block diagram illustrating a driving circuit of an analog type liquid crystal display device according to an exemplary embodiment of the present invention.

도 4에 도시한 바와 같이, 본발명의 실시예에 따른 구동회로는 타이밍컨트롤부(100)과 메인클럭생성부(200)을 포함한다. 물론, 도 4에 도시하지는 않았지만, 본발명의 실시예에 따른 구동회로는, 도 1의 데이터드라이버, 게이트드라이버, 디코더, 전원생성부를 포함한다.As shown in FIG. 4, a driving circuit according to an exemplary embodiment of the present invention includes a timing controller 100 and a main clock generator 200. Of course, although not shown in FIG. 4, the driving circuit according to the embodiment of the present invention includes a data driver, a gate driver, a decoder, and a power generator of FIG. 1.

타이밍컨트롤부(100)는 입력신호생성부(110)과 제어신호생성부(120)을 포함한다. The timing controller 100 includes an input signal generator 110 and a control signal generator 120.

제어신호생성부(120)는, 메인클럭생성부(200)로부터 메인클럭(Mclk)을 입력받아 제어신호들을 생성한다. 예를 들면, 소스샘플링클럭(SSC ; source sampling clock), 소스스타트펄스(SSP ; source start pulse), 소스아웃풋인에이블(SOE ; source output enable)과 같은 제어신호는 데이터드라이버(도 1의 18)에 공급된다. 그리고, 게이트쉬프트클럭(GSC ; gate shift clock), 게이트스타트펄스(GSP ; gate start pulse), 게이트아웃풋인에이블(GOE ; gate output enable)과 같은 제어신호는 게이트드라이버(도 1의 20)에 공급된다. 또한, 수평동기신호(Hsync ; horizontal synchronization signal), 수직동기신호(Vsync ; vertical synchronization signal), 프레임레이트펄스(FRP ; frame rate pulse)와 같은 제어신호는 디코더(도 1의 16)에 공급된다. The control signal generator 120 receives the main clock Mclk from the main clock generator 200 and generates control signals. For example, control signals such as a source sampling clock (SSC), a source start pulse (SSP), and a source output enable (SOE) may include a data driver (18 in FIG. 1). Supplied to. In addition, control signals such as a gate shift clock (GSC), a gate start pulse (GSP), and a gate output enable (GOE) are supplied to the gate driver 20 of FIG. 1. do. In addition, control signals such as a horizontal synchronization signal (Hsync), a vertical synchronization signal (Vsync), and a frame rate pulse (FRP) are supplied to the decoder (16 in FIG. 1).

이와 같은 제어신호들은, 액정표시장치에서 다양한 구동모드를 호환가능하게 구현하기 위해, 그 개수나 주파수(frequency)가 변환될 수 있다. 이와 같은 제어신호의 변환을 위해, 메인클럭(Mclk)의 주파수가 변환된다. 메인클럭(Mclk)의 주파수 변환은 입력신호생성부(110)와 메인클럭생성부(200)에 의해 이루어진다. Such control signals may be converted in number or frequency in order to interchangeably implement various driving modes in the liquid crystal display. In order to convert such a control signal, the frequency of the main clock Mclk is converted. Frequency conversion of the main clock Mclk is performed by the input signal generator 110 and the main clock generator 200.

입력신호생성부(110)는, 외부로부터 입력되는 구동모드신호(OS)에 따라, 입력신호(DIV1)을 메인클럭생성부(200)에 출력한다. 즉, 입력신호생성부(110)는, 구동모드신호(OS)에 대응하는 입력신호(DIV1)를 출력한다. 따라서, 구동모드가 변환되는 경우에, 구동모드신호(OS) 또한 변환되어 입력신호생성부(110)에 입력된다. 이에 따라, 입력신호생성부(110)는 변환된 구동모드신호(OS)에 대응되는 입력주파수를 갖는 입력신호(DIV1)를 출력하게 된다.The input signal generator 110 outputs the input signal DIV1 to the main clock generator 200 according to the driving mode signal OS input from the outside. That is, the input signal generator 110 outputs an input signal DIV1 corresponding to the driving mode signal OS. Therefore, when the driving mode is converted, the driving mode signal OS is also converted and input to the input signal generation unit 110. Accordingly, the input signal generator 110 outputs an input signal DIV1 having an input frequency corresponding to the converted driving mode signal OS.

예를 들면, 액정표시장치가 제 1 구동모드(줌인모드)로 구동될 때, 제 1 구동모드신호(OS)가 입력되고, 제 2 구동모드(풀스크린모드)로 구동될 때, 제 2 구동모드신호(OS)가 입력된다. 이에 따라, 입력신호(DIV1)는, 제 1 구동모드에 대응되는 제 1 입력주파수나, 제 2 구동모드에 대응되는 제 2 입력주파수를 갖게 된다. 이처럼, 입력신호생성부(110)는, 구동모드에 따라 서로 다른 주파수를 갖는 입력신 호(DIV1)를 출력하게 된다.For example, when the liquid crystal display is driven in the first driving mode (zoom in mode), when the first driving mode signal OS is input and driven in the second driving mode (full screen mode), the second driving is performed. The mode signal OS is input. Accordingly, the input signal DIV1 has a first input frequency corresponding to the first driving mode or a second input frequency corresponding to the second driving mode. As such, the input signal generator 110 outputs the input signal DIV1 having different frequencies according to the driving mode.

메인클럭생성부(200)는 위상고정루프(PLL : phase locked loop)회로를 사용할 수 있다. 메인클럭생성부(200)는 분주기(divider ; 210), 위상검출기(phase detector ; 220), 펄스-전압변환기(pulse-to-voltage converter ; 230), 전압제어발진기(voltage controlled oscillator ; 240)을 포함한다. The main clock generation unit 200 may use a phase locked loop (PLL) circuit. The main clock generator 200 includes a divider 210, a phase detector 220, a pulse-to-voltage converter 230, and a voltage controlled oscillator 240. It includes.

분주기(210)는 입력신호(DIV1)의 입력주파수를 분주비율(division ratio)로 나누게 된다. 분주비율은 자연수일 수 있다. 분주비율은 구동모드의 변환에 관계없이 일정할 수 있다. 따라서, 서로 다른 구동모드로 구동될 때, 서로 다른 분주주파수를 갖는 분주신호(DIV2)가 출력된다.The divider 210 divides the input frequency of the input signal DIV1 by a division ratio. The division ratio may be a natural number. The frequency division ratio may be constant regardless of the change of the driving mode. Therefore, when driven in different driving modes, the divided signal DIV2 having different frequency division frequencies is output.

위상검출기(220)는 분주신호(DIV2)와 기준주파수를 갖는 동기신호(기준신호)(Csync)를 입력받는다. 위상검출기(220)는, 분주신호(DIV2)의 위상(즉, 주파수)와 동기신호의 위상(즉, 주파수)를 비교하여, 비교신호(S1)을 출력한다. 즉, 비교신호(S1)는 분주신호(DIV2)와 동기신호(Csync)의 위상차를 정량화하여 나타낸 펄스이다. 기준주파수는 구동모드의 변환에 관계없이 일정할 수 있다. 따라서, 서로 다른 구동모드로 구동될 때, 서로 다른 파형을 갖는 비교신호(S1)가 출력된다.The phase detector 220 receives a division signal DIV2 and a synchronization signal Creference having a reference frequency. The phase detector 220 compares the phase (ie, frequency) of the divided signal DIV2 with the phase (ie, frequency) of the synchronization signal and outputs the comparison signal S1. In other words, the comparison signal S1 is a pulse obtained by quantifying the phase difference between the divided signal DIV2 and the synchronization signal Csync. The reference frequency may be constant regardless of the conversion of the driving mode. Therefore, when driven in different driving modes, the comparison signal S1 having different waveforms is output.

펄스-전압 변환기(230)는 비교신호(S1)를 제어전압(S2)으로 변환한다. 비록 도시하지는 않았지만, 펄스-전압 변환기(230)는 차지펌프(charge pump)와 루프필터(loop filter)를 포함한다. 차지펌프는 비교신호(S1)의 극성에 따라 전하를 펌핑(pumping)한다. 예를 들면, 차지펌프는, 비교신호가 양극성일 때 양전하를 루프필터에 주게 되고, 비교신호가 음극성일 때 양전하를 루프필터로부터 가져오게 된다. 루프필터는 차지펌프에 의해 펌핑되는 전하를 저장하기 위해 커패시터를 갖는다. 루프필터는 로우패스필터(low pass filter)를 사용함으로써, 비교신호(S1) 내의 원하지 않는 주파수성분을 걸러낸다. 이에 따라, 펄스-전압 변환기(230)는 비교신호(S1)를 제어전압(S2)으로 효과적으로 변환하게 된다. 따라서, 서로 다른 구동모드로 구동될 때, 비교신호(S1)는 서로 다른 파형을 갖게 되므로, 제어전압(S2) 또한 서로 다른 전압레벨을 갖게 된다.The pulse-voltage converter 230 converts the comparison signal S1 into a control voltage S2. Although not shown, the pulse-to-voltage converter 230 includes a charge pump and a loop filter. The charge pump pumps charges according to the polarity of the comparison signal S1. For example, the charge pump gives positive charge to the loop filter when the comparison signal is positive, and pulls positive charge from the loop filter when the comparison signal is negative. The loop filter has a capacitor to store the charge pumped by the charge pump. The loop filter filters out unwanted frequency components in the comparison signal S1 by using a low pass filter. Accordingly, the pulse-voltage converter 230 effectively converts the comparison signal S1 to the control voltage S2. Therefore, when driven in different driving modes, the comparison signal S1 has different waveforms, so that the control voltage S2 also has different voltage levels.

전압제어발진기(240)는 제어전압(S2)에 대응되는 메인클럭(Mclk)를 출력하게 된다. 즉, 메인클럭(Mclk)의 메인주파수는 제어전압(S2)의 전압레벨에 대응된다. 따라서, 서로 다른 구동모드로 구동될 때, 제어전압(S2)은 서로 다른 전압레벨을 갖게 되므로, 메인클럭(Mclk) 또한 서로 다른 메인주파수를 갖게 된다.The voltage controlled oscillator 240 outputs a main clock Mclk corresponding to the control voltage S2. That is, the main frequency of the main clock Mclk corresponds to the voltage level of the control voltage S2. Therefore, when driven in different driving modes, since the control voltage (S2) has a different voltage level, the main clock (Mclk) also has a different main frequency.

전술한 바와 같이, 액정표시장치의 구동모드가 변환됨에 따라, 입력신호의 입력주파수가 변환되고, 입력신호는 메인클럭생성부에서 신호처리되어, 메인주파수가 변환된 메인클럭이 생성된다. 이에 따라, 제어신호생성부는, 액정표시장치를 변환된 구동모드로 적합하게 구동하기 위한 제어신호들을 생성할 수 있게 된다. As described above, as the driving mode of the liquid crystal display device is converted, the input frequency of the input signal is converted, and the input signal is processed by the main clock generator to generate a main clock with the converted main frequency. Accordingly, the control signal generator can generate control signals for suitably driving the liquid crystal display in the converted driving mode.

도 5는 본발명의 실시예에 따른 액정표시장치를 구동하기 위한 방법을 나타낸 흐름도이다. 5 is a flowchart illustrating a method for driving a liquid crystal display according to an embodiment of the present invention.

도 4 및 5를 참조하면, 제 1 단계(ST1)에서, 액정표시장치의 구동모드가 선택되고, 선택된 구동모드에 대응되는 구동모드신호(OS)가 입력신호생성부(110)에 입력된다. 그리고 나서, 입력신호생성부(110)는 구동모드신호(OS)에 대응하는 입력주파수를 갖는 입력신호(DIV1)를 출력한다.4 and 5, in the first step ST1, the driving mode of the liquid crystal display is selected, and the driving mode signal OS corresponding to the selected driving mode is input to the input signal generation unit 110. Then, the input signal generator 110 outputs an input signal DIV1 having an input frequency corresponding to the driving mode signal OS.

제 2 단계(ST2)에서, 메인클럭생성부(200)는 입력신호(DIV1)와 동기신호(Csync)를 사용하여, 선택된 구동모드에 대응되는 메인클럭(Mclk)을 생성한다. 즉, 분주기(210)는 분주비율에 따라 입력주파수를 나누고, 위상검출기(220)는 분주신호(DIV2)와 동기신호(Csync)의 위상차를 검출한다. 펄스-전압 변환기(230)는 비교신호(S1)를 제어전압(S2)으로 변환하고, 전압제어발진기(240)는 제어전압(S2)에 대응하는 메인클럭(Mclk)를 생성한다. In the second step ST2, the main clock generator 200 generates the main clock Mclk corresponding to the selected driving mode by using the input signal DIV1 and the synchronization signal Csync. That is, the divider 210 divides the input frequency according to the division ratio, and the phase detector 220 detects the phase difference between the divided signal DIV2 and the synchronization signal Csync. The pulse-voltage converter 230 converts the comparison signal S1 into the control voltage S2, and the voltage controlled oscillator 240 generates a main clock Mclk corresponding to the control voltage S2.

비록 구동모드가 변환되더라도, 메인클럭생성부(200) 내의 각 구성요소들의 입출력신호변환속성은 변화되지 않고, 동기신호의 기준주파수 또한 일정하다. 이에 따라, 메인클럭(Mclk)의 메인주파수는 입력신호(DIV1)의 입력주파수에 의해 결정된다. 따라서, 선택된 구동모드에 적합한 메인주파수를 갖는 메인클럭(Mclk)은, 입력신호(DIV1)의 입력주파수를 조절함으로써 변환될 수 있다.Although the driving mode is converted, the input / output signal conversion attributes of the components in the main clock generation unit 200 are not changed, and the reference frequency of the synchronization signal is also constant. Accordingly, the main frequency of the main clock Mclk is determined by the input frequency of the input signal DIV1. Therefore, the main clock Mclk having the main frequency suitable for the selected driving mode can be converted by adjusting the input frequency of the input signal DIV1.

제 3 단계(ST3)에서, 제어신호생성부(120)는 메인클럭(Mclk)의 주파수에 대응되는 제어신호들을 생성한다. 메인클럭(Mclk)은 선택된 구동모드를 구동하기에 적합한 제어신호를 생성할 수 있는 메인주파수를 갖기 때문에, 액정표시장치는 선택된 구동모드에서 정상적으로 화상표시를 수행할 수 있게 된다.In a third step ST3, the control signal generator 120 generates control signals corresponding to the frequency of the main clock Mclk. Since the main clock Mclk has a main frequency capable of generating a control signal suitable for driving the selected driving mode, the liquid crystal display device can normally perform image display in the selected driving mode.

전술한 바와 같이, 본발명의 실시예에서는, 복잡한 신호처리과정을 거치지 않고, 단지 입력신호의 입력주파수를 변환함으로써, 메인클럭의 메인주파수를 변환하게 된다. 따라서, 다양한 구동모드로 액정표시장치를 안정적으로 구동할 수 있다. As described above, in the embodiment of the present invention, the main frequency of the main clock is converted by simply converting the input frequency of the input signal without going through a complicated signal processing process. Therefore, the liquid crystal display device can be stably driven in various driving modes.

한편, 전술한 본발명의 실시예에서는 액정표시장치에 대해 설명하였다. 그러 나, 본발명의 실시예는, 유기전계발광소자, 플라즈마디스플레이패널과 같은 다양한 디스플레이 장치에 적용될 수 있다. On the other hand, the above-described embodiment of the present invention has been described with respect to the liquid crystal display device. However, embodiments of the present invention can be applied to various display devices such as organic light emitting diodes and plasma display panels.

본발명은, 복잡한 신호처리과정을 거치지 않고, 입력신호의 입력주파수를 변환함으로써, 메인클럭의 메인주파수를 변환하게 된다. The present invention converts the main frequency of the main clock by converting the input frequency of the input signal without going through a complicated signal processing process.

따라서, 디스플레이장치를 다양한 구동모드로 호환성있게 구동할 수 있는 효과를 갖게 된다.Therefore, the display device can be driven in various driving modes with compatibility.

Claims (13)

다수의 구동모드 각각에 대응되는 다수의 입력주파수 중 하나를 갖는 입력신호를 생성하는 입력신호생성부와;An input signal generator configured to generate an input signal having one of a plurality of input frequencies corresponding to each of the plurality of driving modes; 상기 입력신호와 기준신호를 사용하여 메인클럭을 생성하는 메인클럭생성부로서, 상기 메인클럭의 메인주파수는 상기 입력주파수에 따라 변환되고, 상기 기준신호의 기준주파수는 상기 구동모드의 변환에 관계없이 일정한 메인클럭생성부와;A main clock generator for generating a main clock using the input signal and the reference signal, wherein the main frequency of the main clock is converted according to the input frequency, and the reference frequency of the reference signal is independent of the conversion of the driving mode. A constant main clock generator; 상기 메인클럭을 사용하여 제어신호를 생성하는 제어신호생성부로서, 상기 제어신호는 상기 메인주파수에 따라 변환되는 제어신호생성부A control signal generator for generating a control signal using the main clock, wherein the control signal is converted according to the main frequency 를 포함하고, Including, 상기 메인클럭생성부는,The main clock generation unit, 입력주파수를 분주하여 분주신호를 생성하는 분주기와;A divider for dividing an input frequency to generate a divided signal; 상기 분주신호와 상기 기준신호의 위상차를 비교하여 비교신호를 생성하는 위상차 검출기와;A phase difference detector for generating a comparison signal by comparing the phase difference between the divided signal and the reference signal; 상기 비교신호를 제어전압으로 변환하는 펄스-전압 변환기와;A pulse-voltage converter converting the comparison signal into a control voltage; 상기 제어전압의 전압레벨에 대응되는 상기 메인주파수를 갖는 상기 메인클럭을 생성하는 전압제어발진기를 포함하는 디스플레이장치.And a voltage controlled oscillator for generating the main clock having the main frequency corresponding to the voltage level of the control voltage. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 분주기는 구동모드의 변환에 관계없이 일정한 분주비율을 갖는 디스플레이장치.And the frequency divider has a constant frequency division ratio regardless of conversion of a driving mode. 제 1 항에 있어서,The method of claim 1, 입력된 데이터신호를 상기 제어신호에 따라 디코딩하는 디코더를 더욱 포함하는 디스플레이장치.And a decoder for decoding the input data signal according to the control signal. 다수의 구동모드 각각에 대응되는 다수의 입력주파수 중 하나를 갖는 입력신호를 생성하는 단계와;Generating an input signal having one of a plurality of input frequencies corresponding to each of the plurality of driving modes; 상기 입력신호와 기준신호를 사용하여 메인클럭을 생성하는 단계로서, 상기 메인클럭의 메인주파수는 상기 입력주파수에 따라 변환되고, 상기 기준신호의 기준주파수는 상기 구동모드의 변환에 관계없이 유지되는 단계와;Generating a main clock using the input signal and the reference signal, wherein the main frequency of the main clock is converted according to the input frequency, and the reference frequency of the reference signal is maintained regardless of the conversion of the driving mode Wow; 상기 메인클럭을 사용하여 제어신호를 생성하는 단계로서, 상기 제어신호는 상기 메인주파수에 따라 변환되는 단계Generating a control signal using the main clock, wherein the control signal is converted according to the main frequency 를 포함하고, Including, 상기 메인클럭을 생성하는 단계는,Generating the main clock, 입력주파수를 분주하여 분주신호를 생성하는 단계와;Dividing an input frequency to generate a divided signal; 상기 분주신호와 상기 기준신호의 위상차를 비교하여 비교신호를 생성하는 단계와;Generating a comparison signal by comparing a phase difference between the divided signal and the reference signal; 상기 비교신호를 제어전압으로 변환하는 단계와;Converting the comparison signal into a control voltage; 상기 제어전압의 전압레벨에 대응되는 상기 메인주파수를 갖는 상기 메인클럭을 생성하는 단계를 포함하는 디스플레이장치 구동방법.And generating the main clock having the main frequency corresponding to the voltage level of the control voltage. 삭제delete 제 5 항에 있어서,6. The method of claim 5, 상기 입력주파수에 대한 분주비율은, 상기 구동모드의 변환에 관계없이, 일정하게 유지되는 디스플레이장치 구동방법.And a division ratio with respect to the input frequency is kept constant regardless of the conversion of the driving mode. 다수의 구동모드 각각에 대응되는 다수의 입력주파수 중 하나를 갖는 입력신호를 생성하는 입력신호생성부와;An input signal generator configured to generate an input signal having one of a plurality of input frequencies corresponding to each of the plurality of driving modes; 상기 입력신호와 기준신호를 사용하여 메인클럭을 생성하는 메인클럭생성부로서, 상기 구동모드의 변환에 관계없이 일정한 입출력신호변환속성을 갖는 메인클럭생성부와;A main clock generator for generating a main clock using the input signal and a reference signal, the main clock generator having a constant input / output signal conversion attribute regardless of the conversion of the driving mode; 상기 메인클럭을 사용하여 제어신호를 생성하는 제어신호생성부로서, 상기 제어신호는 상기 메인클럭의 메인주파수에 따라 변환되는 제어신호생성부A control signal generator for generating a control signal using the main clock, wherein the control signal is converted according to the main frequency of the main clock 를 포함하고,Including, 상기 메인클럭생성부는,The main clock generation unit, 입력주파수를 분주하여 분주신호를 생성하는 분주기와;A divider for dividing an input frequency to generate a divided signal; 상기 분주신호와 상기 기준신호의 위상차를 비교하여 비교신호를 생성하는 위상차 검출기와;A phase difference detector for generating a comparison signal by comparing the phase difference between the divided signal and the reference signal; 상기 비교신호를 제어전압으로 변환하는 펄스-전압 변환기와;A pulse-voltage converter converting the comparison signal into a control voltage; 상기 제어전압의 전압레벨에 대응되는 상기 메인주파수를 갖는 상기 메인클럭을 생성하는 전압제어발진기를 포함하는 디스플레이장치.And a voltage controlled oscillator for generating the main clock having the main frequency corresponding to the voltage level of the control voltage. 삭제delete 제 8 항에 있어서,9. The method of claim 8, 상기 분주기는 구동모드의 변환에 관계없이 일정한 분주비율을 갖는 디스플레이장치.And the frequency divider has a constant frequency division ratio regardless of conversion of a driving mode. 삭제delete 다수의 구동모드 각각에 대응되는 다수의 입력주파수 중 하나를 갖는 입력신호를 생성하는 입력신호생성부와;An input signal generator configured to generate an input signal having one of a plurality of input frequencies corresponding to each of the plurality of driving modes; 상기 입력신호에 응답하여 메인클럭을 생성하는 메인클럭생성부로서, 상기 메인클럭의 메인주파수는 상기 입력주파수에 따라 변환되는 메인클럭생성부와;A main clock generator for generating a main clock in response to the input signal, the main clock of the main clock being converted according to the input frequency; 상기 메인클럭을 사용하여 제어신호를 생성하는 제어신호생성부로서, 상기 제어신호는 상기 메인주파수에 따라 변환되는 제어신호생성부A control signal generator for generating a control signal using the main clock, wherein the control signal is converted according to the main frequency 를 포함하고,Including, 상기 메인클럭생성부는, 상기 구동모드의 변환에 관계없이 일정한 입출력신호변환속성을 갖는 디스플레이장치 구동회로.And the main clock generator has a constant input / output signal conversion attribute regardless of conversion of the driving mode. 다수의 구동모드 각각에 대응되는 다수의 입력주파수 중 하나를 갖는 입력신호를 생성하는 입력신호생성부와;An input signal generator configured to generate an input signal having one of a plurality of input frequencies corresponding to each of the plurality of driving modes; 상기 입력신호에 응답하여 메인클럭을 생성하는 메인클럭생성부로서, 상기 메인클럭의 메인주파수는 상기 입력주파수에 따라 변환되는 메인클럭생성부와;A main clock generator for generating a main clock in response to the input signal, wherein the main clock of the main clock is converted according to the input frequency; 상기 메인클럭을 사용하여 제어신호를 생성하는 제어신호생성부로서, 상기 제어신호는 상기 메인주파수에 따라 변환되는 제어신호생성부A control signal generator for generating a control signal using the main clock, wherein the control signal is converted according to the main frequency 를 포함하고,Including, 상기 메인클럭생성부는, 상기 구동모드의 변환에 관계없이 일정한 기준주파수를 갖는 기준신호에 응답하는 디스플레이장치 구동회로.And the main clock generator is responsive to a reference signal having a constant reference frequency regardless of conversion of the driving mode.
KR1020060023413A 2005-12-28 2006-03-14 Display device and driving method thereof KR101231630B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/404,854 US8223106B2 (en) 2005-12-28 2006-04-17 Display device and driving method thereof
JP2006165737A JP4856479B2 (en) 2005-12-28 2006-06-15 Analog type display device and driving circuit and driving method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20050131723 2005-12-28
KR1020050131723 2005-12-28

Publications (2)

Publication Number Publication Date
KR20070070001A KR20070070001A (en) 2007-07-03
KR101231630B1 true KR101231630B1 (en) 2013-02-08

Family

ID=38214180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060023413A KR101231630B1 (en) 2005-12-28 2006-03-14 Display device and driving method thereof

Country Status (2)

Country Link
KR (1) KR101231630B1 (en)
CN (1) CN100511401C (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100848848B1 (en) 2007-07-12 2008-07-28 삼성전기주식회사 Electromagnetic bandgap structure, printed circuit board comprising this and method thereof
KR100911804B1 (en) * 2008-11-06 2009-08-12 대륙기술 주식회사 Display apparatus for automatic recognizing and setting led module and method thereof
CN106710561B (en) 2017-03-08 2019-09-17 京东方科技集团股份有限公司 A kind of shift register, grid line integrated drive electronics and display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08110764A (en) * 1994-10-12 1996-04-30 Canon Inc Display control method and device
JPH10126719A (en) 1996-10-18 1998-05-15 Matsushita Electric Ind Co Ltd Three phase clock pulse generating circuit
JPH10304283A (en) 1997-04-25 1998-11-13 Matsushita Electric Ind Co Ltd Liquid crystal display device
US20030156107A1 (en) * 1999-03-26 2003-08-21 Yukihiko Sakashita Signal processing apparatus for generating clocks phase-synchronized with input signal

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08110764A (en) * 1994-10-12 1996-04-30 Canon Inc Display control method and device
JPH10126719A (en) 1996-10-18 1998-05-15 Matsushita Electric Ind Co Ltd Three phase clock pulse generating circuit
JPH10304283A (en) 1997-04-25 1998-11-13 Matsushita Electric Ind Co Ltd Liquid crystal display device
US20030156107A1 (en) * 1999-03-26 2003-08-21 Yukihiko Sakashita Signal processing apparatus for generating clocks phase-synchronized with input signal

Also Published As

Publication number Publication date
KR20070070001A (en) 2007-07-03
CN1991960A (en) 2007-07-04
CN100511401C (en) 2009-07-08

Similar Documents

Publication Publication Date Title
US9767747B2 (en) Display device and method of driving the same
JP5336117B2 (en) Liquid crystal display
US20080165099A1 (en) Lcds and methods for driving same
US20110249033A1 (en) Method of driving backlight assembly and display apparatus having the same
JP2009229961A (en) Liquid crystal display control device and electronic device
JP4160539B2 (en) Driving device and driving method for liquid crystal display device
JP4856479B2 (en) Analog type display device and driving circuit and driving method thereof
KR101296622B1 (en) Driving circuit for liquid crystal display device and method for driving the same
KR101231630B1 (en) Display device and driving method thereof
EP3038092B1 (en) Display device and driving method thereof
KR101610002B1 (en) Liquid Crystal Display Device and Driving Method the same
US8416182B2 (en) Apparatus and method for driving a liquid crystal display device for reducing ripple noise
US20140022229A1 (en) Gate driver and display device including the same
KR20180013152A (en) Display device
KR101385461B1 (en) Liquid crystal display and method for driving the same
KR20100047071A (en) Liquid crystal display device
JP2005115375A (en) Apparatus and method for driving liquid crystal display
KR101578208B1 (en) Liquid crystal display device and driving method thereof
KR101211250B1 (en) Mode converting, device mode converting method, and display device having the same
KR20070025661A (en) Liquid crystal display device and method for driving the same
KR20090058054A (en) Driving method for liquid crystal display device
WO2019056601A1 (en) Liquid crystal display and drive method therefor
KR20080030208A (en) Liquid crystal display device
KR20080045847A (en) Liquid crystal display device
KR20120014421A (en) Liquid crystal display device and method of driving the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 8