KR101231055B1 - 프로세서의 메모리 제어신호를 이용한 디스크 시스템 - Google Patents

프로세서의 메모리 제어신호를 이용한 디스크 시스템 Download PDF

Info

Publication number
KR101231055B1
KR101231055B1 KR1020080130710A KR20080130710A KR101231055B1 KR 101231055 B1 KR101231055 B1 KR 101231055B1 KR 1020080130710 A KR1020080130710 A KR 1020080130710A KR 20080130710 A KR20080130710 A KR 20080130710A KR 101231055 B1 KR101231055 B1 KR 101231055B1
Authority
KR
South Korea
Prior art keywords
memory
control signal
ram
disk
memory control
Prior art date
Application number
KR1020080130710A
Other languages
English (en)
Other versions
KR20100071857A (ko
Inventor
정승국
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020080130710A priority Critical patent/KR101231055B1/ko
Priority to US12/641,220 priority patent/US20100161893A1/en
Publication of KR20100071857A publication Critical patent/KR20100071857A/ko
Application granted granted Critical
Publication of KR101231055B1 publication Critical patent/KR101231055B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device

Abstract

본 발명의 디스크 시스템은 호스트의 메모리 제어신호를 이용하여 램 디스크의 용량 제한 및 휘발성의 단점을 보완하도록, 본 발명은 램 메모리 및 외부 명령에 대응하는 메모리 제어신호를 생성하여 상기 램 메모리를 제어하는 중앙제어장치를 포함하고, 상기 램 메모리는 RAM(Random Access Memory)으로 구성되며, 시스템 프로그램 및 데이터를 저장하는 램 디스크 및 상기 메모리 제어신호에 포함된 접근정보를 기초로 상기 제1, 2 메모리 제어신호로 변환하고, 상기 제1 메모리 제어신호로 상기 시스템 프로그램을 액세스하고 상기 제2 메모리 제어신호로 상기 데이터를 액세스하도록 상기 램 디스크를 제어하는 제어신호 처리부를 포함하는 디스크 시스템을 제공한다.
RAM, 램디스크

Description

프로세서의 메모리 제어신호를 이용한 디스크 시스템{Disk system for using processor memory control signal}
본 발명은 디스크 시스템에 관한 것으로서, 더욱 상세하게는 호스트의 메모리 제어신호를 이용하여 램 디스크의 용량 제한 및 휘발성의 단점을 보완한 디스크 시스템에 관한 것이다.
본 발명은 지식경제부 및 정보통신연구진흥원의 IT성장동력기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호:2008-S-037-01, 과제명: NGS(Next Generation Storage) 시스템기술개발].
일반적으로, 프로세서에 연결되는 메모리는 데이터를 처리하는 용도로 사용되고, 프로그램의 속도 향상을 위하여 메모리의 일부를 램 디스크로 사용하고 있다. 여기서, 램 디스크를 이용하면 메모리 대역폭을 최대한 이용해 빠른 데이터 처리가 가능하지만, 시스템 메모리의 일부를 동적 할당받아 사용하기 때문에 용량이 제한되고 갑작스런 시스템 이상이 발생할 경우 저장된 내용이 소실되는 단점이 있다.
하드 디스크는 용량 제한이 거의 없고, 이상 발생 전까지의 데이터가 저장 가능하며 저렴하다는 장점이 있으나, 회전하는 자기 디스크를 기계적으로 제어하는 디스크의 속성상 느리고 진동에 약하다는 단점이 있다.
이런, 하드 디스크의 단점을 보완하여 빠른 데이터 처리 속도에 전력 소모, 발열, 소음, 무게, 크기 등이 낮은 솔리드 스테이트 드라이브(SSD)를 생산하고 있으나, 가격이 높고 데이터 접근 속도가 아닌 연속적인 읽기와 쓰기에 대해 하드 디스크보다 속도가 저하되는 등 성능이 저하되는 단점이 있다.
본 발명의 목적은, 호스트의 메모리 제어신호를 이용하여 램 디스크의 용량 제한 및 휘발성의 단점을 보완하고, 하드 디스크의 느린 데이터 처리 속도 및 높은 전력 소모, 발열, 소음 등의 문제를 해결하며, 데이터 접근 속도 및 연속적인 읽기와 쓰기 등의 성능을 높일 수 있는 디스크 시스템을 제공함에 있다.
본 발명의 디스크 시스템은, 램 메모리 및 외부 명령에 대응하는 메모리 제어신호를 생성하여 상기 램 메모리를 제어하는 중앙제어장치를 포함하고, 상기 램 메모리는 RAM(Random Access Memory)으로 구성되며, 시스템 프로그램 및 데이터를 저장하는 램 디스크 및 상기 메모리 제어신호에 포함된 접근정보를 기초로 상기 제1, 2 메모리 제어신호로 변환하고, 상기 제1 메모리 제어신호로 상기 시스템 프로그램을 액세스하고 상기 제2 메모리 제어신호로 상기 데이터를 액세스하도록 상기 램 디스크를 제어하는 제어신호 처리부를 포함한다.
본 발명의 디스크 시스템은, 호스트의 외부 신호 중 대역폭이 가장 큰 메모리 제어신호를 기초로, 휘발성 RAM으로 구성된 램 디스크를 이용하여, 시스템 프로그램 및 데이터를 저장함으로써, 종래의 하드 디스크를 고속의 램 디스크로 대체할 수 있는 장점이 있다.
또한, 본 발명의 디스크 시스템은, 램 디스크를 사용함으로써, 경량화, 저소 음, 저전력, 고성능으로 시스템을 구현할 수 있으며, 대용량을 요구하는 서버에 적용할 수 있고, 시스템 유지 보수가 용이한 장점이 있다.
본 발명에 따른 디스크 시스템에 대한 실시 예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 본 발명의 제1 실시 예에 따른 디스크 시스템을 나타내는 개념도이다.
도 1을 참조하면, 본 디스크 시스템은 램 메모리(10) 및 외부 명령에 대응하는 메모리 제어신호를 생성하여 램 메모리(10)를 제어하는 중앙제어장치(20)를 포함한다.
여기서, 중앙제어장치(20)는 디스크 시스템을 제어하며, 램 메모리(10)를 제어하는 메모리 제어신호를 생성하는 호스트(25), 호스트(25)로 FSB(Front Side Bus) 인터페이스를 제공하고, 호스트(25)로부터 전송된 상기 메모리 제어신호를 램 메모리(10)로 전송하고 고속 입출력 장치(1)와 연결되는 메모리 제어기 허브(30) 및 저속 입출력 장치(2)와 연결되며, 메모리 제어기 허브(30)로부터 저속 입출력 장치(2)에 대한 인터페이스를 제공받는 입출력 제어기 허브(35)를 포함한다.
메모리 제어기 허브(30)는 고속 입출력 장치(1)를 위한 인터페이스 및 입출력 제어기 허브(35)를 위한 인터페이스 및 PCI Express 포트로 램 메모리(10)와 접속된다.
여기서, 메모리 제어기 허브(30)는 호스트(25)와 상기 FSB 인터페이스를 통 하여 상기 메모리 제어신호를 전송받아 램 메모리(10)로 전송한다.
상기 FSB 인터페이스는 상기 호스트가 연산에 필요한 명령어 및 데이터를 램 메모리(10)로 전송하는 전체 버스를 말한다.
입출력 제어기 허브(35)는 USB 2.0, Ultra ATA 100, SATA, 플래시 BIOS, PCI, AC97, LAN 등과 같은 저속 입출력 장치(2)를 위한 상기 접속 포트를 제공 및 접속한다.
램 메모리(10)는 휘발성 RAM(Random Access Memory)으로 구성되며, 본 실시 예에서는 DRAM으로 설명한다.
즉, 램 메모리(10)는 RAM(Random Access Memory)으로 구성되며, 시스템 프로그램 및 데이터를 저장하는 램 디스크(14) 및 중앙제어장치(20)의 메모리 제어기 허브(30)로부터 전송되는 상기 메모리 제어신호에 포함된 접근정보를 기초로, 상기 메모리 제어신호를 제1, 2 메모리 제어신호로 변환하여 램 디스크(14)를 제어하는 제어신호 처리부(18)를 포함한다.
여기서, 램 디스크(14)는 상기 시스템 프로그램이 저장되는 시스템 메모리(12) 및 상기 데이터를 저장하는 디스크 메모리(13)를 포함한다.
시스템 메모리(12)는 호스트(25)와 제1 채널을 통하여 직접주소접근하여 상기 시스템 프로그램을 액세스하며, 디스크 메모리(13)는 호스트(25)와 제2 ~ N 채널을 통하여 간접주소접근하여 상기 데이터를 저장 또는 액세스한다.
여기서, 각각의 디스크 메모리(13)는 복수개의 RAM으로 구성된다.
제어신호 처리부(18)는 메모리 제어기 허브(30)로부터 전송된 상기 메모리 제어신호에 포함된 상기 접근정보를 해석하여, 호스트(25)가 램 디스크(14)로 상기 직접주소접근할 것인지, 또는 상기 간접주소접근할 것인지 판단하여 상기 제1, 2 메모리 제어신호를 램 디스크(14)로 전송한다.
도 2는 도 1에 나타낸 제어신호 처리부에 대한 제1 실시 예를 나타내는 기능 블록도이다.
도 2를 참조하면, 본 제어신호 처리부(18)는 외부 메모리 및 RAM 추가시 인터페이스 제공 및 메모리 제어기 허브(30)로부터 메모리 제어신호가 전송되는 인터페이스 확장부(18a), 상기 메모리 제어신호를 전송받아 접근정보를 해석하여, 직접주소접근이면 상기 메모리 제어신호를 제1 메모리 제어신호로 변환하여 제1 채널(ch_1)을 통하여 시스템 메모리(12)로 전송 제어하고, 간접주소접근이면 제2 ~ N 채널(ch_2 ~ ch_n)에 대한 채널 정보를 생성하는 프로토콜 해석기(18b) 및 상기 채널 정보를 기초로, 제2 ~ N 채널(ch_2 ~ ch_n)에 할당된 디스크 메모리(13)를 제어하는 메모리 제어기(18c)를 포함한다.
여기서, 상기 접근정보는 호스트(25)가 프로토콜 해석기(18b)를 통하여 제1 채널(ch_1)로 시스템 메모리(12)에 주소별로 할당된 상기 시스템 프로그램의 저장 주소로 직접접근하는 상기 직접주소접근 정보 및 호스트(25)가 메모리 제어기(18c)를 통하여 제2 ~ N 채널(ch_2 ~ ch_n)로 디스크 메모리(13)에 주소별로 할당된 상기 데이터의 저장 주소로 간접접근하는 상기 간접주소접근 정보를 포함한다.
인터페이스 확장부(18a)는 상기 외부 메모리가 장착되는 슬롯이 형성되는 메모리 슬롯 인터페이스(18_1) 및 RAM 추가 장착이 가능하며, 호스트(25)로부터 상기 메모리 제어신호가 전송되는 핫 플러그 인터페이스(18_2)를 포함한다.
핫 플러그 인터페이스(18_2)는 시스템 동작 중 램 디스크(10)의 추가 장착을 가능하게 한다.
메모리 제어기(18c)는 상기 채널 정보를 통하여, 제2 ~ N 채널(ch_2 ~ ch_n)에 할당된 디스크 메모리(13) 중 호스트(25)와 상기 간접주소접근하는 디스크 메모리(13)로 상기 제2 메모리 제어신호를 전송한다.
이때, 메모리 제어기(18c)는 상기 간접주소접근을 위하여 커맨드(cmd), 주소(address), 데이터(data)에 대한 값을 메모리 맵을 임시저장하는 레지스터(미도시)를 이용하여, 상기 제2 메모리 제어신호를 디스크 메모리(13) 즉, 디스크 메모리(13)를 구성하는 상기 RAM으로 전송하여, 상기 RAM을 제어한다.
도 3은 도 2의 간접주소접근에 대한 메모리 맵을 나타내는 도이고, 도 4는 도 3의 메모리 맵에 대한 제1 실시 예를 나타내는 도이다.
도 3을 참조하면, 제어신호 처리부(18)는 호스트(25)와 디스크 메모리(13)가 간접주소접근에 따라 커맨드(cmd), 주소(address), 데이터(data)에 대한 값을 메모리 맵(M_map)을 임시저장하는 레지스터를 이용하여 상기 메모리 제어신호를 상기 제2 메모리 제어신호로 변환하여 디스크 메모리(13)로 전송한다.
만약, 제어신호 처리부(18)는 레지스터가 32bit, 32bit의 주소 공간(
Figure 112008087621354-pat00001
= 4Giga)에 32bit 데이터를 읽고 쓰고자 한다면, 커맨드, 주소 및 데이터 각각 32bit 레지스터를 사용하는 상기 제2 메모리 제어신호로 4GB의 디스크 메모리(13)에 접근 할 수 있다.
따라서, 상기 간접주소접근을 이용하는 디스크 메모리(13)는 종래의 간접주소접근을 수행하는 하드디스크보다 빠른 응답 및 용량을 확장할 수 있다. 또한, 호스트(25)의 상기 메모리 제어신호는 호스트(25)에서 외부로 전송하는 신호 중 대역폭이 제일 큰 신호이며, 이에 따라 상기 제2 메모리 제어신호로 대역폭이 크게되어 데이터의 접근 속도 및 처리 능력이 향상된다.
도 4는 도 3에 나타낸 메모리 맵(M_map)을 읽기 및 쓰기 경로로 분리하도록, 데이터 버퍼(미도시)를 포함한 레지스터로 제어신호 처리부(18)에 저장된다.
즉, (a)는 데이터의 읽기 경로에 대한 데이터 버퍼 레지스터를 나타낸 것이며, 도 3의 메모리 맵(M_map)에서 읽기 데이터 버퍼(R_data), 읽기 주소(R_address) 및 읽기 커맨드(R_cmd)로 변환하여, 데이터의 읽기 경로로 분리하여 데이터 읽기 속도가 향상된다.
이와 같이, (b)는 데이터의 쓰기 경로에 대한 데이터 버퍼 레지스터를 나타낸 것이며, 도 3의 메모리 맵(M_map)에서 쓰기 데이터 버퍼(W_data), 쓰기 주소(W_address) 및 쓰기 커맨드(W_cmd)로 변환하여, 데이터의 쓰기 경로로 분리하여 데이터 쓰기 속도가 향상된다.
즉, 도 4의 (a), (b)는 호스트(25)로부터 데이터의 읽기 및 쓰기 경로를 분리함으로써, 데이터의 접근 속도 및 데이터 처리 속도를 향상할 수 있다.
도 5는 도 2에 나타낸 램 메모리의 구성을 나타내는 기능 블록도이다.
도 5를 참조하면, 본 램 메모리(10)는 시스템 메모리(12) 및 디스크 메모 리(13)에 할당되는 N개의 RAM(RAM_1 ~ RAM_N), N개의 RAM(RAM_1 ~ RAM_N)과 연결된 제1 ~ N 채널(ch_1 ~ ch_n)을 포함하는 채널 인터페이스(40), 제1 ~ N 채널(ch_1 ~ ch_n)을 통하여 N개의 RAM(RAM_1 ~ RAM_N)와 연결되는 제어신호 처리부(18) 및 N개의 RAM(RAM_1 ~ RAM_N)와 제어신호 처리부(18)로 구동 전원이 공급되지 않는 경우 비상전원을 공급하는 비상 전원부(45)를 포함한다.
즉, N개의 RAM(RAM_1 ~ RAM_N)은 휘발성 RAM이며, 상기 구동전원이 공급되지 않으면 저장된 데이터가 소멸된다.
비상전원부(45)는 상기 비상전원을 공급하는 배터리(47) 및 배터리(47)에 상기 비상전원을 충전하는 충전부(49)를 포함한다.
따라서, N개의 RAM(RAM_1 ~ RAM_N)는 상기 구동전원 또는 상기 비상전원을 항시 공급받음으로써, 저장된 데이터를 보전하며 주소를 유지할 수 있다.
그리고, 디스크 메모리(13)는 시스템 메모리(12)에서 주소가 할당되지 않는 독립적인 장치이다.
도 6은 본 발명의 제1 실시 예에 따른 디스크 시스템의 구동측면을 나타내는 기능별 계층구조도이다.
도 6을 참조하면, 본 디스크 시스템은 응용 프로그램(50), 운영 체제(55) 및 하드웨어(60)로 구분할 수 있다.
여기서, 운영 체제(55)는 파일시스템(55a), 파일시스템(55a)을 위한 API(Application Programming Interface)를 제공하는 블록 장치 드라이버(55b) 및 하드웨어(60) 즉, 디스크 메모리(13)를 관리하는 입출력 드라이버(55c)를 포함한 다.
블록 장치 드라이버(55b)는 하드웨어(60)를 1개의 디스크 볼륨으로 구성하면 1개, N개의 디스크 볼륨으로 구성하면 N개가 시스템 메모리(12)에 적재한다.
파일 시스템(55a)은 응용 프로그램(50)을 위한 API를 제공하여 사용자가 디스크 메모리(13)에 접근할 수 있도록 한다.
즉, 디스크 메모리(13)는 파일 시스템(55a)에 의해 파티션 설정과 부트 설정이 가능하며 종래의 하드디스크와 동일하게 동작한다.
본 발명의 디스크 시스템은 휘발성 RAM을 사용하여 데이터를 저장 및 수행함으로써, 종래의 하드 디스크가 없어도 램 메모리만을 운용하여 시스템 메모리를 통해 부팅이 가능하고, 디스크 메모리를 통하여 데이터를 고속으로 처리할 수 있다.
또한, 본 발명의 디스크 시스템은 경량화, 저소음, 저전력 및 고성능이 가능하며, 대용량을 요구하는 스토리지 서버, 파일 서버에 적용할 수 있으며, 하드 디스크보다 상대적으로 유지 보수가 용이하다.
이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구범위에 정의된 본 발명의 정신 및 범위에 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.
도 1은 본 발명의 제1 실시 예에 따른 디스크 시스템을 나타내는 개념도이다.
도 2는 도 1에 나타낸 제어신호 처리부에 대한 제1 실시 예를 나타내는 기능 블록도이다.
도 3은 도 2의 간접주소접근에 대한 메모리 맵을 나타내는 도이다.
도 4는 도 3의 메모리 맵에 대한 제1 실시 예를 나타내는 도이다.
도 5는 도 2에 나타낸 램 메모리의 구성을 나타내는 기능 블록도이다.
도 6은 본 발명의 제1 실시 예에 따른 디스크 시스템의 구동측면을 나타내는 기능별 계층구조도이다.

Claims (9)

  1. 램 메모리 및 외부 명령에 대응하는 메모리 제어신호를 생성하여 상기 램 메모리를 제어하는 중앙제어장치를 포함하고,
    상기 램 메모리는,
    RAM(Random Access Memory)으로 구성되며, 시스템 프로그램 및 데이터를 저장하는 램 디스크; 및
    상기 메모리 제어신호에 포함된 접근정보를 기초로 제 1 메모리 제어신호와 제 2 메모리 제어신호로 변환하고, 상기 제1 메모리 제어신호로 상기 시스템 프로그램을 액세스하고 상기 제2 메모리 제어신호로 상기 데이터를 액세스하도록 상기 램 디스크를 제어하는 제어신호 처리부를 포함하고,
    상기 램 디스크는,
    상기 중앙제어장치가 제1 채널을 통하여 직접주소접근하며, 상기 제1 메모리 제어신호로 상기 시스템 프로그램을 액세스하는 시스템 메모리; 및
    상기 중앙제어장치가 제2 ~ N 채널을 통하여 간접주소접근하며, 상기 제2 메모리 제어신호로 상기 데이터를 저장 또는 액세스하는 디스크 메모리를 포함하는 디스크 시스템.
  2. 제 1 항에 있어서, 상기 중앙제어장치는,
    호스트로 FSB(Front Side Bus) 인터페이스를 제공하고, 상기 호스트로부터 전송된 상기 메모리 제어신호를 상기 램 메모리로 전송하는 메모리 제어기 허브; 및
    상기 메모리 제어기 허브로부터 저속입출력 장치에 대한 인터페이스를 제공받는 입출력 제어기 허브를 포함하는 디스크 시스템.
  3. 삭제
  4. 제 1 항에 있어서, 상기 디스크 메모리는,
    상기 시스템 메모리와 분리된 독립 장치인 것을 특징으로 하는 디스크 시스템.
  5. 제 1 항에 있어서, 상기 제어신호 처리부는,
    외부 메모리 및 RAM 추가시 인터페이스 제공 및 상기 메모리 제어신호가 전송되는 인터페이스 확장부;
    상기 메모리 제어신호를 전송받아 상기 접근 정보를 해석하여, 상기 직접주소접근이면 상기 메모리 제어신호를 상기 제1 메모리 제어신호로 변환하여 상기 제1 채널을 통하여 상기 시스템 메모리를 제어하고, 상기 간접주소접근이면 상기 제2 ~ N 채널에 대한 채널 정보를 생성하는 프로토콜 해석기; 및
    상기 채널 정보를 기초로, 상기 제2 ~ N 채널에 할당된 상기 디스크 메모리를 제어하는 메모리 제어기를 포함하는 디스크 시스템.
  6. 제 5 항에 있어서, 상기 메모리 제어기는,
    상기 간접주소접근을 위하여 커맨드, 주소, 데이터에 대한 값에 대한 메모리 맵을 임시 저장하는 레지스터를 포함하는 디스크 시스템.
  7. 제 6 항에 있어서, 상기 레지스터는,
    상기 데이터 처리를 위한 읽기 경로 및 쓰기 경로를 분리하는 버퍼 레지스터인 것을 특징으로 하는 디스크 시스템.
  8. 제 1 항에 있어서,
    상기 램 디스크 및 상기 제어신호 처리부로 비상 전원을 공급하는 비상 전원부를 더 포함하는 디스크 시스템.
  9. 제 8 항에 있어서, 상기 비상 전원부는,
    상기 비상 전원을 공급하는 배터리; 및
    상기 배터리에 상기 비상 전원을 충전하는 충전부를 포함하는 디스크 시스템.
KR1020080130710A 2008-12-19 2008-12-19 프로세서의 메모리 제어신호를 이용한 디스크 시스템 KR101231055B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080130710A KR101231055B1 (ko) 2008-12-19 2008-12-19 프로세서의 메모리 제어신호를 이용한 디스크 시스템
US12/641,220 US20100161893A1 (en) 2008-12-19 2009-12-17 Disk system using memory control signal of processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080130710A KR101231055B1 (ko) 2008-12-19 2008-12-19 프로세서의 메모리 제어신호를 이용한 디스크 시스템

Publications (2)

Publication Number Publication Date
KR20100071857A KR20100071857A (ko) 2010-06-29
KR101231055B1 true KR101231055B1 (ko) 2013-02-07

Family

ID=42267769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080130710A KR101231055B1 (ko) 2008-12-19 2008-12-19 프로세서의 메모리 제어신호를 이용한 디스크 시스템

Country Status (2)

Country Link
US (1) US20100161893A1 (ko)
KR (1) KR101231055B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210133675A (ko) * 2020-04-29 2021-11-08 한국전자통신연구원 컴퓨팅 시스템 및 그 동작 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI529529B (zh) * 2014-04-17 2016-04-11 晨星半導體股份有限公司 嵌入式裝置、嵌入式裝置之記憶體硬碟以及存取嵌入式裝置之記憶體硬碟 之方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040091069A (ko) * 2002-02-21 2004-10-27 인텔 코오퍼레이션 메모리 액세스를 제어하기 위한 방법 및 장치
KR20050066687A (ko) * 2003-12-27 2005-06-30 주식회사 신텔정보통신 램기반의 스토리지 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6223267B1 (en) * 1998-02-26 2001-04-24 Hewlett-Packard Company Dynamically allocable RAM disk
US7484016B2 (en) * 2004-06-30 2009-01-27 Intel Corporation Apparatus and method for high performance volatile disk drive memory access using an integrated DMA engine
JP2006031750A (ja) * 2004-07-12 2006-02-02 Toshiba Corp データ構造、記録媒体、情報再生装置及び情報再生方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040091069A (ko) * 2002-02-21 2004-10-27 인텔 코오퍼레이션 메모리 액세스를 제어하기 위한 방법 및 장치
KR20050066687A (ko) * 2003-12-27 2005-06-30 주식회사 신텔정보통신 램기반의 스토리지 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210133675A (ko) * 2020-04-29 2021-11-08 한국전자통신연구원 컴퓨팅 시스템 및 그 동작 방법

Also Published As

Publication number Publication date
US20100161893A1 (en) 2010-06-24
KR20100071857A (ko) 2010-06-29

Similar Documents

Publication Publication Date Title
US20230367711A1 (en) Systems and methods for scalable and coherent memory devices
US10540306B2 (en) Data copying method, direct memory access controller, and computer system
US7979645B2 (en) Multiprocessor system for memory mapping of processing nodes
JP5275623B2 (ja) メモリコントローラ及びメモリシステム
US10795599B2 (en) Data migration method, host and solid state disk
TWI752620B (zh) 與記憶體類型相關的頁表
US9317312B2 (en) Computer and memory management method
JP2013530448A (ja) キャッシュストレージアダプタアーキテクチャ
KR20220045216A (ko) 유형화된 메모리 액세스에 대한 유형화되지 않은 메모리 액세스의 맵핑
KR20220060548A (ko) 데이터가 저장된 메모리 디바이스를 식별하기 위해 저장된 메타데이터 액세싱
TWI764265B (zh) 用於將資料連結至記憶體命名空間的記憶體系統
US11663133B2 (en) Memory tiering using PCIe connected far memory
CN103744611A (zh) 基于固态硬盘为缓存的计算机系统及缓存加速方法
EP3982269A1 (en) Systems, methods, and devices for accelerators with virtualization and tiered memory
KR101231055B1 (ko) 프로세서의 메모리 제어신호를 이용한 디스크 시스템
US10853255B2 (en) Apparatus and method of optimizing memory transactions to persistent memory using an architectural data mover
CN104424124B (zh) 内存装置、电子设备和用于控制内存装置的方法
US11775188B2 (en) Communications to reclaim storage space occupied by proof of space plots in solid state drives
US11960756B2 (en) Management of storage space in solid state drives to support proof of space activities
US20190065395A1 (en) Storage device and data arrangement method
JP2014093084A (ja) オペレーティング・システム・インストレーション・イメージのスナップショットから複数のサーバをブートするためのシステムおよび方法
CN116340203A (zh) 数据预读取方法、装置、处理器及预取器
WO2017107163A1 (zh) 基于异构混合内存的内存管理方法和系统
US20170153994A1 (en) Mass storage region with ram-disk access and dma access
US9529721B2 (en) Control device, and storage system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170124

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190125

Year of fee payment: 7