KR101229749B1 - Slope compensation circuit for boost converter - Google Patents

Slope compensation circuit for boost converter Download PDF

Info

Publication number
KR101229749B1
KR101229749B1 KR1020090092040A KR20090092040A KR101229749B1 KR 101229749 B1 KR101229749 B1 KR 101229749B1 KR 1020090092040 A KR1020090092040 A KR 1020090092040A KR 20090092040 A KR20090092040 A KR 20090092040A KR 101229749 B1 KR101229749 B1 KR 101229749B1
Authority
KR
South Korea
Prior art keywords
slope
current
terminal
capacitor
pmos transistor
Prior art date
Application number
KR1020090092040A
Other languages
Korean (ko)
Other versions
KR20110034504A (en
Inventor
박용승
이승우
박시홍
고영석
Original Assignee
단국대학교 산학협력단
주식회사엘디티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 단국대학교 산학협력단, 주식회사엘디티 filed Critical 단국대학교 산학협력단
Priority to KR1020090092040A priority Critical patent/KR101229749B1/en
Publication of KR20110034504A publication Critical patent/KR20110034504A/en
Application granted granted Critical
Publication of KR101229749B1 publication Critical patent/KR101229749B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 커런트 모드 콘트롤 부스트 컨버터의 심플 슬로프 보상을 위한 회로 구성을 간단히 하고 에러 발생을 줄일 수 있도록 한 기술에 관한 것이다.The present invention relates to a technique for simplifying a circuit configuration for reducing a simple slope of a current mode control boost converter and reducing an error occurrence.

이러한 본 발명은, 커런트 미러를 구성하는 제2,3피모스 트랜지스터의 소스단자와 전원단자의 사이에 각기 접속된 커패시터 및 저항과; 게이트펄스에 의해 턴온되어 상기 커패시터의 충전전압을 제어하는 제1피모스 트랜지스터와; 드레인 단자가 전류원과 슬로프전류 단자에 각기 접속된 형태로 커런트 미러를 구성하는 제2,3피모스 트랜지스터로 구성함을 특징으로 한다. The present invention includes a capacitor and a resistor respectively connected between the source terminal and the power supply terminal of the second and third PMOS transistors constituting the current mirror; A first PMOS transistor turned on by a gate pulse to control a charging voltage of the capacitor; And a second and third PMOS transistor constituting the current mirror in such a manner that the drain terminal is connected to the current source and the slope current terminal, respectively.

Description

부스트 컨버터의 슬로프 보상 회로{SLOPE COMPENSATION CIRCUIT FOR BOOST CONVERTER}SLOPE COMPENSATION CIRCUIT FOR BOOST CONVERTER}

본 발명은 부스트 컨버터의 슬로프 보상 기술에 관한 것으로, 특히 커런트 모드 콘트롤 부스트 컨버터의 심플 슬로프 보상을 위한 회로 구성을 간단히 하고 에러 발생을 줄일 수 있도록 한 부스트 컨버터의 슬로프 보상 회로에 관한 것이다. The present invention relates to a slope compensating technique of a boost converter, and more particularly, to a slope compensating circuit of a boost converter, which simplifies a circuit configuration for simple slope compensation of a current mode control boost converter and reduces an error occurrence.

일반적으로, 부스트 컨버터(boost converter)는 직류전압을 상승시켜 출력하는 회로로서, 인덕터, 인덕터의 스위칭 소자, 정류소자, 커패시터 및 저항으로 구성된다. 상기 스위칭 소자의 스위칭 동작에 따라 인덕터의 양단 전류가 증가와 감소를 반복한다. 이때, 상기 인덕터는 전류가 증가될 때 양단전압이 정극성(+)이 되고, 전류가 감소할 때에는 양단전압이 부극성(-)이 된다. 즉, 상기 스위칭 소자가 턴온 시 인덕터 양단전압이 정극성전압으로 되어 출력단으로 곧바로 전달되지 않고 충전되고, 오프시에는 양단전압이 부극성으로 되어 출력단에서 보면 입력전압과 인덕터 양단전압이 합해진 것으로 보여 출력단의 전압이 입력단의 전압보다 증가된다. In general, a boost converter is a circuit for raising a DC voltage and outputting the same. The boost converter includes an inductor, a switching element of the inductor, a rectifier, a capacitor, and a resistor. The current at both ends of the inductor increases and decreases according to the switching operation of the switching element. In this case, when the current is increased, the voltage at both ends becomes positive (+), and when the current decreases, the voltage at both ends becomes negative (-). That is, when the switching element is turned on, the voltage across the inductor becomes a positive voltage and is not immediately transferred to the output terminal. When the switching device is turned off, the voltage between the both ends becomes negative and the input voltage and the voltage between the both ends of the inductor are combined. The voltage of is increased more than the voltage at the input.

상기 인덕터의 온타임 50%를 초과하는 경우 발진현상이 나타나는데 이를 방지하기 위해 슬로프 보상회로를 사용한다. When the on-time of the inductor exceeds 50%, oscillation occurs. To prevent this, a slope compensation circuit is used.

도 1은 종래의 부스트 컨버터의 슬로프 보상회로도로서 이에 도시한 바와 같이, 전류원(IC)에 병렬접속되어 게이트펄스에 따른 전압을 출력하는 엔모스 트랜지스터(NM11) 및 커패시터(C11)와; 상기 커패시터(C11)의 충전전압을 증폭출력하는 증폭기(AMP11)와; 미러 형태로 접속되어 슬로프 전류(Islope)를 출력하기 위한 피모스 트랜지스터(PM11),(PM12)와; 상기 증폭기(AMP11)의 출력전압에 따라 상기 슬로프 전류(Islope)를 제어하기 위한 엔모스 트랜지스터(NM12) 및, 상기 엔모스 트랜지스터(NM12)의 소스와 접지단자 사이에 접속된 저항(RS)으로 구성된 것으로, 이의 작용을 설명하면 다음과 같다.1 is a slope compensation circuit diagram of a conventional boost converter, as shown here, an NMOS transistor NM11 and a capacitor C11 connected in parallel to a current source I C and outputting a voltage according to a gate pulse; An amplifier AMP11 for amplifying and outputting the charging voltage of the capacitor C11; PMOS transistors PM11 and PM12 connected in a mirror form and outputting a slope current I slope ; The NMOS transistor NM12 for controlling the slope current I slope according to the output voltage of the amplifier AMP11, and the resistor R S connected between the source and the ground terminal of the NMOS transistor NM12. It is composed of, the operation of which is described as follows.

전류원(IC)과 접지단자 사이에 커패시터(C11)가 접속되고, 이 커패시터(C11)의 양단에 엔모스 트랜지스터(NM11)의 드레인과 소스가 각기 접속된다. 그리고, 상기 엔모스 트랜지스터(NM11)의 게이트에는 슬로프 보상을 제어하기 위한 일련의 정극성의 게이트 펄스(GP)가 공급되는데, 이는 인덕터의 스위칭소자의 턴온 주기에 동기하여 공급된다.The capacitor C11 is connected between the current source I C and the ground terminal, and the drain and the source of the NMOS transistor NM11 are connected to both ends of the capacitor C11, respectively. The gate of the NMOS transistor NM11 is supplied with a series of positive gate pulses GP for controlling slope compensation, which is supplied in synchronization with the turn-on period of the switching element of the inductor.

따라서, 상기와 같이 공급되는 게이트펄스(GP)에 의해 상기 커패시터(C11)의 충전전압이 조절된다. Therefore, the charging voltage of the capacitor C11 is controlled by the gate pulse GP supplied as described above.

그리고, 상기와 같이 조절되는 커패시터(C11)의 충전전압은 증폭기(AMP11)에 의해 증폭된 후 엔모스 트랜지스터(NM12)의 게이트에 출력된다.The charging voltage of the capacitor C11 adjusted as described above is amplified by the amplifier AMP11 and then output to the gate of the NMOS transistor NM12.

그런데, 피모스 트랜지스터(PM11),(PM12)가 미러 형태로 접속되어 이 중에서 하 나의 피모스 트랜지스터(PM12)에서 슬로프 전류(Islope)가 출력되고, 다른 하나의 피모스 트랜지스터(PM11)의 드레인은 상기 엔모스 트랜지스터(NM12)의 드레인에 접속되어 있다. 그리고, 상기 엔모스 트랜지스터(NM12)의 소스는 저항(RS)을 통해 접지단자에 접속되어 있다. However, the PMOS transistors PM11 and PM12 are connected in a mirror form, and the slope current I slope is output from one of the PMOS transistors PM12, and the drain of the other PMOS transistor PM11 is output. Is connected to the drain of the NMOS transistor NM12. The source of the NMOS transistor NM12 is connected to the ground terminal through a resistor R S.

따라서, 증폭기(AMP11)의 출력전압에 상응되게 상기 피모스 트랜지스터(PM12)에서 슬로프 전류(Islope)가 출력된다. 결국, 상기 게이트펄스(GP)에 의해 상기 피모스 트랜지스터(PM12)에서 슬로프 보상을 위한 슬로프 전류(Islope)가 출력된다.Therefore, the slope current I slope is output from the PMOS transistor PM12 corresponding to the output voltage of the amplifier AMP11. As a result, the slope current I slope for slope compensation is output from the PMOS transistor PM12 by the gate pulse GP.

그러나, 이와 같은 종래의 부스트 컨버터에 있어서는 증폭기를 포함할 뿐만 아니라 많은 개수의 모스트랜지스터를 포함한 형태로 구성되므로, 설치 공간을 많이 차지하게 되는 결함이 있고, 회로 설계시 증폭기의 특성을 적절히 고려하지 못하는 경우 에러가 발생되는 등의 문제점이 있었다. However, such a conventional boost converter not only includes an amplifier, but also includes a large number of MOS transistors, so that there is a defect that takes up a lot of installation space, and the characteristics of the amplifier are not properly considered when designing a circuit. There was a problem such as an error occurs.

따라서, 본 발명의 목적은 커런트 모드 콘트롤 부스트 컨버터의 심플 슬로프 보상을 위한 회로를 구현함에 있어서, 증폭기를 사용하지 않고 트랜지스터의 사용 개수를 줄이는데 있다.Accordingly, an object of the present invention is to reduce the number of transistors used without using an amplifier in implementing a circuit for simple slope compensation of a current mode control boost converter.

본 발명의 목적들은 앞에서 언급한 목적으로 제한되지 않는다. 본 발명의 다른 목적 및 장점들은 아래 설명에 의해 더욱 분명하게 이해될 것이다.The objects of the present invention are not limited to the above-mentioned objects. Other objects and advantages of the invention will be more clearly understood by the following description.

상기와 같은 목적을 달성하기 위한 본 발명은,The present invention for achieving the above object,

커런트 미러를 구성하는 제2,3피모스 트랜지스터의 소스단자와 전원단자 사이에 각기 접속된 커패시터 및 저항과; 게이트펄스에 의해 턴온되어 상기 커패시터의 충전전압을 제어하는 제1피모스 트랜지스터와; 드레인 단자가 전류원과 슬로프전류 단자에 각기 접속된 형태로 커런트 미러를 구성하는 제2,3피모스 트랜지스터로 구성함을 특징으로 한다.Capacitors and resistors respectively connected between source and power terminals of the second and third PMOS transistors constituting the current mirror; A first PMOS transistor turned on by a gate pulse to control a charging voltage of the capacitor; And a second and third PMOS transistor constituting the current mirror in such a manner that the drain terminal is connected to the current source and the slope current terminal, respectively.

본 발명은 커런트 모드 콘트롤 부스트 컨버터의 심플 슬로프 보상을 위한 회로를 구현함에 있어서, 증폭기를 사용하지 않고 최소한의 트랜지스터를 사용하여 구현함으로써, 공간효율이 극대화되는 효과가 있다. According to the present invention, in implementing a circuit for simple slope compensation of a current mode control boost converter, by using a minimum transistor without using an amplifier, there is an effect of maximizing space efficiency.

또한, 증폭기를 사용하지 않으므로 증폭기의 특성을 고려할 필요가 없고 회로 설계시 에러 발생을 근본적으로 제거할 수 있는 효과가 있다. In addition, since the amplifier is not used, it is not necessary to consider the characteristics of the amplifier and there is an effect that fundamentally eliminates an error in circuit design.

또한, 회로 구성이 간소화되어 수율이 향상되고, 제품의 원가가 절감되는 등의 효과가 있다. In addition, the circuit configuration is simplified, the yield is improved, and the cost of the product is reduced.

전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 거이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공기 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.The above objects, features, and advantages will be described in detail with reference to the accompanying drawings, and thus, those skilled in the art may easily implement the present invention. In describing the present invention, when it is determined that the detailed description of the air technology related to the present invention may unnecessarily obscure the gist of the present invention, the detailed description will be omitted. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 부스트 컨버터의 슬로프 보상 회로도로서 이에 도시한 바와 같이, 커런트 미러를 구성하는 제2,3피모스 트랜지스터(P 채널 모스 트랜지스터)(PM22),(PM23)의 소스단자와 전원단자의 사이에 각기 접속된 커패시터(C21) 및 저항(RS)과; 게이트펄스(GP)에 의해 턴온되어 상기 커패시터(C21)의 충전전압을 제어하는 제1피모스 트랜지스터(PM21)와; 드레인 단자가 전류원(IC)과 슬로프전류 단자(Islope)에 각기 접속된 형태로 커런트 미러를 구성하는 제2,3피모스 트랜지스터(PM22),(PM23)로 구성한다.FIG. 2 is a slope compensation circuit diagram of a boost converter according to the present invention. As shown in FIG. A capacitor (C21) and a resistor (R S ) connected between the capacitors; A first PMOS transistor PM21 that is turned on by a gate pulse GP to control a charging voltage of the capacitor C21; The drain terminal is composed of second and third MOS transistors PM22 and PM23 constituting a current mirror in a form in which the drain terminal is connected to the current source I C and the slope current terminal I slope , respectively.

이와 같이 구성한 본 발명의 부스트 컨버터의 슬로프 보상 회로의 작용을 상세히 설명하면 다음과 같다.Referring to the operation of the slope compensation circuit of the boost converter of the present invention configured as described above in detail as follows.

제2,3 피모스 트랜지스터(PM22),(PM23)가 미러 형태로 접속되어 이의 소스단자 와 전원단자의 사이에 커패시터(C21) 및 저항(RS)이 각각 접속된다. The second and third PMOS transistors PM22 and PM23 are connected in a mirror form, and a capacitor C21 and a resistor R S are respectively connected between the source terminal and the power supply terminal thereof.

상기 제2피모스 트랜지스터(PM22)의 드레인과 접지단자 사이에 전류원(IC)이 접속되고, 상기 제3피모스 트랜지스터(PM23)의 드레인이 슬로프전류 단자(Islope)에 접속되어 있다. The current source I C is connected between the drain of the second PMOS transistor PM22 and the ground terminal, and the drain of the third PMOS transistor PM23 is connected to the slope current terminal I slope .

그리고, 게이트에 게이트펄스(GP)가 공급되는 제1피모스 트랜지스터(PM21)의 소스,드레인이 상기 커패시터(C21)의 양단에 접속된다.The source and the drain of the first PMOS transistor PM21 to which the gate pulse GP is supplied to the gate are connected to both ends of the capacitor C21.

따라서, 상기 제1피모스 트랜지스터(PM21)의 게이트에 공급되는 게이트펄스(GP)의 듀티비에 따라 상기 제3피모스 트랜지스터(PM23)의 드레인을 통해 슬로프전류 단자(Islope)에 출력되는 전류량이 조절된다. Accordingly, the amount of current output to the slope current terminal I slope through the drain of the third PMOS transistor PM23 according to the duty ratio of the gate pulse GP supplied to the gate of the first PMOS transistor PM21. This is regulated.

즉, 상기 게이트펄스(GP)가 "하이"로 공급될 때, 이에 의해 상기 제1피모스 트랜지스터(PM21)가 턴오프된다. 이에 따라, 상기 커패시터(C21)가 전류원(IC)에 의해 충전된다. That is, when the gate pulse GP is supplied "high", the first PMOS transistor PM21 is turned off by this. Accordingly, the capacitor C21 is charged by the current source I C.

이와 반대로, 게이트펄스(GP)가 "로우"로 공급될 때, 이에 의해 상기 제1피모스 트랜지스터(PM21)가 턴온된다. 이에 따라, 상기 커패시터(C21)의 충전전압이 방전된다.On the contrary, when the gate pulse GP is supplied "low", the first PMOS transistor PM21 is turned on by this. Accordingly, the charging voltage of the capacitor C21 is discharged.

그런데, 상기 설명에서와 같이 상기 커패시터(C21) 및 저항(RS)이 커런트 미러를 구성하는 제2,3피모스 트랜지스터(PM22),(PM23)의 소스 단자와 전원단자(VDD)의 사이에 각기 접속되어 있으므로, 이 커패시터(C21)의 양단전압(VC)과 저항(RS)의 양 단전압(Vr)은 서로 동일하다.However, as described above, the capacitor C21 and the resistor R S form a current mirror between the source terminal of the second and third PMOS transistors PM22 and PM23 and the power supply terminal V DD . Since it is connected to each other, the voltage V C of both ends of this capacitor C21 and the voltage V r of both ends of the resistor R S are the same.

따라서, 상기 게이트펄스(GP)가 "하이"로 공급될 때, 커패시터(C21)의 충전전압(VC)에 상응되는 량의 슬로프전류가 상기 제3피모스 트랜지스터(PM23)의 드레인을 통해 슬로프전류 단자(Islope)에 출력된다.Therefore, when the gate pulse GP is supplied “high”, a slope current corresponding to the charge voltage V C of the capacitor C21 is sloped through the drain of the third PMOS transistor PM23. It is output to the current terminal (I slope ).

그러나, 상기 게이트펄스(GP)가 "로우"로 공급될 때, 커패시터(C21)의 전압이 방전되므로 상기 제3피모스 트랜지스터(PM23)의 드레인으로부터 슬로프전류 단자(Islope)에 출력되는 전류가 차단된다. However, when the gate pulse GP is supplied as "low", the voltage of the capacitor C21 is discharged, so that the current output from the drain of the third PMOS transistor PM23 to the slope current terminal I slope is reduced. Is blocked.

이상에서 본 발명의 바람직한 실시예에 대하여 상세히 설명하였지만, 본 발명의 권리범위가 이에 한정되는 것이 아니라 다음의 청구범위에서 정의하는 본 발명의 기본 개념을 바탕으로 보다 다양한 실시예로 구현될 수 있으며, 이러한 실시예들 또한 본 발명의 권리범위에 속하는 것이다. Although the preferred embodiment of the present invention has been described in detail above, the scope of the present invention is not limited thereto, and may be implemented in various embodiments based on the basic concept of the present invention defined in the following claims. Such embodiments are also within the scope of the present invention.

도 1은 종래 기술에 의한 부스트 컨버터의 슬로프 보상회로도.1 is a slope compensation circuit diagram of a boost converter according to the prior art.

도 2는 본 발명에 의한 부스트 컨버터의 슬로프 보상회로도.2 is a slope compensation circuit diagram of a boost converter according to the present invention;

***도면의 주요 부분에 대한 부호의 설명*** *** Description of the symbols for the main parts of the drawings ***

PM21-PM23 : 제1-3피모스 트랜지스터PM21-PM23: 1-3 PMOS transistor

C : 커패시터C: Capacitor

RS : 저항R S : Resistance

Claims (4)

커런트 미러를 구성하는 제2,3피모스 트랜지스터의 소스단자와 전원단자의 사이에 각기 접속된 커패시터 및 저항과;A capacitor and a resistor respectively connected between the source terminal and the power supply terminal of the second and third PMOS transistors constituting the current mirror; 게이트펄스에 의해 턴온되어 상기 커패시터의 충전전압을 제어하는 제1피모스 트랜지스터와;A first PMOS transistor turned on by a gate pulse to control a charging voltage of the capacitor; 드레인 단자가 전류원과 슬로프전류 단자에 각기 접속된 형태로 커런트 미러를 구성하는 제2,3피모스 트랜지스터로 구성한 것을 특징으로 하는 부스트 컨버터의 슬로프 보상 회로. A slope compensating circuit of a boost converter, characterized in that the drain terminal comprises second and third PMOS transistors constituting a current mirror in a form in which a drain terminal is connected to a current source and a slope current terminal, respectively. 제1항에 있어서, 게이트펄스는 부극성의 형태로 공급되는 것을 특징으로 하는 부스트 컨버터의 슬로프 보상 회로. 2. The slope compensation circuit of claim 1, wherein the gate pulses are supplied in a negative polarity form. 제1항에 있어서, 제1피모스 트랜지스터의 소스와 드레인은 상기 커패시터의 양단에 접속된 것을 특징으로 하는 부스트 컨버터의 슬로프 보상 회로. 2. The slope compensation circuit of claim 1, wherein the source and the drain of the first PMOS transistor are connected at both ends of the capacitor. 제1항에 있어서, 제2피모스 트랜지스터는 소스는 상기 제1피모스 트랜지스터의 드레인과 커패시터의 타측단자에 공통 접속되고, 게이트와 드레인이 상기 전류원에 공통접속된 것을 특징으로 하는 부스트 컨버터의 슬로프 보상 회로. The slope of a boost converter according to claim 1, wherein a source of the second PMOS transistor is commonly connected to the drain of the first PMOS transistor and the other terminal of the capacitor, and a gate and a drain are commonly connected to the current source. Compensation circuit.
KR1020090092040A 2009-09-28 2009-09-28 Slope compensation circuit for boost converter KR101229749B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090092040A KR101229749B1 (en) 2009-09-28 2009-09-28 Slope compensation circuit for boost converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090092040A KR101229749B1 (en) 2009-09-28 2009-09-28 Slope compensation circuit for boost converter

Publications (2)

Publication Number Publication Date
KR20110034504A KR20110034504A (en) 2011-04-05
KR101229749B1 true KR101229749B1 (en) 2013-02-05

Family

ID=44043104

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090092040A KR101229749B1 (en) 2009-09-28 2009-09-28 Slope compensation circuit for boost converter

Country Status (1)

Country Link
KR (1) KR101229749B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104762A (en) * 1992-09-16 1994-04-15 Fujitsu Ltd Current mirror circuit
JP2002290239A (en) 2001-03-26 2002-10-04 Nec Corp Current mirror circuit and analog/digital conversion circuit
US20070210772A1 (en) 2006-03-08 2007-09-13 Micrel, Inc. PFM and current controlled switching regulator
US7479778B1 (en) 2003-11-07 2009-01-20 National Semiconductor Corporation Adaptive slope compensation for switching regulators

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104762A (en) * 1992-09-16 1994-04-15 Fujitsu Ltd Current mirror circuit
JP2002290239A (en) 2001-03-26 2002-10-04 Nec Corp Current mirror circuit and analog/digital conversion circuit
US7479778B1 (en) 2003-11-07 2009-01-20 National Semiconductor Corporation Adaptive slope compensation for switching regulators
US20070210772A1 (en) 2006-03-08 2007-09-13 Micrel, Inc. PFM and current controlled switching regulator

Also Published As

Publication number Publication date
KR20110034504A (en) 2011-04-05

Similar Documents

Publication Publication Date Title
CN108270417B (en) Voltage regulator and integrated circuit
US9054705B2 (en) Self-powered source driving circuit and switching power supply thereof
JP5169170B2 (en) Step-down switching regulator
JP4781744B2 (en) POWER SUPPLY DEVICE AND ELECTRIC DEVICE USING THE SAME
US7768214B2 (en) Step-up/down regulator circuit and liquid crystal display device incorporating it
US7737773B2 (en) Semiconductor device, step-down chopper regulator, and electronic equipment
US9543826B2 (en) Audible noise avoiding circuit and DC-DC boost converter having the same
KR20090039638A (en) Dc/dc converter
US9525334B2 (en) Control circuit with multiple feedback loops and switching power supply thereof
CN108336895B (en) DC-DC converter, DC-DC power conversion system and method
JP2010213114A (en) Class d amplifier circuit
US10666137B2 (en) Method and circuitry for sensing and controlling a current
CN104135237A (en) Gate driver circuit
JPWO2005122373A1 (en) Level shift circuit and switching regulator provided with the same
US9559583B2 (en) Power converter with a wave generator that filters a wave signal to generate an output voltage
JP2013025577A (en) Semiconductor integrated circuit
KR101147257B1 (en) A positive direct current source stage inrush current reduction circuit
US9979294B1 (en) DC-DC converter with gate charge re-use
KR101229749B1 (en) Slope compensation circuit for boost converter
EP3734839A1 (en) A driving circuit and a desaturation circuit of a power circuit
US10720827B1 (en) Low leakage CMOS switch to isolate a capacitor storing an accurate reference
TWI518474B (en) Adaptive charge pump, controlling method thereof, and electronic device
KR100925326B1 (en) DC-DC Converter
JP5673420B2 (en) DCDC converter
JP2015154682A (en) Dc/dc converter

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170125

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200115

Year of fee payment: 8