KR101229056B1 - 이더넷 프레임 다중화 및 역다중화 방법 - Google Patents

이더넷 프레임 다중화 및 역다중화 방법 Download PDF

Info

Publication number
KR101229056B1
KR101229056B1 KR1020110075304A KR20110075304A KR101229056B1 KR 101229056 B1 KR101229056 B1 KR 101229056B1 KR 1020110075304 A KR1020110075304 A KR 1020110075304A KR 20110075304 A KR20110075304 A KR 20110075304A KR 101229056 B1 KR101229056 B1 KR 101229056B1
Authority
KR
South Korea
Prior art keywords
bit string
signal
information channel
multiplexing
physical port
Prior art date
Application number
KR1020110075304A
Other languages
English (en)
Inventor
서인식
배병훈
Original Assignee
라이트웍스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 라이트웍스 주식회사 filed Critical 라이트웍스 주식회사
Priority to KR1020110075304A priority Critical patent/KR101229056B1/ko
Application granted granted Critical
Publication of KR101229056B1 publication Critical patent/KR101229056B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J14/00—Optical multiplex systems
    • H04J14/04—Mode multiplex systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0057—Operations, administration and maintenance [OAM]
    • H04J2203/006—Fault tolerance and recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

본 발명은 이더넷 매체 접근 제어 프레임을 수신하는 단계, 상기 이더넷 매체 접근 제어 프레임 중에서 물리적 포트의 정보 채널 데이터를 수집하는 단계, 상기 이더넷 매체 접근 제어 프레임 중에서 클럭 데이터 회복 신호를 추출하는 단계, 다중화 인에이블 신호의 비트 열을 생성하여 상기 클럭 데이터 회복 신호의 비트 열 이후에 배치하는 단계, 다중화 모드 신호의 비트 열을 생성하여 상기 다중화 인에이블 신호의 비트 열 이후에 배치하는 단계 및 상기 물리적 포트의 정보 채널 데이터의 비트 열을 생성하여 상기 다중화 모드 신호의 비트 열 이후에 배치하는 단계를 포함하는 이더넷 프레임 다중화 방법을 제공한다.

Description

이더넷 프레임 다중화 및 역다중화 방법{METHOD FOR MULTIPLEXING AND DEMULTIPLEXING ETHERNET FRAME}
본 발명은 이더넷 프레임 다중화 및 역다중화 방법에 관한 것으로서, 보다 상세하게는 이더넷 프레임의 프리앰블에서 클럭 데이터 회복(Clock and Data Recovery; CDR) 신호의 비트 열 이후에 물리적 포트의 정보 채널 데이터의 비트 열을 생성하여 배치함으로써, 별도의 회로를 추가하지 않고도 효과적으로 이더넷 프레임을 다중화하거나 역다중화할 수 있는 이더넷 프레임 다중화 및 역다중화 방법에 관한 것이다.
최근에 고대역폭의 영상 데이터나 음성 데이터를 요구하는 서비스가 증가됨에 따라 기가 비트 이더넷에서 10 기가 비트 이더넷으로 전환되고 있다.
상술하는 10 기가 비트 이더넷 채널을 효율적으로 사용하는 방법으로, 10기가 이더넷 채널에 다수의 기가 이더넷 채널 서비스를 제공하는 이더넷 프레임 다중화 및 역다중화 기술이 각광받고 있다.
공개 특허 10-2010-0068150에는 이더넷 프레임의 캡슐화 방법 및 장치, 디캡슐화 방법이 개시되어 있으나, 표준 권고안을 기반으로 작성되어 이더넷 프레임 캡슐화 회로의 복잡성, 프레임 버퍼 사용에 따른 전달 지연 시간 증대나 대역폭의 비효율적 사용 등의 문제점을 유발시키고 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 이더넷 프레임의 프리앰블에서 클럭 데이터 회복(Clock and Data Recovery; CDR) 신호의 비트 열 이후에 물리적 포트의 정보 채널 데이터의 비트 열을 생성하여 배치함으로써, 별도의 회로를 추가하지 않고도 효과적으로 이더넷 프레임을 다중화할 수 있는 이더넷 프레임 다중화 방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 상술한 이더넷 프레임 다중화 방법에 따른 이더넷 프레임을 효과적으로 역다중화할 수 있는 이더넷 프레임 역다중화 방법을 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기와 같은 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 이더넷 프레임 다중화 방법은 이더넷 매체 접근 제어 프레임을 수신하는 단계, 상기 이더넷 매체 접근 제어 프레임 중에서 물리적 포트의 정보 채널 데이터를 수집하는 단계, 상기 이더넷 매체 접근 제어 프레임 중에서 클럭 데이터 회복 신호를 추출하는 단계, 다중화 인에이블 신호의 비트 열을 생성하여 상기 클럭 데이터 회복 신호의 비트 열 이후에 배치하는 단계, 다중화 모드 신호의 비트 열을 생성하여 상기 다중화 인에이블 신호의 비트 열 이후에 배치하는 단계 및 상기 물리적 포트의 정보 채널 데이터의 비트 열을 생성하여 상기 다중화 모드 신호의 비트 열 이후에 배치하는 단계를 포함한다.
본 발명의 일 실시예에 따른 이더넷 프레임 다중화 방법은 상기 물리적 포트의 정보 채널 데이터의 비트 열이 8 비트로 생성되는 것이 바람직하다.
본 발명의 일 실시예에따른 이더넷 프레임 다중화 방법은 상기 물리적 포트의 정보 채널 데이터의 비트 열을 상기 다중화 모드 신호의 비트 열 이후에 배치하는 단계 후에, 상기 물리적 포트의 정보 채널 데이터의 비트 열의 오류를 검사하기 위한 2 비트의 패리티 신호를 생성하여 상기 물리적 포트의 정보 채널 데이터의 비트 열 이후에 배치하는 단계를 더 포함하는 것이 바람직하다.
본 발명의 일 실시예에 따른 이더넷 프레임 다중화 방법은 상기 패리티 신호가 BIP(Bit Interleaved Parity) 방식으로 생성되는 것이 바람직하다.
상기와 같은 다른 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 이더넷 프레임 역다중화 방법은 이더넷 매체 접근 제어 프레임을 수신하는 단계, 상기 이더넷 매체 접근 제어 프레임 중에서 클럭 데이터 회복 신호를 추출하는 단계, 상기 클럭 데이터 회복 신호의 비트 열 이후에 배치되는 비트 열에 다중화 인에이블 신호가 존재하는지 확인하는 단계, 상기 다중화 인에이블 신호가 존재하는 경우에 상기 다중화 인에이블 신호의 비트 열 이후에 배치되는 비트 열에 다중화 모드 신호가 존재하는지 확인하는 단계, 상기 다중화 모드 신호가 존재하는 경우에 상기 다중화 모드 신호의 비트 열 이후에 배치되는 물리적 포트의 정보 채널 데이터를 추출하는 단계 및 상기 물리적 포트의 정보 채널 데이터를 이용하여 상기 물리적 포트의 정보 채널의 인터페이스를 설정하는 단계를 포함한다.
본 발명의 일 실시예에 따른 이더넷 프레임 역다중화 방법은 상기 물리적 포트의 정보 채널 데이터의 비트 열이 8 비트인 것이 바람직하다.
본 발명의 일 실시예에 따른 이더넷 프레임 역다중화 방법은 상기 물리적 포트의 정보 채널 데이터를 추출하는 단계 후에, 상기 물리적 포트의 정보 채널 데이터의 비트 열 이후에 배치되는 2 비트의 패리티 신호를 추출하여 상기 물리적 포트의 정보 채널 데이터의 오류를 검사하는 단계를 더 포함하는 것이 바람직하다.
본 발명의 일 실시예에 따른 이더넷 프레임 역다중화 방법은 상기 패리티 신호가 BIP(Bit Interleaved Parity) 방식으로 생성된 것이 바람직하다.
본 발명의 실시예들에 따른 이더넷 프레임 다중화 및 역다중화 방법은 이더넷 프레임의 프리앰블에서 클럭 데이터 회복(Clock and Data Recovery; CDR) 신호의 비트 열 이후에 물리적 포트의 정보 채널 데이터의 비트 열을 생성하여 배치함으로써, 별도의 회로를 추가하지 않고도 효과적으로 이더넷 프레임을 다중화하거나 역다중화할 수 있다.
도 1은 본 발명의 일 실시예에 따른 이더넷 프레임 다중화 방법에서 이용되는 프리앰블의 비트 열의 구조도.
도 2는 본 발명의 일 실시예에 따른 이더넷 프레임 다중화 방법의 플로우 차트.
도 3은 본 발명의 일 실시예에 따른 이더넷 프레임 역다중화 방법의 플로우 차트.
이하 첨부된 도면을 참조로 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다. 기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 고안의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1은 본 발명의 일 실시예에 따른 이더넷 프레임 다중화 방법에서 이용되는 프리앰블의 비트 열의 구조도이고, 도 2는 본 발명의 일 실시예에 따른 이더넷 프레임 다중화 방법의 플로우 차트이며, 도 3은 본 발명의 일 실시예에 따른 이더넷 프레임 역다중화 방법의 플로우 차트이다.
본 발명의 일 실시예에 따른 이더넷 프레임 다중화 방법은 먼저, 이더넷 매체 접근 제어(Media Access Control; MAC) 프레임을 수신(S1100)한다.
다음으로, 이더넷 매체 접근 제어 프레임 중에서 물리적 포트의 정보 채널 데이터를 수집(S1200)한다.
다음으로, 이더넷 매체 접근 제어 프레임 중에서 클럭 데이터 회복(Clock and Data Recovery; CDR) 신호를 추출(S1300)한다.
이러한 클럭 데이터 회복 신호는 10기가 수동형 광가입자 (PON:Passive Optical Network) 방식에서 보편적으로 사용되는 버스트 모드 방식의 클럭 데이터 회복 신호를 사용할 경우, 최대 28 비트에 클럭 및 데이터를 복구할 수 있으나 여기에서는 시스템의 마진 등을 고려하여 40 비트로 클럭 데이터 회복 신호를 구성한다. 반드시 40비트로 클럭 데이터 회복 신호를 구성할 필요는 없으며, 40비트보다 짧게 클럭 데이터 회복 신호를 구성할 수 있다.
다음으로, 다중화 인에이블 신호(MUX ENABLE)의 비트 열을 생성하여 클럭 데이터 회복 신호의 비트 열 이후에 배치(S1400)한다.
여기에서, 다중화 인에이블 신호(MUX ENABLE)는 4 비트로 구성할 수 있으며, 필요에 따라서 3 비트나 2 비트로 구성할 수 있다.
다음으로, 다중화 모드 신호(MUX MODE)의 비트 열을 생성하여 다중화 인에이블 신호(MUX ENABLE)의 비트 열 이후에 배치(S1500)한다.
여기에서, 다중화 모드 신호(MUX MODE)는 2 비트로 구성할 수 있으며, 필요에 따라서 3 비트나 4 비트로 구성할 수 있다.
다음으로, 물리적 포트의 정보 채널 데이터(CHANNEL)의 비트 열을 생성하여 다중화 모드 신호(MUX MODE)의 비트 열 이후에 배치(S1600)한다.
여기에서, 물리적 포트의 정보 채널 데이터(CHANNEL)의 비트 열은 8 비트로 구성될 수 있으며, 필요에 따라서 9 비트나 10 비트로 구성할 수 있다.
상술한 물리적 포트의 정보 채널 데이터(CHANNEL)의 비트 열을 8 비트로 구성하는 경우에는 256개의 물리적 포트의 정보 채널을 다중화할 수 있다.
다음으로, 물리적 포트의 정보 채널 데이터(CHANNEL)의 비트 열의 오류를 검사하기 위한 2 비트의 패리티 신호(BIP)를 생성하여 물리적 포트의 정보 채널 데이터(CHANNEL)의 비트 열 이후에 배치(S1700)한다.
여기에서, 데이터 채널 오류를 검사하기 위한 방법은 2비트로 구성된 BIP(Bit Interleaved Parity)를 사용한다. 이 방식은 ITU-T(International Telecommunication Union Telecommunication Standardization Sector) SDH(Synchronous Digital Hierarchy) 권고안에서 VC-12(Virtual Container 12)의 비트 오류를 감지하기 위한 방식이다.
본 발명의 일 실시예에 따른 이더넷 프레임 다중화 방법에서 이용되는 프리앰블은 도 1에 도시된 것처럼, IFG(Inter Frame Gap) 신호와 SFD(Start Frame Delimeter) 신호 사이에 40 비트의 클럭 데이터 회복 신호, 4 비트의 다중화 인에이블 신호(MUX ENABLE), 2 비트의 다중화 모드 신호(MUX MODE), 8 비트의 물리적 포트의 정보 채널 데이터(CHANNEL) 및 2 비트의 패리티 신호(BIP)를 포함하여 구성할 수 있다.
본 발명의 일 실시예에 따른 이더넷 프레임 역다중화 방법은 먼저, 이더넷 매체 접근 제어 프레임을 수신(S2100)한다.
다음으로, 이더넷 매체 접근 제어 프레임 중에서 클럭 데이터 회복 신호를 추출(S2200)한다.
이러한 클럭 데이터 회복 신호는 버스트 모드 방식의 클럭 데이터 회복 신호의 비트 열은 최대 28 비트이며, 여기에서는 40 비트로 클럭 데이터 회복 신호를 구성한다. 반드시 40비트로 클럭 데이터 회복 신호를 구성할 필요는 없으며, 40비트보다 짧게 클럭 데이터 회복 신호를 구성할 수 있다.
다음으로, 클럭 데이터 회복 신호의 비트 열 이후에 배치되는 비트 열에 다중화 인에이블 신호(MUX ENABLE)가 존재하는지 확인(S2300)한다.
여기에서, 다중화 인에이블 신호(MUX ENABLE)는 4 비트로 구성할 수 있으며, 필요에 따라서 3 비트나 2 비트로 구성할 수 있다.
다음으로, 다중화 인에이블 신호(MUX ENABLE)가 존재하는 경우에 상기 다중화 인에이블 신호(MUX ENABLE)의 비트 열 이후에 배치되는 비트 열에 다중화 모드 신호(MUX MODE)가 존재하는지 확인(S2400)한다.
여기에서, 다중화 모드 신호(MUX MODE)는 2 비트로 구성할 수 있으며, 필요에 따라서 3 비트나 4 비트로 구성할 수 있다.
다음으로, 다중화 모드 신호(MUX MODE)가 존재하는 경우에 상기 다중화 모드 신호(MUX MODE)의 비트 열 이후에 배치되는 물리적 포트의 정보 채널 데이터(CHANNEL)를 추출(S2500)한다.
여기에서, 물리적 포트의 정보 채널 데이터(CHANNEL)의 비트 열은 8 비트로 구성될 수 있으며, 필요에 따라서 9 비트나 10 비트로 구성할 수 있다.
다음으로, 물리적 포트의 정보 채널 데이터(CHANNEL)의 비트 열 이후에 배치되는 2 비트의 패리티 신호(BIP)를 추출하여 물리적 포트의 정보 채널 데이터(CHANNEL)의 오류를 검사(S2600)한다.
여기에서, 데이터 채널 오류를 검사하기 위한 방법은 2비트로 구성된 BIP(Bit Interleaved Parity)를 사용한다. 이 방식은 ITU-T(International Telecommunication Union Telecommunication Standardization Sector) SDH(Synchronous Digital Hierarchy) 권고안에서 VC-12(Virtual Container 12)의 비트 오류를 감지하기 위한 방식이다.
다음으로, 물리적 포트의 정보 채널 데이터(CHANNEL)를 이용하여 물리적 포트의 정보 채널의 인터페이스를 설정(S2700)한다.
이상, 본 발명을 본 발명의 원리를 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 그와 같이 도시되고 설명된 그대로의 구성 및 작용으로 한정되는 것이 아니다.
오히려, 첨부된 청구범위의 사상 및 범주를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다.
따라서, 그러한 모든 적절한 변경 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.

Claims (8)

  1. 이더넷 매체 접근 제어 프레임을 수신하는 단계;
    상기 이더넷 매체 접근 제어 프레임 중에서 물리적 포트의 정보 채널 데이터를 수집하는 단계;
    상기 이더넷 매체 접근 제어 프레임 중에서 클럭 데이터 회복 신호를 추출하는 단계;
    다중화 인에이블 신호의 비트 열을 생성하여 상기 클럭 데이터 회복 신호의 비트 열 이후에 배치하는 단계;
    다중화 모드 신호(MUX MODE)의 비트 열을 생성하여 상기 다중화 인에이블 신호의 비트 열 이후에 배치하는 단계; 및
    상기 물리적 포트의 정보 채널 데이터의 비트 열을 생성하여 상기 다중화 모드 신호의 비트 열 이후에 배치하는 단계를 포함하는 이더넷 프레임 다중화 방법.
  2. 제1항에 있어서,
    상기 물리적 포트의 정보 채널 데이터의 비트 열은 8 비트로 생성되는 것을 특징으로 하는 이더넷 프레임 다중화 방법.
  3. 제1항에 있어서,
    상기 물리적 포트의 정보 채널 데이터의 비트 열을 상기 다중화 모드 신호의 비트 열 이후에 배치하는 단계 후에, 상기 물리적 포트의 정보 채널 데이터의 비트 열의 오류를 검사하기 위한 2 비트의 패리티 신호를 생성하여 상기 물리적 포트의 정보 채널 데이터의 비트 열 이후에 배치하는 단계를 더 포함하는 것을 특징으로 하는 이더넷 프레임 다중화 방법.
  4. 제3항에 있어서,
    상기 패리티 신호는 BIP(Bit Interleaved Parity) 방식으로 생성되는 것을 특징으로 하는 이더넷 프레임 다중화 방법.
  5. 이더넷 매체 접근 제어 프레임을 수신하는 단계;
    상기 이더넷 매체 접근 제어 프레임 중에서 클럭 데이터 회복 신호를 추출하는 단계;
    상기 클럭 데이터 회복 신호의 비트 열 이후에 배치되는 비트 열에 다중화 인에이블 신호가 존재하는지 확인하는 단계;
    상기 다중화 인에이블 신호가 존재하는 경우에 상기 다중화 인에이블 신호의 비트 열 이후에 배치되는 비트 열에 다중화 모드 신호가 존재하는지 확인하는 단계;
    상기 다중화 모드 신호가 존재하는 경우에 상기 다중화 모드 신호의 비트 열 이후에 배치되는 물리적 포트의 정보 채널 데이터를 추출하는 단계; 및
    상기 물리적 포트의 정보 채널 데이터를 이용하여 상기 물리적 포트의 정보 채널의 인터페이스를 설정하는 단계를 포함하는 이더넷 프레임 역다중화 방법.
  6. 제5항에 있어서,
    상기 물리적 포트의 정보 채널 데이터의 비트 열은 8 비트인 것을 특징으로 하는 이더넷 프레임 역다중화 방법.
  7. 제5항에 있어서,
    상기 물리적 포트의 정보 채널 데이터를 추출하는 단계 후에, 상기 물리적 포트의 정보 채널 데이터의 비트 열 이후에 배치되는 2 비트의 패리티 신호를 추출하여 상기 물리적 포트의 정보 채널 데이터의 오류를 검사하는 단계를 더 포함하는 것을 특징으로 하는 이더넷 프레임 역다중화 방법.
  8. 제7항에 있어서,
    상기 패리티 신호는 BIP(Bit Interleaved Parity) 방식으로 생성된 것을 특징으로 하는 이더넷 프레임 역다중화 방법.
KR1020110075304A 2011-07-28 2011-07-28 이더넷 프레임 다중화 및 역다중화 방법 KR101229056B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110075304A KR101229056B1 (ko) 2011-07-28 2011-07-28 이더넷 프레임 다중화 및 역다중화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110075304A KR101229056B1 (ko) 2011-07-28 2011-07-28 이더넷 프레임 다중화 및 역다중화 방법

Publications (1)

Publication Number Publication Date
KR101229056B1 true KR101229056B1 (ko) 2013-02-06

Family

ID=47898750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110075304A KR101229056B1 (ko) 2011-07-28 2011-07-28 이더넷 프레임 다중화 및 역다중화 방법

Country Status (1)

Country Link
KR (1) KR101229056B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003224572A (ja) * 2002-01-29 2003-08-08 Nec Corp 通信システム、通信端末、サーバ、及びデータ転送制御プログラム
KR20030089748A (ko) * 2002-05-18 2003-11-28 한국전자통신연구원 가변길이 패킷 다중화 및 역다중화 장치와 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003224572A (ja) * 2002-01-29 2003-08-08 Nec Corp 通信システム、通信端末、サーバ、及びデータ転送制御プログラム
KR20030089748A (ko) * 2002-05-18 2003-11-28 한국전자통신연구원 가변길이 패킷 다중화 및 역다중화 장치와 방법
US7230957B2 (en) * 2002-05-18 2007-06-12 Electronics And Telecommunications Research Institute Method and apparatus for multiplexing and demultiplexing variable-length packets

Similar Documents

Publication Publication Date Title
US11082199B2 (en) Data transmission method in optical network and optical network device
EP2680469B1 (en) Method and apparatus for generic mapping procedure (GMP) mapping and demapping
US7782843B2 (en) Method and apparatus for synchronous cross-connect switching in optical transport network
US8681818B2 (en) Frame generating apparatus, optical transmission system, frame generating method, and optical transmission method
CA2695882C (en) Frame generating apparatus and frame generating method
US7664139B2 (en) Method and apparatus for using stuffing bytes over a G.709 signal to carry multiple streams
EP4027650A1 (en) Method and device for service processing in optical transport network, and system
US20100021173A1 (en) Method and apparatus for multiplexing and demultiplexing low bit rate services
US8644340B2 (en) Multiplexing in an optical transport network (OTN)
US20040114638A1 (en) Multiplexing relay transmission device
US20100142947A1 (en) Apparatus and method for pseudo-inverse multiplexing/de-multiplexing transporting
ES2629184T3 (es) Dispositivo y método de transferencia de servicio para unidad de datos de canal óptico
WO2018041228A1 (zh) 一种传输同步信息的方法、装置和系统
JP2017509170A (ja) 光通信網上で送信するためのｃｐｒｉ信号の効率的マッピング
EP2429118B1 (en) Method and apparatus for realizing optical channel data unit shared protection ring
US20100183301A1 (en) Apparatus suitable for transporting client signals, and apparatus and method suitable for mapping or demapping tributary slots for transport of client signals
CN106330417B (zh) 数据承载的方法、装置以及数据解析的方法、装置
US20170063491A1 (en) Delivering cpri and ethernet signals over optical networks
CN102196321A (zh) 100ge数据在光传送网中的传送方法和数据发送装置
US20100014857A1 (en) Method of mapping OPUke into OTN frames
CN110248260B (zh) 光网络中以太数据处理的方法、装置和系统
CN101854220A (zh) 一种业务数据发送、接收的方法和装置
US9647782B2 (en) Frame synchronization for data transmission over an optical network
KR101229056B1 (ko) 이더넷 프레임 다중화 및 역다중화 방법
JP5361616B2 (ja) 光伝送システム、光伝送方法、およびプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160107

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161110

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190207

Year of fee payment: 7