KR101214259B1

KR101214259B1 - 칩 타입의 슈퍼 커패시터의 테스트 방법

Info

Publication number: KR101214259B1
Application number: KR1020110144290A
Authority: KR
Inventors: 박용성
Original assignee: 비나텍주식회사
Priority date: 2011-12-28
Filing date: 2011-12-28
Publication date: 2012-12-21

Abstract

본 발명은 배선기판을 이용한 칩 타입의 슈퍼 커패시터로서, 배선기판의 하부면에 평행하게 배치된 바(bar) 형태의 한 쌍의 외부 접속 패드가 형성된 칩 타입의 슈퍼 커패시터의 테스트 방법에 관한 것이다. 본 발명에 따르면, 트레이의 수납 공간들에 각각 슈퍼 커패시터을 수납한다. 상기 트레이의 슈퍼 커패시터에 프로브 기판의 프로브 핀을 접촉시켜 상기 프로브 기판의 프로브 핀에 대응되게 배열된 외부 접속 패드를 갖는 슈퍼 커패시터에 대해서 1차 테스트를 수행한다. 상기 1차 테스트를 완료한 이후에, 상기 프로브 기판에 대해서 상기 트레이를 90도 회전시킨다. 상기 트레이의 슈퍼 커패시터에 상기 프로브 기판의 프로브 핀에 접촉시켜 상기 프로브 기판의 프로브 핀에 대응되게 배열된 외부 접속 패드를 갖는 슈퍼 커패시터에 대해서 2차 테스트를 수행한다.

Description

칩 타입의 슈퍼 커패시터의 테스트 방법{Testing method of chip type super capacitor}

본 발명은 칩 타입의 슈퍼 커패시터의 테스트 기술에 관한 것으로, 더욱 상세하게는 슈퍼 커패시터가 위치한 방향에 무관하게 프로빙하여 해당 슈퍼 커패시터에 대한 테스트를 수행하는 칩 타입의 슈퍼 커패시터의 테스트 방법에 관한 것이다.

각종 휴대용 전자기기를 비롯하여 전기자동차 등은 전원 공급 장치가 요구되는 시스템이나, 순간적으로 발생하는 과부하를 조절 또는 공급하는 시스템을 위한 전기에너지 저장장치도 요구되고 있으며, 이러한 전기에너지 저장장치로 Ni-MH 전지, Ni-Cd 전지, 납축전지 및 리튬이차전지와 같은 이차전지와, 높은 출력 밀도를 가지면서 충방전 수명이 무제한에 가까운 슈퍼 커패시터, 알루미늄 전해 커패시터 및 세라믹 커패시터 등이 있다.

특히 슈퍼 커패시터는 전기이중층 커패시터(EDLC; Electric Double Layer Capacitor), 유사 커패시터(pseudo capacitor), 리튬 이온 커패시터(LIC; lithium ion capacitor)와 같은 하이브리드 커패시터(hybrid capacitor) 등이 있다.

여기서 전기이중층 커패시터는 서로 다른 상의 계면에 형성된 전기이중층에서 발생하는 정전하현상을 이용한 커패시터로서, 에너지 저장 메커니즘이 화학반응에 의존하는 배터리에 비하여 충방전 속도가 빠르고 충방전 효율이 높으며 사이클 특성이 월등하여 백업 전원에 광범위하게 사용되며, 향후 전기자동차의 보조전원으로서의 가능성도 무한하다.

유사 커패시터는 전극과 전기화학 산화물의 산화-환원 반응을 이용하여 화학 반응을 전기적 에너지로 전환하여 저장하는 커패시터이다. 유사 커패시터는 전기이중층 커패시터가 전기화학 이중층형 전극 표면에 형성된 이중층에만 전하를 저장하는 데 비하여 전극 재료의 표면 근처까지 전하를 저장 할 수 있어 저장 용량이 전기이중층 커패시터에 비하여 약 5배정도 크다. 금속산화물 전극재료로는 RuOx, IrOx, MnOx 등이 사용되고 있다.

그리고 리튬 이온 커패시터는 기존 전기이중층 커패시터의 고출력 및 장수명 특성과, 리튬 이온 전지의 고에너지밀도를 결합한 새로운 개념의 이차전지 시스템이다. 전기이중층 내 전하의 물리적 흡착반응을 이용하는 전기이중층 커패시터는 우수한 출력특성 및 수명특성에도 불구하고 낮은 에너지밀도 때문에 다양한 응용분야에 적용이 제한되고 있다. 이러한 전기이중층 커패시터의 문제점을 해결하는 수단으로서 음극 활물질로서 리튬 이온을 삽입 및 탈리할 수 있는 탄소계 소재를 이용하는 리튬 이온 커패시터가 제안되었으며, 리튬 이온 커패시터는 이온화 경향이 큰 리튬 이온을 음극에 미리 도핑하여 음극의 전위를 대폭적으로 낮출 수 있고, 셀 전압도 종래의 전기이중층 커패시터의 2.5 V 대비 크게 향상된 3.8 V 이상의 고전압 구현이 가능하며 높은 에너지 밀도를 발현할 수 있다.

이러한 슈퍼 커패시터의 기본적인 구조는 다공성 전극과 같이 표면적이 상대적으로 큰 전극, 전해질, 집전체(current collector), 분리막(separator)으로 이루어져 있으며, 단위 셀 전극의 양단에 수 볼트의 전압을 가해 전해질 내의 이온들이 전기장을 따라 이동하여 전극 표면에 흡착되어 발생되는 전기 화학적 메커니즘을 작동원리로 한다. 이러한 셀은 금속 재질의 상부 및 하부 케이스에 봉합되고, 상부 및 하부 케이스의 외측면에는 상부 및 하부 단자가 부착된다.

그러나 종래의 슈퍼 커패시터는, 코인 타입(coin type)의 경우, 상부 및 하부 케이스의 절연과 기밀을 위한 개스킷과 도포 재료가 필요함은 물론이고 그에 따른 도포 및 압착 공정이 요구됨으로 인해, 조립성과 생산성이 저하될 뿐 아니라 경제적 비용이 많이 소요되는 문제점을 안고 있다.

또한 상부 및 하부 단자가 상부 및 하부 케이스의 외부로 돌출되는 구조를 갖기 때문에, 슈퍼 커패시터의 크기가 커질 뿐만 아니라 전자기기의 기판에 실장 시 많은 실장 공간을 차지하는 문제점을 안고 있다.

그리고 상부 및 하부 단자의 부착 과정에서 용접 및 휨 불량 등이 빈번히 발생되고 있는 실정이다.

이러한 문제점들은 결국 슈퍼 커패시터의 기능성과 사용성을 저하시키는 결과를 초래한다.

이러한 문제점을 해소하기 위한 방안으로 플라스틱 소재의 배선기판 위에 제1 전극, 분리막 및 제2 전극을 적층하여 셀을 형성하고, 셀이 실장된 배선기판의 공간을 리드(lid)로 봉합하여 전자기기의 기판에 표면 실장할 수 있는 칩 타입(chip type)의 슈퍼 커패시터가 제안되고 있다.

이러한 칩 타입의 슈퍼 커패시터는 복수 개를 일괄적으로 제조할 수 있는 배선기판 스트립을 이용하여 제조하며, 제조 공정이 완료된 배선기판 스트립에서 개별 슈퍼 커패시터를 분리한다.

그리고 개별 슈퍼 커패시터에 대한 테스트 공정과, 테스트 결과에 따라 양품과 불량품으로 분류하는 작업이 필요하다.

따라서 본 발명의 목적은 개별 슈퍼 커패시터에 대한 테스트 방법을 제공하는 데 있다.

본 발명의 다른 목적은 슈퍼 커패시터가 위치한 방향에 무관하게 슈퍼 커패시터의 외부 접속 패드에 프로빙하여 해당 슈퍼 커패시터에 대한 테스트를 수행하는 칩 타입의 슈퍼 커패시터의 테스트 방법을 제공하는 데 있다

상기 목적을 달성하기 위하여, 본 발명은 배선기판을 이용한 칩 타입의 슈퍼 커패시터로서, 상기 배선기판의 하부면에 평행하게 배치된 바(bar) 형태의 한 쌍의 외부 접속 패드가 형성된 칩 타입의 슈퍼 커패시터의 테스트 방법으로, 트레이(tray)의 수납 공간들에 각각 슈퍼 커패시터을 수납하는 수납 단계; 상기 트레이의 슈퍼 커패시터에 프로브 기판의 프로브 핀을 접촉시켜 상기 프로브 기판의 프로브 핀에 대응되게 배열된 외부 접속 패드를 갖는 슈퍼 커패시터에 대해서 1차 테스트를 수행하는 1차 테스트 단계; 상기 1차 테스트를 완료한 이후에, 상기 프로브 기판에 대해서 상기 트레이를 90도 회전시키는 회전 단계; 및 상기 트레이의 슈퍼 커패시터에 상기 프로브 기판의 프로브 핀에 접촉시켜 상기 프로브 기판의 프로브 핀에 대응되게 배열된 외부 접속 패드를 갖는 슈퍼 커패시터에 대해서 2차 테스트를 수행하는 2차 테스트 단계;를 포함하는 칩 타입의 슈퍼 커패시터의 테스트 방법을 제공한다.

본 발명에 따른 테스트 방법에 있어서, 상기 수납 단계에서, 상기 트레이에 수납된 슈퍼 커패시터들은 상기 프로브 기판의 프로브 핀에 대응되게 배열된 외부 접속 패드를 갖는 제1 슈퍼 커패시터와, 상기 프로브 핀의 배열 방향과 수직 방향으로 배열된 외부 접속 패드를 갖는 제2 슈퍼 커패시터를 포함할 수 있다.

본 발명에 따른 테스트 방법에 있어서, 상기 회전 단계에서, 상기 트레이에 수납된 상기 제1 슈퍼 커패시터의 외부 접속 패드는 상기 프로브 핀의 배열 방향과 수직 방향으로 위치하게 되고, 상기 제2 슈퍼 커패시터의 외부 저속 패드는 상기 프로브 핀의 배열 방향에 대응되게 위치한다.

본 발명에 따른 테스트 방법에 있어서, 상기 1차 테스트 단계에서 상기 제1 슈퍼 커패시터에 대한 테스트를 수행하고, 상기 1차 테스트 단계에서 상기 제2 슈퍼 커패시터에 대한 테스트를 수행할 수 있다.

본 발명에 따른 테스트 방법에 있어서, 상기 1차 테스트 단계에서 상기 프로브 기판의 프로브 핀은 상기 제2 슈퍼 커패시터의 외부 접속 패드에서 이격된 영역에 접촉한다. 상기 2차 테스트 단계에서 상기 프로브 기판의 프로브 핀은 상기 제1 슈퍼 커패시터의 외부 접속 패드에서 이격된 영역에 접촉한다.

본 발명에 따른 테스트 방법에 있어서, 상기 회전 단계는 상기 1차 테스트를 완료한 이후에, 상기 트레이와 상기 프로브 기판을 분리하는 단계; 및 상기 프로브 기판에 대해서 상기 트레이를 90도 회전시키는 단계를 포함한다.

본 발명에 따른 테스트 방법에 있어서, 상기 프로브 기판은 프로브 기판 몸체와 복수의 프로브 핀을 포함한다. 상기 복수의 프로브 핀은 상기 슈퍼 커패시터의 외부 접속 패드와 마주보는 상기 프로브 기판 몸체의 면에 형성된다. 이때 상기 복수의 프로브 핀은 상기 슈퍼 커패시터의 한 쌍의 외부 접속 패드에 대응되게 형성된 한 쌍의 프로브 핀을 그룹으로 상기 프로브 기판 몸체는 상기 트레이에 수납된 슈퍼 커패시터의 수에 대응하는 수의 그룹이 형성되어 있다.

본 발명에 따른 테스트 방법에 있어서, 상기 프로브 핀은 포고 핀(pogo pin), 스프링 및 전도성 엘라스토머(conductive elastomer) 중에 하나일 수 있다.

본 발명에 따른 테스트 방법에 있어서, 상기 트레이는 m×m(m은 2 이상의 자연수) 개의 수납 공간을 갖는다.

그리고 본 발명에 따른 테스트 방법에 있어서, 상기 트레이는 상기 수납 공간의 바닥면에는 상기 수납 공간에 수납된 슈퍼 커패시터의 외부 접속 단자가 노출되는 개방부가 형성되어 있다.

본 발명에 따르면, 트레이에 수납된 슈퍼 커패시터를 프로브 기판의 프로브 핀에 접촉시켜 1차 테스트를 수행한 후, 트레이를 90도 회전시킨 후 2차 테스트를 수행함으로써, 트레이 내에 슈퍼 커패시터가 위치한 방향에 무관하게 슈퍼 커패시터의 외부 접속 패드에 프로빙하여 해당 슈퍼 커패시터에 대한 테스트를 수행할 수 있다. 즉 트레이에 수납된 슈퍼 커패시터들에 대해서 1차 테스트를 통하여 프로브 핀에 대응되게 배열된 외부 접속 패드를 갖는 제1 슈퍼 커패시터들에 대해서 테스트를 수행하고, 프로브 핀의 배열 방향과 수직 방향으로 배열된 외부 접속 패드를 갖는 제2 슈퍼 커패시터들에 대해서는 트레이를 90도 회전시킴으로써, 제2 슈퍼 커패시터들의 외부 접속 패드는 프로브 핀의 배열 방향으로 위치하게 된다. 따라서 트레이에 수납된 슈퍼 커패시터들의 위치한 방향이 다르더라도 1차 및 2차 테스트를 통하여 트레이 수납된 모든 슈퍼 커패시터들에 대해서 프로브 핀으로 프로빙하여 테스트를 수행할 수 있다.

도 1은 칩 타입의 슈퍼 커패시터를 보여주는 사시도이다.
도 2는 도 1의 2-2선 단면도이다.
도 3은 도 1의 슈퍼 커패시터의 하부면을 보여주는 평면도이다.
도 4는 도 1의 슈퍼 커패시터가 트레이에 수납된 상태를 보여주는 평면도이다.
도 5는 도 5-5선 단면도로서, 트레이에 수납된 슈퍼 커패시터에 프로브 기판의 프로브 핀이 접촉된 상태를 보여주는 도면이다.
도 6은 슈퍼 커패시터의 위치에 따른 프로브 기판의 프로브 핀의 위치를 보여주는 도면이다.
도 7은 본 발명의 실시예에 따른 칩 타입의 슈퍼 커패시터의 테스트 방법에 따른 흐름도이다.

하기의 설명에서는 본 발명의 실시예를 이해하는데 필요한 부분만이 설명되며, 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.

이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하자고 한다.

도 1은 칩 타입의 슈퍼 커패시터를 보여주는 사시도이다. 도 2는 도 1의 2-2선 단면도이다. 그리고 도 3은 도 1의 슈퍼 커패시터의 하부면을 보여주는 평면도이다.

도 1 내지 도 3을 참조하면, 칩 타입의 슈퍼 커패시터(100)는 배선기판(10), 셀(20) 및 리드(40; lid)를 포함한다. 슈퍼 커패시터(100)는 배선기판(10)의 상부면(12)에 셀(20)이 실장되고, 셀(20)이 실장된 영역을 리드(40)로 봉합된 구조를 갖는다. 이때 셀(20)은 제1 전극(21), 분리막(23), 제2 전극(25) 및 전해질을 포함한다.

여기서 배선기판(10)은 절연성의 기판 몸체(11)와, 기판 몸체(11)에 형성된 회로 배선 패턴(13)을 포함하는 인쇄회로기판이다.

기판 몸체(11)는 상부면(12)과, 상부면(12)에 반대되는 하부면(14)을 가지며, 절연성 소재로 제조될 수 있다. 기판 몸체(11)의 소재로는 FR4 또는 세라믹 소재가 사용될 수 있다. 이러한 기판 몸체(11)는 사각판 형태로 제조될 수 있다.

회로 배선 패턴(13)은 기판 몸체(11)의 상부면(12)에 형성되는 전극 실장 영역(15) 및 리드 접합 패턴(17)과, 기판 몸체(11)의 하부면(14)에 형성되는 복수의 외부 접속 패드(18)를 포함한다. 전극 실장 영역(15)은 기판 몸체(11)의 상부면(12)의 중심 부분에 형성된다. 리드 접합 패턴(17)은 전극 실장 영역(15)의 둘레에 형성된다. 그리고 복수의 외부 접속 패드(18)는 기판 몸체(11)의 하부면에 형성되며, 기판 몸체(11)를 관통하는 비아 홀(19)에 의해 전극 실장 영역(15) 및 리드 접합 패턴(17)과 각각 전기적으로 연결된다. 이러한 회로 배선 패턴(13)으로는 전기 전도성이 양호한 구리와 같은 금속 소재가 사용될 수 있으며, 표면에 금(Au), 니켈(Ni) 등이 도금될 수 있다.

이때 리드 접합 패턴(17)은 전극 실장 영역(15)을 둘러싸는 고리 형태로 형성되며, 전극 실장 영역(15)에 대해서 일정 간격 이격되어 형성되어 있다. 복수의 외부 접속 패드(18)는 셀(20)의 제1 및 제2 전극(21,25)에 대응되게 한 쌍이 마련될 수 있다. 한 쌍의 외부 접속 패드(18a,18b)는 직사각형의 바 형태로 동일한 크기로 기판 몸체(11)의 하부면(14)에 형성될 수 있다. 한편 한 쌍의 외부 접속 패드(18a,18b)는 작업자가 슈퍼 커패시터(100)로 제조한 이후에 제1 및 제2 전극(21,25)에 연결된 단자를 쉽게 구분할 수 있도록 서로 다른 길이로 형성될 수 있다.

셀(20)은 전극 실장 영역(15)에 실장되며, 셀(20)은 제1 전극(21), 분리막(23), 제2 전극(25) 및 전해질을 포함한다. 제1 전극(21)은 전극 실장 영역(15)에 제1 접합 부재(31)를 매개로 접합되어 전기적으로 연결된다. 분리막(23)은 제1 전극(21) 위에 적층된다. 제2 전극(25)은 분리막(23) 위에 적층된다. 그리고 전해질은 제1 및 제2 전극(21,25)에 함침된다. 이때 제1 전극(21)과 제2 전극(25)은 양극 또는 음극 중에 하나이며 서로 다른 극성을 갖는다. 제1 접합 부재(31)로는 전기 전도성을 갖는 접착제로서, 카본 페이스트, 도전성 폴리머, 은-에폭시 접착제 등이 사용될 수 있으며, 이것에 한정되는 것은 아니다. 제1 접합 부재(31)는 액상 또는 시트 형태로 제공될 수 있다. 이러한 셀(20)은 전기이중층 커패시터, 유사 커패시터, 리튬 이온 커패시터와 같은 하이브리드 커패시터를 형성하는 셀일 수 있다.

그리고 리드(40)는 배선기판(10)의 상부면(12)에 실장된 셀(20)을 덮어 셀(20)이 실장된 영역을 외부와 밀폐시킨다. 즉 리드(40)는 배선기판(10)에 실장된 셀(20)을 덮으며, 내측면이 제2 전극(25)에 제2 접합 부재(33)를 매개로 접합되어 전기적으로 연결되고, 가장자리 부분이 배선기판(10)의 리드 접합 패턴(17)에 제3 접합 부재(35)를 매개로 접합되어 전기적으로 연결된다. 이러한 리드(40)는 전기 전도성이 양호한 금속 소재로 제조되며, 덮개부(41)와 접합부(43)로 구성될 수 있다. 덮개부(41)는 셀(20)이 삽입되는 내부 공간(45)이 형성되어 있고, 내부 공간(45)의 바닥면(47)에 제2 전극(25)이 제2 접합 부재(33)를 매개로 접합되어 전기적으로 연결된다. 접합부(43)는 덮개부(41)의 가장자리 부분과 일체로 형성되어 리드 접합 패턴(17)에 제3 접합 부재(35)를 매개로 접합되어 전기적으로 연결된다. 접합부(43)는 덮개부(41)의 가장자리 부분에서 외측으로 절곡된 형태로 형성될 수 있다.

따라서 슈퍼 커패시터(100)는 셀(20)의 제1 전극(21)이 전극 실장 영역(15) 및 비아 홀(19)을 통해서 배선기판(10)의 하부면(14)에 형성된 외부 접속 패드(18)에 전기적으로 연결된다. 셀(20)의 제2 전극(25)은 리드(40), 리드 접합 패턴(17) 및 비아 홀(19)을 통해서 배선기판(10)의 하부면(14)에 형성된 외부 접속 패드(18)와 전기적으로 연결된다.

이때 제2 및 제3 접합 부재(33,35)는 전기 전도성을 갖는 접착제로서, 카본 페이스트, 솔더 페이스트, 도전성 폴리머, 은-에폭시 접착제 등이 사용될 수 있으며, 이것에 한정되는 것은 아니다. 특히 제3 접합 부재(35)는 인쇄 방법으로 배선기판(10)의 리드 접합 패턴(17) 위에 형성될 수 있다. 제3 접합 부재(35)를 인쇄 방법으로 배선기판(10)의 리드 접합 패턴(17) 위에 형성하는 이유는 제3 접합 부재(35)의 도포량과 접합 면적을 규격화하여 리드(40)의 접합 작업을 간편하고 효율적으로 수행하고, 그 접합 상태를 보다 안정적으로 유지하면서, 리드(40)를 접합하는 과정에서 제3 접합 부재(35)가 전극 실장 영역(15)으로 번지는 것을 방지하기 위해서이다. 그 외 리드(40)의 접합부(43)는 배선기판(10)의 리드 접합 패턴(17)에 초음파 또는 고주파 등을 이용한 용접의 방법으로 접합될 수 있다.

이와 같은 슈퍼 커패시터(100)는, 도 4 및 도 5에 도시된 바와 같이, 프로브 기판(60)을 포함하는 테스트 장치를 이용하여 테스트를 수행한다.

이때 슈퍼 커패시터(100)는 트레이(50; tray)의 수납 공간(51)에 수납된 형태로 테스트 장치에 제공될 수 있는 트레이(50)는 수납 공간(51)의 바닥면에 프로브 기판(60)의 프로브 핀(63)이 접촉할 수 있는 개방부(53)가 형성되어 있다.

프로브 기판(60)은 프로브 기판 몸체(61)와, 프로브 기판 몸체(61)의 상부면에 슈퍼 커패시터(100)의 외부 접속 패드(18)에 각각 대응되는 위치에 형성된 한 쌍의 프로브 핀(63)을 포함한다. 한편 본 실시예에서는 하나의 슈퍼 커패시터(100)에 대응되는 프로브 기판(60) 부분을 도시하였기 때문에, 프로브 기판(60)에 한 쌍의 프로브 핀(63)이 형성된 예를 개시하였지만, 프로브 기판(60)에는 트레이(50)에 수납된 복수의 슈퍼 커패시터(100)에 각각 대응하는 프로브 핀(63)을 구비하고 있음은 물론이다. 이하에서는 설명의 편의상 하나의 슈퍼 커패시터(100)에 대응되게 한 쌍의 프로브 핀(63)이 형성된 프로브 기판(60)에 대해서 설명한다.

프로브 기판 몸체(61)는 FR4 또는 세라믹 소재로 제조될 수 있다. 프로브 기판 몸체(61)는 슈퍼 커패시터(100)의 배선기판(10)과 동일한 소재로 제조될 수 있다.

그리고 한 쌍의 프로브 핀(63)은 한 쌍의 외부 접속 패드(18)에 대응되는 위치에 형성되며, 외부 접속 패드(18)의 중심 지점을 프로빙한다. 즉 한 쌍의 프로브 핀(63)은, 사각 형태의 배선기판(10)의 하부면(14)에 대해서, 한 쌍의 외부 접속 패드(18)의 중심을 가로지르는 선 상에 배치되게 프로브 기판 몸체(61)에 형성될 수 있다. 프로브 핀(63)은 외부 접속 패드(18)에 안정적으로 접촉할 수 있도록 탄성을 갖는다. 프로브 핀(63)으로는 포고 핀(pogo pin), 각종 형태의 스프링, 전도성 엘라스토머(conductive elastomer) 등과 같이 전기적 경로를 제공하면서 탄성이 있는 매체라면 사용 가능하다.

복수의 슈퍼 커패시터(100)는 트레이(50)의 수납 공간(51)에 수납된 상태로 테스트 장치로 공급되고, 트레이(50)에 수납된 슈퍼 커패시터(100)는 프로브 기판(60)의 프로브 핀(63)들에 각각 일괄적으로 접촉되어 테스트된다.

이때 칩 타입의 슈퍼 커패시터(100)는 소형이고, 사각형 형태를 갖기 때문에 트레이(50)에 수납하는 과정에서, 도 6에 도시된 바와 같이, (a) 또는 (b)의 형태로 수납될 수 있다. 한편 프로브 기판은 (a)의 형태로 트레이(50)에 수납되는 제1 슈퍼 커패시터(100a)에 대응되게 프로브 핀(63)이 배열되어 있기 때문에, 한 번의 테스트 공정으로 트레이(50)에 수납된 슈퍼 커패시터(100)에 대한 테스트를 수행할 경우, (b)의 형태로 트레이(50)에 수납되는 제2 슈퍼 커패시터(100b)에 대해서는 프로빙을 할 수 없으므로 테스트 공정에서 불량 처리된다.

즉 도 6의 (a) 형태로 수납된 제1 슈퍼 커패시터(100a)의 외부 접속 패드(18)에는 프로브 핀(63)이 정상적으로 접촉되기 때문에, 정상적인 테스트가 가능하다.

반면에 도 6의 (b) 형태로 수납된 제2 슈퍼 커패시터(100b)의 외부 접속 패드(18)는 도 6의 (a) 형태로 수납된 제1 슈퍼 커패시터(100a)와 비교할 때 90도 회전된 형태로 배치되기 때문에, 프로브 기판(60)의 프로브 핀(63)과 정상적으로 접촉하지 못한다. 즉 정상적인 테스트가 이루어지지 않은 제2 슈퍼 커패시터(100b)에 대해서 불량 처리되는 문제가 발생될 수 있다.

따라서 이러한 문제를 해소하기 위해서, 본 발명의 실시예에서는 도 7에 도시된 바와 같이 테스트를 수행할 수 있다. 여기서 도 7은 본 발명의 실시예에 따른 칩 타입의 슈퍼 커패시터(100)의 테스트 방법에 따른 흐름도이다. 본 발명의 실시예에 따른 테스트 방법에 대해서 도 4 내지 도 7을 참조하여 설명하면 다음과 같다.

먼저 S81단계에서 트레이(50)에 테스트 공정을 진행할 칩 타입의 슈퍼 커패시터(100)를 수납한다.

다음으로 S83단계에서 로더는 트레이(50)를 테스트 장치로 로딩한다.

다음으로 S85단계에서 트레이(50)의 슈퍼 커패시터(100)를 프로브 기판(60)의 프로브 핀(63)에 접촉시켜 트레이(50)에 수납된 슈퍼 커패시터(100)들에 대한 1차 테스트를 수행한다. 이때 트레이(50)에는 프로브 기판(60)의 프로브 핀(63)에 대응되게 배열된 외부 접속 패드(18)를 갖는 제1 슈퍼 커패시터(100a)와, 프로브 핀(63)의 배열 방향과 수직 방향으로 배열된 외부 접속 패드(18)를 갖는 제2 슈퍼 커패시터(100b)가 존재할 수 있다. 1차 테스트를 통하여 제1 슈퍼 커패시터(100a)에 대한 테스트가 수행된다. 하지만 제2 슈퍼 커패시터(100b)에 대한 테스트는 수행되지 않는다.

1차 테스트를 완료한 이후에, S87단계에서 트레이(50)를 90도 회전시킨다. 즉 1차 테스트를 완료한 이후에 트레이(50)와 프로브 기판(60)을 분리한다. 다음으로 트레이(50)를 프로브 기판(60)에 대해서 90도 회전시킨다. 이때 트레이(50) 대신에 프로브 기판(60)을 90도 회전시킬 수도 있다. 예컨대 회전에 따른 테스트 공정을 안정적으로 수행할 수 있도록, 트레이(50)는 정사각형의 형태를 가질 수 있으며, 수납공간(51)은 m×m(m은 2이상의 자연수) 개가 마련될 수 있다. 본 실시예에서는 4×4 개의 수납공간(51)을 갖는 트레이(50)를 개시하였지만 이것에 한정되는 아니다. 즉 트레이(50)가 정사각형의 형태를 갖는 경우, 90도 회전하더라도 수납공간(51)의 배열 상태는 회전 전과 동일한 형태를 유지할 수 있다. 트레이(50)는 트레이(50)의 중심 지점을 축으로 90도 회전할 수 있다. 회전 방향은 시계 방향일 수도 반시계 방향을 수 있다.

다음으로 S89단계에서 트레이(50)의 슈퍼 커패시터(100)를 프로브 기판(60)의 프로브 핀(63)에 접촉시켜 트레이(50)에 수납된 슈퍼 커패시터(100)들에 대한 2차 테스트를 수행한다. 이때 트레이(50)를 90도 회전시킴으로써, 제2 슈퍼 커패시터(100b)는 프로브 핀(63)의 배열 방향으로 외부 접속 단자(18)가 위치하게 되고, 반대로 제1 슈퍼 커패시터(100a)는 프로브 핀(63)의 배열 방향에 대해서 수직한 방향으로 외부 접속 단자(18)가 위치하게 된다. 따라서 2차 테스트를 통하여 제2 슈퍼 커패시터(100b)에 대한 테스트가 수행된다. 하지만 제1 슈퍼 커패시터(100a)에 대한 테스트는 수행되지 않는다.

이와 같이 1차 및 2차 테스트를 통하여 트레이(50)에 수납된 모든 슈퍼 커패시터(100)들에 대해서 테스트를 수행할 수 있다.

그리고 2차 테스트까지 완료되면, S91단계에서 트레이(50)는 언로더에 의해 테스트 장치에서 언로딩된다.

이후에 트레이(50)에 수납된 슈퍼 커패시터(100)는 테스트 결과에 따라 양품과 불량품으로 분류된다.

한편, 본 명세서와 도면에 개시된 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게는 자명한 것이다.

10 : 배선기판
18 : 외부 저속 패드
20 : 셀
40 : 리드
50 : 트레이
51 : 수납 공간
60 : 프로브 기판
63 : 프로브 핀
100 : 슈퍼 커패시터
100a : 제1 슈퍼 커패시터
100b : 제2 슈퍼 커패시터

Claims

배선기판을 이용한 칩 타입의 슈퍼 커패시터로서, 상기 배선기판의 하부면에 평행하게 배치된 바(bar) 형태의 한 쌍의 외부 접속 패드가 형성된 칩 타입의 슈퍼 커패시터의 테스트 방법으로,
트레이(tray)의 수납 공간들에 각각 슈퍼 커패시터을 수납하는 수납 단계;
상기 트레이의 슈퍼 커패시터에 프로브 기판의 프로브 핀을 접촉시켜 상기 프로브 기판의 프로브 핀에 대응되게 배열된 외부 접속 패드를 갖는 슈퍼 커패시터에 대해서 1차 테스트를 수행하는 1차 테스트 단계;
상기 1차 테스트를 완료한 이후에, 상기 프로브 기판에 대해서 상기 트레이를 90도 회전시키는 회전 단계;
상기 트레이의 슈퍼 커패시터에 상기 프로브 기판의 프로브 핀에 접촉시켜 상기 프로브 기판의 프로브 핀에 대응되게 배열된 외부 접속 패드를 갖는 슈퍼 커패시터에 대해서 2차 테스트를 수행하는 2차 테스트 단계;
를 포함하는 것을 특징으로 하는 칩 타입의 슈퍼 커패시터의 테스트 방법.
제1항에 있어서, 상기 수납 단계에서,
상기 트레이에 수납된 슈퍼 커패시터들은 상기 프로브 기판의 프로브 핀에 대응되게 배열된 외부 접속 패드를 갖는 제1 슈퍼 커패시터와, 상기 프로브 핀의 배열 방향과 수직 방향으로 배열된 외부 접속 패드를 갖는 제2 슈퍼 커패시터를 포함하는 것을 특징으로 하는 칩 타입의 슈퍼 커패시터의 테스트 방법.
제2항에 있어서, 상기 회전 단계에서,
상기 트레이에 수납된 상기 제1 슈퍼 커패시터의 외부 접속 패드는 상기 프로브 핀의 배열 방향과 수직 방향으로 위치하게 되고, 상기 제2 슈퍼 커패시터의 외부 저속 패드는 상기 프로브 핀의 배열 방향에 대응되게 위치하게 되는 것을 특징으로 하는 칩 타입의 슈퍼 커패시터의 테스트 방법.
제3항에 있어서,
상기 1차 테스트 단계에서 상기 제1 슈퍼 커패시터에 대한 테스트를 수행하고, 상기 1차 테스트 단계에서 상기 제2 슈퍼 커패시터에 대한 테스트를 수행하는 것을 특징으로 하는 칩 타입의 슈퍼 커패시터의 테스트 방법.
제4항에 있어서,
상기 1차 테스트 단계에서 상기 프로브 기판의 프로브 핀은 상기 제2 슈퍼 커패시터의 외부 접속 패드에서 이격된 영역에 접촉하고,
상기 2차 테스트 단계에서 상기 프로브 기판의 프로브 핀은 상기 제1 슈퍼 커패시터의 외부 접속 패드에서 이격된 영역에 접촉하는 것을 특징으로 하는 칩 타입의 슈퍼 커패시터의 테스트 방법.
제1항에 있어서, 상기 회전 단계는,
상기 1차 테스트를 완료한 이후에, 상기 트레이와 상기 프로브 기판을 분리하는 단계;
상기 프로브 기판에 대해서 상기 트레이를 90도 회전시키는 단계;
를 포함하는 것을 특징으로 하는 칩 타입의 슈퍼 커패시터의 테스트 방법.
제1항에 있어서, 상기 프로브 기판은,
프로브 기판 몸체;
상기 슈퍼 커패시터의 외부 접속 패드와 마주보는 상기 프로브 기판 몸체의 면에 형성된 복수의 프로브 핀;을 포함하며,
상기 복수의 프로브 핀은 상기 슈퍼 커패시터의 한 쌍의 외부 접속 패드에 대응되게 형성된 한 쌍의 프로브 핀을 그룹으로 상기 프로브 기판 몸체는 상기 트레이에 수납된 슈퍼 커패시터의 수에 대응하는 수의 그룹이 형성되어 있는 것을 특징으로 하는 칩 타입의 슈퍼 커패시터의 테스트 방법.
제1항에 있어서,
상기 프로브 핀은 포고 핀(pogo pin), 스프링 및 전도성 엘라스토머(conductive elastomer) 중에 하나인 것을 특징으로 하는 칩 타입의 슈퍼 커패시터의 테스트 방법.
제1항에 있어서, 상기 트레이는,
m×m(m은 2 이상의 자연수) 개의 수납 공간을 갖는 것을 특징으로 하는 칩 타입의 슈퍼 커패시터의 테스트 방법.
제1항에 있어서, 상기 트레이는,
상기 수납 공간의 바닥면에는 상기 수납 공간에 수납된 슈퍼 커패시터의 외부 접속 단자가 노출되는 개방부가 형성되어 있는 것을 특징으로 하는 칩 타입의 슈퍼 커패시터의 테스트 방법.