KR101213723B1 - Semiconductor device and Method for fabricating the same - Google Patents

Semiconductor device and Method for fabricating the same Download PDF

Info

Publication number
KR101213723B1
KR101213723B1 KR1020100111741A KR20100111741A KR101213723B1 KR 101213723 B1 KR101213723 B1 KR 101213723B1 KR 1020100111741 A KR1020100111741 A KR 1020100111741A KR 20100111741 A KR20100111741 A KR 20100111741A KR 101213723 B1 KR101213723 B1 KR 101213723B1
Authority
KR
South Korea
Prior art keywords
region
buried gate
gate region
forming
semiconductor substrate
Prior art date
Application number
KR1020100111741A
Other languages
Korean (ko)
Other versions
KR20120050311A (en
Inventor
유승완
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100111741A priority Critical patent/KR101213723B1/en
Publication of KR20120050311A publication Critical patent/KR20120050311A/en
Application granted granted Critical
Publication of KR101213723B1 publication Critical patent/KR101213723B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location

Abstract

본 발명은 반도체 기판에 매립 게이트 영역을 형성한 후, 고온 열처리 공정 또는 산소 이온 주입 공정을 이용하여 매립 게이트 영역과 격리된 분리 영역을 형성하고, 상기 분리 영역에 게이트 전극 물질을 채워 넣어서 더 넓은 채널 영역을 확보함으로써 셀 커렌트(Cell Current)를 증가시키고, 트랜지스터의 온/오프 특성을 개선할 수 있는 반도체 소자 및 그 제조 방법을 제공한다.According to the present invention, after forming the buried gate region in the semiconductor substrate, a separation region separated from the buried gate region is formed by using a high temperature heat treatment process or an oxygen ion implantation process, and the gate electrode material is filled in the isolation region to provide a wider channel. Provided are a semiconductor device capable of increasing cell current by securing an area and improving on / off characteristics of a transistor, and a method of manufacturing the same.

Description

반도체 소자 및 그 제조 방법{Semiconductor device and Method for fabricating the same}Semiconductor device and method for fabricating the same

본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로, 더 넓은 채널 영역을 확보하기 위한 매립 게이트 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same, and to a buried gate for securing a wider channel region and a method for manufacturing the same.

반도체 소자의 트랜지스터의 제조에 있어서 가장 중요한 파라미터(Parameter)의 하나는 문턱 전압(Threshold Voltage : Vt)이다. 문턱 전압은 게이트 산화막 두께, 채널 도핑(Channel Doping) 농도, 옥사이드 차아지(Oxide Charge) 및 게이트에 사용되는 물질에 의존하는 변수이다. 이러한 문턱 전압은 소자의 크기가 감소함에 따라 이론치와 일치하지 않는 여러 현상들이 나타나고 있다. 그 중에서 현재 당면하고 있는 문제는 게이트 채널 길이(Gate Channel Length)가 감소함에 따라 발생하는 숏 채널효과이다.One of the most important parameters in the manufacture of transistors of semiconductor devices is the threshold voltage (Vt). The threshold voltage is a variable that depends on the gate oxide thickness, the channel doping concentration, the oxide charge and the material used for the gate. As the size of the device decreases, the threshold voltage is inconsistent with theoretical values. One of the problems currently encountered is the short channel effect that occurs as the gate channel length decreases.

반도체 소자가 고집적화됨에 따라 나노(nm)급 소자에서는 속도 향상과 1 ~ 2V의 낮은 동작전압에서 작동하는 소자를 요구하게 되었고 그에 따라 문턱 전압도 낮은 전압을 요구하고 있다. 그러나 문턱 전압은 더 낮아지게 되면 숏 채널효과에 의해 소자를 제어하기가 불가능하게 된다. 또한, 숏 채널효과는 핫캐리어(Hot Carrier)에 의한 DIBL(Drain Induced Built-in Leakage) 현상을 유발시키는 문제가 있다.As semiconductor devices become more integrated, nanoscale devices require faster devices and devices that operate at lower operating voltages of 1 to 2 volts, which in turn require lower threshold voltages. However, when the threshold voltage is lowered, it becomes impossible to control the device due to the short channel effect. In addition, the short channel effect has a problem of causing a drain induced built-in leak (DIBL) phenomenon due to a hot carrier.

이러한 숏 채널효과를 감소시키기 위해 여러 연구가 진행 중이지만 반도체소자의 고집적화에 따라 이를 만족시키기 위한 해결책은 여전히 미완상태이다.In order to reduce the short channel effect, various researches are being conducted, but the solution for satisfying this problem is still incomplete due to high integration of semiconductor devices.

현재 연구가 되고 있는 방향은 도핑(Doping) 농도를 조절하는 방법으로 해결책을 찾고자 하지만 이는 궁극적인 숏 채널효과의 해결 방법은 되지 못한다. 현재 알려진 연구방법은 수직에 가까운 경사이온주입(Vertically Abrupt Channel Doping) 을 통한 SSR(Super Steep Retrograde Channel), 이온 임플란트 채널(Ion Implant Channel)을 형성하는 방법, 측면 경사이온주입(Laterally Abrupt Channel Doping) 방법, 큰 각의 경사이온주입(Large Angle Tilt Implant)을 통한 할로 구조(Halo Structure)를 갖는 채널(Channel)을 형성하는 방법 등이 연구되고 있다.The current direction is to find a solution by adjusting the doping concentration, but this is not the solution to the ultimate short channel effect. Currently known research methods include super steep retrograde channels (SSRs), near ion implant channels (Vertically Abrupt Channel Doping), and ion implant channels (Laterally Abrupt Channel Doping). A method of forming a channel having a halo structure through a large angle tilt implant has been studied.

그러나, 게이트 산화막의 두께 및 채널 농도를 이용한 숏 채널효과의 감소는 근본적인 한계가 있다. 최근에는, 근본적인 한계를 극복하기 위하여 리세스 게이트(Recess Gate)를 이용하여 채널 길이를 확보하고, 셀 정션(Junction)의 자유도를 높여주고 있으며, 핀(Fin) 게이트 기술을 이용하여 채널 폭을 확대함으로써, 셀 커렌트(Cell Current)를 확보하고 누설 전류를 조절해주고 있다.However, the reduction of the short channel effect using the thickness and the channel concentration of the gate oxide film has a fundamental limitation. Recently, in order to overcome the fundamental limitations, the channel length is secured using a recess gate, the freedom of cell junctions is increased, and the channel width is enlarged using a fin gate technology. As a result, cell current is secured and leakage current is controlled.

하지만, 이러한 리세스 게이트 및 핀(Fin) 게이트 기술을 이용하여 채널 길이를 확보하는 기술은 셀 크기가 30nm 이하에서는 한계를 나타내고 있다.However, the technique of securing the channel length by using the recess gate and the fin gate technology is limited when the cell size is 30 nm or less.

본 발명은 반도체 기판에 매립 게이트 영역을 형성한 후, 고온 열처리 공정 또는 산소 이온 주입 공정을 이용하여 매립 게이트 영역과 격리된 분리 영역을 형성하고, 상기 분리 영역에 게이트 전극 물질을 채워 넣어서 더 넓은 채널 영역을 확보함으로써 셀 커렌트(Cell Current)를 증가시키고, 트랜지스터의 온/오프 특성을 개선할 수 있는 반도체 소자 및 그 제조 방법을 제공한다.According to the present invention, after forming the buried gate region in the semiconductor substrate, a separation region separated from the buried gate region is formed by using a high temperature heat treatment process or an oxygen ion implantation process, and the gate electrode material is filled in the isolation region to provide a wider channel. Provided are a semiconductor device capable of increasing cell current by securing an area and improving on / off characteristics of a transistor, and a method of manufacturing the same.

본 발명은 반도체 기판 내에 매립 게이트 영역을 형성하는 단계, 열처리(Annealing) 공정을 실시하여 상기 매립 게이트 영역과 격리된 분리 영역을 형성하는 단계 및 상기 매립 게이트 영역과 상기 분리 영역에 게이트 전극층을 형성하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.The present invention provides a method of forming a buried gate region in a semiconductor substrate, performing an annealing process to form an isolation region isolated from the buried gate region, and forming a gate electrode layer in the buried gate region and the isolation region. It provides a method for manufacturing a semiconductor device comprising the step.

바람직하게는, 상기 열처리 공정은 H2 분위기에서 실시하는 것을 특징으로 한다.Preferably, the heat treatment step is characterized in that carried out in an H 2 atmosphere.

바람직하게는, 상기 매립 게이트 영역을 형성하는 단계 후, HF 물질을 이용한 클리닝(Cleaning) 공정을 실시하는 단계를 더 포함하는 것을 특징으로 한다.Preferably, the method may further include performing a cleaning process using an HF material after forming the buried gate region.

바람직하게는, 상기 분리 영역은 상기 매립 게이트 영역의 하부에 형성되는 것을 특징으로 한다.Preferably, the isolation region is formed under the buried gate region.

바람직하게는, 상기 분리 영역은 터널(tunnel) 형상이거나 나노와이어(nanowire) 구조인 것을 특징으로 한다.Preferably, the separation region is characterized in that the tunnel (tunnel) shape or nanowire (nanowire) structure.

바람직하게는, 상기 게이트 전극층을 형성하는 단계 후, 상기 게이트 전극층을 에치백(etchback)하는 단계를 더 포함하는 것을 특징으로 한다.Preferably, after the forming of the gate electrode layer, the method further comprises the step of etching back the gate electrode layer.

아울러, 본 발명은 반도체 기판 내에 매립 게이트 영역을 형성하는 단계, 이온 주입 공정을 실시하여 상기 매립 게이트 영역 하부에 절연막을 형성하는 단계 및 상기 절연막을 제거한 후, 상기 매립 게이트 영역과 상기 절연막이 제거된 영역에 게이트 전극층을 형성하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.The present invention also provides a method of forming a buried gate region in a semiconductor substrate, performing an ion implantation process to form an insulating film under the buried gate region, and removing the insulating film, and then removing the buried gate region and the insulating film. It provides a method of manufacturing a semiconductor device comprising the step of forming a gate electrode layer in the region.

바람직하게는, 상기 매립 게이트 영역을 형성하는 단계 후, HF 물질을 이용한 클리닝(Cleaning) 공정을 실시하는 단계를 더 포함하는 것을 특징으로 한다.Preferably, the method may further include performing a cleaning process using an HF material after forming the buried gate region.

바람직하게는, 상기 절연막은 터널(tunnel) 형상이거나 나노와이어(nanowire) 구조인 것을 특징으로 한다.Preferably, the insulating film is characterized in that the tunnel (tunnel) shape or nanowire (nanowire) structure.

바람직하게는, 상기 절연막은 산화막(Oxide)을 포함하는 것을 특징으로 한다.Preferably, the insulating film is characterized in that it comprises an oxide (Oxide).

바람직하게는, 상기 게이트 전극층을 형성하는 단계 후, 상기 게이트 전극층을 에치백(etchback)하는 단계를 더 포함하는 것을 특징으로 한다.Preferably, after the forming of the gate electrode layer, the method further comprises the step of etching back the gate electrode layer.

아울러, 본 발명은 반도체 기판 내에 형성된 매립 게이트 영역, 상기 매립 게이트 영역과 격리되어 구비된 분리 영역 및 상기 매립 게이트 영역과 상기 분리 영역에 매립된 게이트 전극층을 포함하는 반도체 소자를 제공한다.The present invention also provides a semiconductor device including a buried gate region formed in a semiconductor substrate, an isolation region provided to be isolated from the buried gate region, and a gate electrode layer embedded in the buried gate region and the isolation region.

바람직하게는, 상기 분리 영역은 상기 리세스 영역의 하부에 형성되는 것을 특징으로 한다.Preferably, the isolation region is formed under the recess region.

바람직하게는, 상기 분리 영역은 터널(tunnel) 형상이거나 나노와이어(nanowire) 구조인 것을 특징으로 한다.Preferably, the separation region is characterized in that the tunnel (tunnel) shape or nanowire (nanowire) structure.

본 발명은 반도체 기판에 매립 게이트 영역을 형성한 후, 고온 열처리 공정 또는 산소 이온 주입 공정을 이용하여 매립 게이트 영역과 격리된 분리 영역을 형성하고, 상기 분리 영역에 게이트 전극 물질을 채워 넣어서 더 넓은 채널 영역을 확보함으로써 셀 커렌트(Cell Current)를 증가시키고, 트랜지스터의 온/오프 특성을 개선할 수 있는 장점을 가진다.According to the present invention, after forming the buried gate region in the semiconductor substrate, a separation region separated from the buried gate region is formed by using a high temperature heat treatment process or an oxygen ion implantation process, and the gate electrode material is filled in the isolation region to provide a wider channel. Securing the area increases the cell current and improves the on / off characteristics of the transistor.

도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 반도체 소자 및 그 제조 방법을 도시한 단면도들.
도 2a 내지 도 2d는 본 발명에의 다른 실시 예에 따른 반도체 소자 및 그 제조 방법을 도시한 단면도들.1A to 1C are cross-sectional views illustrating a semiconductor device and a method of manufacturing the same according to an embodiment of the present invention.
2A to 2D are cross-sectional views illustrating a semiconductor device and a manufacturing method thereof according to another embodiment of the present invention.

이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.

도 1a 내지 도 1c는 본 발명의 일실시예에 따른 반도체 소자 및 그 제조 방법을 도시한 단면도들이다.1A to 1C are cross-sectional views illustrating a semiconductor device and a method of manufacturing the same according to an embodiment of the present invention.

도 1a를 참조하면, 반도체 기판(100)에 활성 영역(110)을 정의하는 소자분리영역(120)을 형성한다.Referring to FIG. 1A, an isolation region 120 defining an active region 110 is formed in a semiconductor substrate 100.

다음에는, 활성영역(110) 및 소자분리영역(120) 상에 폴리실리콘층(130) 및 질화막(140)을 순차적으로 형성한다.Next, the polysilicon layer 130 and the nitride film 140 are sequentially formed on the active region 110 and the device isolation region 120.

다음으로, 질화막(140) 상에 감광막을 형성한 후, 매립 게이트 마스크를 이용한 노광 및 현상 공정으로 감광막 패턴(미도시)을 형성한다, 감광막 패턴을 식각 마스크로 활성영역(110) 및 소자분리영역(120)을 식각하여 매립 게이트 영역(150)을 형성한다. 매립 게이트 영역(150)은 1300Å ~ 2500Å 깊이로 식각되어 형성하는 것이 바람직하다. 후속 공정에서 실리콘(Si)이 분리될 수 있도록 매립 게이트 영역(150)을 포함한 전면에 HF 계열의 물질을 이용한 클리닝(Cleaning) 공정을 실시한다. 이러한 매립 게이트 영역(150)의 상부에 남은 산화막을 제거하기 위하여 클리닝 공정을 실시한다. 또한, 클리닝 공정을 실시함으로써, 후속 공정 시 낮은 온도(750℃)에서 실리콘(Si)의 분리 과정을 실시할 수 있다. 즉, 후속 열 처리 공정 시, 고온(950℃ 이상) 및 장시간 열처리 공정이 진행되면 실리콘의 표면 및 산화막의 표면이 영향을 받아 표면 프로파일(Profile)의 불량 등의 문제가 발생한다.Next, after the photoresist film is formed on the nitride film 140, a photoresist pattern (not shown) is formed by an exposure and development process using a buried gate mask. The active region 110 and the device isolation region are formed by using the photoresist pattern as an etching mask. The buried gate region 150 is formed by etching the 120. The buried gate region 150 is preferably etched to a depth of 1300 kPa to 2500 kPa. In the subsequent process, a cleaning process using a HF-based material is performed on the entire surface including the buried gate region 150 to separate silicon (Si). A cleaning process is performed to remove the oxide film remaining on the buried gate region 150. In addition, by performing the cleaning process, it is possible to perform the separation process of silicon (Si) at a low temperature (750 ℃) in the subsequent process. That is, in the subsequent heat treatment process, when the high temperature (950 ° C. or more) and the long heat treatment process are performed, the surface of the silicon and the surface of the oxide film are affected, resulting in a problem such as poor surface profile.

도 1b를 참조하면, 매립 게이트 영역(150)에 H2 어닐링(Annealing) 공정을 실시하여 매립 게이트 영역(150)과 격리된 분리 영역(160)을 형성한다. 이때, 어닐링 공정은 H2 분위기에서 750℃ ~ 950℃ 온도 범위에서 실시하는 것이 바람직하며, 상기 온도 범위에 따라서 어닐링 공정 시간을 조절할 수 있다. 여기서, 분리 영역(160)은 매립 게이트 영역(150)의 하부에 형성되며, 터널(tunnel) 형상 또는 나노와이어(nanowire) 구조가 바람직하다.Referring to FIG. 1B, an H 2 annealing process is performed on the buried gate region 150 to form an isolation region 160 isolated from the buried gate region 150. At this time, the annealing process is preferably carried out in the temperature range of 750 ℃ to 950 ℃ in H 2 atmosphere, it is possible to adjust the annealing process time according to the temperature range. Here, the isolation region 160 is formed under the buried gate region 150, and preferably has a tunnel shape or a nanowire structure.

그리고, 매립 게이트 영역(150) 및 분리 영역(160)을 포함한 전면에 더 많은 농도의 H2 어닐링(Annealing) 공정을 추가로 실시하여 실리콘 간의 불포화 결합(Dangling bond)을 감소시킨다. 이때, H2 어닐링(Annealing) 공정을 추가 실시하는 단계는 고농도의 H2 분위기에서 750℃ ~ 950℃ 온도 범위에서 어닐링 공정을 추가 실시하는 것이 바람직하다.And a higher concentration of H 2 on the front surface including the buried gate region 150 and the isolation region 160. Annealing process is further performed to reduce the dangling bonds between the silicon. At this time, H 2 In the step of further performing the annealing process, it is preferable to further perform the annealing process in a temperature range of 750 ° C to 950 ° C in a high concentration of H 2 atmosphere.

도 1c를 참조하면, 매립 게이트 영역(150) 및 분리 영역(160)에 게이트 전극 물질을 매립한 후, 게이트 전극 물질을 에치백(etchback)하여 매립 게이트(170)를 완성한다. 이러한 분리 영역(160)의 주변 영역을 채널(Channel)로 이용 가능하기 때문에 게이트 제어능력(Controllability)이 좋아지는 장점이 있다.Referring to FIG. 1C, after the gate electrode material is buried in the buried gate region 150 and the isolation region 160, the buried gate 170 is completed by etching back the gate electrode material. Since the peripheral region of the isolation region 160 can be used as a channel, the gate controllability is improved.

도 2a 내지 도 2d는 본 발명의 다른 실시예에 따른 반도체 소자 및 그 제조 방법을 도시한 단면도들이다.2A to 2D are cross-sectional views illustrating a semiconductor device and a manufacturing method thereof according to another embodiment of the present invention.

도 2a를 참조하면, 반도체 기판(200)에 활성 영역(210)을 정의하는 소자분리영역(220)을 형성한다.Referring to FIG. 2A, an isolation region 220 defining an active region 210 is formed in the semiconductor substrate 200.

다음에는, 활성영역(210) 및 소자분리영역(220) 상에 폴리실리콘층(230) 및 질화막(240)을 순차적으로 형성한다. Next, the polysilicon layer 230 and the nitride film 240 are sequentially formed on the active region 210 and the device isolation region 220.

다음으로, 질화막(240) 상에 감광막을 형성한 후, 매립 게이트 마스크를 이용한 노광 및 현상 공정으로 감광막 패턴(미도시)을 형성한다, 감광막 패턴을 식각 마스크로 활성영역(210) 및 소자분리영역(220)을 식각하여 매립 게이트 영역(250)을 형성한다. 이때, 매립 게이트 영역(250)은 1300Å ~ 2500Å 깊이로 식각되어 형성하는 것이 바람직하다. 후속 공정에서 실리콘(Si)이 분리될 수 있도록 매립 게이트 영역(250)을 포함한 전면에 HF 계열의 물질을 이용한 클리닝(Cleaning) 공정을 실시한다. 이러한 매립 게이트 영역(250)의 상부에 남은 산화막을 제거하기 위하여 클리닝 공정을 실시한다. 또한, 클리닝 공정을 실시함으로써, 후속 공정 시 낮은 온도(750℃)에서 실리콘(Si)의 분리 과정을 실시할 수 있다. 즉, 후속 열 처리 공정 시, 고온(950℃ 이상) 및 장시간 열처리 공정이 진행되면 실리콘의 표면 및 산화막의 표면이 영향을 받아 표면 프로파일(Profile)의 불량 등의 문제가 발생한다.Next, after the photoresist film is formed on the nitride film 240, a photoresist pattern (not shown) is formed by an exposure and development process using a buried gate mask. The active region 210 and the device isolation region are formed by using the photoresist pattern as an etch mask. The buried gate region 250 is formed by etching the 220. In this case, the buried gate region 250 is preferably etched to a depth of 1300Å ~ 2500Å. A cleaning process using an HF-based material is performed on the entire surface including the buried gate region 250 so that silicon (Si) may be separated in a subsequent process. A cleaning process is performed to remove the oxide film remaining on the buried gate region 250. In addition, by performing the cleaning process, it is possible to perform the separation process of silicon (Si) at a low temperature (750 ℃) in the subsequent process. That is, in the subsequent heat treatment process, when the high temperature (950 ° C. or more) and the long heat treatment process are performed, the surface of the silicon and the surface of the oxide film are affected, resulting in a problem such as poor surface profile.

도 2b를 참조하면, 매립 게이트 영역(250)을 통과하여 노출된 활성영역(210) 및 소자분리영역(220)에 산소(Oxyzen) 이온 주입 공정을 실시하여 산화막(260)을 형성한다. 이때, 산화막(260)은 구체적으로, 매립 게이트 영역(250)의 하부에 형성되는 것이 바람직하며, 터널(tunnel) 형태로 형성하는 것이 바람직하다.Referring to FIG. 2B, an oxide film 260 is formed by performing an oxygen ion implantation process on the active region 210 and the device isolation region 220 exposed through the buried gate region 250. In this case, the oxide film 260 is specifically formed below the buried gate region 250, and preferably formed in a tunnel shape.

도 2c 및 도 2d를 참조하면, 활성영역(210) 내에 형성된 산화막(260)을 제거한 후, 제거된 영역(260') 및 매립 게이트 영역(250)에 게이트 전극 물질을 증착한다.2C and 2D, after removing the oxide film 260 formed in the active region 210, a gate electrode material is deposited on the removed region 260 ′ and the buried gate region 250.

이후, 게이트 전극 물질을 에치백(etchback)하여 매립 게이트(270)를 완성한다. Thereafter, the gate electrode material is etched back to complete the buried gate 270.

전술한 바와 같이, 본 발명은 반도체 기판에 매립 게이트 영역을 형성한 후, 고온 열처리 공정 또는 산소 이온 주입 공정을 이용하여 매립 게이트 영역과 격리된 분리 영역을 형성하고, 상기 분리 영역에 게이트 전극 물질을 채워 넣어서 더 넓은 채널 영역을 확보함으로써 셀 커렌트(Cell Current)를 증가시키고, 트랜지스터의 온/오프 특성을 개선할 수 있는 장점을 가진다.As described above, the present invention forms a buried gate region in a semiconductor substrate, and then forms a separation region isolated from the buried gate region by using a high temperature heat treatment process or an oxygen ion implantation process, and a gate electrode material is formed on the isolation region. By filling a wider channel region, the cell current may be increased, and the on / off characteristics of the transistor may be improved.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.It will be apparent to those skilled in the art that various modifications, additions, and substitutions are possible, and that various modifications, additions and substitutions are possible, within the spirit and scope of the appended claims. As shown in Fig.

Claims (14)

반도체 기판 내에 매립 게이트 영역을 형성하는 단계;
열처리 공정을 실시하여 상기 매립 게이트 영역과 격리된 분리 영역을 형성하는 단계;
상기 매립 게이트 영역과 상기 분리 영역에 게이트 전극층을 형성하는 단계; 및
상기 게이트 전극층을 에치백하는 단계
를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.Forming a buried gate region in the semiconductor substrate;
Performing a heat treatment process to form an isolation region isolated from the buried gate region;
Forming a gate electrode layer on the buried gate region and the isolation region; And
Etching back the gate electrode layer
And forming a second insulating film on the semiconductor substrate. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.Claim 2 has been abandoned due to the setting registration fee. 제 1 항에 있어서,
상기 열처리 공정은 H2 분위기에서 실시하는 것을 특징으로 하는 반도체 소자의 제조 방법.The method of claim 1,
The heat treatment step is carried out in a H 2 atmosphere manufacturing method of a semiconductor device. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.Claim 3 has been abandoned due to the setting registration fee. 제 1 항에 있어서,
상기 매립 게이트 영역을 형성하는 단계 후, HF 물질을 이용한 클리닝(Cleaning) 공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.The method of claim 1,
And after the forming of the buried gate region, performing a cleaning process using an HF material. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.Claim 4 has been abandoned due to the setting registration fee. 제 1 항에 있어서,
상기 분리 영역은 상기 매립 게이트 영역의 하부에 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.The method of claim 1,
And the isolation region is formed under the buried gate region. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.Claim 5 was abandoned upon payment of a set-up fee. 제 1 항에 있어서,
상기 분리 영역은 터널(tunnel) 형상이거나 나노와이어(nanowire) 구조인 것을 특징으로 하는 반도체 소자의 제조 방법.The method of claim 1,
The isolation region is a tunnel (tunnel) shape or nanowire (nanowire) structure manufacturing method of a semiconductor device characterized in that. 삭제delete 반도체 기판 내에 매립 게이트 영역을 형성하는 단계;
이온 주입 공정을 실시하여 상기 매립 게이트 영역의 하부의 상기 반도체 기판 내에 절연막을 형성하는 단계; 및
상기 절연막을 제거한 후, 상기 매립 게이트 영역과 상기 절연막이 제거된 영역에 게이트 전극층을 형성하는 단계
를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.Forming a buried gate region in the semiconductor substrate;
Performing an ion implantation process to form an insulating film in the semiconductor substrate below the buried gate region; And
After removing the insulating layer, forming a gate electrode layer in the buried gate region and the region in which the insulating layer is removed.
And forming a second insulating film on the semiconductor substrate. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.Claim 8 was abandoned when the registration fee was paid. 제 7 항에 있어서,
상기 매립 게이트 영역을 형성하는 단계 후, HF 물질을 이용한 클리닝(Cleaning) 공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.The method of claim 7, wherein
And after the forming of the buried gate region, performing a cleaning process using an HF material. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.Claim 9 has been abandoned due to the setting registration fee. 제 7 항에 있어서,
상기 절연막은 터널(tunnel) 형상이거나 나노와이어(nanowire) 구조인 것을 특징으로 하는 반도체 소자의 제조 방법.The method of claim 7, wherein
The insulating film is a tunnel (tunnel) shape or nanowire (nanowire) structure manufacturing method of a semiconductor device characterized in that. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.Claim 10 has been abandoned due to the setting registration fee. 제 7 항에 있어서,
상기 절연막은 산화막(Oxide)을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.The method of claim 7, wherein
The insulating film includes an oxide film (Oxide), the manufacturing method of a semiconductor device. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.Claim 11 was abandoned upon payment of a setup registration fee. 제 7 항에 있어서,
상기 게이트 전극층을 형성하는 단계 후,
상기 게이트 전극층을 에치백(etchback)하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.The method of claim 7, wherein
After forming the gate electrode layer,
And etching back the gate electrode layer. 반도체 기판에 활성 영역을 정의하는 소자분리막;
상기 반도체 기판 내에 형성된 매립 게이트 영역;
상기 매립 게이트 영역과 격리되어 구비된 분리 영역;
상기 소자분리막과 접하는 상기 분리 영역에 매립된 절연막; 및
상기 매립 게이트 영역과 상기 분리 영역에 매립된 게이트 전극층
을 포함하는 것을 특징으로 하는 반도체 소자.An isolation layer defining an active region in the semiconductor substrate;
A buried gate region formed in the semiconductor substrate;
An isolation region provided to be isolated from the buried gate region;
An insulating film embedded in the isolation region in contact with the device isolation film; And
A gate electrode layer embedded in the buried gate region and the isolation region
And a semiconductor layer formed on the semiconductor substrate. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.Claim 13 was abandoned upon payment of a registration fee. 제 12 항에 있어서,
상기 분리 영역은 상기 매립 게이트 영역의 하부에 형성되는 것을 특징으로 하는 반도체 소자.13. The method of claim 12,
And the isolation region is formed under the buried gate region. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.Claim 14 has been abandoned due to the setting registration fee. 제 12 항에 있어서,
상기 분리 영역은 터널(tunnel) 형상이거나 나노와이어(nanowire) 구조인 것을 특징으로 하는 반도체 소자.13. The method of claim 12,
The isolation region is a tunnel (tunnel) shape or a semiconductor device, characterized in that the nanowire (nanowire) structure.
KR1020100111741A 2010-11-10 2010-11-10 Semiconductor device and Method for fabricating the same KR101213723B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100111741A KR101213723B1 (en) 2010-11-10 2010-11-10 Semiconductor device and Method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100111741A KR101213723B1 (en) 2010-11-10 2010-11-10 Semiconductor device and Method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20120050311A KR20120050311A (en) 2012-05-18
KR101213723B1 true KR101213723B1 (en) 2012-12-18

Family

ID=46267843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100111741A KR101213723B1 (en) 2010-11-10 2010-11-10 Semiconductor device and Method for fabricating the same

Country Status (1)

Country Link
KR (1) KR101213723B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508733B2 (en) 2019-05-29 2022-11-22 Samsung Electronics Co., Ltd. Integrated circuit device with ion doped regions that provide dopant ions to gate dielectric film

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101975859B1 (en) 2013-06-13 2019-05-08 에스케이하이닉스 주식회사 Semiconductor device and method for fabricating the same
KR102552464B1 (en) * 2018-11-19 2023-07-06 삼성전자 주식회사 Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508733B2 (en) 2019-05-29 2022-11-22 Samsung Electronics Co., Ltd. Integrated circuit device with ion doped regions that provide dopant ions to gate dielectric film

Also Published As

Publication number Publication date
KR20120050311A (en) 2012-05-18

Similar Documents

Publication Publication Date Title
US7453123B2 (en) Self-aligned planar double-gate transistor structure
CN107958873B (en) Fin type field effect transistor and forming method thereof
KR100889607B1 (en) Manufacturing method of vertical cylinder type transistor using dummy drain layer and vertical cylinder type transistor manufactured by the same
US9034702B2 (en) Method for fabricating silicon nanowire field effect transistor based on wet etching
US8853008B1 (en) Counter-doped low-power FinFET
JP2014510402A (en) Silicon nanotube MOSFET
US20050208712A1 (en) Method of forming a partially depleted silicon on insulator (PDSOI) transistor with a pad lock body extension
US20070141763A1 (en) Method for manufacturing field effect transistor having channel consisting of silicon fins and silicon body and transistor structure manufactured thereby
US9478641B2 (en) Method for fabricating FinFET with separated double gates on bulk silicon
KR20090017045A (en) Manufacturing method of vertical cylinder type transistor and vertical cylinder type transistor manufactured by the same
US20160111322A1 (en) Finfet semiconductor device having local buried oxide
CN104733313B (en) The forming method of fin formula field effect transistor
CN108538911A (en) L-type tunneling field-effect transistor of optimization and preparation method thereof
KR101213723B1 (en) Semiconductor device and Method for fabricating the same
CN105826381B (en) Fin formula field effect transistor and forming method thereof
KR101140060B1 (en) semiconductor device and Method for fabricating the same
JP3360064B2 (en) Method for manufacturing semiconductor device
CN103730370B (en) Lifting MOSFET performance and the method and structure of NBTI
CN106935505A (en) The forming method of fin formula field effect transistor
KR101802055B1 (en) Vertically integrated gate-all-around multiple nanowire junctionless transistor and manufacturing method thereof
CN103681342B (en) A kind of conducting channel preparation method
CN107579108B (en) Method for forming semiconductor structure
JP2002246601A (en) Semiconductor device and its manufacturing method
KR101110736B1 (en) Single electron transistor having extended channel and fabrication method of the same
KR101129835B1 (en) Semiconductor Device And Method for Manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee