KR101210686B1 - 통신 시스템에서의 수신 등화 장치 및 수신 등화 방법 - Google Patents

통신 시스템에서의 수신 등화 장치 및 수신 등화 방법 Download PDF

Info

Publication number
KR101210686B1
KR101210686B1 KR1020090115880A KR20090115880A KR101210686B1 KR 101210686 B1 KR101210686 B1 KR 101210686B1 KR 1020090115880 A KR1020090115880 A KR 1020090115880A KR 20090115880 A KR20090115880 A KR 20090115880A KR 101210686 B1 KR101210686 B1 KR 101210686B1
Authority
KR
South Korea
Prior art keywords
point
output signal
sampling
block
sampling timing
Prior art date
Application number
KR1020090115880A
Other languages
English (en)
Other versions
KR20110059220A (ko
Inventor
양충열
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020090115880A priority Critical patent/KR101210686B1/ko
Priority to US12/883,736 priority patent/US8737461B2/en
Publication of KR20110059220A publication Critical patent/KR20110059220A/ko
Application granted granted Critical
Publication of KR101210686B1 publication Critical patent/KR101210686B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

제1 출력 신호를 출력하는 뺄셈기와, 상기 출력된 제1 출력 신호를 이용하여 샘플링 타이밍을 획득하는 아이모니터 블록, 및 상기 샘플링 타이밍에 기초하여 상기 제1 출력 신호를 샘플링하여 샘플링 신호를 생성하고, 상기 생성된 샘플링 신호를 피드백 필터 또는 알고리즘 결정 블록을 경유하여, 상기 뺄셈기로 리턴하는 슬라이서를 포함하는 통신 시스템에서의 수신 등화 장치 및 수신 등화 방법이 개시된다.
수신 등화(Receiving Equalization), 백플레인(backplane), DFE(decision feed back equalizer), CDR(Clock and Data Recovery), 지터(zitter)

Description

통신 시스템에서의 수신 등화 장치 및 수신 등화 방법{RECEIVING EQUALIZATION DEVICE IN COMMUNICATION SYSTEM AND RECEIVING EQUALIZATION METHOD}
본 발명의 실시예들은 통신 시스템에서의 수신 등화 장치 및 수신 등화 방법에 관한 것이다.
본 발명은 지식경제부 및 정보통신연구진흥원의 IT 원천기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2008-F-017-02, 과제명: 100Gbps급 이더넷 및 광전송기술개발].
10G급 고속의 통신 시스템은 백플레인을 통하여 데이터를 송수신하게 되는데, 종래의 10G 전송을 위한 백플레인 채널은 최대 40인치로 30인치의 백플레인과 3인치를 갖는 2개의 daughter card 그리고 2인치를 갖는 2개의 커넥터로 구성된다. 이는 IEEE STD 802.3ap 10GBASE-KR 표준규격에 정의되어 있다. 여기서 하나의 differential lane의 경우 2 라인이 한 쌍을 이루게 되고, 전체 시스템의 임피던스는 100 ohm을 갖는다. 이러한 differential pair는 4개로 구성되며, 1 lane 당 약 10 Gbps를 제공한다.
종래 고속의 수신 등화 장치는 34인치 이하의 백플레인 채널을 고려하여 설계되어 있다. 길이가 긴 채널일수록 채널에서 발생하는 return loss, insertion loss, crosstalk 등의 채널 불일치 성분(또는 ISI 성분)에 대한 영향이 커지게 되어 통신 시스템의 성능을 열화시킨다.
백플레인 채널에서 가장 영향을 미치는 요소는 near-end crosstalk (NEXT) 성분과 far-end crosstalk (FEXT) 성분이다. 이 두 crosstalk 성분은 지터(jitter)를 유발하여 송수신기 간 eye-open에 영향을 준다.
일반적으로 bit-center 등화 기법은 아이모니터에서 eye가 최대로 열리는 부분에서 샘플링 타이밍(sampling timing)을 획득하는 방식이다. 백플레인 환경을 통과하는 고속의 통신 시스템에서 고려하는 다른 등화 방법은 bit-edge 등화 기법이다. Bit-edge 등화 기법은 아이모니터에서 최대의 eye-opening 되는 위치를 찾는 것이 아니라, zero-crossing 위치를 확인하여 샘플링 타이밍을 획득하는 방식이다.
최근 IEEE Std 802.3ba에 정의된 40G급 이더넷 시스템을 위한 표준규격에서는 앞에서 기술한 10G 채널이 4개로 구성되는 이더넷 전송방식을 채택함에 따라 통신 시스템은 4 lane을 통하여 40 Gbps를 제공하도록 요구하고 있다. 이는 IEEE STD 802.3ba 40GBASE-4KR 표준규격에 정의되어 있다.
이러한 40G급의 다채널(즉, 10G 4개 lane) 환경에서 각 채널간의 불일치 성분으로 인한 지터, crosstalk가 채널에서 발생하게 되고, 기존의 채널에 비해 채널의 감쇄, 이웃하는 다른 lane에서 유입되는 crosstalk 성분들에 의해 ISI(inter- symbol interference)가 발생하게 되어, 결과적으로 화질저하를 가져오게 된다. 이러한 crosstalk 성분들을 제거하기 위해 802.3ba 규격에서는 3 tap의 전송 전치 등화기를 표준규격에 넣어 채널 간의 불일치 성분을 완화시킬 수 있는 여지를 두었다.
그러나, 802.3ba 표준에 따라 3 tap을 갖는 고정된 전송 전치 등화기를 사용하여 실제 통신 환경의 채널을 보상하기에는 어려움이 있다. 따라서, 10-12의 비트오류율(bit error rate, BER)을 제공하기 위해 통신 시스템의 수신단 측에 채널에 적응이 가능한 적응 등화 방법이 요구된다.
대부분의 IEEE 표준은 규격 및 매체(cable, PCB, trace 등) 파라미터에 따른 전송신호를 확인하기 위해 전송 등화기를 정의하며 수신등화기에 대해서는 별도로 정의하지 않고 있다.
이에 따라, 본 발명은 IEEE Std 802.3ba에서 규정하는 전기적 40G 백플레인 이더넷 표준규격을 만족하기 위하여 통신 시스템의 수신단 측에 표준기반의 고속 다채널 백플레인을 통한 수신 등화 방법을 제공하고자 한다.
도 1은 종래의 일실시예에 따른 수신 등화 장치를 도시한 도면이다.
통신 채널에서 발생하는 지터(jitter)는 수신 등화 장치에서 샘플링 타이밍 획득 시 정확한 값을 획득하지 못하게 하여 시스템의 성능을 열화 시킨다. 이는 샘플링 타이밍이 어긋나면서 비트오류율(BER) 성능이 떨어지는 것을 의미한다. BER 성능을 최대로 끌어내기 위해서는 최적의 샘플링 타이밍 획득이 중요하다. 따 라서, 수신 등화 장치(100)에서는 도 1과 같이 아이모니터 블록을 사용하여 샘플링 타이밍을 획득하고 있다.
아이모니터 블록은 bit-center 또는 bit-edge 기법으로 샘플링 타이밍을 획득하는 역할을 한다. 아이모니터 블록은 초기에는 SW와 타이머를 이용하여 신호를 입력 받고, 통신 시스템이 안정되면, 수신 등화 장치(100)에 의해 보상된 신호를 입력 받아 샘플링 타이밍을 획득하게 된다.
이와 같이, 등화 되기 전 신호를 입력 받는 경우, 아이모니터 블록에서 지터가 존재하는 신호를 이용하여 초기 샘플링 타이밍을 획득하는 것은 쉽지 않다. 따라서, 초기에 빠르게 정확한 샘플링 타이밍을 획득하고, 채널에서 다른 지터 성분이 유입 되었을 경우 샘플링 타이밍을 잃지 않는 샘플링 타이밍 획득 알고리즘이 필요하다.
본 발명의 일실시예는 전송망을 통해 수십 Gb/s급의 고속으로 전송되는 데이터를 수신하는 통신 시스템에서, IEEE STD 802.3ba 표준에서 정하는 수신성능을 최대한 만족시키기 위하여 백플레인의 수신단 측에서 크로스토크(crosstalk) 및 채널 간 간섭을 최대한 제거하여 양호한 화질의 화면을 수신할 수 있도록 하는 통신 시스템에서의 수신 등화 장치 및 수신 등화 방법을 제공하는 것을 목적으로 한다.
본 발명의 일실시예는 CDR(Clock and Data Recovery)의 bit-edge 등화 기법과 bit-center 등화 기법을 조화하여 최적의 샘플링 포인트를 획득하고, 이를 통해 수십 기가급 디지털 통신 시스템의 수신 성능을 개선할 수 있는 통신 시스템에서의 수신 등화 장치 및 수신 등화 방법을 제공하는 것을 목적으로 한다.
본 발명의 일실시예는 지터가 존재하는 채널에서 초기 샘플링 타이밍(sampling timing)을 용이하게 획득할 수 있는 통신 시스템에서의 수신 등화 장치 및 수신 등화 방법을 제공하는 것을 목적으로 한다.
본 발명의 일실시예에 따른 통신 시스템에서의 수신 등화 장치는, 제1 출력 신호를 출력하는 뺄셈기와, 상기 출력된 제1 출력 신호를 이용하여 샘플링 타이밍을 획득하는 아이모니터 블록, 및 상기 샘플링 타이밍에 기초하여 상기 제1 출력 신호를 샘플링하여 샘플링 신호를 생성하고, 상기 생성된 샘플링 신호를 피드백 필터 또는 알고리즘 결정 블록을 경유하여, 상기 뺄셈기로 리턴하는 슬라이서를 포함 한다.
또한, 본 발명의 일실시예에 따른 통신 시스템에서의 수신 등화 방법은, 뺄셈기에서 출력하는 제1 출력 신호를 이용하여, 샘플링 타이밍을 획득하는 단계와, 상기 샘플링 타이밍에 기초하여, 상기 제1 출력 신호를 샘플링하는 단계, 및 상기 샘플링에 따라 생성된 샘플링 신호를 피드백 필터 또는 알고리즘 결정 블록을 경유하여, 상기 뺄셈기로 리턴하는 단계를 포함한다.
본 발명의 일실시예에 따르면, 통신 시스템의 수신측에 수신 등화 장치 및 수신 등화 방법을 추가로 제공 함으로써 채널에 생기는 지터와 크로스토크 등을 제거하여 ISI를 향상시키고, 시스템 비트오류율(BER) 성능 열화를 방지하여, 궁극적으로 수신되는 화질을 개선할 수 있다.
본 발명의 일실시예에 따르면, 초기에 샘플링 타이밍을 빠르게 획득할 수 있고, 채널에 지터(jitter) 성분이 유입될 경우 발생할 수 있는 샘플링 타이밍의 이탈현상을 효과적으로 방지할 수 있다.
이하에서, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 일실시예에 따른 수신 등화 장치를 도시한 도면이다.
도 2에 도시된 수신 등화 장치(200)는 DFE(decision feed back equalizer) 구조이며, 샘플링 타이밍의 획득을 위한 아이모니터 블록(220)이 설정될 수 있다.
수신 등화 장치(200)는 뺄셈기(210), 아이모니터 블록(220), 슬라이서(230), 피드백 필터(240), 및 알고리즘 결정 블록(250)을 포함하여 구성될 수 있다.
아이모니터 블록(eye monitor block, 220)은 뺄셈기(210)에서 출력하는 제1 출력 신호를 이용하여 샘플링 타이밍을 획득하는 기능을 한다. 즉, 아이모니터 블록(220)에서는 샘플링 타이밍의 획득을 위해, 뺄셈기(210)의 제1 출력 신호를 입력 받을 수 있다.
아이모니터 블록(220)은 bit-edge 등화와 관련하여 제1 샘플링 타이밍을 획득하거나, 또는 bit-center 등화와 관련하여 제2 샘플링 타이밍을 획득할 수 있다. 이때, 아이모니터 블록(220)은 설정된 조건에 기초하여, 상기 제1 샘플링 타이밍과 상기 제2 샘플링 타이밍 중에서 어느 하나를 상기 샘플링 타이밍으로 결정하는 BC/BE 선택기를 포함할 수 있다. 상기 설정된 조건은 타이밍 시점 또는 채널 환경 등이 될 수 있다.
이와 같이, 아이모니터 블록(220)에서는 정확한 샘플링 타이밍의 획득을 위해 bit-edge와 bit-center 부분을 모두 획득하고, 이 값을 이용하여 샘플링 타이밍을 추정할 수 있다.
또한, 아이모니터 블록(220)은 제1 출력 신호의 전압값이 최대가 되는 지점을 식별하고, 식별된 지점을 기준으로 전압값이 제로 크로싱(zero crossing)이 되는 제1 지점을 획득하는 수직 레벨 측정 블록을 포함할 수 있다. 예컨대, 상기 수직 레벨 측정 블록은 전압값이 최대가 되는 지점을 식별하고, 상기 식별된 지점을 0.5UI 만큼 이동하고, 상기 이동한 지점에서 전압값을 측정하고, 상기 측정된 전압값이 제로 크로싱이 되는 지점을 상기 제1 지점으로 추정 함으로써, 초기 샘플링 포착타임을 빠르게 하는 효과를 획득할 수 있다. 이때, 바로 전에 추정된 지점이 상기 수직 레벨 측정 블록으로 피드백되어, 상기 수직 레벨 측정 블록에서의 제1 지점 추정에 영향을 줄 수 있다.
또한, 아이모니터 블록(220)은 상기 제1 출력 신호의 전압값이 제로 크로싱이 되는 지점을 식별하고, 상기 식별된 지점을 기준으로 전압값이 최대가 되는 제2 지점을 획득하는 제로 크로싱 포인트 측정 블록을 포함할 수 있다. 예컨대, 상기 제로 크로싱 포인트 측정 블록은 전압값이 제로 크로싱이 되는 지점을 식별하고, 상기 식별된 지점을 0.5UI 만큼 이동하고, 상기 이동한 지점에서 전압값을 측정하고, 상기 측정된 전압값이 최대가 되는 지점을 상기 제2 지점으로 추정 함으로써, 초기 샘플링 포착타임을 빠르게 하는 효과를 획득할 수 있다. 이때, 바로 전에 추정된 지점이 상기 제로 크로싱 포인트 측정 블록으로 피드백되어, 상기 제로 크로싱 포인트 측정 블록에서의 제2 지점 추정에 영향을 줄 수 있다.
또한, 아이모니터 블록(220)은 상기 수직 레벨 측정 블록에서 획득된 제1 지점과 상기 제로 크로싱 포인트 측정 블록에서 획득된 제2 지점을 평균한 지점을 이용하여, 상기 샘플링 타이밍을 획득하는 지터 감소 블록을 포함할 수 있다.
아이모니터 블록(220)를 통하여 획득한 샘플링 타이밍은 슬라이서(230)으로 입력될 수 있다. 이는 뺄셈기(210)의 출력 신호가 아날로그 신호이기 때문에, 이를 샘플링하기 위함이다. 샘플링 신호는 슬라이서(230)에서 bit로 결정되어 피드 백 필터(240)와 알고리즘 결정 블록(250)의 입력으로 들어갈 수 있다.
슬라이서(slicer, 230)는 상기 샘플링 타이밍에 기초하여 상기 제1 출력 신호를 샘플링하여 샘플링 신호를 생성하고, 상기 생성된 샘플링 신호를 피드백 필터(240) 또는 알고리즘 결정 블록(250)을 경유하여, 뺄셈기(210)로 리턴하는 기능을 한다. 이때, 슬라이서(230)는 상기 샘플링 신호를 bit 형태로 변환하여 뺄셈기(210)로 리턴할 수 있다.
뺄셈기(210)는 상기 샘플링 신호를 이용하여 생성한 제2 출력 신호를, 아이모니터 블록(220) 또는 슬라이서(230)로 출력할 수 있다. 즉, 뺄셈기(210)는 상기 샘플링 신호로부터 보정값을 식별하고, 상기 제1 출력 신호 이후에 출력하는 출력 신호를, 상기 식별된 보정값으로 보정하여 상기 제2 출력 신호를 생성할 수 있다. 또한, 뺄셈기(210)는 초기에 제1 출력 신호를 출력하는 경우에도, 설정된 보정값으로 보정하여 아이모니터 블록(220)으로 입력할 수 있다.
상술한 구조의 수신 등화 장치(200)는 통신 시스템의 수신단 측에 표준기반의 고속 다채널 백플레인을 통한 수신 등화 방법을 제공하여 IEEE Std 802.3ba에서 규정하는 전기적 40G 백플레인 이더넷 표준규격을 용이하게 만족시킬 수 있다.
일례로, 수신 등화 장치(200)는 입력으로 궤환 신호와 수신 신호를 받는 수신 회로를 포함할 수 있다. 상기 수신 신호는 심벌 간격(symbol interval)을 갖는 심벌율(symbol rate)의 심벌을 가질 수 있다.
또한, 수신 등화 장치(200)는 수신 신호에서 등화된 신호를 발생시켜 다음 수신 신호에서 등화된 신호를 제거하는 역할을 하는 뺄셈 회로를 포함할 수 있다. 수신 등화 장치(200)는 상기 뺄셈 회로를 통해 ISI(inter-symbol interference) 성분을 용이하게 줄일 수 있다.
슬라이서(230)는 뺄셈기(210)를 이용하여 상기 등화된 신호를 입력 받고, 상기 등화된 신호의 논리 상태를 결정한 후, 출력 신호를 제공할 수 있다.
상기 뺄셈 회로와 슬라이서(230)를 포함하는 궤환 필터는 입력으로 슬라이서(230)의 출력을 받고, 상기 뺄셈 회로에 궤환 신호를 제공할 수 있다. 상기 궤환 신호는 하나 또는 다수의 post-cursor ISI 성분을 제거할 수 있다. 궤환 필터 회로는 상기 궤환 필터에 대한 첫 번째 지연 탭을 포함할 수 있다. 상기 지연 탭은 궤환 신호를 지연시키는데, 이는 궤환 신호의 변화가 뺄셈 회로에서 수신된 신호의 심벌 간격의 변화를 갖는 것을 충분히 맞춰주기 위함이다.
궤환 필터 회로는 슬라이서(230)에서 샘플링 타이밍을 수신하여 등화된 신호를 샘플링하고, 이를 다시 슬라이서(230)를 통해 심벌을 획득한다.
샘플링 타이밍 결정 회로는 아이 모니터 블록(220)과 샘플링 타이밍 발생 회로를 포함할 수 있다. 샘플링 타이밍 복구 회로는 입력으로 수신 신호를 등화 신호로 빼주는 역할을 하는 뺄셈기(210)의 출력을 받는다.
클럭 신호를 슬라이서(230)에 제공하는 클럭 복구 회로는 등화된 신호로부터 클럭 신호를 발생할 수 있다. 초기의 경우 필터의 탭 계에 세팅된 값은 이전에 설정된 값으로 채널을 보상해 주는 값이 될 수 있다. 이때, main-tap을 제외한 나머지 탭은 0의 값을 갖기 때문에, 샘플링 타이밍 발생 회로는 초기에도 뺄셈기(210)의 출력 신호인 등화된 신호를 이용하여 샘플링 타이밍을 획득할 수 있게 된다.
첫 번째 지연 탭은 심볼 인터벌의 bit-center/bit-edge 결정에 따라 값을 결정할 수 있다. 심벌 타이밍 발생 회로는 뺄셈기(210)의 출력 신호를 입력으로 받고, 아이 모니터 블록(210)을 통과하고 나온 결과를 바탕으로 심벌 타이밍을 발생할 수 있다.
아이 모니터 블록(210)은 아이 모니터와 BC/BE 선택기를 포함할 수 있다.
상기 아이 모니터는 수직 레벨 측정(vertical level measurement) 블록과 제로 크로싱 포인트 측정(zero crossing measurement) 블록, 및 지터를 줄이기 위한 지터 감소(jitter reduction) 블록을 포함할 수 있다.
상기 수직 레벨 측정 블록은 입력 신호의 vertical 전압 레벨을 측정하고 측정된 지점(point)을 저장할 수 있다. 또한, 제로 크로싱 포인트 측정 블록은 비트가 transition 되는 구간에서 zero-crossing되는 위치를 식별할 수 있다. 또한, 지터 감소 블록은 수직 레벨 측정 블록과 제로 크로싱 포인트 측정 블록의 출력에서 0.5 UI가 떨어져 있는 지점에서의 추정 전압과 추정 zero-crossing 위치를 찾아주고, 이를 앞서 찾아준 전압 크기와 zero-crossing 포인트와 평균하여 지터에 의한 영향을 줄일 수 있다.
여기서, 지터 감소 블록은 수직 레벨 측정 블록과 제로 크로싱 포인트 측정 블록에서 측정된 지점을 각각 히스토다이어그램을 통해 평균값을 구하는 장치가 될 수 있으며, 이와 같이, 지터 감소 블록은 평균값을 구함으로써, 샘플링 타이밍의 급격한 변화를 막고, 샘플링 타이밍을 원래의 샘플링 타이밍으로 획득할 수 있다.
다시 말해, 평균값을 취해줄 경우 갑작스럽게 튀는 경우로 인하여 바뀌는 샘 플링 타이밍이 틀어지는 것을 방지하고, 동시에, 원래의 타이밍이 아닐 경우 아이모니터 등을 통하여 획득하는 샘플의 값이 원래 취해야 하는 샘플보다 작아지기 때문에 이 최적의 값을 찾아내는 것이 중요한데, 최적의 값은 아이모니터에서 최대의 아이 오프닝 위치가 되고, 또한 최적의 제로 크로싱 위치가 되기 때문에 이를 획득하기 위하여 수직 레벨 측정 블록과 제로 크로싱 포인트 측정 블록에서 측정된 지점을 평균할 수 있다.
상기 BC/BE 선택기는 채널 환경에 따라 bit-edge 또는 bit-center 등화 기법 중 어느 하나를 선택할 수 있다.
도 3은 본 발명의 일실시예에 있어서, 아이모니터 블록의 내부 구성을 도시한 도면이다.
도 3을 참조하면, 아이모니터 블록(300)은 수직 레벨 측정 블록(310), 제로 크로싱 포인트 측정 블록(320), 지터 감소 블록(330), BC/BE 선택기(340), 및 샘플 타이밍 결정 블록(350)을 포함하여 구성될 수 있다.
아이모니터 블록(300)에 들어오는 신호는 수직 레벨 측정 블록(310)과 제로 크로싱 포인트 측정 블록(320)으로 전달될 수 있다.
수직 레벨 측정 블록(Vertical Level Measurement, 310)은 전압값이 최대가 되는 지점을 식별하고, 상기 식별된 지점을 0.5UI 만큼 이동하고, 상기 이동한 지점에서 전압값을 측정하여, 상기 측정된 전압값이 제로 크로싱(zero crossing)이 되는 제1 지점을 획득할 수 있다. 즉, 수직 레벨 측정 블록(310)은 수직 레벨, 즉 전압 값을 측정하는 구간으로 최대가 되는 전압의 위치를 획득하기 위한 블록이 될 수 있다.
우선, 수직 레벨 측정 블록(310)은 아이모니터 블록(300)에 수신된 신호에서 최대가 되는 전압 값
Figure 112009073244340-pat00001
과 그 위치인
Figure 112009073244340-pat00002
을 확인하고 찾고, 동시에 제로 크로싱 포인트 측정 블록(320)은 제로 크로싱 지점
Figure 112009073244340-pat00003
을 찾을 수 있다.
또한, 제로 크로싱 포인트 측정 블록(Zero Crossing point Measurement, 320)은 전압값이 제로 크로싱이 되는 지점을 식별하고, 상기 식별된 지점을 0.5UI 만큼 이동하고, 상기 이동한 지점에서 전압값을 측정하여, 상기 측정된 전압값이 최대가 되는 제2 지점을 획득할 수 있다. 즉, 제로 크로싱 포인트 측정 블록(320)은 zero-crossing 되는 위치를 획득하는 블록으로 zero-crossing 되는 값을 획득할 수 있다.
제로 크로싱 포인트 측정 블록(320)은 수직 레벨 측정 블록(310)에서 측정된 값을 바탕으로 각 위치에서 0.5 UI 만큼 이동한 위치를 찾고, 최대 전압 값
Figure 112009073244340-pat00004
을 갖는 위치에서 0.5 UI 만큼 이동한
Figure 112009073244340-pat00005
위치를 찾을 수 있다.
Figure 112009073244340-pat00006
(1)
또한, 제로 크로싱 포인트 측정 블록(320)은 제로 크로싱 지점
Figure 112009073244340-pat00007
에서 0.5 UI 만큼 이동한
Figure 112009073244340-pat00008
값을 찾을 수 있다.
Figure 112009073244340-pat00009
(2)
지터 감소 블록(Jitter Reduction Block, 330)은 수직 레벨 측정 블록(310)에서 획득된 제1 지점과 제로 크로싱 포인트 측정 블록(320)에서 획득된 제2 지점을 평균한 지점을 이용하여, 상기 샘플링 타이밍을 획득할 수 있다.
여기서, 지터 감소 블록(330)은 제로크로싱 위치
Figure 112009073244340-pat00010
을 아래의 수학식 1을 이용하여 획득할 수 있다.
Figure 112009073244340-pat00011
또한, 지터 감소 블록(330)은 최대가 되는 최대 전압 점을 아래의 수학식 2를 이용하여 획득할 수 있다.
Figure 112009073244340-pat00012
지터 감소 블록(330)은 이 값을 바탕으로 기존의 reference가 되는 값 혹은 feedback이 되는 값을 이용하여 최종적으로 추정 값을 획득할 수 있다.
즉, 지터 감소 블록(330)은 1st VLM point (V1)로부터 0.5UI를 이동한 전압 PZC을 구하기 위해 1st shifted ZC point (P´C)에서의 전압을 1st shifted ZC 전압이라 하면, ZC point는 아래의 수학식 3에 의해 평가될 수 있다.
Figure 112009073244340-pat00013
또한, 1st VLM point (V1)로부터 0.5UI를 shifted 한 1st ZC point 에서의 전압은 아래의 수학식 4에 의해 평가될 수 있다.
Figure 112009073244340-pat00014
도 4는 본 발명의 일실시예에 따른 수신 등화 방법의 순서를 도시한 흐름도이다.
본 발명의 일실시예에 따른 수신 등화 방법은 도 2에 도시된 수신 등화 장치(200)에 의해 구현될 수 있다. 이하, 도 4의 설명에서는 상술한 도 2를 함께 참조하여 도 4를 설명하여 발명의 이해를 도모한다.
단계 410에서 수신 등화 장치(200)는 뺄셈기(210)에서 출력하는 제1 출력 신호를 아이모니터 블록(220)으로 입력한다.
이때, 뺄셈기(210)에서 최초로 신호를 출력하는 경우, 뺄셈기(210)는 상기 출력된 신호를 설정된 값에 따라 보정하여 아이모니터 블록(220)으로 입력할 수 있다.
단계 420에서 수신 등화 장치(200) 내 아이모니터 블록(220)은 입력된 제1 출력 신호를 이용하여 샘플링 타이밍을 획득한다.
아이모니터 블록(220) 내 수직 레벨 측정 블록은, 전압값이 최대가 되는 지점을 식별하고, 상기 식별된 지점을 0.5UI 만큼 이동하고, 상기 이동한 지점에서의 전압값이 제로 크로싱(zero crossing)이 되는 제1 지점을 획득할 수 있다. 이때, 상기 수직 레벨 측정 블록은 이전에 획득한 제1 지점을 이용하여, 상기 제1 지점을 획득할 수 있다.
또한, 아이모니터 블록(220) 내 제로 크로싱 포인트 측정 블록은, 전압값이 제로 크로싱이 되는 지점을 식별하고, 상기 식별된 지점을 0.5UI 만큼 이동하고, 상기 이동한 지점에서의 전압값이 최대가 되는 제2 지점을 획득할 수 있다. 이때, 상기 제로 크로싱 포인트 측정 블록은 이전에 획득한 제2 지점을 이용하여, 상기 제2 지점을 획득할 수 있다.
또한, 아이모니터 블록(220) 내 지터 감소 블록은 상기 제1 지점과 상기 제2 지점을 평균한 지점을 이용하여, 상기 샘플링 타이밍을 획득할 수 있다.
단계 430에서 수신 등화 장치(200) 내 슬라이서(230)는 상기 샘플링 타이밍을 이용하여 상기 제1 출력 신호를 샘플링한다.
단계 440에서 수신 등화 장치(200) 내 슬라이서(230)는 상기 샘플링에 따라 생성된 샘플링 신호를 피드백 필터(240) 또는 알고리즘 결정 블록(250)을 경유하여, 뺄셈기(210)로 리턴한다.
이때, 슬라이서(230)는 상기 샘플링 신호를 bit 형태로 변환하고, 변환된 샘플링 신호를 피드백 필터(240)나 알고리즘 결정 블록(250)으로 입력할 수 있다.
단계 450에서 수신 등화 장치(200) 내 뺄셈기(210)는 상기 샘플링 신호를 이 용하여 생성한 제2 출력 신호를, 아이모니터 블록(220) 또는 슬라이서(230)로 출력한다.
이때, 뺄셈기(210)는 상기 샘플링 신호로부터 보정값을 식별하고, 상기 제1 출력 신호 이후에 출력하는 출력 신호를, 상기 식별된 보정값으로 보정하여 상기 제2 출력 신호를 생성할 수 있다.
이와 같이, 본 발명의 일실시예에 따른 수신 등화 장치(200)는 통신 시스템의 수신단 측에 표준기반의 고속 다채널 백플레인을 통한 수신 등화 방법을 제공하여 IEEE Std 802.3ba에서 규정하는 전기적 40G 백플레인 이더넷 표준규격을 용이하게 만족시킬 수 있다.
도 5는 본 발명의 일실시예에 있어서, 샘플링 타이밍을 획득하는 과정을 도시한 흐름도이다.
도 2에서 설명한 아이모니터 블록(220)은 신호가 수신되는 경우 제로 크로싱 포인트 측정 블록과 수직 레벨 측정 블록에서 각 역할을 병행하고, 이 값을 통하여 평균이 되는 값을 획득할 수 있다. 이때, 아이모니터 블록(220)은 이전의 추정값을 feedback 각 블록으로 입력하여, 샘플링 타이밍이 이탈하는 현상을 방지할 수 있다. 아이모니터 블록(220) 내 BC/BE 선택기는 bit-center 또는 bit-edge 기법으로 값을 취할지를 결정할 수 있고, 이를 통해 샘플링 타이밍을 결정하여 발생할 수 있다.
또한, 본 발명의 실시예들은 다양한 컴퓨터로 구현되는 동작을 수행하기 위한 프로그램 명령을 포함하는 컴퓨터 판독 가능 매체를 포함한다. 상기 컴퓨터 판 독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
도 1은 종래의 일실시예에 따른 수신 등화 장치를 도시한 도면이다.
도 2는 본 발명의 일실시예에 따른 수신 등화 장치를 도시한 도면이다.
도 3은 본 발명의 일실시예에 있어서, 아이모니터 블록의 내부 구성을 도시한 도면이다.
도 4는 본 발명의 일실시예에 따른 수신 등화 방법의 순서를 도시한 흐름도이다.
도 5는 본 발명의 일실시예에 있어서, 샘플링 타이밍을 획득하는 과정을 도시한 흐름도이다.
<도면의 주요 부분에 대한 부호의 설명>
200: 수신 등화 장치
210: 뺄셈기
220: 아이모니터 블록(eye monitor block)
230: 슬라이서(slicer)
240: 피드백 필터(feedback filter)
250: 알고리즘 결정 블록

Claims (9)

  1. 제1 출력 신호를 출력하는 뺄셈기;
    상기 출력된 제1 출력 신호를 이용하여 샘플링 타이밍을 획득하는 아이모니터 블록; 및
    상기 샘플링 타이밍에 기초하여 상기 제1 출력 신호를 샘플링하여 샘플링 신호를 생성하고, 상기 생성된 샘플링 신호를 피드백 필터 또는 알고리즘 결정 블록을 경유하여, 상기 뺄셈기로 리턴하는 슬라이서
    를 포함하고,
    상기 뺄셈기는,
    상기 샘플링 신호로부터 보정값을 식별하고,
    상기 제1 출력 신호 이후에 출력하는 출력 신호를, 상기 식별된 보정값으로 보정하여 제2 출력 신호를 생성하고, 상기 생성한 제2 출력 신호를, 상기 아이모니터 블록 또는 상기 슬라이서로 출력하는, 통신 시스템에서의 수신 등화 장치.
  2. 제1항에 있어서,
    상기 슬라이서는,
    상기 샘플링 신호를 bit 형태로 변환하여 상기 뺄셈기로 리턴하는, 통신 시스템에서의 수신 등화 장치.
  3. 제1항에 있어서,
    상기 아이모니터 블록은,
    bit-edge 등화와 관련하여 제1 샘플링 타이밍을 획득하거나, 또는 bit-center 등화와 관련하여 제2 샘플링 타이밍을 획득하는, 통신 시스템에서의 수신 등화 장치.
  4. 제3항에 있어서,
    상기 아이모니터 블록은,
    상기 제1 샘플링 타이밍과 상기 제2 샘플링 타이밍이 함께 획득되는 경우, 설정된 조건에 기초하여, 상기 제1 샘플링 타이밍 및 상기 제2 샘플링 타이밍 중에서 어느 하나를 결정하는 BC/BE 선택기
    를 포함하는 통신 시스템에서의 수신 등화 장치.
  5. 제1항에 있어서,
    상기 아이모니터 블록은,
    상기 제1 출력 신호의 전압값이 최대가 되는 지점을 식별하고, 상기 식별된 지점을 기준으로 전압값이 제로 크로싱(zero crossing)이 되는 제1 지점을 획득하는 수직 레벨 측정 블록;
    상기 제1 출력 신호의 전압값이 제로 크로싱이 되는 지점을 식별하고, 상기 식별된 지점을 기준으로 전압값이 최대가 되는 제2 지점을 획득하는 제로 크로싱 포인트 측정 블록; 및
    상기 수직 레벨 측정 블록에서 획득된 제1 지점과 상기 제로 크로싱 포인트 측정 블록에서 획득된 제2 지점을 평균한 지점을 이용하여, 상기 샘플링 타이밍을 획득하는 지터 감소 블록
    을 포함하는 통신 시스템에서의 수신 등화 장치.
  6. 제5항에 있어서,
    상기 수직 레벨 측정 블록은,
    상기 식별된 지점을 0.5UI 만큼 이동하고, 상기 이동한 지점에서 전압값을 측정하여, 상기 측정된 전압값이 제로 크로싱이 되는 지점을 상기 제1 지점으로 획득하고,
    상기 제로 크로싱 포인트 측정 블록은,
    상기 식별된 지점을 0.5UI 만큼 이동하고, 상기 이동한 지점에서 전압값을 측정하여, 상기 측정된 전압값이 최대가 되는 지점을 상기 제2 지점으로 획득하는, 통신 시스템에서의 수신 등화 장치.
  7. 뺄셈기에서 출력하는 제1 출력 신호를 이용하여, 샘플링 타이밍을 획득하는 단계;
    상기 샘플링 타이밍에 기초하여, 상기 제1 출력 신호를 샘플링하는 단계; 및
    상기 샘플링에 따라 생성된 샘플링 신호를 피드백 필터 또는 알고리즘 결정 블록을 경유하여, 상기 뺄셈기로 리턴하는 단계
    를 포함하는 통신 시스템에서의 수신 등화 방법.
  8. 제7항에 있어서,
    상기 샘플링 신호로부터 보정값을 식별하는 단계;
    상기 제1 출력 신호 이후에 상기 뺄셈기에서 출력하는 출력 신호를, 상기 식별된 보정값으로 보정하여 제2 출력 신호를 생성하는 단계; 및
    상기 생성한 제2 출력 신호를 아이모니터 블록 또는 슬라이서로 출력하는 단계
    를 더 포함하는 통신 시스템에서의 수신 등화 방법.
  9. 제7항에 있어서,
    상기 샘플링 타이밍을 획득하는 단계는,
    상기 제1 출력 신호의 전압값이 최대가 되는 지점을 식별하고, 상기 식별된 지점을 기준으로 전압값이 제로 크로싱(zero crossing)이 되는 제1 지점을 획득하는 단계;
    상기 제1 출력 신호의 전압값이 제로 크로싱이 되는 지점을 식별하고, 상기 식별된 지점을 기준으로 전압값이 최대가 되는 제2 지점을 획득하는 단계; 및
    상기 획득된 제1 지점과 상기 획득된 제2 지점을 평균한 지점을 이용하여, 상기 샘플링 타이밍을 획득하는 단계
    를 포함하는 통신 시스템에서의 수신 등화 방법.
KR1020090115880A 2009-11-27 2009-11-27 통신 시스템에서의 수신 등화 장치 및 수신 등화 방법 KR101210686B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090115880A KR101210686B1 (ko) 2009-11-27 2009-11-27 통신 시스템에서의 수신 등화 장치 및 수신 등화 방법
US12/883,736 US8737461B2 (en) 2009-11-27 2010-09-16 Receiving equalization device in communication system and receiving equalization method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090115880A KR101210686B1 (ko) 2009-11-27 2009-11-27 통신 시스템에서의 수신 등화 장치 및 수신 등화 방법

Publications (2)

Publication Number Publication Date
KR20110059220A KR20110059220A (ko) 2011-06-02
KR101210686B1 true KR101210686B1 (ko) 2012-12-10

Family

ID=44068896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090115880A KR101210686B1 (ko) 2009-11-27 2009-11-27 통신 시스템에서의 수신 등화 장치 및 수신 등화 방법

Country Status (2)

Country Link
US (1) US8737461B2 (ko)
KR (1) KR101210686B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101359691B1 (ko) * 2009-12-18 2014-02-07 한국전자통신연구원 데이터의 고속 전송을 위한 등화기 및 등화 방법
US9288087B2 (en) 2011-10-20 2016-03-15 Samsung Electronics Co., Ltd. Data receiver circuit and method of adaptively controlling equalization coefficients using the same
KR101985977B1 (ko) 2012-11-16 2019-06-04 에스케이하이닉스 주식회사 등화장치 및 그 동작 방법
US8958501B2 (en) * 2012-11-26 2015-02-17 Broadcom Corporation Quasi-digital receiver for high speed SER-DES
KR102333415B1 (ko) 2019-05-17 2021-12-02 한국전자통신연구원 직접수신 광전송 신호처리 장치 및 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7242712B1 (en) * 2004-03-08 2007-07-10 Pmc-Sierra, Inc. Decision feedback equalizer (DFE) for jitter reduction
KR100692601B1 (ko) 2005-02-04 2007-03-13 삼성전자주식회사 디지털 수신장치를 위한 판정 궤환 채널 등화기 및 그 방법
US8102910B2 (en) * 2008-09-29 2012-01-24 Lsi Corporation Re-adaption of equalizer parameter to center a sample point in a baud-rate clock and data recovery receiver

Also Published As

Publication number Publication date
US8737461B2 (en) 2014-05-27
US20110129010A1 (en) 2011-06-02
KR20110059220A (ko) 2011-06-02

Similar Documents

Publication Publication Date Title
US10498562B2 (en) Electric signal transmission device
KR102164627B1 (ko) 송신기와 수신기 사이에서 데이터 신호를 전달하는 채널을 포함하는 고속 링크를 최적화하는 시스템 및 그 방법, 그리고 송신기와 수신기 사이의 채널을 특성화하는 방법
US8532240B2 (en) Decoupling sampling clock and error clock in a data eye
US8548038B2 (en) Pattern detector for serializer-deserializer adaptation
TWI521898B (zh) 用於等化接收之序列資料串流之方法及控制器
US20190353704A1 (en) Eye opening measurement circuit calculating difference between sigma levels, receiver including the same, and method for measuring eye opening
US8804809B2 (en) Techniques for setting feedback coefficients of a PAM-N decision feedback equalizer
KR101210686B1 (ko) 통신 시스템에서의 수신 등화 장치 및 수신 등화 방법
US9444588B1 (en) On-chip bathtub BER measurement for high-speed serdes diagnostics
US9596074B2 (en) Clock recovery for data signals
TWI420862B (zh) 等化器及其相關之訊號接收器
US8208529B2 (en) Equalization apparatus and method of compensating distorted signal and data receiving apparatus
KR101363122B1 (ko) 데이터의 고속 전송을 위한 적응 알고리즘을 적용한 등화기 및 등화 방법
US7567760B2 (en) Method and apparatus for providing diagnostic features for an optical transceiver
TWI543548B (zh) 應用於互連系統的方法與相關處理模組
US20210014087A1 (en) Receiver with selectable digital equalization filter options
US9917663B2 (en) Apparatus, system, and method for configuring a serializer/deserializer based on evaluation of a probe signal
JP2010135957A (ja) 波形等化装置及び波形等化方法、データ受信装置及びデータ受信方法、並びにコンピューター・プログラム
KR101359691B1 (ko) 데이터의 고속 전송을 위한 등화기 및 등화 방법
US20240022458A1 (en) Transmitter equalization optimization for ethernet chip-to-module (c2m) compliance
WO2024060769A1 (zh) 一种tdec的测试方法及相关设备
WO2023142846A1 (zh) 一种一致性测试的方法、装置和系统
Yuuki et al. Transmission design technique for 25-Gbps retimer

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151127

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee