KR101210426B1 - Sub-mount substrate for semiconductor light emitting element and method of fabricating a semiconductor light emitting element using the same - Google Patents

Sub-mount substrate for semiconductor light emitting element and method of fabricating a semiconductor light emitting element using the same Download PDF

Info

Publication number
KR101210426B1
KR101210426B1 KR1020120020250A KR20120020250A KR101210426B1 KR 101210426 B1 KR101210426 B1 KR 101210426B1 KR 1020120020250 A KR1020120020250 A KR 1020120020250A KR 20120020250 A KR20120020250 A KR 20120020250A KR 101210426 B1 KR101210426 B1 KR 101210426B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor
substrate
light emitting
support substrate
Prior art date
Application number
KR1020120020250A
Other languages
Korean (ko)
Inventor
오병두
신현우
구교선
이우식
정웅락
Original Assignee
한빔 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한빔 주식회사 filed Critical 한빔 주식회사
Priority to KR1020120020250A priority Critical patent/KR101210426B1/en
Application granted granted Critical
Publication of KR101210426B1 publication Critical patent/KR101210426B1/en
Priority to PCT/KR2013/001436 priority patent/WO2013129805A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies

Abstract

PURPOSE: A sub-mount substrate for a semiconductor light emitting element and a manufacturing method for the semiconductor light emitting element using the same are provided to produce a light emitting device of a high efficiency by including a stress release layer. CONSTITUTION: A sacrificial layer(102) is formed at an upper side of a temporary supporting substrate layer(101). A supporting substrate layer(104) is formed on the sacrificial layer. A bonding layer for a sub mount substrate is formed on the supporting substrate layer. A stress release layer is formed at a lower side of the temporary supporting substrate layer. The stress release layer is formed with a single layer or a laminating structure of 10-2000μm thickness.

Description

반도체 발광소자용 서브마운트 기판 및 이를 이용한 반도체 발광소자의 제조방법{Sub-mount substrate for semiconductor light emitting element and method of fabricating a semiconductor light emitting element using the same}Sub-mount substrate for semiconductor light emitting device and method for manufacturing semiconductor light emitting device using same {sub-mount substrate for semiconductor light emitting element and method of fabricating a semiconductor light emitting element using the same}

본 발명은 반도체 발광소자용 서브마운트 기판 및 이를 이용한 반도체 발광소자의 제조방법에 관한 것으로, 보다 구체적으로 스트레스 릴리즈층이 구비된 다층 구조의 서브마운트 기판을 제공하는 반도체 발광소자용 서브마운트 기판 및 이를 이용한 반도체 소자의 제조방법에 관한 것이다. The present invention relates to a submount substrate for a semiconductor light emitting device and a method of manufacturing a semiconductor light emitting device using the same, and more particularly, to a submount substrate for a semiconductor light emitting device providing a submount substrate having a multi-layer structure provided with a stress release layer and the same. It relates to a method for manufacturing a semiconductor device used.

일반적으로 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 발광 다이오드(Light Emitting Diode : LED)와 같은 반도체 발광소자는 현재 조명, 표시장치 및 광원으로서 널리 이용되며, 적은 전력으로 원하는 파장의 빛을 발광하고 수은과 같은 환경유해물질 방출을 억제할 수 있어서 에너지 절약 및 환경보호 측면을 고려하여 그 개발이 가속화되고 있는 추세이다. In general, semiconductor light emitting devices, such as light emitting diodes (LEDs), which transmit and receive signals by converting electricity into infrared rays or light using characteristics of compound semiconductors, or are used as light sources, are widely used as lighting, display devices, and light sources. It can be used to emit light of a desired wavelength with little power and to suppress the emission of environmentally harmful substances such as mercury, and the development is being accelerated in consideration of energy saving and environmental protection aspects.

특히, 최근 그 개발 및 사용이 활성화된 질화물(GaN)계 발광 다이오드를 이용한 휴대폰 키패드, 사이드 뷰어, 카메라 플래쉬 등의 상용화에 힘입어 최근 발광 다이오드를 이용한 일반 조명 개발이 활기를 띠고 있다. 대형 TV의 백라이트 유닛 및 자동차 전조등, 일반 조명 등 그의 응용제품이 소형 휴대제품에서 대형화, 고출력화, 고효율화, 신뢰성화된 제품으로 진행하여 해당 제품에요구되는 특성을 나타내는 광원을 요구하게 되었다. In particular, the development of general lighting using light emitting diodes has recently been fueled by the commercialization of mobile phone keypads, side viewers, camera flashes, etc. using nitride (GaN) based light emitting diodes, which have been actively developed and used. Its application products, such as backlight units of large TVs, automotive headlamps, and general lighting, have moved from small portable products to larger, higher output, high efficiency, and reliable products, requiring light sources that exhibit the characteristics required for such products.

이러한 발광 다이오드는 전류의 흐름 방향과 구조의 차이에 따라 수평형과 수직형으로 구분할 수 있다. 이 중에서 수평형 발광 다이오드는 저출력용 또는 중출력용으로 널리 사용되고 있고 최근에는 고출력용으로도 시도되고 있으나 열 문제가 심각하여 양산화에 진전을 보지 못하고 있다. 이에 반해 수직형 발광 다이오드는 고출력용으로 가장 적합한 구조를 가지며, 열 방출 특성도 극대화 되어 있다.Such light emitting diodes may be classified into a horizontal type and a vertical type according to a difference in current flow direction and structure. Among these, horizontal light emitting diodes are widely used for low power or medium power, and have recently been attempted for high power, but have not made progress in mass production due to serious thermal problems. In contrast, the vertical light emitting diode has the most suitable structure for high power and maximizes heat dissipation characteristics.

일반적으로, 현재의 기술, 경제 및 성능면에서 고려해볼 때, 격자상(latticle constant) 및 열팽창계수(thermal expansion coefficient)가 상당하게 다른 사파이어 기판에 반도체 다층 발광구조체를 이용하여 수직형 고성능 반도체 발광소자를 제작하고 있다. 그러나, 상기 사파이어기판은 단단하고 열전도 특성이 좋지 않아 발광소자에 큰 전류를 인가할 수 없는 단점을 가질 뿐만 아니라, 전기적으로 부도체이기 때문에 외부로부터 유입되는 정전기에 대응하기가 어려워 정전기로 인한 불량 유발 가능성이 큰 문제점이 있다. 그래서, 상기와 같은 문제점을 해결하기 위해서 사파이어 기판 상부에 발광구조체를 형성시킨 후, 레이저 리프트 오프(laser lift off) 공정을 통해 사파이어 기판으로부터 안전하게 반도체 발광구조체를 분리(lift off)하고, 이를 이용한 고성능 수직형 발광 다이오드를 제작하려고 많은 노력이 행해지고 있다.In general, in view of current technology, economy, and performance, a vertical high-performance semiconductor light emitting device using a semiconductor multilayer light emitting structure on a sapphire substrate having a substantially different lattice constant and thermal expansion coefficient Is making. However, the sapphire substrate has a disadvantage that it is difficult to apply a large current to the light emitting device because it is hard and has poor thermal conductivity, and it is difficult to cope with static electricity flowing from the outside because it is an electrically non-conductive material, which may cause defects due to static electricity. There is this big problem. Therefore, in order to solve the above problems, after forming the light emitting structure on the sapphire substrate, the semiconductor light emitting structure is safely lifted off from the sapphire substrate through a laser lift off process, and high performance using the same. Many efforts have been made to manufacture vertical light emitting diodes.

그러나, 한국등록특허 제10-0858362호, 한국등록특허 제10-1036428호와 같은 많은 선행 문헌 등에서 언급된 바와 같이 반도체 발광구조체로부터 사파이어 기판을 분리할 때, 반도체 발광구조체 박막은 다른 격자 상수 및 열팽창계수로 인하여 질화물계 반도체 박막과 두꺼운 사파이어 기판 사이에 발생한 기계적 응력을 견디지 못하여 사파이어 기판으로부터 분리된 후에 반도체 단결정 박막에 많은 손상과 깨짐 현상이 나타나는 걸 볼 수 있다.However, when the sapphire substrate is separated from the semiconductor light emitting structure as mentioned in many prior documents such as Korean Patent No. 10-0858362, Korean Patent No. 10-1036428, etc., the semiconductor light emitting structure thin film has a different lattice constant and thermal expansion. It can be seen that due to the coefficient, the semiconductor single crystal thin film exhibits many damages and breakages after being separated from the sapphire substrate because it cannot withstand the mechanical stress generated between the nitride semiconductor thin film and the thick sapphire substrate.

그래서, 상기의 종래 문제점들을 해결하기 위한 방안으로 발광구조체로부터 사파이어 기판을 분리하기 전에 웨이퍼 본딩 또는 전기도금 공정을 도입하여 구조적으로 안정하며 강하게 밀착되어 있는 열 전도성이 좋은 지지기판을 형성시키는 방법을 수행하고 있다. 그러나, 반도체 발광소자에 사용된 지지기판은 사파이어 기판과 열팽창계수 차이가 크기 때문에 상기 지지기판을 사파이어 기판과 웨이퍼 본딩에 의해서 결합시키면 서로 다른 격자 상수 및 열팽창계수 차이에 의한 응력 등과 같은 물리적인 스트레스가 발생하여 웨이퍼 휨(wafer bending) 현상 및 반도체 발광구조체 내부에 미세한 마이크로 크랙(micro-crack)이 생성되고, 심할 경우에는 사파이어 기판이 파손되는 문제가 발생하여 제작된 반도체 발광소자의 성능 저하로 인해서 낮은 제품 수율이 문제시되고 있다. Therefore, in order to solve the above problems, a wafer bonding or electroplating process is introduced before the sapphire substrate is separated from the light emitting structure to form a structurally stable and strongly adhered thermally conductive support substrate. Doing. However, since the support substrate used in the semiconductor light emitting device has a large difference in the coefficient of thermal expansion with the sapphire substrate, when the support substrate is bonded by the sapphire substrate and the wafer bonding, physical stresses such as stresses due to different lattice constants and coefficients of thermal expansion are different. Low wafer bending and fine micro-cracks are generated inside the semiconductor light emitting structure, and in severe cases, the sapphire substrate is broken, resulting in low performance due to degradation of the fabricated semiconductor light emitting device. Product yield is a problem.

즉, 상기와 같은 종래 기술에 따른 지지기판을 접합하는 본딩 공정은, 상기 지지기판의 열팽창계수가 사파이어 기판의 열팽창계수보다 훨씬 더 작기 때문에 고온에서 접합이 이루어진 후에 상온으로 냉각되는 과정에서 지지기판은 작게 수축되는 데에 반해 상기 사파이어 기판은 많이 수축하게 되어 사파이어 기판에 큰 인장력이 가해지게 된다. 이로 인해 지지기판과 사파이어 기판이 접합된 중간 제조물의 휘어짐 현상이 발생하는데, 이러한 현상이 발생하면 사파이어 기판을 레이저 리프트 오프 공정에 의해 제거하는 과정에서 균일한 레이저 힘을 가하는 광학적 정렬이 어렵기 때문에 레이저 리프트 오프 공정 및 그 이후의 포토 공정과 N-전극 형성 공정등의 후속 공정이 불가능해질 수 있다. That is, in the bonding process for bonding the support substrate according to the prior art, the support substrate in the process of cooling to room temperature after the bonding at a high temperature because the thermal expansion coefficient of the support substrate is much smaller than the thermal expansion coefficient of the sapphire substrate While the shrinkage is small, the sapphire substrate is contracted a lot and a large tensile force is applied to the sapphire substrate. As a result, warpage of the intermediate product bonded to the support substrate and the sapphire substrate occurs. When this phenomenon occurs, the optical alignment that applies a uniform laser force during the removal of the sapphire substrate by the laser lift-off process is difficult. Subsequent processes such as the lift-off process and subsequent photo process and N-electrode formation process may be impossible.

따라서, 레이저 리프트 오프 공정을 이용하여 수직형 반도체 발광소자를 제작할 때, 웨이퍼 휨 및 깨짐, 마이크로 크랙 발생, 그리고 낮은 제품 수율 등을 고려하면 반드시 효율적인 지지기판 및 이를 이용한 고성능 수직형 발광소자 제조 공정이 개발되어야 한다.Therefore, when fabricating a vertical semiconductor light emitting device using a laser lift-off process, an efficient support substrate and a high performance vertical light emitting device manufacturing process using the same must be considered in consideration of wafer warpage and cracking, micro crack generation, and low product yield. Should be developed.

본 발명은 다른 격자 상수 및 열팽창계수 차이에 의해 발생하는 문제점들을 방지하여 고성능 및 고 신뢰성의 반도체 발광소자를 제조할 수 있는 반도체 발광소자용 서브마운트 기판 및 이를 이용한 반도체 발광소자의 제조방법을 제공하는데 그 목적이 있다. The present invention provides a sub-mount substrate for a semiconductor light emitting device and a method of manufacturing a semiconductor light emitting device using the same, which can produce high performance and high reliability semiconductor light emitting devices by preventing problems caused by different lattice constants and thermal expansion coefficient differences. The purpose is.

또한, 본 발명은 열적, 기계적 손상이 전혀 없는 고 신뢰성의 발광소자를 제조할 수 있는 반도체 발광소자용 서브마운트 기판 및 이를 이용한 반도체 발광소자의 제조방법을 제공하는데 그 다른 목적이 있다.Another object of the present invention is to provide a submount substrate for a semiconductor light emitting device capable of manufacturing a light emitting device having high reliability without any thermal or mechanical damage, and a method of manufacturing the semiconductor light emitting device using the same.

전술한 목적을 달성하기 위해 본 발명의 반도체 발광소자용 서브마운트 기판 및 이를 이용한 반도체 발광소자의 제조방법은, 임시 지지기판층; 상기 임시 지지기판층 상에 형성된 희생층; 상기 희생층 상에 형성된 지지기판층; 및 상기 지지기판층 상에 형성된 서브마운트 기판용 본딩층;을 포함하는 것을 특징으로 한다. In order to achieve the above object, a submount substrate for a semiconductor light emitting device of the present invention and a method of manufacturing a semiconductor light emitting device using the same include: a temporary support substrate layer; A sacrificial layer formed on the temporary support substrate layer; A support substrate layer formed on the sacrificial layer; And a bonding layer for a submount substrate formed on the support substrate layer.

여기서, 상기 임시 지지기판층은 스텐레스, Cu, Al2O3, SiC, Si, Ge, SiGe, GaAs, GaP, ZnO, GaN, AlGaN, AlN, InP, 그라파이트(Graphite) 및 금속과 그라파이트의 복합체 중에서 적어도 어느 하나를 포함하고,Here, the temporary support substrate layer may be selected from among stainless steel, Cu, Al 2 O 3 , SiC, Si, Ge, SiGe, GaAs, GaP, ZnO, GaN, AlGaN, AlN, InP, graphite, and a composite of metal and graphite. Include at least one,

상기 희생층은 Al2O3, AlN, MgO, AlSiC, BN, BeO, TiO2 및 SiO2 중 적어도 어느 하나 이상의 물질로 이루어지고, The sacrificial layer is made of at least one material of Al 2 O 3 , AlN, MgO, AlSiC, BN, BeO, TiO 2 and SiO 2 ,

상기 희생층과 상기 지지기판층 사이에 형성된 씨드층을 더 포함하고, Further comprising a seed layer formed between the sacrificial layer and the support substrate layer,

상기 지지기판층은 단층 또는 적층 구조로 형성되고, Ni, Cu, Ag, Au 및 Al 중에서 어느 하나를 포함하는 전해 도금층 또는 무전해 도금층으로 이루어지고, The support substrate layer is formed of a single layer or a laminated structure, consisting of an electrolytic plating layer or an electroless plating layer containing any one of Ni, Cu, Ag, Au and Al,

상기 서브마운트 기판용 본딩층은 Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu-Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Au-Sn, Ag-Sn, Au-Sn-Ni, Ag-Sn-Ni, Al-Si-Cu, Ag-Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu2O, Cu-Zn, Cu-P, Ni-B, Ni-Mn-Pd, Ni-P 및 Pd-Ni 중에서 적어도 어느 하나를 포함하고, The bonding layer for the submount substrate is Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu-Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Au-Sn, Ag-Sn, Au-Sn-Ni, Ag-Sn-Ni, Al-Si-Cu, Ag-Cu, Ag-Zn, Ag- Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu 2 O, Cu-Zn, Cu-P, Ni- At least one of B, Ni-Mn-Pd, Ni-P, and Pd-Ni,

상기 임시 지지기판층 하면에 스트레스 릴리즈층이 형성되고, A stress release layer is formed on the lower surface of the temporary support substrate layer,

상기 스트레스 릴리즈층은 단층 또는 적층 구조로 형성되고, The stress release layer is formed of a single layer or a laminated structure,

상기 스트레스 릴리즈층은 Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, 금속성 실리사이드(metallic silicide), Ag계 합금, Al계 합금, Rh계 합금, CNTNs(carbon nanotube networks), 투명 전도성 산화물, 투명 전도성 질화물, Ti, W, Cr, Ni, Pt, NiCr, TiW, CuW, Ta, TiN, CrN 및 TiWN 중에서 어느 하나를 포함하여 이루어지고, The stress release layer is Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, metallic silicide, Ag-based alloy, Al-based alloy, Rh-based alloy, carbon nanotube networks (CNTNs), transparent conductive oxide Transparent conductive nitride, including Ti, W, Cr, Ni, Pt, NiCr, TiW, CuW, Ta, TiN, CrN and TiWN,

상기 스트레스 릴리즈층은 10㎛～2000㎛ 두께를 갖고, The stress release layer has a thickness of 10 ㎛ ~ 2000 ㎛,

상기 임시 지지기판층과 스트레스 릴리즈층 사이에 형성된 스트레스 릴리즈용 씨드층을 더 포함한다. A stress release seed layer is formed between the temporary support substrate layer and the stress release layer.

또한, 본 발명은, 임시 지지기판층, 희생층, 지지기판층 및 서브마운트 기판용 본딩층의 적층 구조로 구성된 서브마운트 기판을 마련하는 (a)단계; 성장기판층 상에 N-반도체층, 활성층, P-반도체층 및 P-전극이 적층으로 형성된 반도체 적층 구조물 및 상기 반도체 적층 구조물 상에 적층되어 형성된 성장기판용 본딩층을 포함하는 에피텍셜 구조물을 마련하는 (b)단계; 상기 성장기판용 본딩층과 상기 서브마운트 기판용 본딩층을 본딩하는 (c)단계; 상기 서브마운트 기판과 본딩된 상기 성장기판층을 반도체 적층 구조물로부터 이탈시키는 (d)단계; 상기 성장기판층이 이탈되면서 노출된 상기 반도체 적층 구조물의 N-반도체층 상에 N-전극을 형성하는 (e)단계; 상기 (e)단계 결과물을 절단하기 위하여 상기 N-전극 형성 방향에서부터 수직방향으로 다이싱(dicing) 공정을 수행하는 (f)단계; 및 상기(f)단계 결과물의 상기 서브마운트 기판의 희생층 부분을 제거하면서 상기 임시 지지기판층을 분리시키는 (g)단계;를 포함하는 것을 특징으로 한다. In addition, the present invention comprises the steps of (a) providing a submount substrate consisting of a laminated structure of a temporary support substrate layer, a sacrificial layer, a support substrate layer and a bonding layer for a submount substrate; An epitaxial structure including a semiconductor stack structure in which an N-semiconductor layer, an active layer, a P-semiconductor layer, and a P-electrode is laminated on the growth substrate layer and a growth layer bonding layer formed on the semiconductor stack structure are provided. (B) doing; (C) bonding the growth substrate bonding layer and the submount substrate bonding layer; (D) separating the growth substrate layer bonded to the submount substrate from the semiconductor stack structure; (E) forming an N-electrode on the N-semiconductor layer of the semiconductor stacked structure exposed while the growth substrate layer is separated; Performing a dicing process in a vertical direction from the N-electrode formation direction to cut the resultant of the step (e); And (g) separating the temporary support substrate layer while removing the sacrificial layer portion of the submount substrate as a result of the step (f).

여기서, 상기 에피텍셜 구조물을 마련하는 (b)단계는, 상기 성장기판층 상에 N-반도체층 물질, 활성층 물질, P-반도체층 물질 및 P-전극용 물질을 차례로 증착하는 단계; 상기 P-전극용 물질, P-반도체층 물질, 활성층 물질 및 N-반도체층 물질에 ISO(Isolation) 식각 공정을 수행하여 상기 성장기판층 상에 N-반도체층, 활성층, P-반도체층 및 P-전극의 적층으로 이루어진 다수의 반도체 적층 구조물을 서로 이격하면서 형성하는 단계; 상기 다수의 반도체 적층 구조물의 측면을 포함하여 상기 성장기판층 표면에 보호막을 형성하는 단계; 상기 보호막이 형성된 반도체 적층 구조물이 매립되도록 상기 성장기판층 전면 상에 베리어막을 형성하는 단계; 및 상기 베리어막 상에 성장기판용 본딩층을 형성하는 단계;를 포함하고, The step (b) of preparing the epitaxial structure may include depositing an N-semiconductor layer material, an active layer material, a P-semiconductor layer material, and a material for a P-electrode on the growth substrate layer in sequence; N-semiconductor layer, active layer, P-semiconductor layer and P on the growth substrate layer by performing an ISO (Isolation) etching process on the P-electrode material, P-semiconductor layer material, active layer material and N-semiconductor layer material Forming a plurality of semiconductor laminate structures consisting of a stack of electrodes spaced apart from each other; Forming a protective film on a surface of the growth substrate layer including side surfaces of the plurality of semiconductor stacked structures; Forming a barrier film on an entire surface of the growth substrate layer so that the semiconductor stacked structure in which the protective film is formed is buried; And forming a growth layer bonding layer on the barrier film.

상기 에피텍셜 구조물을 마련하는 (b)단계는, 상기 성장기판층 상에 N-반도체층 물질, 활성층 물질, P-반도체층 물질 및 P-전극용 물질을 차례로 증착하는 단계; 상기 P-전극용 물질을 패터닝하여 상기 성장기판층 상에 N-반도체층 물질, 활성층 물질, P-반도체층 물질 및 패터닝된 P-전극용 물질의 적층으로 이루어진 반도체 적층 구조물을 형성하는 단계; 상기 패터닝된 P-전극용 물질을 포함한 반도체 적층 구조물이 매립되도록 상기 성장기판층 전면 상에 베리어막을 형성하는 단계; 및 상기 베리어막 상에 성장기판용 본딩층을 형성하는 단계;를 포함하고, The step (b) of preparing the epitaxial structure includes sequentially depositing an N-semiconductor layer material, an active layer material, a P-semiconductor layer material, and a material for a P-electrode on the growth substrate layer; Patterning the material for the P-electrode to form a semiconductor laminate structure comprising a stack of N-semiconductor layer material, active layer material, P-semiconductor layer material and patterned P-electrode material on the growth substrate layer; Forming a barrier film on an entire surface of the growth substrate layer so as to embed the semiconductor stacked structure including the patterned P-electrode material; And forming a growth layer bonding layer on the barrier film.

상기 임시 지지기판층은 스텐레스, Cu, Al2O3, SiC, Si, Ge, SiGe, GaAs, GaP, ZnO, GaN, AlGaN, AlN, InP, 그라파이트(Graphite) 및 금속과 그라파이트의 복합체 중에서 적어도 어느 하나를 포함하고, The temporary support substrate layer is at least one of stainless steel, Cu, Al 2 O 3 , SiC, Si, Ge, SiGe, GaAs, GaP, ZnO, GaN, AlGaN, AlN, InP, graphite, and a composite of metal and graphite. Including one,

상기 희생층은 Al2O3, AlN, MgO, AlSiC, BN, BeO, TiO2 및 SiO2 중 적어도 어느 하나의 물질로 형성하고, The sacrificial layer is formed of at least one material of Al 2 O 3 , AlN, MgO, AlSiC, BN, BeO, TiO 2 and SiO 2 ,

상기 지지기판층은 단층 또는 적층 구조로 형성하고, Ni, Cu, Ag, Au 및 Al 중에서 어느 하나를 포함하는 전해 도금층 또는 무전해 도금층으로 형성하고, The support substrate layer is formed of a single layer or a laminated structure, and formed of an electrolytic plating layer or an electroless plating layer containing any one of Ni, Cu, Ag, Au, and Al,

상기 (a)단계에서 상기 희생층과 상기 지지기판층 사이에 씨드층을 형성하고, Forming a seed layer between the sacrificial layer and the supporting substrate layer in step (a);

상기 임시 지지기판층, 희생층, 지지기판층 및 서브마운트 기판용 본딩층의 적층 구조로 구성된 서브마운트 기판을 마련하는 (a)단계는, 상기 임시 지지기판층 하면에 스트레스 릴리즈층을 형성하는 것을 더 포함하고, (A) providing a submount substrate having a laminated structure of the temporary support substrate layer, the sacrificial layer, the support substrate layer, and the bonding layer for the submount substrate may include forming a stress release layer on a lower surface of the temporary support substrate layer. Including more,

상기 성장기판용 본딩층과 상기 서브마운트 기판용 본딩층을 본딩하는 (c)단계; 후, 상기 임시 지지기판층 하면에 스트레스 릴리즈층을 형성하고, (C) bonding the growth substrate bonding layer and the submount substrate bonding layer; After that, to form a stress release layer on the lower surface of the temporary support substrate layer,

상기 스트레스 릴리즈층은 단층 또는 적층 구조로 형성하고, The stress release layer is formed of a single layer or a laminated structure,

상기 스트레스 릴리즈층은 Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, 금속성 실리사이드(metallic silicide), Ag계 합금, Al계 합금, Rh계 합금, CNTNs(carbon nanotube networks), 투명 전도성 산화물, 투명 전도성 질화물, Ti, W, Cr, Ni, Pt, NiCr, TiW, CuW, Ta, TiN, CrN 및 TiWN 중에서 어느 하나를 포함하여 이루어지고, The stress release layer is Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, metallic silicide, Ag-based alloy, Al-based alloy, Rh-based alloy, carbon nanotube networks (CNTNs), transparent conductive oxide Transparent conductive nitride, including Ti, W, Cr, Ni, Pt, NiCr, TiW, CuW, Ta, TiN, CrN and TiWN,

상기 스트레스 릴리즈층은 10㎛～2000㎛ 두께로 형성하고, The stress release layer is formed to a thickness of 10㎛ 2000㎛,

상기 임시 지지기판층과 스트레스 릴리츠층 사이에 스트레스 릴리즈용 씨드층을 형성하고, Forming a seed layer for stress release between the temporary support substrate layer and the stress release layer;

상기 다이싱(dicing) 공정을 수행하는 (f)단계는, 적어도 상기 서브마운트 기판의 상기 희생층 표면이 노출될 때까지 절단해서 상기 반도체 적층 구조물을 단일 칩 구조로 형성하고, In the performing of the dicing process, the step (f) may include cutting the semiconductor layered structure into a single chip structure by cutting at least until the surface of the sacrificial layer of the submount substrate is exposed.

상기 다이싱(dicing) 공정을 수행하는 (f)단계는, 서로 다른 깊이를 갖는 제1깊이 및 제2깊이로 절단해서 상기 반도체 적층 구조물을 모듈식 구조로 형성하고, In the performing of the dicing (f), the semiconductor laminate structure may be formed into a modular structure by cutting the first and second depths having different depths.

상기의 전술한 방법 중에서 어느 한 방법으로 제조된 반도체 발광소자를 포함한다. It includes a semiconductor light emitting device manufactured by any one of the above-described methods.

본 발명은 반도체 발광소자용 서브마운트 기판 및 이를 이용한 반도체 발광소자 제조방법에 관한 것으로, 본 발명은 스트레스 릴리즈층을 구비한 다층 구조의 서브마운트 기판을 제공함으로써, 다른 격자 상수 및 열팽창계수로 인하여 발생하는 압축 스트레스 및 인장 스트레스의 응력을 상쇄시킬 수 있어 기계적 스트레스를 해소할 수 있다. 따라서, 질화물계 반도체의 마이크로 크랙이나 깨짐 발생을 방지할 수 있어, 이로 인해, 제품 손상 방지 및 공정을 용이하게 할 수 있고, 그래서, 고품질 및 고성능의 수직형 반도체 발광소자를 제공할 수 있다.The present invention relates to a submount substrate for a semiconductor light emitting device and a method of manufacturing a semiconductor light emitting device using the same. The present invention provides a multi-mount submount substrate having a stress release layer, which is generated due to different lattice constants and thermal expansion coefficients. It can cancel the stress of the compressive stress and the tensile stress can solve the mechanical stress. Therefore, it is possible to prevent the occurrence of micro cracks and cracks of the nitride semiconductor, thereby facilitating the prevention of product damage and the process, thereby providing a vertical semiconductor light emitting device of high quality and high performance.

또한, 본 발명은 발광소자를 제조할 때, 안정적인 공정을 가져올 수 있어 후속 공정을 자유롭게 진행할 수 있고, 그 결과 열적, 기계적 손상이 전혀 없는 고 신뢰성 발광소자를 얻을 수 있다. In addition, the present invention can bring a stable process when manufacturing a light emitting device, it is possible to proceed freely to the subsequent process, as a result it is possible to obtain a high reliability light emitting device without any thermal and mechanical damage.

도 1은 본 발명의 일 실시예에 따른 반도체 발광소자용 서브마운트 기판을 나타낸 단면도.
도 2a 내지 도 2g는 본 발명의 일 실시예에 따른 반도체 발광소자용 서브마운트 기판을 이용한 반도체 발광소자의 제조방법을 나타낸 단면도.
도 3은 본 발명의 일 실시예에 따른 또 다른 다이싱 공정을 설명하기 위한 단면도.
도 4는 본 발명의 다른 일 실시예에 따른 반도체 발광소자용 서브마운트 기판을 나타낸 단면도.
도 5a 및 도 5b는 본 발명의 다른 일 실시예에 따른 서브마운트 기판에 스트레스 릴리층이 적용된 예를 도시한 도면.
도 6은 본 발명의 다른 일 실시예에 따른 스트레스 릴리즈층이 구비된 반도체 발광소자용 서브마운트 기판을 이용한 반도체 발광소자의 제조 공정 프로세스를 나타낸 도면.
도 7a 내지 도 7g는 본 발명의 다른 일 실시예에 따른 반도체 발광소자용 서브마운트 기판을 이용한 반도체 발광소자의 제조방법을 나타낸 단면도.
도 8은 본 발명의 다른 일 실시예에 따른 또 다른 다이싱 공정을 설명하기 위한 단면도.1 is a cross-sectional view showing a submount substrate for a semiconductor light emitting device according to an embodiment of the present invention.
2A to 2G are cross-sectional views illustrating a method of manufacturing a semiconductor light emitting device using the submount substrate for semiconductor light emitting device according to the embodiment of the present invention.
3 is a cross-sectional view illustrating another dicing process according to an embodiment of the present invention.
4 is a cross-sectional view illustrating a submount substrate for a semiconductor light emitting device according to another exemplary embodiment of the present invention.
5A and 5B illustrate an example in which a stress lily layer is applied to a submount substrate according to another embodiment of the present invention.
6 is a view illustrating a manufacturing process of a semiconductor light emitting device using the submount substrate for semiconductor light emitting device provided with the stress release layer according to another embodiment of the present invention.
7A to 7G are cross-sectional views illustrating a method of manufacturing a semiconductor light emitting device using a submount substrate for semiconductor light emitting devices according to another embodiment of the present invention.
8 is a sectional view for explaining another dicing process according to another embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 반도체 발광소자용 서브마운트 기판 및 이를 이용한 반도체 발광소자 제조방법의 바람직한 실시의 예를 상세히 설명한다.Hereinafter, exemplary embodiments of a submount substrate for a semiconductor light emitting device and a method of manufacturing a semiconductor light emitting device using the same will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 반도체 발광소자용 서브마운트 기판을 나타낸 단면도이다.1 is a cross-sectional view illustrating a submount substrate for a semiconductor light emitting device according to an exemplary embodiment of the present invention.

도 1을 참조하면, 상기 반도체 발광소자용 서브마운트 기판(100)은 임시 지지기판층(101), 희생층(sacrificial layer,102), 지지기판층(104) 및 서브마운트 기판용 본딩층(bonding layer,105)의 적층 구조로 형성된다. Referring to FIG. 1, the submount substrate 100 for a semiconductor light emitting device may include a temporary support substrate layer 101, a sacrificial layer 102, a support substrate layer 104, and a bonding layer for a submount substrate. layer 105).

구체적으로, 상기 반도체 발광소자용 서브마운트 기판(100)은 선택된 임시 지지기판층(101)을 준비하고, 상기 임시 지지기판층(101) 상에 적층으로 희생층(102)이 형성되고, 상기 희생층(103) 상에 적층으로 지지기판층(104)이 형성되되, 상기 희생층(102)과 상기 지지기판층(104) 사이에 개재되는 씨드층(103)이 추가로 구비된 지지기판층(104)이 형성되며, 상기 지지기판층(104) 상에 적층으로 서브마운트 기판용 본딩층(105)이 형성된 다층의 적층 구조로 구성된다. In detail, the semiconductor light emitting device submount substrate 100 includes a selected temporary support substrate layer 101, and a sacrificial layer 102 is formed on the temporary support substrate layer 101 by lamination. The support substrate layer 104 is formed on the layer 103 by lamination, and the support substrate layer further includes a seed layer 103 interposed between the sacrificial layer 102 and the support substrate layer 104. 104 is formed, and the support substrate layer 104 is formed of a multi-layer laminated structure in which a bonding layer 105 for a submount substrate is formed in a stack.

여기서, 상기 임시 지지기판층(101)은 후속 공정에서 기계적인 안정을 주는 역할을 하며, 후속 공정에서 희생층(102)과 함께 분리된다. 상기 임시 지지기판층(102)은 열적, 전기적으로 우수한 전도율을 가지는 스텐레스, Cu, Al2O3, SiC, Si, Ge, SiGe, GaAs, GaP, ZnO, GaN, AlGaN, AlN, InP, 그라파이트(Graphite) 및 금속과 그라파이트의 복합체 중에서 적어도 어느 하나의 물질로 이루어진다. Here, the temporary support substrate layer 101 serves to provide mechanical stability in a subsequent process, and is separated together with the sacrificial layer 102 in a subsequent process. The temporary support substrate layer 102 is made of stainless steel, Cu, Al 2 O 3 , SiC, Si, Ge, SiGe, GaAs, GaP, ZnO, GaN, AlGaN, AlN, InP, graphite having excellent thermal and electrical conductivity. Graphite) and a complex of metal and graphite.

상기 희생층(102)은 후속 공정시 습식 식각 용액에서 쉽게 용해되는 물질로 구성되며, 바람직하게는, Al2O3, AlN, MgO, AlSiC, BN, BeO, TiO2 및 SiO2 중 적어도 어느 하나 이상의 물질로 이루어진다. The sacrificial layer 102 is made of a material that is easily dissolved in a wet etching solution in a subsequent process, and preferably, at least one of Al 2 O 3 , AlN, MgO, AlSiC, BN, BeO, TiO 2, and SiO 2 . It consists of the above substance.

상기 씨드층(103)이 구비된 지지기판층(104)은 반도체 발광소자의 열 방출을 효과적으로 유도하는 최종 지지기판으로 사용되며, 전기적 도전성이 우수한 Cu, Ag, Au 및 Al 중에서 어느 하나를 포함하는 전해 도금층 또는 무전해 도금층으로 이루어진다. The support substrate layer 104 having the seed layer 103 is used as a final support substrate that effectively induces heat emission of a semiconductor light emitting device, and includes any one of Cu, Ag, Au, and Al having excellent electrical conductivity. It consists of an electrolytic plating layer or an electroless plating layer.

상기 서브마운트 기판용 본딩층(105)은 서브마운트 기판을 반도체 발광소자에 접합시기기 위한 물질층으로, Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu-Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Au-Sn, Ag-Sn, Au-Sn-Ni, Ag-Sn-Ni, Al-Si-Cu, Ag-Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu2O, Cu-Zn, Cu-P, Ni-B, Ni-Mn-Pd, Ni-P 및 Pd-Ni 중에서 적어도 어느 하나 이상을 포함하는 물질계로 이루어진다. The submount substrate bonding layer 105 is a material layer for bonding the submount substrate to the semiconductor light emitting device, and includes Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, and Al-Ge. , Pd-Pb, Ag-Sb, Au-In, Al-Cu-Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Au-Sn, Ag-Sn, Au-Sn-Ni, Ag-Sn -Ni, Al-Si-Cu, Ag-Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag It consists of a material system containing at least any one of -Cu, Cu-Cu 2 O, Cu-Zn, Cu-P, Ni-B, Ni-Mn-Pd, Ni-P and Pd-Ni.

상기에 전술한 바와 같이, 상기 반도체 발광소자용 서브마운트 기판은 하면에 임시 지지기판층이 구비된 형태로 형성함으로써, 상기 임시 지지기판층으로 인하여 두꺼운 두께를 갖는 서브마운트 기판을 확보할 수 있어 얇은 두께의 서브마운트 기판 보다 기계적 안정을 이룰 수 있게 되어 공정 중 파손을 막을 수 있고, 그래서, 제조 공정의 안정성 및 신뢰성을 확보할 수 있다.
As described above, the semiconductor light emitting device submount substrate is formed in a form having a temporary support substrate layer on a lower surface thereof, thereby securing a submount substrate having a thick thickness due to the temporary support substrate layer. It is possible to achieve mechanical stability than a submount substrate having a thickness, thereby preventing breakage during the process, thereby ensuring the stability and reliability of the manufacturing process.

본 발명의 일 실시예에 따른 반도체 발광소자용 서브마운트 기판을 이용한 반도체 발광소자의 제조방법을 살펴보면, 임시 지지기판층, 희생층, 지지기판층 및 서브마운트 기판용 본딩층의 적층 구조로 형성된 서브마운트 기판을 마련하는 (a)단계, 성장기판층 상에 N-반도체층, 활성층, P-반도체층 및 P-전극이 적층으로 형성된 반도체 적층 구조물 및 상기 반도체 적층 구조물 상에 적층되어 형성된 성장기판용 본딩층을 포함하는 에피텍셜(Epitaxial) 구조물을 마련하는 (b)단계, 상기 성장기판용 본딩층과 상기 서브마운트 기판용 본딩층을 본딩하는 (c)단계, 상기 서브마운트 기판과 본딩된 상기 에피텍셜 구조물의 성장기판층을 반도체 적층 구조물로부터 이탈시키는 (d)단계, 상기 성장기판층이 이탈되면서 노출된 상기 반도체 적층 구조물의 N-반도체층 상에 N-전극을 형성하는 (e)단계, 및 상기 (e)단계 결과물을 절단하기 위하여 상기 N-전극 형성 방향에서부터 수직방향으로 다이싱(dicing) 공정을 수행하는 (f)단계 및 상기 (f)단계 결과물의 상기 서브마운트 기판의 희생층 부분을 제거하면서 상기 임시 지지기판층을 분리시키는 (g)단계를 포함한다.Looking at a method of manufacturing a semiconductor light emitting device using a submount substrate for a semiconductor light emitting device according to an embodiment of the present invention, a substructure formed of a laminated structure of a temporary support substrate layer, a sacrificial layer, a support substrate layer and a bonding layer for a submount substrate Step (a) of preparing a mount substrate, a semiconductor laminate structure formed by laminating an N-semiconductor layer, an active layer, a P-semiconductor layer and a P-electrode on the growth substrate layer, and a growth substrate formed by being stacked on the semiconductor laminate structure (B) preparing an epitaxial structure including a bonding layer, bonding (c) bonding the growth substrate bonding layer and the submount substrate bonding layer, and the epimount bonded to the submount substrate. (D) removing the growth substrate layer of the textural structure from the semiconductor stack structure, and on the N-semiconductor layer of the semiconductor stack structure exposed as the growth substrate layer is separated. (F) and (f) performing a dicing process in a vertical direction from the N-electrode formation direction to cut the result of the (e) step and the (e) step of forming an N-electrode in the And (g) separating the temporary support substrate layer while removing the sacrificial layer portion of the submount substrate as a result.

보다 구체적으로, 도 2a 내지 도 2g를 참조하여, 본 발명의 일 실시예에 따른 반도체 발광소자용 서브마운트 기판을 이용한 반도체 발광소자의 제조방법에 대해 설명하도록 한다. More specifically, with reference to FIGS. 2A to 2G, a method of manufacturing a semiconductor light emitting device using a submount substrate for semiconductor light emitting devices according to an embodiment of the present invention will be described.

도 2a를 참조하면, 상기 (a)단계 공정인 서브마운트 기판(100)을 마련하는 단계는, 열 전도(heat conduction) 특성과 연성(ductility)이 우수한 재질로 구성된 임시 지지기판층(101)을 준비하고, 상기 임시 지지기판층(101) 상에 희생층(sacrificial layer,102)과 지지기판층(104)을 차례로 형성한다. 이때, 상기 희생층(102) 상에 지지기판층(104)을 형성하기 전에 상기 희생층(102) 상에 박막의 특성을 향상시키기 위하여 씨드층(103)을 더 형성한다. 이어서, 상기 지지기판층(104) 상에 후속의 본딩 공정시 접착층 역할을 하는 서브마운트 기판용 본딩층(bonding layer,105)을 형성하는 공정을 수행하여, 상기 임시 지지기판층(101), 희생층(102), 씨드층(103)이 구비된 지지기판층(104) 및 서브마운트 기판용 본딩층(105)의 적층 구조로 구성된 서브마운트 기판(100)을 준비한다. Referring to FIG. 2A, in the preparing of the submount substrate 100 in the step (a), the temporary support substrate layer 101 may be formed of a material having excellent heat conduction characteristics and ductility. The sacrificial layer 102 and the support substrate layer 104 are sequentially formed on the temporary support substrate layer 101. In this case, before forming the supporting substrate layer 104 on the sacrificial layer 102, the seed layer 103 is further formed on the sacrificial layer 102 to improve the characteristics of the thin film. Subsequently, a process of forming a bonding layer 105 for a submount substrate, which serves as an adhesive layer in a subsequent bonding process, is performed on the support substrate layer 104, thereby sacrificing the temporary support substrate layer 101. A submount substrate 100 having a stacked structure of a layer 102, a support substrate layer 104 provided with the seed layer 103, and a bonding layer 105 for a submount substrate is prepared.

상기 임시 지지기판층(101)은 후속 공정에서 기계적인 안정을 주는 역할을 하며, 후속 공정에서 희생층(102)과 함께 분리된다. 상기 임시 지지기판층(102)은 열적, 전기적으로 우수한 전도율을 가지는 스텐레스, Cu, Al2O3, SiC, Si, Ge, SiGe, GaAs, GaP, ZnO, GaN, AlGaN, AlN, InP, 그라파이트(Graphite) 및 금속과 그라파이트의 복합체에서 적어도 어느 하나를 포함하는 물질층으로 형성한다. The temporary support substrate layer 101 serves to provide mechanical stability in a subsequent process, and is separated together with the sacrificial layer 102 in a subsequent process. The temporary support substrate layer 102 is made of stainless steel, Cu, Al 2 O 3 , SiC, Si, Ge, SiGe, GaAs, GaP, ZnO, GaN, AlGaN, AlN, InP, graphite having excellent thermal and electrical conductivity. Graphite) and a material layer including at least any one of a metal and a graphite composite.

이처럼, 상기 서브마운트 기판(100)을 하면에 임시 지지기판층(101)이 구비된 다층 적층 구조로 형성함으로써, 상기 임시 지지기판층(101)으로 인하여 두꺼운 두께를 갖는 서브마운트 기판을 확보할 수 있어 얇은 두께의 서브마운트 기판 보다 기계적 안정적으로 후속 공정을 차례로 진행할 수 있어 공정 중 파손을 막을 수 있고, 그래서, 제조 공정의 안정성 및 신뢰성을 확보할 수 있다.As such, the submount substrate 100 is formed in a multi-layered stack structure having a temporary support substrate layer 101 on a lower surface thereof, thereby securing a submount substrate having a thick thickness due to the temporary support substrate layer 101. Therefore, the subsequent steps can be sequentially carried out mechanically more stably than the submount substrate having a thin thickness, thereby preventing breakage during the process, and thus, the stability and reliability of the manufacturing process can be ensured.

상기 희생층(102)은 후속 공정시 이웃 칩들 자체에 열적, 기계적인 충격 없이 공정을 원활하게 수행하기 위하여 습식 식각 용액에서 쉽게 용해되는 물질로 구성되며, 바람직하게는, Al2O3, AlN, MgO, AlSiC, BN, BeO, TiO2 및 SiO2 중 적어도 어느 하나 이상의 물질층으로 형성한다.The sacrificial layer 102 is made of a material that is easily dissolved in a wet etching solution in order to perform the process smoothly without thermal or mechanical impact on the neighboring chips itself in a subsequent process, and preferably, Al 2 O 3 , AlN, It is formed of at least one material layer of MgO, AlSiC, BN, BeO, TiO 2 and SiO 2 .

상기 지지기판층(104)은 반도체 발광소자의 열 방출을 효과적으로 유도하는 최종 지지기판으로 반도체 발광소자의 지지층 및 전극으로서의 역할을 수행하게 되며, 전기적 도전성이 우수한 Cu, Ag, Au 및 Al 중에서 어느 하나를 포함하는 전해 도금층 또는 무전해 도금층을 사용하여 단층 또는 적층 구조로 형성한다. The support substrate layer 104 is a final support substrate that effectively induces heat emission of the semiconductor light emitting device, and serves as a support layer and an electrode of the semiconductor light emitting device, and has any one of Cu, Ag, Au, and Al having excellent electrical conductivity. It is formed in a single layer or a laminated structure using an electrolytic plating layer or an electroless plating layer comprising a.

상기 서브마운트 기판용 본딩층(105)은 후속의 공융(eutectic) 접합법으로 부착하기 위한 접착층으로 Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu-Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Au-Sn, Ag-Sn, Au-Sn-Ni, Ag-Sn-Ni, Al-Si-Cu, Ag-Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu2O, Cu-Zn, Cu-P, Ni-B, Ni-Mn-Pd, Ni-P 및 Pd-Ni 중에서 적어도 어느 하나 이상을 포함하는 물질층으로 형성하고, 다른 층과의 접합을 용이하게 하기 위해서 금속으로 이루어진 씨드층(seed layer, 미도시)을 추가로 구비할 수 있다. The bonding layer 105 for the submount substrate is an adhesive layer for attaching by a subsequent eutectic bonding method, Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd- Pb, Ag-Sb, Au-In, Al-Cu-Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Au-Sn, Ag-Sn, Au-Sn-Ni, Ag-Sn-Ni, Al-Si-Cu, Ag-Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu 2 O, Cu-Zn, Cu-P, Ni-B, Ni-Mn-Pd, Ni-P and Pd-Ni formed of a material layer containing at least any one, and bonding with other layers In order to facilitate this, a seed layer (not shown) made of a metal may be further provided.

도 2b를 참조하면, 상기 (b)단계 공정인 에피텍셜(Epitaxial) 구조물(110)을 마련하는 단계는, 먼저, 투명 사파이어(transparent sapphire)로 구성된 성장기판층(111)을 준비하고, 상기 성장기판층(111) 상에 n형 질화갈륨계로 구성된 N-반도체층 물질, 다중우물구조인 활성층 물질 및 p형 질화갈륨계로 구성된 P-반도체층 물질을 차례로 증착하고, 상기 P-반도체층 물질 상에 전극과 반사막의 역할을 동시에 수행할 수 있는 P-전극용 물질을 증착한다. Referring to FIG. 2B, in the preparing of the epitaxial structure 110 in the step (b), first, a growth substrate layer 111 made of transparent sapphire is prepared, and the growth is performed. An N-semiconductor layer material composed of an n-type gallium nitride system, an active layer material having a multi-well structure, and a P-semiconductor layer material composed of a p-type gallium nitride system are sequentially deposited on the substrate layer 111, and on the P-semiconductor layer material The material for the P-electrode may be simultaneously deposited to serve as an electrode and a reflective film.

그런 다음, 상기 P-전극용 물질, P-반도체층 물질, 활성층 물질 및 N-반도체층 물질에 ISO(Isolation) 식각 공정을 수행하여 상기 성장기판층(111) 상에 N-반도체층(112a), 활성층(112b), P-반도체층(112c) 및 P-전극(112d)의 적층으로 이루어진 다수의 반도체 적층 구조물(112)을 형성한다. 상기 반도체 적층 구조물(112)은 상기 ISO 식각 공정에 의해 상기 성장기판층(111) 상에 서로 이격된 형태로 다수 개로 형성된다. Then, an ISO (Isolation) etching process is performed on the P-electrode material, the P-semiconductor layer material, the active layer material, and the N-semiconductor layer material to form an N-semiconductor layer 112a on the growth substrate layer 111. In addition, a plurality of semiconductor stack structures 112 formed of a stack of an active layer 112b, a P-semiconductor layer 112c, and a P-electrode 112d are formed. The semiconductor laminate structure 112 is formed in plural in a shape spaced apart from each other on the growth substrate layer 111 by the ISO etching process.

이어서, 상기 다수의 반도체 적층 구조물(112)의 측면을 포함하여 상기 성장기판층(111) 표면에 유해 이온의 흡수나 저지를 위한 보호막(Passivation layer,113)을 형성하고, 상기 보호막(113)이 형성된 반도체 적층 구조물(112)이 매립되도록 상기 성장기판층(111) 전면 상에 베리어막(barrier layer,114)을 형성한다. Subsequently, a passivation layer 113 is formed on a surface of the growth substrate layer 111 including the side surfaces of the plurality of semiconductor stacked structures 112 to absorb or block harmful ions. A barrier layer 114 is formed on the entire surface of the growth substrate layer 111 so that the formed semiconductor stack structure 112 is buried.

다음으로, 상기 베리어막(114) 상에 상기 서브마운트 기판(100)과 에피텍셜 구조물(110)을 공융(eutectic) 접합법으로 부착하기 위한 성장기판용 본딩층(115)을 형성한다. 상기 성장기판용 본딩층(115)은 Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu-Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Au-Sn, Ag-Sn, Au-Sn-Ni, Ag-Sn-Ni, Al-Si-Cu, Ag-Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu2O, Cu-Zn, Cu-P, Ni-B, Ni-Mn-Pd, Ni-P 및 Pd-Ni 중에서 적어도 어느 하나 이상을 포함하는 물질층으로 형성하고, 상기 성장기판용 본딩층(115)은 상기 (a) 단계 공정에서 형성된 상기 서브마운트 기판용 본딩층(105)과 동일 물질로 구성될 수 있지만, 다른 물질로 구성될 수 있다. 한편, 다른 층과의 접합을 용이하게 하기 위해서 금속으로 이루어진 씨드층(미도시)을 추가로 구비할 수 있다. Next, a growth substrate bonding layer 115 is formed on the barrier layer 114 to attach the submount substrate 100 and the epitaxial structure 110 by eutectic bonding. The growth substrate bonding layer 115 is Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu- Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Au-Sn, Ag-Sn, Au-Sn-Ni, Ag-Sn-Ni, Al-Si-Cu, Ag-Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu 2 O, Cu-Zn, Cu-P, Ni-B, Ni-Mn-Pd, Ni-P and Pd-Ni formed of a material layer containing at least any one, wherein the growth substrate bonding layer 115 is formed in the step (a) It may be made of the same material as the bonding layer 105 for the submount substrate, but may be made of another material. Meanwhile, a seed layer (not shown) made of metal may be further provided to facilitate bonding with other layers.

한편, 본 실시예에서 상기 (b)단계 공정인 에피텍셜 구조물(110)을 마련하는 제조 공정은, 상기에 전술한 바와 같이, N-반도체층 물질, 활성층 물질, P-반도체층 물질 및 P-전극용 물질을 차례로 적층하고, 상기 적층된 물질에 대해 ISO 식각 공정을 수행하여 서로 이격된 다수의 반도체 적층 구조물(112)을 형성하는 공정에 대해 설명하고 있으나, 본 발명의 다른 실시예에서 상기 (b)단계 공정인 에피텍셜 구조물을 마련하는 제조 공정은, 상기 N-반도체층 물질, 활성층 물질, P-반도체층 물질 및 P-전극용 물질을 차례로 증착한 후, 선택적으로 상기 P-전극용 물질에만 패터닝 공정을 수행하는 방법으로 진행할 수 있다. Meanwhile, in the present embodiment, the manufacturing process of preparing the epitaxial structure 110 which is the step (b) in the present embodiment, as described above, the N-semiconductor layer material, the active layer material, the P-semiconductor layer material and the P- A process of forming a plurality of semiconductor stacked structures 112 spaced apart from each other by sequentially stacking materials for electrodes and performing an ISO etching process on the stacked materials is described above. b) In the manufacturing process of providing an epitaxial structure as a step process, the N-semiconductor layer material, the active layer material, the P-semiconductor layer material and the material for the P-electrode are sequentially deposited, and then the material for the P-electrode selectively. Only by performing the patterning process can proceed.

자세하게, 본 발명의 다른 실시예에 따른 상기 (b)단계 공정인 에피텍셜 구조물을 마련하는 단계를 설명하면, 먼저, 상기 성장기판층 상에 n형 질화갈륨계로 구성된 N-반도체층 물질, 다중우물구조인 활성층 물질, p형 질화갈륨계로 구성된 P-반도체층 물질 및 전극과 반사막의 역할을 동시에 수행할 수 있는 P-전극용 물질을 차례로 증착하는 공정 단계, 상기 P-전극용 물질을 패터닝하여 상기 성장기판층 상에 N-반도체층 물질, 활성층 물질, P-반도체층 물질 및 패터닝된 P-전극용 물질의 적층으로 이루어진 반도체 적층 구조물을 형성하는 공정 단계, 상기 패터닝된 P-전극용 물질을 포함한 반도체 적층 구조물이 매립되도록 상기 성장기판층 전면 상에 베리어막을 형성하는 공정 단계 및 상기 베리어막 상에 성장기판용 본딩층을 형성하는 공정 단계를 포함한다.In detail, the step of preparing the epitaxial structure of the step (b) process according to another embodiment of the present invention, first, an N-semiconductor layer material, multi-well consisting of n-type gallium nitride based on the growth substrate layer Sequentially depositing an active layer material having a structure, a P-semiconductor layer material composed of a p-type gallium nitride system, and a material for a P-electrode capable of simultaneously serving as an electrode and a reflective film, by patterning the material for the P-electrode Forming a semiconductor laminate structure consisting of a stack of N-semiconductor layer material, active layer material, P-semiconductor layer material and patterned P-electrode material on a growth substrate layer, comprising the patterned P-electrode material Forming a barrier film on the entire growth substrate layer so that the semiconductor laminate structure is embedded; and forming a bonding layer for the growth substrate on the barrier film. The.

도 2c를 참조하면, 상기 (c)단계 공정인 상기 성장기판용 본딩층(115)과 상기 서브마운트 기판용 본딩층(105)을 본딩하는 단계는, 열-압축(thermo compressive) 방법에 의해 상기 성장기판용 본딩층(115)과 상기 서브마운트 기판용 본딩층(105)을 접합하여 상기 에피텍셜 구조물(110)과 서브마운트 기판(100)을 본딩시킨다. 한편, 상기 성장기판용 본딩층(115)과 상기 서브마운트 기판용 본딩층(105)을 본딩하는 단계는, 상기 열-압축 방법으로 수행하는 것에 대해 한정되지 않으며, 도금 결정핵층을 사용하는 전기 도금 방법으로 수행할 수 있다. Referring to FIG. 2C, bonding the growth substrate bonding layer 115 and the submount substrate bonding layer 105 in the step (c) may be performed by a thermo compressive method. The epitaxial structure 110 and the submount substrate 100 are bonded by bonding the growth substrate bonding layer 115 and the submount substrate bonding layer 105 to each other. On the other hand, bonding the growth substrate bonding layer 115 and the submount substrate bonding layer 105 is not limited to being performed by the heat-compression method, and electroplating using a plating crystal core layer. It can be done by the method.

도 2d를 참조하면, 상기 (d)단계 공정인 상기 서브마운트 기판(100)과 본딩된 상기 에피텍셜 구조물(110)의 성장기판층을 반도체 적층 구조물(112)로부터 이탈시키는 단계는, 레이저 리프트 오프(laser lift off) 기술을 이용하여 상기 에피텍셜 구조물(110)에서 성장기판층을 분리시킨다. 강한 에너지원인 레이저 빔(laser beam)을 성장기판층 후면을 통해서 조사시키면 상기 반도체 적층 구조물과 상기 성장기판층 사이인 계면에서 강하게 레이저 흡수가 일어나고, 이로 인해 계면에 존재하는 질화갈륨의 열화학 분해 반응에 의해서 투명 사파이어로 구성된 성장기판층이 분리(lift off)된다.Referring to FIG. 2D, the step of removing the growth substrate layer of the epitaxial structure 110 bonded to the submount substrate 100 in the step (d) from the semiconductor stack structure 112 may include laser lift-off. A growth substrate layer is separated from the epitaxial structure 110 using a laser lift off technique. When a laser beam, which is a strong energy source, is irradiated through the back side of the growth substrate layer, laser absorption is strongly generated at the interface between the semiconductor laminate structure and the growth substrate layer, thereby causing thermal chemical decomposition reaction of gallium nitride present at the interface. As a result, the growth substrate layer made of transparent sapphire is lifted off.

도 2e를 참조하면, 상기 (e)단계 공정인 상기 성장기판층이 이탈되면서 노출된 상기 반도체 적층 구조물의 N-반도체층(112a) 상에 N-전극(112e)을 형성하는 단계는, 상기 성장기판이 이탈되면서 노출된 상기 반도체 적층 구조물(112) 상에 N-전극용 물질을 증착한 후, 상기 N-전극용 물질을 식각하여 상기 N-반도체층(112a) 상에 열적으로 안정한 N-전극(112e)을 형성하고, 상기 P-전극(112d), P-반도체층(112c), 활성층(112b), N-반도체층(112a)으로 구성된 반도체 적층 구조물 및 N-전극(112e)으로 구성된 수직형 반도체 발광소자 전극 구조체를 형성시킨다. Referring to FIG. 2E, the forming of the N-electrode 112e on the N-semiconductor layer 112a of the semiconductor stack structure exposed while the growth substrate layer is removed in the step (e) is performed by the growth. After depositing an N-electrode material on the semiconductor laminate structure 112 exposed as the substrate is separated, the N-electrode material is etched to thermally stabilize the N-electrode on the N-semiconductor layer 112a. (112e) and a vertical semiconductor layer structure composed of the P-electrode 112d, the P-semiconductor layer 112c, the active layer 112b, the N-semiconductor layer 112a, and the N-electrode 112e. A type semiconductor light emitting device electrode structure is formed.

도 2f를 참조하면, 상기 (f)단계 공정인 상기 (e)단계 결과물을 절단하기 위하여 상기 N-전극(112e) 형성 방향에서부터 수직방향으로 다이싱(dicing) 공정을 수행하는 단계는, 상기 N-전극(112e) 및 반도체 적층 구조물(112)로 구성된 반도체 발광소자 전극 구조체를 단일 칩 구조로 형성하기 위해서 기계적인 절삭, 연삭 및 화학적 에칭, 레이저를 통한 제거 방법으로 상기 반도체 적층 구조물들 사이에 형성된 에피텍셜 구조물을 포함한 서브마운트 기판에 대해 수직방향으로만 절단하되, 상기 임시 지지기판층(101)까지 절단하는 다이싱 공정을 수행한다. 바람직하게, 적어도 상기 희생층(102) 표면, 더 바람직하게, 적어도 희생층의 상부면이 노출될 때까지 상기 에피텍셜 구조물을 포함해서 서브마운트 기판을 절단하는 다이싱 공정을 수행한다.Referring to FIG. 2F, in order to cut the result of the step (e), which is the step (f), the dicing process is performed in a vertical direction from the N-electrode 112e forming direction. In order to form the semiconductor light emitting device electrode structure consisting of the electrode (112e) and the semiconductor layered structure 112 into a single chip structure formed between the semiconductor layered structure by mechanical cutting, grinding and chemical etching, laser removal method A dicing process is performed in which the substrate is cut only in the vertical direction with respect to the submount substrate including the epitaxial structure, and cuts up to the temporary support substrate layer 101. Preferably, a dicing process is performed to cut the submount substrate including the epitaxial structure until at least the sacrificial layer 102 surface, more preferably at least the top surface of the sacrificial layer is exposed.

상기 다이싱 공정시, 상기 희생층(102)의 표면이 노출될 때까지 절단이 진행되는 경우에는, 상기 희생층 하면에 형성된 임시 지지기판층은 재활용이 가능한 장점이 있다. In the dicing process, when cutting is performed until the surface of the sacrificial layer 102 is exposed, the temporary support substrate layer formed on the lower surface of the sacrificial layer has an advantage of being recyclable.

한편, 본발명의 일 실시예에서 상기 (f)단계 공정인 다이싱 공정을 수행하는 단계는, 상기에 전술한 바와 같이, 상기 결과물을 단일 칩 구조로 제작하기 위한 다이싱 공정에 대해 설명하고 있으나, 본 발명의 일 실시예에 따른 또 다른 다이싱 공정은, 도 3에서와 같이, 상기 N-전극(112e) 및 반도체 적층 구조물(112)로 구성된 반도체 발광소자 전극 구조체를 모듈식 구조로 제작하기 위해서 상기 반도체 적층 구조물들 사이에 형성된 상기 에피텍셜 구조물을 포함하여 상기 서브마운트 기판에 대해 수직방향으로만 절단하되, 서로 다른 깊이를 갖는 제1깊이(191) 및 제2깊이(192)로 절단하고, 이때, 상기 제1깊이(191)는 제2깊이(192) 보다 짧은 깊이를 가지며, 적어도 상기 성장기판용 본딩층(115)의 상부면 까지 절단된 깊이를 갖고, 상기 제2깊이(192)는 적어도 상기 희생층(102)의 상부면 까지 절단된 깊이를 갖도록 수행한다.Meanwhile, in one embodiment of the present invention, the performing of the dicing process as the step (f) is described as described above with respect to a dicing process for manufacturing the resultant into a single chip structure. In another dicing process according to an embodiment of the present invention, as illustrated in FIG. 3, the semiconductor light emitting device electrode structure including the N-electrode 112e and the semiconductor stacked structure 112 may be manufactured in a modular structure. In order to cut only in the vertical direction with respect to the submount substrate, including the epitaxial structure formed between the semiconductor stacked structures, to the first depth 191 and the second depth 192 having different depths In this case, the first depth 191 has a depth shorter than the second depth 192, has a depth cut to at least an upper surface of the growth substrate bonding layer 115, and the second depth 192. Is at least above It is performed so as to have a cut depth to the upper surface of layer 102.

도 2g를 참조하면, 상기 (g) 공정 단계인 상기 (f)단계 결과물에 식각 공정을 수행하여 상기 서브마운트 기판(100)의 희생층 부분을 제거하면서 상기 임시 지지기판층을 제거하는 단계는, 상기 다이싱 공정이 수행된 기판 결과물에 희생층으로 사용된 물질에 따라 결정되는 산, 염기 또는 염 용액을 이용하여 상기 희생층을 용해시키고, 상기 임시 지지기판층을 수평방향에 따라 분리(separation)시켜서 최종적으로 단일화된 반도체 발광소자를 제조한다. 상기 임시 지지기판층이 분리되면서 상기 희생층 상에 형성된 지지기판(104)은 최종적인 반도체 발광소자의 지지층 및 전극으로서의 역할을 수행하는 것이 바람직하므로, 상기 지지기판층(104)을 인하여 전기적 도전성이 좋고 열 전달의 효율성이 좋으며, 생산성이 쉬운 지지기판을 얻게 된다. Referring to FIG. 2G, the step of removing the temporary support substrate layer while removing the sacrificial layer portion of the submount substrate 100 by performing an etching process on the resultant step (f), which is the process step (g), The sacrificial layer is dissolved using an acid, base, or salt solution determined according to the material used as the sacrificial layer in the substrate resulted by the dicing process, and the temporary support substrate layer is separated along the horizontal direction. To finally manufacture a unified semiconductor light emitting device. Since the temporary supporting substrate layer is separated and the supporting substrate 104 formed on the sacrificial layer preferably serves as a supporting layer and an electrode of the final semiconductor light emitting device, the electrical conductivity is reduced due to the supporting substrate layer 104. You get a support substrate that is good and has good heat transfer efficiency and easy productivity.

상기 임시 지지기판층은 발광소자의 열 방출을 위해 희생층과 함께 제거되면서 서브마운트 기판으로부터 분리되지만, 상기 서브마운트 기판(100)을 마련할 때 상기 임시 지지기판층을 구비함으로써, 서브마운트 기판의 두께 확보를 할 수 있게 되었고, 이로 인하여 얇은 두께를 갖는 서브마운트 기판 보다 후속 공정시 기계적 안정을 가져올 수 있어서 공정 중 파손을 막을 수 있고, 이로 인하여 제조 공정의 안정성을 확보할 수 있다.The temporary support substrate layer is separated from the submount substrate while being removed together with the sacrificial layer for heat dissipation of the light emitting device. However, when the submount substrate 100 is provided, the temporary support substrate layer includes the temporary support substrate layer. Since it is possible to secure the thickness, this can bring about mechanical stability in a subsequent process than the submount substrate having a thin thickness to prevent breakage during the process, thereby securing the stability of the manufacturing process.

도 4는 본 발명의 다른 일 실시예에 반도체 발광소자용 서브마운트 기판 을 나타낸 단면도로서, 적층 박막들의 열팽창계수 차이 및 후속 공정 프로세스가 진행되는 동안 발생하는 압축 스트레스(compressive stress) 및 인장 스트레스(tensile stress)를 상쇄시키기 위한 스트레스 릴리층이 더 형성된 서브마운트 기판을 나타낸다. FIG. 4 is a cross-sectional view illustrating a submount substrate for a semiconductor light emitting device according to another embodiment of the present invention, wherein the difference in thermal expansion coefficient of the laminated thin films and the compressive stress and the tensile stress occurring during the subsequent process process are shown. FIG. Represents a submount substrate in which a stress lily layer for canceling stress is further formed.

구체적으로, 본 발명의 다른 일 실시예에 따른 상기 서브마운트 기판(700)은, 상부에 스트레스 릴리즈용 씨드층(706)이 구비된 스트레스 릴리즈층(707), 임시 지지기판층(701), 희생층(702), 상부에 씨드층(703)이 구비된 지지기판층(704) 및 서브마운트 기판용 본딩층(705)이 적층으로 형성된 다층의 적층 구조로 구성된다. Specifically, the submount substrate 700 according to another embodiment of the present invention includes a stress release layer 707, a temporary support substrate layer 701, and a sacrificial layer having a seed layer 706 for stress release thereon. The layer 702, the support substrate layer 704 having the seed layer 703 thereon, and the bonding layer 705 for the submount substrate are formed in a multilayered laminated structure formed by lamination.

여기서, 상기 스트레스 릴리즈층(707)은 적층 구조물들 간의 응력을 조절하기 위해 그 형성 두께를 임의로 조절하면서 단층 또는 적층 구조로 형성되고, 바람직하게는, 10㎛～2000㎛ 두께에서 임의로 두께를 조절하여 단층 또는 적층 구조로 형성시킨다. 상기 스트레스 릴리즈층(707)은 Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, 금속성 실리사이드(metallic silicide), Ag계 합금, Al계 합금, Rh계 합금, CNTNs(carbon nanotube networks), 투명 전도성 산화물, 투명 전도성 질화물, Ti, W, Cr, Ni, Pt, NiCr, TiW, CuW, Ta, TiN, CrN 및 TiWN 중에서 어느 하나 이상의 물질로 이루어진다. Here, the stress release layer 707 is formed in a single layer or laminated structure while arbitrarily adjusting the formation thickness in order to control the stress between the laminated structures, preferably, by adjusting the thickness arbitrarily from 10㎛ ~ 2000㎛ thickness It is formed in a single layer or laminated structure. The stress release layer 707 may include Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, metallic silicide, Ag-based alloy, Al-based alloy, Rh-based alloy, carbon nanotube networks (CNTNs), Transparent conductive oxide, transparent conductive nitride, Ti, W, Cr, Ni, Pt, NiCr, TiW, CuW, Ta, TiN, CrN and TiWN any one material.

상기에 전술한 바와 같이, 본 발명의 다른 일 실시예에 따른 반도체 발광소자용 서브마운트 기판(700)은 응력을 상쇄시키는 스트레스 릴리층(707)을 포함한 적층 구조로 형성함으로써, 반도체 발광소자 전극 구조체를 접합하는 공정 또는 최초의 성장기판층을 분리하는 공정시 웨이퍼 휨 현상 및 응력으로 인해 발생하는 현상들을 방지할 수 있어, 제품 손상 방지 및 공정의 용이성을 제공할 수 있다. As described above, the semiconductor light emitting device sub-mount substrate 700 according to another embodiment of the present invention is formed in a stacked structure including a stress relief layer 707 to cancel the stress, the semiconductor light emitting device electrode structure It is possible to prevent the phenomenon caused by the wafer warpage phenomenon and stress during the process of bonding or the process of separating the first growth substrate layer, it can provide a product damage prevention and ease of processing.

도 5a 및 도 5b는 상기 서브마운트 기판에 스트레스 릴리층이 적용된 일 예를 도시한 도면으로서, 도 5a에서와 같이, 상기 서브마운트 기판(700)에 스트레스 릴리층이 구비되지 않은 경우는 박막들 간에 응력이 발생하여 서브마운트 기판(700)과 에피텍셜 구조물(710)이 휘어지는 현상이 나타나는 것을 볼 수 있고, 도 5b에서와 같이, 상기 서브마운트 기판(700)에 스트레스 릴리층이 구비된 경우에는 상기 스트레스 릴리즈층(707)에 의해 응력이 상쇄되어 웨이퍼 휘어짐 현상 없이 안정적으로 서브마운트 기판(700)과 에피텍셜 구조물(710)이 형성된 것을 볼 수 있다. 5A and 5B illustrate an example in which a stress lilly layer is applied to the submount substrate. As shown in FIG. 5A, when the stress lilly layer is not provided on the submount substrate 700, the thin film may be interposed between the thin films. It can be seen that the occurrence of stress causes the submount substrate 700 and the epitaxial structure 710 to bend, and as shown in FIG. 5B, when the submount substrate 700 is provided with a stress lily layer. As the stress is canceled by the stress release layer 707, it can be seen that the submount substrate 700 and the epitaxial structure 710 are stably formed without wafer warpage.

도 6은 상기 스트레스 릴리즈층이 구비된 반도체 발광소자용 서브마운트 기판을 이용한 반도체 발광소자의 제조 공정 프로세스를 나타낸 도면으로서, 도시된 바와 같이, 상기 스트레스 릴리즈층이 구비된 반도체 발광소자용 서브마운트 기판을 이용한 반도체 발광소자의 제조 공정 프로세스는, 스트레스 릴리즈층을 구비한 서브마운트 기판을 준비하는 단계, 성장기판층, 반도체 적층 구조물 및 성장기판용 본딩층으로 구성된 에피텍셜 구조물을 준비하는 단계, 여기서, 상기 서브마운트 기판을 준비하는 단계와 에피텍셜 구조물을 준비하는 단계는 그 공정 순서 단계가 바뀌어도 무방하다. 그런 다음, 상기 서브마운트 기판과 상기 에피텍셜 구조물을 웨이퍼 본딩하는 본딩 공정을 진행하는 단계, 상기 에피텍셜 구조물에 형성된 성장기판층을 분리(laser lift off, LLO)시키는 단계, 상기 반도체 적층 구조물에 N-전극을 형성하는 단계, 상기 N-전극이 형성된 상기 결과물에 대해 다이싱 공정을 수행하는 단계, 상기 서브마운트 기판의 희생층을 제거하는 단계로 이루어진다. FIG. 6 is a view illustrating a process of fabricating a semiconductor light emitting device using the submount substrate for semiconductor light emitting device having the stress release layer. As illustrated, the submount substrate for semiconductor light emitting device including the stress release layer is illustrated. The process of manufacturing a semiconductor light emitting device using the step includes preparing a submount substrate having a stress release layer, preparing an epitaxial structure including a growth substrate layer, a semiconductor laminate structure, and a bonding layer for growth substrate, wherein The step of preparing the submount substrate and the step of preparing the epitaxial structure may be reversed. Then, performing a bonding process of wafer bonding the submount substrate and the epitaxial structure, separating a growth substrate layer formed on the epitaxial structure (laser lift off, LLO), and N to the semiconductor stack structure. Forming an electrode, performing a dicing process on the resultant product on which the N-electrode is formed, and removing the sacrificial layer of the submount substrate.

한편, 상기 스트레스 릴리즈층이 구비된 반도체 발광소자용 서브마운트 기판을 이용한 반도체 발광소자의 제조 공정 프로세스 중에서 상기 스트레스 릴리즈층은 서브마운트 기판 제조시 형성하지 않고, 상기 서브마운트 기판과 상기 에피텍셜 구조물을 웨이퍼 본딩하는 본딩 공정 단계 후, 그 다음 공정에서 형성할 수 있다. In the process of manufacturing a semiconductor light emitting device using the semiconductor light emitting device submount substrate provided with the stress release layer, the stress release layer is not formed during manufacturing of the submount substrate, and the submount substrate and the epitaxial structure are formed. After the bonding process step of wafer bonding, it may be formed in the next process.

도 7a 내지 도 7g를 참조하여 상기 스트레스 릴리즈층이 구비된 반도체 발광소자용 서브마운트 기판을 이용한 반도체 발광소자의 제조방법을 자세하게 설명하도록 한다. A method of manufacturing a semiconductor light emitting device using the submount substrate for semiconductor light emitting device provided with the stress release layer will be described in detail with reference to FIGS. 7A to 7G.

도 7a를 참조하면, 열전도 특성 및 연성이 우수한 재질로 구성된 임시 지지기판층(701) 상에 희생층(702)과 지지기판층(704)을 차례로 형성한다. 이때, 상기 희생층(702) 상에 지지기판층(704)을 형성하기 전에 상기 희생층(702) 상에 박막의 특성을 향상시키기 위하여 씨드층(703)을 더 형성한다. 이어서, 상기 지지기판층(704) 상에 후속의 본딩 공정시 접착층 역할을 하는 서브마운트 기판용 본딩층(705)을 형성한 후, 상기 임시 지지기판층(701) 하면에 스트레스 릴리즈용 씨드층(706)을 형성하고, 상기 스트레스 릴리즈용 씨드층(706) 상에 적층 박막들의 열팽창계수 차이 및 후속 공정 프로세스가 진행되는 동안 발생하는 압축 스트레스(compressive stress) 및 인장 스트레스(tensile stress)를 상쇄시키기 위한 스트레스 릴리즈층(707)을 형성하여, 상기 스트레스 릴리즈용 씨드층(706)이 구비된 스트레스 릴리즈층(707), 임시 지지기판층(701), 희생층(702), 씨드층(703)을 구비한 지지기판층(704) 및 서브마운트 기판용 본딩층(705)의 적층 구조로 구성된 서브마운트 기판(700)을 준비한다.Referring to FIG. 7A, a sacrificial layer 702 and a support substrate layer 704 are sequentially formed on a temporary support substrate layer 701 made of a material having excellent thermal conductivity and ductility. At this time, before forming the supporting substrate layer 704 on the sacrificial layer 702, the seed layer 703 is further formed on the sacrificial layer 702 to improve the characteristics of the thin film. Subsequently, a bonding layer 705 for a submount substrate is formed on the supporting substrate layer 704 to serve as an adhesive layer in a subsequent bonding process, and then a seed layer for stress release is formed on the lower surface of the temporary supporting substrate layer 701. 706, and to offset the difference in thermal expansion coefficients of the laminated thin films on the stress release seed layer 706 and the compressive and tensile stresses generated during the subsequent process process. The stress release layer 707 is formed to include the stress release layer 707, the temporary support substrate layer 701, the sacrificial layer 702, and the seed layer 703 provided with the stress release seed layer 706. A submount substrate 700 having a laminated structure of one support substrate layer 704 and a submount substrate bonding layer 705 is prepared.

여기서, 상기 스트레스 릴리즈층(707)은 적층 구조물들 간의 응력을 조절하기 위해 그 형성 두께를 임의로 조절하면서 단층 또는 적층 구조로 형성하고, 바람직하게는, 10㎛～2000㎛ 두께 범위에서 임의로 두께를 조절하여 단층 또는 적층 구조로 형성시킨다. 상기 스트레스 릴리즈층(707)은 Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, 금속성 실리사이드(metallic silicide), Ag계 합금, Al계 합금, Rh계 합금, CNTNs(carbon nanotube networks), 투명 전도성 산화물, 투명 전도성 질화물, Ti, W, Cr, Ni, Pt, NiCr, TiW, CuW, Ta, TiN, CrN 및 TiWN 중에서 어느 하나 이상의 물질로 형성한다. Here, the stress release layer 707 is formed in a single layer or laminated structure while arbitrarily adjusting the formation thickness to control the stress between the laminated structures, preferably, the thickness is arbitrarily adjusted in the thickness range of 10㎛ ~ 2000㎛ To form a single layer or a laminated structure. The stress release layer 707 may include Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, metallic silicide, Ag-based alloy, Al-based alloy, Rh-based alloy, carbon nanotube networks (CNTNs), It is formed of at least one of transparent conductive oxide, transparent conductive nitride, Ti, W, Cr, Ni, Pt, NiCr, TiW, CuW, Ta, TiN, CrN and TiWN.

상기 임시 지지기판층(701)은 후속 공정에서 기계적인 안정을 주는 역할을 하며, 후속 공정에서 희생층(702)과 함께 분리된다. 상기 임시 지지기판층(701)은 열적, 전기적으로 우수한 전도율을 가지는 스텐레스, Cu, Al2O3, SiC, Si, Ge, SiGe, GaAs, GaP, ZnO, GaN, AlGaN, AlN, InP, 그라파이트(Graphite) 및 금속과 그라파이트의 복합체 중에서 적어도 어느 하나를 포함하는 물질층으로 형성하고, 상기 희생층은 후속 공정시 이웃 칩들 자체에 열적, 기계적인 충격 없이 공정을 원활하게 수행하기 위하여 습식 식각 용액에서 쉽게 용해되는 물질로 구성되며, 바람직하게는, Al2O3, AlN, MgO, AlSiC, BN, BeO, TiO2 및 SiO2 중 적어도 어느 하나 이상의 물질층으로 형성한다.The temporary support substrate layer 701 serves to provide mechanical stability in a subsequent process, and is separated together with the sacrificial layer 702 in a subsequent process. The temporary support substrate layer 701 is made of stainless steel, Cu, Al 2 O 3 , SiC, Si, Ge, SiGe, GaAs, GaP, ZnO, GaN, AlGaN, AlN, InP, graphite having excellent thermal and electrical conductivity. Graphite) and a material layer including at least one of a complex of metal and graphite, and the sacrificial layer is easily immersed in a wet etching solution in order to perform the process smoothly without thermal or mechanical impact on neighboring chips itself in a subsequent process. It is composed of a material that dissolves, and preferably formed of at least one material layer of Al 2 O 3 , AlN, MgO, AlSiC, BN, BeO, TiO 2 and SiO 2 .

상기 지지기판층(704)은 반도체 발광소자의 열 방출을 효과적으로 유도하는 최종 지지기판으로 반도체 발광소자의 지지층 및 전극으로서의 역할을 수행하게 되며, 전기적 도전성이 우수한 Cu, Ag, Au 및 Al 중에서 어느 하나를 포함하는 전해 도금층 또는 무전해 도금층을 사용하여 단층 또는 적층 구조로 형성한다. The support substrate layer 704 is a final support substrate that effectively induces heat emission of the semiconductor light emitting device, and serves as a support layer and an electrode of the semiconductor light emitting device, and has any one of Cu, Ag, Au, and Al having excellent electrical conductivity. It is formed in a single layer or a laminated structure using an electrolytic plating layer or an electroless plating layer comprising a.

상기 서브마운트 기판용 본딩층(705)은 후속의 공융(eutectic) 접합법으로 부착하기 위한 접착층으로 Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu-Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Au-Sn, Ag-Sn, Au-Sn-Ni, Ag-Sn-Ni, Al-Si-Cu, Ag-Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu2O, Cu-Zn, Cu-P, Ni-B, Ni-Mn-Pd, Ni-P 및 Pd-Ni 중에서 적어도 어느 하나 이상을 포함하는 물질층으로 형성하고, 다른 층과의 접합을 용이하게 하기 위해서 금속으로 이루어진 씨드층(미도시)을 더 구비할 수 있다. The bonding layer 705 for the submount substrate is Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd- as an adhesive layer for attaching by a subsequent eutectic bonding method. Pb, Ag-Sb, Au-In, Al-Cu-Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Au-Sn, Ag-Sn, Au-Sn-Ni, Ag-Sn-Ni, Al-Si-Cu, Ag-Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu 2 O, Cu-Zn, Cu-P, Ni-B, Ni-Mn-Pd, Ni-P and Pd-Ni formed of a material layer containing at least any one, and bonding with other layers In order to facilitate this, a seed layer (not shown) made of metal may be further provided.

이처럼, 상기 임시 지지기판층(701) 하면에 스트레스 릴리즈층(707)이 형성된 서브마운트 기판(700)을 제공함으로써, 상기 스트레스 릴리즈층(707)으로 인하여 후속 공정시 적층 구조물들이 받게 될 응력을 줄일 수 있고, 이로 인해, 질화물계 반도체의 마이크로 크랙이나 깨짐 발생을 방지할 수 있어 고품질 및 고성능의 수직형 반도체 발광소자를 제공할 수 있다.As such, by providing the submount substrate 700 having the stress release layer 707 formed on the lower surface of the temporary support substrate layer 701, the stress release layer 707 reduces the stress that the stacked structures will receive during subsequent processing. As a result, it is possible to prevent the occurrence of micro cracks and cracks in the nitride-based semiconductor, thereby providing a high-quality and high-performance vertical semiconductor light emitting device.

한편, 상기 스트레스 릴리즈용 씨드층(706)을 구비한 스트레스 릴리즈층(707)은 상기 서브마운트 기판을 마련하는 제조 공정시 형성하지 않고, 후속의 본딩 공정을 수행한 후에 상기 임시 지지기판(701)의 하면에 형성할 수 있다. 즉, 상기의 반도체 발광소자의 제조방법에 따라 서브마운트 기판을 마련하는 제조 공정시, 임시 지기기판층(701), 희생층(702), 씨드층(703)을 구비한 지지기판층(704) 및 서브마운트 기판용 본딩층(705)의 적층 구조로만 이루어지고, 상기 스트레스 릴리즈층이 미 구비된 서브마운트 기판을 마련하고 나서, 그런 다음 스트레스 릴리즈층이 미 구비된 서브마운트 기판을 이용하여 후속의 공정들을 차례로 진행한 후, 후속의 서브마운트 기판의 본딩 공정을 수행한 그 다음 공정에서 상기 서브마운트 기판의 임시 지지기판층 하면에 스트레스 릴리즈용 씨드층(706)을 구비한 스트레스 릴리즈층(707)을 형성할 수 있다. On the other hand, the stress release layer 707 having the stress release seed layer 706 is not formed during the manufacturing process of providing the submount substrate, and the temporary support substrate 701 after the subsequent bonding process is performed. Can be formed on the lower surface. That is, in the manufacturing process of providing a submount substrate according to the method of manufacturing a semiconductor light emitting device, the supporting substrate layer 704 including the temporary supporting substrate layer 701, the sacrificial layer 702, and the seed layer 703 is provided. And providing a submount substrate having only a laminated structure of the bonding layer 705 for the submount substrate and not provided with the stress release layer, and then using a submount substrate without the stress release layer. After the processes are sequentially performed, a subsequent bonding process of the submount substrate is performed, and a stress release layer 707 having a stress release seed layer 706 on the lower surface of the temporary support substrate layer of the submount substrate is performed in a subsequent process. Can be formed.

도 7b를 참조하면, 투명 사파이어(transparent sapphire)로 구성된 성장기판층(711)을 준비하고, 상기 성장기판층(711) 상에 n형 질화갈륨계로 구성된 N-반도체층 물질, 다중우물구조인 활성층 물질, p형 질화갈륨계로 구성된 P-반도체층 물질을 차례로 증착하고, 상기 P-반도체층 물질 상에 전극과 반사막의 역할을 동시에 수행할 수 있는 P-전극용 물질을 증착한다. 그런 다음, 상기 P-전극용 물질, P-반도체층 물질, 활성층 물질 및 N-반도체층 물질에 ISO(Isolation) 식각 공정을 수행하여 상기 성장기판층(711) 상에 N-반도체층(712a), 활성층(712b), P-반도체층(712c) 및 P-전극(712d)의 적층으로 이루어진 다수의 반도체 적층 구조물(712)을 형성한다. 상기 반도체 적층 구조물(712)은 상기 ISO 식각 공정에 의해 상기 성장기판층(711) 상에 서로 이격된 형태로 다수 개로 형성된다. 한편, 상기 반도체 적층 구조물(712)을 형성하기 위한 식각 공정시, N-반도체층 물질, 활성층 물질, P-반도체층 물질 및 P-전극용 물질을 모두 식각하는 ISO 식각 공정을 수행하지 않고, 선택적으로 상기 P-전극용 물질만 패터닝 공정을 수행하여 반도체 적층 구조물을 형성할 수 있다. Referring to FIG. 7B, a growth substrate layer 711 formed of transparent sapphire is prepared, and an N-semiconductor layer material composed of n-type gallium nitride based on the growth substrate layer 711, an active layer having a multi-well structure. A material and a P-semiconductor layer material composed of a p-type gallium nitride system are sequentially deposited, and a material for a P-electrode capable of simultaneously serving as an electrode and a reflective film is deposited on the P-semiconductor layer material. Next, an ISO (Isolation) etching process is performed on the P-electrode material, the P-semiconductor layer material, the active layer material, and the N-semiconductor layer material to form an N-semiconductor layer 712a on the growth substrate layer 711. A plurality of semiconductor stacked structures 712 formed of a stack of an active layer 712b, a P-semiconductor layer 712c, and a P-electrode 712d are formed. The semiconductor stack structure 712 is formed in plural in a shape spaced apart from each other on the growth substrate layer 711 by the ISO etching process. On the other hand, during the etching process for forming the semiconductor laminate structure 712, without performing an ISO etching process for etching all of the N-semiconductor layer material, active layer material, P-semiconductor layer material and P-electrode material, selective As a result, only the material for the P-electrode may be patterned to form a semiconductor stack structure.

이어서, 상기 다수의 반도체 적층 구조물(712)의 측면을 포함하여 상기 성장기판층(711) 표면에 유해 이온의 흡수나 저지를 위한 보호막(Passivation layer,713)을 형성하고, 상기 보호막(713)이 형성된 반도체 적층 구조물이 매립되도록 상기 성장기판층(711) 전면 상에 베리어막(barrier layer,714)을 형성한다. 이어서, 상기 베리어막(714) 상에 상기 서브마운트 기판(700)과 에피텍셜 구조물(710)을 공융(eutectic) 접합법으로 부착하기 위한 성장기판용 본딩층(715)을 형성하여, 이로써, 상기 성장기판층(711), 반도체 적층 구조물(712), 성장기판용 본딩층(715)으로 구성된 에피텍셜 구조물(710)을 마련한다. Subsequently, a passivation layer 713 is formed on a surface of the growth substrate layer 711 including side surfaces of the plurality of semiconductor stacked structures 712 to absorb or block harmful ions. A barrier layer 714 is formed on the entire surface of the growth substrate layer 711 so that the formed semiconductor stack structure is embedded. Subsequently, a growth substrate bonding layer 715 is formed on the barrier layer 714 to attach the submount substrate 700 and the epitaxial structure 710 by eutectic bonding. An epitaxial structure 710 including a substrate layer 711, a semiconductor stack structure 712, and a growth substrate bonding layer 715 is provided.

상기 성장기판용 본딩층(715)은 Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu-Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Au-Sn, Ag-Sn, Au-Sn-Ni, Ag-Sn-Ni, Al-Si-Cu, Ag-Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu2O, Cu-Zn, Cu-P, Ni-B, Ni-Mn-Pd, Ni-P 및 Pd-Ni 중에서 적어도 어느 하나 이상을 포함하는 물질층으로 형성한다. 한편, 다른 층과의 접합을 용이하게 하기 위해서 금속으로 이루어진 씨드층(미도시)을 추가로 구비할 수 있다.The growth substrate bonding layer 715 is Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu- Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Au-Sn, Ag-Sn, Au-Sn-Ni, Ag-Sn-Ni, Al-Si-Cu, Ag-Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu 2 O, Cu-Zn, Cu-P, It is formed of a material layer including at least one of Ni-B, Ni-Mn-Pd, Ni-P, and Pd-Ni. Meanwhile, a seed layer (not shown) made of metal may be further provided to facilitate bonding with other layers.

도 7c를 참조하면, 상기 준비된 서브마운트 기판(700)과 에피텍셜 구조물(710)을 본딩시키기 위하여 열-압축(thermo compressive) 방법으로 상기 성장기판용 본딩층(715)과 상기 서브마운트 기판용 본딩층(705)을 본딩한다. Referring to FIG. 7C, the growth substrate bonding layer 715 and the submount substrate bonding are bonded by a thermo-compressive method to bond the prepared submount substrate 700 and the epitaxial structure 710. Bond layer 705.

한편, 상기 성장기판용 본딩층(715)과 상기 서브마운트 기판용 본딩층(705)을 본딩하는 공정은, 상기 열-압축 방법으로 수행하는 것에 대해 한정되지 않으며, 도금 결정핵층을 사용하는 전기 도금 방법으로 수행할 수 있다. On the other hand, the process of bonding the growth substrate bonding layer 715 and the submount substrate bonding layer 705 is not limited to that performed by the heat-compression method, and electroplating using a plating crystal nucleus layer. It can be done by the method.

상기 서브마운트 기판(700)과 에피텍셜 구조물(710)을 본딩하기 위한 본딩 공정시, 상기 임시 지지기판층(701)을 포함하는 서브마운트 기판(700)은 상기 성장기판층(711)이 형성된 에피텍셜 구조물(710)과 열팽창계수 차이가 크기 때문에 상기 서브마운트 기판을 웨이퍼 본딩에 의해 결합시키면 웨이퍼 휨 현상 및 반도체 적층 구조물 내부에 미세한 마이크로 크랙이 생성되는 현상이 나타나게 된다. 그러나, 본 발명에서는 상기 스트레스 릴리층이 구비된 서브마운트 기판을 제공함으로써, 본딩 공정시 열팽창계수 차이에 의해 발생하는 웨이퍼 휨 현상을 방지할 수 있다. 이로 인해, 후속 공정을 안정적으로 할 수 있어 열적, 기계적 손상이 없는 고 신뢰성 발광소자를 얻을 수 있다. During the bonding process for bonding the submount substrate 700 and the epitaxial structure 710, the submount substrate 700 including the temporary support substrate layer 701 may have an epitaxial formation on which the growth substrate layer 711 is formed. Since the thermal expansion coefficient is different from that of the technical structure 710, when the submount substrate is bonded by wafer bonding, wafer warpage and fine micro cracks are generated inside the semiconductor stacked structure. However, in the present invention, by providing the submount substrate having the stress release layer, it is possible to prevent the wafer warpage phenomenon caused by the difference in thermal expansion coefficient during the bonding process. As a result, the subsequent process can be made stable and a high reliability light emitting device can be obtained without thermal and mechanical damage.

만약에, 스트레스 릴리층이 미 구비된 서브마운트 기판을 이용하여 상기 본딩 공정을 수행한 경우에는, 스트레스 릴리층이 미 구비된 서브마운트 기판을 사용하여 상기 성장기판용 본딩층(715)과 상기 서브마운트 기판용 본딩층(705)을 본딩한 후에, 그 다음 공정으로 상기 서브마운트 기판의 임시 지지기판층 하면에 스트레스 릴리즈용 씨드층을 구비한 스트레스 릴리즈층을 형성할 수 있다. If the bonding process is performed using a submount substrate having no stress lilly layer, the growth substrate bonding layer 715 and the sub using a submount substrate having no stress lilly layer are used. After bonding the mounting substrate bonding layer 705, a stress release layer including a stress release seed layer may be formed on the lower surface of the temporary support substrate layer of the submount substrate.

도 7d를 참조하면, 상기 에피텍셜 구조물(710)과 상기 스트레스 릴리즈층(707)이 구비된 서브마운트 기판(700)이 본딩된 결과물을 레이저 리프트 오프(laser lift off) 공정을 수행하여 상기 성장기판층을 상기 반도체 적층 구조물로(712)부터 이탈시킨다. 강한 에너지원인 레이저 빔(laser beam)을 성장기판층 후면을 통해서 조사시키면 상기 반도체 적층 구조물과 상기 성장기판층 사이인 계면에서 강하게 레이저 흡수가 일어나고, 이로 인해 계면에 존재하는 질화갈륨의 열화학 분해 반응에 의해서 투명 사파이어로 구성된 성장기판층이 분리(lift off)된다.Referring to FIG. 7D, the growth substrate is formed by performing a laser lift off process on a result of bonding the epitaxial structure 710 and the submount substrate 700 including the stress release layer 707. A layer is separated from the semiconductor stacked structure 712. When a laser beam, which is a strong energy source, is irradiated through the back side of the growth substrate layer, laser absorption is strongly generated at the interface between the semiconductor laminate structure and the growth substrate layer, thereby causing thermal chemical decomposition reaction of gallium nitride present at the interface. As a result, the growth substrate layer made of transparent sapphire is lifted off.

상기 레이저 리프트 오프 공정시 다른 격자 상수 및 열팽창계수로 인하여 압축 스트레스 및 인장 스트레스로 인한 기계적 응력이 발생할 수 있으나, 상기 서브마운트 기판에 구비된 상기 스트레스 릴리층(707)이 상기 기계적 응력을 상쇄시키는 역할을 하게 되므로, 기계적 스트레스를 해소할 수 있다. 이로 인해, 질화물계 반도체의 마이크로 크랙이나 깨짐 발생을 방지할 수 있고, 그래서, 고품질 및 고성능의 수직형 반도체 발광소자를 제공할 수 있다. In the laser lift-off process, mechanical stress due to compressive stress and tensile stress may occur due to different lattice constants and thermal expansion coefficients, but the stress release layer 707 provided on the submount substrate cancels the mechanical stress. Because of this, mechanical stress can be eliminated. As a result, it is possible to prevent the occurrence of micro cracks and cracks in the nitride semiconductor, and thus a high quality and high performance vertical semiconductor light emitting device can be provided.

도 7e를 참조하면, 상기 레이저 리프트 오프 공정으로 인하여 상기 성장기판층이 이탈되면서 노출된 상기 반도체 적층 구조물(712) 상에 N-전극용 물질을 증착한 후, 상기 N-전극용 물질을 식각하여 상기 N-반도체층(712a) 상에 열적으로 안정한 N-전극(712e)을 형성하여 상기 P-전극(712d), P-반도체층(712c), 활성층(712b), N-반도체층(712a)으로 구성된 반도체 적층 구조물(712) 및 N-전극(712e)으로 구성된 반도체 발광소자 전극 구조체를 형성시킨다. Referring to FIG. 7E, an N-electrode material is deposited on the semiconductor stacked structure 712 exposed as the growth substrate layer is separated due to the laser lift-off process, and then the N-electrode material is etched. A thermally stable N-electrode 712e is formed on the N-semiconductor layer 712a to form the P-electrode 712d, the P-semiconductor layer 712c, the active layer 712b, and the N-semiconductor layer 712a. A semiconductor light emitting device electrode structure including a semiconductor stacked structure 712 and an N-electrode 712e is formed.

도 7f를 참조하면, 상기 N-전극(712e) 및 반도체 적층 구조물(712)로 구성된 반도체 발광소자 전극 구조체를 단일 칩 구조로 형성하기 위해서 상기 N-전극 형성 방향에 따라 기계적인 절삭, 연삭 및 화학적 에칭, 레이저를 통한 제거 방법으로 상기 반도체 적층 구조물(712)들 사이에 형성된 상기 에피텍셜 구조물을 포함한 상기 서브마운트 기판에 대해 수직방향으로만 절단하되, 상기 스트레스 릴리즈층(707)까지 절단하는 다이싱 공정을 수행한다. 바람직하게, 적어도 상기 희생층(702) 표면, 더 바람직하게, 상기 희생층(702)의 상부면이 노출될 때까지 상기 에피텍셜 구조물을 포함해서 서브마운트 기판을 절단하는 다이싱 공정을 수행한다.Referring to FIG. 7F, in order to form a semiconductor light emitting device electrode structure including the N-electrode 712e and the semiconductor stacked structure 712 into a single chip structure, mechanical cutting, grinding, and chemical treatment may be performed according to the N-electrode formation direction. Dicing to cut only in the vertical direction with respect to the submount substrate including the epitaxial structure formed between the semiconductor stacked structures 712 by etching and laser removal, but to the stress release layer 707. Perform the process. Preferably, a dicing process is performed to cut the submount substrate including the epitaxial structure until at least the sacrificial layer 702 surface, more preferably the top surface of the sacrificial layer 702 is exposed.

상기 다이싱 공정으로 적층 박막들을 절단할 때, 상기 희생층 일부까지 절단이 진행되는 경우에는, 상기 희생층 하면에 형성된 임시 지지기판층(701)은 재활용이 가능한 장점이 있다. When cutting the laminated thin films by the dicing process, when the cutting is performed to a part of the sacrificial layer, the temporary support substrate layer 701 formed on the lower surface of the sacrificial layer has an advantage of being recyclable.

한편, 본 발명의 다른 일 실시예에서 상기 다이싱 공정을 수행하는 공정은, 상기에 전술한 바와 같이, 상기 결과물을 단일 칩 구조로 제작하기 위한 다이싱 공정에 대해 설명하고 있으나, 본 발명의 다른 일 실시예에 따른 또 다른 다이싱 공정은, 도 8에서와 같이, 상기 N-전극 및 반도체 적층 구조물로 구성된 반도체 발광소자 전극 구조체를 모듈식 구조로 형성하기 위해서 상기 반도체 적층 구조물들 사이에 형성된 상기 에피텍셜 구조물을 포함한 상기 서브마운트 기판에 대해 수직방향으로만 절단하되, 서로 다른 깊이를 갖는 제1깊이(791) 및 제2깊이(792)로 절단하고, 이때, 상기 제1깊이(791)는 제2깊이(792) 보다 짧은 깊이를 가지며, 적어도 상기 성장기판용 본딩층(715)의 상부면 까지 절단된 깊이를 갖고, 상기 제2깊이(792)는 적어도 상기 희생층(702)의 상부면 까지 절단된 깊이를 갖도록 수행한다. On the other hand, the process of performing the dicing process in another embodiment of the present invention, as described above, the dicing process for manufacturing the resulting product in a single chip structure, but the other of the present invention Another dicing process according to an embodiment may include forming the semiconductor light emitting device electrode structure including the N-electrode and the semiconductor stacked structure as a modular structure, as shown in FIG. 8, between the semiconductor stacked structures. Cut only in the vertical direction with respect to the submount substrate including the epitaxial structure, and cut to the first depth 791 and the second depth 792 having different depths, wherein the first depth 791 is It has a depth shorter than the second depth 792, and has a depth cut to at least an upper surface of the growth substrate bonding layer 715, wherein the second depth 792 is at least an image of the sacrificial layer 702. It has performed the cutting depth to surface.

도 7g를 참조하면, 상기 다이싱 공정이 수행된 기판 결과물에 대해 희생층으로 사용된 물질에 따라 결정되는 산, 염기 또는 염 용액을 이용하여 상기 희생층을 용해시켜서 상기 임시 지지기판층을 수평방향에 따라 분리(separation)시켜 제거하여 최종적으로 단일화된 반도체 발광소자를 제조한다. 여기서, 상기 임시 지지기판층이 분리되면서 상기 희생층 상에 형성된 지지기판(704)은 최종적인 반도체 발광소자의 지지층 및 전극으로서의 역할을 수행하는 것이 바람직하므로, 상기 지지기판층(704)을 인하여 전기적 도전성이 좋고 열 전달의 효율성이 좋으며, 생산성이 쉬운 지지기판을 얻게 된다. Referring to FIG. 7G, the temporary support substrate layer is horizontally oriented by dissolving the sacrificial layer by using an acid, base, or salt solution that is determined according to the material used as the sacrificial layer with respect to the substrate product on which the dicing process is performed. According to the separation (separation) and removed to finally manufacture a unified semiconductor light emitting device. Here, since the temporary support substrate layer is separated, the support substrate 704 formed on the sacrificial layer preferably serves as a support layer and an electrode of the final semiconductor light emitting device. A support substrate having good conductivity, good heat transfer efficiency, and easy productivity is obtained.

상기 임시 지지기판층은 발광소자의 열 방출을 위해 희생층과 함께 제거되면서 서브마운트 기판으로부터 분리되지만, 상기 서브마운트 기판을 마련할 때 상기 임시 지지기판층을 구비함으로써, 서브마운트 기판의 두께 확보를 할 수 있게 되었고, 이로 인하여 얇은 두께를 갖는 서브마운트 기판 보다 후속 공정시 기계적 안정을 가져올 수 있어서 공정 중 파손을 막을 수 있고, 이로 인하여 제조 공정의 안정성을 확보할 수 있다.The temporary support substrate layer is separated from the submount substrate while being removed together with the sacrificial layer for heat dissipation of the light emitting device, but when the submount substrate is provided, the temporary support substrate layer is provided to secure the thickness of the submount substrate. This makes it possible to bring about mechanical stability in a subsequent process than a submount substrate having a thin thickness, thereby preventing breakage during the process, thereby ensuring the stability of the manufacturing process.

이상에서 본 발명의 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 본 발명이 속하는 분야에서 통상의 지식을 경은 기재된 청구범위 내에 있게 된다.Although the preferred embodiments of the present invention have been shown and described above, the present invention is not limited to the above-described embodiments, and the present invention is not limited to the above-described embodiments without departing from the spirit of the present invention as claimed in the claims. Knowledge is within the scope of the claims.

100,700: 서브마운트 기판 101,701: 임시 지지기판층
102,702: 희생층 103,703: 씨드층
104,704: 지지기판층 105,705: 서브마운트 기판용 본딩층
110,710: 에피텍셜 구조물 111,711: 성장기판층
112,712: 반도체 적층 구조물
112a,712a: N-반도체층 112b,712b: 활성층
112c,712c: P-반도체층 112d,712d: P-전극
112e,712e: N-전극 113,713: 보호막
114,714: 베리어막 115,715: 성장기판용 본딩층
706: 스트레스 릴리즈용 씨드층 707: 스트레스 릴리즈층
191,791: 제1깊이 192,792: 제2깊이100,700: submount substrate 101,701: temporary support substrate layer
102,702: sacrificial layer 103,703: seed layer
104,704: support substrate layer 105,705: bonding layer for submount substrate
110,710: epitaxial structure 111,711: growth substrate layer
112,712: semiconductor laminate structure
112a, 712a: N-semiconductor layer 112b, 712b: active layer
112c, 712c: P-semiconductor layer 112d, 712d: P-electrode
112e, 712e: N-electrode 113,713: protective film
114,714: barrier film 115,715: bonding layer for growth substrate
706: seed layer for stress release 707: stress release layer
191,791: first depth 192,792: second depth

Claims (27)

스텐레스, Cu, Al2O3, SiC, Si, Ge, SiGe, GaAs, GaP, ZnO, GaN, AlGaN, AlN, InP 및 그라파이트(Graphite) 중에서 적어도 어느 하나를 포함하는 임시 지지기판층;
상기 임시 지지기판층 상면에 형성된 희생층;
상기 희생층 상에 형성된 지지기판층;
상기 지지기판층 상에 형성된 서브마운트 기판용 본딩층; 및
상기 임시 지지기판층의 하면에 형성된 스트레스 릴리즈층;을 포함하고,
상기 스트레스 릴리즈층은 10～2000㎛ 두께의 단층 또는 적층 구조로 이루어지며, 상기 임시 지지기판층, 희생층, 지지기판층 및 상기 서브마운트 기판용 본딩층으로 이루어진 적층 구조의 응력에 대응되는 상쇄응력을 제공하는 것을 특징으로 하는 반도체 발광 소자용 서브마운트 기판. A temporary support substrate layer including at least one of stainless steel, Cu, Al 2 O 3 , SiC, Si, Ge, SiGe, GaAs, GaP, ZnO, GaN, AlGaN, AlN, InP, and graphite;
A sacrificial layer formed on an upper surface of the temporary support substrate layer;
A support substrate layer formed on the sacrificial layer;
A bonding layer for a submount substrate formed on the support substrate layer; And
And a stress release layer formed on a lower surface of the temporary support substrate layer.
The stress release layer is composed of a single layer or a laminated structure having a thickness of 10 ~ 2000㎛, offset stress corresponding to the stress of the laminated structure consisting of the temporary support substrate layer, the sacrificial layer, the support substrate layer and the bonding layer for the submount substrate Submount substrate for semiconductor light emitting device, characterized in that for providing. 삭제delete 삭제delete 제 1 항에 있어서,
상기 희생층과 상기 지지기판층 사이에 형성된 씨드층을 더 포함하는 반도체 발광소자용 서브마운트 기판.The method of claim 1,
And a seed layer formed between the sacrificial layer and the support substrate layer. 제 1 항에 있어서,
상기 지지기판층은 단층 또는 적층 구조로 형성되고, Ni, Cu, Ag, Au 및 Al 중에서 어느 하나를 포함하는 전해 도금층 또는 무전해 도금층으로 이루어진 반도체 발광소자용 서브마운트 기판. The method of claim 1,
The support substrate layer is formed of a single layer or a laminated structure, the sub-mount substrate for a semiconductor light emitting device comprising an electrolytic plating layer or an electroless plating layer containing any one of Ni, Cu, Ag, Au and Al. 제 1 항에 있어서,
상기 서브마운트 기판용 본딩층은 Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu-Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Au-Sn, Ag-Sn, Au-Sn-Ni, Ag-Sn-Ni, Al-Si-Cu, Ag-Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu2O, Cu-Zn, Cu-P, Ni-B, Ni-Mn-Pd, Ni-P 및 Pd-Ni 중에서 적어도 어느 하나를 포함하는 물질계로 이루어진 반도체 발광소자용 서브마운트 기판. The method of claim 1,
The bonding layer for the submount substrate is Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu-Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Au-Sn, Ag-Sn, Au-Sn-Ni, Ag-Sn-Ni, Al-Si-Cu, Ag-Cu, Ag-Zn, Ag- Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu 2 O, Cu-Zn, Cu-P, Ni- A submount substrate for semiconductor light emitting device, comprising a material system containing at least one of B, Ni-Mn-Pd, Ni-P, and Pd-Ni. 삭제delete 삭제delete 제 1 항에 있어서,
상기 스트레스 릴리즈층은 Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, 금속성 실리사이드(metallic silicide), Ag계 합금, Al계 합금, Rh계 합금, CNTNs(carbon nanotube networks), 투명 전도성 산화물, 투명 전도성 질화물, Ti, W, Cr, Ni, Pt, NiCr, TiW, CuW, Ta, TiN, CrN 및 TiWN 중에서 어느 하나를 포함하여 이루어진 반도체 발광소자용 서브마운트 기판.The method of claim 1,
The stress release layer is Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, metallic silicide, Ag-based alloy, Al-based alloy, Rh-based alloy, carbon nanotube networks (CNTNs), transparent conductive oxide A submount substrate for semiconductor light emitting device comprising any one of a transparent conductive nitride, Ti, W, Cr, Ni, Pt, NiCr, TiW, CuW, Ta, TiN, CrN and TiWN. 삭제delete 제 1 항에 있어서,
상기 임시 지지기판층과 스트레스 릴리즈층 사이에 형성된 스트레스 릴리즈용 씨드층을 더 포함하는 반도체 발광소자용 서브마운트 기판.The method of claim 1,
And a stress release seed layer formed between the temporary support substrate layer and the stress release layer. 스텐레스, Cu, Al2O3,SiC,Si,Ge,SiGe,GaAs,GaP,ZnO,GaN,AlGaN,AlN,InP및 그라파이트(Graphite) 중에서 적어도 어느 하나를 포함하는 임시 지지기판층을 형성하는 (a-1)단계; 상기 임시 지지기판층 상면에 희생층을 형성하는 (a-2)단계; 상기 희생층 상에 지지기판층을 형성하는 (a-3)단계; 상기 지지기판층 상에 서브마운트 기판용 본딩층을 형성하는 (a-4)단계; 및 상기 임시 지지기판층의 하면에 10～2000㎛ 두께의 단층 또는 적층 구조로 이루어지며, 상기 임시 지지기판층, 희생층, 지지기판층 및 상기 서브마운트 기판용 본딩층으로 이루어진 적층 구조의 응력에 대응되는 상쇄응력을 제공하는 스트레스 릴리즈층을 형성하는 (a-5)단계;를 포함하는 공정으로 서브마운트 기판을 마련하는 (a)단계;
성장기판층 상에 N-반도체층, 활성층, P-반도체층 및 P-전극이 적층으로 형성된 반도체 적층 구조물 및 상기 반도체 적층 구조물 상에 적층되어 형성된 성장기판용 본딩층을 포함하는 에피텍셜 구조물을 마련하는 (b)단계;
상기 성장기판용 본딩층과 상기 서브마운트 기판용 본딩층을 본딩하는 (c)단계;
상기 서브마운트 기판과 본딩된 상기 성장기판층을 반도체 적층 구조물로부터 이탈시키는 (d)단계;
상기 성장기판층이 이탈되면서 노출된 상기 반도체 적층 구조물의 N-반도체층 상에 N-전극을 형성하는 (e)단계;
상기 (e)단계 결과물을 절단하기 위하여 상기 N-전극 형성 방향에서부터 수직방향으로 다이싱(dicing) 공정을 수행하는 (f)단계; 및
상기(f)단계 결과물의 상기 서브마운트 기판의 희생층 부분을 제거하면서 상기 임시 지지기판층을 분리시키는 (g)단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.Forming a temporary support substrate layer comprising at least one of stainless steel, Cu, Al 2 O 3 , SiC, Si, Ge, SiGe, GaAs, GaP, ZnO, GaN, AlGaN, AlN, InP, and Graphite ( a-1) step; (A-2) forming a sacrificial layer on an upper surface of the temporary support substrate layer; (A-3) forming a support substrate layer on the sacrificial layer; (A-4) forming a bonding layer for a submount substrate on the support substrate layer; And a single layer or a laminated structure having a thickness of 10 to 2000 μm on a lower surface of the temporary supporting substrate layer, wherein the temporary supporting substrate layer, the sacrificial layer, the supporting substrate layer and the bonding layer for the submount substrate are stressed. (A) preparing a submount substrate by a process including forming (a-5) a stress release layer providing a corresponding offset stress;
An epitaxial structure including a semiconductor stack structure in which an N-semiconductor layer, an active layer, a P-semiconductor layer, and a P-electrode is laminated on the growth substrate layer and a growth layer bonding layer formed on the semiconductor stack structure are provided. (B) doing;
(C) bonding the growth substrate bonding layer and the submount substrate bonding layer;
(D) separating the growth substrate layer bonded to the submount substrate from the semiconductor stack structure;
(E) forming an N-electrode on the N-semiconductor layer of the semiconductor stacked structure exposed while the growth substrate layer is separated;
Performing a dicing process in a vertical direction from the N-electrode formation direction to cut the resultant of the step (e); And
And (g) separating the temporary support substrate layer while removing the sacrificial layer portion of the submount substrate as a result of the step (f). 제 12 항에 있어서,
상기 에피텍셜 구조물을 마련하는 (b)단계는,
상기 성장기판층 상에 N-반도체층 물질, 활성층 물질, P-반도체층 물질 및 P-전극용 물질을 차례로 증착하는 단계;
상기 P-전극용 물질, P-반도체층 물질, 활성층 물질 및 N-반도체층 물질에 ISO(Isolation) 식각 공정을 수행하여 상기 성장기판층 상에 N-반도체층, 활성층, P-반도체층 및 P-전극의 적층으로 이루어진 다수의 반도체 적층 구조물을 서로 이격하면서 형성하는 단계;
상기 다수의 반도체 적층 구조물의 측면을 포함하여 상기 성장기판층 표면에 보호막을 형성하는 단계;
상기 보호막이 형성된 반도체 적층 구조물이 매립되도록 상기 성장기판층 전면 상에 베리어막을 형성하는 단계; 및
상기 베리어막 상에 성장기판용 본딩층을 형성하는 단계;를 포함하는 반도체 발광소자의 제조방법.13. The method of claim 12,
(B) preparing the epitaxial structure includes:
Sequentially depositing an N-semiconductor layer material, an active layer material, a P-semiconductor layer material, and a material for a P-electrode on the growth substrate layer;
N-semiconductor layer, active layer, P-semiconductor layer and P on the growth substrate layer by performing an ISO (Isolation) etching process on the P-electrode material, P-semiconductor layer material, active layer material and N-semiconductor layer material Forming a plurality of semiconductor laminate structures consisting of a stack of electrodes spaced apart from each other;
Forming a protective film on a surface of the growth substrate layer including side surfaces of the plurality of semiconductor stacked structures;
Forming a barrier film on an entire surface of the growth substrate layer so that the semiconductor stacked structure in which the protective film is formed is buried; And
Forming a growth layer bonding layer on the barrier film; manufacturing method of a semiconductor light emitting device comprising a. 제 12 항에 있어서,
상기 에피텍셜 구조물을 마련하는 (b)단계는,
상기 성장기판층 상에 N-반도체층 물질, 활성층 물질, P-반도체층 물질 및 P-전극용 물질을 차례로 증착하는 단계;
상기 P-전극용 물질을 패터닝하여 상기 성장기판층 상에 N-반도체층 물질, 활성층 물질, P-반도체층 물질 및 패터닝된 P-전극용 물질의 적층으로 이루어진 반도체 적층 구조물을 형성하는 단계;
상기 패터닝된 P-전극용 물질을 포함한 반도체 적층 구조물이 매립되도록 상기 성장기판층 전면 상에 베리어막을 형성하는 단계; 및
상기 베리어막 상에 성장기판용 본딩층을 형성하는 단계;를 포함하는 반도체 발광소자의 제조방법.13. The method of claim 12,
(B) preparing the epitaxial structure includes:
Sequentially depositing an N-semiconductor layer material, an active layer material, a P-semiconductor layer material, and a material for a P-electrode on the growth substrate layer;
Patterning the material for the P-electrode to form a semiconductor laminate structure comprising a stack of N-semiconductor layer material, active layer material, P-semiconductor layer material and patterned P-electrode material on the growth substrate layer;
Forming a barrier film on an entire surface of the growth substrate layer so as to embed the semiconductor stacked structure including the patterned P-electrode material; And
Forming a growth layer bonding layer on the barrier film; manufacturing method of a semiconductor light emitting device comprising a. 삭제delete 삭제delete 제 12 항에 있어서,
상기 지지기판층은 단층 또는 적층 구조로 형성하고, Ni, Cu, Ag, Au 및 Al 중에서 어느 하나를 포함하는 전해 도금층 또는 무전해 도금층으로 형성하는 반도체 발광소자의 제조방법. 13. The method of claim 12,
The support substrate layer is formed of a single layer or a laminated structure, a method of manufacturing a semiconductor light emitting device formed of an electrolytic plating layer or an electroless plating layer containing any one of Ni, Cu, Ag, Au and Al. 제 12 항에 있어서,
상기 (a)단계에서 상기 희생층과 상기 지지기판층 사이에 씨드층을 형성하는 것을 더 포함하는 반도체 발광소자의 제조방법.13. The method of claim 12,
And forming a seed layer between the sacrificial layer and the support substrate layer in step (a). 삭제delete 삭제delete 삭제delete 제 12 항에 있어서,
상기 스트레스 릴리즈층은 Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, 금속성 실리사이드(metallic silicide), Ag계 합금, Al계 합금, Rh계 합금, CNTNs(carbon nanotube networks), 투명 전도성 산화물, 투명 전도성 질화물, Ti, W, Cr, Ni, Pt, NiCr, TiW, CuW, Ta, TiN, CrN 및 TiWN 중에서 어느 하나를 포함하여 이루어진 반도체 발광소자의 제조방법.13. The method of claim 12,
The stress release layer is Ag, Al, Rh, Pt, Au, Cu, Ni, Pd, metallic silicide, Ag-based alloy, Al-based alloy, Rh-based alloy, carbon nanotube networks (CNTNs), transparent conductive oxide A transparent conductive nitride, Ti, W, Cr, Ni, Pt, NiCr, TiW, CuW, Ta, TiN, CrN and TiWN comprising a method for manufacturing a semiconductor light emitting device. 삭제delete 제 12 항에 있어서,
상기 임시 지지기판층과 스트레스 릴리츠층 사이에 스트레스 릴리즈용 씨드층을 형성하는 것을 더 포함하는 반도체 발광소자의 제조방법.13. The method of claim 12,
And forming a stress release seed layer between the temporary support substrate layer and the stress release layer. 제 12 항에 있어서,
상기 다이싱(dicing) 공정을 수행하는 (f)단계는,
적어도 상기 서브마운트 기판의 상기 희생층 표면이 노출될 때까지 절단해서 상기 반도체 적층 구조물을 단일 칩 구조로 형성하는 반도체 발광소자 제조방법.13. The method of claim 12,
Step (f) of performing the dicing process,
And at least until the surface of the sacrificial layer of the submount substrate is exposed to form the semiconductor stacked structure as a single chip structure. 제 12 항에 있어서,
상기 다이싱(dicing) 공정을 수행하는 (f)단계는,
서로 다른 깊이를 갖는 제1깊이 및 제2깊이로 절단해서 상기 반도체 적층 구조물을 모듈식 구조로 형성하는 반도체 발광소자 제조방법.13. The method of claim 12,
Step (f) of performing the dicing process,
A method of manufacturing a semiconductor light emitting device, wherein the semiconductor laminate structure is formed into a modular structure by cutting into first and second depths having different depths. 삭제delete
KR1020120020250A 2012-02-28 2012-02-28 Sub-mount substrate for semiconductor light emitting element and method of fabricating a semiconductor light emitting element using the same KR101210426B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120020250A KR101210426B1 (en) 2012-02-28 2012-02-28 Sub-mount substrate for semiconductor light emitting element and method of fabricating a semiconductor light emitting element using the same
PCT/KR2013/001436 WO2013129805A1 (en) 2012-02-28 2013-02-22 Sub-mount substrate for semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120020250A KR101210426B1 (en) 2012-02-28 2012-02-28 Sub-mount substrate for semiconductor light emitting element and method of fabricating a semiconductor light emitting element using the same

Publications (1)

Publication Number Publication Date
KR101210426B1 true KR101210426B1 (en) 2012-12-11

Family

ID=47907291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120020250A KR101210426B1 (en) 2012-02-28 2012-02-28 Sub-mount substrate for semiconductor light emitting element and method of fabricating a semiconductor light emitting element using the same

Country Status (2)

Country Link
KR (1) KR101210426B1 (en)
WO (1) WO2013129805A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105261930A (en) * 2015-10-21 2016-01-20 宜兴市大元电子科技有限公司 Semiconductor laser micro channel cooling heat sink
WO2021080030A1 (en) * 2019-10-22 2021-04-29 엘지전자 주식회사 Display apparatus using micro led and method for manufacturing same
KR102274144B1 (en) * 2020-01-17 2021-07-07 전남대학교산학협력단 Thin-film for electronic device and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026291A (en) 2003-06-30 2005-01-27 Sharp Corp Nitride-based semiconductor light emitting device and its manufacturing method
KR100916366B1 (en) * 2006-12-08 2009-09-11 고려대학교 산학협력단 Supporting substrates for semiconductor light emitting device and method of manufacturing vertical structured semiconductor light emitting device using the supporting substrates

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4325232B2 (en) * 2003-03-18 2009-09-02 日亜化学工業株式会社 Nitride semiconductor device
KR20100008123A (en) * 2008-07-15 2010-01-25 고려대학교 산학협력단 Vertical light emitting devices with the support composed of double heat-sinking layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026291A (en) 2003-06-30 2005-01-27 Sharp Corp Nitride-based semiconductor light emitting device and its manufacturing method
KR100916366B1 (en) * 2006-12-08 2009-09-11 고려대학교 산학협력단 Supporting substrates for semiconductor light emitting device and method of manufacturing vertical structured semiconductor light emitting device using the supporting substrates

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105261930A (en) * 2015-10-21 2016-01-20 宜兴市大元电子科技有限公司 Semiconductor laser micro channel cooling heat sink
WO2021080030A1 (en) * 2019-10-22 2021-04-29 엘지전자 주식회사 Display apparatus using micro led and method for manufacturing same
KR102274144B1 (en) * 2020-01-17 2021-07-07 전남대학교산학협력단 Thin-film for electronic device and manufacturing method thereof
WO2021145695A1 (en) * 2020-01-17 2021-07-22 전남대학교산학협력단 Thin film for electronic device and method for manufacturing same

Also Published As

Publication number Publication date
WO2013129805A1 (en) 2013-09-06

Similar Documents

Publication Publication Date Title
KR101438818B1 (en) light emitting diode
EP2063469B1 (en) Method of manufacturing vertical light emitting diode
JP5189681B2 (en) Support substrate for manufacturing semiconductor light emitting device and semiconductor light emitting device using this support substrate
JP5220916B2 (en) Light emitting device and manufacturing method thereof
US8952413B2 (en) Etched trenches in bond materials for die singulation, and associated systems and methods
TWI500183B (en) Thick window layer led manufacture
TWI520387B (en) Vertical structured semiconductor light emitting device and its manufacturing method
KR101470020B1 (en) epitaxial semiconductor thin-film transfer using sandwich-structured wafer bonding and photon-beam
KR20100008123A (en) Vertical light emitting devices with the support composed of double heat-sinking layer
JP2006332681A (en) Method for manufacturing light-emitting diode
KR100916366B1 (en) Supporting substrates for semiconductor light emitting device and method of manufacturing vertical structured semiconductor light emitting device using the supporting substrates
JP4835409B2 (en) III-V group semiconductor device and manufacturing method thereof
KR100999548B1 (en) A supporting substrate for manufacturing vertical structured semiconductor light emitting device, method of manufacturing the semiconductor light emitting device using the supporting substrate and vertical structured semiconductor light emitting devices
KR20140113342A (en) Semiconductor light emitting element, light emitting device, and method for manufacturing semiconductor light emitting element
KR101210426B1 (en) Sub-mount substrate for semiconductor light emitting element and method of fabricating a semiconductor light emitting element using the same
KR20080053181A (en) Supporting substrates for semiconductor light emitting device and high-performance vertical structured semiconductor light emitting devices using the supporting substrates
KR101428066B1 (en) vertical structured group 3 nitride-based light emitting diode and its fabrication methods
JP5167831B2 (en) Group III nitride semiconductor device and manufacturing method thereof
KR101231118B1 (en) Supporting substrates for semiconductor light emitting device and high-performance vertical structured semiconductor light emitting devices using supporting substrates
KR101499954B1 (en) fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
KR101219078B1 (en) Sub-mount substrate for semiconductor light emitting element and method of fabricating a semiconductor light emitting element using the same
KR20090106294A (en) vertical structured group 3 nitride-based light emitting diode and its fabrication methods
KR100990635B1 (en) Method for forming vertically structured Light Emitting Diode device
KR101171855B1 (en) Supporting substrates for semiconductor light emitting device and high-performance vertical structured semiconductor light emitting devices using supporting substrates

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151207

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee