KR101209487B1 - Semiconductor Light Emitting Device and Method for Manufacturing Thereof - Google Patents
Semiconductor Light Emitting Device and Method for Manufacturing Thereof Download PDFInfo
- Publication number
- KR101209487B1 KR101209487B1 KR1020100068136A KR20100068136A KR101209487B1 KR 101209487 B1 KR101209487 B1 KR 101209487B1 KR 1020100068136 A KR1020100068136 A KR 1020100068136A KR 20100068136 A KR20100068136 A KR 20100068136A KR 101209487 B1 KR101209487 B1 KR 101209487B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- gan
- semiconductor layer
- based semiconductor
- thermal expansion
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 172
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 title claims description 61
- 239000000758 substrate Substances 0.000 claims abstract description 169
- 239000010409 thin film Substances 0.000 claims abstract description 124
- 229910052594 sapphire Inorganic materials 0.000 claims abstract description 64
- 239000010980 sapphire Substances 0.000 claims abstract description 64
- 239000000463 material Substances 0.000 claims description 46
- 230000008569 process Effects 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims 1
- 238000005336 cracking Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 128
- 238000006073 displacement reaction Methods 0.000 description 54
- 230000008859 change Effects 0.000 description 13
- 238000012545 processing Methods 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 238000005245 sintering Methods 0.000 description 6
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- 239000007921 spray Substances 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 150000004678 hydrides Chemical class 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000001182 laser chemical vapour deposition Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 125000002524 organometallic group Chemical group 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000004663 powder metallurgy Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 239000000443 aerosol Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000012993 chemical processing Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005323 electroforming Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000001513 hot isostatic pressing Methods 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 230000002706 hydrostatic effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004372 laser cladding Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000009768 microwave sintering Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000002490 spark plasma sintering Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
사파이어 기판 상에 GaN계 반도체층을 성장시킬 때 열팽창 계수의 차로 인해 기판의 휨 또는 깨짐 현상이 발생하는 것을 방지하여 우수한 특성을 갖는 반도체 발광 소자를 제조 하기 위한 본 발명의 일 측면에 따른 반도체 발광 소자의 제조 방법은, 사파이어 기판; 상기 사파이어 기판의 하면에 형성된 박막; 상기 사파이어 기판의 상면 상에 형성된 제1 GaN계 반도체층; 상기 제1 GaN계 반도체층 상에 형성된 활성층; 상기 활성층 상에 형성된 제2 GaN계 반도체층; 상기 활성층 및 상기 제2 GaN계 반도체층이 형성되지 않은 상기 제1 GaN계 반도체층 상에 형성된 제1 전극; 및 상기 제2 GaN계 반도체층 상에 형성된 제2 전극을 포함한다.The semiconductor light emitting device according to an aspect of the present invention for manufacturing a semiconductor light emitting device having excellent characteristics by preventing the occurrence of warpage or cracking of the substrate due to the difference in thermal expansion coefficient when growing the GaN-based semiconductor layer on the sapphire substrate The manufacturing method of the sapphire substrate; A thin film formed on a lower surface of the sapphire substrate; A first GaN-based semiconductor layer formed on an upper surface of the sapphire substrate; An active layer formed on the first GaN-based semiconductor layer; A second GaN-based semiconductor layer formed on the active layer; A first electrode formed on the first GaN-based semiconductor layer on which the active layer and the second GaN-based semiconductor layer are not formed; And a second electrode formed on the second GaN-based semiconductor layer.
Description
본 발명은 반도체 소자에 관한 것으로서 보다 상세하게는 질화물 반도체 발광소자에 관한 것이다.The present invention relates to a semiconductor device, and more particularly to a nitride semiconductor light emitting device.
질화물 반도체 발광소자는 자외선, 청색, 및 녹색 영역을 포괄하는 발광 영역을 가진다. 특히, GaN계 반도체 발광소자는 그 응용 분야에 있어서 청색/녹색 LED(Light Emitting Diode)의 광소자, MESFET (Metal Semiconductor Field Effect Transistor) 또는 HEMT (High Electron Mobility Transistors) 등의 고속 스위칭이나 고출력 소자인 전자소자에 응용되고 있다.The nitride semiconductor light emitting device has a light emitting area covering ultraviolet, blue, and green areas. In particular, GaN-based semiconductor light emitting device is a high-speed switching or high-output device, such as an optical element of a blue / green light emitting diode (LED), a metal semiconductor field effect transistor (MESFET) or a high electron mobility transistor (HEMT) in the application field It is applied to electronic devices.
이러한 GaN계 반도체 발광소자는 격자 정합이 되는 기판이 존재하지 않고, 격자 상수 및 열팽창 계수의 차이가 커서 양질의 질화물 반도체 박막 성장이 어렵기 때문에, 일반적으로 GaN 반도체 박막을 성장시키기 위해 사파이어(Al2O3) 기판을 주로 사용하고 있으며, 그 외에 탄화규소(SiC) 기판 또는 GaN 단결정 기판 등을 사용한다.Since GaN-based semiconductor light emitting devices do not have a substrate to be lattice matched and have a large difference in lattice constant and thermal expansion coefficient, it is difficult to grow a high quality nitride semiconductor thin film. Therefore, sapphire (Al2O3) is generally used to grow a GaN semiconductor thin film. The substrate is mainly used. In addition, a silicon carbide (SiC) substrate or a GaN single crystal substrate is used.
그러나, 사파이어 기판 위에 GaN을 성장시키는 경우 사파이어와 GaN의 열팽창 계수의 차이로 인해 사파이어와 GaN의 계면에서 응력이 집중되면서 사파이어 기판의 변형이 발생한다는 문제점이 있다.However, when GaN is grown on a sapphire substrate, a stress is concentrated at the interface between sapphire and GaN due to a difference in thermal expansion coefficients of sapphire and GaN, thereby deforming the sapphire substrate.
또한, 사파이어 기판은 현재 주로 2인치 기판이 사용되고 있으나, 수율 향상을 위해 3인치, 4인치, 6인치, 또는 8인치의 기판이 양산 혹은 개발 중에 있으며, 이와 같이 사파이어 기판의 직경이 증가함에 따라 열팽창 계수 차이로 인한 열응력에 야기되는 사파이어 기판의 변형은 더욱 심각해져 반도체 발광소자의 품질이 크게 저하될 수 있다는 문제점이 있다.In addition, the sapphire substrate is mainly used 2 inches substrate, but 3 inches, 4 inches, 6 inches, or 8 inches substrates are in mass production or development to improve the yield, and as the diameter of the sapphire substrate increases, the thermal expansion Deformation of the sapphire substrate caused by the thermal stress due to the coefficient difference is more serious, there is a problem that the quality of the semiconductor light emitting device can be significantly reduced.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 사파이어 기판 상에 GaN계 반도체층을 성장시킬 때 사파이어와 GaN간의 열팽창 계수 차이로 인한 기판의 변형이 발생하는 것을 방지하여 우수한 특성을 갖는 반도체 발광 소자 및 그 제조 방법을 제공하는 것을 그 기술적 과제로 한다.The present invention is to solve the above-described problems, a semiconductor light emitting device having excellent characteristics by preventing the deformation of the substrate due to the difference in thermal expansion coefficient between sapphire and GaN when growing the GaN-based semiconductor layer on the sapphire substrate and It is the technical problem to provide the manufacturing method.
상술한 목적을 달성하기 위한 본 발명의 일 측면에 따른 반도체 발광 소자는, 사파이어 기판; 상기 사파이어 기판의 하면에 형성된 박막; 상기 사파이어 기판의 상면 상에 형성된 제1 GaN계 반도체층; 상기 제1 GaN계 반도체층 상에 형성된 활성층; 상기 활성층 상에 형성된 제2 GaN계 반도체층; 상기 활성층 및 상기 제2 GaN계 반도체층이 형성되지 않은 상기 제1 GaN계 반도체층 상에 형성된 제1 전극; 및 상기 제2 GaN계 반도체층 상에 형성된 제2 전극을 포함한다.A semiconductor light emitting device according to an aspect of the present invention for achieving the above object, a sapphire substrate; A thin film formed on a lower surface of the sapphire substrate; A first GaN-based semiconductor layer formed on an upper surface of the sapphire substrate; An active layer formed on the first GaN-based semiconductor layer; A second GaN-based semiconductor layer formed on the active layer; A first electrode formed on the first GaN-based semiconductor layer on which the active layer and the second GaN-based semiconductor layer are not formed; And a second electrode formed on the second GaN-based semiconductor layer.
이때, 상기 박막은 상기 박막의 두께, 상기 박막이 형성되는 공정 온도, 및 상기 사파이어 기판의 변형 허용 값에 의해 결정되는 열팽창 계수를 가지는 물질로 형성되는 것을 특징으로 한다.In this case, the thin film is formed of a material having a coefficient of thermal expansion determined by the thickness of the thin film, the process temperature at which the thin film is formed, and the deformation tolerance value of the sapphire substrate.
상술한 목적을 달성하기 위한 본 발명의 다른 측면에 따른 반도체 발광 소자의 제조 방법은, 사파이어 기판의 하면에 박막을 형성하는 단계; 상기 사파이어 기판의 상면 상에 제1 GaN계 반도체층을 형성하는 단계; 상기 제1 GaN계 반도체층 상에 활성층을 형성하는 단계; 및 상기 활성층 상에 제2 GaN계 반도체층을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor light emitting device, including: forming a thin film on a bottom surface of a sapphire substrate; Forming a first GaN-based semiconductor layer on an upper surface of the sapphire substrate; Forming an active layer on the first GaN-based semiconductor layer; And forming a second GaN-based semiconductor layer on the active layer.
상기 박막은 를 만족하는 열팽창 계수를 가지는 물질로 형성하고, 여기서, CT는 열팽창 계수를 나타내고, +FD는 상기 사파이어 기판의 +방향 최대 변형 허용 값을 나타내며, -FD는 상기 사파이어 기판의 -방향 최대 변형 허용 값을 나타내고, TH는 상기 박막의 두께를 나타내며, 는 상기 박막이 형성되는 공정온도와 상온과의 차이값을 나타내고, a 내지 h는 미리 정해진 상수 값을 나타내는 것을 특징으로 한다.The thin film is Is formed of a material having a thermal expansion coefficient that satisfies, wherein CT represents a thermal expansion coefficient, + FD represents a maximum deformation allowable value in the + direction of the sapphire substrate, and -FD represents a maximum deformation allowable value in the -direction of the sapphire substrate. TH represents the thickness of the thin film, Represents a difference value between a process temperature at which the thin film is formed and a room temperature, and a to h represent a predetermined constant value.
상술한 목적을 달성하기 위한 본 발명의 다른 측면에 따른 반도체 발광 소자의 제조 방법은, 사파이어 기판의 상면 상에 제1 GaN계 반도체층을 형성하는 단계; 상기 사파이어 기판의 변형 여부를 판단하는 단계; 상기 사파이어 기판이 변형된 것으로 판단되면, 상기 사파이어 기판의 하면에 미리 정해진 물질을 이용하여 박막을 형성하는 단계; 상기 제1 GaN계 반도체층 상에 활성층을 형성하는 단계; 상기 활성층 상에 제2 GaN계 반도체층을 형성하는 단계; 상기 제1 GaN계 반도체층이 노출될 때까지 상기 활성층 및 상기 제2 GaN계 반도체층의 일부를 식각 하는 단계; 및 상기 활성층 및 상기 제2 GaN계 반도체층이 형성되지 않은 상기 제1 GaN계 반도체층 상에 제1 전극을 형성하고, 상기 제2 GaN계 반도체층 상에 제2 전극을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor light emitting device, including: forming a first GaN-based semiconductor layer on an upper surface of a sapphire substrate; Determining whether the sapphire substrate is deformed; If it is determined that the sapphire substrate is deformed, forming a thin film on a lower surface of the sapphire substrate using a predetermined material; Forming an active layer on the first GaN-based semiconductor layer; Forming a second GaN semiconductor layer on the active layer; Etching a portion of the active layer and the second GaN semiconductor layer until the first GaN semiconductor layer is exposed; And forming a first electrode on the first GaN-based semiconductor layer on which the active layer and the second GaN-based semiconductor layer are not formed, and forming a second electrode on the second GaN-based semiconductor layer. .
본 발명에 따르면, 사파이어 기판의 상면 상에 GaN계 반도체층을 형성함에 있어서 사파이어 기판의 하면에 사파이어보다 열팽창 계수가 작은 물질을 이용하여 박막을 형성하거나 적어도 하나의 홈을 형성함으로써 GaN계 반도체층과 사파이어 기판 간의 열팽창 계수의 차로 인한 사파이어 기판의 변형 발생을 방지할 수 있고, 이로 인해 우수한 특성을 갖는 반도체 발광소자를 제조할 수 있다는 효과가 있다.According to the present invention, in forming a GaN-based semiconductor layer on the upper surface of the sapphire substrate, a GaN-based semiconductor layer and at least one groove are formed on the lower surface of the sapphire substrate by using a material having a smaller coefficient of thermal expansion than the sapphire. The occurrence of deformation of the sapphire substrate due to the difference in thermal expansion coefficient between the sapphire substrates can be prevented, thereby producing a semiconductor light emitting device having excellent characteristics.
도 1은 본 발명의 제1 실시예에 따른 반도체 발광소자의 구조를 보여주는 도면.
도 2는 본 발명에 따른 박막의 열팽창 계수 변화에 따른 기판의 변위에 대한 수치해석에 이용된 온도 곡선을 보여주는 도면.
도 3 내지 도 11은 본 발명에 따른 박막의 열팽창 계수 변화에 따른 기판의 변위에 대한 수치해석 결과를 보여주는 도면.
도 12는 본 발명의 제2 실시예에 따른 반도체 발광소자의 구조를 보여주는 도면.
도 13은 본 발명의 제1 실시예에 따른 반도체 발광소자의 제조 방법을 보여주는 도면.
도 14는 본 발명의 제2 실시예에 따른 반도체 발광소자의 제조 방법을 보여주는 도면.
도 15는 본 발명에 따라 사파이어 기판의 변형 여부 판단 방법을 보여주는 도면.1 is a view showing the structure of a semiconductor light emitting device according to a first embodiment of the present invention.
2 is a view showing the temperature curve used in the numerical analysis of the displacement of the substrate according to the change in the coefficient of thermal expansion of the thin film according to the present invention.
3 to 11 is a view showing the numerical results of the displacement of the substrate according to the thermal expansion coefficient change of the thin film according to the present invention.
12 is a view showing the structure of a semiconductor light emitting device according to the second embodiment of the present invention.
13 is a view showing a method of manufacturing a semiconductor light emitting device according to the first embodiment of the present invention.
14 is a view showing a method of manufacturing a semiconductor light emitting device according to the second embodiment of the present invention.
15 is a view showing a method for determining whether the sapphire substrate is deformed according to the present invention.
이하 첨부된 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 제1 실시예에 따른 반도체 발광소자의 구조를 보여주는 도면이다. 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 발광소자(100)는 기판(110), 기판(110)의 하면에 형성된 박막(112), N형 GaN 반도체층(120), 활성층(130), P형 GaN 반도체층(140), 투명전극층(150), P형 전극(160), 및 N형 전극(170)을 포함한다.1 is a view showing the structure of a semiconductor light emitting device according to a first embodiment of the present invention. As shown, the semiconductor
기판(110)은 그 위에 성장되는 GaN계 반도체 물질의 결정과 결정구조가 동일하면서 격자정합을 이루는 상업적인 기판이 존재하지 않기 때문에 격자정합을 고려하여 사파이어 기판(Sapphire Substrate)이 사용된다.Since the
사파이어 기판은 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 방향의 격자상수가 13.001Å, a축 방향으로는 4.765Å의 격자간 거리를 가지며, 사파이어 C(0001)면, A(1120)면, R(1102)면 등이 사용된다.The sapphire substrate is a Hexa-Rhombo R3c symmetric crystal with a lattice constant of 13.001Å in the c-axis direction and 4.765Å in the a-axis direction. A (1120) plane, an R (1102) plane, and the like are used.
이러한 사파이어 기판의 C 면의 경우 비교적 GaN계 반도체 물질의 성장이 용이하며 고온에서 안정하기 때문에, 청색 또는 녹색 발광소자용 기판으로 사파이어 기판이 주로 사용된다.In the C plane of the sapphire substrate, since the GaN-based semiconductor material is relatively easy to grow and stable at high temperature, the sapphire substrate is mainly used as a substrate for a blue or green light emitting device.
한편, 본 발명에 따른 반도체 발광소자(100)는, 기판(110)을 구성하는 사파이어(Al2O3)와 상기 기판(110) 상에 형성되는 GaN계 반도체층(120, 140)의 열팽창 계수 차이로 인한 기판(110)의 변형을 방지하기 위해 기판(110)의 하면에 박막(112)이 형성되어 있다.Meanwhile, in the semiconductor
일 실시예에 있어서, 박막(112)은 상기 박막(112)이 형성되는 공정 온도, 상기 기판(110)의 변형 허용 변위, 및 상기 박막(112)의 두께를 고려하여 결정된 열팽창 계수를 가지는 물질로 형성된다.In one embodiment, the
이하에서는 상기 박막(112)을 형성하는데 이용되는 물질의 열팽창 계수를 다양한 수치해석 예가 도시된 도 2 내지 도 11을 이용하여 설명하기로 한다.Hereinafter, the thermal expansion coefficient of the material used to form the
상기 수치해석의 예를 설명하기에 앞서 상기 수치해석에 이용된 재료들의 물성 및 수치해석 방법에 대해 간략히 설명한다.Prior to explaining the numerical example, the physical properties and numerical methods of the materials used in the numerical analysis will be briefly described.
먼저, 수치해석에 이용된 재료들의 물성 특성은 아래의 표 1과 같다.First, the properties of the materials used in the numerical analysis are shown in Table 1 below.
본 발명의 수치해석에서는 3차원 모델을 축대칭을 이용하여 Axisymmetric하게 유한요소 모델을 정의하여 해석을 수행하였다. 온도 차이에 의해 발생하는 변위를 열응력 해석을 통해 계산하였으며, 기판(110)의 중심에서 가장자리 끝까지의 두께 방향 변위를 결과 값으로 정의하였다.In the numerical analysis of the present invention, the finite element model is defined in the axisymmetric manner using the axis symmetry and the analysis is performed. The displacement caused by the temperature difference was calculated through thermal stress analysis, and the displacement in the thickness direction from the center to the edge of the
본 수치해석의 온도 곡선은 도 2와 같다. 여기서, Step 1의 초기 온도는 기판(110) 하면에 적층 되는 박막의 공정 온도에 따라 정의된다. 그리고 GaN계 반도체층은 1080℃에서 성장하며, 성장할 때는 기판(110)의 변형을 야기시키지 않는 것으로 가정하였다. 본 수치해석에서 기판(110)의 최종 변위는 Step 1에서의 변위와 Step 2에서의 변위를 더하여 산출하였다. The temperature curve of this numerical analysis is shown in FIG. Here, the initial temperature of
도 3은 기판(110)의 직경이 2인치일 때, 상기 박막(112)을 20℃의 공정온도에서 형성하는 경우 열팽창 계수의 변화에 따른 기판의 변위를 박막(112)의 두께(2㎛, 3㎛, 및 4㎛) 별로 보여주는 도면이고, 도 4는 상기 박막(112)을 260℃의 공정온도에서 형성하는 경우 열팽창 계수의 변화에 따른 기판의 변위를 박막(112)의 두께 별로 보여주는 도면이며, 도 5는 상기 박막(112)을 500℃의 공정온도에서 형성하는 경우 열팽창 계수의 변화에 따른 기판의 변위를 박막(112)의 두께 별로 보여주는 도면이다.3 shows that when the diameter of the
도 3에서, (a)는 박막(112)을 20℃의 공정온도에서 형성시킨 기판(110)이 GaN계 반도체층의 성장 온도인 1080℃로 승온할 때 발생되는 변위를 나타내고, (b)는 GaN계 반도체층이 박막(112)이 형성되지 않은 기판(110) 상에 형성된 후 상온으로 냉각될 때 발생하는 변위를 나타내는 것이며, (c) 및 (d)는 (a)와 (b)의 변위를 더해 구한 기판의 최종적인 변위를 보여주는 그래프이다.In FIG. 3, (a) shows a displacement generated when the
도 3의 (a)에서 도시된 바와 같이, 박막(112)의 열팽창 계수가 2.45e-6/℃에서 9.87e-6/℃까지 증가함에 따라 기판(110)의 변위는 0에 접근하고, 열팽창 계수가 9.87e-6/℃이상이 됨에 따라 기판(110)의 변위도 점점 커진다는 것을 알 수 있다. 특히, 이러한 경향은 박막(112)의 두께가 두꺼울수록 커진다는 것을 알 수 있다.As shown in FIG. 3A, as the coefficient of thermal expansion of the
이에 반해, 도 3의 (b)에 도시된 열팽창 계수에 따른 기판(110)의 변위는 도 3의 (a)에 도시된 것과 반대의 경향을 보인다는 것을 알 수 있고, 박막(112)의 두께에 대한 경향은 도 3의 (a)에 도시된 것과 동일하다는 것을 알 수 있다.On the contrary, it can be seen that the displacement of the
한편, 도 3의 (c) 및 (d)에서는 기판(110)의 최종 변위가 박막(112)의 두께와 열팽창 계수의 변화에 큰 차이를 보이지 않음을 알 수 있다. 이는 승온 온도 차이와 냉각 온도 차이가 동일하기 때문이다.Meanwhile, in FIGS. 3C and 3D, it can be seen that the final displacement of the
한편, 도 4의 경우 각 도면을 도 3의 각 도면들과 비교할 때, 도 3의 각 도면에 도시된 결과에 비해 기판(110) 변위의 변화량이 크다는 것을 알 수 있다.On the other hand, in the case of FIG. 4, when comparing each drawing with each drawing of FIG. 3, it can be seen that the amount of change in displacement of the
도 5의 경우 도 3 및 도 4의 각 도면들과 비교할 때, 열팽창 계수의 변화에 따른 기판(110)의 변위뿐만 아니라 박막(112)의 두께 변화에 따른 기판(110) 변위의 변화량도 가장 크다는 것을 알 수 있다.In the case of FIG. 5, when compared with the drawings of FIGS. 3 and 4, not only the displacement of the
상기 실험 결과들을 종합하여 볼 때, 박막(112)을 주어진 공정온도에서 형성시킨 기판(110)이 GaN계 반도체층의 성장 온도인 1080℃로 승온할 때 발생되는 변위(이하, '제1 변위'라 함)는 아래의 수학식 1과 같이 정의할 수 있고, GaN계 반도체층이 박막(112)이 형성되지 않은 기판(110) 상에 형성된 후 상온으로 냉각될 때 발생하는 변위(이하, '제2 변위' 라 함)는 수학식 2와 같이 정의할 수 있다.Based on the above experimental results, the displacement generated when the
수학식 1에서, TH는 박막(112)의 두께를 나타내고, CT는 열팽창 계수를 나타내며, 공정온도란 상기 박막(112)이 형성되는 공정에서의 온도를 나타내며, 기준온도란 미리 정해져 있는 온도의 기준 값(예컨대, 상온)을 나타낸다.In
따라서, 기판(110)의 최종적인 변위(이하, '제3 변위'라 함)는 상기 제1 변위와 상기 제2 변위의 합이므로 아래의 수학식 3과 같이 정의될 수 있고, 이를 정리하면 아래의 수학식 4와 같이 정의될 수 있다.Therefore, since the final displacement (hereinafter, referred to as 'third displacement') of the
다음으로, 도 6은 기판(110)의 직경이 4인치일 때, 상기 박막(112)을 20℃의 공정온도에서 형성하는 경우 열팽창 계수의 변화에 따른 기판의 변위를 박막(112)의 두께(2㎛, 3㎛, 및 4㎛) 별로 보여주는 도면이고, 도 7은 상기 박막(112)을 260℃의 공정온도에서 형성하는 경우 열팽창 계수의 변화에 따른 기판의 변위를 박막(112)의 두께 별로 보여주는 도면이며, 도 8은 상기 박막(112)을 500℃의 공정온도에서 형성하는 경우 열팽창 계수의 변화에 따른 기판의 변위를 박막(112)의 두께 별로 보여주는 도면이다.Next, when the diameter of the
도 6 내지 도 에 도시된 실험 결과들을 종합하여 보면 제1 변위는 아래의 수학식 5와 같이 정의할 수 있고, 제2 변위는 수학식 6과 같이 정의할 수 있으며, 제3 변위는 수학식 7 및 수학식 8과 같이 정의할 수 있다.6 to FIG. 6, the first displacement may be defined as Equation 5 below, the second displacement may be defined as
또한, 도 9는 기판(110)의 직경이 6인치일 때, 상기 박막(112)을 20℃의 공정온도에서 형성하는 경우 열팽창 계수의 변화에 따른 기판의 변위를 박막(112)의 두께(2㎛, 3㎛, 및 4㎛) 별로 보여주는 도면이고, 도 10은 상기 박막(112)을 260℃의 공정온도에서 형성하는 경우 열팽창 계수의 변화에 따른 기판의 변위를 박막(112)의 두께 별로 보여주는 도면이며, 도 11은 상기 박막(112)을 500℃의 공정온도에서 형성하는 경우 열팽창 계수의 변화에 따른 기판의 변위를 박막(112)의 두께 별로 보여주는 도면이다.In addition, FIG. 9 illustrates that when the
도 9 내지 도 11에 도시된 실험 결과들을 종합하여 보면 제1 변위는 아래의 수학식 9와 같이 정의할 수 있고, 제2 변위는 수학식 10과 같이 정의할 수 있으며, 제3 변위는 수학식 11 및 수학식 12와 같이 정의할 수 있다.9 to 11, the first displacement may be defined as Equation 9 below, the second displacement may be defined as Equation 10, and the third displacement may be defined as Equation 10 below. 11 and (12).
한편, 상기 수학식 4에서 정의된 제3 변위의 함수 식을 열팽창 계수(CT)에 관한 식으로 다시 정리한 후, 제3 변위를 FD로 표기하고, 각 수학식에서의 상수 값을 문자(a 내지 h)로 대체하면, 아래의 수학식 13과 같이 박막(112)을 형성하는데 이용되는 물질의 열팽창 계수를 상기 박막(112)의 공정 온도, 두께, 및 기판(110)의 변형 허용 변위에 관한 함수로 정의할 수 있다.On the other hand, after rearranging the function expression of the third displacement defined in the above equation (4) by the equation for the coefficient of thermal expansion (CT), the third displacement is expressed as FD, and the constant value in each equation is represented by the letters a to h), the coefficient of thermal expansion of the material used to form the
수학식 13에서, -FD는 제3 변위의 -방향 최대 변위값이고 +FD는 제3 변위의 +방향 최대 변위값이며, TH는 상기 박막(112)의 두께를 나타내며, 는 상기 박막(112)이 형성되는 공정온도와 기준온도와의 차이값을 나타내고, a는 -7.69696e3, b는 -0.0307537, c는 7.59885e-2, d는 2.97162e-6, e는 8.4e4, f는 7.33333, g는 -0.75, h는 -0.03522를 나타낸다.In Equation 13, -FD is the maximum displacement value in the-direction of the third displacement and + FD is the maximum displacement value in the + direction of the third displacement, TH represents the thickness of the
한편, 수학식 13에서 상수 값(a 내지 h)만을 조정하면 상기 수학식 8 및 수학식 12에 기재된 제3 변위도 수학식 13과 동일한 형태로 표현할 수 있다는 것을 알 수 있다.On the other hand, it can be seen that by adjusting only the constant values a to h in Equation 13, the third displacement described in Equations 8 and 12 can also be expressed in the same form as in Equation 13.
이와 같이, 본 발명에 따른 박막(112)을 형성하는 데 이용되는 물질의 열팽창 계수를 상기 수학식 13을 이용하여 기판(110)의 직경, 박막(112)의 공정 온도, 및 박막(112)의 두께를 변화시켜가면서 산출한 값이 아래의 표 2에 도시되어 있다. 아래의 표 2에서는 제3 변위의 -방향 최대 변위값은 -0.020mm이고 제3 변위의 +방향 최대 변위값은 +0.020mm인 것으로 가정하였을 때의 결과이다.As described above, the thermal expansion coefficient of the material used to form the
다시 도 1을 참조하면, 본 발명에 따른 반도체 발광소자는 버퍼층(미도시) 및 도핑하지 않은 반도체층(미도시) 중 적어도 하나를 더 포함할 수 있다.Referring back to FIG. 1, the semiconductor light emitting device according to the present invention may further include at least one of a buffer layer (not shown) and an undoped semiconductor layer (not shown).
버퍼층은 기판(110)과 N형 GaN계 반도체층(120)간의 격자 상수 차이를 줄이기 위해 기판(110)과 N형 GaN계 반도체층(120) 사이에 형성되는 것으로서, 이러한 버퍼층은 저온 GaN나 AlN를 이용하여 형성될 수 있다.The buffer layer is formed between the
도핑하지 않은 반도체층은 버퍼층 상에 형성되는 것으로서 GaN계로 형성될 수 있다. 이러한 도핑하지 않은 반도체층은 예컨대, 1100℃의 성장온도에서 버퍼층 상에 NH3와 트리메탈갈륨(TMGa)을 공급함으로써 형성할 수 있다.The undoped semiconductor layer is formed on the buffer layer and may be formed of GaN. Such an undoped semiconductor layer may be formed, for example, by supplying NH 3 and trimetalgallium (TMGa) on the buffer layer at a growth temperature of 1100 ° C.
N형 GaN계 반도체층(120)은 기판(110) 상에 형성되는데, 대표적인 GaN계 반도체 물질로는 GaN, AlGaN, InGaN, AlInGaN 등이 있다. N형 GaN계 반도체층(120)의 도핑에 사용되는 불순물로는 Si가 이용될 수 있다.The N-type GaN-based
이러한 N형 GaN계 반도체층(120)은, 상술한 반도체 물질을 유기금속 화학기상증착법(Metal Organic Chemical Vapor Deposition: MOCVD), 분자빔 에피성장법(Molecular Beam Epitaxy: MBE), 또는 하이드라이드 기상증착법(Hydride Vapor Phase Epitaxy: HVPE)과 같은 증착공정을 사용하여 기판(110) 상에 성장시킴으로써 형성된다.The N-type GaN-based
활성층(130)은 빛을 발광하기 위한 층으로서, 통상 InGaN층을 우물로 하고, (Al)GaN층을 장벽층(Barrier Layer)으로 하여 성장시켜 다중양자우물구조(MQW)를 형성함으로써 이루어진다. 청색 발광다이오드에서는 InGaN/GaN 등의 다중 양자 우물 구조, 자외선 발광다이오드에서는 GaN/AlGaN, InAlGaN/InAlGaN, 및 InGaN/AlGaN 등의 다중 양자 우물 구조가 사용되고 있다.The
활성층(130)의 효율 향상과 관련하여, In 또는 Al의 조성비율을 변화시킴으로써 빛의 파장을 조절하거나, 활성층(130) 내의 양자 우물의 깊이, 활성층(130)의 수, 두께 등을 변화시킴으로써 반도체 발광소자(100)의 내부 양자 효율을 향상시킬 수 있다.Regarding the improvement of the efficiency of the
이러한 활성층(130)은 상술한 N형 GaN계 반도체층(120)과 같이 유기금속 화학기상증착법, 분자빔 에피 성장법 또는 하이드라이드 기상증착법과 같은 증착공정을 사용하여 N형 GaN계 반도체층(130) 상에 형성될 수 있다.The
P형 GaN계 반도체층(140)은 활성층(130) 상에 형성되는데, 대표적인 GaN 계 반도체 물질로는 상술한 바와 같이 GaN, AlGaN, InGaN, AlInGaN 등이 있다. P형 GaN계 반도체층(140)의 도핑에 사용되는 불순물로는 Mg가 이용될 수 있다.The P-type GaN-based
상술한 P형 GaN계 반도체층(140)은, 상술한 반도체 물질을 유기금속 화학기상증착법, 분자빔 에피 성장법 또는 하이드라이드 기상증착법과 같은 증착공정을 사용하여 활성층(130) 상에 성장시킴으로써 형성된다.The P-type GaN-based
투명전극층(150)은 P형 GaN계 반도체층(140) 상에 형성된다. 이러한 투명전극층(150)은 비교적 높은 에너지밴드갭을 갖는 P형 GaN계 반도체층(140)과의 접촉저항을 낮추는데 적절하면서 동시에 활성층(130)에서 생성되는 광이 상부로 방출되기 위해 양호한 투광성을 갖는 물질로 형성되는 것이 바람직하다.The
일반적으로 투명전극층(150)은 얇은 Ni/Au의 이중층 구조를 주로 사용하거나, 양호한 투광성을 확보하기 위해 산화인듐주석(ITO)을 재료로 사용할 수 있다. 투명전극층(150)은 화학기상증착법(Chemical Vapor Deposition: CVD) 및 전자빔 증발법(E-beam evaporator)과 같은 증착방법이나 스퍼터링(Sputtering) 등의 공정에 의해 형성될 수 있으며, 오믹(Ohmic) 접합의 특성을 향상시키기 위해서 약 400 내지 900℃의 온도에서 열처리될 수 있다.In general, the
P형 전극(160)은 투명전극층(150) 상에 형성된다. 이러한 P형 전극(160)은, 일반적으로 Au 또는 Au를 함유한 합금을 재료로 하여 전자빔 증발법과 같은 증착방법이나 스퍼터링 등의 공정에 의해 형성될 수 있다.The P-
N형 전극(170)은 메사 식각(Mesa Etching)된 N형 GaN계 반도체층(120) 상에 Ti, Cr, Al, 및 Au로 구성된 그룹으로부터 선택된 물질로 이루어진 단일층 또는 복수층으로 형성될 수 있다. 이러한 N형 전극(170)은 전자빔 증발법과 같은 증착방법 또는 스퍼터링 등의 공정에 의해 N형 GaN계 반도체층(120) 상에 형성될 수 있다.The N-
도 12는 본 발명의 제2 실시예에 따른 반도체 발광소자의 구조를 보여주는 도면이다. 도시된 바와 같이, 본 발명의 제2 실시예에 따른 반도체 발광소자(200)는 기판(210)에 적어도 하나의 홈(214)이 형성되어 있다는 점을 제외하고는 제1 실시예에 따른 반도체 발광소자(100)와 동일하므로, 이하에서는 이러한 차이점에 대해서만 구체적으로 설명하기로 한다.12 is a view showing the structure of a semiconductor light emitting device according to the second embodiment of the present invention. As shown, the semiconductor
도 12에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 반도체 발광소자(200)는 기판(210)을 구성하는 사파이어와 상기 기판(210) 상에 형성되는 GaN계 반도체층(220, 240)의 열팽창 차이로 인한 기판(210)의 변형을 방지하기 위해 기판(110)의 하면에 적어도 하나의 홈(214)이 형성되어 있고, 이러한 적어도 하나의 홈(214)을 포함하는 기판(210)의 하면 전체에 박막(212)에 형성되어 있다.As shown in FIG. 12, the semiconductor
이를 통해, 기판(210)의 변형 발생을 최소화할 수 있게 된다.Through this, it is possible to minimize the occurrence of deformation of the
상술한 제2 실시예에 따른 반도체 발광소자(200)에 있어서는, 박막(212)이 적어도 하나의 홈(214)을 포함하는 기판(210)의 하면 전체에 형성되는 것으로 기재하였지만, 변형된 실시예에 있어서는 박막(212)은 기판(210)의 하면 중 홈(214)이 형성되어 있지 않은 영역에만 형성되어 있거나, 기판(210)의 하면에는 적어도 하나의 홈(214)만이 형성되고 박막(212)은 형성되지 않을 수도 있을 것이다. In the semiconductor
이하에서는 도 13 및 도 14를 참조하여 본 발명에 따른 반도체 발광소자의 제조방법에 대해 설명한다.Hereinafter, a method of manufacturing a semiconductor light emitting device according to the present invention will be described with reference to FIGS. 13 and 14.
도 13a 내지 도 13e는 본 발명의 제1 실시예에 따른 반도체 발광소자의 제조방법을 보여주는 도면이다.13A to 13E are views illustrating a method of manufacturing a semiconductor light emitting device according to the first embodiment of the present invention.
먼저, 도 13a를 참조하면, 기판(110)의 하면에 박막(112)을 형성한다. 이때, 박막(112)은 상기 수학식 13의해 결정되는 열팽창 계수를 가지는 물질을 이용하여 형성할 수 있다. 이러한 열팽창 계수에 대해서는 상기 도 1에 도시된 박막(112)에 관한 부분에서 이미 설명하였으므로 구체적인 설명은 생략하기로 한다.First, referring to FIG. 13A, a
한편, 이러한 박막(112)은 분말 야금법(Powder Metallurgy Process), 분사 방법(Spray), 또는 증착법(Deposition) 등을 포함하는 다양한 방법을 이용하여 형성할 수 있다.The
이때, 분말 야금법에는 액상 소결법(Sol-Gel 방법), 고상 상태의 분말을 이용한 소결법(상압 소결법: Perssureless Sinterting), 가압 소결법(Hot Pressing), 정수압 소결법(Hot Isostatic Pressing), 방전 플라즈마 소결법(Spark Plasma Sintering), 극초단파 소결법(Microwave Sintering) 등이 있다.At this time, the powder metallurgy method is a liquid sintering method (Sol-Gel method), a sintering method using a powder in the solid state (atmospheric sintering method: Perssureless Sinterting), pressure sintering method (Hot Pressing), hydrostatic sintering method (Hot Isostatic Pressing), discharge plasma sintering method (Spark Plasma Sintering) and Microwave Sintering.
또한, 분사 방법에는 플라즈마 분사법(Plasma Spray), 용사법(Thermal Spray), 레이저 클래딩(Laser Cladding), 전기 주조법(Electroforming Process), NPDS(Nano Particle Deposition System), Aerosol Deposition 등이 있다.In addition, the spray method includes a plasma spray method, a thermal spray method, a laser cladding, an electroforming process, a nano particle deposition system (NPDS), an aerosol deposition, and the like.
또한, 증착법에는 물리 증착법(Physical Vapor Deposition), 화학 증착법(Chemical Vapor Deposition), 레이저 화학 증착법(LCVD) 등이 있다.In addition, vapor deposition methods include physical vapor deposition (Physical Vapor Deposition), chemical vapor deposition (Chemical Vapor Deposition), laser chemical vapor deposition (LCVD).
이와 같이, 본 발명은 기판(110)의 하면에 박막(112)을 형성함으로써 기판(110) 상에 N형 GaN계 반도체층(120)의 형성으로 인해 발생되는 기판의 변형을 방지할 수 있게 된다.As described above, according to the present invention, the
한편, 상술한 실시예에 있어서는, 기판(110)의 변형을 방지하기 위해 기판(110)의 하면에 박막(112)만을 형성하는 것으로 기재하였지만, 변형된 실시예에 있어서는, 기판(110)의 변형을 보다 완벽하게 방지하기 위해 도 13b에 도시된 바와 같이 기판(110)의 하면에 적어도 하나의 홈(314)을 형성한 후 적어도 하나의 홈(314)을 포함하는 기판(110)의 하면 전체에 박막(112)을 형성할 수도 있다.Meanwhile, in the above-described embodiment, only the
이때, 적어도 하나의 홈(314)은 드릴링 또는 밀링과 같은 기계적 가공을 이용하여 형성하거나, 에칭 또는 화확적 연마와 같은 화학적 가공을 이용하여 형성하거나, 포토 에칭과 같은 광화학적 가공을 이용하여 형성하거나, 전해연마와 같은 전기화학적 가공을 이용하여 형성하거나, 방전가공, 전자빔 가공, 이온가공, 플라즈마 아크 가공과 같은 전기적 가공을 이용하여 형성하거나, 레이저 가공과 같은 광학적 가공을 이용하여 형성할 수 있다.In this case, the at least one groove 314 is formed by using a mechanical processing such as drilling or milling, by using a chemical processing such as etching or chemical polishing, or by using a photochemical processing such as photo etching. It may be formed using electrochemical processing such as electropolishing, or by electrical processing such as electric discharge machining, electron beam processing, ion processing, plasma arc processing, or optical processing such as laser processing.
다른 실시예에 있어서는, 기판(110)의 변형을 방지하기 위해 박막(112)을 형성하는 대신에 기판(110)의 하면에 적어도 하나의 홈(314)만을 형성할 수도 있을 것이다.In another embodiment, at least one groove 314 may be formed on the bottom surface of the
이하에서는 설명의 편의를 위해 기판(110)의 변형을 방지하기 위해 기판(110)의 하면에 박막(112)만이 형성된 것으로 가정하여 설명하기로 한다.In the following description, it is assumed that only the
다음으로, 도 13c에 도시된 바와 같이, 하면에 박막(112)이 형성되어 있는 기판(110) 상에 N형 GaN계 반도체층(120)을 형성한다. 도 13c에서는 기판(110) 상에 N형 GaN계 반도체층(120)이 직접 형성되는 것으로 기재하였지만 변형된 실시예에 있어서는, 기판(110)과 N형 GaN계 반도체층(120) 사이에 버퍼층(미도시) 및 도핑하지 않은 반도체(미도시) 중 적어도 하나의 층이 추가로 형성될 수도 있다.Next, as shown in FIG. 13C, an N-type GaN-based
다음으로, 도 13d에 도시된 바와 같이, N형 GaN계 반도체층(120) 상에 활성층(130), P형 GaN계 반도체층(140)을 순차적으로 형성한 후, P형 GaN계 반도체층(140)의 전면에 투명전극층(150)을 도포한다.Next, as shown in FIG. 13D, the
다음으로, 도 13e에 도시된 바와 같이, N형 전극 형성을 위해 N형 GaN계 반도체층(120)까지 메사 식각(Mesa Etching)을 실시하고, 투명전극층(150) 상에는 P형 전극(160)을 형성하고, 메사 식각된 N형 GaN계 반도체층(120)상에는 N형 전극(170)을 형성한다.Next, as shown in FIG. 13E, Mesa etching is performed to the N-type GaN-based
상기 기판(110), 버퍼층(미도시), 도핑하지 않은 반도체층(미도시), N형 GaN계 반도체층(120), 활성층(130), 및 P형 GaN계 반도체층(140), 투명전극층(150), P형 전극(160), 및 N형 전극(170)에 대한 설명은 상술한 도 1의 설명 부분에서 상세히 설명하였으므로 구체적인 설명은 생략하기로 한다.The
마지막으로, 도시하지는 않았지만, 래핑(Lapping)과 폴리싱(Polishing) 공정을 통해 기판을 박막화(Thinning)한 후, 레이저 또는 다이아몬드를 이용하여 반도체 발광소자를 절단(Scribe)함으로써 개별 칩으로 분리한다.Finally, although not shown, the substrate is thinned through lapping and polishing, and then separated into individual chips by cutting the semiconductor light emitting device using a laser or diamond.
상술한 실시예들에서는 본 발명이 P형 전극과 N형 전극이 동일한 평면상에 형성되는 수평형 구조의 반도체 발광소자에 적용되는 것으로 설명하였지만, 본 발명은 P형 전극과 N형 전극이 수직 방향으로 형성되는 수직형 구조의 반도체 발광소자에 대해서도 적용할 수 있다. 이하에서는 본 발명이 수직형 반도체 발광소자에 대해 적용되는 실시예를 도 14를 참조하여 설명한다.In the above-described embodiments, the present invention has been described as being applied to a semiconductor light emitting device having a horizontal structure in which the P-type electrode and the N-type electrode are formed on the same plane. The present invention can also be applied to a semiconductor light emitting device having a vertical structure which is formed as follows. Hereinafter, an embodiment in which the present invention is applied to a vertical semiconductor light emitting device will be described with reference to FIG. 14.
도 14a 내지 도 14g는 본 발명의 제2 실시예에 따른 반도체 발광소자의 제조방법을 보여주는 도면이다.14A to 14G are views illustrating a method of manufacturing a semiconductor light emitting device according to the second embodiment of the present invention.
도 14a에 도시된 바와 같이, 기판(510)의 하면에 상기 수학식 11에서 정의된 열팽창 계수를 가지는 물질을 이용하여 박막(512)을 형성한다. 기판(510)의 하면에 박막(512)을 형성하는 방법은 상술한 도 13a에서의 설명한 방법과 동일하므로 구체적인 설명은 생략하기로 한다.As shown in FIG. 14A, a
한편, 도 14b에 도시된 바와 같이 제2 실시예에 따른 반도체 발광소자 제조 방법은 상술한 도 13b에 도시된 것과 동일하게 기판(510)의 변형을 더욱 완벽하게 방지하기 위해, 기판(510)의 하면에 적어도 하나의 홈(514)을 형성한 후 적어도 하나의 홈(514)을 포함하는 기판(510)의 하면 전체에 박막(512)을 형성하거나, 박막(512)을 형성하지 않고 기판(510)의 하면에 적어도 하나의 홈(514)만을 형성할 수도 있을 것이다.Meanwhile, as shown in FIG. 14B, the method of manufacturing the semiconductor light emitting device according to the second exemplary embodiment of the
다음으로, 도 14c에 도시된 바와 같이, 기판(510)의 상면 상에 N형 GaN계 반도체층(520)을 형성한다.Next, as shown in FIG. 14C, an N-type GaN-based
이때, 기판(510)과 N형 GaN계 반도체층(520) 사이에 버퍼층(미도시)이 추가로 형성될 수도 있다.In this case, a buffer layer (not shown) may be further formed between the
다음으로, 도 14d에 도시된 바와 같이, N형 GaN계 반도체층(520) 상에 활성층(530) 및 P형 GaN계 반도체층(540)을 형성하고, P형 GaN계 반도체층(540) 상에 P형 전극(550)을 형성한다.Next, as shown in FIG. 14D, the
다음으로, 도 14e에 도시된 바와 같이, P형 전극(550) 상에 구조 지지층(560)을 형성한다. 이때, 구조 지지층(560)은 금속과 같은 재질로 형성될 수 있다.Next, as shown in FIG. 14E, the
다음으로, 도 14f에 도시된 바와 같이, LLO(Laser Lift OFF) 공정을 이용하여 N형 GaN계 반도체층(520)으로부터 기판(500)을 제거하여, 상기 N형 GaN계 반도체층(520)의 표면을 노출시킨다.Next, as shown in FIG. 14F, the substrate 500 is removed from the N-type GaN-based
이후, 도 14g에 도시한 바와 같이, 노출된 N형 GaN계 반도체층(520) 상에 N형 전극(570)을 형성한다.Thereafter, as illustrated in FIG. 14G, an N-
상술한 실시예에 있어서는, 기판의 변형 여부에 관계없이 기판의 하면에 박막을 형성하는 것으로 기재하였지만, 변형된 실시예에 있어서는 기판 상에 GaN계 반도체층의 형성으로 인해 기판의 변형이 발생하는지 여부를 판단하여 기판이 변형된 것으로 판단되는 경우에 한하여 박막을 형성할 수도 있을 것이다.In the above-described embodiment, the thin film is formed on the lower surface of the substrate regardless of whether the substrate is deformed. In the modified embodiment, the deformation of the substrate occurs due to the formation of the GaN-based semiconductor layer on the substrate. The thin film may be formed only when it is determined that the substrate is deformed.
이러한 경우, 먼저, 기판 상에 반도체층을 형성한 후 기판의 변형 여부를 판단하게 되는데 이때 기판이 변형 여부는 도 15에 도시된 방법을 이용하여 판단할 수 있다. In this case, first, the semiconductor layer is formed on the substrate, and then it is determined whether the substrate is deformed. At this time, whether the substrate is deformed may be determined using the method illustrated in FIG. 15.
도 15는 본 발명에 따른 기판의 변형 여부 판단 방법을 보여주는 도면이다.15 is a view illustrating a method of determining whether a substrate is deformed according to the present invention.
도 15a에 도시된 바와 같이, N형 GaN계 반도체층(120)이 형성된 기판(110)을 기판의 변형 여부를 판단할 수 있는 스테이지(400) 상에 안착시킨 후, 스테이지(400)의 표면에서 N형 GaN계 반도체층(120)의 표면 상의 제1 지점(410)까지의 높이(H1)와 스테이지(400)의 표면에서 N형 GaN계 반도체층(120)의 표면 상의 제2 지점(420)까지의 높이(H2)를 결정한다.As shown in FIG. 15A, the
이때, 높이 H1과 H2는 다음과 같은 방법으로 결정한다. 먼저 탐침(미도시)을 이용하여 스테이지(400)에 N형 GaN계 반도체층(120)이 형성된 기판(110)이 안착되지 않았을 때 스테이지(400) 표면까지의 높이를 측정하여 기준값을 설정한다.At this time, the heights H1 and H2 are determined in the following manner. First, when the
이후, 스테이지(400)에 N형 GaN계 반도체층(120)이 형성된 기판(110)을 안착시킨 후 탐침을 이용하여 제1 지점까지의 높이(이하, '제1 값'이라 함)를 측정하여 기준값과 제1 값의 차이값을 H1으로 결정한다. 또한, 탐침을 이용하여 제2 지점까지의 높이(이하, '제2 값'이라 함)를 측정하여 기준값과 제2 값의 차이값을 H2로 결정한다.Subsequently, the
결정된 H1과 H2를 기초로, 스테이지(400)의 표면에서 제1 지점까지의 높이 H1과 제2 지점까지의 높이 H2의 차이가 임계값 이상인 것으로 판단되면 기판(110)이 변형된 것으로 판단한다.Based on the determined H1 and H2, if the difference between the height H1 from the surface of the
이때, 제1 지점(410)은 도 14b에 도시된 바와 같이, N형 GaN계 반도체층(120) 상의 중심이 될 수 있고, 제2 지점(420)은 N형 GaN계 반도체층(120) 테두리 영역 상의 지점들 중 하나가 될 수 있다.In this case, as illustrated in FIG. 14B, the
이러한 실시예에 따르는 경우, 상기 박막(112)은 상기 수학식 11에서 정의된 열팽창 계수를 가지는 물질을 이용하여 형성할 수도 있지만, 다른 실시예에 있어서는 기판(110)을 구성하는 사파이어의 열팽창 계수 보다 작은 열팽창 계수를 가지고, GaN의 성장 온도(예컨대, 대략 1080도)에서 기판(110)과 분리 및 기화되지 않는 물질을 이용하여 형성될 수 있다. 예컨대, 이러한 물질에는 GaN, AlN, Si, SiC, Si3N4 등이 있다.According to such an embodiment, the
이때, 박막(112)의 두께는 유한요소법을 이용하여 계산되거나, 기판(110) 상에 형성되는 GaN계 반도체층(120, 140) 중 적어도 하나의 두께와 동일한 두께로 형성할 수도 있을 것이다.In this case, the thickness of the
본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.Those skilled in the art to which the present invention pertains will understand that the above-described present invention can be implemented in other specific forms without changing the technical spirit or essential features.
그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, it is to be understood that the embodiments described above are exemplary in all respects and not restrictive. The scope of the present invention is defined by the appended claims rather than the detailed description and all changes or modifications derived from the meaning and scope of the claims and their equivalents are to be construed as being included within the scope of the present invention do.
100, 200: 반도체 발광 소자 110, 210: 기판
112, 212: 박막 120, 220: N형 GaN 반도체층
130, 230: 활성층 140, 240: P형 GaN 반도체층
150, 250: 투명 전극층 160, 260: P형 전극
170, 270: N형 전극100, 200: semiconductor
112, 212,
130, 230:
150, 250:
170 and 270: N-type electrode
Claims (19)
상기 사파이어 기판의 하면에 형성된 박막;
상기 사파이어 기판의 상면 상에 형성된 제1 GaN계 반도체층;
상기 제1 GaN계 반도체층 상에 형성된 활성층;
상기 활성층 상에 형성된 제2 GaN계 반도체층;
상기 활성층 및 상기 제2 GaN계 반도체층이 형성되지 않은 상기 제1 GaN계 반도체층 상에 형성된 제1 전극; 및
상기 제2 GaN계 반도체층 상에 형성된 제2 전극을 포함하고,
상기 박막은 를 만족하는 열팽창 계수를 가지는 물질로 형성되고, 여기서, CT는 열팽창 계수를 나타내고, +FD는 상기 사파이어 기판의 +방향 최대 변형 허용 값을 나타내며, -FD는 상기 사파이어 기판의 -방향 최대 변형 허용 값을 나타내고, TH는 상기 박막의 두께를 나타내며, 는 상기 박막이 형성되는 공정온도와 기준온도와의 차이값을 나타내고, a 내지 h는 미리 정해진 상수 값을 나타내는 것을 특징으로 하는 반도체 발광소자.A sapphire substrate having at least one groove formed on a bottom surface thereof;
A thin film formed on a lower surface of the sapphire substrate;
A first GaN-based semiconductor layer formed on an upper surface of the sapphire substrate;
An active layer formed on the first GaN-based semiconductor layer;
A second GaN-based semiconductor layer formed on the active layer;
A first electrode formed on the first GaN-based semiconductor layer on which the active layer and the second GaN-based semiconductor layer are not formed; And
A second electrode formed on the second GaN-based semiconductor layer,
The thin film is Is formed of a material having a thermal expansion coefficient that satisfies, wherein CT represents a thermal expansion coefficient, + FD represents a maximum deformation allowable value in the + direction of the sapphire substrate, and -FD represents a maximum deformation allowable value in the -direction of the sapphire substrate. TH represents the thickness of the thin film, Is a difference value between a process temperature at which the thin film is formed and a reference temperature, and a to h represent a predetermined constant value.
상기 박막의 두께가 2㎛이면, 상기 박막은 -5.54E-06≤CT≤5.80E-06 또는 2.44E-06≤CT≤7.98E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성되고,
상기 박막의 두께가 3㎛이면, 상기 박막은 -3.874E-07≤CT≤7.18E-06 또는 4.92E-06≤CT≤8.62E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성되며,
상기 박막의 두께가 4㎛이면, 상기 박막은 2.19E-06≤CT≤7.86E-06 또는 6.17E-06≤CT≤8.93E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성된 것을 특징으로 하는 반도체 발광소자.The method of claim 1, wherein the diameter of the sapphire substrate is 2 inches
If the thickness of the thin film is 2㎛, the thin film is formed using a material having a coefficient of thermal expansion satisfying -5.54E-06≤CT≤5.80E-06 or 2.44E-06≤CT≤7.98E-06,
If the thickness of the thin film is 3㎛, the thin film is formed using a material having a coefficient of thermal expansion satisfying -3.874E-07≤CT≤7.18E-06 or 4.92E-06≤CT≤8.62E-06,
When the thickness of the thin film is 4㎛, the thin film is formed using a material having a thermal expansion coefficient satisfying 2.19E-06≤CT≤7.86E-06 or 6.17E-06≤CT≤8.93E-06 A semiconductor light emitting device.
상기 박막의 두께가 2㎛이면, 상기 박막은 -2.88E-06≤CT≤3.35E-06 또는 3.59E-06≤CT≤6.66E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성되고,
상기 박막의 두께가 3㎛이면, 상기 박막은 1.35E-06≤CT≤5.53E-06 또는 5.68E-06≤CT≤7.73E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성되며,
상기 박막의 두께가 4㎛이면, 상기 박막은 3.48E-06≤CT≤6.62E-06 또는 6.72E-06≤CT≤8.27E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성된 것을 특징으로 하는 반도체 발광소자.The method of claim 1, wherein when the diameter of the sapphire substrate is 4 inches,
If the thickness of the thin film is 2㎛, the thin film is formed using a material having a coefficient of thermal expansion satisfying -2.88E-06≤CT≤3.35E-06 or 3.59E-06≤CT≤6.66E-06,
If the thickness of the thin film is 3㎛, the thin film is formed using a material having a coefficient of thermal expansion satisfying 1.35E-06≤CT≤5.53E-06 or 5.68E-06≤CT≤7.73E-06,
When the thickness of the thin film is 4㎛, the thin film is formed using a material having a coefficient of thermal expansion satisfying 3.48E-06≤CT≤6.62E-06 or 6.72E-06≤CT≤8.27E-06 A semiconductor light emitting device.
상기 박막의 두께가 2㎛이면, 상기 박막은 -2.91E-06≤CT≤3.56E-06 또는 3.54E-06≤CT≤6.75E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성되고,
상기 박막의 두께가 3㎛이면, 상기 박막은 1.33E-06≤CT≤5.66E-06 또는 5.64E-06≤CT≤7.78E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성되며,
상기 박막의 두께가 4㎛이면, 상기 박막은 3.46E-06≤CT≤6.71E-06 또는 6.70E-06≤CT≤8.31E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성된 것을 특징으로 하는 반도체 발광소자.The method of claim 1, wherein when the diameter of the sapphire substrate is 6 inches,
If the thickness of the thin film is 2㎛, the thin film is formed using a material having a coefficient of thermal expansion satisfying -2.91E-06≤CT≤3.56E-06 or 3.54E-06≤CT≤6.75E-06,
If the thickness of the thin film is 3㎛, the thin film is formed using a material having a coefficient of thermal expansion satisfying 1.33E-06≤CT≤5.66E-06 or 5.64E-06≤CT≤7.78E-06,
When the thickness of the thin film is 4㎛, the thin film is formed using a material having a coefficient of thermal expansion satisfying 3.46E-06≤CT≤6.71E-06 or 6.70E-06≤CT≤8.31E-06 A semiconductor light emitting device.
사파이어 기판의 하면에 박막을 형성하는 단계;
상기 사파이어 기판의 상면 상에 제1 GaN계 반도체층을 형성하는 단계;
상기 제1 GaN계 반도체층 상에 활성층을 형성하는 단계; 및
상기 활성층 상에 제2 GaN계 반도체층을 형성하는 단계를 포함하고,
상기 박막을 형성하는 단계에서,
상기 박막은 를 만족하는 열팽창 계수를 가지는 물질로 형성하며, 여기서, CT는 열팽창 계수를 나타내고, +FD는 상기 사파이어 기판의 +방향 최대 변형 허용 값을 나타내며, -FD는 상기 사파이어 기판의 -방향 최대 변형 허용 값을 나타내고, TH는 상기 박막의 두께를 나타내며, 는 상기 박막이 형성되는 공정온도와 상온과의 차이값을 나타내고, a 내지 h는 미리 정해진 상수 값을 나타내는 것을 특징으로 하는 반도체 발광소자의 제조 방법.Forming at least one groove in a bottom surface of the sapphire substrate;
Forming a thin film on a lower surface of the sapphire substrate;
Forming a first GaN-based semiconductor layer on an upper surface of the sapphire substrate;
Forming an active layer on the first GaN-based semiconductor layer; And
Forming a second GaN-based semiconductor layer on the active layer;
In the step of forming the thin film,
The thin film is Is formed of a material having a thermal expansion coefficient that satisfies, wherein CT represents a thermal expansion coefficient, + FD represents a maximum deformation allowable value in the + direction of the sapphire substrate, and -FD represents a maximum deformation allowable value in the -direction of the sapphire substrate. TH represents the thickness of the thin film, Represents a difference value between a process temperature at which the thin film is formed and a room temperature, and a to h represent a predetermined constant value.
상기 박막의 목표 두께가 2㎛이면, 상기 박막은 -5.54E-06≤CT≤5.80E-06 또는 2.44E-06≤CT≤7.98E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성하고,
상기 박막의 목표 두께가 3㎛이면, 상기 박막은 -3.874E-07≤CT≤7.18E-06 또는 4.92E-06≤CT≤8.62E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성하며,
상기 박막의 목표 두께가 4㎛이면, 상기 박막은 2.19E-06≤CT≤7.86E-06 또는 6.17E-06≤CT≤8.93E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.The method of claim 8, wherein the diameter of the sapphire substrate is 2 inches
If the target thickness of the thin film is 2㎛, the thin film is formed using a material having a coefficient of thermal expansion satisfying -5.54E-06≤CT≤5.80E-06 or 2.44E-06≤CT≤7.98E-06 ,
If the target thickness of the thin film is 3㎛, the thin film is formed using a material having a coefficient of thermal expansion satisfying -3.874E-07≤CT≤7.18E-06 or 4.92E-06≤CT≤8.62E-06 ,
When the target thickness of the thin film is 4 μm, the thin film may be formed using a material having a thermal expansion coefficient that satisfies 2.19E-06 ≦ CT ≦ 7.86E-06 or 6.17E-06 ≦ CT ≦ 8.93E-06. The manufacturing method of the semiconductor light emitting element characterized by the above-mentioned.
상기 박막의 목표 두께가 2㎛이면, 상기 박막은 -2.88E-06≤CT≤3.35E-06 또는 3.59E-06≤CT≤6.66E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성하고,
상기 박막의 목표 두께가 3㎛이면, 상기 박막은 1.35E-06≤CT≤5.53E-06 또는 5.68E-06≤CT≤7.73E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성하며,
상기 박막의 목표 두께가 4㎛이면, 상기 박막은 3.48E-06≤CT≤6.62E-06 또는 6.72E-06≤CT≤8.27E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.The method of claim 8, wherein when the diameter of the sapphire substrate is 4 inches,
If the target thickness of the thin film is 2㎛, the thin film is formed using a material having a coefficient of thermal expansion satisfying -2.88E-06≤CT≤3.35E-06 or 3.59E-06≤CT≤6.66E-06 ,
If the target thickness of the thin film is 3㎛, the thin film is formed using a material having a thermal expansion coefficient satisfying 1.35E-06≤CT≤5.53E-06 or 5.68E-06≤CT≤7.73E-06,
When the target thickness of the thin film is 4 μm, the thin film may be formed using a material having a thermal expansion coefficient that satisfies 3.48E-06 ≦ CT ≦ 6.62E-06 or 6.72E-06 ≦ CT ≦ 8.27E-06. The manufacturing method of the semiconductor light emitting element characterized by the above-mentioned.
상기 박막의 목표 두께가 2㎛이면, 상기 박막은 -2.91E-06≤CT≤3.56E-06 또는 3.54E-06≤CT≤6.75E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성하고,
상기 박막의 목표 두께가 3㎛이면, 상기 박막은 1.33E-06≤CT≤5.66E-06 또는 5.64E-06≤CT≤7.78E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성하며,
상기 박막의 목표 두께가 4㎛이면, 상기 박막은 3.46E-06≤CT≤6.71E-06 또는 6.70E-06≤CT≤8.31E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.The method of claim 8, wherein when the diameter of the sapphire substrate is 6 inches,
If the target thickness of the thin film is 2㎛, the thin film is formed using a material having a coefficient of thermal expansion satisfying -2.91E-06≤CT≤3.56E-06 or 3.54E-06≤CT≤6.75E-06 ,
If the target thickness of the thin film is 3㎛, the thin film is formed using a material having a coefficient of thermal expansion satisfying 1.33E-06≤CT≤5.66E-06 or 5.64E-06≤CT≤7.78E-06,
When the target thickness of the thin film is 4 μm, the thin film may be formed using a material having a thermal expansion coefficient that satisfies 3.46E-06 ≦ CT ≦ 6.71E-06 or 6.70E-06 ≦ CT ≦ 8.31E-06. The manufacturing method of the semiconductor light emitting element characterized by the above-mentioned.
상기 제1 GaN계 반도체층이 노출될 때까지 상기 활성층 및 상기 제2 GaN계 반도체층의 일부를 식각 하는 단계; 및
상기 활성층 및 상기 제2 GaN계 반도체층이 형성되지 않은 상기 제1 GaN계 반도체층 상에 제1 전극을 형성하고, 상기 제2 GaN계 반도체층 상에 제2 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.The method of claim 8, after the forming of the second GaN semiconductor layer,
Etching a portion of the active layer and the second GaN semiconductor layer until the first GaN semiconductor layer is exposed; And
And forming a first electrode on the first GaN-based semiconductor layer on which the active layer and the second GaN-based semiconductor layer are not formed, and forming a second electrode on the second GaN-based semiconductor layer. A method of manufacturing a semiconductor light emitting device, characterized in that.
상기 제2 GaN계 반도체층 상에 제1 전극을 형성하는 단계;
상기 제1 전극 상에 금속 재질의 구조 지지층을 형성하는 단계;
상기 제1 GaN계 반도체층으로부터 상기 사파이어 기판을 분리하여 상기 제1 GaN계 반도체층의 표면을 노출시키는 단계; 및
상기 노출된 제1 GaN계 반도체층의 표면에 제2 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.The method of claim 8, after the forming of the second GaN semiconductor layer,
Forming a first electrode on the second GaN-based semiconductor layer;
Forming a structural support layer of a metal material on the first electrode;
Separating the sapphire substrate from the first GaN-based semiconductor layer to expose a surface of the first GaN-based semiconductor layer; And
And forming a second electrode on a surface of the exposed first GaN-based semiconductor layer.
상기 사파이어 기판의 변형 여부를 판단하는 단계;
상기 사파이어 기판이 변형된 것으로 판단되면, 상기 사파이어 기판의 하면에 미리 정해진 물질을 이용하여 박막을 형성하는 단계;
상기 제1 GaN계 반도체층 상에 활성층을 형성하는 단계;
상기 활성층 상에 제2 GaN계 반도체층을 형성하는 단계;
상기 제1 GaN계 반도체층이 노출될 때까지 상기 활성층 및 상기 제2 GaN계 반도체층의 일부를 식각 하는 단계; 및
상기 활성층 및 상기 제2 GaN계 반도체층이 형성되지 않은 상기 제1 GaN계 반도체층 상에 제1 전극을 형성하고, 상기 제2 GaN계 반도체층 상에 제2 전극을 형성하는 단계를 포함하고,
상기 사파이어 기판의 변형 여부 판단은, 상기 제1 GaN계 반도체층이 형성된 상기 사파이어 기판이 안착되는 스테이지의 표면에서 상기 제1 GaN계 반도체층 표면의 제1 지점까지의 높이와 상기 스테이지 표면에서 상기 제1 GaN계 반도체층 표면의 제2 지점까지의 높이의 차이값이 임계값 이상인 경우 상기 사파이어 기판이 변형된 것으로 판단하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.Forming a first GaN-based semiconductor layer on an upper surface of the sapphire substrate;
Determining whether the sapphire substrate is deformed;
If it is determined that the sapphire substrate is deformed, forming a thin film on a lower surface of the sapphire substrate using a predetermined material;
Forming an active layer on the first GaN-based semiconductor layer;
Forming a second GaN semiconductor layer on the active layer;
Etching a portion of the active layer and the second GaN semiconductor layer until the first GaN semiconductor layer is exposed; And
Forming a first electrode on the first GaN-based semiconductor layer on which the active layer and the second GaN-based semiconductor layer are not formed, and forming a second electrode on the second GaN-based semiconductor layer,
The determination of whether the sapphire substrate is deformed may include determining a height from a surface of the stage on which the sapphire substrate on which the first GaN-based semiconductor layer is formed to the first point of the surface of the first GaN-based semiconductor layer and the first surface on the stage surface. 1. The method of manufacturing a semiconductor light emitting device according to claim 1, wherein the sapphire substrate is determined to be deformed when a difference in height to a second point on the surface of the GaN-based semiconductor layer is greater than or equal to a threshold.
상기 박막은 사파이어의 열팽창 계수보다 열팽창 계수가 작은 물질로 형성되는 것을 특징으로 하는 반도체 발광소자의 제조 방법.17. The method of claim 16,
The thin film is a method of manufacturing a semiconductor light emitting device, characterized in that the thermal expansion coefficient is formed of a material smaller than the thermal expansion coefficient of sapphire.
사파이어 기판의 하면에 적어도 하나의 홈을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.The method of claim 16, wherein after determining whether the sapphire substrate is deformed,
And forming at least one groove in the lower surface of the sapphire substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100068136A KR101209487B1 (en) | 2010-07-14 | 2010-07-14 | Semiconductor Light Emitting Device and Method for Manufacturing Thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100068136A KR101209487B1 (en) | 2010-07-14 | 2010-07-14 | Semiconductor Light Emitting Device and Method for Manufacturing Thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120007394A KR20120007394A (en) | 2012-01-20 |
KR101209487B1 true KR101209487B1 (en) | 2012-12-07 |
Family
ID=45612755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100068136A KR101209487B1 (en) | 2010-07-14 | 2010-07-14 | Semiconductor Light Emitting Device and Method for Manufacturing Thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101209487B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101504318B1 (en) * | 2013-12-12 | 2015-03-20 | 한국광기술원 | Thin-film type solar cell |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160033271A (en) | 2014-09-17 | 2016-03-28 | 삼성중공업 주식회사 | Pin JIG for preventing drop of welding portion |
US10347591B2 (en) | 2016-09-16 | 2019-07-09 | Ii-Vi Delaware, Inc. | Metallic, tunable thin film stress compensation for epitaxial wafers |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000022283A (en) * | 1998-07-06 | 2000-01-21 | Matsushita Electric Ind Co Ltd | Semiconductor element, method for manufacturing semiconductor element, and method for manufacturing semiconductor substrate |
JP2003119100A (en) * | 2001-07-11 | 2003-04-23 | Matsushita Electric Ind Co Ltd | Substrate for epitaxial treatment, epitaxial wafer, semiconductor device, and epitaxial growth method |
-
2010
- 2010-07-14 KR KR1020100068136A patent/KR101209487B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000022283A (en) * | 1998-07-06 | 2000-01-21 | Matsushita Electric Ind Co Ltd | Semiconductor element, method for manufacturing semiconductor element, and method for manufacturing semiconductor substrate |
JP2003119100A (en) * | 2001-07-11 | 2003-04-23 | Matsushita Electric Ind Co Ltd | Substrate for epitaxial treatment, epitaxial wafer, semiconductor device, and epitaxial growth method |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101504318B1 (en) * | 2013-12-12 | 2015-03-20 | 한국광기술원 | Thin-film type solar cell |
Also Published As
Publication number | Publication date |
---|---|
KR20120007394A (en) | 2012-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7728348B2 (en) | Substrate having thin film of GaN joined thereon and method of fabricating the same, and a GaN-based semiconductor device and method of fabricating the same | |
TWI476947B (en) | An epitaxial wafer, a gallium nitride-based semiconductor device, a gallium nitride-based semiconductor device, and a gallium oxide wafer | |
JP4095066B2 (en) | Semiconductor structure of gallium nitride based semiconductor | |
CN102403428B (en) | III group-III nitride nanorod light emitting device and manufacture method thereof | |
CN103094314B (en) | Grow the new method of III-nitride on a silicon substrate | |
EP2615628B1 (en) | Method of growing nitride semiconductor layer | |
KR102045727B1 (en) | Epitaxial substrate, semiconductor device, and method for manufacturing semiconductor device | |
US20130260495A1 (en) | Light emitting devices and methods of manufacturing the same | |
US8859315B2 (en) | Epitaxial wafer and manufacturing method thereof | |
KR101926609B1 (en) | Gallium nitride based semiconductor device and method of manufacturing the same | |
WO2015171705A1 (en) | Nucleation and buffer layers for group iii-nitride based semiconductor devices | |
US20060124956A1 (en) | Quasi group III-nitride substrates and methods of mass production of the same | |
CN108695341A (en) | Epitaxial substrate and its manufacturing method | |
US20100105159A1 (en) | Nitride semiconductor single crystal substrate, and methods of fabricating the same and a vertical nitride semiconductor light emitting diode using the same | |
KR100616543B1 (en) | Method of growing a nitride single crystal on silicon wafer, nitride semiconductor light emitting diode manufactured using the same and the manufacturing method | |
KR101064068B1 (en) | Manufacturing method of light emitting device | |
KR101209487B1 (en) | Semiconductor Light Emitting Device and Method for Manufacturing Thereof | |
US20120168768A1 (en) | Semiconductor structures and method for fabricating the same | |
WO2016002801A1 (en) | Semiconductor layered structure and semiconductor element | |
EP4026171A1 (en) | Led precursor incorporating strain relaxing structure | |
KR101901932B1 (en) | Substrate having heterostructure, nitride-based semiconductor light emitting device and method for manufacturing the same | |
KR20120131292A (en) | Method for fabricating a light emitting device | |
JP5570838B2 (en) | Semiconductor substrate, manufacturing method thereof, semiconductor device and manufacturing method thereof | |
JP2013197571A (en) | Nitride semiconductor laminate | |
JP5416754B2 (en) | Semiconductor substrate and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20151126 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160222 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20171124 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20181203 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20191203 Year of fee payment: 8 |