KR101208541B1 - 동기 신호 위치 검출 방법 및 이를 이용한 셀 탐색 방법 - Google Patents

Abstract

본 발명은 동기 신호 위치 검출 방법 및 이를 이용한 셀 탐색 방법에 대한 것이다. 본 발명에 따르면 전체 서브 프레임 중 동기 신호가 위치한 부분을 포함한 소정 영역의 위치를 획득하고, 이 부분에 대해서만 셀 탐색을 수행함으로써 상관연산량을 대폭 저감시킬 수 있다.

셀 탐색, SYNC-DL

Description

동기 신호 위치 검출 방법 및 이를 이용한 셀 탐색 방법{Method For Detecting The Position Of Synchronization Signal, And Method For Searching Cell Using The Same}

도 1은 전체적인 초기 셀 탐색 과정을 설명하기 위한 순서도.

도 2는 TDD-LCR에서의 서브 프레임 구조를 도시한 도면.

도 3은 도 2에 도시된 TDD-LCR에서의 서브 프레임 구조 중 SYNC-DL 신호가 위치하는 영역(A)을 확대하여 도시한 도면.

도 4는 SYNC-DL 신호가 위치하는 영역의 신호 파형을 개념적으로 나타낸 도면.

도 5는 본 발명의 일 실시형태에 따라 SYNC-DL 신호가 위치하는 영역의 인덱스를 획득하는 방법을 설명하기 위한 순서도.

본 발명은 무선 통신 기술에 대한 것으로서, 특히 동기 신호 위치 검출 방법 및 이를 이용한 셀 탐색 방법에 관한 것이다.

TD-SCDMA 시스템에서 단말기의 셀 탐색 과정은 다음의 4단계로 이루어질 수 있으며, 이를 통하여 하향링크 동기 코드(SYNC_DL), 기본 미드앰블(Basic Midamble) 코드, 스크램블링(Scrambling) 코드, 프레임 동기, BCH 정보 및 칩 타이밍(Chip timing) 정보 등을 획득할 수 있다.

도 1은 전체적인 초기 셀 탐색 과정을 설명하기 위한 순서도이다.

먼저, 단계 1은 단말기가 하향링크 파일럿 시간 슬롯(이하 "DwPTS"라 함)을 탐색하는 단계이다. 단말기는 미리 알고 있는 32가지의 하향링크 동기 코드(SYNC_DL)를 이용하여 탐색하고자 하는 셀(Cell)에서 사용된 하향링크 동기 코드(SYNC_DL)를 찾고, DwPTS에 타이밍 동기를 맞춘다.

그 후, 단계 2는 스크램블링 코드 및 미드엠블 코드를 식별하는 단계로서, 단계 1에서 찾은 DwPTS의 하향링크 동기 코드(SYNC_DL)는 4개의 기본 미드엠블(basic midamble)을 갖는 하나의 코드 그룹에 해당하므로 단말기는 4개의 기본 미드엠블 중 시행착오(try and error) 방법으로 셀 내에서 사용된 기본 미드엠블을 찾을 수 있다. 또한, 기본 미드엠블은 스크램블링 코드와 연관되어 있으므로 스크램블링 코드를 찾을 수 있다.

단계 3은 다중 프레임 동기화를 수행하는 단계이다. 즉, 단말기는 P_CCPCH 미드엠블에 대한 DwPTS의 QPSK 위상변조로부터 BCH 다중 프레임의 MIB를 찾는다.

마지막으로 단계 4는 상술한 단계 1 내지 3을 통해 획득된 정보를 통해 방송 채널(BCH)의 정보를 판독하는 단계이다.

도 1과 관련하여 상술한 과정 중 단계 1에서 전체 서브 프레임 동안 수신 신호를 32가지의 하향링크 동기 코드(SYNC_DL) 모두와 상관연산을 수행하여 상관값을 구하고 이들 중 최대값을 취하게 되는데, 이것은 연산에 있어 많은 반복 횟수와 많은 계산량을 요구하게 된다.

일반적인 단말기에서 사용하는 셀 탐색 알고리즘은 수신신호와 직교성을 가지는 32개의 SYNC-DL 코드간의 상관특성을 추출하여 현재 단말이 속한 기지국의 SYNC-DL 코드 ID를 검출하고, 5ms 주기의 서브프레임 경계를 검출한다. 상관특성을 추출을 위한 알고리즘에는 수신된 5ms 데이터와 32개의 서로 다른 SYNC-DL(길이=64칩)에 대하여, 1) 각각 상관기를 동작시키는 가장 일반적인 방법, 2) 상관기 대신 FFT를 이용하는 방법 등이 있다.

이러한 알고리즘들은 공통적으로 5ms 수신 데이터와 32개의 SYNC-DL 코드 후보들간의 상관도를 모두 측정하는 구조를 가지고 있다. 즉, 5ms 주기를 가지는 6400칩 길이의 서브프레임에서 64칩의 SYNC-DL 코드의 ID와 위치를 찾는데 있어, 6336칩의 상관없는 데이터에 대해서도 반복적으로 상관도를 측정하여야 하는 문제가 있다.

상술한 바와 같은 문제점을 해결하기 위한 본 발명의 목적은 DwPTS 구조의 특성을 이용하여 초기 셀 탐색을 위한 SYNC-DL 신호의 대략적인 위치를 획득하고, 이를 이용하여 셀 탐색을 수행함으로써 불필요한 연산을 감소시키는 방법을 제공하는데 있다.

상술한 바와 같은 목적을 달성하기 위한 본 발명의 일 실시형태에 따른 동기 신호 위치 검출 방법은, 수신 신호를 소정 길이 단위로 판독하여 3 영역으로 구분하는 단계; 상기 3 영역 별로 각각 평균을 구하는 단계; 및 구분된 상기 3 영역 중 중앙부 영역 신호의 평균값이 나머지 영역 신호의 평균값과 미리 결정된 임계치 이상 차이를 가지는 조건을 만족하는 상기 소정 길이 부분을 판독하는 인덱스를 획득하는 단계를 포함하는 것을 특징으로 한다.

이 경우, 상기 구분 단계 이전에, 상기 수신 신호를 증폭시키는 단계를 더 포함할 수 있으며, 상기 소정 길이 단위로 판독되는 상기 수신 신호는 증폭된 상기 수신 신호일 수 있다.

또한, 상기 증폭시키는 단계는, 연속된 서브 프레임에 대해 상기 수신 신호의 동일 인덱스간을 곱하는 단계; 및 곱해진 상기 수신 신호에 절대값을 취하는 단계를 포함할 수 있으며, 여기서 상기 곱하는 단계는 상기 수신 신호의 실수 성분의 동일 인덱스간을 곱하며, 상기 인덱스 획득 단계에서, 상기 실수 성분 데이터가 상기 조건을 만족하는 경우, 상기 수신 신호의 허수 성분 데이터가 상기 조건을 만족하는지를 판정하며, 상기 허수 성분 데이터 역시 상기 조건을 만족하는 경우 상기 인덱스를 획득할 수 있다.

또한, 상기 영역 구분 단계 내지 상기 인덱스 획득 단계를 소정 횟수 반복하여 획득되는 인덱스들의 평균을 구하는 단계를 더 포함할 수 있으며, 상기 3 영역 중 중앙부 영역의 길이는 상기 동기 신호의 길이이며, 상기 3 영역 중 나머지 영역의 길이는 각각 각 서브 프레임 내의 데이터 구간이 포함되지 않도록 하는 길이일 수 있다.

아울러, 상기 소정 길이는 160칩 길이이며, 상기 3 영역 중 중앙부 영역의 길이는 64칩 길이이며, 상기 3 영역 중 나머지 영역의 길이는 각각 48칩 길이일 수 있다.

한편, 본 발명의 다른 일 실시형태에 따른 셀 탐색 방법은, 수신 신호를 소정 길이 단위로 판독하여 3 영역으로 구분하는 단계; 상기 3 영역 별로 각각 평균을 구하는 단계; 구분된 상기 3 영역 중 중앙부 영역 신호의 평균값이 나머지 영역 신호의 평균값과 미리 결정된 임계치 이상 차이를 가지는 조건을 만족하는 상기 소정 길이 부분의 인덱스를 획득하는 단계; 및 획득된 상기 인덱스를 이용하여 셀 탐색을 수행하는 단계를 포함하는 것을 특징으로 한다.

이하, 본 발명에 따른 바람직한 실시 형태를 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면과 함께 이하에 개시될 상세한 설명은 본 발명의 예시적인 실시형태를 설명하고자 하는 것이며, 본 발명이 실시될 수 있는 유일한 실시형태를 나타내고자 하는 것이 아니다.

이하의 상세한 설명은 본 발명의 완전한 이해를 제공하기 위해서 구체적 세부사항을 포함한다. 그러나, 당업자는 본 발명이 이러한 구체적 세부사항 없이도 실시될 수 있음을 안다. 몇몇 경우, 본 발명의 개념이 모호해지는 것을 피하기 위하여 공지의 구조 및 장치는 생략되거나, 각 구조 및 장치의 핵심기능을 중심으로 한 블록도 형식으로 도시된다. 또한, 본 명세서 전체에서 동일한 구성요소에 대해서는 동일한 도면 부호를 사용하여 설명한다.

본 발명은 TD-SCDMA에서 사용하는 5ms 주기의 서브프레임에 포함되어 있는 기지국의 기준신호(SYNC-DL)의 대략적인 위치를 검출하는 방식에 관한 것이다. 이를 위해 본 발명에서는 상술한 바와 같이 셀 탐색 과정에서 발생하는 하나의 서브 프레임 내에서 실제 SYNC-DL 신호가 존재하지 않는 6336 칩의 상관없는 데이터에 대한 상관도 연산을 최대한 줄이는 방법을 제안한다.

도 2는 TDD-LCR에서의 서브 프레임 구조를 도시한 도면이며, 도 3은 도 2에 도시된 TDD-LCR에서의 서브 프레임 구조 중 SYNC-DL 신호가 위치하는 영역(A)을 확대하여 도시한 도면이다.

도 2에 도시된 바와 같이 TDD-LCR에서의 서브 프레임은 SYNC-DL 신호를 포함하는 하향링크 파일럿 시간 슬롯(DwPTS)을 포함한다. 구체적으로 도 3에서 볼 수 있는 바와 같이 DwPTS는 96칩 길이를 가지며, 이는 64칩의 SYNC-DL 신호와 32칩의 보호구간을 포함한다. 또한, 상술한 DwPTS는 DwPTS와 UpPTS 사이의 48칩 길이의 보호구간(GP)과 시간 슬롯 0(TS0) 사이에 위치하며, 시간 슬롯 0은 DwPTS와의 경계부에 약 16칩 길이의 보호 구간을 포함한다.

본 발명의 일 실시형태에서는 이와 같이 TDD-LCR에서의 서브 프레임 중 SYNC-DL이 포함된 소정 영역만을 검출하여 셀 탐색을 위한 상관연산에 이용함으로써, 전체 6400 칩 중 필요없는 6336 칩 부분의 연산을 최소화하고자 한다. 이를 위해 수신 신호 중 SYNC-DL 신호가 위치하는지 여부를 검출하기 위해 판독하는 단위 길이를 SYNC-DL 신호의 길이 64칩과 이를 둘러싼 양쪽 48칩의 보호 구간 길이(DwPTS 의 보호구간 32칩, TS0의 보호구간 16칩 및 DwPTS이후 보호구간의 1/2 길이인 48칩)를 합산한 160칩으로 하는 것이 바람직하며, 이에 대해서는 이하에서 더 상세히 설명하기로 한다.

도 4는 SYNC-DL 신호가 위치하는 영역의 신호 파형을 개념적으로 나타낸 도면이다.

도 4에 도시된 바와 같이 SYNC-DL 신호와 이를 둘러싼 주변 보호구간 영역간의 신호 파형은 그 평균 진폭에 있어서 차이를 가진다. 일반적으로 SYNC-DL에서 보호구간은 0으로 구성된 신호가 삽입된다.

따라서, 본 발명의 일 실시형태에서는 이와 같은 SYNC-DL 신호와 주변의 GP 영역간 평균 진폭차를 이용하여 SYNC-DL 신호의 대략적 위치를 검출한다.

이와 같은 본 발명의 일 실시형태에 따른 SYNC-DL 신호 위치 검출 방법은 수신 신호 전체를 특정 길이 단위로 판독하여, 판독된 길이 부분이 SYNC-DL 신호를 포함하는지 여부를 판정하는 과정을 거친다. 구체적으로, 판독된 특정 길이 부분을 3 영역으로 구분하고, 구분된 3 영역 중 중앙부 영역 신호의 평균값이 나머지 영역 신호의 평균값과 미리 결정된 임계치 이상 차이를 가지는지 여부를 판정한다. 중앙부 영역이 주변부 영역과 신호 평균값이 임계치 이상 차이를 가지는 경우, 해당 중앙부에 SYNC-DL 신호가 위치하는 것으로 판정하여, 이 인덱스를 이후의 셀 탐색과정에서 이용할 수 있다.

또한, SYNC-DL 신호가 포함되는 영역과 그 주변부 보호 구간 사이의 차이가 더 커지도록 하기 위해, 보호 구간에 0 으로 구성된 신호가 삽입되는 점에 착안하여 수신 신호를 증폭하는 과정을 수행하는 것이 더 바람직하며, 이는 연속된 서브 프레임에서 동일 인덱스간의 신호를 곱하고, 절대값을 취하여 수행될 수 있다. 이 와 같은 증폭 과정을 통해 SYNC-DL 부분과 0으로 구성된 보호구간간의 구분은 더 용이해진다.

또한, 상술한 신호 증폭과 이를 통해 SYNC-DL을 포함한 영역의 위치 검출을 우선 I 채널에 대해 행하고, 이를 통해 획득한 대략적인 SYNC-DL 신호의 위치를 Q 채널에 대해 확인함으로써 보다 정확도를 높일 수 있다.

아울러, 이와 같은 확인 과정을 소정 횟수 반복하고, 검출값에 대한 평균을 구하여 검출 오류를 저감시킬 수 있다.

이와 같은 본 발명의 바람직한 일 실시형태에 대해 도 5와 관련하여 이하에서 더 상세히 살펴본다.

도 5는 본 발명의 일 실시형태에 따라 SYNC-DL 신호가 위치하는 영역의 인덱스를 획득하는 방법을 설명하기 위한 순서도이다.

먼저, 단계 S501에서 기지국으로부터의 하향링크 신호를 수신한다. 수신된 신호는 실수 성분과 허수 성분을 포함하며, 채널을 통해 전달되는 과정에서 잡음을 포함할 수 있으며, 이에 따라 I 번째 서브 프레임의 수신신호를 다음과 같이 나타낼 수 있다.

여기서, k는 칩 인덱스, osr은 오버 샘플링 비율을 나타낸다.

그 후, 수신 신호를 본 발명의 일 실시형태에 따른 신호 증폭 방식에 따라 증폭한다. 구체적으로, 단계 S502에서 연속적으로 수신된 2 서브 프레임의 실수 성분의 동일 인덱스간을 곱하며 그 결과 신호를 획득하며, 이는 다음과 같이 나타낼 수 있다.

수신 신호의 증폭은 수신 신호의 실수 성분과 허수 성분을 동시에 고려하여 이를 동일 인덱스간에 곱함으로써 수행하는 방법도 가능하나, 본 발명의 바람직한 일 실시형태에서는 상기 수학식 2와 같이 우선 실수 성분에 대해서만 연속된 서브 프레임 신호의 동일 인덱스 간을 곱하여 이를 통해 이후 동기 신호 위치 획득 과정을 수행하고, 허수 성분은 추후 획득된 위치가 맞는지 확인하는 과정에서 이용함으로써 연산량을 최소화하였다. 또한, 단계 S502에서 연속된 서브 프레임에 대한 I 채널 신호의 동일 인덱스간을 곱하는 연산과 Q 채널 신호의 동일 인덱스간을 곱하는 연산을 동시에 수행하고, 이후 확인 과정에서 Q 채널 신호의 동일 인덱스간을 곱한 신호는 별도의 연산 없이 확인 절차만을 수행하는 것이 바람직하나, 이와 달리 추후 확인 과정에서 Q 채널 연산을 별도로 수행하는 것 역시 가능하다.

이와 같이 연속된 서브 프레임에서 동일 인덱스간의 신호를 곱하는 이유는 서브프레임의 다른 구간과 달리 기지국은 동일한 SYNC-DL 신호를 4 서브프레임 단위로 위상을 틀어서 계속 송신하고 있고, 상술한 바와 같이 "0" 값을 갖는 보호 구간의 특성상, 연속된 서브프레임 2개를 서로 동일한 인덱스간에 곱하면 SYNC-DL 신 호가 있는 부분이 주변의 다른 신호영역과 쉽게 구분이 되기 때문이다.

그 후, 단계 S503에서는 상기 수학식 2에 따라 곱해진 수신 신호

에 절대값을 취한다.

이와 같이 절대값을 취하는 이유는 이후 특정 길이인 단위 길이로 수신 신호를 판독하여, 판독된 신호를 3 부분으로 나누고, 각 영역 신호의 평균값을 비교할 때, SYNC-DL 신호값은 도 4에 도시된 바와 같이 +와 -값을 가질 수 있으므로, 이에 따라 상호간에 상쇄되는 것을 방지하기 위함이다.

상술한 단계 S502, S503의 신호 증폭 과정을 통해 수신 신호에서 SYNC-DL 신호 부분과 주변의 보호 구간 사이의 구분이 더 용이하게 된다.

그 후, 본 발명의 일 실시형태에서는 상술한 바와 같이 증폭된 신호를 이용하여 SYNC-DL 신호 위치를 검출하는 과정을 수행한다. 구체적으로 단계 S504에서 상술한 단계 S504에서 구한

를 160칩 단위로 판독한다. 수신 신호를 판독하는 특정 길이인 단위 길이를 160칩으로 하는 이유는 도 3에 도시된 바와 같이 SYNC-DL 신호 길이 64칩과 이를 둘러싼 0으로 이루어진 보호 구간의 최대 길이를 포함하는 것이, SYNC-DL 신호 부분과 주변부의 구분에 있어 더 용이하기 때문이다. 다만, 이와 같은 수신 신호를 160칩 단위로 판독하여 SYNC-DL 신호의 위치를 확인 하는 것은 본 발명의 바람직한 일 실시형태일 뿐이며, SYNC-DL 신호 길이 이상으로서 소정 길이의 보호 구간을 포함하는 임의의 길이 내에서 SYNC-DL 신호 부분과 주변부의 구분이 가능하다면 임의의 길이를 단위 길이로 판독하여 동기 신호의 위치를 확인할 수 있다.

그 후, 단계 S505에서는 160칩 단위로 판독한 신호

을 3 영역으로 구분한다. 이는 보호구간(48칩)+SYNC-DL 신호(64칩)+보호구간(48칩)을 상정한 구분으로서 판독한 단위 길이 부분이 SYNC-DL 신호를 포함하는 상기 형태를 만족하는지 여부를 확인하기 위해서이다. 이와 같이 3 영역으로 구분된 신호는 단계 S506에서 각 영역의 평균값을 비교하여 중앙부 영역 신호의 평균값이 주변부 영역 신호의 평균값보다 소정 임계치 이상인 조건을 만족하는 경우, 해당 신호를 판독한 시작 위치의 인덱스(이를 "k'"이라 한다)를 SYNC-DL 신호를 포함하는 위치로서 간주하고, 단계 S508에서 동일 위치의 허수 성분 신호, 즉

역시 3 영역으로 구분할 경우 중앙부 신호의 평균값이 주변부 영역의 평균값보다 소정 임계치 이상인지 여부를 확인한다.

여기서,

는 다음과 같이 나타낼 수 있다.

상기 수학식 4에서

역시 상기 조건을 만족하는지 여부를 실수성분을 통해 획득한 인덱스 k'에서부터 160칩 구간인 것을 확인할 수 있다.

한편, 단계 S506의 판정 결과,

값이 상기 조건을 만족하지 않는 경우 단계 S507로 진행하여, 160칩 단위로 판독하는 시작 위치 인덱스 k를 이동한 후 단계 S504 내지 S506의 과정을 반복한다.

상기 단계 S508에서 해당 위치의 허수 성분 역시 중앙부 영역 신호의 평균값이 주변부 영역 신호의 평균값보다 소정 임계치 이상인 조건을 만족하는 경우, 단계 S509에서 해당 인덱스를 SYNC-DL 신호가 포함된 영역으로서 이후 셀 탐색에 이용하도록 전달한다.

도 5와 관련하여 상술한 방법을 통해 SYNC-DL 신호가 포함된 160 칩 구간의 위치를 획득하여 이를 셀 탐색에 이용함으로써, 셀 탐색에서 수행되는 상관연산의 연산량을 현저하게 감소시킬 수 있다.

다만, 본 발명의 바람직한 일 실시형태에서는 도 5의 방법 중 단계 S504 내지 S509의 SYNC-DL 신호 위치 확인 단계를 특정 횟수만큼 반복하고, 검출된 순시치 SYNC-DL 위치 인덱스 가운데 최대값과 최소값을 제외한 평균값을 추출한 후, 추출된 인덱스의 평균값을 수신된 서브프레임 데이터에서 SYNC-DL 신호가 위치하는 곳의 시작 값으로 판단할 수 있다. 이와 같이 SYNC-DL 신호 위치 확인 단계를 반복 수행함으로써 SYNC-DL 신호 위치를 확인하는 과정에서 발생할 수 있는 오류를 감소 시켜 더 정확한 정보를 획득할 수 있다.

한편, 본 발명의 일 실시형태에 따른 셀 탐색 방법은 상술한 바와 같이 SYNC-DL 신호가 위치하는 160 칩 구간의 위치에 대해서만 32개의 미리 알고 있는 동기 코드를 이용하여 동기 코드를 확인하고, 타이밍 동기를 획득함으로써 종래 전체 서브 프레임에 대해 32개의 동기 코드와의 상관연산을 통해 셀 탐색을 수행하는 것에 비해 연산량을 현저히 저감시킬 수 있다.

상술한 바와 같이 개시된 본 발명의 바람직한 실시형태에 대한 상세한 설명은 당업자가 본 발명을 구현하고 실시할 수 있도록 제공되었다. 상기에서는 본 발명의 바람직한 실시 형태를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명은 여기에 나타난 실시형태들에 제한되려는 것이 아니라, 여기서 개시된 원리들 및 신규한 특징들과 일치하는 최광의 범위를 부여하려는 것이다.

상기와 같은 본 발명의 일 실시형태에 따르면 DwPTS 구조의 특성을 이용하여 초기 셀 탐색을 위한 SYNC-DL 신호의 대략적인 위치를 획득하고, 이를 이용하여 셀 탐색을 수행함으로써 불필요한 연산을 감소시키는 방법을 제공한다.

구체적으로, 본 발명을 적용한 셀 탐색 알고리즘은 SYNC-DL과 상관없는 6336칩 데이터와의 상관도 연산을 최소화할 수 있고, 이것은 셀 탐색시간과 메모리 사 용 또한 감소됨을 의미한다. 예로서 단일 서브프레임을 이용하는 셀 탐색 알고리즘의 경우 곱셈 연산 횟수가 기존 13107200(=6400*64*32)회에서 327680(=160*64*32)회로 약 40배 감소하고, 더하기 연산 횟수 또한 기존 204800 (6400*32)회에서 5120 (160*32)회로 약 40배 감소하는 효과를 가진다.

Claims (8)

1. 수신 신호를 증폭시키는 단계;

   증폭된 상기 수신 신호를 소정 길이 단위로 판독하여 3 영역으로 구분하는 단계;

   상기 3 영역 별로 각각 평균을 구하는 단계; 및

   구분된 상기 3 영역 중 중앙부 영역 신호의 평균값이 나머지 영역 신호의 평균값과 미리 결정된 임계치 이상 차이를 가지는 조건을 만족하는 상기 소정 길이 부분을 판독하는 인덱스를 획득하는 단계를 포함하는 것을 특징으로 하는 동기 신호 위치 검출 방법.
2. 삭제
3. 제 1 항에 있어서,

   상기 증폭시키는 단계는,

   연속된 서브 프레임에 대해 동일한 인덱스에 해당하는 상기 수신 신호들을 곱하는 단계; 및

   곱해진 상기 수신 신호에 절대값을 취하는 단계를 포함하는 것을 특징으로 하는 동기 신호 위치 검출 방법.
4. 제 3 항에 있어서,

   상기 곱하는 단계는 동일한 인덱스에 해당하는 상기 수신 신호의 실수 성분들을 곱하며,

   상기 인덱스 획득 단계에서,

   상기 실수 성분 데이터가 상기 조건을 만족하는 경우, 상기 수신 신호의 허수 성분 데이터가 상기 조건을 만족하는지를 판정하며, 상기 허수 성분 데이터 역시 상기 조건을 만족하는 경우 상기 인덱스를 획득하는 것을 특징으로 하는 동기 신호 위치 검출 방법.
5. 제 1 항, 제 3 항 또는 제 4 항 중 어느 한 항에 있어서,

   상기 영역 구분 단계, 상기 영역 구분 단계, 상기 평균을 구하는 단계 및 상기 인덱스 획득 단계를 소정 횟수 반복하여 획득되는 인덱스들의 평균을 구하는 단계를 더 포함하는 것을 특징으로 하는 동기 신호 위치 검출 방법.
6. 제 1 항, 제 3 항 또는 제 4 항 중 어느 한 항에 있어서,

   상기 3 영역 중 중앙부 영역의 길이는 상기 동기 신호의 길이이며,

   상기 3 영역 중 나머지 영역의 길이는 각각 각 서브 프레임 내의 데이터 구간이 포함되지 않도록 하는 길이인 것을 특징으로 하는 동기 신호 위치 검출 방법.
7. 제 6 항에 있어서,

   상기 소정 길이는 160칩 길이이며,

   상기 3 영역 중 중앙부 영역의 길이는 64칩 길이이며,

   상기 3 영역 중 나머지 영역의 길이는 각각 48칩 길이인 것을 특징으로 하는 동기 신호 위치 검출 방법.
8. 제 1 항에 있어서,

   획득된 상기 인덱스를 이용하여 셀 탐색을 수행하는 단계를 더 포함하는 것을 특징으로 하는 동기 신호 위치 검출 방법.

Images