KR101207941B1 - 스퀴브 도화 장치 및 그 방법 - Google Patents

스퀴브 도화 장치 및 그 방법 Download PDF

Info

Publication number
KR101207941B1
KR101207941B1 KR1020100047121A KR20100047121A KR101207941B1 KR 101207941 B1 KR101207941 B1 KR 101207941B1 KR 1020100047121 A KR1020100047121 A KR 1020100047121A KR 20100047121 A KR20100047121 A KR 20100047121A KR 101207941 B1 KR101207941 B1 KR 101207941B1
Authority
KR
South Korea
Prior art keywords
squib
ips
terminal
state
circuit
Prior art date
Application number
KR1020100047121A
Other languages
English (en)
Other versions
KR20110127553A (ko
Inventor
권용성
박남열
심재익
Original Assignee
국방과학연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국방과학연구소 filed Critical 국방과학연구소
Priority to KR1020100047121A priority Critical patent/KR101207941B1/ko
Publication of KR20110127553A publication Critical patent/KR20110127553A/ko
Application granted granted Critical
Publication of KR101207941B1 publication Critical patent/KR101207941B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R21/00—Arrangements or fittings on vehicles for protecting or preventing injuries to occupants or pedestrians in case of accidents or other traffic risks
    • B60R21/01—Electrical circuits for triggering passive safety arrangements, e.g. airbags, safety belt tighteners, in case of vehicle accidents or impending vehicle accidents
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F42—AMMUNITION; BLASTING
    • F42B—EXPLOSIVE CHARGES, e.g. FOR BLASTING, FIREWORKS, AMMUNITION
    • F42B15/00—Self-propelled projectiles or missiles, e.g. rockets; Guided missiles
    • F42B15/01—Arrangements thereon for guidance or control

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Aviation & Aerospace Engineering (AREA)
  • Combustion & Propulsion (AREA)
  • Air Bags (AREA)

Abstract

스퀴브 도화 장치 및 그 방법을 개시한다. 본 발명의 일 실시예에 따른 스퀴브 도화 장치는, 스퀴브 소자를 도화시키는 스퀴브 도화 장치에 있어서, 상기 스퀴스 소자 양단에 병렬 연결되어 상기 스퀴브 소자 양단을 단락 또는 개방시키는 스위치를 이용하여, 전원이 인가되기 전에는 상기 스퀴브 소자 양단을 단락시켜 상기 스퀴브 소자가 도화되지 않도록 하고, 전원이 인가된 후에는 상기 스퀴브 소자 양단을 개방시켜 상기 스퀴브 소자가 도화되도록 하는 스퀴브 보호부와, 상기 스퀴브 보호부에 전원을 인가하여 상기 스퀴브 소자를 도화시키는 스퀴브 도화부 및 상기 스퀴브 보호부 및 상기 스퀴브 도화부의 동작을 제어하는 제어부를 포함한다. 따라서 스퀴브 회로가 비활성 모드일 때 외부에서 발생한 예상치 않은 정전기 전류가 스퀴브 회로 방향으로 유입되는 경로를 제어하여 스퀴브의 도화를 방지할 수 있고, 스퀴브 회로가 활성 모드 또는 비활성 모드일 때 스퀴브가 장착된 상태에서도 스퀴브 도화 부품의 상태 및 스퀴브 상태를 진단할 수 있으며, 스퀴브 회로가 활성 모드일 때 스퀴브 도화 회로의 정상 작동 여부를 확인하고 스퀴브를 도화시키며, 스퀴브 도화 후 스퀴브 상태를 진단할 수 있다.

Description

스퀴브 도화 장치 및 그 방법{SQUIB IGNITION APPARATUS AND METHOD THERFORE}
본 발명은 스퀴브에 관한 것으로, 더욱 상세하게는 스퀴브 도화 장치 및 그 방법에 관한 것이다.
일반적으로 스퀴브(squib) 도화(導火) 회로는 안전산업분야 또는 방위산업분야 등에서 많이 사용된다. 예를 들어, 민간분야에서는 자동차 에어백과 같은 안전 시스템에 적용되고 있고, 군용분야에서는 유도무기 관련 중요 이벤트를 생성하는데 사용된다. 따라서 스퀴브 도화 회로가 사용되는 적용분야의 특성 상 스퀴브 도화 회로의 안전성 및 신뢰성이 매우 중요하다.
예를 들어, 유도무기의 비행 도중 연료탱크를 분리하거나 발사체의 내부 회로 구동에 필요한 전원을 공급하는 열전지를 활성화시키는 동작은 스퀴브 소자(스퀴브 저항)의 도화 내지 점화에 의해 이루어진다. 스퀴브 소자는 전류가 흐르면 열을 발생시키고, 이때 발생된 열은 스위치와 같이 연료탱크 분리회로를 구동시키거나 열전지의 전압출력회로를 단락시켜 정격전압이 출력되도록 한다. 스퀴브 소자는 미리 정해진 정격전류(예를 들어, 5A 이상의 전류)가 흐르면 휴즈(fuse)와 같이 개방(open)된다.
따라서 이와 같이 안정성 및 신뢰성이 특히 요구되는 적용분야에서, 스퀴브 소자가 파괴되어 도화가 제대로 이루어지지 않거나, 도화 회로의 오작동으로 인하여 의도하지 않게 스퀴브가 도화되는 일이 발생하지 않도록 스퀴브 소자를 보호하고 진단하며 정확히 도화할 수 있는 방안이 필요하다.
따라서 본 발명의 목적은, 스퀴브 회로의 비활성 모드에서는 스퀴브 소자를 보호하고 스퀴브 회로를 진단하며, 스퀴브 회로의 활성 모드에서는 스퀴브를 도화하고 스퀴브 도화 회로의 정상 작동 여부를 확인하며, 스퀴브 도화 후에는 스퀴브 회로를 진단할 수 있는 스퀴브 도화 장치 및 그 방법을 제공하는 것이다.
상술한 본 발명의 목적을 달성하기 위한 본 발명의 일 실시예에 따른 스퀴브 도화 장치는, 스퀴브 소자를 도화시키는 스퀴브 도화 장치에 있어서, 상기 스퀴스 소자 양단에 병렬 연결되어 상기 스퀴브 소자 양단을 단락 또는 개방시키는 스위치를 이용하여, 전원이 인가되기 전에는 상기 스퀴브 소자 양단을 단락시켜 상기 스퀴브 소자가 도화되지 않도록 하고, 전원이 인가된 후에는 상기 스퀴브 소자 양단을 개방시켜 상기 스퀴브 소자가 도화되도록 하는 스퀴브 보호부와, 상기 스퀴브 보호부에 전원을 인가하여 상기 스퀴브 소자를 도화시키는 스퀴브 도화부 및 상기 스퀴브 보호부 및 상기 스퀴브 도화부의 동작을 제어하는 제어부를 포함한다.
상기 스퀴브 보호부의 상기 스위치는 반도체 릴레이일 수 있다.
상기 스퀴브 도화부는, 상기 스퀴브 소자의 일단에 연결된 제1 IPS(intelligent power switch) 및 상기 스퀴브 소자의 타단에 연결된 제2 IPS를 포함하고, 상기 제1 IPS 및 상기 제2 IPS가 동시에 구동되는 경우 상기 스퀴브 소자를 도화시킬 수 있다.
상기 스퀴브 도화 장치는, 제3 IPS를 포함하는 스퀴브 진단부를 더 포함하되, 상기 제어부는, 상기 스퀴브 소자의 도화 전에, 상기 스퀴브 진단부의 상기 제3 IPS 및 상기 스퀴브 도화부의 상기 제2 IPS를 구동시키고, 상기 제1 IPS의 DG 핀의 상태로부터 상기 스퀴브 소자의 개방 상태를 확인할 수 있다.
상기 스퀴브 도화 장치는, 적어도 하나의 보호용 다이오드를 이용하여 상기 스퀴브 소자의 도화 시 발생하는 역전류 또는 전기적 잡음으로부터 상기 제1 IPS, 상기 제2 IPS 또는 상기 제3 IPS를 보호할 수 있다.
상기 보호용 다이오드는 바리스터, TVS(Transient Voltage Suppression) 다이오드 또는 MOV(Metal Oxide Varistor) 다이오드일 수 있다.
상기 스퀴브 도화 장치는, 상기 제1 IPS의 Out 단자와 접지 사이에 연결되는 제1 옵토 커플러 및 상기 제2 IPS의 드레인 단자와 전원 사이에 연결되는 제2 옵토 커플러를 이용하여, 상기 제어부가 상기 스퀴브 소자의 도화 전에 상기 제1 IPS 또는 상기 제2 IPS의 단락 상태를 확인할 수 있도록 하는 스퀴브 도화 기능 확인부를 더 포함할 수 있다.
상기 스퀴브 도화 기능 확인부는, 상기 제어부가 상기 스퀴브 소자의 도화 시에 상기 제1 IPS 또는 상기 제2 IPS가 정상적으로 구동되는지를 확인할 수 있도록 할 수 있다.
상술한 본 발명의 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 스퀴브 도화 장치는, 스퀴브 소자와, Out 단자가 상기 스퀴브 소자의 일단에 연결된 제1 IPS(intelligent power switch)와, 드레인 단자가 상기 스퀴브 소자의 타단에 연결된 제2 IPS와, 상기 제1 IPS의 IN 단자 및 상기 제2 IPS의 IN 단자에 연결되어 상기 제1 IPS 및 상기 제2 IPS를 동시에 구동시켜 상기 스퀴브 소자를 도화시키는 마이크로프로세서 및 상기 스퀴브 소자 양단에 병렬 연결되어 전원이 인가되기 전에는 상기 스퀴브 소자 양단을 단락시켜 상기 스퀴브 소자가 도화되지 않도록 하고, 전원이 인가된 후에는 상기 스퀴브 소자 양단을 개방시켜 상기 스퀴브 소자가 도화되도록 하는 반도체 릴레이를 포함한다.
상기 스퀴브 도화 장치는, Out 단자가 상기 스퀴브 소자의 일단 및 상기 제1 IPS의 Out 단자에 연결되고, IN 단자가 상기 마이크로프로세서에 연결된 제3 IPS를 더 포함하되, 상기 마이크로프로세서는 상기 제2 IPS의 IN 단자에 전기적 신호를 보내어 상기 제2 IPS를 구동시키고 상기 제3 IPS의 IN 단자에 전기적 신호를 보내어 상기 제3 IPS를 구동시킨 후, 상기 제1 IPS의 DG 핀의 상태를 읽어 들여 상기 스퀴브 소자의 개방 상태를 확인할 수 있다.
상기 스퀴브 도화 장치는, 상기 제1 IPS의 Out 단자와 접지 사이에 연결되는 제1 옵토 커플러 및 상기 제2 IPS의 드레인 단자와 전원 사이에 연결되는 제2 옵토 커플러를 더 포함하되, 상기 제어부는 상기 제1 옵토 커플러의 출력 단자의 상태를 읽어 들여 상기 제1 IPS의 단락 상태를 확인하거나 또는 상기 제2 옵토 커플러의 출력 단자의 상태를 읽어 들여 상기 제2 IPS의 단락 상태를 확인할 수 있다.
상술한 본 발명의 목적을 달성하기 위한 본 발명의 일 실시예에 따른 스퀴브 도화 방법은, 스퀴브 소자 양단에 병렬 연결된 반도체 릴레이에 전원이 인가되기 전에는 상기 스퀴브 소자 양단을 단락시켜 상기 스퀴브 소자가 도화되지 않도록 하는 단계와, 상기 스퀴브 소자 양단에 병렬 연결된 상기 반도체 릴레이에 전원이 인가된 후에는 상기 스퀴브 소자 양단을 개방시켜 상기 스퀴브 소자가 도화되도록 하는 단계 및 Out 단자가 상기 스퀴브 소자의 일단에 연결된 제1 IPS(intelligent power switch)의 IN 단자와, 드레인 단자가 상기 스퀴브 소자의 타단에 연결된 제2 IPS의 IN 단자에 전기적 신호를 보내어 상기 제1 IPS 및 상기 제2 IPS를 동시에 구동시킴으로써 상기 스퀴브 소자를 도화시키는 단계를 포함한다.
상기 스퀴브 도화 방법은, 상기 제2 IPS의 IN 단자에 전기적 신호를 보내어 상기 제2 IPS를 구동시키는 단계와, Out 단자가 상기 스퀴브 소자의 일단 및 상기 제1 IPS의 Out 단자에 연결되고 IN 단자가 상기 마이크로프로세서에 연결된 제3 IPS의 IN 단자에 전기적 신호를 보내어 상기 제3 IPS를 구동시키는 단계 및 상기 제1 IPS의 DG 핀의 상태를 읽어 들여 상기 스퀴브 소자의 개방 상태를 확인하는 단계를 더 포함할 수 있다.
상기 스퀴브 도화 방법은, 상기 제1 IPS의 Out 단자와 접지 사이에 연결되는 제1 옵토 커플러의 출력 단자의 상태를 읽어 들여 상기 제1 IPS의 단락 상태를 확인하거나 또는 상기 제2 IPS의 드레인 단자와 전원 사이에 연결되는 제2 옵토 커플러의 출력 단자의 상태를 읽어 들여 상기 제2 IPS의 단락 상태를 확인하는 단계를 더 포함할 수 있다.
상기와 같은 스퀴브 도화 장치 및 그 방법에 따르면, 스퀴브 회로가 비활성 모드일 때 외부에서 발생한 예상치 않은 정전기 전류가 스퀴브 회로 방향으로 유입되는 경로를 제어하여 스퀴브의 도화를 방지할 수 있고, 스퀴브 회로가 활성 모드 또는 비활성 모드일 때 스퀴브가 장착된 상태에서도 스퀴브 도화 부품의 상태 및 스퀴브 상태를 진단할 수 있으며, 스퀴브 회로가 활성 모드일 때 스퀴브 도화 회로의 정상 작동 여부를 확인하고 스퀴브를 도화시키며, 스퀴브 도화 후 스퀴브 상태를 진단할 수 있다.
도 1은 파워 금속 산화막 반도체 전계효과 트랜지스터(MOSFET)를 사용한 일반적인 스퀴브 도화 회로를 나타내는 회로도이다.
도 2는 본 발명의 일 실시예에 따른 스퀴브 도화 장치의 구성을 나타내는 블록도이다.
도 3은 본 발명의 일 실시예에 따른 스퀴브 도화 장치의 회로를 나타내는 회로도이다.
도 4는 본 발명의 일 실시예에 따른 스퀴브 도화 방법을 설명하는 순서도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 제1, 제2, A, B 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. "및/또는" 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다. 어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재되지 아니한 적어도 하나의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다.
도 1은 파워 금속 산화막 반도체 전계효과 트랜지스터(MOSFET)를 사용한 일반적인 스퀴브 도화 회로를 나타내는 회로도이다.
도 1에 나타난 바와 같이, 파워 금속 산화막 반도체 전계효과 트랜지스터(metal-oxide semiconductor field-effect transistor; MOSFET)를 사용한 일반적인 스퀴브 도화 회로에서, 전류제한저항(R1)과 스퀴브 소자(R2)가 파워 MOSFET의 드레인 단자에 연결된다.
이 경우 일반적인 파워 MOSFET은 전압 구동형 증폭소자로서 다양한 동작조건 또는 환경조건에서 취급되기 때문에 예기치 않게 소자가 파괴되는 문제가 발생한다. 또한, 파워 MOSFET을 사용하는 경우, 안전에 취약하며, 스퀴브 도화 회로의 상태, 스퀴브 도화 이전과 이후의 스퀴브 소자의 개방 상태를 확인할 수 없다.
상술한 바와 같은 문제를 해결하기 위하여, 본 발명은 스퀴브 보호기능, 스퀴브 진단기능 및 스퀴브 도화기능을 갖는 스퀴브 도화 장치 및 그 방법을 제안한다. 본 발명의 일 실시예에 따른 스퀴브 도화 장치 및 그 방법은, 스퀴브 회로의 비활성 모드에서는 스퀴브 소자를 보호하고 스퀴브 회로를 진단하며, 스퀴브 회로의 활성 모드에서는 스퀴브를 도화하고 스퀴브 도화 회로의 정상 작동 여부를 확인하며, 스퀴브 도화 후에는 스퀴브 회로를 진단한다. 본 발명의 일 실시예에 따른 스퀴브 도화 장치 및 그 방법은 방산무기(스퀴브 소자를 사용하는 무기체계 등) 또는 민수분야(스퀴브 소자를 사용하는 자동차 또는 항공기 등)에 적용되는 스퀴브 도화 회로에 적용될 수 있다.
구체적으로, 본 발명의 일 실시예에 따른 스퀴브 도화 장치 및 그 방법은, 스퀴브 회로가 비활성 모드일 때, 외부에서 발생한 예상치 않은 정전기 전류 등이 스퀴브회로 방향으로 유입되는 경로를 제어하여 스퀴브의 도화를 방지하는데, 예를 들어 반도체릴레이(solid state relay)를 이용하여 스퀴브의 양단을 단락(short)시켜 외부에서 발생한 전류의 유입을 방지할 수 있는 안전회로 기능을 제공할 수 있다. 그리고 본 발명의 일 실시예에 따른 스퀴브 도화 장치 및 그 방법은, 스퀴브 회로가 활성 모드일 때, 전원인가와 동시에 자동으로 개방(open)시켜 스퀴브를 도화할 수 있는 상태가 되게 할 수 있다.
또한, 본 발명의 일 실시예에 따른 스퀴브 도화 장치 및 그 방법은, 스퀴브 회로가 활성 모드 또는 비활성 모드일 때, 스퀴브가 장착된 상태에서도 스퀴브 도화 부품(예를 들어, MOSFET)의 상태 및 스퀴브 상태(normal/open)를 진단할 수 있는 기능을 제공한다.
또한, 본 발명의 일 실시예에 따른 스퀴브 도화 장치 및 그 방법은, 스퀴브 회로가 활성 모드일 때 스퀴브를 도화시키는 기능과 스퀴브 도화 회로의 정상작동 여부를 확인하는 기능을 제공하는데, 예를 들어 스퀴브 도화 시에 스퀴브 도화 소자(예를 들어, MOSFET)의 동작 상태를 모니터링함으로써 스퀴브 도화용 전원이 공급되었는지 여부를 확인할 수 있다. 그리고 본 발명의 일 실시예에 따른 스퀴브 도화 장치 및 그 방법은, 스퀴브 도화 후 스퀴브의 상태(normal/open)를 진단할 수도 있다.
본 발명의 일 실시예에 따른 스퀴브 도화 장치는 ASICs(application specific integrated circuits), DSPs(digital signal processors), DSPDs(digital signal processing devices), PLDs(programmable logic devices), FPGAs(field programmable gate arrays), 프로세서(processors), 제어기(controllers), 마이크로 컨트롤러(micro-controllers), 마이크로 프로세서(microprocessors), 다른 전자 유닛 또는 이들의 조합을 이용하여 제어될 수 있다. 또한, 본 발명의 일 실시예에 따른 스퀴브 도화 방법은 상기 유닛들 중 어느 하나에 의하여 수행될 수 있다.
도 2는 본 발명의 일 실시예에 따른 스퀴브 도화 장치의 구성을 나타내는 블록도이다.
본 발명의 일 실시예에 따른 스퀴브 도화 장치(100)는 스퀴브 보호부(120), 스퀴브 진단부(130), 스퀴브 도화부(140), 스퀴브 도화 기능 확인부(150), 제어부(160) 등을 포함한다. 본 발명의 일 실시예에 따른 스퀴브 도화 장치(100)는 스퀴브 소자(110)를 포함할 수도 있고, 또는 외부의 스퀴브 소자와 연결되어 상기 외부의 스퀴브 소자를 보호, 진단 및 도화할 수도 있다.
이하에서는, 스퀴브 도화 장치(100)가 스퀴브 소자(110)를 포함하는 것으로 가정하여 설명한다. 다만, 스퀴브 도화 장치(100)가 스퀴브 소자(110)를 포함하는 구성은 본 발명의 일 실시예를 설명하기 위한 것일 뿐, 본 발명의 기술적 사상이 이러한 실시예에 한정되지 않음에 유의하여야 한다.
도 2를 참조하면, 스퀴브 보호부(120)는 스퀴브 소자(110)로 의도되지 않은 전류가 흐르지 않도록 보호한다. 그리고 제어부(160)는 제어 명령에 해당하는 전기적 신호를 스퀴브 도화 장치(100)의 다른 구성요소로 송신하고 다른 구성요소로부터 수신되는 전기적 신호로부터 스퀴브 및 스퀴브 도화 기능의 상태를 진단하며, 스퀴브 도화부(140)를 제어하여 스퀴브 소자를 도화시킨다.
도 3은 본 발명의 일 실시예에 따른 스퀴브 도화 장치의 회로를 나타내는 회로도이다.
본 발명의 일 실시예에 따른 스퀴브 도화 장치(100)는, 상술한 일반적인 스퀴브 도화 회로의 문제점을 해결하기 위하여 보호회로를 포함하거나 보호회로와 연결된 IPS(intelligent power switch)를 이용하여 스퀴브 도화 회로의 안전성을 향상시키고 진단 기능을 제공한다. 다양한 편의장치 및 안전장치들을 보호하고 적정한 스위칭 동작이 수행될 수 있도록 장착되는 소자인 퓨즈 및 릴레이는 실제 부하의 오동작, 퓨즈의 손상 등이 일어난 후에야 이상 상태를 인지할 수 있는 단점이 있는 반면, IPS는 릴레이를 대신할 스위칭 소자로써 내부에 프로세서를 가지고 있어 능동적으로 전류를 관측하여 이상 상태를 방지하고 부하를 보호할 수 있는 장점이 있다.
도 3을 참조하면, 스퀴브 보호부(120)는 스퀴브 소자 안전을 위한 회로로 구성되며, 전류제한 저항(R1), 스퀴브 소자(R2, 110), 반도체릴레이(121, normal closed 상태) 등을 포함한다. 스퀴브 보호부(120)는, 전원이 인가되기 전(예를 들어, 장치 저장 또는 장치 이동 중)에는 스퀴브 소자(R2, 110) 양단을 단락시켜 외부의 정전기나 순간 잡음이 스퀴브 소자(R2, 110)에 인가되지 않도록 하며, 전원이 인가된 후에는 자동으로 개방되어 스퀴브 소자(R2, 110)가 정상적으로 구동될 수 있도록 하는 안전 스위치 회로이다.
스퀴브 진단부(130)는 스퀴브 소자 점검을 위한 보조 회로로 구성되며, 보조 IPS(131)와 전류제한 저항(R3) 등을 포함한다. 스퀴브 진단부(130)는 IPS 내의 진단기능을 사용하여 스퀴브 소자(R2, 110)의 개방 상태를 확인할 수 있도록 하는데, 구체적으로 설명하면 소량의 전류를 공급할 수 있는 보조 IPS(131)와 하단부 IPS(143)를 구동한 후 상단부 IPS(141)의 DG 핀의 상태정보를 제어부(160)가 읽어 들여 스퀴브 소자(R2, 110) 도화 전에 스퀴브 소자(R2, 110)의 개방 상태를 확인할 수 있다. 또한, 스퀴브 진단부(130)는 도화 후에도 스퀴브소자(R2)가 정상적인 개방 상태인지를 제어부(160)가 확인할 수 있도록 기능을 제공한다.
스퀴브 도화부(140)는 스퀴브 도화를 위한 회로로 구성되며, 상단부 IPS(141)와 하단부 IPS(143)를 이용하여 두 개의 IPS(141, 143)가 동시에 구동될 때에만 스퀴브 소자(R2, 110)가 도화되도록 하는 안전한 구동회로이다.
스퀴브 도화 기능 확인부(150)는 스퀴브 도화 회로 점검을 위한 회로로 구성되며, 상단부 IPS(141)에 대하여 Out 단자와 접지 사이에, 하단부 IPS(143)에 대하여는 드레인(D) 단자와 전원 사이에 각각 옵토 커플러(151, 153)를 연결하여 제어부(160)로 하여금 스퀴브 소자(R2, 110) 도화 전에 옵토 커플러(151, 153)의 출력신호를 점검하여 IPS(141, 143) 단락상태의 고장 여부를 확인할 수 있도록 한다. 또한, 스퀴브 도화 기능 확인부(150)는 스퀴브 도화 시에도 상단부 IPS(141)와 하단부 IPS(143)가 각각 정상적으로 동작하였는지를 확인할 수 있다.
제어부(160)는 스퀴브 도화 회로(100)의 다른 구성요소들에 대한 제어 회로로 구성되며, 버퍼(165), 디지털 아이솔레이터(163, 167), 마이크로프로세서(161) 등을 포함한다. 제어부(160)는 디지털 아이솔레이터(163, 167)를 이용하여 제어부(160)의 노이즈가 스퀴브 도화 회로에 영향을 주지 않도록 하며, 마이크로프로세서(161)를 이용하여 스퀴브 도화 회로를 제어한다. 상술한 바와 같이, 제어부(160)는 제어 명령에 해당하는 전기적 신호를 스퀴브 도화 장치(100)의 다른 구성요소로 송신하고 다른 구성요소로부터 수신되는 전기적 신호로부터 스퀴브 및 스퀴브 도화 기능의 상태를 진단하며, 스퀴브 도화부(140)를 통하여 스퀴브 소자(R2, 110)를 도화시킨다.
상기 마이크로프로세서(161)는 동등한 기능을 제공하는 ASICs(application specific integrated circuits), DSPs(digital signal processors), DSPDs(digital signal processing devices), PLDs(programmable logic devices), FPGAs(field programmable gate arrays), 프로세서(processors), 제어기(controllers), 마이크로 컨트롤러(micro-controllers), 다른 전자 유닛 또는 이들의 조합으로 대체될 수도 있다.
한편, 도화 회로 보호부(171, 173)는 적어도 하나의 보호용 다이오드(바리스터, TVS(Transient Voltage Suppression) 다이오드, MOV(Metal Oxide Varistor) 다이오드 등)를 이용하여 상기 스퀴브 소자의 도화 시 발생하는 역전류 또는 전기적 잡음(순간적인 스위칭 잡음 등)으로부터 보조 IPS(131), 상단부 IPS(141), 하단부 IPS(143)를 보호할 수 있다.
도 4는 본 발명의 일 실시예에 따른 스퀴브 도화 방법을 설명하는 순서도이다.
도 4를 참조하면, 제2 IPS의 IN 단자에 전기적 신호를 보내어 상기 제2 IPS를 구동시키고, Out 단자가 스퀴브 소자의 일단 및 제1 IPS의 Out 단자에 연결되고 IN 단자가 마이크로프로세서에 연결된 제3 IPS의 IN 단자에 전기적 신호를 보내어 상기 제3 IPS를 구동시킨 후, 상기 제1 IPS의 DG 핀의 상태를 읽어 들여 스퀴브 소자의 개방 상태를 확인할 수 있다(S210).
또한, 상기 제1 IPS의 Out 단자와 접지 사이에 연결되는 제1 옵토 커플러의 출력 단자의 상태를 읽어 들여 상기 제1 IPS의 단락 상태를 확인하거나 또는 상기 제2 IPS의 드레인 단자와 전원 사이에 연결되는 제2 옵토 커플러의 출력 단자의 상태를 읽어 들여 상기 제2 IPS의 단락 상태를 확인할 수 있다(S220). 이로서 스퀴드 소자 도화 전에 제1 IPS 및 제2 IPS의 단락 상태의 고장 여부를 점검할 수 있는 것은 물론, 스퀴브 도화 시에도 제1 IPS 및 제2 IPS의 정상 동작 여부를 확인할 수 있다.
그리고 스퀴브 소자 양단에 병렬 연결된 반도체 릴레이에 전원이 인가되었는지를 확인하여(S230), 전원이 인가되기 전에는 상기 스퀴브 소자 양단을 단락시켜 상기 스퀴브 소자가 도화되지 않도록 하며, 전원이 인가된 후에는 상기 스퀴브 소자 양단을 개방시켜 상기 스퀴브 소자가 도화될 수 있도록 한다(S240)
또한, Out 단자가 상기 스퀴브 소자의 일단에 연결된 제1 IPS(intelligent power switch)의 IN 단자와, 드레인 단자가 상기 스퀴브 소자의 타단에 연결된 제2 IPS의 IN 단자에 전기적 신호를 보내어 상기 제1 IPS 및 상기 제2 IPS를 동시에 구동시킴으로써(S250) 상기 스퀴브 소자를 도화시킬 수 있다(S260).
본 발명의 일 실시예에 따른 스퀴브 도화 방법에 대하여는 상기 본 발명의 일 실시예에 따른 스퀴브 도화 장치에 대하여 도 2 및 도 3을 참조하여 설명한 바와 유사하게 이해될 수 있으므로 이하 설명을 생략한다.
이상 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: 스퀴브 소자 120: 스퀴브 보호부
130: 스퀴브 진단부 140: 스퀴브 도화부
150: 스퀴브 도화 기능 확인부 160: 제어부
171, 173: 도화 회로 보호부

Claims (14)

  1. 스퀴브 소자를 도화시키는 스퀴브 도화 장치에 있어서,
    상기 스퀴브 소자 양단에 병렬 연결되어 상기 스퀴브 소자 양단을 단락 또는 개방시키는 스위치를 이용하여, 전원이 인가되기 전에는 상기 스퀴브 소자 양단을 단락시켜 상기 스퀴브 소자가 도화되지 않도록 하고, 전원이 인가된 후에는 상기 스퀴브 소자 양단을 개방시켜 상기 스퀴브 소자가 도화되도록 하는 스퀴브 보호부;
    상기 스퀴브 소자의 일단에 연결된 제1 IPS(intelligent power switch) 및 상기 스퀴브 소자의 타단에 연결된 제2 IPS를 포함하고, 상기 제1 IPS 및 상기 제2 IPS가 동시에 구동되는 경우 상기 스퀴브 보호부에 전원을 인가하여 상기 스퀴브 소자를 도화시키는 스퀴브 도화부;
    상기 스퀴브 보호부 및 상기 스퀴브 도화부의 동작을 제어하는 제어부; 및
    상기 제1 IPS의 Out 단자와 접지 사이에 연결되는 제1 옵토 커플러 및 상기 제2 IPS의 드레인 단자와 전원 사이에 연결되는 제2 옵토 커플러를 이용하여, 상기 제어부가 상기 스퀴브 소자의 도화 전에 상기 제1 IPS 또는 상기 제2 IPS의 단락 상태를 확인할 수 있도록 하는 스퀴브 도화 기능 확인부를 포함하는 스퀴브 도화 장치.
  2. 제1항에 있어서,
    상기 스퀴브 보호부의 상기 스위치는 반도체 릴레이인 것을 특징으로 하는 스퀴브 도화 장치.
  3. 삭제
  4. 제1항에 있어서,
    제3 IPS를 포함하는 스퀴브 진단부를 더 포함하되,
    상기 제어부는, 상기 스퀴브 소자의 도화 전에, 상기 스퀴브 진단부의 상기 제3 IPS 및 상기 스퀴브 도화부의 상기 제2 IPS를 구동시키고, 상기 제1 IPS의 DG 핀의 상태로부터 상기 스퀴브 소자의 개방 상태를 확인하는 것을 특징으로 하는 스퀴브 도화 장치.
  5. 제4항에 있어서,
    적어도 하나의 보호용 다이오드를 이용하여 상기 스퀴브 소자의 도화 시 발생하는 역전류 또는 전기적 잡음으로부터 상기 제1 IPS, 상기 제2 IPS 또는 상기 제3 IPS를 보호하는 것을 특징으로 하는 스퀴브 도화 장치.
  6. 제5항에 있어서,
    상기 보호용 다이오드는 바리스터, TVS(Transient Voltage Suppression) 다이오드 또는 MOV(Metal Oxide Varistor) 다이오드인 것을 특징으로 하는 스퀴브 도화 장치.
  7. 삭제
  8. 제1항에 있어서,
    상기 스퀴브 도화 기능 확인부는, 상기 제어부가 상기 스퀴브 소자의 도화 시에 상기 제1 IPS 또는 상기 제2 IPS가 정상적으로 구동되는지를 확인할 수 있도록 하는 것을 특징으로 하는 스퀴브 도화 장치.
  9. 스퀴브 소자;
    Out 단자가 상기 스퀴브 소자의 일단에 연결된 제1 IPS(intelligent power switch);
    드레인 단자가 상기 스퀴브 소자의 타단에 연결된 제2 IPS;
    상기 제1 IPS의 IN 단자 및 상기 제2 IPS의 IN 단자에 연결되어 상기 제1 IPS 및 상기 제2 IPS를 동시에 구동시켜 상기 스퀴브 소자를 도화시키는 마이크로프로세서;
    상기 스퀴브 소자 양단에 병렬 연결되어 전원이 인가되기 전에는 상기 스퀴브 소자 양단을 단락시켜 상기 스퀴브 소자가 도화되지 않도록 하고, 전원이 인가된 후에는 상기 스퀴브 소자 양단을 개방시켜 상기 스퀴브 소자가 도화되도록 하는 반도체 릴레이;
    상기 제1 IPS의 Out 단자와 접지 사이에 연결되는 제1 옵토 커플러; 및
    상기 제2 IPS의 드레인 단자와 전원 사이에 연결되는 제2 옵토 커플러를 포함하되,
    상기 마이크로프로세서는 상기 제1 옵토 커플러의 출력 단자의 상태를 읽어 들여 상기 제1 IPS의 단락 상태를 확인하거나 또는 상기 제2 옵토 커플러의 출력 단자의 상태를 읽어 들여 상기 제2 IPS의 단락 상태를 확인하는 것을 특징으로 하는 스퀴브 도화 장치.
  10. 제9항에 있어서,
    Out 단자가 상기 스퀴브 소자의 일단 및 상기 제1 IPS의 Out 단자에 연결되고, IN 단자가 상기 마이크로프로세서에 연결된 제3 IPS를 더 포함하되,
    상기 마이크로프로세서는 상기 제2 IPS의 IN 단자에 전기적 신호를 보내어 상기 제2 IPS를 구동시키고 상기 제3 IPS의 IN 단자에 전기적 신호를 보내어 상기 제3 IPS를 구동시킨 후, 상기 제1 IPS의 DG 핀의 상태를 읽어 들여 상기 스퀴브 소자의 개방 상태를 확인하는 것을 특징으로 하는 스퀴브 도화 장치.
  11. 삭제
  12. 스퀴브 소자 양단에 병렬 연결된 반도체 릴레이에 전원이 인가되기 전에는 상기 스퀴브 소자 양단을 단락시켜 상기 스퀴브 소자가 도화되지 않도록 하는 단계;
    상기 스퀴브 소자 양단에 병렬 연결된 상기 반도체 릴레이에 전원이 인가된 후에는 상기 스퀴브 소자 양단을 개방시켜 상기 스퀴브 소자가 도화되도록 하는 단계; 및
    Out 단자가 상기 스퀴브 소자의 일단에 연결된 제1 IPS(intelligent power switch)의 IN 단자와, 드레인 단자가 상기 스퀴브 소자의 타단에 연결된 제2 IPS의 IN 단자에 전기적 신호를 보내어 상기 제1 IPS 및 상기 제2 IPS를 동시에 구동시킴으로써 상기 스퀴브 소자를 도화시키는 단계; 및
    상기 제1 IPS의 Out 단자와 접지 사이에 연결되는 제1 옵토 커플러의 출력 단자의 상태를 읽어 들여 상기 제1 IPS의 단락 상태를 확인하거나 또는 상기 제2 IPS의 드레인 단자와 전원 사이에 연결되는 제2 옵토 커플러의 출력 단자의 상태를 읽어 들여 상기 제2 IPS의 단락 상태를 확인하는 단계를 포함하는 스퀴브 도화 방법.
  13. 제12항에 있어서,
    상기 제2 IPS의 IN 단자에 전기적 신호를 보내어 상기 제2 IPS를 구동시키는 단계;
    Out 단자가 상기 스퀴브 소자의 일단 및 상기 제1 IPS의 Out 단자에 연결되고 IN 단자가 마이크로프로세서에 연결된 제3 IPS의 IN 단자에 전기적 신호를 보내어 상기 제3 IPS를 구동시키는 단계; 및
    상기 제1 IPS의 DG 핀의 상태를 읽어 들여 상기 스퀴브 소자의 개방 상태를 확인하는 단계를 더 포함하는 스퀴브 도화 방법.
  14. 삭제
KR1020100047121A 2010-05-19 2010-05-19 스퀴브 도화 장치 및 그 방법 KR101207941B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100047121A KR101207941B1 (ko) 2010-05-19 2010-05-19 스퀴브 도화 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100047121A KR101207941B1 (ko) 2010-05-19 2010-05-19 스퀴브 도화 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20110127553A KR20110127553A (ko) 2011-11-25
KR101207941B1 true KR101207941B1 (ko) 2012-12-05

Family

ID=45396172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100047121A KR101207941B1 (ko) 2010-05-19 2010-05-19 스퀴브 도화 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR101207941B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101885658B1 (ko) * 2017-02-20 2018-08-06 국방과학연구소 스퀴브 도화 장치및 그 진단방법

Also Published As

Publication number Publication date
KR20110127553A (ko) 2011-11-25

Similar Documents

Publication Publication Date Title
JP4384174B2 (ja) 電気負荷のフェールセーフ停止用の安全切換装置およびその方法
US20090212975A1 (en) In-Circuit Testing For Integrity Of Solid-State Switches
CN101640405B (zh) 一种用于低压或中压装置的功率和控制单元
US8508898B2 (en) Diagnosable reverse-voltage protection for high power loads
RU2440651C2 (ru) Предохранительное устройство для полупроводникового выключателя
BR102013026254B1 (pt) Ligação à prova de falhas tolerante a faltas
US20150041849A1 (en) Ignition control short circuit protection
CN102969200B (zh) 高可靠性的单片机控制继电器装置
CN114977799A (zh) 固态功率控制器和航空器
US11867748B2 (en) Electrical control device detection circuit, detection method, and electric vehicle
KR101207941B1 (ko) 스퀴브 도화 장치 및 그 방법
EP3913384A1 (en) Detection circuit and detection method for electric control device, and electric car
US9244127B2 (en) Quick reference relay diagnostic circuit
KR102100861B1 (ko) 로우 사이드 구동 ic 고장진단 장치 및 방법
CN104521089A (zh) 蓄电池系统和具有蓄电池系统的机动车
US7193379B2 (en) Electronic circuit arrangement for switching an electrical load in a fail safe manner
CN211351693U (zh) 电机馈电控制电路和用电设备
CN106716156B (zh) 电路装置和用于运行电路装置的方法
GB2429347A (en) Fail safe switching of an electrical load
JP2018182962A (ja) モータ制御装置
RU2444037C1 (ru) Устройство для включения исполнительных органов с электроприводом
CN104795787A (zh) 一种保护电路、驱动控制系统及其控制方法
US9690643B2 (en) Engine-control computer and method for detecting failures of such a computer
ES2915655T3 (es) Protección contra fallas internas
US20220229112A1 (en) Detection circuit and detection method of electrical control device, and electric vehicle

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151102

Year of fee payment: 4