KR101205831B1 - Semiconductor light emitting device and manufacturing method of the same - Google Patents

Semiconductor light emitting device and manufacturing method of the same Download PDF

Info

Publication number
KR101205831B1
KR101205831B1 KR1020100110818A KR20100110818A KR101205831B1 KR 101205831 B1 KR101205831 B1 KR 101205831B1 KR 1020100110818 A KR1020100110818 A KR 1020100110818A KR 20100110818 A KR20100110818 A KR 20100110818A KR 101205831 B1 KR101205831 B1 KR 101205831B1
Authority
KR
South Korea
Prior art keywords
layer
current blocking
light emitting
type
blocking layer
Prior art date
Application number
KR1020100110818A
Other languages
Korean (ko)
Other versions
KR20120049523A (en
Inventor
주인찬
신찬수
배성주
김동현
최재혁
김신근
Original Assignee
(재)한국나노기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (재)한국나노기술원 filed Critical (재)한국나노기술원
Priority to KR1020100110818A priority Critical patent/KR101205831B1/en
Publication of KR20120049523A publication Critical patent/KR20120049523A/en
Application granted granted Critical
Publication of KR101205831B1 publication Critical patent/KR101205831B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

소자의 휘도를 떨어뜨리지 않는 전류저지층을 갖는 수직 구조 반도체 발광소자 및 그 제조방법을 제공한다. 본 발명에 따른 반도체 발광소자는 도전성 기판; Al, Cr, Ti 및 V으로 이루어진 군으로부터 선택된 하나 이상의 고반사성 금속을 이용해 상기 도전성 기판 상에 형성된 전류저지층; 상기 전류저지층 양측에 형성된 복수의 p형 전극; 상기 p형 전극과 상기 전류저지층 상에 순차적으로 적층된 p형 반도체층, 활성층 및 n형 반도체층; 및 상기 n형 반도체층 상에 형성된 n형 전극;을 포함한다.A vertical structure semiconductor light emitting device having a current blocking layer that does not degrade the brightness of the device, and a method of manufacturing the same. A semiconductor light emitting device according to the present invention comprises a conductive substrate; A current blocking layer formed on the conductive substrate using at least one highly reflective metal selected from the group consisting of Al, Cr, Ti, and V; A plurality of p-type electrodes formed on both sides of the current blocking layer; A p-type semiconductor layer, an active layer, and an n-type semiconductor layer sequentially stacked on the p-type electrode and the current blocking layer; And an n-type electrode formed on the n-type semiconductor layer.

Description

반도체 발광소자 및 그 제조방법 {Semiconductor light emitting device and manufacturing method of the same} Semiconductor light emitting device and method of manufacturing the same {Semiconductor light emitting device and manufacturing method of the same}

본 발명은 반도체 발광소자 제조방법에 관한 것으로, 더욱 상세하게는 수직 구조 반도체 발광소자 제조방법에 관한 것이다. The present invention relates to a method for manufacturing a semiconductor light emitting device, and more particularly, to a method for manufacturing a vertical structure semiconductor light emitting device.

LED(Light Emitting Diode)와 같은 반도체 발광소자는 전류를 광으로 변환시키는 고체 전자 소자 중 하나로서, 통상적으로 p형 반도체층과 n형 반도체층 사이에 삽입된 반도체 물질의 활성층을 포함한다. 반도체 발광소자에서 p형 반도체층과 n형 반도체층 양단에 구동 전류를 인가하면, p형 반도체층과 n형 반도체층으로부터 활성층으로 전자(electron) 및 정공(hole)이 주입된다. 주입된 전자와 정공은 활성층에서 재결합하여 광을 생성한다. A semiconductor light emitting device such as a light emitting diode (LED) is one of solid state electronic devices that convert current into light, and typically includes an active layer of a semiconductor material interposed between a p-type semiconductor layer and an n-type semiconductor layer. When a driving current is applied across the p-type semiconductor layer and the n-type semiconductor layer in the semiconductor light emitting device, electrons and holes are injected into the active layer from the p-type semiconductor layer and the n-type semiconductor layer. The injected electrons and holes are recombined in the active layer to generate light.

일반적으로 반도체 발광소자는 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 질화물계 Ⅲ-Ⅴ족 반도체 화합물로 제조가 되고 있는데, 이것은 단파장광(자외선 내지 녹색광), 특히 청색광을 낼 수 있는 소자가 된다. 그런데, 질화물계 화합물 반도체는 결정 성장을 위한 격자 정합 조건을 만족하는 사파이어 기판이나 실리콘 카바이드(silicon carbide, SiC) 기판 등의 절연성 기판을 이용하여 제조되므로, 구동 전류 인가를 위해 p형 반도체층 및 n형 반도체층에 연결시키는 2개의 전극이 발광구조물의 상면에 거의 수평으로 배열되는 수평(planar) 구조를 가진다. In general, the semiconductor light emitting device is a nitride group III-V group having an Al x In y Ga (1-xy) N composition formula, where 0≤x≤1, 0≤y≤1, 0≤x + y≤1 Although it is manufactured with a semiconductor compound, it becomes a device which can produce short wavelength light (ultraviolet light-green light), especially blue light. However, since the nitride compound semiconductor is manufactured by using an insulating substrate such as a sapphire substrate or a silicon carbide (SiC) substrate that satisfies the lattice matching condition for crystal growth, the p-type semiconductor layer and n Two electrodes connected to the semiconductor semiconductor layer have a planar structure in which they are arranged almost horizontally on the upper surface of the light emitting structure.

그런데 n형 전극과 p형 전극을 발광구조물의 상면에 거의 수평으로 배열하면 발광면적이 감소되어 휘도가 감소되고, 전류 퍼짐이 원활하지 못해 정전 방전(electrostatic discharge : ESD)에 취약한 신뢰성 문제를 유발시킨다. 뿐만 아니라, 동일 웨이퍼 상에서 칩의 개수가 감소하여 수율이 저하되는 문제점이 있다. 또한 칩 사이즈를 축소하는 데 한계가 있으며, 더구나 사파이어 기판은 열전도율이 좋지 않기 때문에 고출력 구동시 발생되는 열이 충분히 방출되지 못하게 됨으로써 소자 성능에 제약을 초래한다. However, when the n-type electrode and the p-type electrode are arranged almost horizontally on the upper surface of the light emitting structure, the light emitting area is reduced, the luminance is decreased, and current spreading is not smooth, causing reliability problems vulnerable to electrostatic discharge (ESD). . In addition, there is a problem that the yield is reduced by reducing the number of chips on the same wafer. In addition, there is a limit in reducing the chip size, and furthermore, since the sapphire substrate has poor thermal conductivity, heat generated during high-power driving is not sufficiently discharged, thereby limiting device performance.

이러한 문제를 해결하기 위하여, 고출력 레이저의 고밀도 에너지를 이용하여 사파이어 기판과 질화물계 화합물 반도체 층 사이의 경계면을 분해하여 사파이어 기판과 질화물계 화합물 반도체 층 부분을 분리하는 레이저 리프트 오프(laser lift off) 공법을 이용해 수직 구조의 반도체 발광소자를 제조하고 있다. In order to solve this problem, a laser lift off method for separating the sapphire substrate and the nitride compound semiconductor layer part by decomposing the interface between the sapphire substrate and the nitride compound compound semiconductor layer using the high-density energy of the high power laser. To manufacture a semiconductor light emitting device having a vertical structure.

도 1은 사파이어 기판에 n형 반도체층, 활성층 및 p형 반도체층으로 이루어진 질화물계 화합물 반도체 층을 형성한 후 레이저 리프트 오프 공법에 의하여 사파이어 기판을 분리하고 지지용 도전성 기판을 부착하여 제작된 수직 구조 반도체 발광소자를 나타내는 단면도이다. 1 is a vertical structure fabricated by forming a nitride compound semiconductor layer composed of an n-type semiconductor layer, an active layer and a p-type semiconductor layer on a sapphire substrate, and then separating the sapphire substrate by a laser lift-off method and attaching a support conductive substrate. It is sectional drawing which shows a semiconductor light emitting element.

도 1을 참조하면, 종래 수직 구조 반도체 발광소자(10)는 도전성 기판(40) 상에 금속층(35), p형 반도체층(25), 활성층(20) 및 n형 반도체층(15)을 구비하며, n형 반도체층(15) 상면에 n형 전극(45)이 형성되어 있다. p형 반도체층(25)과 n형 반도체층(15) 양단에 구동 전류를 인가하면, p형 반도체층(25)과 n형 반도체층(15)으로부터 활성층(20)으로 전자 및 정공이 주입된다. 주입된 전자와 정공은 활성층(20)에서 재결합하여 광을 생성한다. Referring to FIG. 1, a conventional vertical structure semiconductor light emitting device 10 includes a metal layer 35, a p-type semiconductor layer 25, an active layer 20, and an n-type semiconductor layer 15 on a conductive substrate 40. The n-type electrode 45 is formed on the n-type semiconductor layer 15 upper surface. When a driving current is applied across the p-type semiconductor layer 25 and the n-type semiconductor layer 15, electrons and holes are injected into the active layer 20 from the p-type semiconductor layer 25 and the n-type semiconductor layer 15. . The injected electrons and holes recombine in the active layer 20 to generate light.

이와 같은 수직 구조 반도체 발광소자는 수평 구조와 비교시 n형 반도체층(15)의 두께가 두꺼워 전류 확산이 잘 되지만 더 균일하게 광자를 분포시켜 고휘도, 고출력 LED 소자를 구현하기 위해선 n형 전극과 비슷한 형태의 절연체를 p형 반도체층에 패턴 증착하는 전류저지층(CBL : Current Blocking Layer)이 필요하다.Such a vertical structure semiconductor light emitting device has a thick thickness of the n-type semiconductor layer 15 as compared to the horizontal structure, but the current spreads well, but similar to that of the n-type electrode in order to realize high brightness and high power LED device by more uniformly distributing photons. There is a need for a current blocking layer (CBL) for pattern-depositing a type insulator onto a p-type semiconductor layer.

도 2는 SiO2 전류저지층을 채용한 종래 반도체 발광소자의 제조방법을 설명하기 위한 공정별 단면도이다.2 is a cross-sectional view for each process for explaining a method of manufacturing a conventional semiconductor light emitting device employing a SiO 2 current blocking layer.

도 2(a)를 참조하면, 우선 반도체 기판(5) 상에 순차적으로 n형 반도체층, 활성층 및 p형 반도체층을 성장시켜 발광구조물(30)을 형성한 다음, 발광구조물(30) 상에 SiO2막(31)을 형성한다. 도 2(b)에 따라, SiO2막(31) 일부 위에 오믹 금속(32)을 증착한 후 열처리한다. 다음 도 2(c)를 참조하여 오믹 금속(32) 양쪽의 SiO2막(31)은 식각으로 제거해낸다. 도 2(d)를 참조하여 SiO2막(31)과 오믹 금속(32) 위로 씨드 금속층(33)을 형성한 후, 도 2(e)를 참조하여 씨드 금속층(33) 위로 도전성 기판(40)을 형성한다. 다음에, 레이저 리프트 오프 공정에 의해 도 2(f)와 같이 반도체 기판(5)을 제거한다. 그런 다음 도 2(g)를 참조하여 발광구조물(30) 상면에 요철(42)이 형성되도록 하고, 도 2(h)와 같이 칩별로 분리한다. 다음, 도 2(i)를 참조하여 발광구조물(30) 상면에 n형 전극(45)을 형성한다.Referring to FIG. 2A, first, an n-type semiconductor layer, an active layer, and a p-type semiconductor layer are sequentially grown on a semiconductor substrate 5 to form a light emitting structure 30, and then on the light emitting structure 30. SiO 2 film 31 is formed. According to FIG. 2B, an ohmic metal 32 is deposited on a portion of the SiO 2 film 31 and then heat-treated. Next, referring to FIG. 2C, the SiO 2 film 31 on both sides of the ohmic metal 32 is removed by etching. After forming the seed metal layer 33 over the SiO 2 film 31 and the ohmic metal 32 with reference to FIG. 2 (d), the conductive substrate 40 is formed on the seed metal layer 33 with reference to FIG. 2 (e). To form. Next, the semiconductor substrate 5 is removed as shown in FIG. 2 (f) by a laser lift-off process. Then, the concave-convex 42 is formed on the upper surface of the light emitting structure 30 with reference to FIG. 2 (g), and separated by chips as shown in FIG. Next, an n-type electrode 45 is formed on the upper surface of the light emitting structure 30 with reference to FIG. 2 (i).

전류저지층으로서 SiO2막(31) 대신에 Si3N4막을 이용할 수도 있으나, p형 반도체층 표면에 증착하여 구현하는 SiO2막 또는 Si3N4막은 발광구조물(30)의 양자우물에서 발생하는 빛의 일부를 흡수하거나 산란시켜 소자의 휘도를 떨어뜨린다. 또한 전류저지층 패턴을 형성하기 위해 도 2(c)와 같이 추가적인 포토리소그래피 공정 및 건식 또는 습식 식각이 요구되어 공정이 복잡하다.A Si 3 N 4 film may be used instead of the SiO 2 film 31 as a current blocking layer, but a SiO 2 film or Si 3 N 4 film formed by depositing on a surface of a p-type semiconductor layer is generated in a quantum well of the light emitting structure 30. Absorption or scattering a portion of the light to reduce the brightness of the device. In addition, an additional photolithography process and dry or wet etching are required to form a current blocking layer pattern, which is complicated.

이러한 문제를 해결하기 위해 고반사율 특성을 갖는 브래그 반사막의 사용이 제안되어 있다. 그러나 이 구조의 경우 산화물을 다중 적층해야 하고 패터닝 공정은 여전히 요구되어 공정 단가를 상승시키는 문제가 있다. In order to solve this problem, the use of the Bragg reflective film which has a high reflectivity characteristic is proposed. However, in this structure, oxides must be multi-laminated and a patterning process is still required, which increases the process cost.

본 발명이 해결하려는 과제는 소자의 휘도를 떨어뜨리지 않는 전류저지층을 갖는 반도체 발광소자를 제공하는 것이다.An object of the present invention is to provide a semiconductor light emitting device having a current blocking layer that does not lower the brightness of the device.

본 발명이 해결하려는 다른 과제는 전류저지층 형성시 포토리소그래피 공정 및 식각 공정의 수를 줄여 공정이 단순화된 반도체 발광소자 제조방법을 제공하는 것이다. Another object of the present invention is to provide a method of manufacturing a semiconductor light emitting device in which the process is simplified by reducing the number of photolithography and etching processes in forming a current blocking layer.

상기의 과제를 해결하기 위한 본 발명에 따른 반도체 발광소자는, 도전성 기판; Al, Cr, Ti 및 V으로 이루어진 군으로부터 선택된 하나 이상의 고반사성 금속을 이용해 상기 도전성 기판 상에 형성된 전류저지층; 상기 전류저지층 양측에 형성된 복수의 p형 전극; 상기 p형 전극과 상기 전류저지층 상에 순차적으로 적층된 p형 반도체층, 활성층 및 n형 반도체층; 및 상기 n형 반도체층 상에 형성된 n형 전극;을 포함한다.The semiconductor light emitting device according to the present invention for solving the above problems is a conductive substrate; A current blocking layer formed on the conductive substrate using at least one highly reflective metal selected from the group consisting of Al, Cr, Ti, and V; A plurality of p-type electrodes formed on both sides of the current blocking layer; A p-type semiconductor layer, an active layer, and an n-type semiconductor layer sequentially stacked on the p-type electrode and the current blocking layer; And an n-type electrode formed on the n-type semiconductor layer.

바람직한 실시예에 있어서, 상기 전류저지층은 Al으로 이루어진다. 상기 전류저지층은 상기 p형 반도체층과 쇼트키(Schottky) 접합을 한다. 상기 전류저지층은 열처리를 하지 않다. 그리고, 상기 전류저지층은 상기 n형 전극과 같은 패턴 형태이다.In a preferred embodiment, the current blocking layer is made of Al. The current blocking layer forms a Schottky junction with the p-type semiconductor layer. The current blocking layer is not heat treated. The current blocking layer has the same pattern as the n-type electrode.

상기의 다른 과제를 해결하기 위한 본 발명에 따른 반도체 발광소자 제조방법에서는, 반도체 기판 상에 순차적으로 n형 반도체층, 활성층 및 p형 반도체층을 성장시킨 다음, 상기 p형 반도체층 상에 오믹 금속을 증착한 후 열처리하여 복수의 p형 전극을 형성한다. Al, Cr, Ti 및 V으로 이루어진 군으로부터 선택된 하나 이상의 고반사성 금속을 적어도 상기 p형 전극 사이에 형성하여 전류저지층을 형성한다. 그런 다음, 상기 p형 전극과 상기 전류저지층 상에 도전성 기판을 형성하고, 상기 반도체 기판을 제거한다. 상기 n형 반도체층 상에 n형 전극을 형성한다.In the method of manufacturing a semiconductor light emitting device according to the present invention for solving the above-mentioned other problems, an n-type semiconductor layer, an active layer and a p-type semiconductor layer are sequentially grown on a semiconductor substrate, and then an ohmic metal on the p-type semiconductor layer. After the deposition, a plurality of p-type electrodes are formed by heat treatment. At least one highly reflective metal selected from the group consisting of Al, Cr, Ti and V is formed between at least the p-type electrode to form a current blocking layer. Then, a conductive substrate is formed on the p-type electrode and the current blocking layer, and the semiconductor substrate is removed. An n-type electrode is formed on the n-type semiconductor layer.

본 발명에 있어서, 상기 전류저지층은 포토리소그래피 공정 및 식각 공정 없이 상기 p형 전극과 상기 반도체 기판 위 전면에 형성한다. 상기 도전성 기판을 형성하는 단계는, 상기 전류저지층 위로 씨드 금속층을 형성하는 단계; 및 도금, 증착 및 스퍼터링 중 어느 하나의 공정으로 상기 씨드 금속층 상에 도전성 물질을 형성하는 단계를 포함하거나, 상기 전류저지층 위로 웨이퍼 본딩 공정을 통하여 도전성 기판을 부착하는 단계를 포함할 수 있다. In the present invention, the current blocking layer is formed on the entire surface of the p-type electrode and the semiconductor substrate without a photolithography process and an etching process. The forming of the conductive substrate may include forming a seed metal layer over the current blocking layer; And forming a conductive material on the seed metal layer by any one of plating, deposition, and sputtering, or attaching the conductive substrate to the current blocking layer through a wafer bonding process.

본 발명에서는 80% 이상의 반사율을 갖는 고반사성 금속, 예컨대 Al을 이용해 전류저지층을 형성한다. Al은 p-GaN과 같은 p형 반도체층과 금속 컨택에서 쇼트키 특성을 띄고 청색 파장 영역에서 80% 이상의 반사율을 갖는다. 이러한 고반사성 금속을 전류저지층으로 사용하면 전류 확산을 향상시키는 동시에 고반사막 특성을 유지하여 광출력이 향상된다. 따라서, 고휘도, 고출력 수직형 LED 소자를 제조할 수 있다. In the present invention, a current blocking layer is formed using a highly reflective metal such as Al having a reflectance of 80% or more. Al has a Schottky characteristic in a metal contact with a p-type semiconductor layer such as p-GaN and has a reflectance of 80% or more in the blue wavelength region. The use of such a highly reflective metal as a current blocking layer improves current spreading and at the same time maintains the characteristics of the high reflective film, thereby improving light output. Therefore, a high brightness, high output vertical LED element can be manufactured.

본 발명에 따르면 고반사성 금속을 이용한 전류저지층 형성시 추가적인 포토리소그래피 공정 및 식각 공정이 필요 없다. 이를 통해 공정의 단순화가 가능하여 생산 단가를 줄일 수 있다.According to the present invention, an additional photolithography process and an etching process are not necessary when forming a current blocking layer using a highly reflective metal. This simplifies the process and reduces production costs.

도 1은 종래 기술에 따른 수직 구조 반도체 발광소자를 나타내는 단면도이다.
도 2는 SiO2 전류저지층을 채용한 종래 반도체 발광소자의 제조방법을 설명하기 위한 공정별 단면도이다.
도 3은 본 발명에 따른 반도체 발광소자를 나타내는 단면도이다.
도 4는 본 발명에 따른 다른 반도체 발광소자를 나타내는 단면도이다.
도 5는 본 발명에 따른 또 다른 반도체 발광소자를 나타내는 단면도이다.
도 6은 본 발명에 따른 반도체 발광소자 제조방법의 일 실시예를 나타내는 공정별 단면도이다.
1 is a cross-sectional view showing a vertical structure semiconductor light emitting device according to the prior art.
2 is a cross-sectional view for each process for explaining a method of manufacturing a conventional semiconductor light emitting device employing a SiO 2 current blocking layer.
3 is a cross-sectional view showing a semiconductor light emitting device according to the present invention.
4 is a cross-sectional view showing another semiconductor light emitting device according to the present invention.
5 is a cross-sectional view showing still another semiconductor light emitting device according to the present invention.
6 is a cross-sectional view illustrating processes according to an embodiment of the method of manufacturing a semiconductor light emitting device according to the present invention.

이하에서 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들에 대해 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하거나 과장되게 나타내었다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and only the embodiments make the disclosure of the present invention complete, and the scope of the invention to those skilled in the art. It is provided for complete information. In the drawings, the thickness of layers, films, panels, regions, etc., may be exaggerated or exaggerated for clarity.

도 3은 본 발명에 따른 반도체 발광소자를 나타내는 단면도이다.3 is a cross-sectional view showing a semiconductor light emitting device according to the present invention.

도 3을 참조하면, 반도체 발광소자(100)는 도전성 기판(140)과, 도전성 기판(140) 상에 형성된 p형 전극(132)과 전류저지층(133), 그리고 그위로 순차 형성된 p형 반도체층(125), 활성층(120), n형 반도체층(115) 및 n형 전극(145)을 포함한다. Referring to FIG. 3, the semiconductor light emitting device 100 includes a conductive substrate 140, a p-type electrode 132 formed on the conductive substrate 140, a current blocking layer 133, and a p-type semiconductor sequentially formed thereon. The layer 125, the active layer 120, the n-type semiconductor layer 115, and the n-type electrode 145 are included.

도전성 기판(140)은 Si, Cu, Ni, Au, W 및 Ti으로 구성된 그룹으로부터 선택된 물질로 이루어질 수 있으며, 선택된 물질에 따라, 도금, 증착, 스퍼터링 등의 공정으로 p형 전극(132)과 전류저지층(133) 상에 직접 형성될 수 있다. 여기서, 실시 형태로, 도전성 기판(140)을 웨이퍼 본딩 공정을 통하여 부착하는 예를 들고 있으나, 이에 제한되지 않으며, Au와 Sn을 주성분으로 하는 공융 합금으로 이루어진 본딩 금속층을 p형 전극(132) 위에 더 증착하여 이를 매개로 가압/가열의 방식으로 부착할 수도 있다. The conductive substrate 140 may be made of a material selected from the group consisting of Si, Cu, Ni, Au, W, and Ti, and according to the selected material, the p-type electrode 132 and the current may be formed by a process such as plating, deposition, and sputtering. It may be formed directly on the blocking layer 133. Here, in the embodiment, the example in which the conductive substrate 140 is attached through a wafer bonding process is not limited thereto. A bonding metal layer made of a eutectic alloy mainly containing Au and Sn is formed on the p-type electrode 132. It may further be deposited and attached by means of pressurization / heating.

p형 반도체층(125), 활성층(120) 및 n형 반도체층(115)은 발광구조물(130)이다. n형 반도체층(115)과 활성층(120) 및 p형 반도체층(125)은, InXAlYGa1-X-YN 조성식(여기서, 0≤X, 0≤Y, X+Y≤1)을 갖는 반도체 물질로 이루어질 수 있다. 보다 구체적으로, n형 반도체층(115)은, n형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, n형 불순물로는 예를 들어, Si, Ge, Sn, Te 또는 C 등을 사용하고, 바람직하게는 Si를 주로 사용한다. 또한, p형 반도체층(125)은, p형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, p형 불순물로는 예를 들어, Mg, Zn, Be 등을 사용하고, 바람직하게는 Mg를 주로 사용한다. 그리고, 활성층(120)은 광을 생성하여 방출하기 위한 층으로, 통상 InGaN층을 우물로 하고 GaN층을 벽층으로 하여 다중양자우물(Multi-Quantum Well)을 형성함으로써 이루어진다. 활성층(120)은 하나의 양자우물층 또는 더블헤테로 구조로 구성될 수도 있다. The p-type semiconductor layer 125, the active layer 120, and the n-type semiconductor layer 115 are light emitting structures 130. The n-type semiconductor layer 115, the active layer 120, and the p-type semiconductor layer 125 have an In X Al Y Ga 1-XY N composition formula (where 0 ≦ X, 0 ≦ Y, and X + Y ≦ 1). It may be made of a semiconductor material having. More specifically, the n-type semiconductor layer 115 may be formed of a GaN layer or a GaN / AlGaN layer doped with n-type impurities, for example, Si, Ge, Sn, Te or C, etc. Is used, and preferably Si is mainly used. The p-type semiconductor layer 125 may be formed of a GaN layer or a GaN / AlGaN layer doped with p-type impurities. For example, Mg, Zn, Be, or the like may be used as the p-type impurity. Mainly uses Mg. The active layer 120 is a layer for generating and emitting light, and is generally formed by forming a multi-quantum well with an InGaN layer as a well and a GaN layer as a wall layer. The active layer 120 may be composed of one quantum well layer or a double hetero structure.

이 발광구조물(130)은 그 측면이 p형 전극(132)의 가장자리로부터 이격되도록 형성될 수 있다. 발광구조물(130)은 그 측면이 도전성 기판(140)에 대하여 경사지도록 형성될 수도 있다. 반도체 발광소자(100)는 발광구조물의 측면을 덮도록 패시베이션막(미도시)을 더 포함할 수도 있다. The light emitting structure 130 may have a side surface spaced apart from an edge of the p-type electrode 132. The light emitting structure 130 may be formed such that a side surface thereof is inclined with respect to the conductive substrate 140. The semiconductor light emitting device 100 may further include a passivation film (not shown) to cover side surfaces of the light emitting structure.

발광구조물(130)은 상면에 요철(142)을 가질 수 있다. 요철(142)에 의한 거친 표면은 질화물계 화합물 반도체 층으로부터 공기 중으로 입사하는 광자의 입사각을 임계각 미만으로 낮추어 광을 추출하기에 매우 용이하다. The light emitting structure 130 may have an unevenness 142 on an upper surface thereof. The rough surface by the uneven surface 142 is very easy to extract the light by lowering the incident angle of the photon incident in the air from the nitride compound semiconductor layer below the critical angle.

p형 전극(132)은 전류저지층(133) 양측에 형성된다. p형 전극(132)은 도전성 기판(140)과의 오믹컨택 기능과 더불어 정공 주입을 위한 전극의 기능까지 담당한다. p형 전극(135)은 Ag, Ni, Rh, Pd, Ir, Ru, Mg, Zn, Pt 및 Au으로 구성된 그룹으로부터 선택된 오믹 금속을 포함하여 1층 이상의 다층막으로 형성될 수 있다.The p-type electrode 132 is formed on both sides of the current blocking layer 133. The p-type electrode 132 is responsible for not only an ohmic contact function with the conductive substrate 140 but also a function of an electrode for hole injection. The p-type electrode 135 may be formed of one or more multilayer films including an ohmic metal selected from the group consisting of Ag, Ni, Rh, Pd, Ir, Ru, Mg, Zn, Pt, and Au.

전류저지층(133)은 고반사성 금속인 Al, Cr, Ti 및 V으로 이루어진 군으로부터 선택된 하나 이상의 금속을 이용해 p형 전극(132) 사이에 형성된다. 바람직하게는, 전류저지층(133)은 Al으로 이루어진다. Al은 80% 이상의 반사율을 갖는다. p형 전극(132) 측으로 전류가 흐를 수 있도록, 전류저지층(133)과 p형 전극(132)은 물질을 달리한다. 이러한 전류저지층(133)은 p형 반도체층(125)과 쇼트키 접합을 하며 열처리를 하지 않다. 그리고, 전류저지층(133)은 n형 전극(145)과 같은 패턴 형태로 한다. 전류저지층(133)은 전류저지층(133)을 향하여 발광하는 광자를 반사시키는 동시에 전류가 흐르는 특정 경로를 의도적으로 막아 전류확산 효율을 향상시켜 고출력, 고휘도 수직형 GaN LED를 구현하도록 한다. 또한 전류확산을 향상시키는 동시에 고반사막 특성을 유지하여 종래 전류저지층으로 사용되는 SiO2막 또는 Si3N4막처럼 양자우물에서 발생하는 빛의 일부를 흡수하거나 산란시켜 소자의 휘도를 떨어뜨리는 일이 없어 광출력을 개선한다.The current blocking layer 133 is formed between the p-type electrode 132 using at least one metal selected from the group consisting of Al, Cr, Ti, and V, which are highly reflective metals. Preferably, the current blocking layer 133 is made of Al. Al has a reflectance of 80% or more. The current blocking layer 133 and the p-type electrode 132 have different materials so that a current can flow toward the p-type electrode 132. The current blocking layer 133 is schottky bonded with the p-type semiconductor layer 125 and is not heat treated. The current blocking layer 133 has the same pattern as the n-type electrode 145. The current blocking layer 133 reflects photons that emit light toward the current blocking layer 133 and intentionally blocks specific paths through which current flows, thereby improving current diffusion efficiency to implement high output, high brightness vertical GaN LEDs. In addition, to improve current spreading while maintaining high reflective film characteristics, absorbing or scattering a part of light generated from a quantum well, such as a SiO 2 film or a Si 3 N 4 film, which is used as a current blocking layer, to reduce the luminance of a device. There is no improvement in light output.

도 4는 본 발명에 따른 다른 반도체 발광소자를 나타내는 단면도이다.4 is a cross-sectional view showing another semiconductor light emitting device according to the present invention.

도 4를 참조하면, 반도체 발광소자(100')는 도전성 기판(140)과, 도전성 기판(140) 상에 형성된 p형 전극(132)과 전류저지층(133'), p형 반도체층(125), 활성층(120), n형 반도체층(115) 및 n형 전극(145)을 포함한다. Referring to FIG. 4, the semiconductor light emitting device 100 ′ includes a conductive substrate 140, a p-type electrode 132, a current blocking layer 133 ′, and a p-type semiconductor layer 125 formed on the conductive substrate 140. ), An active layer 120, an n-type semiconductor layer 115, and an n-type electrode 145.

도 3을 참조하여 설명한 반도체 발광소자(100)에서는 전류저지층(133)이 p형 전극(132) 사이에 형성되어 있다. 이와 비교해 반도체 발광소자(100')에서는 전류저지층(133')이 p형 전극(132) 사이뿐만 아니라 p형 전극(132) 아래쪽으로 도전성 기판(140)과의 사이에도 형성되어 있다. In the semiconductor light emitting device 100 described with reference to FIG. 3, a current blocking layer 133 is formed between the p-type electrodes 132. In contrast, in the semiconductor light emitting device 100 ′, the current blocking layer 133 ′ is formed not only between the p-type electrode 132 but also between the conductive substrate 140 under the p-type electrode 132.

도 5는 본 발명에 따른 또 다른 반도체 발광소자를 나타내는 단면도이다. 반도체 발광소자(100")는 도 4를 참조하여 설명한 반도체 발광소자(100')에 비하여 전류저지층(133')과 도전성 기판(140)과의 사이에 금속 씨드층 또는 본딩 금속층(134)을 더 포함한다.5 is a cross-sectional view showing still another semiconductor light emitting device according to the present invention. The semiconductor light emitting device 100 ″ has a metal seed layer or a bonding metal layer 134 between the current blocking layer 133 ′ and the conductive substrate 140 as compared with the semiconductor light emitting device 100 ′ described with reference to FIG. 4. It includes more.

도 6은 본 발명에 따른 반도체 발광소자 제조방법의 일 실시예를 나타내는 공정별 단면도이다. 여기서, 통상의 수직 구조 질화물계 Ⅲ-Ⅴ족 반도체 화합물 반도체 발광소자의 제조방법은 소정의 웨이퍼를 이용하여 복수 개로 제조되나, 도 6에서는 설명의 편의를 위해 한 개의 발광소자만을 제조하는 방법을 도시하고 있다. 6 is a cross-sectional view illustrating processes according to an embodiment of the method of manufacturing a semiconductor light emitting device according to the present invention. Here, a conventional vertical structure nitride III-V semiconductor compound semiconductor light emitting device manufacturing method is manufactured in plural using a predetermined wafer, Figure 6 shows a method for manufacturing only one light emitting device for convenience of description Doing.

우선, 도 6(a)에 도시된 바와 같이, 반도체 기판(110) 상에 순차적으로 n형 반도체층, 활성층 및 p형 반도체층을 성장시켜 발광구조물(130)을 형성한 다음, 발광구조물(130) 상에 p형 전극(132)을 형성한다.First, as shown in FIG. 6A, the n-type semiconductor layer, the active layer, and the p-type semiconductor layer are sequentially grown on the semiconductor substrate 110 to form the light emitting structure 130, and then the light emitting structure 130. P-type electrode 132 is formed.

반도체 기판(110)은 질화물 반도체 단결정을 성장시키기에 적합한 기판으로서, 사파이어 이외에 SiC, 징크 옥사이드(zinc oxide, ZnO), 갈륨 나이트라이드(gallium nitride, GaN) 및 알루미늄 나이트라이드(AlN)로 형성될 수 있다. n형 반도체층(115)과 활성층(120) 및 p형 반도체층(125)은 앞에서 언급한 바와 같은 질화물계 Ⅲ-Ⅴ족 반도체 화합물로 형성하며, MOCVD, MBE 또는 HVPE와 같은 증착공정을 통해 성장시킨다. p형 전극(132)은 p형 반도체층(125) 상에 앞에서 언급한 바와 같은 오믹 금속을 증착한 후 열처리(RTA)하여 복수로 형성한다.  The semiconductor substrate 110 is a substrate suitable for growing a nitride semiconductor single crystal, and may be formed of SiC, zinc oxide (ZnO), gallium nitride (GaN), and aluminum nitride (AlN) in addition to sapphire. have. The n-type semiconductor layer 115, the active layer 120, and the p-type semiconductor layer 125 are formed of the nitride-based III-V semiconductor compound as mentioned above, and are grown through a deposition process such as MOCVD, MBE, or HVPE. Let's do it. The p-type electrode 132 is formed by depositing an ohmic metal as described above on the p-type semiconductor layer 125 and then performing heat treatment (RTA).

다음, 도 6(b)를 참조하여, Al, Cr, Ti 및 V으로 이루어진 군으로부터 선택된 하나 이상의 고반사성 금속을 적어도 p형 전극(132) 사이에 형성하여 전류저지층(133')을 형성한다. 마스크 등을 사용해 고반사성 금속을 p형 전극(132) 사이에만 형성하는 경우에는 도 3을 참조하여 설명한 반도체 발광소자(100) 중의 전류저지층(133) 형성이 가능하며, 도시한 바와 같이 p형 전극(132)과 반도체 기판(110) 위 전면에 고반사성 금속을 형성하는 경우에 전류저지층(133')을 형성할 수 있다. 어느 경우이든 종래 전류저지층 형성시 행해지던 포토리소그래피 공정 및 식각 공정 없이 진행된다. Next, referring to FIG. 6 (b), at least one highly reflective metal selected from the group consisting of Al, Cr, Ti, and V is formed between at least the p-type electrode 132 to form a current blocking layer 133 ′. . In the case where a highly reflective metal is formed only between the p-type electrodes 132 using a mask or the like, the current blocking layer 133 of the semiconductor light emitting device 100 described with reference to FIG. 3 can be formed. As shown in FIG. The current blocking layer 133 ′ may be formed when the highly reflective metal is formed on the electrode 132 and on the semiconductor substrate 110. In either case, the process proceeds without the photolithography process and the etching process, which are conventionally performed in forming the current blocking layer.

다음 도 6(c)에 도시한 바와 같이 p형 전극(132)과 전류저지층(133') 상에 도전성 기판(140)을 형성한다. 도전성 기판(140)은 최종 반도체 발광소자(100")에 포함되는 요소로서, 발광구조물(130)을 지지하는 지지체의 역할을 수행한다. 특히, 레이저 리프트 오프 공정으로 반도체 기판(110)의 제거시, 도전성 기판(140)을 부착함으로써 상대적으로 두께가 얇은 발광구조물을 보다 용이하게 다룰 수 있다. Next, as shown in FIG. 6C, the conductive substrate 140 is formed on the p-type electrode 132 and the current blocking layer 133 ′. The conductive substrate 140 is an element included in the final semiconductor light emitting device 100 ″, and serves as a support for supporting the light emitting structure 130. In particular, the semiconductor substrate 110 is removed by a laser lift-off process. By attaching the conductive substrate 140, the light emitting structure having a relatively thin thickness can be more easily handled.

이 때 도전성 기판(140)은 웨이퍼 본딩 공정을 통하여 도전성 기판과 전류저지층(133')을 직접 부착시킬 수 있지만, 여기서는 씨드 금속층 또는 본딩 금속층(134)을 통하여 형성되는 예를 든다. 도전성 기판(140)은 Si, Cu, Ni, Au, W 및 Ti으로 구성된 그룹으로부터 선택된 물질로 이루어질 수 있으며, 선택된 물질에 따라, 도금, 증착, 스퍼터링 등의 공정으로 전류저지층(133') 상의 씨드 금속층(134) 상에 도전성 물질로 직접 형성될 수 있다. 또는 Au와 Sn을 주성분으로 하는 공융 합금으로 이루어진 본딩 금속층(134)을 매개로 가압/가열의 방식으로 부착할 수도 있다. In this case, the conductive substrate 140 may directly attach the conductive substrate and the current blocking layer 133 ′ through a wafer bonding process. However, the conductive substrate 140 may be formed through the seed metal layer or the bonding metal layer 134. The conductive substrate 140 may be formed of a material selected from the group consisting of Si, Cu, Ni, Au, W, and Ti. The conductive substrate 140 may be formed on the current blocking layer 133 ′ by a process such as plating, deposition, and sputtering according to the selected material. The seed metal layer 134 may be directly formed of a conductive material. Alternatively, the bonding metal layer 134 made of a eutectic alloy containing Au and Sn as a main component may be attached by pressing / heating.

다음에, 레이저 리프트 오프 공정에 의해 도 6(d)와 같이 반도체 기판(110)을 제거한다. 반도체 기판(110) 후면에 레이저, 예컨대 248nm의 파장을 갖는 KrF 레이저를 조사하여 n형 반도체층(115)과 반도체 기판(110)의 경계면을 따라 반도체 기판(110)을 분리한다. 이에 따라 n형 반도체층(115)이 외부로 드러난다. 레이저 리프트 오프 공정 대신에 화학적 리프트 오프(chemical lift off) 공정을 이용할 수도 있다. 화학적 리프트 오프 공정을 이용할 경우, 반도체 기판(110)과 발광구조물(130) 사이에 습식 식각에 의해 제거될 수 있는 희생층(미도시)을 더 구비하고, 이를 선택적으로 제거할 수 있는 식각액을 이용하여 반도체 기판(110)을 분리한다. Next, the semiconductor substrate 110 is removed as shown in Fig. 6D by the laser lift-off process. The semiconductor substrate 110 is separated along the interface between the n-type semiconductor layer 115 and the semiconductor substrate 110 by irradiating a laser, for example, a KrF laser having a wavelength of 248 nm on the back surface of the semiconductor substrate 110. As a result, the n-type semiconductor layer 115 is exposed to the outside. A chemical lift off process may be used instead of the laser lift off process. In the case of using the chemical lift-off process, a sacrificial layer (not shown) may be further provided between the semiconductor substrate 110 and the light emitting structure 130 by wet etching, and an etchant may be selectively removed. The semiconductor substrate 110 is separated.

그런 다음 도 6(e)를 참조하여 KOH 용액을 이용해 식각하여 거칠기를 발생시킴으로써 발광구조물(130) 상면에 요철(142)이 형성되도록 한다. 도 6(f)는 칩별로 분리하는 공정이며 도 6(g)를 참조하여 발광구조물(130) 상면에 n형 전극(145)을 형성한다. 이 때 전류저지층(133')이 n형 전극(145)과 같은 패턴 형태가 되도록 전류저지층(133') 위로 n형 전극(145)을 형성한다. Then, by using the KOH solution with reference to Figure 6 (e) to generate a roughness so that the concave-convex 142 is formed on the upper surface of the light emitting structure (130). FIG. 6 (f) shows a process of separating chips for each chip, and the n-type electrode 145 is formed on the upper surface of the light emitting structure 130 with reference to FIG. 6 (g). In this case, the n-type electrode 145 is formed on the current blocking layer 133 ′ such that the current blocking layer 133 ′ has the same pattern as the n-type electrode 145.

본 발명 제조방법에 따르면, 고반사성 금속을 이용한 전류저지층 형성시 식각을 하기 위한 패턴 공정이 필요하지 않고 식각 공정 역시 필요하지 않다. 이를 통해 공정의 단순화가 가능하여 생산 단가를 줄일 수 있다.According to the manufacturing method of the present invention, when forming a current blocking layer using a highly reflective metal, a pattern process for etching is not required, and an etching process is also not necessary. This simplifies the process and reduces production costs.

이상에서 본 발명의 바람직한 실시예들에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예들에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.Although the preferred embodiments of the present invention have been shown and described above, the present invention is not limited to the specific preferred embodiments described above, and the technology to which the present invention pertains without departing from the gist of the present invention claimed in the claims. Various modifications can be made by those skilled in the art, and such changes are within the scope of the claims.

Claims (8)

삭제delete 삭제delete 삭제delete 삭제delete 반도체 기판 상에 순차적으로 n형 반도체층, 활성층 및 p형 반도체층을 성장시키는 단계;
상기 p형 반도체층 상에 오믹 금속을 증착한 후 열처리하여 복수의 p형 전극을 형성하는 단계;
Al, Cr, Ti 및 V으로 이루어진 군으로부터 선택된 하나 이상의 고반사성 금속을 적어도 상기 p형 전극 사이에 형성하여 전류저지층을 형성하는 단계;
상기 p형 전극과 상기 전류저지층 상에 도전성 기판을 형성하는 단계;
상기 도전성 기판이 형성된 결과물로부터 상기 반도체 기판을 제거하는 단계; 및
상기 n형 반도체층 상에 n형 전극을 형성하는 단계를 포함하고,
상기 전류저지층은 포토리소그래피 공정 및 식각 공정 없이 상기 p형 전극과 상기 반도체 기판 위 전면에 형성하는 것을 특징으로 하는 반도체 발광소자 제조방법.
Sequentially growing an n-type semiconductor layer, an active layer, and a p-type semiconductor layer on the semiconductor substrate;
Depositing an ohmic metal on the p-type semiconductor layer and then performing heat treatment to form a plurality of p-type electrodes;
Forming at least one highly reflective metal selected from the group consisting of Al, Cr, Ti, and V between at least the p-type electrode to form a current blocking layer;
Forming a conductive substrate on the p-type electrode and the current blocking layer;
Removing the semiconductor substrate from the resultant product on which the conductive substrate is formed; And
Forming an n-type electrode on the n-type semiconductor layer,
And the current blocking layer is formed on the entire surface of the p-type electrode and the semiconductor substrate without a photolithography process and an etching process.
삭제delete 제5항에 있어서, 상기 도전성 기판을 형성하는 단계는,
상기 전류저지층 위로 씨드 금속층을 형성하는 단계; 및
도금, 증착 및 스퍼터링 중 어느 하나의 공정으로 상기 씨드 금속층 상에 도전성 물질을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
The method of claim 5, wherein the forming of the conductive substrate,
Forming a seed metal layer over the current blocking layer; And
Forming a conductive material on the seed metal layer by any one of plating, deposition and sputtering process.
제5항에 있어서, 상기 도전성 기판을 형성하는 단계는,
상기 전류저지층 위로 웨이퍼 본딩 공정을 통하여 도전성 기판을 부착하는 단계를 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
The method of claim 5, wherein the forming of the conductive substrate,
And attaching a conductive substrate to the current blocking layer through a wafer bonding process.
KR1020100110818A 2010-11-09 2010-11-09 Semiconductor light emitting device and manufacturing method of the same KR101205831B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100110818A KR101205831B1 (en) 2010-11-09 2010-11-09 Semiconductor light emitting device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100110818A KR101205831B1 (en) 2010-11-09 2010-11-09 Semiconductor light emitting device and manufacturing method of the same

Publications (2)

Publication Number Publication Date
KR20120049523A KR20120049523A (en) 2012-05-17
KR101205831B1 true KR101205831B1 (en) 2012-11-28

Family

ID=46267291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100110818A KR101205831B1 (en) 2010-11-09 2010-11-09 Semiconductor light emitting device and manufacturing method of the same

Country Status (1)

Country Link
KR (1) KR101205831B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150102396A (en) * 2014-02-28 2015-09-07 전북대학교산학협력단 Vertical gallium nitride-type light emitting diode having as current block layer of MgF2 and method for manufacturing the same

Also Published As

Publication number Publication date
KR20120049523A (en) 2012-05-17

Similar Documents

Publication Publication Date Title
JP4999696B2 (en) GaN-based compound semiconductor light emitting device and manufacturing method thereof
US9209362B2 (en) Semiconductor light emitting device and method of fabricating semiconductor light emitting device
EP2264795B1 (en) Light emitting diode and manufacturing method thereof
US8581295B2 (en) Semiconductor light-emitting diode
KR100670928B1 (en) GaN compound semiconductor light emitting element and method of manufacturing the same
KR101000311B1 (en) Semiconductor light emitting device and manufacturing method of the same
JP2009502043A (en) Blue light-emitting diode with uneven high refractive index surface for improved light extraction efficiency
JP2006086489A (en) Nitride semiconductor light emitting device having electrostatic discharge protection capability
KR101009744B1 (en) Semiconductor light emitting device and manufacturing method of the same
KR101203137B1 (en) GaN compound semiconductor light emitting element and method of manufacturing the same
KR101239852B1 (en) GaN compound semiconductor light emitting element
KR101220407B1 (en) Semiconductor light emitting device
KR101205831B1 (en) Semiconductor light emitting device and manufacturing method of the same
KR101534846B1 (en) fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
KR20090111889A (en) Fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
KR101179700B1 (en) Semiconductor light emitting device having patterned semiconductor layer and manufacturing method of the same
KR101005047B1 (en) Semiconductor light emitting device and manufacturing method of the same
KR101550913B1 (en) 3 fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
US10971648B2 (en) Ultraviolet light-emitting element and light-emitting element package
KR101681573B1 (en) Method of manufacturing Light emitting device
KR101115571B1 (en) GaN compound semiconductor light emitting element
KR20120046930A (en) Manufacturing method of semiconductor light emitting device using patterned substrate
KR20120073396A (en) Light emitting diode and method of fabricating the same
KR20120024174A (en) Semiconductor light emitting device and manufacturing method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171107

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee