KR101202798B1 - Electically programmable fuse and one time programming memory using the fuse - Google Patents
Electically programmable fuse and one time programming memory using the fuse Download PDFInfo
- Publication number
- KR101202798B1 KR101202798B1 KR1020050129445A KR20050129445A KR101202798B1 KR 101202798 B1 KR101202798 B1 KR 101202798B1 KR 1020050129445 A KR1020050129445 A KR 1020050129445A KR 20050129445 A KR20050129445 A KR 20050129445A KR 101202798 B1 KR101202798 B1 KR 101202798B1
- Authority
- KR
- South Korea
- Prior art keywords
- width
- electrode
- fuse
- present
- programmable fuse
- Prior art date
Links
- 239000002184 metal Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 7
- 230000008021 deposition Effects 0.000 abstract description 2
- 230000007547 defect Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 238000011109 contamination Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 전기적인 프로그램이 가능한 퓨즈 및 이를 이용한 비휘발성 메모리에 관한 것으로, 본 발명 전기적 프로그램이 가능한 퓨즈는, 프로그램시 전원전압이 선택적으로 공급되는 제1 폭의 제1 전극과, 접지전압이 공급되는 제1 폭의 제2 전극과, 상기 제1 전극의 양측단과 제2 전극의 양측단을 각기 연결하는 제1 폭에 비해 그 폭이 좁은 제2 폭의 중앙프로그램부를 포함한다. 이와 같이 구성된 본 발명은 퓨즈의 커팅부분을 금속막의 증착 및 비등방성 식각을 통해 폭이 좁게 형성하여, 그 커팅부분에 전원을 공급하는 전극부의 폭도 줄일 수 있으며, 이에 따라 전체 퓨즈의 전체 면적을 줄일 수 있는 효과가 있다.The present invention relates to an electrically programmable fuse and a nonvolatile memory using the same. The electric programmable fuse of the present invention includes a first electrode having a first width to which a power voltage is selectively supplied during programming, and a ground voltage to be supplied. The second electrode having a first width, and a central program portion having a second width that is narrower than a first width that connects both ends of the first electrode and both ends of the second electrode, respectively. According to the present invention configured as described above, the cutting portion of the fuse is formed to have a narrow width through deposition and anisotropic etching of a metal film, thereby reducing the width of the electrode portion supplying power to the cutting portion, thereby reducing the total area of the entire fuse. It can be effective.
퓨즈, 커팅, 비등방성 식각 Fuse, Cutting, Anisotropic Etching
Description
도 1은 종래 전기적 프로그램이 가능한 퓨즈의 평면도이다.1 is a plan view of a conventional electrically programmable fuse.
도 2는 본 발명에 따른 전기적 프로그램이 가능한 퓨즈의 평면도이다.2 is a plan view of an electrically programmable fuse according to the present invention.
도 3은 도 2에서 A-A'방향의 단면도이다.3 is a cross-sectional view taken along the line AA ′ of FIG. 2.
도 4는 도 2에서 B-B'방향의 단면도이다.4 is a cross-sectional view taken along the line BB ′ in FIG. 2.
*도면의 주요 부분에 대한 부호의 설명*Description of the Related Art [0002]
1 : 제1 전극 2 : 제2 전극1: first electrode 2: second electrode
3 : 중앙프로그램부3: Central program part
본 발명은 전기적 프로그램이 가능한 퓨즈 및 이를 이용한 비휘발성 메모리에 관한 것으로, 특히 전기적으로 선택적인 커팅이 가능하며, 그 면적을 최소화할 수 있는 퓨즈와 그 퓨즈를 이용한 비휘발성 메모리에 관한 것이다.The present invention relates to an electrically programmable fuse and a nonvolatile memory using the same, and more particularly, to a fuse capable of electrically selective cutting and minimizing an area thereof, and a nonvolatile memory using the fuse.
일반적으로, 반도체 장치에 사용되는 퓨즈는 오동작하는 회로를 전기적으로 분리하는 등의 결함을 보정하는 수단으로 사용된다.In general, a fuse used in a semiconductor device is used as a means for correcting a defect such as electrically disconnecting a malfunctioning circuit.
퓨즈의 종류는 레이저를 이용하여 커팅이 가능한 금속 또는 폴리실리콘 퓨즈와 일부에 높은 저항값을 가져 전기적으로 커팅이 가능한 금속 퓨즈가 있다.Types of fuses include metal or polysilicon fuses that can be cut using a laser and metal fuses that can be electrically cut with a high resistance value to some of them.
상기 레이저를 이용하는 커팅은 결함의 위치에 따라 커팅할 부분을 결정하고, 이를 좌표값으로 환산하여 해당 위치에 레이저를 조사하여 퓨즈를 커팅하였다.In the cutting using the laser, a part to be cut is determined according to a location of a defect, and the fuse is cut by irradiating a laser to the corresponding location by converting it into a coordinate value.
그러나, 이와 같이 레이저를 사용하는 경우 좌표값의 환산 등의 과정에서 오류가 발생할 가능성이 있으며, 레이저로 커팅할 때 파티클이 발생하여 다시 회로의 오염원으로 작용할 수 있는 등의 문제점을 가지고 있다.However, in the case of using the laser as described above, there is a possibility that an error may occur in the process of converting coordinate values, and the like, and particles may be generated when cutting with the laser, and thus may act as a source of contamination of the circuit.
이와 같은 문제점들을 해결하기 위하여 해당 퓨즈에 전기적인 신호를 인가하는 것으로, 퓨즈를 커팅할 수 있는 전기적 프로그램이 가능한 퓨즈가 사용되고 있으며, 종래 전기적 프로그램이 가능한 퓨즈를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.In order to solve the above problems, by applying an electrical signal to the fuse, an electric programmable fuse capable of cutting the fuse is used, and a conventional electric programmable fuse is described in detail with reference to the accompanying drawings. Same as
도 1은 종래 전기적 프로그램이 가능한 퓨즈의 평면도이다.1 is a plan view of a conventional electrically programmable fuse.
이를 참조하면, 종래 전기적 프로그램이 가능한 퓨즈는 고전압에 의한 고전류를 흐르게 하는 폭(W1)이 넓은 양단전극부(10)와, 상기 양단전극부(10)에서 경사면을 따라 폭(W2)이 좁아지며, 상기 양단전극부(10)에 인가된 전위차에 의해 발생된 전류에 의해 단선되는 중앙프로그램부(20)로 구성된다.Referring to this, a conventional electrically programmable fuse has a wide electrode W10 having a wide width W1 through which a high current flows due to a high voltage, and a width W2 is narrowed along the inclined surface of the
이와 같은 구성에서 상기 양단전극부(10)의 폭(W1)에 대한 중앙프로그램부(20)의 폭(W2)의 비(W2/W1)가 작으면 작을수록 양단전극부(10)에 인가된 전압에 의 해 그 중앙프로그램부(20)가 쉽게 커팅된다.In such a configuration, the smaller the ratio W2 / W1 of the width W2 of the
이는 상기 양단전극부(10)의 일단에서 타단으로 흐르는 전류가 폭(W2)이 좁은 중앙프로그램부(20)를 지나면서, 전자와 금속이온간의 충돌과, 그 충돌로 인한 주울 열의 발생, 금속 이온들의 이동에 의해 그 중앙프로그램부(20)에 결함이 생기며, 그 결함의 증가에 의해 저항이 점차 커져 결국 단선된다.This is because the current flowing from one end of the
이와 같이 전기적인 프로그램(단선)을 위해서는 양단전극부(10)의 전위차가 낮은 경우에도 쉽게 상기 중앙프로그램부(20)가 단선될 수 있어야 하며, 이를 위해서 상기 양단전극부(10)의 폭(W1)에 대한 중앙프로그램부(20)의 폭(W2)의 비를 줄이기 위해 양단전극부(10)의 폭(W1)을 증가시킨다.As such, the
상기 양단전극부(10)의 폭 증가는 결국 레이아웃의 면적을 더 많이 차지하는 것이되며, 반도체 장치의 집적도를 저하시키는 문제점이 있었다.Increasing the width of the both
상기와 같은 문제점을 감안한 본 발명은 상대적으로 좁은 면적을 차지하면서, 효과적으로 프로그램이 가능한 전기적인 프로그램이 가능한 퓨즈를 제공함에 그 목적이 있다.In view of the above problems, the present invention has an object to provide an electrically programmable fuse which can be effectively programmed while occupying a relatively small area.
또한, 본 발명은 상기 전기적인 프로그램이 가능한 퓨즈를 이용하는 비휘발성 메모리를 제공함에 그 목적이 있다.It is also an object of the present invention to provide a nonvolatile memory using the electrically programmable fuse.
상기와 같은 목적은 달성하기 위한 본 발명 전기적 프로그램이 가능한 퓨즈는, 프로그램시 전원전압이 선택적으로 공급되는 제1 폭의 제1 전극과, 접지전압이 공급되는 제1 폭의 제2 전극과, 상기 제1 전극의 양측단과 제2 전극의 양측단을 각기 연결하는 제1 폭에 비해 그 폭이 좁은 제2 폭의 중앙프로그램부를 포함한다.According to an aspect of the present invention, there is provided an electrical programmable fuse comprising: a first electrode having a first width selectively supplied with a power supply voltage during programming, a second electrode having a first width supplied with a ground voltage; And a central program portion having a second width that is narrower in width than the first width that connects both ends of the first electrode and both ends of the second electrode, respectively.
또한, 본 발명 전기적 프로그램이 가능한 퓨즈를 이용한 비휘발성 메모리는, 프로그램시 전원전압이 선택적으로 공급되는 제1 폭의 제1 전극과, 접지전압이 공급되는 제1 폭의 제2 전극과, 상기 제1 전극의 양측단과 제2 전극의 양측단을 각기 연결하는 제1 폭에 비해 그 폭이 좁은 제2 폭의 중앙프로그램부를 포함하는 퓨즈를 다수로 구비하고, 각각의 프로그램 상태를 선택적으로 변경하여, 프로그램을 저장하는 것을 특징으로 한다.In addition, the nonvolatile memory using an electrically programmable fuse includes a first electrode having a first width selectively supplied with a power supply voltage during programming, a second electrode having a first width supplied with a ground voltage, and the first electrode. A plurality of fuses including a central program portion having a second width that is narrower than a first width that respectively connects both ends of the first electrode and both ends of the second electrode, and selectively changes each program state, And storing the program.
이하 상기와 같이 구성된 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, described in detail with reference to the accompanying drawings a preferred embodiment of the present invention configured as described above.
도 2는 본 발명에 따른 전기적인 프로그램이 가능한 퓨즈의 평면도고, 도 3은 도 2에서 A-A'방향 단면도, 도 4는 도 2에서 B-B'방향 단면도이다.2 is a plan view of an electrically programmable fuse according to the present invention, FIG. 3 is a cross-sectional view taken along the line AA 'of FIG. 2, and FIG. 4 is a cross-sectional view taken along the line B-B' in FIG.
이를 참조하면, 본 발명에 따른 전기적인 프로그램이 가능한 퓨즈는 프로그램시 양의 전원전압이 인가되는 제1 폭(W11)의 제1 전극부(1)와, 접지전압이 인가되는 제1 폭(W11)의 제2 전극부(2)와, 상기 제1 전극부(1)의 양측면부를 각각 연결하는 제2 폭(W12)의 중앙프로그램부(3)로 구성된다.Referring to this, the electrically programmable fuse according to the present invention includes a
이하, 상기와 같이 구성된 본 발명에 따른 전기적인 프로그램이 가능한 퓨즈를 보다 상세히 설명한다.Hereinafter, the electric programmable fuse according to the present invention configured as described above in more detail.
먼저, 본 발명에 따른 전기적인 프로그램이 가능한 퓨즈는 다마신 공정을 통해 패터닝된 하부 절연막(4)의 상부전면에 금속층을 증착하고, CMP 공정 등을 이용하여 패터닝하여 직선형의 금속 패턴을 형성한 후, 선택적식각이 가능하도록 산화막 등의 패턴을 형성한 후, 그 금속 패턴의 중앙부를 식각하되, 그 식각공정이 이방성 식각 되도록 하여, 폭이 좁은 측벽형태의 중앙프로그램부(3)와 그 중앙프로그램부(3)에 의해 양측단이 각각 연결되는 제1 전극부(1) 및 제2 전극부(2)를 형성한다.First, the electrically programmable fuse according to the present invention deposits a metal layer on the upper surface of the lower
상기 중앙프로그램부(3)의 일측 폭(W12)은 이방성식각을 통해 정의할 수 있는 측벽의 최소선폭과 동일하며, 이는 약 0.05 내지 0.07㎛ 이다. 또한 이 폭(W12)은 조절이 가능하다.One side width W12 of the
상기의 방법으로 형성된 본 발명에 따른 전기적인 프로그램이 가능한 퓨즈는 제1 전극부(1)와 제2 전극부(2) 및 중앙프로그램부(3)가 이루는 전체적인 형상이 직선형이며, 중앙프로그램부(3)가 일반적인 사진식각공정을 통해 정의할 수 있는 최소선폭에 비하여 더 좁은 폭(W12)으로 형성된다.The electrically programmable fuse according to the present invention formed by the above method has a linear shape in which the
이에 따라 상기 제1 전극부(1)와 제2 전극부(2)의 폭(W12)은 종래 전극부의 폭에 비하여 줄일 수 있으며, 그 제1 전극부(1)와 제2 전극부(2)의 전위차가 낮아 저전류가 흐르는 경우에도 쉽게 중앙프로그램부(3)가 커팅될 수 있다.Accordingly, the width W12 of the
이와 같이 제1 전극부(1)와 제2 전극부(2)의 폭을 줄일 수 있게 됨에 따라 동일한 면적 내에서 더 많은 수의 퓨즈를 배치할 수 있으며, 이를 이용한 메모리 등의 반도체 장치의 집적도를 향상시킬 수 있게 된다.As described above, since the widths of the
또한, 상기 본 발명에 따른 전기적인 프로그램이 가능한 퓨즈는 비휘발성 메모리로도 사용이 가능하며, 그 퓨즈의 크기를 줄여 효율이 높은 비휘발성 메모리로 직접 사용함이 가능하게 된다.In addition, the electrically programmable fuse according to the present invention can be used as a nonvolatile memory, and can be directly used as a highly efficient nonvolatile memory by reducing the size of the fuse.
이와 같이 본 발명에 따른 전기적인 프로그램이 가능한 퓨즈를 이용하는 비휘발성 메모리는 다수의 퓨즈를 배치하고, 프로그램의 상태에 따라 선택적으로 중앙프로그램부(3)를 커팅한다.As described above, in the nonvolatile memory using the electrically programmable fuse according to the present invention, a plurality of fuses are disposed, and the
상기 중앙프로그램부(3)가 커팅된 퓨즈는 전류를 흐르게 하지 못하며, 커팅되지 않은 퓨즈는 전류를 흐르게 하여, 각기 다른 출력 결과를 얻을 수 있게 되어 메모리로 사용이 가능하게 된다.The fuse cut by the
이상에서는 본 발명을 특정의 바람직한 실시 예들을 들어 도시하고 설명하였으나, 본 발명은 상기한 실시 예들에 한정되지 않으며 본 발명의 개념을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능하다.The present invention has been shown and described with reference to certain preferred embodiments, but the present invention is not limited to the above-described embodiments and has ordinary skill in the art to which the present invention pertains without departing from the concept of the present invention. Various changes and modifications are possible by the user.
상기한 바와 같이 본 발명 전기적인 프로그램이 가능한 퓨즈 및 이를 이용한 비휘발성 메모리는 퓨즈의 커팅부분을 금속막의 증착 및 비등방성 식각을 통해 폭이 좁게 형성하여, 그 커팅부분에 전원을 공급하는 전극부의 폭도 줄일 수 있으며, 이에 따라 전체 퓨즈의 전체 면적을 줄일 수 있는 효과가 있다.As described above, the electrically programmable fuse of the present invention and the nonvolatile memory using the same form a narrow width of a cut portion of the fuse through deposition and anisotropic etching of a metal film, thereby providing a width of an electrode portion for supplying power to the cut portion. It is possible to reduce, thereby reducing the total area of the entire fuse.
또한, 그 퓨즈의 집적도가 향상됨에 따라 비휘발성 메모리로 사용이 가능하여 사용의 범위를 확장하는 효과가 있다.In addition, as the integration degree of the fuse is improved, it can be used as a nonvolatile memory, thereby extending the range of use.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050129445A KR101202798B1 (en) | 2005-12-26 | 2005-12-26 | Electically programmable fuse and one time programming memory using the fuse |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050129445A KR101202798B1 (en) | 2005-12-26 | 2005-12-26 | Electically programmable fuse and one time programming memory using the fuse |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070067919A KR20070067919A (en) | 2007-06-29 |
KR101202798B1 true KR101202798B1 (en) | 2012-11-19 |
Family
ID=38366435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050129445A KR101202798B1 (en) | 2005-12-26 | 2005-12-26 | Electically programmable fuse and one time programming memory using the fuse |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101202798B1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960002794A (en) * | 1994-06-16 | 1996-01-26 | 문정환 | Programmable semiconductor device having antifuse structure and method for manufacturing same |
KR100250592B1 (en) * | 1991-12-30 | 2000-04-01 | 요트.게.아. 롤페즈 | Method of fabricating semiconductor device having fusible link |
KR20050095260A (en) * | 2004-03-25 | 2005-09-29 | 삼성전자주식회사 | Fuse rigion of semiconductor device and method of fabricating the same |
-
2005
- 2005-12-26 KR KR1020050129445A patent/KR101202798B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100250592B1 (en) * | 1991-12-30 | 2000-04-01 | 요트.게.아. 롤페즈 | Method of fabricating semiconductor device having fusible link |
KR960002794A (en) * | 1994-06-16 | 1996-01-26 | 문정환 | Programmable semiconductor device having antifuse structure and method for manufacturing same |
KR20050095260A (en) * | 2004-03-25 | 2005-09-29 | 삼성전자주식회사 | Fuse rigion of semiconductor device and method of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
KR20070067919A (en) | 2007-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9917251B2 (en) | Resistive memory cell having a reduced conductive path area | |
US8426745B2 (en) | Thin film resistor | |
US8013420B2 (en) | Electrical fuse device | |
US9219040B2 (en) | Integrated circuit with semiconductor fin fuse | |
JP5153162B2 (en) | Fuse for integrated circuit and manufacturing method thereof (electrically programmable fuse structure having terminal portions existing at different heights and manufacturing method thereof) | |
JP2005057186A (en) | Semiconductor device | |
KR20090112390A (en) | Electrical fuse device | |
US8378447B2 (en) | Electrically programmable fuse and fabrication method | |
KR20090090161A (en) | Electrical fuse device | |
TWI449156B (en) | Semiconductor device and methods of forming the same | |
US20200335435A1 (en) | Electrical fuse formation during a multiple patterning process | |
US6566729B1 (en) | Semiconductor device including laser-blown links | |
JP5430879B2 (en) | Electrical fuse, semiconductor device, and electrical fuse cutting method | |
KR101202798B1 (en) | Electically programmable fuse and one time programming memory using the fuse | |
US6693446B2 (en) | Apparatus for testing reliability of interconnection in integrated circuit | |
WO2016084349A1 (en) | Variable-resistance element and method of manufacturing same, and semiconductor device | |
WO2018123678A1 (en) | Resistance variable element, semiconductor device, and manufacturing method for same | |
JP7266467B2 (en) | FUSE ELEMENT, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING FUSE ELEMENT | |
JP2004335608A (en) | Semiconductor device | |
US11818969B2 (en) | Memory devices and method of forming the same | |
KR101168395B1 (en) | Fuse of semiconductor device and method for manufacturing the same | |
CN105826297A (en) | Antifuse and formation method thereof | |
CN113451263A (en) | Electric fuse structure and forming method thereof | |
KR20130094169A (en) | Methods of forming integrated circuit devices using modified rectangular mask patterns to increase reliability of contacts to electrically conductive lines | |
KR101139485B1 (en) | Fuse of semiconductor device and method for forming the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20151019 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20161020 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20171020 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20181016 Year of fee payment: 7 |