KR101200120B1 - Method of Transparency and Flexible Silicon and Silicon Wafer Fabricated by the same - Google Patents

Method of Transparency and Flexible Silicon and Silicon Wafer Fabricated by the same Download PDF

Info

Publication number
KR101200120B1
KR101200120B1 KR1020050051169A KR20050051169A KR101200120B1 KR 101200120 B1 KR101200120 B1 KR 101200120B1 KR 1020050051169 A KR1020050051169 A KR 1020050051169A KR 20050051169 A KR20050051169 A KR 20050051169A KR 101200120 B1 KR101200120 B1 KR 101200120B1
Authority
KR
South Korea
Prior art keywords
substrate
bonding
layer
son
insulating film
Prior art date
Application number
KR1020050051169A
Other languages
Korean (ko)
Other versions
KR20060130470A (en
Inventor
박재근
이곤섭
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020050051169A priority Critical patent/KR101200120B1/en
Publication of KR20060130470A publication Critical patent/KR20060130470A/en
Application granted granted Critical
Publication of KR101200120B1 publication Critical patent/KR101200120B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

유기발광 다이오드의 양극으로 사용 가능한 실리콘 기판을 얻기 위한 두께 균일도가 매우 우수한 나노 SON(Silicon On Nitride) 기판를 제조하는 방법 및 그에 따라 제조된 기판가 개시된다. 본 발명의 나노 SON 기판의 제조 방법은, 결합 기판와 기준 기판를 준비하고, 상기 기준 기판의 적어도 일면에 산화막과 질화막으로 이루어진 절연막을 형성한다. 이어서, 상기 결합 기판의 표면으로부터 소정 깊이에 불순물 이온을 저전압으로 주입하여 불순물 이온 주입부를 형성한 후, 상기 기준 기판의 절연막과 상기 결합 기판를 서로 접촉시켜 접착한다. 이어서, 저온 열처리를 수행하여 상기 결합 기판의 불순물 이온 주입부를 벽개하고, 상기 기준 기판와 접착된 상기 결합 기판의 벽개된 표면을 식각하여 나노급의 소자형성영역을 형성한다. 벽개된 표면에 대한 식각은 수소 표면 처리와 습식 식각을 사용하여 수행할 수 있다. 이렇게 만들어진 기판를 나노 SON 기판라 칭한다. 상기 나노 SON 기판의 양면에 소정 두께의 산화막과 질화막을 형성시켜 습식 식각에 있어 보호막으로 사용한다. 이어서, 기준 기판 위에 형성된 보호막을 HF 증기를 사용하여 부분적으로 식각하고, 부분적으로 드러난 기준 기판를 식각액을 사용하여 식각한다. 이때, 기준 기판의 절연막을 이루고 있는 산화막과 질화막이 식각 정지층으로 작용하여 원하는 두께의 두께 균일도가 매우 우수한 나노급의 투명하고 휘어지는 실리콘 기판을 제조할 수 있다. Disclosed are a method of manufacturing a nano silicon on nitride (SON) substrate having excellent thickness uniformity for obtaining a silicon substrate usable as an anode of an organic light emitting diode, and a substrate prepared accordingly. In the method for manufacturing a nano SON substrate of the present invention, a bonding substrate and a reference substrate are prepared, and an insulating film made of an oxide film and a nitride film is formed on at least one surface of the reference substrate. Subsequently, an impurity ion implantation portion is formed by implanting impurity ions at a predetermined depth from a surface of the bonding substrate to form an impurity ion implantation portion, and then contacting and bonding the insulating film of the reference substrate to the bonding substrate. Subsequently, low-temperature heat treatment is performed to cleave the impurity ion implantation portion of the bonding substrate, and the cleaved surface of the bonding substrate adhered to the reference substrate is etched to form nanoscale device formation regions. Etching of cleaved surfaces can be performed using hydrogen surface treatment and wet etching. The substrate thus produced is referred to as a nano SON substrate. An oxide film and a nitride film having a predetermined thickness are formed on both surfaces of the nano SON substrate to be used as a protective film in wet etching. Subsequently, the protective film formed on the reference substrate is partially etched using HF vapor, and the partially exposed reference substrate is etched using an etchant. In this case, the oxide film and the nitride film forming the insulating film of the reference substrate act as an etch stop layer, thereby producing a nano-class transparent and curved silicon substrate having excellent thickness uniformity of a desired thickness.

광 투과 단결정 기판, SON, 식각, 유기 EL 디스플레이, 유기 발광층, 실리콘 기판, 가요성, Light transmitting monocrystalline substrate, SON, etching, organic EL display, organic light emitting layer, silicon substrate, flexible,

Description

투명하고 휘어지는 실리콘 기판 제조 방법 및 그에 따라 제조된 실리콘 기판 {Method of Transparency and Flexible Silicon and Silicon Wafer Fabricated by the same}Transparent and curved silicon substrate manufacturing method and a silicon substrate manufactured according to the present invention {Method of Transparency and Flexible Silicon and Silicon Wafer Fabricated by the same}

도 1 내지 도 2는 일반적인 유기 EL 디스플레이의 개략적인 구성을 나타내는 도면이다.1 to 2 are diagrams showing a schematic configuration of a general organic EL display.

도 3은 종래의 SOI 기판를 제조하는 공정단계를 나타낸 공정 순서도이다.3 is a process flowchart showing a process step of manufacturing a conventional SOI substrate.

도 4는 본 발명의 일 실시예에 따라 나노 SON 기판를 제조하는 공정단계를 나타낸 공정 순서도이다. 4 is a process flowchart showing a process step of manufacturing a nano SON substrate according to an embodiment of the present invention.

도 5는 본 발명의 일 실시예에 따라 나노 SON 기판를 사용하여 투명하고 휘어지는 실리콘 기판을 제조하는 공정단계를 나타낸 공정순서도이다. 5 is a process flowchart showing a process step of manufacturing a transparent and bent silicon substrate using a nano SON substrate in accordance with an embodiment of the present invention.

도 6 내지 도 10은 본 발명의 일 실시예에 따라 나노 SON 기판를 제조하는 각 공정단계를 나타낸 공정 단면도들이다. 6 to 10 are process cross-sectional views showing each process step of manufacturing a nano SON substrate according to an embodiment of the present invention.

도 11 내지 도 15는 본 발명의 일 실시예에 따라 나노 SON 기판를 사용하여 투명하고 휘어지는 실리콘 기판을 제조하는 각 공정단계를 나타낸 공정 단면도들이다. 11 to 15 are process cross-sectional views illustrating respective process steps of manufacturing a transparent and curved silicon substrate using a nano SON substrate according to an embodiment of the present invention.

도 16 내지 도 17는 본 발명의 일 실시예에 따라 나노 SON 기판를 사용하여 투명하고 휘어지는 실리콘 기판을 제조하는 각 공정 단계에 따라 제작된 투명하고 휘어지는 실리콘 기판이다.16 to 17 are transparent and flexible silicon substrates prepared according to each process step of manufacturing a transparent and flexible silicon substrate using a nano SON substrate according to one embodiment of the present invention.

< 도면의 주요부분에 대한 부호의 설명 >Description of the Related Art

10 ; 결합 기판 10; Bonded substrate

11, 31 ; 질화막11, 31; Nitride film

12, 32 ; 산화막 12, 32; Oxide film

14 ; 수소이온주입부14; Hydrogen ion implantation part

20 ; 기준 기판20; Reference board

본 발명은 SON 기판의 제조방법 및 그에 따라 제조된 SON 기판를 이용한 투명하고 휘어지는 실리콘 기판 제조 기술에 관한 것으로서, 보다 상세하게는 유기발광 다이오드의 양극으로 사용될 나노급의 두께를 가지는 실리콘 기판 제조 기술에 관한 것이다. The present invention relates to a manufacturing method of a SON substrate and a transparent and bent silicon substrate manufacturing technology using the SON substrate manufactured accordingly, and more particularly to a silicon substrate manufacturing technology having a nano-class thickness to be used as an anode of an organic light emitting diode. will be.

단결정 실리콘 기판의 박형화(Thinning) 기술을 이용하므로 일반적인 반도체 공정의 디자인 룰(design rule)을 적용하여 단결정 실리콘 기판 위에 소자의 액티브층을 제작하여 원하는 소자의 특성을 얻고 소자의 크기를 줄이며, 단결정 실리콘 기판에 가요성 및 광 투과 기능을 부여하여 고해상도 가요성 유기EL 디스플레이를 제작한다.     Using thinning technology of single crystal silicon substrate, the active layer of the device is fabricated on the single crystal silicon substrate by applying design rules of general semiconductor process to obtain the desired device characteristics and to reduce the size of the device. The high-resolution flexible organic EL display is manufactured by giving a flexible and light transmitting function to a board | substrate.

유기EL디스플레이는 현재 플랫 판넬 디스플레이(Flat Panel Display) 의 주류가 되어 있는 액정 디스플레이에 비하여 휴대성이나 동화상 표시의 요구에 대응 가능한 저소비 전력 및 고속 응답성 등 여러 가지 우위성을 구비하고 있어 장래에 액정 디스플레이를 대체할 수 있는 플랫 패널 디스플레이로서 주목을 모으고 있다.     The organic EL display has various advantages, such as low power consumption and high-speed response, which can meet the needs of portability and moving image display, compared to the liquid crystal display which is the mainstream of flat panel display. It is attracting attention as a flat panel display that can replace.

도1및 도2는 일반적인 유기 EL 디스플레이의 개략적인 구성을 나타내는 도면이다. 이 유기 EL 디스플레이는, 투명한 유리 기판을 구비하고 있고, 이 유리 기판 상에 양극층(3, Anode)이 ITO 등의 투명한 도전성 재료에 의하여 형성되어 있다. 양극층 위에는 전압을 인가함으로써 정공을 공급하는 정공 주입층(4, Hole injection layer) 및 정공 수송층(5, Hole transport layer)이 형성되고, 그 위에는 미량의 유기 색소를 도우펀트로 포함하는 유기 발광층(6, Emitting layer)이 형성되며, 그 위에는 전압을 인가함으로서 전자를 공급하는 전자 주입층(7, Electron transport layer)이 형성되고, 그 위에는 최상층이 되는 도전성 재료의 음극층(8, Cathode)이 형성되어 있다. 또한 음극층까지 형성하여 유기EL소자가 제조된 후에는 산화에 매우 약한 유기 EL 소자를 보호하기 위하여 유기 EL 소자를 외부로부터 밀봉하는 보 호층이 유기 EL 소자를 봉지한다.1 and 2 are diagrams showing a schematic configuration of a general organic EL display. This organic electroluminescent display is equipped with the transparent glass substrate, and the anode layer 3 (Anode) is formed of this transparent substrate by transparent conductive materials, such as ITO. A hole injection layer 4 and a hole transport layer 5 for supplying holes by applying a voltage are formed on the anode layer, and on the organic light emitting layer including a small amount of organic dye as a dopant ( 6, an Emitting layer is formed, an electron injection layer (7, Electron transport layer) for supplying electrons is formed thereon, and a cathode layer (8, Cathode) of the conductive material to be the uppermost layer is formed thereon It is. In addition, after the organic EL device is manufactured by forming the cathode layer, a protective layer sealing the organic EL device from the outside encapsulates the organic EL device in order to protect the organic EL device which is very susceptible to oxidation.

상기와 같은 유기 EL 디스플레이에 있어서 양극층과 음극층 사이에 전원에 의하여 전압을 인가하면, 전압이 인가된 양극층 상에 적층된 정공 주입층 및 정공 수송층으로부터 정공이 유기 발광층 내로 주입되고 또한 전압이 인가된 음극층의 하층의 전자 주입층으로부터 전자가 유기 발광층내로 주입된다. 정공 수송층으로부터의 정공과 전자 주입층으로부터의 전자가 각각 주입된 유기 발광층 내에서는 각 정공과 전자가 결합하고, 이 재결합에 의하여 발생하는 에너지가 유기 발광층에 포함된 유기 색소에 흡수되어 발광한다. 유기 발광층에서 발생하는 빛은 정공 수송층, 정공 주입층, 양극층 및 유리 기판을 순차적으로 투과하여 유리 기판의 이면(바텀 인젝션, Bottom injection)으로부터 출사한다. 이러한 유기 EL 디스플레이는 기판의 이면으로 광을 출사하는 구조 외에 상기의 보호층을 투명한 소재로 제조하여 유기 EL 디스플레이의 상방향으로 광을 출사하는 방식(탑 인젝션, Top injection)으로 제조할 수도 있다.    In the organic EL display as described above, when a voltage is applied between the anode layer and the cathode layer by a power source, holes are injected into the organic light emitting layer from the hole injection layer and the hole transport layer stacked on the anode layer to which the voltage is applied. Electrons are injected into the organic light emitting layer from the electron injection layer below the applied cathode layer. In the organic light emitting layer in which the holes from the hole transport layer and the electrons from the electron injection layer are respectively injected, the holes and the electrons are combined, and the energy generated by the recombination is absorbed by the organic dye included in the organic light emitting layer and emits light. The light generated in the organic light emitting layer sequentially passes through the hole transport layer, the hole injection layer, the anode layer, and the glass substrate, and exits from the back side of the glass substrate (bottom injection). Such an organic EL display may be manufactured by a method of emitting light in the upward direction of the organic EL display by manufacturing the protective layer as a transparent material in addition to the structure of emitting light to the back surface of the substrate.

또한 유기 EL 디스플레이는 패시브 매트릭스 구동을 하는 구동 방식 외에 박막 트랜지스터(Thin Film Transistor) 등을 이용하여 구동하는 액티브 매트릭스 구동(칼라 디스플레이에 유리함)을 하는 구동 방식을 채택할 수 있다.    In addition, the organic EL display may adopt a driving scheme for driving an active matrix (which is advantageous for color displays) that is driven by using a thin film transistor, etc., in addition to the driving scheme for performing a passive matrix driving.

상기와 같은 TFT를 구동 소자로 사용하는 액티브 매트릭스 구동 방식의 유기 EL 디스플레이는 유리 기판 또는 다결정 실리콘층 위에 TFT들을 형성하여 제조되나, 이러한 TFT는 종래의 반도체 공정을 그대로 사용할 수 없어 고밀도 집적이 불가능하며 또한 TFT 소자 성능에 한계가 있어 고성능의 TFT를 기판 위에 제조할 수 없으며, 복잡한 시스템 회로를 일체화시키거나 화소 소자의 크기를 감소시키기 어렵다.     The active matrix drive type organic EL display using the above TFT as a driving element is manufactured by forming TFTs on a glass substrate or a polycrystalline silicon layer, but such a TFT cannot use a conventional semiconductor process as it is, and therefore high density integration is impossible. In addition, there is a limitation in TFT device performance, so that a high performance TFT cannot be manufactured on a substrate, and it is difficult to integrate complex system circuits or reduce the size of the pixel device.

이에 대해, 단결정 반도체 기판위에 형성된 절연 게이트 전계 효과 트랜지스터들을 사용하여 액티브 매트릭스 방식의 유기 EL 디스플레이를 제조하는 기술은 상기 유기 기판 등을 사용하는 경유에 비해 대규모 집적회로 분야에서 사용되는 반도체 공정 기술을 그대로 적용할 수 있고, 고속으로 저전압 구동이 가능한 고성능의 트랜지스터를 기판 위에 고밀도로 집적하여 형성할 수 있다는 이점이 있다. 그렇지만, 다른 한편 단결정 반도체 기판 위에 유기 EL 소자를 제조하는 경우 기판이 가시광을 통과시키지 못하기 때문에 유기 EL 디스플레이는 탑 인젝션 방식으로 제한되는 문제점이 있다.    On the other hand, the technique of manufacturing an active matrix type organic EL display using insulated gate field effect transistors formed on a single crystal semiconductor substrate is the same as that of the semiconductor process technology used in the field of large scale integrated circuits compared to the case of using the organic substrate. It is advantageous in that it is applicable and can be formed by integrating high-performance transistors capable of driving low voltage at high speed on a substrate at high density. However, on the other hand, when manufacturing an organic EL element on a single crystal semiconductor substrate, the organic EL display has a problem of being limited to the top injection method because the substrate does not pass visible light.

기존의 OLED 제작 기술은 유리 기판을 사용하여 투명전극 또는 비정질, 다결정 실리콘을 사용하여 제작되고 있다. 기존의 제작방법은 나노 초박막 공정을 이용한 단결정 실리콘의 경우와 비교해 유리기판의 경우는 유연성이 떨어지고 비정질, 다결정 실리콘의 경우 단결정 실리콘에 비해 이동도가 떨어진다. 기존의 OLED를 사용할 경우 고집적화를 통한 고해상도 디스플레이 제작에 많은 한계가 있다. 이와 같은 단점을 극복하기 위하여 본 연구에서 나노 초박막 공정을 이용한 OLED 제작 기술은 미래 멀티미디어 시대에 대응하기 위한 저가격화와 고집적화 기술을 확보하고 저소비 전력 기술 개발을 통한 에너지 절감, 경량화 및 박형화 등 원가 절감을 통한 생산성 향상 기술 확보에 적합한 기술이다.    Conventional OLED fabrication techniques are being made using transparent electrodes or amorphous, polycrystalline silicon using glass substrates. Conventional fabrication methods are less flexible in glass substrates than in single crystal silicon using nano ultra-thin film process and less mobile than monocrystalline silicon in amorphous and polycrystalline silicon. When using existing OLED, there are many limitations in manufacturing high resolution display through high integration. In order to overcome these shortcomings, OLED manufacturing technology using nano ultra-thin process in this study secures low-cost and high-integration technology to cope with the future multimedia era, and saves costs such as energy saving, light weight and thinning by developing low power consumption technology. This technology is suitable for securing productivity improvement technology.

그러나 많은 연구에도 불구하고, 본 연구에서 새롭게 제안하는 나노 실리콘 기판 위에 유기 물질을 증착시키는 OLED 공정 기술 개발은 기존 디스플레이 업체에서 실행한 적이 없는, 신기술의 OLED 공정기술이다. 또한 본 연구팀은 응답속도가 기존의 OLED에 비하여 월등히 향상된, 매우 얇은 신축성 있는 단결정 실리콘 위에 발광 소자를 형성시킨 OLED 소자 기술을 개발하고자 한다. 이는 ITO 층을 대체함으로 인해 공정 단가를 낮출 수 있을 뿐만 아니라, 실리콘 기판를 기판으로 씀으로써 반도체 공정의 미세 기술 적용이 가능하므로 고해상도의 디스플레이를 구현할 수 있다. 또한 ITO 대신 사용되는 실리콘 기판의 도핑 농도를 조절하면 비저항 값을 낮출 수 있어 p-type 실리콘 기판의 경우 ITO와 유사한 일함수를 얻을 수 있다. 실리콘 기판으로 ITO을 대체할 수 있는 기술은 고온의 TFT를 간단히 형성시킬 수 있으므로 구동 회로를 동일한 기판 위에 만들 수도 있는 장점이 있어 저가격화, 고집적화를 이루는데 중요한 역할을 하는 기술이다. 특히 OLED 구조에 일함수가 낮은 전극과 전자수송층인 Alq3 박막사이에 얇은 절연체 박막을 삽입하여 문턱전압과 효율을 증진하는 새로운 소자를 개발할 수 있다.    However, despite many studies, the development of OLED process technology for depositing organic material on the nano silicon substrate newly proposed in this study is a new technology OLED process technology that has not been carried out by existing display companies. In addition, the team hopes to develop OLED device technology in which a light emitting device is formed on very thin flexible single crystal silicon, which has a much higher response speed than conventional OLEDs. This not only reduces the cost of the process by replacing the ITO layer, but also enables the application of fine technology in the semiconductor process by using a silicon substrate as a substrate, thereby realizing a high resolution display. In addition, by adjusting the doping concentration of the silicon substrate used in place of ITO, the specific resistance value can be lowered, and thus a work function similar to that of ITO can be obtained in the case of a p-type silicon substrate. A technology that can replace ITO with a silicon substrate can easily form a high temperature TFT, and thus has the advantage of making a driving circuit on the same substrate, which plays an important role in achieving low cost and high integration. In particular, it is possible to develop a new device that improves the threshold voltage and efficiency by inserting a thin insulator thin film between the electrode having a low work function and the Alq3 thin film, which is an electron transport layer, in the OLED structure.

본 발명의 목적은, 투명하고 휘어지는 유기발광 디스플레이를 제조하기 위한 기반 기술을 제공하기 위한 것으로서, 두께 균일도가 매우 우수한 나노급의 투명하고 휘어지는 실리콘 기판을 얻기 위한 나노 SON(Silicon On Nitride) 기판를 제조하는 방법을 제공하는데 있다. SUMMARY OF THE INVENTION An object of the present invention is to provide a base technology for manufacturing a transparent and curved organic light emitting display, and to manufacture a nano silicon on nitride (SON) substrate for obtaining a transparent and curved silicon substrate having excellent thickness uniformity. To provide a method.

본 발명의 목적은, 식각액에 대한 선택비가 우수한 질화막을 사용하여 대면적의 투명하고 휘어지는 실리콘 기판을 얻기 위한 나노 SON 기판를 제조하는 방법을 제공하는데 있다.    It is an object of the present invention to provide a method for producing a nano SON substrate for obtaining a large area transparent and curved silicon substrate using a nitride film having an excellent selectivity to etching solution.

본 발명의 목적은, 상기 본 발명에 따른 제조 방법에 의해 제조되는 나노 SON 기판를 제공하는데 있다.     An object of the present invention is to provide a nano SON substrate produced by the manufacturing method according to the present invention.

본 발명의 목적은, 상기 본 발명에 따라 제조된 나노 SON 기판에 붕소 이온 주입에 의해 유기 발광 디스플레이 제조시 ITO 막 성장을 생략할 수 있는 방법 및 SON 기판를 제공하는데 있다.    It is an object of the present invention to provide a method and a SON substrate which can omit ITO film growth during the manufacture of an organic light emitting display by implanting boron ions into the nano SON substrate prepared according to the present invention.

본 발병의 또다른 목적은, 상기 본 발명의 프로세스 중 붕소 이온 주입된 디바이스 기판를 사용하여 SON 기판를 제작함으로써 유기 발광 디스플레이 제조시 ITO 막 성장을 생략할 수 있는 방법 및 SON 기판를 제공하는데 있다.     Another object of the present invention is to provide a SON substrate and a method capable of omitting ITO film growth in manufacturing an organic light emitting display by fabricating a SON substrate using a boron ion implanted device substrate during the process of the present invention.

본 발명의 또다른 목적은, 본 발명의 제조 방법에 의해 제조된 나노 SON 기판를 이용하여 유기 발광 디스플레이를 제조하는데 있다.
본 발명의 또다른 목적은, 가요성이며 광을 투과하는 단결정 기판을 준비하는 단계와,상기 단결정 기판 위에 유기 EL 층 및 전극을 형성하여 유기 EL 발광 소자를 마련하는 단계와, 상기 유기 EL 발광 소자를 봉지하는 보호층을 형성하는 단계를 포함하는 것을특징으로 하는 유기 EL 디스플레이의 제조 방법을 제공하는데 있다.
상기 단결정 기판을 준비하는 단계는 베이스 기판, 절연층 및 단결정층으로 이루어진 SON 기판을 이용하여 가요성이며 광을 투과하는 단결정 기판을 제조하는 단계를 포함할 수 있다.
상기 SON 기판을 이용하여 가요성이며 광을 투과하는 단결정 기판을 제조하는 단계는 SON 기판의 베이스 기판 및 절연층을 제거하여 상기 단결정층을 가요성이며 광을 투과하는 단결정 기판으로 제조하는 단계를 포함할 수 있다.
본 발명의 또다른 목적은, 베이스 기판, 절연층 및 단결정층으로 이루어진 SON 기판을 준비하는 단계와,상기 단결정층 위에 유기 EL 층 및 전극을 형성하여 유기 EL 발광 소자를 마련하는 단계와,상기 유기 EL 발광 소자를 봉지하는 보호층을 형성하는 단계와,상기 SON 기판의 베이스 기판 및 절연층을 제거하여 상기 단결정층을 가요성이며 광을 투과하는 단결정 기판으로 제조하는 단계를 포함하는 것을 특징으로 하는 유기 EL 디스플레이의 제조 방법을 제공하는데 있다.
상기 유기 EL 발광 소자를 마련하는 단계는 유기 EL층을 형성하기 전에 전극을 더 형성할 수 있다.
상기 베이스 기판 및 절연층을 제거하는 단계는 베이스 기판 및 절연층을 습식 식각하여 제거하는 단계를 포함할 수 있다.
상기 베이스 기판을 제거하는 단계는 KOH로 습식 식각하여 베이스 기판을 제거하는 단계를 포함할 수 있다.
상기 절연층을 제거하는 단계는 HF로 습식 식각하여 절연층을 제거하는 단계를 포함할 수 있다.
상기 SON 기판의 단결정층의 두께를 조절하여 가요성의 광 투과 단결정 기판의 두께를 조절할 수 있다.
상기 가요성의 광 투과 단결정 기판을 제조하는 단계는 HF 증기를 이용하여 상기 SON 기판의 일면을 식각하는 것일 수 있다.
상기 결합 기판의 절연막을 적어도 한면 이상에 질화막과 산화막을 사용할 수 있다.
상기 결합 기판에 붕소 이온 주입을 실시하여 기판 표면의 비저항을 낮게 할 수 있다.
상기 제조 방법에 의해 제조된 SON 기판를 이용한 유기 EL 디스플레이를 제조하는 방법을 제공할 수 있다.Another object of the present invention is to produce an organic light emitting display using a nano SON substrate produced by the production method of the present invention.
Another object of the present invention is to prepare a single crystal substrate that is flexible and transmits light, and to form an organic EL layer and an electrode on the single crystal substrate to provide an organic EL light emitting device, and the organic EL light emitting device It provides a method for producing an organic EL display comprising the step of forming a protective layer to seal the.
Preparing the single crystal substrate may include preparing a single crystal substrate that is flexible and transmits light using a SON substrate including a base substrate, an insulating layer, and a single crystal layer.
Producing a flexible and light transmitting single crystal substrate using the SON substrate includes removing the base substrate and the insulating layer of the SON substrate to produce the single crystal layer as a flexible and light transmitting single crystal substrate. can do.
Another object of the present invention is to prepare a SON substrate consisting of a base substrate, an insulating layer and a single crystal layer, forming an organic EL layer and an electrode on the single crystal layer to provide an organic EL light emitting device, and the organic Forming a protective layer encapsulating the EL light emitting element, and removing the base substrate and the insulating layer of the SON substrate to form the single crystal layer as a flexible and light transmitting single crystal substrate. It is to provide a method for producing an organic EL display.
In the preparing of the organic EL light emitting element, an electrode may be further formed before forming the organic EL layer.
The removing of the base substrate and the insulating layer may include removing the base substrate and the insulating layer by wet etching.
Removing the base substrate may include removing the base substrate by wet etching with KOH.
The removing of the insulating layer may include removing the insulating layer by wet etching with HF.
The thickness of the flexible light transmitting single crystal substrate may be adjusted by adjusting the thickness of the single crystal layer of the SON substrate.
The manufacturing of the flexible light transmitting single crystal substrate may include etching one surface of the SON substrate using HF vapor.
A nitride film and an oxide film may be used on at least one surface of the insulating film of the bonding substrate.
Boron ions may be implanted into the bonding substrate to lower the specific resistance of the substrate surface.
It is possible to provide a method of manufacturing an organic EL display using a SON substrate produced by the above-described manufacturing method.

상기 본 발명의 목적들을 달성하기 위한 본 발명에 따른 나노 SON 기판의 제조 방법은, 결합 기판와 기준 기판를 준비하고, 상기 기준 기판에 적어도 일면에 질화막과 산화막으로 이루어진 절연막을 형성한다. 이어서, 상기 결합 기판의 표면으로부터 소정 깊이에 불순물 이온을 저전압으로 주입하여 불순물 이온 주입부를 형성한 후, 상기 기준 기판의 절연막과 상기 결합 기판를 서로 접촉시켜 접착한다. 이어서, 저온 열처리를 수행하여 상기 결합 기판의 불순물 이온 주입부를 벽개하고, 상기 기준 기판와 접착된 상기 결합 기판의 벽개된 표면을 식각하여 나노급의 소자형성영역을 형성한다. In the method of manufacturing a nano SON substrate according to the present invention for achieving the objects of the present invention, a bonding substrate and a reference substrate are prepared, and an insulating film made of a nitride film and an oxide film is formed on at least one surface of the reference substrate. Subsequently, an impurity ion implantation portion is formed by implanting impurity ions at a predetermined depth from a surface of the bonding substrate to form an impurity ion implantation portion, and then contacting and bonding the insulating film of the reference substrate to the bonding substrate. Subsequently, low-temperature heat treatment is performed to cleave the impurity ion implantation portion of the bonding substrate, and the cleaved surface of the bonding substrate adhered to the reference substrate is etched to form nanoscale device formation regions.

한편, 상기 결합 기판는 단결정 실리콘 기판이며, 상기 절연막이 형성된 기준 기판와 접합하기 전에 상기 결합 기판의 표면에 산화막을 형성하는 단계를 더 포함할 수 있다. 또한, 상기 결합 기판에 하나 이상의 불순물 이온을 주입하여 하나 이상의 불순물 이온 주입부를 형성할 수 있다.     On the other hand, the bonding substrate is a single crystal silicon substrate, and may further comprise the step of forming an oxide film on the surface of the bonding substrate before bonding to the reference substrate on which the insulating film is formed. In addition, one or more impurity ion implantation portions may be formed by implanting one or more impurity ions into the bonding substrate.

상기 불순물 이온은 수소이온이며, 상기 수소이온은 저전압, 예를 들어 30 KeV 이하의 저전압 하에서 주입하며, 상기 이온 주입된 수소 이온의 투영비정거리(Rp)가 상기 결합 기판의 표면으로부터 가까운, 예를 들어 1000 내지 4000Å의 범위 내에 형성되도록 하는 것이 바람직하다. 또 다른 불순물 이온은 붕소이온과 인이온으로, 상기 이온 주입된 수소 이온의 투영비정거리(Rp)보다 작은 범위 내에 형성되도록 하는 것이 바람직하다. 상기 투영비정거리는 이온주입 전압을 조절함으로써 제어할 수 있다.     The impurity ions are hydrogen ions, and the hydrogen ions are implanted under a low voltage, for example, a low voltage of 30 KeV or less, and the projection specific distance Rp of the ion implanted hydrogen ions is close to the surface of the bonding substrate. For example, it is preferable to form in the range of 1000-4000 micrometers. The other impurity ions are boron ions and phosphorus ions, and are preferably formed within a range smaller than the projection specific distance Rp of the ion implanted hydrogen ions. The projection specific distance can be controlled by adjusting the ion implantation voltage.

상기 결합 기판와 기준 기판를 접착하는 단계는, 상기 결합 기판와 상기 기준 기판의 적어도 일부분을 접촉시킨 후 순차적으로 접촉 면적을 증가시키면서 접착하는 것이 접촉면에서의 보이드의 발생의 감소시킬 수 있다는 점에서 바람직하며, 예를 들어 상기 결합 기판와 상기 기준 기판를 수직방향의 하측의 적어도 일부분을 접촉시킨 후 순차적으로 상측방향으로 접촉 면적을 증가시키면서 가압하여 접착할 수 있다.     The step of adhering the bonding substrate and the reference substrate is preferred, in that bonding with increasing contact area in sequence after contacting the bonding substrate and at least a portion of the reference substrate can reduce the occurrence of voids at the contact surface, eg For example, the bonding substrate and the reference substrate may be in contact with at least a portion of the lower side in the vertical direction and then pressurized while increasing the contact area in the upward direction.

상기 결합 기판의 불순물이온 주입부를 벽개하는 단계는 400℃ 이하의 저온에서 열처리하여 수행하며, 바람직하게는 상기 결합 기판의 벽개된 표면의 Rms 값이 30 내지 40Å 이 되도록 하며, 바람직하게는 상기 결합 기판를 벽개하는 단계에서 상기 기준 기판와 접착된 상기 결합 기판의 잔류하는 두께는 3000Å 이하가 되도록 한다.     The step of cleaving the impurity ion implantation portion of the bonding substrate is performed by heat treatment at a low temperature of 400 ° C. or less, and preferably, the Rms value of the cleaved surface of the bonding substrate is 30 to 40 kPa. In the cleaving step, the remaining thickness of the bonding substrate bonded to the reference substrate is set to 3000 mm or less.

한편, 상기 결합 기판의 벽개된 표면을 식각하여 소자형성영역을 형성하는 단계는, 상기 기준 기판와 결합된 상기 결합 기판의 벽개된 표면을 습식 식각한 후, 상기 습식 식각된 결합 기판의 표면에 대하여 수소 열처리를 수행하여 이루어진다. 상기 기준 기판와 결합된 상기 결합 기판의 벽개된 표면을 습식 식각하는 단계 이전에, 상기 결합 기판의 벽개된 표면에 대하여 수소 열처리를 수행하는 단계를 더 포함시킬 수 있으며, 이는 상기 결합 기판의 벽개된 표면을 습식 식각하기에 효율적이며, 상기 결합 기판의 표면에 대하여 수소 열처리를 수행하는 단계는 1100℃ 이상의 온도에서 적어도 1분 이상 수행한다.     Meanwhile, in the forming of the device formation region by etching the cleaved surface of the bonding substrate, after wet etching the cleaved surface of the bonding substrate bonded to the reference substrate, hydrogen may be applied to the surface of the wet-etched bonding substrate. By heat treatment. Prior to wet etching the cleaved surface of the bonded substrate bonded to the reference substrate, the method may further include performing a hydrogen heat treatment on the cleaved surface of the bonded substrate, which is the cleaved surface of the bonded substrate. Efficient to wet etch, the step of performing a hydrogen heat treatment on the surface of the bonding substrate is performed for at least 1 minute at a temperature of 1100 ℃ or more.

또한 상기 결합 기판에 일정 농도 및 투영 거리 이상의 붕소를 이온 주입 후 기준 기판와 결합함으로써 디바이스 층에 붕소가 이온 주입된 SON 기판를 제작할 수 있다. 이와 같이 붕소가 이온 주입된 SON 기판의 디바이스 층은 저항이 낮기 때문에 유기 EL 디스플레이 제조시 전극으로 사용되는 ITO 막을 생략할 수 있어 SON 기판의 디바이스 층을 그대로 양극으로 샤용할 수 있다.     In addition, a SON substrate in which boron is ion-implanted in the device layer may be manufactured by combining boron having a predetermined concentration and a projection distance or more with the reference substrate after ion implantation. Since the device layer of the boron-implanted SON substrate has low resistance, the ITO film used as an electrode in the manufacture of the organic EL display can be omitted, and the device layer of the SON substrate can be used as an anode as it is.

상기 기준 기판와 결합된 상기 결합 기판의 벽개된 표면을 습식 식각하는 단계는, NH4OH, H2O2 및 H2O의 혼합 용액을 식각액으로 사용하여 수행하는 것이 식각속도가 낮고 식각 두께를 균일하게 조절할 수 있다는 점에서 바람직하다. The wet etching of the cleaved surface of the bonding substrate combined with the reference substrate may be performed using a mixed solution of NH 4 OH, H 2 O 2, and H 2 O as an etchant to have a low etching rate and uniform etching thickness. It is preferable in that it can be adjusted.

한편, 본 발명의 상기 다른 목적에 따른 본 발명의 제조방법에 의해 제조된 나노 SON 기판는 상기 소자형성영역의 두께는 300nm 이하이며, 바람직하게는 10 내지 200nm이다.    On the other hand, in the nano SON substrate produced by the manufacturing method of the present invention according to the other object of the present invention, the thickness of the device formation region is 300nm or less, preferably 10 to 200nm.

상기 나노 SON 기판의 양면에 소정 두께의 산화막과 질화막을 형성시켜 습식 식각에 있어 보호막으로 사용한다. 이 때, 상기 SON 기판 위에 먼저 산화막을 형성시키고 난 후, 질화막을 형성시킨다. 산화막은 보호막으로 작용할 뿐만 아니라 질화막과 결합 기판 사이의 완충 역할도 겸하며, CVD 방법에 의하여 성장된 산화막이나, 열산화막을 이용할 수 있다.     An oxide film and a nitride film having a predetermined thickness are formed on both surfaces of the nano SON substrate to be used as a protective film in wet etching. At this time, an oxide film is first formed on the SON substrate, and then a nitride film is formed. The oxide film not only functions as a protective film but also serves as a buffer between the nitride film and the bonding substrate, and an oxide film or a thermal oxide film grown by the CVD method can be used.

양면에 산화막과 질화막을 형성시킨 상기 나노 SON 기판의 기준 기판 위에 있는 산화막과 질화막을 부분적으로 식각하는 단계는, HF 증기를 사용하여 수행하는 것이 식각되는 부분을 균일하게 조절할 수 있다는 점에서 바람직하다.     Partial etching of the oxide film and the nitride film on the reference substrate of the nano SON substrate having the oxide film and the nitride film formed on both surfaces thereof is preferably performed by using HF vapor in that the etching part can be uniformly controlled.

상기 SON 기판의 기준 기판의 표면에 산화막과 질화막이 HF 증기에 의해 식각되어 산화막과 질화막이 존재하지 않는 노출된 실리콘 부분을 식각하는 단계는, KOH 용액을 식각액으로 사용하여 수행하는 것이 식각 속도가 빠르고 식각 두께를 균일하게 조절할 수 있다는 점에서 바람직하다. 이때, 기준 기판의 절연막을 이루고 있는 산화막과 질화막이 KOH용액에 대해 식각 정지층으로 작용한다. 특히 질화막은 KOH 용액에서 에칭이 전혀 되지 않기 때문에 디바이스 층인 실리콘층을 KOH 용액으로부터 보호할 수 있어 뛰어난 정지층으로 사용할 수 있다.     In the etching of the exposed silicon portion in which the oxide film and the nitride film are etched by HF vapor on the surface of the reference substrate of the SON substrate and the oxide film and the nitride film do not exist, the etching rate is faster by using a KOH solution as an etchant. It is preferable in that an etching thickness can be adjusted uniformly. At this time, the oxide film and the nitride film forming the insulating film of the reference substrate serve as an etch stop layer for the KOH solution. In particular, since the nitride film is not etched at all in the KOH solution, the silicon layer, which is a device layer, can be protected from the KOH solution and thus can be used as an excellent stop layer.

본 발명에 따르면, 유기발광 다이오드의 양극으로 쓰이기에 충분한 Rms 값을 가지는 나노급의 실리콘 기판 제조를 효과적으로 수행할 수 있다.     According to the present invention, it is possible to effectively perform nanoscale silicon substrate manufacturing having an Rms value sufficient to be used as an anode of an organic light emitting diode.

이하, 첨부 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명한다.     Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

다음에 설명되는 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 본 발명의 실시예를 설명하는 도면에 있어서 어떤 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되어진 것으로, 도면상의 동일한 부호는 동일한 요소를 지칭한다. 또한, 어떤 층이 다른 층 또는 기판의 ‘상부’에 있다고 기재된 경우, 상기 어떤 층이 상기 다른 층 또는 기판의 상부에 직접 존재할 수도 있고, 그 사이에 제 3의 층이 개재되어질 수도 있다.     The embodiments described below may be modified in various forms, and the scope of the present invention is not limited to the embodiments described below. The embodiments of the present invention are provided to enable those skilled in the art to more fully understand the present invention. In the drawings illustrating embodiments of the present invention, the thicknesses of certain layers or regions are exaggerated for clarity of the specification, and like reference numerals in the drawings refer to like elements. In addition, where a layer is described as being on the 'top' of another layer or substrate, the layer may be directly on top of the other layer or substrate, and a third layer may be interposed therebetween.

도 4는 본 발명의 바람직한 실시예에 따른 나노 SON 기판의 제조방법을 나타낸 공정순서도이며, 도 5 내지 도 10은 본 발명의 일 실시예에 따른 나노 SON 기판의 제조방법을 설명하기 위한 공정단면도들이다.     4 is a process flowchart showing a method for manufacturing a nano SON substrate according to a preferred embodiment of the present invention, Figures 5 to 10 are process cross-sectional views for explaining a method for manufacturing a nano SON substrate according to an embodiment of the present invention. .

도 6 내지 도 10을 참조하면, 먼저 후속 공정에 의해 서로 접착되는 기준 기판(Base wafer, 20)와 결합 기판(Bond wafer, 10)를 준비한다(S10). 기준 기판(20)는 SON 기판를 물리적으로 지지해주는 지지대 역할을 하며 일명 핸들링 기판(Handling wafer)라고도 하며, 결합 기판(10)는 후속 공정에 의해 반도체소자의 채널영역(소자형성영역)이 형성되는 기판로서 소자 기판(Device wafer)라고 불리기도 한다.     6 to 10, first, a base substrate (Base wafer, 20) and a bonded substrate (Bond wafer, 10) are bonded to each other by a subsequent process (S10). The reference substrate 20 serves as a support for physically supporting the SON substrate, also called a handling wafer, and the coupling substrate 10 is a substrate on which a channel region (device formation region) of a semiconductor device is formed by a subsequent process. Also referred to as a device wafer.

이어서, 예를 들어, 단결정 실리콘으로 이루어진 기준 기판(20)의 적어도 하나의 표면에 질화막(11)을 형성하고(S12), 그 위에 예를 들어 CVD 공정을 수행하여 산화막, 즉 CVD 산화막(12)을 형성한다(S14). 질화막과 산화막은 기존의 SOI 기판에서 매몰 산화층(Buried Oxide Layer; BOX층)의 역할을 하는 것으로서 필요에 따라 수십 내지 수천 Å 정도의 두께로 형성할 수 있다.    Subsequently, the nitride film 11 is formed on at least one surface of the reference substrate 20 made of, for example, single crystal silicon (S12), and, for example, a CVD process is performed on the oxide film, that is, the CVD oxide film 12. To form (S14). The nitride film and the oxide film play a role of a buried oxide layer (BOX layer) in a conventional SOI substrate, and may be formed to a thickness of several tens to thousands of micrometers as needed.

도 7에서는 기준 기판(20)의 상부 표면에만 질화막(11)과 산화막(12)이 형성된 것으로 도시되어 있으나, 산화막 공정에 의해 노출된 기준 기판(20)의 전 표면에 산화막(12)이 형성될 수 있으며, 필요에 따라 이런 상태를 유지하거나 기준 기판(20)의 한 표면에만 산화막(12)이 잔류하도록 나머지는 제거할 수도 있다.     In FIG. 7, the nitride film 11 and the oxide film 12 are formed only on the upper surface of the reference substrate 20, but the oxide film 12 may be formed on the entire surface of the reference substrate 20 exposed by the oxide film process. If necessary, this may be maintained or the rest may be removed so that the oxide film 12 remains on only one surface of the reference substrate 20.

한편, 도 6 내지 도 10에는 도시되어 있지 않으나, 필요에 따라 결합 기판(10)에 수십 내지 수천 Å 두께의 실리콘 산화막을 형성하여 질화막(11)과 산화막(12)이 형성된 기준 기판(20)와 접합할 수도 있다.     Although not shown in FIGS. 6 to 10, if necessary, a silicon oxide film having a thickness of several tens to thousands of micrometers is formed on the bonding substrate 10 to form the reference substrate 20 on which the nitride film 11 and the oxide film 12 are formed. You may join.

이어서, 결합 기판(10)에 대하여 저전압의 불순물이온, 예를 들어 수소이온을 주입한다(S16). 본 실시예에서는 수소이온의 주입에너지는 약 30 KeV 정도의 저전압 에너지를 사용하였으며, 수소 도즈량은 약 6×1016cm-2 정도가 되도록 하였다. 따라서, 결합 기판(10)의 표면으로부터 소정의 깊이에 투영비정거리(Rp)를 갖는 수소이온 주입부(14)가 형성되며, 이를 경계로 결합 기판(10)는 일응 소자형성부(10b)와 제거부(10a)로 구분하기로 한다. 도 3에서는 수소이온 주입부(14)를 점선으로 표시하였지만, 수소이온 주입부는 수소이온들이 일정한 폭을 갖고 분포된 영역을 의미한다. Subsequently, low voltage impurity ions, such as hydrogen ions, are injected into the coupling substrate 10 (S16). In the present embodiment, the implantation energy of hydrogen ions was about 30 KeV low voltage energy, and the hydrogen dose was about 6 x 10 16 cm -2 . Accordingly, the hydrogen ion implantation portion 14 having the projection non-determined distance Rp is formed at a predetermined depth from the surface of the bonding substrate 10, and the bonding substrate 10 is connected to the corresponding element forming portion 10b. It will be divided into the removal unit (10a). In FIG. 3, the hydrogen ion implantation unit 14 is indicated by a dotted line, but the hydrogen ion implantation unit means a region in which hydrogen ions are distributed with a constant width.

다음으로, 기준 기판(20)와 결합 기판(10)를 세정하여 표면의 오염물을 제거한 후 이들 두 기판를 수직적으로 접착시킨다(S18). 접착은 상온에서 실시하는 것이 바람직하며, 이 때 두 기판는 친수성(Hydrophillic) 조건하에서 수소결합에 의해 상호 접착된다.     Next, the reference substrate 20 and the bonding substrate 10 are cleaned to remove contaminants on the surface, and the two substrates are vertically bonded (S18). The adhesion is preferably carried out at room temperature, wherein the two substrates are bonded to each other by hydrogen bonding under hydrophilic conditions.

도 4 및 도 9를 참조하면, 저온에서 열처리를 수행하여 수소이온 주입부(14) 부분을 벽개(Cleavage)한다(S20). 본 실시예에서 벽개 열처리는 약 400℃ 정도의 온도 이하에서 적어도 약 1분 이상 수행한다. 벽개 과정은 열처리 동안에 수소이온 주입부 부분의 버블들이 상호작용을 하여 충분한 블리스터(Blister)가 형성되고 이들이 전파되면서 플레이크(Flake) 현상이 일어나면서 이루어진다. 본 실시예에서 결합 기판(10)의 벽개된 표면의 Rms 값은 30 내지 40Å 정도의 범위로 유지되며, 벽개후의 소자형성부(10b)의 두께는 3000Å 정도가 되었다.     4 and 9, heat treatment is performed at a low temperature to cleave a portion of the hydrogen ion injection unit 14 (S20). In this embodiment, the cleavage heat treatment is performed at least about 1 minute at a temperature of about 400 ℃ or less. The cleavage process is performed when bubbles in the hydrogen ion implantation part interact with each other during the heat treatment to form a sufficient blister and propagate the flake phenomenon. In this embodiment, the Rms value of the cleaved surface of the bonding substrate 10 is maintained in the range of about 30 to 40 kPa, and the thickness of the element forming portion 10b after the cleavage is about 3000 kPa.

계속하서 도 4를 참조하면, 필요에 따라 저온 열처리로 결합 기판(10)의 수소이온 주입부(14)를 벽개한 후, 벽개된 소자형성부(10b)의 표면에 대하여 1차 수소 열처리를 수행한다(S22). 수소 분위기하에서 열처리 온도는 1100℃ 이상에서 적어도 1분 이상 수행하며, 수소 열처리 후 소자형성부(10b)의 Rms 값은 30 내지 40Å에서 10Å 이하로 낮아지게 된다.     4, the hydrogen ion implantation portion 14 of the bonding substrate 10 is cleaved by low temperature heat treatment as needed, and then the first hydrogen heat treatment is performed on the surface of the cleaved element formation portion 10b. (S22). In the hydrogen atmosphere, the heat treatment temperature is performed at 1100 ° C. or more for at least 1 minute. After the hydrogen heat treatment, the Rms value of the element forming unit 10b is lowered from 30 to 40 kPa to 10 kPa or less.

계속하여 도 4를 참조하면, 1차 수소 열처리를 수행한 후 벽개된 소자형성부(10b)의 표면에 대하여 습식 식각을 수행한다(S24). 식각액은 NH4OH:H2O2:H2O = 0.5:1:5인 식각액을 사용하였으며, 식각온도는 65 내지 100℃의 범위에서 수행하였으며, 식각시간 및 식각두께는 원하는 최종 소자형성영역(도9의 10c)의 두께를 고려하여 설정하였다. 나노급 SON의 경우 소자형성영역(10c)의 두께가 10 내지 200nm 이하가 되도록 식각을 계속 수행한다. 본 발명의 식각액을 선택한 이유는 식각속도가 낮고 식각 후 식각두께의 균일도가 우수하기 때문이다.4, after performing the first hydrogen heat treatment, wet etching is performed on the surface of the cleaved device forming unit 10b (S24). The etchant used was NH 4 OH: H 2 O 2 : H 2 O = 0.5: 1: 5 etchant, the etching temperature was carried out in the range of 65 to 100 ℃, the etching time and the thickness of the etching is the desired final device formation area It was set in consideration of the thickness of (10c in Fig. 9). In the case of nano-class SON, etching is continued so that the thickness of the device formation region 10c is 10 to 200 nm or less. The reason why the etchant of the present invention is selected is that the etching rate is low and the uniformity of the etching thickness after etching is excellent.

도 5는 본 발명의 바람직한 실시예에 따른 나노 SON 기판를 사용하여 투명하고 휘어지는 실리콘 기판을 제조하는 공정단계를 나타낸 공정순서도이며, 도 8 내지 도 14는 본 발명의 일 실시예에 따라 나노 SON 기판를 사용하여 투명하고 휘어지는 실리콘 기판을 제조하는 각 공정단계를 나타낸 공정 단면도들이다.     5 is a process flowchart showing a process step of manufacturing a transparent and bent silicon substrate using a nano SON substrate according to a preferred embodiment of the present invention, Figures 8 to 14 is a nano SON substrate in accordance with an embodiment of the present invention Process cross-sectional views showing each process step of manufacturing a transparent and curved silicon substrate.

전술한 방법에 의해 만들어진 SON 기판(도 9)의 양면에 보호막을 통상의 다양한 방법에 의해 형성할 수 있으며, 예를 들어 열산화 공정을 수행하여 SON 기판의 표면에 산화막, 즉 실리콘 산화막(32)을 형성한다(S52). 식각액에 충분히 견딜 수 있도록, 산화막보다 식각 선택비가 우수한 질화막(31)을 상기 SON 기판 위에 추가로 형성한다(S54).    A protective film may be formed on both surfaces of the SON substrate (FIG. 9) made by the above-described method by various conventional methods, and an oxide film, that is, a silicon oxide film 32, may be formed on the surface of the SON substrate by performing a thermal oxidation process, for example. To form (S52). In order to withstand the etching solution sufficiently, a nitride film 31 having an etching selectivity higher than that of the oxide film is further formed on the SON substrate (S54).

계속하여 도 5와 도 12를 참조하면, 투명한 실리콘 기판을 얻기 위하여 기준 기판(20)를 식각하기 위해, 기판를 다룰 부분을 남겨둔 채 기준 기판(20)위의 보호막에 대하여 습식 식각을 수행한다(S56). 식각을 행함에 있어 HF 증기를 사용하였는데, 이는 실리콘을 식각하지 않고 산화막과 질화막을 식각하는 특성 때문이다.     5 and 12, in order to etch the reference substrate 20 in order to obtain a transparent silicon substrate, wet etching is performed on the passivation layer on the reference substrate 20 while leaving portions to cover the substrate (S56). ). HF vapor was used in etching because of the characteristic of etching the oxide film and the nitride film without etching silicon.

계속하여 도 5와 도 13을 참조하면, 상기 공정에 의해 드러난 기준 기판(20)에 대하여 습식 식각을 수행한다(S58). 30% KOH 용액을 식각액으로 사용하였으며, 식각온도는 60 내지 80℃의 범위에서 수행하였으며, SON 기판 가운데 기존의 SOI 기판에서 매몰 산화층(Buried Oxide Layer; BOX층)의 역할을 하는 산화막과 질화막이 드러날 때까지 식각하였다. 본 발명의 식각액을 선택한 이유는 식각속도가 빠르고 균일하게 식각되어 나가기 때문이다.     5 and 13, wet etching is performed on the reference substrate 20 exposed by the process (S58). A 30% KOH solution was used as an etchant, and the etching temperature was performed in the range of 60 to 80 ° C., and an oxide film and a nitride film serving as a buried oxide layer (BOX layer) were exposed in the existing SOI substrate among the SON substrates. It was etched until. The reason for selecting the etchant of the present invention is that the etching speed is quickly and uniformly etched out.

도 5, 도 14 그리고 도 15를 참조하면, 기준 기판(20)에 대한 식각 공정이 완료된 후, 최종적으로 남아있는 산화막과 질화막을 식각하는 공정을 수행한다(S60). 이 공정은 전술한 산화막과 질화막의 식각 공정과 동일한 방법으로 수행한다. 공정 완료 후, Rms 값이 2Å이하인 투명하고 휘어지는 실리콘 박막이 남음을 알 수 있다.     5, 14, and 15, after the etching process for the reference substrate 20 is completed, a process of finally etching the remaining oxide film and nitride film is performed (S60). This process is carried out in the same manner as the etching process of the oxide film and the nitride film described above. After the completion of the process, it can be seen that a transparent and curved silicon thin film having an Rms value of 2 dB or less remains.

본 실시예에 따른 결과는 도 16 및 도 17에 나타내었다. 도 16은 8인치 실리콘 기판를 기준 기판 및 결합 기판로 사용하여 상기 실시 예의 도 4의 SON 공정에 따라 제작된 SON 기판를 도 5의 방법에 의해 제작된 광투과 실리콘 기판 기판 이다. 도 17은 상기 도 4에 따라 제작된 SON 기판를 어느 일정 크기( 70mm x 70mm)로 자른 후 도 5의 방법에 따라 제작된 광투과 실리콘 기판 기판 이다. 이 때 기판 크기는 조절 할 수 있으며, 광투과 되는 영역을 조절할 수 있는 특징이 있다.     Results according to the present embodiment are shown in FIGS. 16 and 17. FIG. 16 is a light transmissive silicon substrate substrate fabricated by the method of FIG. 5 using a SON substrate fabricated according to the SON process of FIG. 4 using the 8-inch silicon substrate as a reference substrate and a bonded substrate. FIG. 17 is a light transmissive silicon substrate substrate manufactured according to the method of FIG. 5 after cutting a SON substrate manufactured according to FIG. 4 to a predetermined size (70 mm x 70 mm). In this case, the size of the substrate can be adjusted, and the light transmitting area can be adjusted.

이상에서 본 발명의 바람직한 실시 예에 대하여 상술하였지만, 본 발명은 이에 한정되는 것은 아니며, 첨부되는 특허 청구 범위의 기술적 사상의 범위 내에서 당업자라면 다양하게 변형 실시할 수 있음은 물론이다.    Although the above-described preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications may be made by those skilled in the art within the scope of the technical idea of the appended claims.

상기와 같은 구성에 의한 본 발명의 유기 EL 디스플레이는 광 투과 특성 및 구부릴 수 있는 특성을 가지는 단결정 기판을 사용하여 제조하므로 고해상도이며 및 가요성이 있어 디스플레이 전체를 구부릴 수 있다. 상기와 같은 구성에 의한 본 발명의 유기 EL 디스플레이는 가요성 및 광 투과 특성을 가지는 단결정 기판을 사용하므로 미세한 디자인 룰이 적용될 수 있는 반도체 공정을 그대로 적용할 수 있다. 본 발명은 가요성의 광 투과 특성을 가지는 단결정 기판을 사용함으로 탑 인젝션 방식의 유기 EL 디스플레이뿐만 아니라 고성능의 바텀 인젝션 방식의 유기 EL 디스플레이를 제조할 수 있다. 또한 본 발명은 가요성의 광 투과 특성을 가지는 단결정 기판을 사용함으로 기판 자체가 전극 기능을 할 수 있어 적층 구조를 단순화시킨 고성능 유기 EL 디스플레이를 제조할 수 있다. 또한 본 발명은 가요성의 광 투과 특성을 가지는 단결정 기판을 사용함으로 단결정 실리콘 TFT의 우수한 소자 특성 및 신뢰성은 각종 회로 구동용 소자의 일체화를 가능하게 하여 가요성 SOD(system on display)를 제조할 수 있다. The organic EL display of the present invention having the above-described configuration is manufactured using a single crystal substrate having light transmitting characteristics and bendable characteristics, so that the display can be bent with high resolution and flexibility. The organic EL display of the present invention having the above-described configuration uses a single crystal substrate having flexibility and light transmission characteristics, so that a semiconductor process to which a fine design rule can be applied can be applied as it is. The present invention can manufacture not only a top injection organic EL display but also a high performance bottom injection organic EL display by using a single crystal substrate having flexible light transmitting characteristics. In addition, the present invention can produce a high performance organic EL display in which the substrate itself can function as an electrode by using a single crystal substrate having flexible light transmitting characteristics, thereby simplifying the laminated structure. In addition, the present invention uses a single crystal substrate having a flexible light transmission characteristics, the excellent device characteristics and reliability of the single crystal silicon TFT enables the integration of various circuit driving devices to manufacture a flexible system on display (SOD). .

또한 본 발명은 비교적 단순하고 용이한 제조 과정을 통해 두께 조절이 가능한 유기 EL 디스플레이용 가요성 광 투과 단결정 기판을 제조할 수 있다. In addition, the present invention can produce a flexible light-transmitting single crystal substrate for an organic EL display whose thickness can be adjusted through a relatively simple and easy manufacturing process.

Claims (14)

기준 기판 및 결합 기판을 준비하는 단계;Preparing a reference substrate and a bonded substrate; 상기 기준 기판의 적어도 일측 표면 상에 절연막을 형성하는 단계;Forming an insulating film on at least one surface of the reference substrate; 불순물 이온 주입을 통해 상기 결합 기판 내에 소자형성부 및 제거부를 형성하는 단계;Forming an element forming portion and a removing portion in the bonding substrate through impurity ion implantation; 상기 기준 기판의 절연막의 표면과 상기 결합 기판의 소자형성부의 표면을 결합하는 단계;Coupling a surface of an insulating film of the reference substrate and a surface of an element forming part of the bonding substrate; 상기 결합 기판을 벽개(cleavage)하여 상기 결합 기판의 제거부를 제거하는 단계;Cleaving the bonding substrate to remove the removal portion of the bonding substrate; 상기 벽개된 결합 기판의 표면을 습식 식각하는 단계;Wet etching the surface of the cleaved bonded substrate; 상기 습식 식각된 결합 기판의 표면 상에 제1보호막 및 상기 기준 기판의 타측 표면 상에 제2보호막을 형성하는 단계;Forming a first passivation layer on the surface of the wet etched bonding substrate and a second passivation layer on the other surface of the reference substrate; 상기 제2보호막의 일부분을 제거하여 상기 기준 기판의 타측 표면의 일부를 노출시키는 단계;Removing a portion of the second passivation layer to expose a portion of the other surface of the reference substrate; 상기 노출된 기준 기판을 식각하여 상기 절연막을 노출시키는 단계; 및Etching the exposed reference substrate to expose the insulating film; And 상기 제1보호막 및 상기 절연막을 제거하여 상기 소자형성부의 상, 하부 표면을 노출시키는 단계를 포함하고,Removing the first passivation layer and the insulating layer to expose upper and lower surfaces of the device forming unit; 상기 불순물 이온 주입은 붕소 이온 주입인 기판 제조 방법.The impurity ion implantation is boron ion implantation method. 제1항에 있어서,The method of claim 1, 상기 결합 기판은 그 일측 표면 상에 실리콘 산화막이 형성되어 있는 기판 제조 방법.The bonded substrate is a substrate manufacturing method in which a silicon oxide film is formed on one surface thereof. 삭제delete 제1항에 있어서,The method of claim 1, 상기 절연막은 상기 기준 기판의 일측 표면 상에 순차적으로 적층된 질화막 및 산화막을 포함하는 기판 제조 방법.The insulating film includes a nitride film and an oxide film sequentially stacked on one surface of the reference substrate. 제1항에 있어서,The method of claim 1, 상기 기준 기판의 절연막의 표면과 상기 결합 기판의 소자형성부의 표면을 결합하는 단계는,Coupling the surface of the insulating film of the reference substrate and the surface of the element forming portion of the bonding substrate, 상기 절연막이 형성된 기준 기판의 표면과 결합 기판의 표면을 세정한 후, 접착하는 단계를 포함하는 기판 제조 방법.Cleaning the surface of the reference substrate on which the insulating film is formed and the surface of the bonding substrate, and then bonding the substrate. 제5항에 있어서,The method of claim 5, 상기 결합 기판을 벽개하여 상기 결합 기판의 제거부를 제거하는 단계는, 상기 접착된 기준 기판과 결합 기판을 벽개하고 열처리하여 이루어지는 기판 제조 방법.Cleaving the bonding substrate to remove the removing portion of the bonding substrate, by cleaving and heat-treating the bonded reference substrate and the bonding substrate. 제1항에 있어서,The method of claim 1, 상기 벽개된 결합 기판의 표면을 습식 식각하는 단계 이전에, Prior to wet etching the surface of the cleaved bonded substrate, 상기 벽개된 결합 기판의 표면을 수소 열처리하는 단계를 더 포함하는 기판 제조 방법.Hydrogen heat treatment of the surface of the cleaved bonded substrate further comprising. 제1항에 있어서,The method of claim 1, 상기 벽개된 결합 기판의 표면을 습식 식각하는 단계는Wet etching the surface of the cleaved bonding substrate 상기 벽개된 결합 기판의 표면을 습식 식각하여 상기 결합 기판의 두께가 10 내지 200nm가 되도록 하는 기판 제조 방법.And wet etching the surface of the cleaved bonded substrate so that the thickness of the bonded substrate is 10 to 200 nm. 기준 기판 및 결합 기판을 준비하는 단계;Preparing a reference substrate and a bonded substrate; 상기 기준 기판의 적어도 일측 표면 상에 절연막을 형성하는 단계;Forming an insulating film on at least one surface of the reference substrate; 불순물 이온 주입을 통해 상기 결합 기판 내에 소자형성부 및 제거부를 형성하는 단계;Forming an element forming portion and a removing portion in the bonding substrate through impurity ion implantation; 상기 기준 기판의 절연막의 표면과 상기 결합 기판의 소자형성부의 표면을 결합하는 단계;Coupling a surface of an insulating film of the reference substrate and a surface of an element forming part of the bonding substrate; 상기 결합 기판을 벽개(cleavage)하여 상기 결합 기판의 제거부를 제거하는 단계;Cleaving the bonding substrate to remove the removal portion of the bonding substrate; 상기 벽개된 결합 기판의 표면을 습식 식각하는 단계;Wet etching the surface of the cleaved bonded substrate; 상기 습식 식각된 결합 기판의 표면 상에 제1보호막 및 상기 기준 기판의 타측 표면 상에 제2보호막을 형성하는 단계;Forming a first passivation layer on the surface of the wet etched bonding substrate and a second passivation layer on the other surface of the reference substrate; 상기 제2보호막의 일부분을 제거하여 상기 기준 기판의 타측 표면의 일부를 노출시키는 단계;Removing a portion of the second passivation layer to expose a portion of the other surface of the reference substrate; 상기 노출된 기준 기판을 식각하여 상기 절연막을 노출시키는 단계;Etching the exposed reference substrate to expose the insulating film; 상기 제1보호막 및 상기 절연막를 제거하여 상기 소자형성부의 상, 하부 표면을 노출시키는 단계;Removing the first passivation layer and the insulating layer to expose upper and lower surfaces of the device forming unit; 상기 소자형성부의 적어도 일측 표면을 양극으로 이용하고, 상기 양극 상에 유기 EL 층 및 음극을 형성하여 유기 EL 발광 소자를 형성하는 단계; 및Forming at least one surface of the element forming unit as an anode and forming an organic EL layer and a cathode on the anode to form an organic EL light emitting device; And 상기 유기 EL 발광 소자를 봉지하는 보호층을 형성하는 단계를 포함하고,Forming a protective layer encapsulating the organic EL light emitting element, 상기 불순물 이온 주입은 붕소 이온 주입인 유기 EL 디스플레이 제조 방법.And the impurity ion implantation is boron ion implantation. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020050051169A 2005-06-14 2005-06-14 Method of Transparency and Flexible Silicon and Silicon Wafer Fabricated by the same KR101200120B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050051169A KR101200120B1 (en) 2005-06-14 2005-06-14 Method of Transparency and Flexible Silicon and Silicon Wafer Fabricated by the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050051169A KR101200120B1 (en) 2005-06-14 2005-06-14 Method of Transparency and Flexible Silicon and Silicon Wafer Fabricated by the same

Publications (2)

Publication Number Publication Date
KR20060130470A KR20060130470A (en) 2006-12-19
KR101200120B1 true KR101200120B1 (en) 2012-11-12

Family

ID=37810889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050051169A KR101200120B1 (en) 2005-06-14 2005-06-14 Method of Transparency and Flexible Silicon and Silicon Wafer Fabricated by the same

Country Status (1)

Country Link
KR (1) KR101200120B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113192830A (en) * 2021-04-27 2021-07-30 蚌埠芯视源光电科技有限公司 Silicon-based OLED micro-display and manufacturing method thereof

Also Published As

Publication number Publication date
KR20060130470A (en) 2006-12-19

Similar Documents

Publication Publication Date Title
US7183179B2 (en) System and method for hydrogen exfoliation gettering
CN102593153B (en) Semiconductor substrate, semiconductor device and its manufacture method
KR101515793B1 (en) Manufacturing method of soi substrate
TWI514520B (en) Semiconductor substrate and method for manufacturing the same
US7466011B2 (en) Cleaved silicon substrate active device
CN102983155B (en) Flexible display apparatus and preparation method thereof
JP2000101088A (en) Electro-optical device, electro-optical device drive board, and manufacture thereof
WO2017210923A1 (en) Method for manufacturing tft backplane and tft backplane
JPWO2011070855A1 (en) Manufacturing method of semiconductor device
CN102142427B (en) Flat panel display device and method of manufacturing the same
JP2003345267A (en) Display device and its manufacturing method
CN107170759B (en) Array substrate, manufacturing method thereof and display device
KR20090057934A (en) Method for manufacturing soi substrate
CN104600070A (en) Substrate structure, cmos device, and method of manufacturing cmos device
US8946820B2 (en) Method for manufacturing semiconductor substrate, substrate for forming semiconductor substrate, stacked substrate, semiconductor substrate, and electronic device
WO2012060430A1 (en) Semiconductor substrate, method for manufacturing semiconductor substrate, thin-film transistor, semiconductor circuit, liquid crystal display device, electroluminescent device, wireless communication device, and light-emitting device
JP2009094490A (en) Soi substrate fabricating method
KR101200120B1 (en) Method of Transparency and Flexible Silicon and Silicon Wafer Fabricated by the same
JP2007073878A (en) Soi wafer and manufacturing method for soi wafer
CN101859732B (en) Methods of manufacturing active matrix substrate and organic light-emitting display device
JP2006301629A (en) Organic light-emitting display with single crystalline silicon thin-film transistor, and method of fabricating the same
US6011291A (en) Video display with integrated control circuitry formed on a dielectric substrate
KR100691310B1 (en) Organic Electro-Luminescence Display and Method of Manufacturing the same
KR100710351B1 (en) Adhesive shape organic Electroluminescence display
JP4102788B2 (en) Manufacturing method of liquid crystal display device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151012

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee