KR101199005B1 - 피드포워드 고주파 전력 증폭기 - Google Patents

피드포워드 고주파 전력 증폭기 Download PDF

Info

Publication number
KR101199005B1
KR101199005B1 KR1020120072636A KR20120072636A KR101199005B1 KR 101199005 B1 KR101199005 B1 KR 101199005B1 KR 1020120072636 A KR1020120072636 A KR 1020120072636A KR 20120072636 A KR20120072636 A KR 20120072636A KR 101199005 B1 KR101199005 B1 KR 101199005B1
Authority
KR
South Korea
Prior art keywords
signal
amplifier
output
distortion
main amplifier
Prior art date
Application number
KR1020120072636A
Other languages
English (en)
Inventor
이정환
남재국
김영복
권기대
이성훈
Original Assignee
(주)에프알텍
셀인주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에프알텍, 셀인주식회사 filed Critical (주)에프알텍
Priority to KR1020120072636A priority Critical patent/KR101199005B1/ko
Application granted granted Critical
Publication of KR101199005B1 publication Critical patent/KR101199005B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H03F1/3229—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3282—Acting on the phase and the amplitude of the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3227—Adaptive predistortion based on amplitude, envelope or power level feedback from the output of the main amplifier

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 무선 이동통신 시스템의 기지국과 무선 중계장치 등에 적용하여 선형화 개선과 향상된 전력 효율을 얻을 수 있는 피드포워드 고주파 전력 증폭기에 관한 것으로, RF 입력 신호를 증폭하여 출력하는 메인 증폭기; 상기 RF 입력 신호 및 상기 메인 증폭기의 출력 신호를 기초로 상기 메인 증폭기의 출력 신호에 포함된 왜곡 신호를 추출하는 왜곡 신호 추출부; 상기 추출된 왜곡 신호의 위상을 역 위상으로 제어하는 벡터 제어기; 상기 역 위상의 왜곡 신호를 증폭하여 출력하는 에러 증폭기; 및 상기 에러 증폭기로부터 출력된 역 위상의 왜곡 신호와 상기 메인 증폭기의 출력 신호를 결합하여, 상기 메인 증폭기의 출력 신호에 포함된 왜곡 신호를 제거하는 서큘레이터를 포함할 수 있다.

Description

피드포워드 고주파 전력 증폭기{Feed Forward RF Power Amplifier}
본 발명은 피드포워드 고주파 전력 증폭기에 관한 것으로, 보다 상세하게는 무선 이동통신 시스템의 기지국과 무선 중계장치 등에 적용하여 선형화 개선과 향상된 전력 효율을 얻을 수 있는 피드포워드 고주파 전력 증폭기에 관한 것이다.
일반적으로, 디지털 데이터 모듈레이션 신호는 직교 그래프로 나타내면 시간 축에 I 신호와 Q 신호가 동위상 중첩 현상이 빈번하게 이루어져 높은 피크 전력이 발생한다. 이러한 높은 PAR(Peak to Average Ratio)을 갖는 신호는 증폭기의 LDMOS FET 증폭소자에 포화점에 가까워질 경우 심각한 신호의 왜곡(IMD:Intermodulation Distortion)이 발생하고 인접한 주파수 대역에 채널 간섭과 신호의 EVM(Error Vector Magnitude)열화로 인해 음성 및 데이터 서비스 품질에 영향을 주게 된다.
상기와 같은 이유로 전력 증폭기의 선형성 개선은 무선 이동통신 시스템에서 중요한 성능 지수이다. 선형성 개선 방법으로는 대표적으로 피드포워드, 프리 디스토션, 피드백, LINC(Linear amplification with Nonlinear Component) 등이 있으며, 이중에서 피드포워드 방식은 비교적 넓은 대역폭을 가지며 선형성 개선이 가장 우수한 방법이다. 그러나 복잡한 루프제어 회로와 별도의 보조 증폭기(또는 에러 증폭기라 칭함)를 가지는 구조로 인해 소형화가 어렵고 특히 전력 효율이 현저히 저하되는 단점이 있다.
도 1은 종래의 일반적인 피드포워드 증폭기를 개략적으로 나타낸 구성도로서, 입력 신호는 디바이더(10)에서 2개의 신호로 분기되어 하나의 신호가 메인 증폭기(12)에 입력되어 증폭되고, 디바이더(10)의 다른 하나의 신호는 메인 증폭기(12)의 지연과 동일한 지연을 위한 지연 라인(14) 및 위상과 진폭의 제어를 위한 벡터 제어기(18)를 차례로 통해 신호 합성기(20)에 입력되며, 신호 합성기(20)에서는 메인 증폭기(12)의 출력부의 방향성 결합기(16)의 신호와 벡터 제어기(18)와의 상쇄를 통해 메인 증폭기(12)의 왜곡 신호(IMD)만을 추출 한다.
상기 과정은 제1 루프(1st LOOP) 이며, 제1 루프에서 추출된 왜곡 신호는 벡터 제어기(24)을 통해 에러 증폭기(28)에서 증폭 되고 방향성 결합기(26)의 커플링 포트인 10dB 포트에 입력된다. 이어서 메인 증폭기(12) 출력은 에러 증폭기(28)의 지연만큼 지연 라인(22)을 통해 지연된 후 방향성 결합기(26)의 메인 포트에 입력 되고, 에러 증폭기(28)의 왜곡 신호는 메인 증폭기(12)의 왜곡 신호와 비교하여 진폭의 크기는 같고 역 위상 조건을 충족하므로, 방향성 결합기(26)에서 메인 증폭 신호의 왜곡이 상쇄된다. 이 과정은 제2 루프(2nd LOOP)라 한다.
이와 같은 종래의 피드포워드 방법의 에러 증폭기(28)는 추출된 왜곡신호를 증폭함에 있어 또 다른 자체 왜곡 현상이 없도록 선형성에 유리한 A급 바이어스나 AB급 바이어스에 큰 백??오프(Back??off)를 가져야 하므로 상당한 전력 효율 감소로 이어지고, 추가적으로 가장 큰 효율 감소의 원인은 직접적으로 왜곡 신호를 제거하지 못하고 10dB 방향성 결합기(26)를 통해 간접적으로 왜곡 신호를 제거하므로 상기 에러 증폭기(28)는 방향성 결합기(26)의 손실인 10dB를 보상하기 위한 대 출력 증폭 소자를 사용해야 한다.
따라서, 종래의 피드포워드 방식의 고주파 전력 증폭기는 방향성 결합기(26)를 통해 간접적으로 왜곡 신호를 제거하기 때문에 에러 증폭기(28)를 높은 출력의 증폭 소자를 사용해야 하고, 이로 인해 고가 및 고발열의 문제점이 있고 또한 소형화에 어려운 문제점을 갖는다.
본 발명은 전술한 종래의 문제점을 해결하기 위한 것으로, 그 목적은 전술한 종래의 피드포워드 증폭기에서 문제되는 에러 증폭기 부분의 소형화 및 저 전력 소비를 구현하기 위해 (기존의 방향성 결합기를 대신 하여) 손실이 거의 없는 직접 결합 기술을 적용할 수 있도록 하고, 이로 인해 고출력 증폭기의 선형성 확보와 고효율, 저비용, 및 저발열 등을 실현 할 수 있도록 하는, 피드포워드 고주파 전력 증폭기를 제공하는 것이다.
전술한 목적을 달성하기 위하여 본 발명의 일 측면에 따른 피드포워드 고주파 전력 증폭기는, RF 입력 신호를 증폭하여 출력하는 메인 증폭기; 상기 RF 입력 신호 및 상기 메인 증폭기의 출력 신호를 기초로 상기 메인 증폭기의 출력 신호에 포함된 왜곡 신호를 추출하는 왜곡 신호 추출부; 상기 추출된 왜곡 신호의 위상을 역 위상으로 제어하는 벡터 제어기; 상기 역 위상의 왜곡 신호를 증폭하여 출력하는 에러 증폭기; 및 상기 에러 증폭기로부터 출력된 역 위상의 왜곡 신호와 상기 메인 증폭기의 출력 신호를 결합하여, 상기 메인 증폭기의 출력 신호에 포함된 왜곡 신호를 제거하는 서큘레이터를 포함할 수 있다.
상기 서큘레이터는 단일 방향 회전 특성을 가진 3포트 서큘레이터로서, 1번 포트에 메인 증폭기의 출력을 입력하고, 3번 포트에 에러 증폭기의 출력을 입력하며, 2번 포트를 통해 왜곡 신호가 제거된 신호를 출력할 수 있다.
또한, 상기 메인 증폭기의 출력단과 상기 서큘레이터의 1번 포트의 사이에 하나 이상의 아이솔레이터가 서로 직렬로 구비되도록 할 수 있고, 상기 아이솔레이터의 수는 상기 에러 증폭기의 이득에 따라 결정되도록 할 수 있다.
본 발명의 일 측면에 따르면 상기 에러 증폭기의 출력단과 상기 서큘레이터의 3번 포트의 사이에 아이솔레이터를 구비하거나, 본 발명의 다른 측면에 따르면 상기 서큘레이터의 2번 포트의 출력측에 아이솔레이터를 구비할 수 있다.
상기 왜곡 신호 추출부는, 예를 들어, 상기 메인 증폭기의 출력 신호의 일부를 추출하기 위한 방향성 결합기, 상기 RF 입력 신호의 진폭과 위상을 제어하는 벡터 제어기, 및 상기 방향성 결합기의 출력과 상기 벡터 제어기의 출력을 합성하여 상기 왜곡 신호를 추출하는 신호 합성기를 포함할 수 있다.
이상에서 설명한 바와 같이 본 발명의 다양한 측면에 따르면, 피드포워드 증폭기의 최대 단점인 에러 증폭기의 결합 손실을 거의 0dB에 가깝게 줄이므로 에러 증폭기의 소비전력을 획기적으로 줄여 피드포워드 증폭기의 전체적인 효율 상승 효과를 가져오고, 이와 같은 효율 상승에 따라 저가의 증폭 소자를 사용할 수 있어 증폭기의 제작비용을 절감할 수 있다.
즉, 종래의 10dB 방향성 결합기를 사용하지 않고 비가역성 소자인 서큘레이터와 아이솔레이터의 구성을 이용하여 결합 손실을 현저히 줄일 수 있다. 종래의 피드포워드 증폭기는 결합 손실이 10dB 또는 그 이상 일 수 있지만 본 발명에 따른 피드포워드 증폭기에 따르면 결합 손실이 거의 없이 직접적으로 왜곡 신호를 제거해 선형성을 실현한다. 본 발명에 따른 비가역성 소자 서큘레이터는 단일 방향 회전 특성이 있고, 서큘레이터에 인가된 메인 증폭기 출력과 에러 증폭기 출력은 상호 격리도를 가지게 되어 방향성 결합기와 같은 역할을 함은 물론이고 이 부분에서 메인 증폭기의 왜곡 신호와 에러 증폭기의 신호가 상호 상쇄가 이루어져, 고선형성이면서 높은 효율을 갖는 피드포워드 증폭기를 얻을 수 있다.
따라서, 본 발명은 고효율을 위한 저 손실 왜곡 제거 기술을 적용한 RF 전력 증폭기를 구현하여, 무선 이동 통신 시스템 전력 소비의 대부분을 차지 하는 종래의 피드포워드 RF 전력 증폭기에 비해 현저히 적은 전력 소비로 인해 통신 시스템 운용비 절감 효과와 소형화, 저 발열 제품을 실현하여 장비의 고장 비율을 줄이고, 큰 부피와 고가로 인해 적용 하기 어려웠던 무선 중계국 장치에도 적은 투자 비용으로 고성능의 RF 전력 증폭기를 적용할 수 있도록 하여 양질의 무선 통신망 환경의 구축이 가능하다.
도 1은 종래의 피드포워드 고주파 증폭기의 구조를 나타낸 블록도,
도 2는 본 발명의 일 실시예에 따른 피드포워드 고주파 증폭기의 구조를 나타낸 블록도,
도 3은 본 발명의 다른 실시예에 따른 피드포워드 고주파 증폭기의 구조를 나타낸 블록도,
도 4는 도 1의 종래의 방향성 결합기에서의 결합 손실과 도 2,3의 본 발명의 실시예에 따른 서큘레이터에서의 결합 손실을 비교하기 위한 도면이다.
이하, 첨부도면을 참조하여 본 발명의 실시예에 대해 구체적으로 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 한다. 또한, 본 발명의 실시예에 대한 설명 시 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 2는 본 발명의 일 실시예에 따른 피드포워드 고주파 증폭기의 구조를 나타낸 블록도로, 동 도면에 도시된 바와 같이, 디바이더(100), 메인 증폭기(200), 왜곡 신호 추출부(300), 왜곡 신호 반전 증폭부(400), 및 왜곡 신호 제거부(500)를 포함할 수 있다.
디바이더(100)는 한 개의 입력 포트(INPUT)로 입력된 RF 입력 신호를 2분배 하여 두 개의 출력 포트로 각각 출력하기 위한 것으로, 두 개의 출력 포트 중 제1 출력 포트의 경로는 메인 증폭기(200)로 입력되고, 제2 출력 포트의 경로는 왜곡 신호 추출부(300)의 지연 라인(310)을 통해 벡터 제어기(350)로 입력된다.
메인 증폭기(200)는 디바이더(100)로부터 입력된 RF 입력 신호를 증폭하여 출력하기 위한 것으로, 메인 증폭기(200)의 출력 신호에는 비선형성 특성으로 인한 왜곡 성분이 포함될 수 있다.
왜곡 신호 추출부(300)는 디바이더(100)의 제2 출력 포트로부터 입력된 RF 입력 신호 및 메인 증폭기(200)의 출력 신호를 기초로 메인 증폭기(200)의 출력 신호에 포함된 왜곡 신호를 추출하기 위한 것으로, 예를 들어, 지연 라인(310), 방향성 결합기(330), 벡터 제어기(350), 및 신호 합성기(370)를 포함할 수 있다.
지연 라인(310)은 메인 증폭기(200)가 RF 입력 신호를 증폭함에 있어 지연되는 시간과 같은 지연을 만들기 위한 수단으로, 이에 한정되지 않고 메인 증폭기(200)에서의 지연과 동등한 지연을 만들 수 있는 다른 구성으로 대체할 수 있다. 지연 라인(310)은 메인 증폭기(200)에서의 지연과 동등한 지연을 가져야만 이후 신호 합성기(370)에서 정확한 왜곡 성분이 추출 될 수 있다.
방향성 결합기(330)는 메인 증폭기(200)의 출력 신호의 일부를 추출하기 위한 것으로, 방향성 결합기(330)에서 커플링된 출력의 일부는 신호 합성기(370)로 전달된다.
벡터 제어기(350)는 지연 라인(310)을 통과한 RF 입력 신호의 진폭과 위상을 제어하기 위한 것으로, 지연 라인(310)을 거친 RF 입력 신호를 방향성 결합기(330)에서 커플링 한 신호에 대해 진폭은 같게 제어하고 위상은 180도 역 위상으로 만들기 위한 것이다. 벡터 제어기(350)는, 예를 들어, 3dB 하이브리드 커플러를 이용한 반사형 위상 천이기 및 전압으로 진폭의 크기가 제어 되는 VVA(Voltage Variable Attenuator) 등을 포함하여 구성할 수 있다.
신호 합성기(370)는 메인 증폭기(200)의 왜곡을 포함한 RF 신호와 입력 선형 RF 신호와의 합성을 통해 왜곡 성분만을 추출하기 위한 것으로, 방향성 결합기(330)의 출력과 벡터 제어기(350)의 출력을 합성하여 메인 증폭기(200)의 출력에 포함된 왜곡 신호를 추출하기 위한 것이다. 신호 합성기(370)는, 예를 들어, RF 디바이더 또는 3dB 하이브리드 커플러 등을 포함하여 구성할 수 있다.
왜곡 신호 반전 증폭부(400)는 신호 합성기(370)에서 추출된 왜곡 신호의 위상을 반전하여 증폭하기 위한 것으로, 벡터 제어기(410) 및 에러 증폭기(430)를 포함 할 수 있다.
벡터 제어기(410)는 추출된 왜곡 신호의 위상과 진폭을 제어하기 위한 것으로, 추출된 왜곡 신호를 메인 증폭기(200)의 왜곡 성분에 대해 진폭은 같고 위상은 180도 역 위상으로 만들기 위한 것이다. 벡터 제어기(410)는, 예를 들어, 3dB 하이브리드 커플러를 이용한 반사형 위상 천이기와 전압으로 진폭의 크기가 제어 되는 VVA(Voltage Variable Attenuator) 등을 포함하여 구성할 수 있다.
에러 증폭기(430)는 벡터 제어기(410)로부터 출력된 역 위상의 왜곡 신호를 증폭하여 출력하기 위한 것이다.
왜곡 신호 제거부(500)는 에러 증폭기(430)로부터 출력된 역 위상의 왜곡 신호와 메인 증폭기(200)의 출력 신호를 결합하여, 메인 증폭기(200)의 출력 신호에 포함된 왜곡 신호를 제거하기 위한 것으로, 지연 라인(510), 제1 아이솔레이터(530), 서큘레이터(550), 및 제2 아이솔레이터(570)를 포함할 수 있다.
지연 라인(510)은 메인 증폭기(200)의 출력 신호를 에러 증폭기(430)에서 발생하는 지연 시간과 동일하게 지연하기 위한 수단으로서, 이에 한정되지 않고 에러 증폭기(430)에서의 지연과 동등한 지연을 만들 수 있는 다른 구성으로 대체할 수 있으며, 에러 증폭기(430)에서의 지연과 동등한 지연을 가져야만 이후 서큘레이터(550)에서 정확한 왜곡 제거가 이루어지게 된다.
제1 아이솔레이터(530)는 궤환 방지용 아이솔레이터로서, 메인 증폭기(200)의 출력단과 서큘레이터(550)의 1번 포트(P1)의 사이에 에러 증폭기(570)의 이득에 따라 하나 이상의 아이솔레이터를 서로 직렬로 연결하여 구성할 수 있다. 예를 들어, 제1 아이솔레이터(530)는 에러 증폭기(570)의 이득이 40dB를 갖는 경우 이보다 10dB 이상 높은 회귀 격리도를 가지도록 하기 위해, 에러 증폭기(570)의 이득에 따라 아이솔레이터의 수를 결정하여 직렬 N단으로 구성할 수 있다.
서큘레이터(550)는 에러 증폭기(430)로부터 출력된 역 위상의 왜곡 신호와 메인 증폭기(200)의 출력 신호를 결합하여 메인 증폭기(200)의 출력 신호에 포함된 왜곡 신호를 제거하기 위한 것이다. 서큘레이터(550)는 예를 들어 단일 방향 회전 특성을 가진 3포트 서큘레이터로서, 1번 포트(P1)에 메인 증폭기(200)의 출력을 입력하고, 3번 포트(P3)에 에러 증폭기(430)의 출력을 입력하며, 2번 포트(P2)를 통해 왜곡 신호가 제거된 신호를 출력하도록 구성한다.
제2 아이솔레이터(570)는 반사 전력에 대한 보호용 아이솔레이터로서, 에러 증폭기(430)의 출력단과 서큘레이터(550)의 3번 포트(P3)의 사이에 연결하여 구성할 수 있다.
이어, 도 2와 같이 본 발명의 일 실시예에 따라 구성된 피드포워드 고주파 증폭기에 대한 상세한 기능과 작용에 대해 설명한다.
먼저 본 발명의 기능과 작동을 설명하기 위한 피드포워드 제1 루프(1st LOOP)에 대해 설명한다.
2방향(WAY) 디바이더(100)는 한 개의 포트 입력 신호를 2분배하여 한 포트의 경로는 메인 증폭기(200)의 입력 신호용으로 다른 포트의 경로는 지연 라인(310)과 벡터 제어기(350)의 입력 신호로 사용되는데, 이는 왜곡 성분을 추출 하기 위한 수단으로서 2분배 할 수 있는 3dB 하이브리드 커플러, 방향성 결합기 등으로 대치 할 수 있다.
지연 라인(310)은 메인 증폭기(200)가 RF 신호를 증폭함에 있어 지연되는 시간과 같은 지연을 만들기 위한 수단으로 동등한 지연을 가져야만 정확한 왜곡 성분이 추출될 수 있다.
메인 증폭기(200)는 실질적인 RF 신호를 증폭하는 부분으로 비선형성 특성으로 인한 왜곡 성분이 포함될 수 있으며, 방향성 결합기(330)를 통해 메인 증폭기(200) 출력의 일부를 추출하고, 이 방향성 결합기(330)에서 커플링된 메인 증폭기(200)의 출력의 일부는 신호 합성기(370)에 전달 된다.
일반적으로 신호 합성기(370)로는 RF 디바이더 또는 3dB 하이브리드 커플러 등을 사용할 수 있고, 신호 합성기(370)에서 메인 증폭기(200)의 왜곡을 포함한 RF 신호와 입력 선형 RF 신호와의 합성을 통해 왜곡 성분만을 추출한다.
벡터 제어기(350)의 구성은, 널리 알려진 3dB 하이브리드 커플러를 이용한 반사형 위상 천이기와 전압으로 진폭의 크기를 제어 되는 VVA(Voltage Variable Attenuator)로서 지연 라인(310)을 거친 RF 신호를 방향성 결합기(330)에서 커플링한 신호에 대해 진폭은 같게 제어하고 위상은 180도 역 위상으로 만들기 위한 장치로서, 신호 합성기(370)를 통해 왜곡 신호만을 얻을 수 있도록 하는 기능을 갖는다. 이상 피드포워드 제1 루프에 대해 설명한 것이다.
전술한 피드포워드 제1 루프는 메인 증폭기(200)의 출력으로부터 메인 증폭기(200)의 비선형 특성에 의한 신호의 왜곡(IMD)을 추출 하기 위한 것이며, 이하 피드포워드 제2 루프(2nd LOOP)에 대해 설명하도록 한다.
벡터 제어기(410)는 제1 루프에서 추출한 왜곡 성분을 제1 루프의 벡터 제어기(350)와 같은 구성으로 위상과 진폭을 제어하되, 에러 증폭기(430)를 통해 증폭된 왜곡 신호가 메인 증폭기(200)의 왜곡 성분에 대해 진폭은 같고 위상은 역 위상을 발생 하게 하므로, 이와 같은 역 위상의 왜곡 신호를 기초로 메인 증폭기(200)의 왜곡 성분을 제거 할 수 있다.
지연 라인(510)은 메인 증폭기(200)의 출력 신호가 에러 증폭기(430)의 지연 시간과 동일한 지연 시간을 갖게 하기 위한 수단으로서, 이와 같이 지연 시간을 동일한 조건으로 해야만 이후 서큘레이터(550)에서의 왜곡 제거가 정확히 이루어진다.
본 발명의 실시예에서는 종래의 피드포워드 방법에서 일반적으로 사용되는 방향성 결합기를 대신하는 수단으로 서큘레이터(550)를 사용하고, 서큘레이터(550)의 1번 포트(P1)에 인가된 신호는 3번 포트(P3)에 대해 역방향 회전이므로 3번 포트(P3)와 높은 상호 격리도를 가지고 있기 때문에, 메인 증폭기(200)의 출력은 3번 포트(P3)를 통해 누설 되지 않으면서 2번 포트(P2)로 출력 되고, 에러 증폭기(430)의 출력 신호는 서큘레이터(550)의 3번 포트(P3)에 인가되고 1번 포트(P1)에 대해 진행 방향이 순방향이므로 1번 포트(P1)로 입력된 메인 증폭기(200)의 출력 신호와 결합되어 결합 손실 없이 왜곡 신호를 제거하게 된다. 따라서, 본 발명의 실시예에 따른 서큘레이터(550)에 의하면 도 1에 도시한 일반적인 피드 포워드 방법에서의 방향성 결합기(26)의 10dB의 결합 손실 없이 에러 증폭기(430)의 출력을 낮출 수 있게 되어 전체적인 전력 소비를 줄일 수 있게 한다.
아이솔레이터(530)는 에러 증폭기(430)의 신호가 서큘레이터(550)를 통해 메인 증폭기(200)의 왜곡 신호를 제거하고 남은 불일치의 왜곡 성분이나 벡터 제어기(410)의 초기화 단계에서 발생되는 불일치, 제1 루프 또는 제2 루프의 구성장치에 장애가 발생할 때 회귀되는 에러 증폭기(430)의 신호를 차단하는 기능으로 수행하여 발진을 방지한다. 예를 들어, 에러 증폭기(430)의 이득이 40dB를 갖는 경우 이보다 높은 10dB 이상 높은 회귀 격리도를 가져야 되므로 에러 증폭기(430)의 이득에 따라 아이솔레이터(530)를 직렬 N단으로 구성할 수 있다.
아이솔레이터(570)는 서큘레이터(550)의 2번 포트(P2)의 최종 출력이 부하의 임피던스 불일치에 따른 반사전력으로부터 메인 증폭기(200)와 에러 증폭기(430)를 보호하기 위한 수단으로 구비한다.
도 3은 본 발명의 다른 실시예에 따른 피드포워드 고주파 증폭기의 구조를 나타낸 블록도로, 도 2와 실시예와 비교하여 아이솔레이터(570)의 위치를 서큘레이터(550)의 2번 포트(P2)의 출력측으로 변경한 부분만 다르며, 이와 같이 아이솔레이터(570)를 서큘레이터(550)의 2번 포드(P2)에 위치하도록 구성해서 도 2의 실시예와 동일한 기능을 수행할 수 있다.
도 4는 도 1의 종래의 방향성 결합기에서의 결합 손실과 도 2,3의 본 발명의 실시예에 따른 서큘레이터에서의 결합 손실을 비교하기 위한 도면으로, 도 4의 (a)에 도시된 바와 같이 도 1의 종래의 방향성 결합기(26)에서 메인 증폭기(12)의 출력(Main AMP Signal)과 에러 증폭기(28)의 출력(Cancellation Signal)을 결합할 때 10dB의 결합 손실이 있음을 알 수 있고, 도 4의 (b)에 도시된 바와 같이 도 2,3의 서큘레이터(550)에서 메인 증폭기(200)의 출력(Main AMP Signal)과 에러 증폭기(430)의 출력(Cancellation Signal)을 결합하여 메인 증폭기(200)의 출력에서 왜곡 성분을 제거한 후 최종 출력(Linear Signal out)하는 데 이 때의 결합 손실이 0dB로 손실이 없음을 알 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 디바이더(RF 2WAY 디바이더)
200: 메인 증폭기
300: 왜곡 신호 추출부
310: 지연 라인
330: 방향성 결합기
350: 벡터 제어기
370: 신호 합성기
400: 왜곡 신호 반전 증폭부
410: 벡터 제어기
430: 에러 증폭기
500: 왜곡 신호 제거부
510: 지연 라인
530: 제1 아이솔레이터(Isolator)
550: 서큘레이터(Circulator)
570: 제2 아이솔레이터(Isolator)

Claims (6)

  1. 삭제
  2. RF 입력 신호를 증폭하여 출력하는 메인 증폭기;
    상기 RF 입력 신호 및 상기 메인 증폭기의 출력 신호를 기초로 상기 메인 증폭기의 출력 신호에 포함된 왜곡 신호를 추출하는 왜곡 신호 추출부;
    상기 추출된 왜곡 신호의 위상을 역 위상으로 제어하는 벡터 제어기;
    상기 역 위상의 왜곡 신호를 증폭하여 출력하는 에러 증폭기; 및
    상기 에러 증폭기로부터 출력된 역 위상의 왜곡 신호와 상기 메인 증폭기의 출력 신호를 결합하여, 상기 메인 증폭기의 출력 신호에 포함된 왜곡 신호를 제거하는 서큘레이터를 포함하고,
    상기 서큘레이터는 단일 방향 회전 특성을 가진 3포트 서큘레이터로서, 1번 포트에 메인 증폭기의 출력을 입력하고, 3번 포트에 에러 증폭기의 출력을 입력하며, 2번 포트를 통해 왜곡 신호가 제거된 신호를 출력하는 것을 특징으로 하는 피드포워드 고주파 전력 증폭기.
  3. 제2항에 있어서,
    상기 메인 증폭기의 출력단과 상기 서큘레이터의 1번 포트의 사이에 하나 이상의 아이솔레이터가 서로 직렬로 구비된 것을 특징으로 하는 피드포워드 고주파 전력 증폭기.
  4. 제3항에 있어서,
    상기 아이솔레이터의 수는 상기 에러 증폭기의 이득에 따라 결정되는 것을 특징으로 하는 피드포워드 고주파 전력 증폭기.
  5. 제2항에 있어서,
    상기 에러 증폭기의 출력단과 상기 서큘레이터의 3번 포트의 사이에 아이솔레이터가 구비된 것을 특징으로 하는 피드포워드 고주파 전력 증폭기.
  6. 제2항에 있어서,
    상기 서큘레이터의 2번 포트의 출력측에 아이솔레이터가 구비된 것을 특징으로 하는 피드포워드 고주파 전력 증폭기.
KR1020120072636A 2012-07-04 2012-07-04 피드포워드 고주파 전력 증폭기 KR101199005B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120072636A KR101199005B1 (ko) 2012-07-04 2012-07-04 피드포워드 고주파 전력 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120072636A KR101199005B1 (ko) 2012-07-04 2012-07-04 피드포워드 고주파 전력 증폭기

Publications (1)

Publication Number Publication Date
KR101199005B1 true KR101199005B1 (ko) 2012-11-07

Family

ID=47564222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120072636A KR101199005B1 (ko) 2012-07-04 2012-07-04 피드포워드 고주파 전력 증폭기

Country Status (1)

Country Link
KR (1) KR101199005B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102080202B1 (ko) 2019-08-23 2020-02-21 주식회사 패러다임 선형 전력 증폭 장치
KR102481224B1 (ko) 2021-09-01 2022-12-26 경희대학교 산학협력단 무선 송수신 장치 및 그 동작 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
E.K. A fully-integrated linearized CMOS bidirectional distributed amplifier as UWB active circulator, International Conference on Microelectronics, 2008, pp. 106-109*
S.G.K. Analysis and design of feedforward power amplifier, IEEE MTT-S International Microwave Symposium Digest, 8-13 Jun 1997, pp. 1519-1522*

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102080202B1 (ko) 2019-08-23 2020-02-21 주식회사 패러다임 선형 전력 증폭 장치
KR102481224B1 (ko) 2021-09-01 2022-12-26 경희대학교 산학협력단 무선 송수신 장치 및 그 동작 방법

Similar Documents

Publication Publication Date Title
US8154339B2 (en) V-band high-power transmitter with integrated power combiner
US10447209B2 (en) Apparatus and method for improving efficiency of power amplifier
US8965454B2 (en) Amplifier system for cell sites and other suitable applications
KR20010056500A (ko) 전력증폭기의 왜곡 성분 검출장치
KR20120116104A (ko) 개선된 선형적 특징을 가지는 전력 증폭기
EP3070840B1 (en) Power amplifier and power amplification method
US20190238108A1 (en) Envelope tracking method, system, and device employing the method
KR100801578B1 (ko) 전력증폭기의 혼변조 신호발생기 및 이를 구비한 전치왜곡선형화 장치
KR101199005B1 (ko) 피드포워드 고주파 전력 증폭기
CN103219948B (zh) 具有误差信号对消功能的高效率功率放大器
JP2001308650A (ja) 送信電力増幅装置
CN102710220B (zh) 一种基于预失真和Doherty的前馈功率放大器
CN111049480A (zh) 一种提高Doherty功放线性效率的方法及装置
JPH01200807A (ja) 非線形歪補償回路
CN103219957A (zh) 带数字预失真补偿及合路对消功能的功率放大器
WO2019015679A1 (zh) 射频信号的线性化处理电路及方法
KR101093644B1 (ko) 음의 군지연 회로를 갖는 아날로그 피드백 선형 전력 증폭기
Braithwaite et al. High efficiency feedforward power amplifier using a nonlinear error amplifier and offset alignment control
KR101131910B1 (ko) 이동통신시스템의 출력단
KR100309720B1 (ko) 지연보상을 위한 증폭기를 가지는 피드포워드 방식의 선형 전력증폭기
US20230140184A1 (en) Analog pre-distortion processing circuit and signal processing device
KR101106955B1 (ko) 이동통신시스템의 출력단
CN203522651U (zh) 具有误差信号对消功能的高效率功率放大器
KR100371531B1 (ko) 에러 피드백을 이용한 피드포워드 선형 전력 증폭기
KR101046339B1 (ko) 이동통신장치의 송신기 및 수신기

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160928

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 8