KR101190072B1 - Fabricating method of liquid crystal display device - Google Patents

Fabricating method of liquid crystal display device Download PDF

Info

Publication number
KR101190072B1
KR101190072B1 KR1020050136085A KR20050136085A KR101190072B1 KR 101190072 B1 KR101190072 B1 KR 101190072B1 KR 1020050136085 A KR1020050136085 A KR 1020050136085A KR 20050136085 A KR20050136085 A KR 20050136085A KR 101190072 B1 KR101190072 B1 KR 101190072B1
Authority
KR
South Korea
Prior art keywords
photoresist
forming
electrode
insulating layer
liquid crystal
Prior art date
Application number
KR1020050136085A
Other languages
Korean (ko)
Other versions
KR20070072110A (en
Inventor
이정일
양준영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050136085A priority Critical patent/KR101190072B1/en
Publication of KR20070072110A publication Critical patent/KR20070072110A/en
Application granted granted Critical
Publication of KR101190072B1 publication Critical patent/KR101190072B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136277Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에 의한 액정표시소자의 제조방법은, 기판 위에 활성층패턴을 형성하는 단계; 상기 기판 전면에 게이트절연층을 형성하는 단계; 상기 게이트절연층 위에 게이트전극 및 스토리지전극을 형성하는 단계; 상기 활성층패턴의 N형 박막트랜지스터 영역에 N형 불순물을 도핑하는 단계; 상기 게이트전극 및 스토리지전극를 포함한 전면에 층간절연층을 형성하는 단계; 상기 층간절연층 위에 1개의 포토마스크를 사용하여 P형 불순물 도핑 및 화소전극 형성을 하는 단계; 및 상기 게이트절연층과 층간절연층에 소스/드레인콘택트홀을 형성하고 소스/드레인전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다. Method of manufacturing a liquid crystal display device according to the present invention comprises the steps of forming an active layer pattern on a substrate; Forming a gate insulating layer on the entire surface of the substrate; Forming a gate electrode and a storage electrode on the gate insulating layer; Doping an N-type impurity into an N-type thin film transistor region of the active layer pattern; Forming an interlayer insulating layer on the entire surface including the gate electrode and the storage electrode; Forming a P-type impurity and forming a pixel electrode on the interlayer insulating layer by using one photomask; And forming a source / drain contact hole in the gate insulating layer and the interlayer insulating layer, and forming a source / drain electrode.

액정표시소자, 제 1 포토리지스트, 제 2 포토리지스트, 화소전극, 부분에싱 LCD, first photoresist, second photoresist, pixel electrode, partial ashing

Description

액정표시소자의 제조방법{FABRICATING METHOD OF LIQUID CRYSTAL DISPLAY DEVICE}Manufacturing method of liquid crystal display device {FABRICATING METHOD OF LIQUID CRYSTAL DISPLAY DEVICE}

도 1a ~ 도 1i는 종래기술에 의한 액정표시소자의 제조방법을 나타내는 단면도1A to 1I are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to the prior art.

도 2a ~ 도 2k는 본 발명에 의한 액정표시소자의 제조방법을 나타내는 단면도2A to 2K are cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to the present invention.

** 도면의 주요부분에 대한 부호의 설명 **DESCRIPTION OF REFERENCE NUMERALS

202a, 202b: 활성층패턴 202a and 202b: active layer pattern

204a, 204b: 게이트전극204a and 204b gate electrodes

205: 스토리지전극 205: storage electrode

206, 208, 210: 포토리지스트206, 208, 210: photoresist

212: 화소전극212 pixel electrodes

213 : 콘택트홀213: contact hole

214: 소스/드레인전극214: source / drain electrodes

본 발명은 액정표시소자의 제조방법에 관한 것으로, 특히 액정표시소자의 제조공정에 사용되는 포토마스크 수를 절감한 액정표시소자의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a liquid crystal display device, and more particularly, to a method for manufacturing a liquid crystal display device in which the number of photomasks used in the manufacturing process of the liquid crystal display device is reduced.

액정표시소자는 콘트라스트(contrast) 비가 크고 계조 표시나 동화상 표시에 적합하며 전력소비가 적다는 특징들 때문에, 평판 디스플레이 중에서도 최근 그 비중이 증대되고 있다.The liquid crystal display device has recently increased its weight among flat panel displays because of its high contrast ratio, suitable for gradation display and moving picture display, and low power consumption.

상기 액정표시소자는 액정패널과 상기 액정패널에 다양한 신호를 공급하는 역할을 하는 구동부와 액정패널 배면에 구비된 백라이트 장치로 이루어진다. The liquid crystal display device includes a liquid crystal panel, a driver serving to supply various signals to the liquid crystal panel, and a backlight device provided on the rear surface of the liquid crystal panel.

상기 액정패널은 구동부에서 공급된 신호에 따라 액정을 제어할 스위칭소자가 구비된 박막트랜지스터 어레이 기판과, RGB(red, green, blue)의 색상 구현을 위한 컬러필터층이 구비된 컬러필터 기판 및 상기 두 기판 사이에 봉입된 액정층으로 구성된다.The liquid crystal panel includes a thin film transistor array substrate having a switching element for controlling liquid crystal according to a signal supplied from a driver, a color filter substrate having a color filter layer for implementing colors of red, green, and blue, and the two It consists of a liquid crystal layer enclosed between board | substrates.

상기 구동회로부에는 게이트배선을 구동하기 위한 게이트 드라이브와, 데이터배선을 구동하기 위한 데이터드라이브와, 게이트 드라이브 및 데이터 드라이브를 제어하기 위한 타이밍 제어부와, 액정표시소자에서 사용되는 여러 가지의 구동전압들을 공급하는 전원공급부가 구비되어 있다. 상기 데이터 드라이브와 게이트 드라이브는 다수개의 IC(Integrated Circuit)들로 집적화된다.The driving circuit unit supplies a gate drive for driving the gate wiring, a data drive for driving the data wiring, a timing controller for controlling the gate drive and the data drive, and various driving voltages used in the liquid crystal display device. The power supply unit is provided. The data drive and gate drive are integrated into a plurality of integrated circuits (ICs).

상기와 같이, 집적화된 데이터 드라이브 IC와 게이트 드라이브 IC 각각은 액정표시소자에 실장(packaging)되는 방법에 따라 TCP(Tape Carrier Package) 상에 IC가 실장되어 액정패널에 접속되는 TAB(Tape Automated Bonding) 방식과 박막트랜 지스터 어레이 기판 상에 드라이브 IC를 직접 실장하는 COG(Chip On Glass) 방식이 있다.As described above, the integrated data drive IC and the gate drive IC each have a tape automated bonding (TAB) in which an IC is mounted on a tape carrier package (TCP) and connected to a liquid crystal panel according to a method of packaging the liquid crystal display device. And a chip on glass (COG) method in which a drive IC is directly mounted on a thin film transistor array substrate.

그러나, 최근에는 상기 드라이브 IC를 표시영역의 박막트랜지스터와 마찬가지로 기판에 직접 형성하는 방식이 활발하게 연구되고 있다. Recently, however, the method of forming the drive IC directly on the substrate like the thin film transistor in the display area has been actively studied.

상기와 같이 박막트랜지스터 어레이 기판에 직접 드라이브 IC를 구현하는 경우에는, 상기 박막트랜지스터 어레이 기판은 표시영역과 비표시영역으로 구분될 수 있다.When the drive IC is directly implemented on the thin film transistor array substrate as described above, the thin film transistor array substrate may be divided into a display area and a non-display area.

상기 박막트랜지스터 어레이기판의 표시영역에는 서로 수직 교차하여 정의된 각 화소에 각종 신호를 전달하는 게이트배선(gate line) 및 데이터배선(data line)과, 신호를 화소전극에 선택적으로 인가하여 각 화소를 구동하는 화소구동용 박막트랜지스터와, 단위 화소영역이 다음 어드레싱(addressing) 신호에 의하여 어드레싱(addressing)될 때까지 충전 상태를 유지하게 하기 위하여 필요한 스토리지 커패시터(storage capacitor)가 형성되어 있다.In the display area of the thin film transistor array substrate, a gate line and a data line for transmitting various signals to each pixel defined by crossing perpendicularly to each other, and a signal are selectively applied to the pixel electrode so that each pixel is connected. A driving pixel thin film transistor and a storage capacitor required to maintain the state of charge until the unit pixel region is addressed by the next addressing signal are formed.

그리고, 비표시영역에는 상기 게이트배선과 데이터배선에 신호를 선택적으로 인가하는 구동회로용 박막트랜지스터와, 상기 구동회로용 박막트랜지스터와 외부 구동회로부를 전기적으로 연결시키는 패드전극이 형성되어 있다.The non-display area includes a thin film transistor for a driving circuit for selectively applying a signal to the gate wiring and a data wiring, and a pad electrode for electrically connecting the thin film transistor for the driving circuit to an external driving circuit.

이러한 구조에서 화소구동용 박막트랜지스터는 고속 동작이 가능한 N형 박막트랜지스터로 하고 구동회로용 박막트랜지스터는 소비 전력이 우수한 P형 박막트랜지스터로 하는 CMOS(Complementary Metal-Oxide Semiconductor) 박막트랜지스터가 주로 사용된다.In such a structure, a pixel driving thin film transistor is an N-type thin film transistor capable of high speed operation, and a thin film transistor for driving circuit is a CMOS (Complementary Metal-Oxide Semiconductor) thin film transistor having a P-type thin film transistor having excellent power consumption.

한편, 이러한 액정표시소자는 화상 표시를 위해 기판에 구동소자 또는 배선 등의 다양한 패턴들이 형성되는데, 이러한 패턴을 형성하기 위해 사용되는 기술 중 가장 일반적인 것이 사진식각기술(photolithography)이다.Meanwhile, in the liquid crystal display, various patterns such as driving elements or wirings are formed on a substrate for displaying an image. The most common technique used to form such a pattern is photolithography.

상기 사진식각기술은, 패턴이 형성될 기판에 감광성 물질인 포토리지스트를 형성하고, 패턴이 형성된 포토마스크를 이용하여 포토리지스트를 노광하고 현상하여 패터닝하고, 패터닝된 포토리지스트를 마스크로 활용하여 식각대상 물질층을 식각한 후 포토리지스트를 제거하는 일련의 복잡한 과정으로 이루어진다.The photolithography technique forms a photoresist, which is a photosensitive material, on a substrate on which a pattern is to be formed, exposes and develops a photoresist using a patterned photomask, and patterns the photoresist as a mask. By etching the material layer to be etched and then removing the photoresist.

따라서, 최근에는 이러한 사진식각기술 공정의 횟수를 최소한으로 감소시켜서 액정표시소자의 생산성을 높이고 생산수율을 증가시키기 위한 "저마스크 기술"에 대한 연구가 활발하게 진행되고 있다.Therefore, in recent years, research on "low mask technology" for increasing productivity and increasing yield of liquid crystal display devices by reducing the number of photolithography processes to a minimum has been actively conducted.

이하, 도면을 참조하여 드라이브 IC가 기판에 직접 형성되는 액정표시소자의 종래기술에 따른 제조방법에 대하여 살펴본다.Hereinafter, a manufacturing method according to the related art of a liquid crystal display device in which a drive IC is directly formed on a substrate will be described with reference to the drawings.

도 1a ~ 도 1i는 CMOS 박막트랜지스터를 구비한 종래 액정표시소자의 제조방법을 나타내는 단면도이다. 이하에서, 설명의 편의를 위하여 액정표시소자를 화소영역부와 구동회로부로 나누어 설명한다. 1A to 1I are cross-sectional views illustrating a method of manufacturing a conventional liquid crystal display device having a CMOS thin film transistor. Hereinafter, for convenience of description, the liquid crystal display device is divided into a pixel area part and a driving circuit part.

첫 번째 단계의 공정으로, 도 1a에 도시된 바와 같이, 기판(101) 위에 다결정실리콘으로 이루어진 활성층패턴(102:102a,102b,102c)을 형성한다.In the first step, as shown in FIG. 1A, active layer patterns 102: 102a, 102b and 102c made of polysilicon are formed on the substrate 101.

이때, 상기 다결정실리콘은 기판 위에 비정질실리콘(Amorphous Silicon)을 증착한 후, 레이저 등을 사용하여 비정질실리콘을 다결정실리콘으로 결정화시킬 수 있다.In this case, the polysilicon may be amorphous silicon (Amorphous Silicon) deposited on the substrate, and then the amorphous silicon is crystallized into polycrystalline silicon using a laser or the like.

상기 활성층패턴(102)은 섬(island) 모양으로 패터닝되는데, 그 중 화소부의 제1 활성층패턴과 구동회로부의 제3 활성층패턴(102a,102c)은 후공정을 통해 각각 N형 박막트랜지스터와 P형 박막트랜지스터의 구성요소가 되고, 화소부의 제2 활성층패턴(102c)은 후공정을 통해 스토리지 커패시터의 구성요소가 된다.The active layer pattern 102 is patterned into an island shape, wherein the first active layer pattern of the pixel portion and the third active layer pattern 102a and 102c of the driving circuit portion are N-type thin film transistors and P-types, respectively, through post-processing. The thin film transistor becomes a component, and the second active layer pattern 102c of the pixel portion becomes a component of the storage capacitor through a later process.

한편, 도면에 도시되지는 않았지만 상기 활성층패턴(102:102a,102b,102c)은 기판(101) 위에 산화실리콘(SiO2)와 같은 버퍼층(도면에 미도시)을 형성한 후에 그 위에 형성할 수도 있는데, 이는 이후의 공정에서 절연기판(101) 내에 존재하는 나트륨(Na)과 같은 불순물이 상부로 침투하는 것을 방지하기 위함이다.Although not shown in the drawing, the active layer patterns 102: 102a, 102b, and 102c may be formed on a substrate after forming a buffer layer (not shown) such as silicon oxide (SiO 2) on the substrate 101. This is to prevent impurities such as sodium (Na) present in the insulating substrate 101 from penetrating upwards in a later process.

다음 단계의 공정으로, 도 1b에 도시된 바와 같이, 상기 활성층패턴(102:102a,102b,102c)을 포함하는 기판(101) 위의 전면에 포토리지스트(103)을 도포한 후 사진식각기술을 이용하여, 제2 활성층패턴(102b)을 노출시킨 상태에서 기판 전면에 불순물 도핑을 수행하면, 스토리지 영역의 제 2 활성층패턴(102b)에 불순물이 도핑된다. 이는 제 2 활성층패턴(102b)의 전도도를 증가시키기 위함이다.In the next step, as shown in FIG. 1B, after the photoresist 103 is coated on the entire surface of the substrate 101 including the active layer patterns 102: 102a, 102b, and 102c, a photolithography technique is performed. When the dopant is doped on the entire surface of the substrate while the second active layer pattern 102b is exposed, the dopant is doped into the second active layer pattern 102b of the storage area. This is to increase the conductivity of the second active layer pattern 102b.

다음 단계의 공정으로, 도 1c에 도시된 바와 같이, 절연기판(101) 전면에 게이트절연층(104)을 형성한다. As a next step, as shown in FIG. 1C, the gate insulating layer 104 is formed on the entire surface of the insulating substrate 101.

그리고, 상기 게이트절연층(104) 위에 금속층을 형성하고 사진식각기술을 이용하여, 화소부에 각각 제 1 게이트전극(109) 및 스토리지전극(110)을 형성하고, 구동회로부에 제2 게이트전극(111)을 형성한 후 저농도의 N형 불순물을 주입한다.In addition, a metal layer is formed on the gate insulating layer 104, and a first gate electrode 109 and a storage electrode 110 are respectively formed in the pixel portion using a photolithography technique, and a second gate electrode ( 111) and then implant a low concentration of N-type impurities.

이때, 상기 제 1 게이트전극(109) 및 제 2 게이트전극(111)은 각각 제 1 활성층패턴(102a) 및 제 3 활성층패턴(103c) 위에 위치하고, 스토리지전극(110)은 제 2 활성층패턴(102b)에 오버랩되도록 형성한다.In this case, the first gate electrode 109 and the second gate electrode 111 are positioned on the first active layer pattern 102a and the third active layer pattern 103c, respectively, and the storage electrode 110 is the second active layer pattern 102b. ) So that it overlaps.

상기 제 1 게이트전극(109) , 제 2 게이트전극(111) 및 스토리지전극(110)을 마스크로 하여 상기 제 1 활성층 및 제 3 활성층패턴(102a,102c)에 저농도의 N형 불순물을 이온 주입하면, 상기 제 1 게이트전극(109) 및 제 2 게이트전극(111) 양측에 LDD(Lightly Doped Drain) 도핑층(108)이 형성된다. 이때 N형 불순물이 도핑이 되지 않은 영역이 제 1 채널영역(105) 및 제 2 채널영역(107)이 된다.When the first gate electrode 109, the second gate electrode 111, and the storage electrode 110 are ion-implanted with low concentration N-type impurities into the first and third active layer patterns 102a and 102c, A lightly doped drain (LDD) doping layer 108 is formed on both sides of the first gate electrode 109 and the second gate electrode 111. At this time, regions in which the N-type impurity is not doped are the first channel region 105 and the second channel region 107.

상기 LDD 도핑공정에서 소스 및 드레인 영역의 일정 부분을 저농도로 도핑하는 이유는 그 영역에서의 저항으로 인해 접합부위에 걸리는 전기장을 감소시켜 오프 전류를 줄이고 온 전류의 감소를 최소화하기 위함이다.In the LDD doping process, the reason for low concentration of a certain portion of the source and drain regions is to reduce the electric field applied to the junction due to the resistance in the region to reduce the off current and minimize the on current.

다음 단계의 공정으로, 도 1d에 도시된 바와 같이, 기판(101) 전면에 포토리지스트(113)를 도포하고 패터닝하여 화소부의 제 1 활성층패턴(102a)을 노출시킨 후 고농도의 N형 불순물을 주입한다. In the next step, as shown in FIG. 1D, the photoresist 113 is coated and patterned on the entire surface of the substrate 101 to expose the first active layer pattern 102a of the pixel portion, and then high concentration N-type impurities are removed. Inject.

즉, 구동회로부와 화소부의 스토리지 영역의 일부 영역과, 화소부의 제 1 게이트전극(109) 및 그 측면의 제 1 활성층패턴(102a) 일부를 상기 포토리지스트로 블로킹하고, 단지 제 1 활성층패턴(102a)의 일부만을 노출시킨다. 그리고, 이 상태에서, 기판(101) 전면에 인(P) 등을 이용한 고농도의 N형 불순물을 도핑하여 화소부의 제 1 활성층패턴(102a)에 제 1 소스 및 드레인 영역(112a, 112b)을 형성한 후에 상기 제1 소스 및 드레인 영역(112a,112b)을 활성화시킨다.That is, a portion of the storage region of the driving circuit unit and the pixel unit, the first gate electrode 109 of the pixel unit, and a portion of the first active layer pattern 102a on the side of the pixel block are blocked by the photoresist, and only the first active layer pattern 102a is blocked. Only part of). In this state, the first source and drain regions 112a and 112b are formed in the first active layer pattern 102a of the pixel portion by doping a high concentration of N-type impurities using phosphorus (P) or the like on the entire surface of the substrate 101. Afterwards, the first source and drain regions 112a and 112b are activated.

다음 단계의 공정으로, 도 1e에 도시된 바와 같이, 상기 포토리지스트(113,114)를 제거한 후에 상기 기판 전면에 포토리지스트(115)를 도포한 후, 포토 마스크를 이용하여 제 3 활성층패턴(101c)이 노출되도록 패터닝하고 고농도의 P형 불술물을 주입한다. In the next step, as shown in FIG. 1E, after the photoresist 113 and 114 are removed, the photoresist 115 is applied to the entire surface of the substrate, and then the third active layer pattern 101c is formed using a photo mask. ) Is exposed and a high concentration of P-type impurities is injected.

이때, 상기 제 2 게이트전극(111)이 제 3 활성층패턴(101c)의 중앙영역(즉, 채널층)을 블로킹하고 있으므로, 절연기판(101) 전면에 붕소(B) 등을 이용한 고농도의 P형 불순물을 도핑하면, 구동회로부의 제 3 게이트전극(111) 양 측면의 활성층패턴에 각각 제2소스 영역 및 드레인 영역이 형성된다. At this time, since the second gate electrode 111 is blocking the central region (ie, the channel layer) of the third active layer pattern 101c, a high concentration P type using boron (B) or the like on the entire surface of the insulating substrate 101 is used. When the impurities are doped, the second source region and the drain region are formed in the active layer patterns on both sides of the third gate electrode 111 of the driving circuit unit, respectively.

다음 단계의 공정으로, 도 1f에 도시된 바와 같이, 상기 포토리지스트층(115)을 제거한 후에 제 1 게이트전극(109)을 포함한 기판 전면에 제 1 층간절연층(118)을 형성한 후 사진식각기술을 이용하여, 상기 제 1 , 제 2 소스 및 드레인 영역(112a,112b,116a,116b)의 소정부위가 드러나도록 상기 게이트절연층(104) 및 제 1 층간절연층(118)을 제거하여 제 1 콘택트홀(117)을 형성한다.In the next step, as shown in FIG. 1F, after the photoresist layer 115 is removed, the first interlayer insulating layer 118 is formed on the entire surface of the substrate including the first gate electrode 109. By using an etching technique, the gate insulating layer 104 and the first interlayer insulating layer 118 are removed to expose predetermined portions of the first, second source and drain regions 112a, 112b, 116a, and 116b. The first contact hole 117 is formed.

다음 단계의 공정으로, 도 1g에 도시한 바와 같이, 상기 제 1 층간절연층(118) 위에 금속을 적층하고 사진식각기술을 이용하여, 제 1 콘택트홀(117)을 통해 제 1, 제 2 소스 및 드레인 영역(112a,112b,116a,116b)과 연결되는 제 1 , 제 2 소스 및 드레인 전극(112c,112d,116c,116d)을 형성하여 N형 박막트랜지스터 및 P형 박막트랜지스터를 구비한 CMOS 박막트랜지스터를 완성한다.As a next step, as shown in FIG. 1G, a metal is deposited on the first interlayer insulating layer 118 and first and second sources are formed through the first contact hole 117 using a photolithography technique. And first and second source and drain electrodes 112c, 112d, 116c, and 116d connected to the drain regions 112a, 112b, 116a, and 116b to form an N type thin film transistor and a P type thin film transistor. Complete the transistor.

이로써, 화소부에는 제 1 게이트전극(109), 제 1 소스전극, 제 1 드레인 전극(112c,112d) 및 제 1 채널영역(105)으로 이루어진 N형 박막트랜지스터와, 제 2 반도체층(102b), 게이트절연막(104), 스토리지전극(110)으로 구성되어 각 화소마다에 형성되는 스토리지 커패시터가 형성되고, 구동회로부에는 상기 제 2 게이트전극 (111), 제 2 소스전극, 드레인 전극(116c,116d) 및 제 2 채널영역(107)으로 구성된 P형 박막트랜지스터가 형성된다.Accordingly, the pixel portion includes an N-type thin film transistor including a first gate electrode 109, a first source electrode, first drain electrodes 112c and 112d, and a first channel region 105, and a second semiconductor layer 102b. And a storage capacitor formed of a gate insulating film 104 and a storage electrode 110 and formed in each pixel, and the second gate electrode 111, the second source electrode, and the drain electrode 116c and 116d are formed in a driving circuit unit. ) And a second channel region 107 are formed.

다음 단계의 공정으로, 도 1h에 도시한 바와 같이 기판 전면에 제 2 층간절연층(121)을 형성하고, 사진식각기술을 이용하여 상기 제 1 드레인전극(112d)과 상기 스토리지전극(110)이 노출되도록 상기 제 2 층간절연층(121) 및 제 1 층간절연층(118)을 식각하여 제 2 , 제 3 콘택트홀(119,120)을 형성한다.In the next step, as shown in FIG. 1H, a second interlayer insulating layer 121 is formed on the entire surface of the substrate, and a photolithography technique is performed. The second interlayer insulating layer 121 and the first interlayer insulating layer 118 are etched to expose the first drain electrode 112d and the storage electrode 110 by using the second and third contact holes 119 and 120. ).

마지막 단계의 공정으로, 도 1i에 도시한 바와 같이, 상기 제 2 콘택트홀(119)을 통해 상기 N형 박막트랜지스터의 제 1 드레인 전극(112d)과 전기적으로 연결되고, 상기 제 3 콘택트홀(120)을 통해 상기 스토리지전극(110)과 전기적으로 연결되도록 투명한 도전층을 적층한 후, 사진식각기술을 이용하여 화소전극(122)을 형성한다.In a final step, as shown in FIG. 1I, the third contact hole 120 is electrically connected to the first drain electrode 112d of the N-type thin film transistor through the second contact hole 119. After stacking the transparent conductive layer to be electrically connected to the storage electrode 110 through the), to form a pixel electrode 122 using a photolithography technique.

상기에서 설명한 공정에 의하여 액정표시소자의 구성요소 중 하나인 박막트랜지스터 어레이 기판이 완성된다. 그리고 상기 박막트랜지스터 어레이 기판은 블랙매트릭스, 컬러필터 패턴 및 공통전극 등이 형성된 컬러필터기판과 합착되고, 그 사이에 액정을 충진하여 액정패널이 제조된다.The thin film transistor array substrate which is one of the components of the liquid crystal display device is completed by the above-described process. The thin film transistor array substrate is bonded to a color filter substrate on which a black matrix, a color filter pattern, a common electrode, and the like are formed, and a liquid crystal panel is filled by filling liquid crystal therebetween.

상술한 바와 같이, 기판에 CMOS-박막트랜지스터가 형성된 종래 액정표시소자의 제조방법에서는, 활성층패턴 형성, 스토리지 도핑, N형 불순물 도핑, P형 불순물 도핑, 제 1 콘택트홀 형성, 소스/드레인전극 형성, 제 2, 3 콘택트홀 형성, 화소전극 형성의 단계에서 각각 한 번씩의 사진식각기술이 이용되어 총 8번의 사진식각기술이 이용된다. As described above, in the conventional method of manufacturing a liquid crystal display device in which a CMOS thin film transistor is formed on a substrate, active layer pattern formation, storage doping, N-type impurity doping, P-type impurity doping, first contact hole formation, and source / drain electrode formation In the step of forming the second and third contact holes and forming the pixel electrode, one photolithography technique is used, and a total of eight photolithography techniques are used.

따라서 종래기술에 따른 액정표시소자의 제조공정은 그 과정이 복잡하고 비용이 증가하는 문제가 있어서, 공정에 사용되는 사진식각기술의 수를 감소시키기 위한 연구가 활발히 진행되고 있다.Therefore, the manufacturing process of the liquid crystal display device according to the prior art has a problem that the process is complicated and the cost is increased, and researches for reducing the number of photolithography techniques used in the process are actively conducted.

본 발명은 상기의 문제점을 해결하기 위한 것으로, 본 발명의 액정표시소자 제조방법은 P형 불순물 도핑 공정과 화소전극 형성 공정을 1개의 포토마스크를 사용하여 진행하여 액정표시소자의 제조과정에 사용되는 포토마스크의 수를 총 6개로 절감하는 것을 목적으로 한다. The present invention is to solve the above problems, the liquid crystal display device manufacturing method of the present invention is a P-type impurity doping process and the pixel electrode forming process by using a single photomask to be used in the manufacturing process of the liquid crystal display device The aim is to reduce the total number of photomasks to six.

본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.Other objects and features of the present invention will be described in the following description of the invention and claims.

상기의 목적을 달성하기 위한 본 발명의 액정표시소자의 제조방법은, 기판 위에 활성층패턴을 형성하는 단계; 상기 기판 전면에 게이트절연층을 형성하는 단계; 상기 게이트절연층 위에 게이트전극 및 스토리지전극을 형성하는 단계; 상기 활성층패턴의 N형 박막트랜지스터 영역에 N형 불순물을 도핑하는 단계; 상기 게이트전극 및 스토리지전극를 포함한 전면에 층간절연층을 형성하는 단계; 상기 층간절연층 위에 1개의 포토마스크를 사용하여 P형 불순물 도핑 및 화소전극 형성을 하는 단계; 및 상기 게이트절연층과 층간절연층에 소스/드레인콘택트홀을 형성하고 소스/드레인전극을 형성하는 단계를 포함하여 이루어진다.Method of manufacturing a liquid crystal display device of the present invention for achieving the above object comprises the steps of forming an active layer pattern on a substrate; Forming a gate insulating layer on the entire surface of the substrate; Forming a gate electrode and a storage electrode on the gate insulating layer; Doping an N-type impurity into an N-type thin film transistor region of the active layer pattern; Forming an interlayer insulating layer on the entire surface including the gate electrode and the storage electrode; Forming a P-type impurity and forming a pixel electrode on the interlayer insulating layer by using one photomask; And forming a source / drain contact hole and forming a source / drain electrode in the gate insulating layer and the interlayer insulating layer.

본 발명의 액정표시소자의 제조방법에는 활성층패턴 형성, 게이트전극 형성, N형 불순물 도핑, P형 불순물 도핑, 화소전극 형성, 소스/드레인전극 형성의 단계에서 총 6개의 포토마스크가 사용되며, 이하에서 도 2a ~ 도 2k를 참조하여 본 발명의 액정표시소자 제조공정에 대하여 상세히 설명한다.In the manufacturing method of the liquid crystal display of the present invention, a total of six photomasks are used in the steps of active layer pattern formation, gate electrode formation, N-type impurity doping, P-type impurity doping, pixel electrode formation, and source / drain electrode formation. 2A to 2K will be described in detail the manufacturing process of the liquid crystal display device of the present invention.

도 2a ~ 도 2k는 본 발명의 액정표시소자 제조공정을 나타내는 단면도이다.2A to 2K are cross-sectional views illustrating a process for manufacturing a liquid crystal display device of the present invention.

첫 번째 단계의 공정으로, 도 2a에 도시된 바와 같이 유리와 같은 투명한 절연물질로 이루어진 기판(201) 위에 사진식각기술을 이용하여 다결정실리콘으로 이루어진 활성층패턴(202a,202b)을 형성한다.In the first step, as shown in FIG. 2A, active layer patterns 202a and 202b made of polycrystalline silicon are formed on the substrate 201 made of a transparent insulating material such as glass by using photolithography.

이때, 도면에는 도시하지 않았지만, 절연기판(201) 위에 실리콘산화막(SiO2)과 같은 버퍼층을 형성한 후 그 위에 활성층패턴(202a,202b)를 형성할 수도 있다. 상기 버퍼층은 유리기판과 같은 절연기판(201) 내에 존재하는 나트륨(Na) 등의 불순물이 공정 중에 상부층으로 침투하는 것을 차단하는 역할을 한다.In this case, although not shown in the drawing, a buffer layer such as silicon oxide (SiO 2) may be formed on the insulating substrate 201, and active layer patterns 202a and 202b may be formed thereon. The buffer layer serves to block impurities such as sodium (Na) present in the insulating substrate 201 such as a glass substrate from penetrating into the upper layer during the process.

상기 활성층패턴(202a, 202b)은 다결정실리콘으로 이루어지는데, 상기 다결정실리콘은 기판(201) 위에 비정질실리콘층을 적층한 후 다양한 결정화 방식을 이용하여 형성될 수 있다. The active layer patterns 202a and 202b are made of polysilicon, and the polysilicon may be formed using various crystallization methods after laminating an amorphous silicon layer on the substrate 201.

상기 공정은 비정질실리콘층을 저압 화학기상증착(Low Pressure Chemical Vapor Deposition; LPCVD)방법이나 플라즈마 강화형 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)방법으로 형성한 후, 상기 비정질실리콘층을 고상 결정화(Solid Phase Crystallization; SPC) 방법이나, 엑시머 레이저 어닐링(Eximer Laser Annealing; ELA) 방법으로 결정화시켜 이루어진다.In the process, the amorphous silicon layer is formed by Low Pressure Chemical Vapor Deposition (LPCVD) or Plasma Enhanced Chemical Vapor Deposition (PECVD), and then the amorphous silicon layer is solid-phase crystallized. It is made by crystallization by the Solid Phase Crystallization (SPC) method or the Eximer Laser Annealing (ELA) method.

다음 단계의 공정으로, 도 2b에 도시된 바와 같이, 상기 활성층패턴(202a, 202b)을 포함하는 기판 위에 게이트절연층(203)을 형성하고, 그 위에 게이트전극(204a, 204b)과 스토리지전극(205)을 형성한다. 상기 공정은 산화실리콘(SiOx)이나 질화실리콘(SiNx)으로 이루어진 게이트절연층(203)을 형성하고, 그 위에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr) 등의 금속층을 증착한 후 사진식각기술을 이용하여 이루어진다. As a next step, as shown in FIG. 2B, the gate insulating layer 203 is formed on the substrate including the active layer patterns 202a and 202b, and the gate electrodes 204a and 204b and the storage electrode (b) are formed thereon. 205). The process forms a gate insulating layer 203 made of silicon oxide (SiOx) or silicon nitride (SiNx), on which copper (Cu), aluminum (Al), aluminum alloy (AlNd), molybdenum (Mo), and chromium are formed. After depositing a metal layer such as (Cr) is made using a photolithography technique.

이때, N형 박막트랜지스터와 P형 박막트랜지스터의 게이트전극(204a,204b) 및 스토리지전극(205)은 동일한 적층구조상에 존재하며 1개의 포토마스크를 사용하여 동시에 형성할 수 있다.In this case, the gate electrodes 204a and 204b and the storage electrode 205 of the N-type thin film transistor and the P-type thin film transistor are present on the same stacked structure and may be simultaneously formed using one photomask.

다음 단계의 공정으로, 도 2c에 도시된 바와 같이, 상기 게이트전극(204a, 204b)과 스토리지전극(205)을 포함한 기판 전면에 포토리지스트(206)를 도포한 후, 사진식각기술을 사용하여 N형 박막트랜지스터영역만 노출시킨 후, 상기 노출된 N형 박막트랜지스터 영역에 N형 불순물을 도핑한다. 이때, 상기 P형 박막트랜지스터 영역과 스토리지 영역은 포토리지스트(206)에 의해 블로킹되어 있으므로 당해 영역으로의 불순물 도핑을 방지할 수 있다. In the next step, as shown in FIG. 2C, the photoresist 206 is coated on the entire surface of the substrate including the gate electrodes 204a and 204b and the storage electrode 205, and then, using a photolithography technique. After exposing only the N-type thin film transistor region, the N-type impurity is doped into the exposed N-type thin film transistor region. In this case, since the P-type thin film transistor region and the storage region are blocked by the photoresist 206, it is possible to prevent the doping of impurities into the region.

이때 상기 공정에 사용되는 포토리지스트는 그 종류에 따라 다른 현상특성을 보이는데 포저티브 포토리지스트(positive photoresist)를 사용하면 빛에 노출된 부분은 현상 후 제거되고 노출되지 않은 부분은 그대로 남게 되어 포토리지스트가 소정의 패턴을 형성하게 되며, 네거티브 포토리지스트(nagative photoresist)를 사용하면 노광 후의 현상 단계에서 상기 포저티브 포토리지스트와 반대의 현상특성을 보이며 소정의 패턴이 형성된다. 이러한 포저티브 포토리지스트나 네거티브 포토리 지스트는 필요에 따라 적절히 선택될 수 있으며, 이러한 선택에 따라 포토마스크의 패턴도 반대되는 톤으로 변경될 것이다.At this time, the photoresist used in the above process has different development characteristics according to its type. When using a positive photoresist, a portion exposed to light is removed after development and an unexposed portion remains as it is. The resist forms a predetermined pattern, and when a negative photoresist is used, a predetermined pattern is formed while exhibiting developing characteristics opposite to the positive photoresist in the developing step after exposure. Such positive photoresist or negative photoresist may be appropriately selected as necessary, and according to the selection, the pattern of the photomask will be changed to the opposite tone.

상기 공정에 이어서, P형 불순물 도핑과 화소전극을 형성한다. 종래에는 이러한 P형 불순물 도핑과 화소전극을 형성하는데 각각 별도의 마스크가 필요하였지만, 본 발명에서는 P형 불순물 도핑과 화소전극을 형성하는데 1개의 포토마스크가 사용된다. 이러한 P형 불순물 도핑과 화소전극 형성 공정이 도 2d ~ 도 2i에 도시되어 있다.Subsequently, the P-type impurity doping and the pixel electrode are formed. Conventionally, separate masks are required to form the P-type impurity doping and the pixel electrode, but in the present invention, one photomask is used to form the P-type impurity doping and the pixel electrode. The P-type impurity doping and the pixel electrode forming process are shown in FIGS. 2D to 2I.

도 2d에 도시된 바와 같이, 기판(201) 전면에 층간절연층(207)을 형성하고, 그 위에 포토리지스트를 적층한 후 사진식각기술을 이용하여 P형 박막트랜지스터 영역과 화상표시영역의 일부(즉, N형 박막트랜지스터와 스토리지 영역이 형성되지 않는 화상표시영역)가 노출되는 포토리지스트 패턴(208)을 형성한다. 이어서, 기판(201) 전면에 붕소(B) 등을 이용하여 고농도의 P형 불순물 이온을 도핑하여 P형 박막트랜지스터영역의 활성층패턴(202b)에 소스 및 드레인 영역을 형성한다. As shown in FIG. 2D, an interlayer insulating layer 207 is formed on the entire surface of the substrate 201, a photoresist is stacked thereon, and a portion of the P-type thin film transistor region and the image display region are formed by using photolithography. A photoresist pattern 208 is formed which exposes the N-type thin film transistor and the image display area in which the storage area is not formed. Subsequently, a high concentration of P-type impurity ions are doped with boron (B) or the like on the entire substrate 201 to form source and drain regions in the active layer pattern 202b of the P-type thin film transistor region.

다음 단계의 공정으로, 도 2e에 도시된 바와 같이, 투명도전층을 적층하여 N형 박막트랜지스터 영역 및 스토리지 영역의 포토리지스트 상부와 층간절연층(207) 위의 화상표시영역 및 P형 박막트랜지스터 영역에 도전층을 형성한다. 이때 상기 도전층(209)은 백라이트에서 발생한 빛을 투과시키기 위하여 투명해야 하므로, 인듐 틴 옥사이드(indium tin oxide)나 인듐 징크 옥사이드(Indium Zinc Oxide)와 같은 투명한 산화금속이 사용된다.In the next step, as shown in FIG. 2E, the transparent conductive layer is stacked to form an image display region and a P-type thin film transistor region on the photoresist of the N-type thin film transistor region and the storage region and on the interlayer insulating layer 207. A conductive layer is formed in the. In this case, since the conductive layer 209 must be transparent to transmit the light generated from the backlight, a transparent metal oxide such as indium tin oxide or indium zinc oxide is used.

이어서, 도 2f에 도시된 바와 같이, 상기 도전층(209) 위에 다시 포토리지스 (210)를 도포한다(이하에서 상기 P형 불순물 도핑공정에 사용된 포토리지스트를 제1차 포토리지스트, 상기 화소전극을 형성할 도전층 상에 도포된 포토리지스트를 제2차 포토리지스트라 부른다). Subsequently, as shown in FIG. 2F, the photoresist 210 is again applied on the conductive layer 209 (hereinafter, the photoresist used in the P-type impurity doping process may be replaced by the first photoresist, The photoresist applied on the conductive layer to form the pixel electrode is called a secondary photoresist).

이때, 제2차 포토리지스트(210)는 N형 박막트랜지스터 영역, 스토리지전극 영역 및 P형 박막트랜지스터 영역에는 동일한 두께로 도포되며, 화소전극(212)이 위치할 영역에서는 하부층의 단차에 의하여 상기 영역들보다 두껍게 도포된다.In this case, the second photoresist 210 is applied to the N-type thin film transistor region, the storage electrode region, and the P-type thin film transistor region with the same thickness, and in the region where the pixel electrode 212 is located, the second photoresist 210 is formed by the step difference of the lower layer. It is applied thicker than the areas.

상기 제2차 포토리지스트(210) 도포 후에, 상기 포토리지스트(210)를 부분적으로 에싱한다. 상기와 같은 부분에싱에 의해, N형 박막트랜지스터 영역, 스토리지전극 영역 및 P형 박막트랜지스터 영역에 도포된 제 2차 포토리지스트는 완전히 제거되는 반면에, 상대적으로 두껍게 도포된 화소전극영역의 제 2차 포토리지스트는 남아 있게 된다. 그 결과로 부분에싱공정 진행 후에는 도 2g에 도시된 바와 같이 화소전극 영역에만 포토리지스트(211)가 부분적으로 남아 있도록 한다. 즉, 화소전극 영역만 포토리지스트(211)에 의하여 블로킹되는 것이다.After application of the second photoresist 210, the photoresist 210 is partially ashed. By the partial ashing as described above, the second photoresist applied to the N-type thin film transistor region, the storage electrode region, and the P-type thin film transistor region is completely removed, while the first of the relatively thick applied pixel electrode region is removed. The secondary photoresist remains. As a result, the photoresist 211 remains partially only in the pixel electrode region as shown in FIG. 2G after the partial ashing process is performed. That is, only the pixel electrode region is blocked by the photoresist 211.

따라서, 도 2h에 도시된 바와 같이, 식각공정을 진행하여 제 1차 포토리지스트(208) 위와 측벽 일부에 형성된 도전층(209)만 제거되고 포토리지스트(211)에 의하여 블로킹된 도전층은 그대로 남아 있게 된다. 이때, 상기 식각공정에는 습식식각공정이 적용될 수 있으며 건식식각공정이 적용될 수도 있다. Therefore, as shown in FIG. 2H, only the conductive layer 209 formed on the first photoresist 208 and on the sidewalls of the first photoresist 208 is removed and the conductive layer blocked by the photoresist 211 is removed. It will remain the same. In this case, a wet etching process may be applied to the etching process. Dry etching may also be applied.

이어서, 도 2i에 도시된 바와 같이, 상기 제 1차 포토리지스트(208) 및 제 2차 포토리지스트(211)를 제거하면, 층간절연층(207) 위에 화소전극(212)이 형성된다. 이때, 제 2차 포토리지스트(211)의 제거에는 에싱공정이 적용될 수 있으며 스 트립(stip)공정이 적용될 수도 있다. Subsequently, as shown in FIG. 2I, when the first photoresist 208 and the second photoresist 211 are removed, the pixel electrode 212 is formed on the interlayer insulating layer 207. In this case, an ashing process may be applied to the removal of the second photoresist 211 and a strip process may be applied.

그 후, 도 2j에 도시된 바와 같이, 게이트절연층(203) 및 층간절연층(207)에 사진식각기술을 이용하여 소스 및 드레인 영역이 노출되는 콘택트홀(213)을 형성한다. Thereafter, as shown in FIG. 2J, contact holes 213 are formed in the gate insulating layer 203 and the interlayer insulating layer 207 by exposing the source and drain regions using photolithography.

마지막 단계의 공정으로, 도 2k에 도시된 바와 같이, 소스 및 드레인전극(214)을 형성한다. 상기 공정은, 기판(201) 전체에 걸쳐 도전층과 포토리지스트를 적층한 후 사진식각기술에 의하여 진행되며, 그 결과로 상기 콘택트홀(213)을 통하여 활성층패턴(202a, 202b)의 소스 및 드레인 영역과 접속되는 소스 및 드레인전극(214)이 형성되고, 상기 드레인 전극은 화소전극(212)과 연결된다.In the last step, as shown in Fig. 2K, source and drain electrodes 214 are formed. The process is performed by a photolithography technique after laminating the conductive layer and the photoresist over the entire substrate 201, and as a result, the source of the active layer patterns 202a and 202b through the contact hole 213 and A source and drain electrode 214 is formed to be connected to the drain region, and the drain electrode is connected to the pixel electrode 212.

상기에서 설명한 공정에 의하여 본 발명의 액정표시소자의 구성요소 중 하나인 액정패널의 박막트랜지스터 어레이 기판이 완성된다. 그리고 상기 박막트랜지스터 어레이 기판은 블랙매트릭스, 컬러필터 패턴 및 공통전극 등이 형성된 컬러필터기판과 합착되고, 그 사이에 액정을 충진하여 액정표시소자를 구성하는 액정패널이 완성된다.By the above-described process, the thin film transistor array substrate of the liquid crystal panel, which is one of the components of the liquid crystal display device of the present invention, is completed. The thin film transistor array substrate is bonded to a color filter substrate on which a black matrix, a color filter pattern, a common electrode, and the like are formed, and a liquid crystal panel constituting a liquid crystal display device by filling liquid crystal therebetween is completed.

상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.Many details are set forth in the foregoing description but should be construed as illustrative of preferred embodiments rather than to limit the scope of the invention. Therefore, the invention should not be construed as limited to the embodiments described, but should be determined by equivalents to the appended claims and the claims.

상술한 바와 같이, 본 발명에 따른 액정표시소자의 제조방법은 P형 불순물 도핑 공정과 화소전극 형성 공정이 1개의 포토마스크를 사용하여 진행되므로 활성층패턴 형성, 게이트전극 형성, N형 불순물 도핑, P형 불순물 도핑,화소전극 형성, 소스/드레인전극 형성의 단계에서 총 6개의 포토마스크을 사용하여 박막트랜지스터 어레이 기판을 제작하는 것이 가능하다. 따라서 액정표시소자의 제조비용이 종래기술에 비하여 절감되는 효과를 가지고, 생산수율 향상에도 유리한 효과를 가진다.As described above, in the method of manufacturing the liquid crystal display device according to the present invention, since the P-type impurity doping process and the pixel electrode forming process are performed using one photomask, active layer pattern formation, gate electrode formation, N-type impurity doping, and P It is possible to fabricate a thin film transistor array substrate using a total of six photomasks in the steps of type impurity doping, pixel electrode formation, and source / drain electrode formation. Therefore, the manufacturing cost of the liquid crystal display device is reduced compared to the prior art, it is also advantageous to improve the production yield.

Claims (10)

기판 위에 활성층패턴을 형성하는 단계; Forming an active layer pattern on the substrate; 상기 기판 전면에 게이트절연층을 형성하는 단계; Forming a gate insulating layer on the entire surface of the substrate; 상기 게이트절연층 위에 게이트전극 및 스토리지전극을 형성하는 단계;Forming a gate electrode and a storage electrode on the gate insulating layer; 상기 활성층패턴의 N형 박막트랜지스터 영역에 N형 불순물을 도핑하는 단계;Doping an N-type impurity into an N-type thin film transistor region of the active layer pattern; 상기 게이트전극 및 스토리지전극를 포함한 전면에 층간절연층을 형성하는 단계; Forming an interlayer insulating layer on the entire surface including the gate electrode and the storage electrode; 상기 층간절연층 위에 화소전극이 형성될 영역 및 구동회로 영역이 노출된 제 1차 포토리지스트 패턴을 형성하는 단계;Forming a first photoresist pattern on the interlayer insulating layer to expose a region where a pixel electrode is to be formed and a driving circuit region; 상기 제 1차 포토리지스트 패턴을 마스크로 구동회로 영역에 P형 불순물을 도핑하는 단계;Doping a P-type impurity into a driving circuit region using the first photoresist pattern as a mask; 상기 제 1차 포토리지스트 패턴을 포함하는 기판 위에 도전층을 형성하는 단계;Forming a conductive layer on the substrate including the first photoresist pattern; 상기 도전층 위에 제 2차 포토리지스트를 도포하는 단계;Applying a second photoresist on the conductive layer; 상기 제 2차 포토리지스트를 부분적으로 에싱하여, 화소전극을 형성할 영역에만 제 2차 포토리지스트가 남아 있도록 하는 단계;Partially ashing the second photoresist so that the second photoresist remains only in the region where the pixel electrode is to be formed; 상기 화소전극을 형성할 영역에 남아 있는 제 2차 포토리지스트를 마스크로 상기 도전층을 식각하여 화소전극을 형성하는 단계;Forming a pixel electrode by etching the conductive layer using a second photoresist remaining in a region where the pixel electrode is to be formed as a mask; 상기 제 1차 및 제 2차 포토리지스트를 제거하는 단계; 및Removing the primary and secondary photoresist; And 상기 게이트절연층과 층간절연층에 소스/드레인 콘택트홀을 형성하고 소스/드레인전극을 형성하는 단계를 포함하여 이루어지는 액정표시소자의 제조방법.And forming a source / drain contact hole in the gate insulating layer and the interlayer insulating layer, and forming a source / drain electrode. 제 1항에 있어서, The method of claim 1, 상기 게이트전극과 스토리지전극은 동시에 형성되는 것을 특징으로 하는 액정표시소자의 제조방법.And the gate electrode and the storage electrode are formed at the same time. 제 1항에 있어서, The method of claim 1, 상기 화소전극은 투명한 산화금속으로 구성된 것을 특징으로 하는 액정표시소자의 제조방법.And the pixel electrode is made of a transparent metal oxide. 제 3항에 있어서,The method of claim 3, 상기 투명한 산화금속은 인듐 틴 옥사이드(indium tin oxide)나 인듐 징크 옥사이드(Indium Zinc Oxide)로 구성된 것을 특징으로 하는 액정표시소자의 제조방법.The transparent metal oxide is a method of manufacturing a liquid crystal display device, characterized in that consisting of indium tin oxide or indium zinc oxide (Indium Zinc Oxide). 삭제delete 제 1항에 있어서,The method of claim 1, 상기 도전층은 건식 식각공정에 의하여 식각되는 것을 특징으로 하는 액정표시소자의 제조방법.The conductive layer is a method of manufacturing a liquid crystal display device, characterized in that the etching by a dry etching process. 제 1항에 있어서,The method of claim 1, 상기 도전층은 습식 식각공정에 의하여 식각되는 것을 특징으로 하는 액정표시소자의 제조방법.The conductive layer is a method of manufacturing a liquid crystal display device, characterized in that the etching by the wet etching process. 제 1항에 있어서,The method of claim 1, 제 1차 및 제 2차 포토리지스트를 완전히 제거하는 방법은 에싱공정에 의하여 제거하는 것을 특징으로 하는 액정표시소자의 제조방법.A method of completely removing the first and second photoresist is carried out by an ashing process. 제 1항에 있어서, The method of claim 1, 제 1차 및 제 2차 포토리지스트를 완전히 제거하는 방법은 스트립(strip) 공정에 의하여 제거하는 것을 특징으로 하는 액정표시소자의 제조방법.A method of completely removing the first and second photoresist is performed by a strip process. 제 1항 내지 제 4항, 제 6항 내지 제 9항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 6 to 9, 상기 액정표시소자는 컬러필터 기판이 박막트랜지스터 어레이 기판과 합착되어 형성되는 것을 특징으로 하는 액정표시소자의 제조방법.The liquid crystal display device of claim 1, wherein the color filter substrate is formed by bonding the thin film transistor array substrate.
KR1020050136085A 2005-12-30 2005-12-30 Fabricating method of liquid crystal display device KR101190072B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050136085A KR101190072B1 (en) 2005-12-30 2005-12-30 Fabricating method of liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050136085A KR101190072B1 (en) 2005-12-30 2005-12-30 Fabricating method of liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20070072110A KR20070072110A (en) 2007-07-04
KR101190072B1 true KR101190072B1 (en) 2012-10-12

Family

ID=38507184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050136085A KR101190072B1 (en) 2005-12-30 2005-12-30 Fabricating method of liquid crystal display device

Country Status (1)

Country Link
KR (1) KR101190072B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114779546B (en) * 2022-04-24 2024-03-26 福州京东方光电科技有限公司 Array substrate, preparation method thereof, liquid crystal display panel and display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100339346B1 (en) 1994-07-29 2003-05-17 엘지전자주식회사 Method for fabricating liquid crystal display

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100339346B1 (en) 1994-07-29 2003-05-17 엘지전자주식회사 Method for fabricating liquid crystal display

Also Published As

Publication number Publication date
KR20070072110A (en) 2007-07-04

Similar Documents

Publication Publication Date Title
JP4302347B2 (en) Thin film transistor substrate and manufacturing method thereof
US6300174B1 (en) Liquid crystal panel having a thin film transistor for driver circuit and a method for fabricating thereof
KR100767901B1 (en) Display device
US20080197357A1 (en) Display panel and manufacturing method
US8163606B2 (en) Method of manufacturing liquid crystal display device
KR20050029512A (en) Poly silicon thin film transistor and the fabrication method thereof
US7816193B2 (en) Method for fabricating a pixel structure of a liquid crystal display
US7173675B2 (en) LCD display with contact hole and insulation layer above pixel electrode
KR20050003249A (en) Method of fabricating array substrate for Liquid Crystal Display Device with driving circuit
US20060065894A1 (en) Thin film transistor array panel and manufacturing method thereof
US6558992B2 (en) Method to fabricate flat panel display
US7602454B2 (en) Liquid crystal display and method for fabricating the same
KR101190072B1 (en) Fabricating method of liquid crystal display device
KR20060104219A (en) Array substrate for liquid crystal display device and method of fabricating the same
KR100938886B1 (en) Method of fabricating array substrate for Liquid Crystal Display Device with driving circuit
KR101087750B1 (en) An array substrate for LCD with two type TFT and method of fabrication thereof
KR20060127645A (en) The array substrate with thin film transistor of complementary metal oxide semiconductor and method for fabricating the same
KR100474388B1 (en) Thin Film Transistor Structure and Manufacturing Method
KR101981582B1 (en) Method of fabricating array substrate including driving circuit
KR20040077160A (en) Method of fabricating driving and switching device for liquid crystal display device with driving circuit
KR20080001212A (en) Array substrate for liquid crystal display device with driving circuit and method for fabricating of the same
KR100983592B1 (en) Method For Fabricating The Array Substrate With The Thin Film Transistor Of The Poly-silicon
KR100502340B1 (en) Thin film transistor, manufacturing method thereof and plat pannel display with the TFT
KR101148526B1 (en) Method for fabricating thin film transistor of liquid crystal display device
KR20060104588A (en) Array substrate for liquid crystal display device and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 8