KR101185004B1 - Handwriting input device - Google Patents

Handwriting input device Download PDF

Info

Publication number
KR101185004B1
KR101185004B1 KR20100007218A KR20100007218A KR101185004B1 KR 101185004 B1 KR101185004 B1 KR 101185004B1 KR 20100007218 A KR20100007218 A KR 20100007218A KR 20100007218 A KR20100007218 A KR 20100007218A KR 101185004 B1 KR101185004 B1 KR 101185004B1
Authority
KR
Grant status
Grant
Patent type
Prior art keywords
connection terminal
lead
plurality
pcb
line
Prior art date
Application number
KR20100007218A
Other languages
Korean (ko)
Other versions
KR20110079411A (en )
Inventor
김상식
신재규
이원겸
장진혁
정성관
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Abstract

필기 입력 장치가 개시된다. The handwriting input device is disclosed. 상기 필기 입력 장치는 전압 공급 라인에 접속된 제1접속 단자, 리드아웃 라인, 및 제2접속 단자를 포함하는 PCB; PCB to the handwriting input apparatus includes a first connection terminal, the lead-out line, and a second connection terminal connected to the voltage supply line; 상기 PCB 상부에 노출된 상기 제1접속 단자의 일부와 상기 PCB 상부에 노출된 상기 제2접속 단자의 일부를 접속시키기 위한 도체 박막; Conductive thin film for the portion of the first connection terminal exposed on the upper PCB to connect the portion of the second connection terminal exposed on the upper PCB; 상기 리드아웃 라인을 통하여 입력된 신호가 상기 제2접속 단자로 전송되는 것을 차단하기 위한 블로킹 회로; A blocking circuit for blocking the signal input through the lead-out line is transmitted to the second connection terminal; 및 상기 도체 박막이 찢어지는지 여부에 따라 상기 리드아웃 라인을 통해 출력된 신호로부터 이진 신호를 판별하기 위한 리드 아웃 회로를 포함하며, 상기 블로킹 회로는 상기 리드아웃 라인과 상기 제2접속 단자 사이에 접속된다. And the blocking circuit, comprising: a readout circuit for discriminating a binary signal from a signal output through the lead-out line, depending on whether the conductive thin film is torn echoed is connected between the second connection terminal and the lead-out line do.

Description

필기 입력 장치{Handwriting input device} Handwriting input device handwriting input device {}

본 발명의 실시 예는 필기 입력 장치에 관한 것으로, 보다 상세하게는 집적도를 높일 수 있으며 오동작을 줄일 수 있는 입력 장치에 관한 것이다. Embodiments of the present invention can increase the degree of integration is to be on the handwriting input device, and more particularly relates to an input device that can reduce malfunctions.

최근에 사용자의 필기 입력을 인식하고 이를 디지털 신호로 처리하는 기술이 대두되면서, 상기 필기 입력을 인식하기 위한 인터페이스 기술들이 개발되고 있다. Recently recognize the user's handwriting input in the soybean this technique to process it into a digital signal, an interface technique for recognizing the handwriting have been developed.

사용자의 필기 입력을 인식하는 방법으로는 전자장 센서 보드 방법, 카메라 센서 방법, 전자장 신호 인식 방법, 및 전도성 패널 방법 등이 있다. A method of recognizing a user's handwriting may include electromagnetic sensor board method, the camera sensor method, the electromagnetic field signal recognition method, and a conductive panel method.

상술한 방법들은 사용자가 전용 펜 또는 전용 패널을 이용하여 사용자 필기, 예컨대 글씨, 기호, 또는 그림을 입력하고 입력된 사용자 필기를 인식하거나 또는 사용자가 종래의 입력 장치 위에 종이에 놓고 상기 종이 위에 사용자 필기를 입력하고 입력된 사용자 필기를 인식하는 방법이었다. The above-described method are user written by the user using a dedicated pen or a dedicated panel, such as letters, symbols, or the input picture and recognizes the user input handwriting or the user and placed on a piece of paper on a conventional input device user writing on the paper the input and the input was a way to recognize your handwriting. 이러한 사용자 필기는 값비싼 전용 펜 또는 전용 패널을 필요로 하고 오프라인 데이터가 남지 않는 단점이 있다. These user handwriting has the disadvantage of requiring expensive special pen or a dedicated panel and offline data does not remain.

본 발명은 사용자 필기 입력을 효과적으로 인식하고 불필요한 배선의 수를 감소시켜 집적도를 높일 수 있는 새로운 구조를 갖는 필기 입력 장치와 이의 제조 방법을 제공하는 것이다. The present invention is to provide a handwriting input device, and a method of manufacturing, with a new structure to increase the degree of integration by reducing the number of user handwriting input effectively recognize and this wire.

본 발명의 실시 예에 따른 필기 입력 장치는 전압 공급 라인에 접속된 제1접속 단자, 리드아웃 라인, 및 제2접속 단자를 포함하는 PCB; Handwriting input apparatus according to an embodiment of the invention a PCB including a first connection terminal, the lead-out line, and a second connection terminal connected to the voltage supply line; 상기 PCB 상부에 노출된 상기 제1접속 단자의 일부와 상기 PCB 상부에 노출된 상기 제2접속 단자의 일부를 접속시키기 위한 도체 박막; Conductive thin film for the portion of the first connection terminal exposed on the upper PCB to connect the portion of the second connection terminal exposed on the upper PCB; 상기 리드아웃 라인을 통하여 입력된 신호가 상기 제2접속 단자로 전송되는 것을 차단하기 위한 블로킹 회로; A blocking circuit for blocking the signal input through the lead-out line is transmitted to the second connection terminal; 및 상기 도체 박막이 찢어지는지 여부에 따라 상기 리드아웃 라인을 통해 출력된 신호로부터 이진 신호를 판별하기 위한 리드아웃 회로를 포함하며, 상기 블로킹 회로는 상기 리드아웃 라인과 상기 제2접속 단자 사이에 접속된다. And the blocking circuit, comprising: a readout circuit for discriminating a binary signal from a signal output through the lead-out line, depending on whether the conductive thin film is torn echoed is connected between the second connection terminal and the lead-out line do.

본 발명의 다른 실시 예에 따른 필기 입력 장치는 전압 공급 라인, 제1접속 단자, 리드아웃 라인에 접속된 제2접속 단자를 포함하는 PCB; Handwriting input apparatus according to another embodiment of the present invention, a PCB including a voltage supply line, the first connection terminal, a second connection terminal connected to the readout line; 상기 PCB 상부에 노출된 상기 제1접속 단자의 일부와 상기 PCB 상부에 노출된 상기 제2접속 단자의 일부를 접속시키기 위한 도체 박막; Conductive thin film for the portion of the first connection terminal exposed on the upper PCB to connect the portion of the second connection terminal exposed on the upper PCB; 상기 제1접속 단자를 통하여 입력된 신호가 상기 전압 공급 라인으로 전송되는 것을 차단하기 위한 블로킹 회로; A blocking circuit for blocking the signal input through the first connection terminal is transmitted to the voltage supply line; 및 상기 도체 박막이 찢어지는지 여부에 따라 상기 리드아웃 라인을 통해 출력된 신호로부터 이진 신호를 판별하기 위한 리드아웃 회로를 포함하며, 상기 블로킹 회로는 상기 전압 공급 라인과 상기 제1접속 단자 사이에 접속된다. And the blocking circuit, comprising: a readout circuit for discriminating a binary signal from a signal output through the lead-out line, depending on whether the conductive thin film is torn echoed is connected between the voltage supply line and the first connection terminal do.

상기 블로킹 회로는 다이오드 또는 다이오드-접속된 트랜지스터일 수 있다. The blocking circuit is a diode or a diode-connected transistor may be. 상기 블로킹 회로는 상기 PCB 내에 구현될 수 있다. The blocking circuit can be implemented within the PCB.

삭제 delete

본 발명의 또 다른 실시 예에 따른 필기 입력 장치는 전압 공급 라인에 접속된 제1접속 단자, 리드아웃 라인, 및 제2접속 단자를 포함하는 PCB; Handwriting input apparatus according to still another embodiment of the present invention, a PCB includes a first connection terminal, the lead-out line, and a second connection terminal connected to the voltage supply line; 상기 PCB 상부에 노출된 상기 제1접속 단자의 일부와 상기 PCB 상부에 노출된 상기 제2접속 단자의 일부를 접속시키기 위한 도체 박막; Conductive thin film for the portion of the first connection terminal exposed on the upper PCB to connect the portion of the second connection terminal exposed on the upper PCB; 상기 전압 공급 라인의 전압에 따라 상기 리드아웃 라인과 상기 제2접속 단자의 접속을 제어하기 위한 스위칭 회로; Depending on the voltage of the voltage supply line switching circuit for controlling the second connection of the connection terminal and the lead-out lines; 및 상기 도체 박막이 찢어지는지 여부에 따라 상기 리드아웃 라인을 통해 출력된 신호로부터 이진 신호를 판별하기 위한 리드아웃 회로를 포함하며, 상기 스위칭 회로는 상기 리드아웃 라인과 상기 제2접속 단자 사이에 접속된다. And a lead-out circuit to determine the binary signal from the signal output through the lead-out line, depending on whether the conductive thin film is torn echoed, the switching circuit is connected between the second connection terminal and the lead-out line do.
상기 스위칭 회로는 상기 PCB내에 구현될 수 있다. The switching circuit can be implemented within the PCB.

본 발명의 또 다른 실시 예에 따른 필기 입력 장치는 복수의 전원 공급 라인들, 복수의 리드아웃 라인들, 및 상기 복수의 전원 공급 라인들과 상기 복수의 리드아웃 라인들 사이에 접속된 복수의 단위 입력 셀들을 포함하는 입력 패드; Handwriting input apparatus according to still another embodiment of the present invention, a plurality of power supply lines, a plurality of lead-out lines, and a plurality of units connected between said plurality of lead-out lines and the plurality of power supply lines input pads including the input cell; 제1제어 신호들에 응답하여 상기 복수의 전원 공급 라인들 중에서 선택된 전원 공급 라인으로 제1전압을 공급하기 선택되지 않은 나머지 전원 공급 라인들로 상기 제1전압보다 낮은 제2전압을 공급하기 위한 디코더; The decoder for supplying a second voltage lower than the first voltage to the first control in response to the signal wherein the plurality of power supply lines, the remaining power supply lines that are not selected to provide a first voltage to a selected power supply line from .; 및 제2제어 신호들에 응답하여 상기 복수의 리드아웃 라인들로부터 출력된 신호들 중에서 어느 하나를 선택적으로 출력하기 위한 멀티플렉서를 포함한다. And the it comprises a multiplexer for selectively outputting any one of the signals output by two in response to the control signals from the plurality of lead-out line.
상기 복수의 단위 입력 셀들 각각은 상기 복수의 전원 공급 라인들 중에서 대응되는 전압 공급 라인에 접속된 제1접속 단자, 상기 복수의 리드아웃 라인들 중에서 어느 하나의 리드아웃 라인, 및 제2접속 단자를 포함하는 PCB; Each of the plurality of unit input cells are the first connection terminal, one of the lead-out line, and the second connection terminals from said plurality of lead-out line connected to the voltage supply line corresponding to from among the plurality of power supply lines PCB including; 상기 PCB 상부에 노출된 상기 제1접속 단자의 일부와 상기 PCB 상부에 노출된 상기 제2접속 단자의 일부를 접속시키기 위한 도체 박막; Conductive thin film for the portion of the first connection terminal exposed on the upper PCB to connect the portion of the second connection terminal exposed on the upper PCB; 및 상기 리드아웃 라인을 통하여 입력된 신호가 상기 제2접속 단자로 전송되는 것을 차단하기 위한 블로킹 회로를 포함하며, 상기 복수의 리드아웃 라인들부터 출력된 신호들 각각은 상기 도체 박막이 찢어지는지 여부에 따라 출력되며, 상기 블로킹 회로는 상기 리드아웃 라인과 상기 제2접속 단자 사이에 접속된다. And whether or not the signals input through the lead-out lines and the second connection terminal comprises a blocking circuit for blocking the delivery to each of the outputs from the plurality of lead-out line the signal is that the conductive thin film tearing echoed to be output in accordance with, the blocking circuit is connected between the second connection terminal and the lead-out line.

삭제 delete

삭제 delete

삭제 delete

본 발명의 실시 예에 따른 필기 입력 장치는 사용자 필기 입력을 효과적으로 인식할 수 있고 오동작을 감소시킬 수 있는 효과가 있다. Handwriting input apparatus according to an embodiment of the present invention can efficiently recognize the user handwriting input has the effect of reducing the erroneous operation.

또한, 본 발명의 실시 예에 따른 필기 입력 장치는 불필요한 배선들의 수를 감소시킬 수 있으므로 입력 패드에 배치되는 단위 입력 셀들의 집적도를 높일 수 있다. Further, the handwriting input apparatus according to an embodiment of the present invention can reduce the number of this wire can be increased the degree of integration of the input unit cell disposed on the input pad.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다. A detailed description of each drawing is provided in order to fully understand the drawings referred to in detailed description of the invention.
도 1은 본 발명의 실시 예에 따른 필기 입력 장치의 블락도를 나타낸다. 1 shows a block diagram of a handwriting input apparatus according to an embodiment of the present invention.
도 2는 도 1에 도시된 단위 입력 셀의 회로도의 일 실시 예를 나타낸다. Figure 2 illustrates one embodiment of a circuit diagram of the input unit cell shown in Fig.
도 3은 도 2에 도시된 단위 입력 셀에 대한 II' 방향의 단면도의 일 실시 예를 나타낸다. Figure 3 illustrates one embodiment of a sectional view of II 'direction on the input unit cell shown in Fig.
도 4는 도 2에 도시된 단위 입력 셀에 대한 II' 방향의 단면도의 다른 실시 예를 나타낸다. Figure 4 shows another embodiment of a cross-sectional view of II 'direction on the input unit cell shown in Fig.
도 5는 도 1에 도시된 단위 입력 셀의 회로도의 다른 실시 예를 나타낸다. Figure 5 shows another embodiment of a circuit diagram of the input unit cell shown in Fig.
도 6은 도 5에 도시된 단위 입력 셀의 I-I'방향의 단면도의 일 실시 예를 나타낸다. Figure 6 illustrates one embodiment of a I-I 'cross-sectional view of the direction of the input unit cell shown in Fig.
도 7은 도 5에 도시된 단위 입력 셀의 I-I'방향의 단면도의 다른 실시 예를 나타낸다. Figure 7 shows another embodiment of a I-I 'cross-sectional view of the direction of the input unit cell shown in Fig.
도 8은 도 1에 도시된 단위 입력 셀의 회로도의 또 다른 실시 예를 나타낸다. Figure 8 shows a further embodiment of the circuit diagram of the input unit cell shown in Fig.
도 9는 도 8에 도시된 단위 입력 셀의 I-I'방향의 단면도의 일 실시 예를 나타낸다. Figure 9 illustrates one embodiment of a I-I 'cross-sectional view of the direction of the input unit cell shown in Fig.
도 10은 도 8에 도시된 단위 입력 셀의 I-I'방향의 단면도의 다른 실시 예를 나타낸다. 10 shows another embodiment of a I-I 'cross-sectional view of the direction of the input unit cell shown in Fig.
도 11은 도 1에 도시된 필기 입력 장치를 포함하는 데이터 처리 시스템의 블락도를 나타낸다. 11 shows a block diagram of a data processing system including a handwriting input device shown in Fig.

본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니된다. Herein or specific structural to a functional description will be given on embodiments according to the concepts of the invention disclosed in the application can be illustrated for the purpose of describing the embodiment according to only the concept of the invention, an embodiment according to the concept of the invention examples may be practiced in various forms and should not be construed as limited to the embodiments described herein or applications.

본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. Embodiments in accordance with the concepts of the present invention can add various modifications can have various forms illustrated in the drawings will be described in specific embodiments, detailed herein, or application. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. However, it is to be understood as embracing all that is not intended to limit the embodiments in accordance with the concept of the invention to the specific forms disclosed, included in the spirit and scope of the present invention changes, equivalents and substitutes.

제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. The first and / or the terms of the second or the like can be used in describing various elements, but the above elements shall not be restricted to the above terms. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다. The terms are to be one component only to distinguish from the other components, such concepts are not departing from the scope holding a first component according to the present invention, the second configuration may be referred to as an element, similar to the second component may be named as a first component.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. It understood that when one element is described as being "connected" or "coupled" to another element, but may be directly connected or coupled to the other components, may be other element in between It should be. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. In contrast, when an element is referred to there being "directly connected" to another element or "directly connected", it should be understood that other components in the middle that does not exist. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다. Configuration to be understood similarly also in other words used to describe the relationship between elements, or "between the direct ~" "~ between" and or the "- directly adjacent to" "~ neighboring".

본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. The terms used herein are merely used to describe particular embodiments, and are not intended to limit the present invention. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. Expression in the singular number include a plural forms unless the context clearly indicates otherwise. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. In this specification, the "inclusive" or "gajida" and the terms are staking the features, numbers, steps, operations, elements, parts or geotyiji to be a combination thereof specify the presence, of one or more other features, integers , steps, operations, elements, the presence or addition of parts or combinations thereof and are not intended to preclude.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. Unless otherwise defined, including technical and scientific terms, all terms used herein have the same meaning as commonly understood by one of ordinary skill in the art. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. Any term that is defined in a general dictionary used shall be construed to have the same meaning in the context of the relevant art, unless otherwise defined explicitly in the present specification, not be interpreted to have an idealistic or excessively formalistic meaning no.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. Below, by describing the preferred embodiments of the invention with reference to the accompanying drawings, the present invention will be described in detail.

도 1은 본 발명의 실시 예에 따른 필기 입력 장치의 블락도를 나타낸다. 1 shows a block diagram of a handwriting input apparatus according to an embodiment of the present invention.

도 1을 참조하면, 전자 메모지 또는 E-노트패드(E-notepad)와 같은 필기 입력 장치(10)는 입력 패드(20)를 포함한다. 1, the handwriting input device 10 such as an e-E- Notes or note pad (E-notepad) includes an input pad 20.

PCB 또는 FPCB에 구현될 수 있는 입력 패드(20)는 복수의 단위 입력 셀들(21, 21은 도 2의 21A, 도 5의 21B, 또는 도 8의 21C를 포함함)이 매트릭스 형태로 배열된 어레이를 포함한다. PCB or the input pad 20, which may be implemented on a FPCB includes a plurality of unit input cells (21, 21, including at 21B, or 21C of Figure 8 of Figure 2 of 21A, FIG. 5), the array arranged in a matrix form It includes. 복수의 단위 입력 셀들(21) 각각은 사용자가 입력한 사용자 필기 입력, 예컨대 기호, 도형, 문자, 또는 그림에 대한 입력을 감지할 수 있는 센서 또는 검출기의 기능을 수행한다. Each of the plurality of unit input cells (21) performs the user enters a user input handwriting, for example, symbols, figures, characters, or the function of the sensor or detector that can detect input to the picture.

입력 패드(20)는 복수의 전압 공급 라인들(WL1~WLn), 복수의 리드아웃 라인들(BL1~BLm), 및 복수의 전압 공급 라인들(WL1~WLn)과 복수의 리드아웃 라인들 (BL1~BLm) 사이에 접속된 복수의 단위 입력 셀들(21)을 포함한다. Input pad 20 includes a plurality of voltage supply lines (WL1 ~ WLn), the plurality of lead-out lines (BL1 ~ BLm), and a plurality of voltage supply lines (WL1 ~ WLn) and a plurality of lead-out lines ( include ~ BL1 BLm), the plurality of unit input cells 21 are connected between.

복수의 전압 공급 라인들(WL1~WLn)과 복수의 리드아웃 라인들(BL1~BLm)은 PCB 내에 구현될 수 있다. A plurality of voltage supply lines (WL1 ~ WLn) and a plurality of lead-out lines (BL1 BLm ~) may be implemented within the PCB. 또한, 실시 예에 따라 복수의 전압 공급 라인들 (WL1~WLn)과 복수의 리드아웃 라인들(BL1~BLm)은 반도체 기판 내에 형성될 수 있다. Further, a plurality of voltage supply lines in accordance with embodiments (WL1 ~ WLn) and a plurality of lead-out lines (BL1 BLm ~) may be formed in the semiconductor substrate.

실시 예에 따라 입력 장치(10)는 제1선택 회로(30)와 제2선택 회로(60)를 더 포함할 수 있다. Following the example input device 10 may further comprise a first selecting circuit 30 and the second selection circuit 60. 제1선택 회로(30)와 제2선택 회로(60)는 입력 패드(20)와 서로 분리된 형태로 구현될 수 있다. The first selection circuit 30 and the second selection circuit 60 can be implemented in a separate form each other and the input pad 20.

제1선택 회로(30)는 컨트롤러(50)로부터 출력된 제1선택 신호들(X-ADD)에 응답하여 복수의 전압 공급 라인들(WL1~WLn) 중에서 어느 하나를 선택하여 소정의 전압을 공급할 수 있다. A first selection circuit 30 to supply a predetermined voltage to select one of the plurality of voltage supply lines (WL1 ~ WLn) in response to a first select signal (X-ADD) output from the controller 50 can.

예컨대, 제1선택 회로(30)는 선택된 하나의 전압 공급 라인으로 제1전압(예컨대, 3.3V)를 공급하고 선택되지 않은 복수의 전압 공급 라인들로는 제2전압(예컨대, 접지 전압)을 공급할 수 있다. For example, can supply the first selection circuit 30 includes a first voltage (e.g., 3.3V), and supplies the plurality of voltage supply lines include a second voltage (e.g., ground voltage) is not selected in the selected one of the voltage supply line have.

예컨대, 제1선택 회로(30)가 복수의 전압 공급 라인들(WL1~WLn) 중에서 i번째 전압 공급 라인으로 제1전압을 공급할 때 제1선택 회로(30)는 상기 i번째 전압 공급 라인을 제외한 나머지 복수의 전압 공급 라인들로 제2전압을 공급할 수 있다. For example, the first selection circuit 30 has a plurality of voltage supply lines (WL1 ~ WLn) from the first selection circuit 30 to supply the first voltage to the i-th voltage supply lines other than the i-th voltage supply line to the rest of the plurality of voltage supply lines may supply a second voltage.

제1선택 회로(30)에 의하여 복수의 전압 공급 라인들(WL1~WLn) 각각이 순차적으로 선택될 수 있다. The each of the plurality of voltage supply lines by the first selection circuit (30) (WL1 ~ WLn) can be selected in sequence.

실시 예에 따라, 제1선택 회로(30)는 제1선택 신호들(X-ADD)을 디코딩하여 디코딩 결과에 따라 제1전압과 제2전압을 출력할 수 있는 디코더로 구현될 수 있다. According to an embodiment, the first selection circuit 30 may be implemented by decoding a first select signal (X-ADD) to a decoder that can output the first voltage and the second voltage according to the decoded result. 다른 실시 예에 따라, 제1선택 회로(30)는 디멀티플렉서로 구현될 수 있다. According to another embodiment, the first selection circuit 30 may be implemented as a demultiplexer. 이 경우, 상기 디멀티플렉서는 제1선택 신호들(X-ADD)에 응답하여 제1전압을 선택된 전압 공급 라인으로 공급할 수 있다. In this case, the demultiplexer is capable of supplying a first voltage to a selected supply voltage line in response to a first select signal (X-ADD).

실시 예에 따라, 입력 장치(10)는 컨트롤러(50)의 제어 하에 복수의 전압 공급 라인들(WL1~WLn) 각각으로 전압을 공급하기 위한 전압 발생기(40)를 더 포함할 수 있다. According to the embodiment, the input device 10 may further include a voltage generator 40 for supplying a voltage to a plurality of voltage supply lines (WL1 ~ WLn), each under the control of the controller 50. 제1선택 회로(30)는 전압 발생기(40)에 의하여 생성된 제1전압 또는 제2전압을 제1선택 신호들(X-ADD)에 따라 복수의 전압 공급 라인들(WL1~WLn) 각각으로 공급할 수 있다. Claim the first selection circuit 30 is a voltage generator (40), a plurality of voltage supply according to the first voltage or the second voltage generated by the first select signal (X-ADD) lines (WL1 ~ WLn) each It can offer.

제2선택 회로(60)는 컨트롤러(50)로부터 출력된 제2선택 신호들(Y-ADD)에 응답하여 복수의 리드아웃 라인들(BL1~BLm)로부터 출력된 신호들을 순차적으로 출력할 수 있다. The second selection circuit 60 can output the signals output from the plurality of lead-out lines (BL1 ~ BLm) in sequence in response to the first of two selection signals (Y-ADD) output from the controller 50 . 예컨대, 제2선택 회로(60)는 멀티플렉서 또는 디이얼라이저로 구현될 수 있다. For example, the second selection circuit 60 can be implemented as a multiplexer or de-dial riser. 실시 예에 따라 제2선택 회로(60)는 입력 패드(20)의 내부 또는 외부에 구현될 수 있다. According to an embodiment the second selection circuit 60 may be implemented inside or outside of the input pad 20.

제2선택 회로(60)는 복수의 리드아웃 라인들(BL1~BLm)로부터 출력된 신호들을 감지 증폭할 수 있는 리드아웃 회로로 구현될 수 있다. The second selection circuit 60 can be implemented in a readout circuit capable of detecting the amplified signals output from the plurality of lead-out lines (BL1 BLm ~).

제2선택 회로(60)는 각각의 리드아웃 라인(BL1~BLm)으로부터 출력된 신호를 증폭하기 위한 각각의 증폭기를 더 포함할 수 있다. A second selection circuit 60 may further include a respective amplifier for amplifying a signal output from each of the lead-out lines (BL1 BLm ~). 또한, 제2선택 회로(60)는 상기 각각의 증폭기로부터 출력된 각각의 증폭된 신호를 각각의 디지털 신호로 변환하기 위한 각각의 아날로그-디지털 회로를 더 포함할 수 있다. Also, the second selection circuit 60 each analog for converting the amplified signal of the respective output from the respective amplifiers to respective digital signal may further include a digital circuit.

다른 실시 예에 따라 제2선택 회로(60)는 각각의 리드아웃 라인(BL1~BLm)으로부터 출력된 신호를 아날로그-디지털 변환하기 위한 각각의 아날로그-디지털 변환기를 포함할 수 있다. Second selection according to another embodiment of the circuit 60 is an analog of a signal output from each of the lead-out lines (BL1 BLm ~) - may include a digital converter, wherein each analog to digital conversion.

도 2는 도 1에 도시된 단위 입력 셀의 회로도의 일 실시 예를 나타낸다. Figure 2 illustrates one embodiment of a circuit diagram of the input unit cell shown in Fig.

도 2를 참조하면, 단위 입력 셀(21A)은 리드아웃 라인(BLj)과 제2접속 단자 (22-2) 사이에 형성된 블로킹 회로(25)를 포함한다. 2, the input unit cell (21A) includes a blocking circuit (25) formed between the lead-out line (BLj) and a second connection terminal 22-2.

블로킹 회로(25)는 리드아웃 라인(BLj)의 신호, 예컨대 다른 전압 공급 라인을 통하여 입력된 신호 또는 노이즈가 찢어지지 않은 도체 박막(23)을 통하여 전압 공급 라인(WLi; 110)에 영향을 주는 것을 차단하기 위한 기능을 수행한다. Blocking circuit 25 is a lead-out line signal, for example a voltage supply line via a signal or a conductive thin film 23, the noise is not to tear input through the other voltage supply line (BLj); affecting (WLi 110) It performs a function for blocking. 실시 예에 따라 블로킹 회로(25)는 다이오드 또는 다이오드 접속된 트랜지스터로 구현될 수 있다. According to an embodiment the blocking circuit 25 may be implemented as a diode or a diode-connected transistor.

도 3은 도 2에 도시된 단위 입력 셀에 대한 II' 방향의 단면도의 일 실시 예를 나타낸다. Figure 3 illustrates one embodiment of a sectional view of II 'direction on the input unit cell shown in Fig. 도 2와 도 3을 참조하면, 복수의 층들로 구현되는 PCB(100)의 내부에는 제1도선(또는 전압 공급 라인; 110)과 제2도선(또는 리드아웃 라인; 120)이 형성된다. When 2 and 3, the inside of the first lead of the PCB (100) formed in a plurality of layers (or supply voltage line) 110 and the second lead (or the lead-out line 120) it is formed. 제1도선(110)과 제2도선(120)은 PCB(100)내에서 동일한 층 또는 서로 다른 층에 형성될 수 있다. A first wire 110 and second wire 120 may be formed in the same layer or on different layers within the PCB (100). 이 경우, 제1도선(110)과 제2도선(120)은 서로 절연된다. In this case, the first conductive wire 110 and second wire 120 are insulated from each other.

제1접속 단자(22-1), 예컨대 제1비아는 전압 공급 라인(110)에 전기적으로 접속된다. First connection terminals 22-1, for example, the first vias is electrically connected to the voltage supply line 110. 블로킹 회로(25)는 제2접속 단자(22-2), 예컨대 제2비아와 리드아웃 라인(120) 사이에 전기적으로 접속된다. Blocking circuit 25 is electrically connected between the second connection terminals 22-2, for example, a second via and a lead-out line 120.

도체 박막(23)은 각 노출 부분(22-3과 22-4)을 전기적으로 접속한다. Conductor thin film 23 is electrically connected to the respective exposed portions (22-3 and 22-4).

블로킹 회로(25)는 제2도선(120)을 통하여 입력된 신호가 제2접속 단자(22-2)로 흘러들어가는 것을 방지한다. A blocking circuit (25) prevents the signal input through the second lead 120 flows into the second connection terminal 22-2. 블로킹 회로(25)는 PCB(100) 내부에 구현될 수 있다. Blocking circuit 25 may be implemented within the PCB (100).

도 4는 도 2에 도시된 단위 입력 셀에 대한 II' 방향의 단면도의 다른 실시 예를 나타낸다. Figure 4 shows another embodiment of a cross-sectional view of II 'direction on the input unit cell shown in Fig. 도 2와 도 4를 참조하면, 복수의 층들로 구현되는 PCB(100)의 내부에는 제1도선(110)과 제2도선(120)이 형성된다. FIG. 2 and 4, the inside of the first lead 110 and second lead 120 of the PCB (100) formed in a plurality of layers is formed. 제1도선(110)과 제2도선(120)은 PCB(100)내에서 동일한 층 또는 서로 다른 층에 형성될 수 있다. A first wire 110 and second wire 120 may be formed in the same layer or on different layers within the PCB (100).

제1접속 단자(22-1), 예컨대 제1비아는 전압 공급 라인(110)에 전기적으로 접속된다. First connection terminals 22-1, for example, the first vias is electrically connected to the voltage supply line 110. 블로킹 회로(25)는 제2접속 단자(22-2), 예컨대 제2비아와 리드아웃 라인에 접속된다. Blocking circuit 25 is connected to the second connection terminals 22-2, for example, a second via and a lead-out line. 즉, 블로킹 회로(25)는 PCB(100) 외부에 구현될 수 있다. That is, the blocking circuit 25 may be implemented on an external PCB (100).

따라서, 리드아웃 라인을 통하여 입력된 신호가 제2접속 단자(22-2)로 유입되는 것을 방지한다. Thus, to prevent that the signal input through the lead-out line that flows into the second connection terminal 22-2.

도 5는 도 1에 도시된 단위 입력 셀의 회로도의 다른 실시 예를 나타내고, 도 6은 도 5에 도시된 단위 입력 셀의 I-I'방향의 단면도의 일 실시 예를 나타내고, 도 7은 도 5에 도시된 단위 입력 셀의 I-I'방향의 단면도의 다른 실시 예를 나타낸다. Figure 5 shows another embodiment of a circuit diagram of a unit of the input cell shown in Figure 1, Figure 6 shows one embodiment of a I-I 'cross-sectional view of the direction of the unit input cell shown in Figure 5, Figure 7 is a It shows another embodiment of a I-I 'cross-sectional view of the direction of the input unit cell shown in Fig. 도 5부터 도 7을 참조하면, 단위 입력 셀(21B)은 전압 공급 라인(WLi)과 제1접속 단자(22-1) 사이에 형성된 블로킹 회로(27)를 포함한다. If from Fig. 5 to Fig. 7, the cell input unit (21B) comprises a blocking circuit (27) formed between the voltage supply lines (WLi) and a first connection terminal 22-1.

블로킹 회로(27)는 도체 박막(23)과 제1접속 단자(22-1)를 통하여 입력된 신호가 전압 공급 라인에 영향을 미치는 것을 차단한다. Blocking circuit 27 blocks the signal input through the conductive thin film 23 and the first connection terminals 22-1 to affect the voltage supply line.

도 6에 도시된 바와 같이 블로킹 회로(27)는 PCB(100) 내부에 구현될 수 있고 도 7에 도시된 바와 같이 블로킹 회로(27)는 PCB(100) 외부에 구현될 수 있다. The blocking circuit 27 as shown in Figure 6 may be implemented within the PCB (100) and the blocking circuit 27 as shown in Figure 7 may be implemented in an external PCB (100).

도 8은 도 1에 도시된 단위 입력 셀의 회로도의 또 다른 실시 예를 나타내고, 도 9는 도 8에 도시된 단위 입력 셀의 I-I'방향의 단면도의 일 실시 예를 나타내고, 도 10은 도 8에 도시된 단위 입력 셀의 I-I'방향의 단면도의 다른 실시 예를 나타낸다. 8 is a circuit diagram of the unit of the input cell shown in Figure 1 also indicates an alternative embodiment, Figure 9 illustrates one embodiment of a I-I 'cross-sectional view of the direction of the unit type cell shown in FIG. 8, FIG. 10 other embodiments of the I-I 'cross-sectional view of the direction of the input unit cell shown in FIG. 8 shows an example.

도 8부터 도 10에 도시된 바와 같이, 트랜지스터로 구현될 수 있는 블로킹 회로(27)는 전압 공급 라인(110)으로 공급되는 전압 레벨에 따라 리드아웃 라인 (120)과 제2접속 단자(22-2)의 접속을 스위칭할 수 있다. As shown in Figure 8 from Figure 10, the blocking circuit 27, which may be implemented as a transistor has a voltage supply line 110 to the lead-out line 120 and the second connection terminal (22-according to the voltage level supplied 2) it is possible to switch the connection.

예컨대, 전압 공급 라인 (110)으로 공급되는 전압이 제1전압일 때 블로킹 회로(27)는 리드아웃 라인 (120)과 제2접속 단자(22-2)를 접속시키고, 전압 공급 라인 (110)으로 공급되는 전압이 제2전압, 예컨대 접지 전압일 때 블로킹 회로(27)는 리드아웃 라인(120)과 제2접속 단자(22-2)를 분리한다. For example, the voltage supply line 110 voltage is the first voltage when one blocking circuit 27 is supplied to and connecting the lead-out line 120 and the second connection terminals 22-2, the voltage supply line 110 when the voltage to be supplied to be a second voltage, e.g., ground voltage blocking circuit 27 separates the read-out line 120 and the second connection terminal 22-2.

블로킹 회로(27)는 PCB(100) 내부에 구현될 수 있고(도 9) PCB(100) 외부에 구현될 수 있다(도 10). Blocking circuit 27 may be implemented within the PCB (100) and implemented on the outside (Fig. 9), PCB (100) (Fig. 10).

도 11은 도 1에 도시된 필기 입력 장치를 포함하는 데이터 처리 시스템의 블락도를 나타낸다. 11 shows a block diagram of a data processing system including a handwriting input device shown in Fig. 도 1부터 도 11을 참조하면, 데이터 처리 시스템(200)은 버스 (201)에 접속된 필기 입력 장치(10)와 마이크로프로세서(210)를 포함한다. If from Fig 11, the data processing system 200 includes a handwriting input device 10 and a microprocessor (210) connected to the bus 201. The

마이크로프로세서(210)는 필기 입력 장치(10)의 동작을 제어할 수 있다. The microprocessor 210 can control the operation of the handwriting input device 10. 예컨대, 마이크로프로세서(210)는 필기 입력 장치(10)를 사용자 필기 입력을 대기하는 스텐바이 상태로 진입시키거나 또는 상기 사용자에 의하여 필기 입력 장치(10)로 입력된 글씨 또는 그림에 상응하는 데이터를 검출하고 검출 결과를 메모리(220)에 저장할 수 있다. For example, the microprocessor 210 data corresponding to the handwriting input device to enter a 10 in the standby state waiting for a user handwriting input or a text or a picture input by handwriting on the input device 10 by the user It can detect and store the detection result in the memory 220.

시스템(200)은 인터페이스(230)를 더 포함할 수 있다. The system 200 may further include an interface 230.

인터페이스(230)가 디스플레이 장치로 구현될 때, 상기 디스플레이 장치는 마이크로프로세서(210)의 제어 하에 필기 입력 장치(10) 또는 메모리(220)로부터 출력되는 데이터를 디스플레이할 수 있다. When interface 230 is implemented as a display device, the display device may display the data output from the handwriting input device 10 or the memory 220 under the control of microprocessor 210.

실시 예에 따라 인터페이스(230)가 무선 송신 모듈로 구현될 때, 상기 무선 송신 모듈은 마이크로프로세서(210)의 제어 하에 필기 입력 장치(10) 또는 메모리 (220)로부터 출력되는 데이터를 무선 통신 프로토콜에 상응하는 무선 데이터로 변환한 후 변환된 데이터를 호스트 또는 리더로 전송할 수 있다. When, in accordance with an embodiment the interface 230 is implemented as a radio transmission module, the wireless transmission module is the data output from the handwriting input device 10 or the memory 220 under the control of the microprocessor 210 to the radio communication protocol, then converted to the corresponding wireless data that can transmit the converted data to the host or reader. 데이터 처리 시스템(200)은 컴퓨터 시스템 또는 무선 통신 시스템으로 구현될 수 있다. Data processing system 200 may be implemented in a computer system or a wireless communication system.

도 1에 도시된 바와 같이 제2선택 회로(60)를 사용하여 입력 패드(20)로부터 출력된 신호들을 시리얼라이즈시키고 시리얼라이즈된 신호를 마이크로프로세서 (210)로 전송하는 경우 필기 입력 장치(10)와 마이크로프로세서(210) 사이에 접속되는 배선의 수는 입력 패드(20)로부터 출력된 신호들을 병렬로 마이크로프로세서 (210)로 전송하는 경우의 배선들이 수보다 감소한다. A first handwriting input apparatus 10. If the second selection by using the circuit 60, and serialized and the output signal from the input pad 20 transmits the serialized signals to the microprocessor 210, as shown in Figure 1 the number of wires connected between the microprocessor 210 and the wiring are reduced than in the case of transmitting to the microprocessor 210 in parallel with the signal output from the input pad 20.

본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. The present invention has been described for the embodiment shown in the drawings as it will be understood that s only, and those skilled in the art from available various modifications and equivalent other embodiments this being exemplary. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다. Therefore, the true technical protection scope of the invention as defined by the technical spirit of the appended claims registration.

10: 입력 장치 20: 패드 10: input device 20: pad
30: 로우 디코더 40: 전압 발생기 30: the row decoder 40: voltage generator
50: 컨트롤러 60: 리드아웃 회로 50: controller 60: readout circuit
210: 마이크로프로세서 220: 메모리 210: a microprocessor 220: memory
230: 인터페이스 230: Interface

Claims (11)

  1. 전압 공급 라인에 접속된 제1접속 단자, 리드아웃 라인, 및 제2접속 단자를 포함하는 PCB; A first connection terminal, the PCB comprising a lead-out line, and a second connection terminal connected to the voltage supply line;
    상기 PCB 상부에 노출된 상기 제1접속 단자의 일부와 상기 PCB 상부에 노출된 상기 제2접속 단자의 일부를 접속시키기 위한 도체 박막; Conductive thin film for the portion of the first connection terminal exposed on the upper PCB to connect the portion of the second connection terminal exposed on the upper PCB;
    상기 리드아웃 라인을 통하여 입력된 신호가 상기 제2접속 단자로 전송되는 것을 차단하기 위한 블로킹 회로; A blocking circuit for blocking the signal input through the lead-out line is transmitted to the second connection terminal; And
    상기 도체 박막이 찢어지는지 여부에 따라 상기 리드아웃 라인을 통해 출력된 신호로부터 이진 신호를 판별하기 위한 리드아웃 회로를 포함하며, Depending on whether the conductive thin film is torn echoed includes a readout circuit for discriminating a binary signal from a signal output through the lead-out line,
    상기 블로킹 회로는 상기 리드아웃 라인과 상기 제2접속 단자 사이에 접속되는 필기 입력 장치. The blocking circuit is handwriting input apparatus that is connected between the second connection terminal and the lead-out line.
  2. 전압 공급 라인, 제1접속 단자, 리드아웃 라인에 접속된 제2접속 단자를 포함하는 PCB; PCB including a voltage supply line, the first connection terminal, a second connection terminal connected to the readout line;
    상기 PCB 상부에 노출된 상기 제1접속 단자의 일부와 상기 PCB 상부에 노출된 상기 제2접속 단자의 일부를 접속시키기 위한 도체 박막; Conductive thin film for the portion of the first connection terminal exposed on the upper PCB to connect the portion of the second connection terminal exposed on the upper PCB;
    상기 제1접속 단자를 통하여 입력된 신호가 상기 전압 공급 라인으로 전송되는 것을 차단하기 위한 블로킹 회로; A blocking circuit for blocking the signal input through the first connection terminal is transmitted to the voltage supply line; And
    상기 도체 박막이 찢어지는지 여부에 따라 상기 리드아웃 라인을 통해 출력된 신호로부터 이진 신호를 판별하기 위한 리드아웃 회로를 포함하며, Depending on whether the conductive thin film is torn echoed includes a readout circuit for discriminating a binary signal from a signal output through the lead-out line,
    상기 블로킹 회로는 상기 전압 공급 라인과 상기 제1접속 단자 사이에 접속되는 필기 입력 장치. The blocking circuit is handwriting input device connected between said voltage supply line and the first connection terminal.
  3. 제1항 또는 제2항에 있어서, 상기 블로킹 회로는 다이오드 또는 다이오드-접속된 트랜지스터인 필기 입력 장치. The method of claim 1 or claim 2, wherein the blocking circuit is a diode or a diode-connected transistor of handwriting input device.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다. Claim 4 is set when the registration fee has been paid to give up.
    제1항 또는 제2항에 있어서, 상기 블로킹 회로는 상기 PCB 내에 구현되는 필기 입력 장치. The method of claim 1 or claim 2, wherein the blocking circuit is handwriting input device is implemented within the PCB.
  5. 삭제 delete
  6. 전압 공급 라인에 접속된 제1접속 단자, 리드아웃 라인, 및 제2접속 단자를 포함하는 PCB; A first connection terminal, the PCB comprising a lead-out line, and a second connection terminal connected to the voltage supply line;
    상기 PCB 상부에 노출된 상기 제1접속 단자의 일부와 상기 PCB 상부에 노출된 상기 제2접속 단자의 일부를 접속시키기 위한 도체 박막; Conductive thin film for the portion of the first connection terminal exposed on the upper PCB to connect the portion of the second connection terminal exposed on the upper PCB;
    상기 전압 공급 라인의 전압에 따라 상기 리드아웃 라인과 상기 제2접속 단자의 접속을 제어하기 위한 스위칭 회로; Depending on the voltage of the voltage supply line switching circuit for controlling the second connection of the connection terminal and the lead-out lines; And
    상기 도체 박막이 찢어지는지 여부에 따라 상기 리드아웃 라인을 통해 출력된 신호로부터 이진 신호를 판별하기 위한 리드아웃 회로를 포함하며, Depending on whether the conductive thin film is torn echoed includes a readout circuit for discriminating a binary signal from a signal output through the lead-out line,
    상기 스위칭 회로는 상기 리드아웃 라인과 상기 제2접속 단자 사이에 접속되는 필기 입력 장치. The switching circuit handwriting input apparatus that is connected between the second connection terminal and the lead-out line.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다. Claim 7 is set when the registration fee has been paid to give up.
    제6항에 있어서, 상기 스위칭 회로는 상기 PCB내에 구현되는 필기 입력 장치. The method of claim 6, wherein the switching circuit includes a handwriting input device, to be implemented within the PCB.
  8. 복수의 전원 공급 라인들, 복수의 리드아웃 라인들, 및 상기 복수의 전원 공급 라인들과 상기 복수의 리드아웃 라인들 사이에 접속된 복수의 단위 입력 셀들을 포함하는 입력 패드; Input pad including a plurality of power supply lines, a plurality of lead-out lines, and a plurality of unit cells connected between the input of said plurality of lead-out lines and the plurality of power supply lines;
    제1제어 신호들에 응답하여 상기 복수의 전원 공급 라인들 중에서 선택된 전원 공급 라인으로 제1전압을 공급하기 선택되지 않은 나머지 전원 공급 라인들로 상기 제1전압보다 낮은 제2전압을 공급하기 위한 디코더; The decoder for supplying a second voltage lower than the first voltage to the first control in response to the signal wherein the plurality of power supply lines, the remaining power supply lines that are not selected to provide a first voltage to a selected power supply line from .; And
    제2제어 신호들에 응답하여 상기 복수의 리드아웃 라인들로부터 출력된 신호들 중에서 어느 하나를 선택적으로 출력하기 위한 멀티플렉서를 포함하며, 2 and in response to the control signals comprises a multiplexer for selectively outputting any one of the signals output from the plurality of readout lines,
    상기 복수의 단위 입력 셀들 각각은, Each of the plurality of unit cells is input,
    상기 복수의 전원 공급 라인들 중에서 대응되는 전압 공급 라인에 접속된 제1접속 단자, 상기 복수의 리드아웃 라인들 중에서 어느 하나의 리드아웃 라인, 및 제2접속 단자를 포함하는 PCB; PCB including a first connection terminal, one of the lead-out line, and the second connection terminals from said plurality of lead-out line connected to the voltage supply line corresponding to from among the plurality of power supply lines;
    상기 PCB 상부에 노출된 상기 제1접속 단자의 일부와 상기 PCB 상부에 노출된 상기 제2접속 단자의 일부를 접속시키기 위한 도체 박막; Conductive thin film for the portion of the first connection terminal exposed on the upper PCB to connect the portion of the second connection terminal exposed on the upper PCB; And
    상기 리드아웃 라인을 통하여 입력된 신호가 상기 제2접속 단자로 전송되는 것을 차단하기 위한 블로킹 회로를 포함하며, Comprises a blocking circuit for blocking the signal input through the lead-out line is transmitted to the second connection terminal,
    상기 복수의 리드아웃 라인들부터 출력된 신호들 각각은 상기 도체 박막이 찢어지는지 여부에 따라 출력되며, Each of the outputs from the plurality of lead-out line the signal is output, depending on whether the conductive thin film is torn echoed,
    상기 블로킹 회로는 상기 리드아웃 라인과 상기 제2접속 단자 사이에 접속되는 필기 입력 장치. The blocking circuit is handwriting input apparatus that is connected between the second connection terminal and the lead-out line.



  9. 삭제 delete
  10. 삭제 delete
  11. 삭제 delete
KR20100007218A 2009-12-31 2010-01-27 Handwriting input device KR101185004B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20090135393 2009-12-31
KR1020090135393 2009-12-31

Publications (2)

Publication Number Publication Date
KR20110079411A true KR20110079411A (en) 2011-07-07
KR101185004B1 true KR101185004B1 (en) 2012-10-02

Family

ID=44918792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20100007218A KR101185004B1 (en) 2009-12-31 2010-01-27 Handwriting input device

Country Status (1)

Country Link
KR (1) KR101185004B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060158041A1 (en) 1999-01-19 2006-07-20 Caldwell David W Touch switches and practical applications therefor
US20090159901A1 (en) 2007-12-19 2009-06-25 Sony Corporation Display
US20090161051A1 (en) 2007-12-19 2009-06-25 Sony Corporation Display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060158041A1 (en) 1999-01-19 2006-07-20 Caldwell David W Touch switches and practical applications therefor
US20090159901A1 (en) 2007-12-19 2009-06-25 Sony Corporation Display
US20090161051A1 (en) 2007-12-19 2009-06-25 Sony Corporation Display device

Also Published As

Publication number Publication date Type
KR20110079411A (en) 2011-07-07 application

Similar Documents

Publication Publication Date Title
US5463210A (en) IC card reader
US7290323B2 (en) Method for manufacturing sensing devices to image textured surfaces
US5805498A (en) Nonvolatile semiconductor memory device having a sense amplifier coupled to memory cell strings with reduced number of selection transistors
US6271587B1 (en) Connection arrangement for enbaling the use of identical chips in 3-dimensional stacks of chips requiring address specific to each chip
US6857038B2 (en) Common connector for memory cards and switching arbitration method for shared pins of a connector
US20080126658A1 (en) Inlayed flash memory module
US20060085583A1 (en) Multi-functional integrated circuit card module with a mixed interface
US20060000914A1 (en) Memory card capable of wireless transmission
US6402032B1 (en) Integrated smart card reader and computer input/output IC system
US20080301349A1 (en) Semiconductor Memory Arrangement
US7072201B2 (en) Memory module
US20140241595A1 (en) Integrated Finger Print Sensor
US6469327B1 (en) Semiconductor device with efficiently arranged pads
US20080191338A1 (en) Semiconductor memory device, memory device support and memory module
US6725291B2 (en) Detection method used in adaptor capable of inserting various kinds of memory cards
US20040064628A1 (en) Improved backplane with an accelerated graphic port in industrial computer
US20070145154A1 (en) Interface for a removable electrical card
US20090224822A1 (en) Structure and method for coupling signals to and/or from stacked semiconductor dies
US6327206B2 (en) Semiconductor memory device including serial/parallel conversion circuit
US20130307793A1 (en) Touch Screen Panel
US6453421B1 (en) Processor system with power supply selection mechanism
US20060098016A1 (en) Motherboard
US20080285776A1 (en) Audio interface device and method
US20080126588A1 (en) Memory card
JPH06333103A (en) Ic card

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150826

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee