KR101185004B1 - Handwriting input device - Google Patents
Handwriting input device Download PDFInfo
- Publication number
- KR101185004B1 KR101185004B1 KR1020100007218A KR20100007218A KR101185004B1 KR 101185004 B1 KR101185004 B1 KR 101185004B1 KR 1020100007218 A KR1020100007218 A KR 1020100007218A KR 20100007218 A KR20100007218 A KR 20100007218A KR 101185004 B1 KR101185004 B1 KR 101185004B1
- Authority
- KR
- South Korea
- Prior art keywords
- connection terminal
- lead
- pcb
- line
- circuit
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- User Interface Of Digital Computer (AREA)
Abstract
필기 입력 장치가 개시된다. 상기 필기 입력 장치는 전압 공급 라인에 접속된 제1접속 단자, 리드아웃 라인, 및 제2접속 단자를 포함하는 PCB; 상기 PCB 상부에 노출된 상기 제1접속 단자의 일부와 상기 PCB 상부에 노출된 상기 제2접속 단자의 일부를 접속시키기 위한 도체 박막; 상기 리드아웃 라인을 통하여 입력된 신호가 상기 제2접속 단자로 전송되는 것을 차단하기 위한 블로킹 회로; 및 상기 도체 박막이 찢어지는지 여부에 따라 상기 리드아웃 라인을 통해 출력된 신호로부터 이진 신호를 판별하기 위한 리드 아웃 회로를 포함하며, 상기 블로킹 회로는 상기 리드아웃 라인과 상기 제2접속 단자 사이에 접속된다.A handwriting input device is disclosed. The handwriting input device may include: a PCB including a first connection terminal, a lead-out line, and a second connection terminal connected to a voltage supply line; A conductive thin film for connecting a portion of the first connection terminal exposed on the PCB and a portion of the second connection terminal exposed on the PCB; A blocking circuit for blocking transmission of a signal input through the readout line to the second connection terminal; And a lead out circuit for discriminating a binary signal from a signal output through the lead out line according to whether the conductor thin film is torn, wherein the blocking circuit is connected between the lead out line and the second connection terminal. do.
Description
본 발명의 실시 예는 필기 입력 장치에 관한 것으로, 보다 상세하게는 집적도를 높일 수 있으며 오동작을 줄일 수 있는 입력 장치에 관한 것이다.Embodiments of the present invention relate to a handwriting input device, and more particularly, to an input device capable of increasing integration and reducing malfunction.
최근에 사용자의 필기 입력을 인식하고 이를 디지털 신호로 처리하는 기술이 대두되면서, 상기 필기 입력을 인식하기 위한 인터페이스 기술들이 개발되고 있다.Recently, as a technology for recognizing a user's handwriting input and processing it as a digital signal has emerged, interface technologies for recognizing the handwriting input have been developed.
사용자의 필기 입력을 인식하는 방법으로는 전자장 센서 보드 방법, 카메라 센서 방법, 전자장 신호 인식 방법, 및 전도성 패널 방법 등이 있다.Methods of recognizing a user's handwriting input include an electromagnetic sensor board method, a camera sensor method, an electromagnetic signal recognition method, and a conductive panel method.
상술한 방법들은 사용자가 전용 펜 또는 전용 패널을 이용하여 사용자 필기, 예컨대 글씨, 기호, 또는 그림을 입력하고 입력된 사용자 필기를 인식하거나 또는 사용자가 종래의 입력 장치 위에 종이에 놓고 상기 종이 위에 사용자 필기를 입력하고 입력된 사용자 필기를 인식하는 방법이었다. 이러한 사용자 필기는 값비싼 전용 펜 또는 전용 패널을 필요로 하고 오프라인 데이터가 남지 않는 단점이 있다. The methods described above may be performed by a user using a dedicated pen or a dedicated panel, for example, inputting letters, symbols, or pictures and recognizing the inputted user writing, or by placing the user on a paper on a conventional input device and writing on the paper. It was a method of inputting and recognizing the input user's handwriting. Such user writing requires an expensive dedicated pen or dedicated panel and does not leave offline data.
본 발명은 사용자 필기 입력을 효과적으로 인식하고 불필요한 배선의 수를 감소시켜 집적도를 높일 수 있는 새로운 구조를 갖는 필기 입력 장치와 이의 제조 방법을 제공하는 것이다.The present invention provides a handwriting input device having a new structure and a method of manufacturing the same that can effectively recognize a user's handwriting input and increase the degree of integration by reducing the number of unnecessary wires.
본 발명의 실시 예에 따른 필기 입력 장치는 전압 공급 라인에 접속된 제1접속 단자, 리드아웃 라인, 및 제2접속 단자를 포함하는 PCB; 상기 PCB 상부에 노출된 상기 제1접속 단자의 일부와 상기 PCB 상부에 노출된 상기 제2접속 단자의 일부를 접속시키기 위한 도체 박막; 상기 리드아웃 라인을 통하여 입력된 신호가 상기 제2접속 단자로 전송되는 것을 차단하기 위한 블로킹 회로; 및 상기 도체 박막이 찢어지는지 여부에 따라 상기 리드아웃 라인을 통해 출력된 신호로부터 이진 신호를 판별하기 위한 리드아웃 회로를 포함하며, 상기 블로킹 회로는 상기 리드아웃 라인과 상기 제2접속 단자 사이에 접속된다.In accordance with another aspect of the present invention, a writing input device includes a PCB including a first connection terminal, a lead-out line, and a second connection terminal connected to a voltage supply line; A conductive thin film for connecting a portion of the first connection terminal exposed on the PCB and a portion of the second connection terminal exposed on the PCB; A blocking circuit for blocking transmission of a signal input through the readout line to the second connection terminal; And a readout circuit for discriminating a binary signal from a signal output through the leadout line according to whether the conductor thin film is torn, wherein the blocking circuit is connected between the leadout line and the second connection terminal. do.
본 발명의 다른 실시 예에 따른 필기 입력 장치는 전압 공급 라인, 제1접속 단자, 리드아웃 라인에 접속된 제2접속 단자를 포함하는 PCB; 상기 PCB 상부에 노출된 상기 제1접속 단자의 일부와 상기 PCB 상부에 노출된 상기 제2접속 단자의 일부를 접속시키기 위한 도체 박막; 상기 제1접속 단자를 통하여 입력된 신호가 상기 전압 공급 라인으로 전송되는 것을 차단하기 위한 블로킹 회로; 및 상기 도체 박막이 찢어지는지 여부에 따라 상기 리드아웃 라인을 통해 출력된 신호로부터 이진 신호를 판별하기 위한 리드아웃 회로를 포함하며, 상기 블로킹 회로는 상기 전압 공급 라인과 상기 제1접속 단자 사이에 접속된다.According to another aspect of the present invention, there is provided a writing input device comprising: a PCB including a voltage supply line, a first connection terminal, and a second connection terminal connected to a lead-out line; A conductive thin film for connecting a portion of the first connection terminal exposed on the PCB and a portion of the second connection terminal exposed on the PCB; A blocking circuit for blocking a signal input through the first connection terminal from being transmitted to the voltage supply line; And a readout circuit for discriminating a binary signal from a signal output through the leadout line according to whether the conductor thin film is torn, wherein the blocking circuit is connected between the voltage supply line and the first connection terminal. do.
상기 블로킹 회로는 다이오드 또는 다이오드-접속된 트랜지스터일 수 있다. 상기 블로킹 회로는 상기 PCB 내에 구현될 수 있다.The blocking circuit can be a diode or a diode-connected transistor. The blocking circuit may be implemented in the PCB.
삭제delete
본 발명의 또 다른 실시 예에 따른 필기 입력 장치는 전압 공급 라인에 접속된 제1접속 단자, 리드아웃 라인, 및 제2접속 단자를 포함하는 PCB; 상기 PCB 상부에 노출된 상기 제1접속 단자의 일부와 상기 PCB 상부에 노출된 상기 제2접속 단자의 일부를 접속시키기 위한 도체 박막; 상기 전압 공급 라인의 전압에 따라 상기 리드아웃 라인과 상기 제2접속 단자의 접속을 제어하기 위한 스위칭 회로; 및 상기 도체 박막이 찢어지는지 여부에 따라 상기 리드아웃 라인을 통해 출력된 신호로부터 이진 신호를 판별하기 위한 리드아웃 회로를 포함하며, 상기 스위칭 회로는 상기 리드아웃 라인과 상기 제2접속 단자 사이에 접속된다.
상기 스위칭 회로는 상기 PCB내에 구현될 수 있다.According to still another aspect of the present invention, there is provided a writing input device comprising: a PCB including a first connection terminal, a lead-out line, and a second connection terminal connected to a voltage supply line; A conductive thin film for connecting a portion of the first connection terminal exposed on the PCB and a portion of the second connection terminal exposed on the PCB; A switching circuit for controlling the connection of the lead-out line and the second connection terminal in accordance with the voltage of the voltage supply line; And a readout circuit for discriminating a binary signal from a signal output through the leadout line according to whether the conductor thin film is torn, wherein the switching circuit is connected between the leadout line and the second connection terminal. do.
The switching circuit can be implemented in the PCB.
본 발명의 또 다른 실시 예에 따른 필기 입력 장치는 복수의 전원 공급 라인들, 복수의 리드아웃 라인들, 및 상기 복수의 전원 공급 라인들과 상기 복수의 리드아웃 라인들 사이에 접속된 복수의 단위 입력 셀들을 포함하는 입력 패드; 제1제어 신호들에 응답하여 상기 복수의 전원 공급 라인들 중에서 선택된 전원 공급 라인으로 제1전압을 공급하기 선택되지 않은 나머지 전원 공급 라인들로 상기 제1전압보다 낮은 제2전압을 공급하기 위한 디코더; 및 제2제어 신호들에 응답하여 상기 복수의 리드아웃 라인들로부터 출력된 신호들 중에서 어느 하나를 선택적으로 출력하기 위한 멀티플렉서를 포함한다.
상기 복수의 단위 입력 셀들 각각은 상기 복수의 전원 공급 라인들 중에서 대응되는 전압 공급 라인에 접속된 제1접속 단자, 상기 복수의 리드아웃 라인들 중에서 어느 하나의 리드아웃 라인, 및 제2접속 단자를 포함하는 PCB; 상기 PCB 상부에 노출된 상기 제1접속 단자의 일부와 상기 PCB 상부에 노출된 상기 제2접속 단자의 일부를 접속시키기 위한 도체 박막; 및 상기 리드아웃 라인을 통하여 입력된 신호가 상기 제2접속 단자로 전송되는 것을 차단하기 위한 블로킹 회로를 포함하며, 상기 복수의 리드아웃 라인들부터 출력된 신호들 각각은 상기 도체 박막이 찢어지는지 여부에 따라 출력되며, 상기 블로킹 회로는 상기 리드아웃 라인과 상기 제2접속 단자 사이에 접속된다.According to another embodiment of the present invention, a writing input device includes a plurality of power supply lines, a plurality of lead out lines, and a plurality of units connected between the plurality of power supply lines and the plurality of lead out lines. An input pad comprising input cells; A decoder for supplying a second voltage lower than the first voltage to remaining power supply lines that are not selected to supply a first voltage to a selected power supply line among the plurality of power supply lines in response to first control signals. ; And a multiplexer for selectively outputting any one of signals output from the plurality of readout lines in response to second control signals.
Each of the plurality of unit input cells may include a first connection terminal connected to a corresponding voltage supply line among the plurality of power supply lines, one lead-out line among the plurality of lead-out lines, and a second connection terminal. PCB containing; A conductive thin film for connecting a portion of the first connection terminal exposed on the PCB and a portion of the second connection terminal exposed on the PCB; And a blocking circuit for blocking a signal input through the lead-out line from being transmitted to the second connection terminal, wherein each of the signals output from the plurality of lead-out lines indicates whether the conductor thin film is torn. The blocking circuit is connected between the lead-out line and the second connection terminal.
삭제delete
삭제delete
삭제delete
본 발명의 실시 예에 따른 필기 입력 장치는 사용자 필기 입력을 효과적으로 인식할 수 있고 오동작을 감소시킬 수 있는 효과가 있다. The handwriting input device according to an embodiment of the present invention has an effect of effectively recognizing a user's handwriting input and reducing a malfunction.
또한, 본 발명의 실시 예에 따른 필기 입력 장치는 불필요한 배선들의 수를 감소시킬 수 있으므로 입력 패드에 배치되는 단위 입력 셀들의 집적도를 높일 수 있다.In addition, since the handwriting input apparatus according to the embodiment of the present invention can reduce the number of unnecessary wires, the degree of integration of unit input cells disposed on the input pad can be increased.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 실시 예에 따른 필기 입력 장치의 블락도를 나타낸다.
도 2는 도 1에 도시된 단위 입력 셀의 회로도의 일 실시 예를 나타낸다.
도 3은 도 2에 도시된 단위 입력 셀에 대한 I-I' 방향의 단면도의 일 실시 예를 나타낸다.
도 4는 도 2에 도시된 단위 입력 셀에 대한 I-I' 방향의 단면도의 다른 실시 예를 나타낸다.
도 5는 도 1에 도시된 단위 입력 셀의 회로도의 다른 실시 예를 나타낸다.
도 6은 도 5에 도시된 단위 입력 셀의 I-I'방향의 단면도의 일 실시 예를 나타낸다.
도 7은 도 5에 도시된 단위 입력 셀의 I-I'방향의 단면도의 다른 실시 예를 나타낸다.
도 8은 도 1에 도시된 단위 입력 셀의 회로도의 또 다른 실시 예를 나타낸다.
도 9는 도 8에 도시된 단위 입력 셀의 I-I'방향의 단면도의 일 실시 예를 나타낸다.
도 10은 도 8에 도시된 단위 입력 셀의 I-I'방향의 단면도의 다른 실시 예를 나타낸다.
도 11은 도 1에 도시된 필기 입력 장치를 포함하는 데이터 처리 시스템의 블락도를 나타낸다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS In order to more fully understand the drawings recited in the detailed description of the present invention, a detailed description of each drawing is provided.
1 is a block diagram of a handwriting input device according to an embodiment of the present invention.
FIG. 2 illustrates an embodiment of a circuit diagram of a unit input cell illustrated in FIG. 1.
FIG. 3 is a diagram illustrating one embodiment of a cross-sectional view along a II ′ direction of the unit input cell illustrated in FIG. 2.
FIG. 4 illustrates another embodiment of a cross-sectional view along the II ′ direction of the unit input cell shown in FIG. 2.
FIG. 5 illustrates another embodiment of a circuit diagram of the unit input cell illustrated in FIG. 1.
FIG. 6 is a diagram illustrating one embodiment of a cross-sectional view taken along the line II ′ of the unit input cell illustrated in FIG. 5.
FIG. 7 illustrates another embodiment of a cross-sectional view taken along the line II ′ of the unit input cell illustrated in FIG. 5.
FIG. 8 illustrates another embodiment of a circuit diagram of the unit input cell illustrated in FIG. 1.
FIG. 9 is a diagram illustrating one embodiment of a cross-sectional view taken along the line II ′ of the unit input cell illustrated in FIG. 8.
FIG. 10 illustrates another embodiment of a cross-sectional view taken along the line II ′ of the unit input cell illustrated in FIG. 8.
11 is a block diagram of a data processing system including the handwriting input device illustrated in FIG. 1.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니된다.Specific structural and functional descriptions of embodiments according to the concepts of the present invention disclosed in this specification or application are merely illustrative for the purpose of illustrating embodiments in accordance with the concepts of the present invention, The examples may be embodied in various forms and should not be construed as limited to the embodiments set forth herein or in the application.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.Embodiments in accordance with the concepts of the present invention can make various changes and have various forms, so that specific embodiments are illustrated in the drawings and described in detail in this specification or application. It is to be understood, however, that it is not intended to limit the embodiments according to the concepts of the present invention to the particular forms of disclosure, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.Terms such as first and / or second may be used to describe various components, but the components should not be limited by the terms. The terms are intended to distinguish one element from another, for example, without departing from the scope of the invention in accordance with the concepts of the present invention, the first element may be termed the second element, The second component may also be referred to as a first component.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.When a component is referred to as being "connected" or "connected" to another component, it may be directly connected to or connected to that other component, but it may be understood that other components may be present in between. Should be. On the other hand, when an element is referred to as being "directly connected" or "directly connected" to another element, it should be understood that there are no other elements in between. Other expressions describing the relationship between components, such as "between" and "immediately between," or "neighboring to," and "directly neighboring to" should be interpreted as well.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this specification, the terms "comprises ", or" having ", or the like, specify that there is a stated feature, number, step, operation, , Steps, operations, components, parts, or combinations thereof, as a matter of principle.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art, and are not construed in ideal or excessively formal meanings unless expressly defined herein. Do not.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, the present invention will be described in detail with reference to the preferred embodiments of the present invention with reference to the accompanying drawings.
도 1은 본 발명의 실시 예에 따른 필기 입력 장치의 블락도를 나타낸다.1 is a block diagram of a handwriting input device according to an embodiment of the present invention.
도 1을 참조하면, 전자 메모지 또는 E-노트패드(E-notepad)와 같은 필기 입력 장치(10)는 입력 패드(20)를 포함한다.Referring to FIG. 1, a
PCB 또는 FPCB에 구현될 수 있는 입력 패드(20)는 복수의 단위 입력 셀들(21, 21은 도 2의 21A, 도 5의 21B, 또는 도 8의 21C를 포함함)이 매트릭스 형태로 배열된 어레이를 포함한다. 복수의 단위 입력 셀들(21) 각각은 사용자가 입력한 사용자 필기 입력, 예컨대 기호, 도형, 문자, 또는 그림에 대한 입력을 감지할 수 있는 센서 또는 검출기의 기능을 수행한다.The
입력 패드(20)는 복수의 전압 공급 라인들(WL1~WLn), 복수의 리드아웃 라인들(BL1~BLm), 및 복수의 전압 공급 라인들(WL1~WLn)과 복수의 리드아웃 라인들 (BL1~BLm) 사이에 접속된 복수의 단위 입력 셀들(21)을 포함한다.The
복수의 전압 공급 라인들(WL1~WLn)과 복수의 리드아웃 라인들(BL1~BLm)은 PCB 내에 구현될 수 있다. 또한, 실시 예에 따라 복수의 전압 공급 라인들 (WL1~WLn)과 복수의 리드아웃 라인들(BL1~BLm)은 반도체 기판 내에 형성될 수 있다.The plurality of voltage supply lines WL1 ˜WLn and the plurality of readout lines BL1 ˜BLm may be implemented in the PCB. In some embodiments, the plurality of voltage supply lines WL1 to WLn and the plurality of readout lines BL1 to BLm may be formed in the semiconductor substrate.
실시 예에 따라 입력 장치(10)는 제1선택 회로(30)와 제2선택 회로(60)를 더 포함할 수 있다. 제1선택 회로(30)와 제2선택 회로(60)는 입력 패드(20)와 서로 분리된 형태로 구현될 수 있다.According to an embodiment, the
제1선택 회로(30)는 컨트롤러(50)로부터 출력된 제1선택 신호들(X-ADD)에 응답하여 복수의 전압 공급 라인들(WL1~WLn) 중에서 어느 하나를 선택하여 소정의 전압을 공급할 수 있다.The
예컨대, 제1선택 회로(30)는 선택된 하나의 전압 공급 라인으로 제1전압(예컨대, 3.3V)를 공급하고 선택되지 않은 복수의 전압 공급 라인들로는 제2전압(예컨대, 접지 전압)을 공급할 수 있다.For example, the
예컨대, 제1선택 회로(30)가 복수의 전압 공급 라인들(WL1~WLn) 중에서 i번째 전압 공급 라인으로 제1전압을 공급할 때 제1선택 회로(30)는 상기 i번째 전압 공급 라인을 제외한 나머지 복수의 전압 공급 라인들로 제2전압을 공급할 수 있다.For example, when the
제1선택 회로(30)에 의하여 복수의 전압 공급 라인들(WL1~WLn) 각각이 순차적으로 선택될 수 있다.Each of the plurality of voltage supply lines WL1 to WLn may be sequentially selected by the
실시 예에 따라, 제1선택 회로(30)는 제1선택 신호들(X-ADD)을 디코딩하여 디코딩 결과에 따라 제1전압과 제2전압을 출력할 수 있는 디코더로 구현될 수 있다. 다른 실시 예에 따라, 제1선택 회로(30)는 디멀티플렉서로 구현될 수 있다. 이 경우, 상기 디멀티플렉서는 제1선택 신호들(X-ADD)에 응답하여 제1전압을 선택된 전압 공급 라인으로 공급할 수 있다.According to an embodiment, the
실시 예에 따라, 입력 장치(10)는 컨트롤러(50)의 제어 하에 복수의 전압 공급 라인들(WL1~WLn) 각각으로 전압을 공급하기 위한 전압 발생기(40)를 더 포함할 수 있다. 제1선택 회로(30)는 전압 발생기(40)에 의하여 생성된 제1전압 또는 제2전압을 제1선택 신호들(X-ADD)에 따라 복수의 전압 공급 라인들(WL1~WLn) 각각으로 공급할 수 있다.According to an embodiment, the
제2선택 회로(60)는 컨트롤러(50)로부터 출력된 제2선택 신호들(Y-ADD)에 응답하여 복수의 리드아웃 라인들(BL1~BLm)로부터 출력된 신호들을 순차적으로 출력할 수 있다. 예컨대, 제2선택 회로(60)는 멀티플렉서 또는 디이얼라이저로 구현될 수 있다. 실시 예에 따라 제2선택 회로(60)는 입력 패드(20)의 내부 또는 외부에 구현될 수 있다.The
제2선택 회로(60)는 복수의 리드아웃 라인들(BL1~BLm)로부터 출력된 신호들을 감지 증폭할 수 있는 리드아웃 회로로 구현될 수 있다.The
제2선택 회로(60)는 각각의 리드아웃 라인(BL1~BLm)으로부터 출력된 신호를 증폭하기 위한 각각의 증폭기를 더 포함할 수 있다. 또한, 제2선택 회로(60)는 상기 각각의 증폭기로부터 출력된 각각의 증폭된 신호를 각각의 디지털 신호로 변환하기 위한 각각의 아날로그-디지털 회로를 더 포함할 수 있다.The
다른 실시 예에 따라 제2선택 회로(60)는 각각의 리드아웃 라인(BL1~BLm)으로부터 출력된 신호를 아날로그-디지털 변환하기 위한 각각의 아날로그-디지털 변환기를 포함할 수 있다. According to another embodiment, the
도 2는 도 1에 도시된 단위 입력 셀의 회로도의 일 실시 예를 나타낸다.FIG. 2 illustrates an embodiment of a circuit diagram of a unit input cell illustrated in FIG. 1.
도 2를 참조하면, 단위 입력 셀(21A)은 리드아웃 라인(BLj)과 제2접속 단자 (22-2) 사이에 형성된 블로킹 회로(25)를 포함한다.Referring to FIG. 2, the
블로킹 회로(25)는 리드아웃 라인(BLj)의 신호, 예컨대 다른 전압 공급 라인을 통하여 입력된 신호 또는 노이즈가 찢어지지 않은 도체 박막(23)을 통하여 전압 공급 라인(WLi; 110)에 영향을 주는 것을 차단하기 위한 기능을 수행한다. 실시 예에 따라 블로킹 회로(25)는 다이오드 또는 다이오드 접속된 트랜지스터로 구현될 수 있다.The blocking
도 3은 도 2에 도시된 단위 입력 셀에 대한 I-I' 방향의 단면도의 일 실시 예를 나타낸다. 도 2와 도 3을 참조하면, 복수의 층들로 구현되는 PCB(100)의 내부에는 제1도선(또는 전압 공급 라인; 110)과 제2도선(또는 리드아웃 라인; 120)이 형성된다. 제1도선(110)과 제2도선(120)은 PCB(100)내에서 동일한 층 또는 서로 다른 층에 형성될 수 있다. 이 경우, 제1도선(110)과 제2도선(120)은 서로 절연된다.FIG. 3 illustrates an embodiment of a cross-sectional view taken along the line II ′ of the unit input cell illustrated in FIG. 2. 2 and 3, a first conductor (or voltage supply line) 110 and a second conductor (or lead-out line) 120 are formed in the
제1접속 단자(22-1), 예컨대 제1비아는 전압 공급 라인(110)에 전기적으로 접속된다. 블로킹 회로(25)는 제2접속 단자(22-2), 예컨대 제2비아와 리드아웃 라인(120) 사이에 전기적으로 접속된다.The first connection terminal 22-1, for example the first via, is electrically connected to the
도체 박막(23)은 각 노출 부분(22-3과 22-4)을 전기적으로 접속한다.The conductor
블로킹 회로(25)는 제2도선(120)을 통하여 입력된 신호가 제2접속 단자(22-2)로 흘러들어가는 것을 방지한다. 블로킹 회로(25)는 PCB(100) 내부에 구현될 수 있다.The blocking
도 4는 도 2에 도시된 단위 입력 셀에 대한 I-I' 방향의 단면도의 다른 실시 예를 나타낸다. 도 2와 도 4를 참조하면, 복수의 층들로 구현되는 PCB(100)의 내부에는 제1도선(110)과 제2도선(120)이 형성된다. 제1도선(110)과 제2도선(120)은 PCB(100)내에서 동일한 층 또는 서로 다른 층에 형성될 수 있다.4 illustrates another embodiment of a cross-sectional view taken along the line II ′ of the unit input cell illustrated in FIG. 2. 2 and 4, a first
제1접속 단자(22-1), 예컨대 제1비아는 전압 공급 라인(110)에 전기적으로 접속된다. 블로킹 회로(25)는 제2접속 단자(22-2), 예컨대 제2비아와 리드아웃 라인에 접속된다. 즉, 블로킹 회로(25)는 PCB(100) 외부에 구현될 수 있다.The first connection terminal 22-1, for example the first via, is electrically connected to the
따라서, 리드아웃 라인을 통하여 입력된 신호가 제2접속 단자(22-2)로 유입되는 것을 방지한다.Therefore, the signal input through the lead-out line is prevented from flowing into the second connection terminal 22-2.
도 5는 도 1에 도시된 단위 입력 셀의 회로도의 다른 실시 예를 나타내고, 도 6은 도 5에 도시된 단위 입력 셀의 I-I'방향의 단면도의 일 실시 예를 나타내고, 도 7은 도 5에 도시된 단위 입력 셀의 I-I'방향의 단면도의 다른 실시 예를 나타낸다. 도 5부터 도 7을 참조하면, 단위 입력 셀(21B)은 전압 공급 라인(WLi)과 제1접속 단자(22-1) 사이에 형성된 블로킹 회로(27)를 포함한다.FIG. 5 illustrates another embodiment of a circuit diagram of the unit input cell illustrated in FIG. 1, and FIG. 6 illustrates an example of a cross-sectional view taken along the line II ′ of the unit input cell illustrated in FIG. 5, and FIG. Another embodiment of a sectional view taken along the line II ′ of the unit input cell shown in FIG. 5 is shown. 5 to 7, the
블로킹 회로(27)는 도체 박막(23)과 제1접속 단자(22-1)를 통하여 입력된 신호가 전압 공급 라인에 영향을 미치는 것을 차단한다.The blocking
도 6에 도시된 바와 같이 블로킹 회로(27)는 PCB(100) 내부에 구현될 수 있고 도 7에 도시된 바와 같이 블로킹 회로(27)는 PCB(100) 외부에 구현될 수 있다.As shown in FIG. 6, the blocking
도 8은 도 1에 도시된 단위 입력 셀의 회로도의 또 다른 실시 예를 나타내고, 도 9는 도 8에 도시된 단위 입력 셀의 I-I'방향의 단면도의 일 실시 예를 나타내고, 도 10은 도 8에 도시된 단위 입력 셀의 I-I'방향의 단면도의 다른 실시 예를 나타낸다.FIG. 8 illustrates another embodiment of a circuit diagram of the unit input cell illustrated in FIG. 1, and FIG. 9 illustrates an example of a cross-sectional view taken along the line II ′ of the unit input cell illustrated in FIG. 8. Another embodiment of the cross-sectional view taken along the line II ′ of the unit input cell illustrated in FIG. 8 is illustrated.
도 8부터 도 10에 도시된 바와 같이, 트랜지스터로 구현될 수 있는 블로킹 회로(27)는 전압 공급 라인(110)으로 공급되는 전압 레벨에 따라 리드아웃 라인 (120)과 제2접속 단자(22-2)의 접속을 스위칭할 수 있다. As shown in FIGS. 8 to 10, the blocking
예컨대, 전압 공급 라인 (110)으로 공급되는 전압이 제1전압일 때 블로킹 회로(27)는 리드아웃 라인 (120)과 제2접속 단자(22-2)를 접속시키고, 전압 공급 라인 (110)으로 공급되는 전압이 제2전압, 예컨대 접지 전압일 때 블로킹 회로(27)는 리드아웃 라인(120)과 제2접속 단자(22-2)를 분리한다.For example, when the voltage supplied to the
블로킹 회로(27)는 PCB(100) 내부에 구현될 수 있고(도 9) PCB(100) 외부에 구현될 수 있다(도 10).The blocking
도 11은 도 1에 도시된 필기 입력 장치를 포함하는 데이터 처리 시스템의 블락도를 나타낸다. 도 1부터 도 11을 참조하면, 데이터 처리 시스템(200)은 버스 (201)에 접속된 필기 입력 장치(10)와 마이크로프로세서(210)를 포함한다.11 is a block diagram of a data processing system including the handwriting input device illustrated in FIG. 1. 1 through 11, the
마이크로프로세서(210)는 필기 입력 장치(10)의 동작을 제어할 수 있다. 예컨대, 마이크로프로세서(210)는 필기 입력 장치(10)를 사용자 필기 입력을 대기하는 스텐바이 상태로 진입시키거나 또는 상기 사용자에 의하여 필기 입력 장치(10)로 입력된 글씨 또는 그림에 상응하는 데이터를 검출하고 검출 결과를 메모리(220)에 저장할 수 있다.The
시스템(200)은 인터페이스(230)를 더 포함할 수 있다.
인터페이스(230)가 디스플레이 장치로 구현될 때, 상기 디스플레이 장치는 마이크로프로세서(210)의 제어 하에 필기 입력 장치(10) 또는 메모리(220)로부터 출력되는 데이터를 디스플레이할 수 있다.When the
실시 예에 따라 인터페이스(230)가 무선 송신 모듈로 구현될 때, 상기 무선 송신 모듈은 마이크로프로세서(210)의 제어 하에 필기 입력 장치(10) 또는 메모리 (220)로부터 출력되는 데이터를 무선 통신 프로토콜에 상응하는 무선 데이터로 변환한 후 변환된 데이터를 호스트 또는 리더로 전송할 수 있다. 데이터 처리 시스템(200)은 컴퓨터 시스템 또는 무선 통신 시스템으로 구현될 수 있다.According to an embodiment, when the
도 1에 도시된 바와 같이 제2선택 회로(60)를 사용하여 입력 패드(20)로부터 출력된 신호들을 시리얼라이즈시키고 시리얼라이즈된 신호를 마이크로프로세서 (210)로 전송하는 경우 필기 입력 장치(10)와 마이크로프로세서(210) 사이에 접속되는 배선의 수는 입력 패드(20)로부터 출력된 신호들을 병렬로 마이크로프로세서 (210)로 전송하는 경우의 배선들이 수보다 감소한다.As illustrated in FIG. 1, when the
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
10: 입력 장치 20: 패드
30: 로우 디코더 40: 전압 발생기
50: 컨트롤러 60: 리드아웃 회로
210: 마이크로프로세서 220: 메모리
230: 인터페이스10: input device 20: pad
30: low decoder 40: voltage generator
50: controller 60: readout circuit
210: microprocessor 220: memory
230: interface
Claims (11)
상기 PCB 상부에 노출된 상기 제1접속 단자의 일부와 상기 PCB 상부에 노출된 상기 제2접속 단자의 일부를 접속시키기 위한 도체 박막;
상기 리드아웃 라인을 통하여 입력된 신호가 상기 제2접속 단자로 전송되는 것을 차단하기 위한 블로킹 회로; 및
상기 도체 박막이 찢어지는지 여부에 따라 상기 리드아웃 라인을 통해 출력된 신호로부터 이진 신호를 판별하기 위한 리드아웃 회로를 포함하며,
상기 블로킹 회로는 상기 리드아웃 라인과 상기 제2접속 단자 사이에 접속되는 필기 입력 장치.A PCB including a first connection terminal, a lead-out line, and a second connection terminal connected to the voltage supply line;
A conductive thin film for connecting a portion of the first connection terminal exposed on the PCB and a portion of the second connection terminal exposed on the PCB;
A blocking circuit for blocking transmission of a signal input through the readout line to the second connection terminal; And
A lead-out circuit for discriminating a binary signal from a signal output through the lead-out line according to whether the conductor thin film is torn;
And the blocking circuit is connected between the lead-out line and the second connection terminal.
상기 PCB 상부에 노출된 상기 제1접속 단자의 일부와 상기 PCB 상부에 노출된 상기 제2접속 단자의 일부를 접속시키기 위한 도체 박막;
상기 제1접속 단자를 통하여 입력된 신호가 상기 전압 공급 라인으로 전송되는 것을 차단하기 위한 블로킹 회로; 및
상기 도체 박막이 찢어지는지 여부에 따라 상기 리드아웃 라인을 통해 출력된 신호로부터 이진 신호를 판별하기 위한 리드아웃 회로를 포함하며,
상기 블로킹 회로는 상기 전압 공급 라인과 상기 제1접속 단자 사이에 접속되는 필기 입력 장치.A PCB including a voltage supply line, a first connection terminal, and a second connection terminal connected to the lead-out line;
A conductive thin film for connecting a portion of the first connection terminal exposed on the PCB and a portion of the second connection terminal exposed on the PCB;
A blocking circuit for blocking a signal input through the first connection terminal from being transmitted to the voltage supply line; And
A lead-out circuit for discriminating a binary signal from a signal output through the lead-out line according to whether the conductor thin film is torn;
And said blocking circuit is connected between said voltage supply line and said first connection terminal.
상기 PCB 상부에 노출된 상기 제1접속 단자의 일부와 상기 PCB 상부에 노출된 상기 제2접속 단자의 일부를 접속시키기 위한 도체 박막;
상기 전압 공급 라인의 전압에 따라 상기 리드아웃 라인과 상기 제2접속 단자의 접속을 제어하기 위한 스위칭 회로; 및
상기 도체 박막이 찢어지는지 여부에 따라 상기 리드아웃 라인을 통해 출력된 신호로부터 이진 신호를 판별하기 위한 리드아웃 회로를 포함하며,
상기 스위칭 회로는 상기 리드아웃 라인과 상기 제2접속 단자 사이에 접속되는 필기 입력 장치.A PCB including a first connection terminal, a lead-out line, and a second connection terminal connected to the voltage supply line;
A conductive thin film for connecting a portion of the first connection terminal exposed on the PCB and a portion of the second connection terminal exposed on the PCB;
A switching circuit for controlling the connection of the lead-out line and the second connection terminal in accordance with the voltage of the voltage supply line; And
A lead-out circuit for discriminating a binary signal from a signal output through the lead-out line according to whether the conductor thin film is torn;
And the switching circuit is connected between the lead-out line and the second connection terminal.
제1제어 신호들에 응답하여 상기 복수의 전원 공급 라인들 중에서 선택된 전원 공급 라인으로 제1전압을 공급하기 선택되지 않은 나머지 전원 공급 라인들로 상기 제1전압보다 낮은 제2전압을 공급하기 위한 디코더; 및
제2제어 신호들에 응답하여 상기 복수의 리드아웃 라인들로부터 출력된 신호들 중에서 어느 하나를 선택적으로 출력하기 위한 멀티플렉서를 포함하며,
상기 복수의 단위 입력 셀들 각각은,
상기 복수의 전원 공급 라인들 중에서 대응되는 전압 공급 라인에 접속된 제1접속 단자, 상기 복수의 리드아웃 라인들 중에서 어느 하나의 리드아웃 라인, 및 제2접속 단자를 포함하는 PCB;
상기 PCB 상부에 노출된 상기 제1접속 단자의 일부와 상기 PCB 상부에 노출된 상기 제2접속 단자의 일부를 접속시키기 위한 도체 박막; 및
상기 리드아웃 라인을 통하여 입력된 신호가 상기 제2접속 단자로 전송되는 것을 차단하기 위한 블로킹 회로를 포함하며,
상기 복수의 리드아웃 라인들부터 출력된 신호들 각각은 상기 도체 박막이 찢어지는지 여부에 따라 출력되며,
상기 블로킹 회로는 상기 리드아웃 라인과 상기 제2접속 단자 사이에 접속되는 필기 입력 장치.
An input pad including a plurality of power supply lines, a plurality of lead out lines, and a plurality of unit input cells connected between the plurality of power supply lines and the plurality of lead out lines;
A decoder for supplying a second voltage lower than the first voltage to remaining power supply lines that are not selected to supply a first voltage to a selected power supply line among the plurality of power supply lines in response to first control signals. ; And
A multiplexer for selectively outputting any one of signals output from the plurality of readout lines in response to second control signals,
Each of the plurality of unit input cells,
A PCB including a first connection terminal connected to a corresponding voltage supply line among the plurality of power supply lines, any one of the plurality of lead out lines, and a second connection terminal;
A conductive thin film for connecting a portion of the first connection terminal exposed on the PCB and a portion of the second connection terminal exposed on the PCB; And
A blocking circuit for blocking transmission of a signal input through the lead-out line to the second connection terminal,
Each of the signals output from the plurality of lead-out lines is output depending on whether the conductor thin film is torn,
And the blocking circuit is connected between the lead-out line and the second connection terminal.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090135393 | 2009-12-31 | ||
KR20090135393 | 2009-12-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110079411A KR20110079411A (en) | 2011-07-07 |
KR101185004B1 true KR101185004B1 (en) | 2012-10-02 |
Family
ID=44918792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100007218A KR101185004B1 (en) | 2009-12-31 | 2010-01-27 | Handwriting input device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101185004B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170127971A (en) * | 2016-05-13 | 2017-11-22 | 전자부품연구원 | Readout integrated circuit structure capable of inputting and outputing simultaneously and lidar tof sensor including the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060158041A1 (en) | 1999-01-19 | 2006-07-20 | Caldwell David W | Touch switches and practical applications therefor |
US20090161051A1 (en) | 2007-12-19 | 2009-06-25 | Sony Corporation | Display device |
US20090159901A1 (en) | 2007-12-19 | 2009-06-25 | Sony Corporation | Display |
-
2010
- 2010-01-27 KR KR1020100007218A patent/KR101185004B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060158041A1 (en) | 1999-01-19 | 2006-07-20 | Caldwell David W | Touch switches and practical applications therefor |
US20090161051A1 (en) | 2007-12-19 | 2009-06-25 | Sony Corporation | Display device |
US20090159901A1 (en) | 2007-12-19 | 2009-06-25 | Sony Corporation | Display |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170127971A (en) * | 2016-05-13 | 2017-11-22 | 전자부품연구원 | Readout integrated circuit structure capable of inputting and outputing simultaneously and lidar tof sensor including the same |
KR102259759B1 (en) * | 2016-05-13 | 2021-06-02 | 한국전자기술연구원 | Readout integrated circuit structure capable of inputting and outputing simultaneously and lidar tof sensor including the same |
Also Published As
Publication number | Publication date |
---|---|
KR20110079411A (en) | 2011-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10379317B2 (en) | Image sensor and electronic device having the same | |
CN107346195B (en) | Touch display panel and touch display device | |
JP2014170531A (en) | USB memory device | |
US8290336B2 (en) | Keyboard having video and audio recording function | |
US9952721B2 (en) | Touch panel, information recording medium, and information acquisition method | |
KR101185004B1 (en) | Handwriting input device | |
CN110352458B (en) | Semiconductor memory device and information processing apparatus | |
CN109596958B (en) | Sensor unit, fingerprint sensing chip and electronic equipment | |
KR20120018016A (en) | Bit line sense amplifier layout array, layout method, and apparatus having the same | |
KR101127526B1 (en) | Handwriting input device and method for processing data using the same | |
KR101049770B1 (en) | Handwriting input device and manufacturing method thereof | |
KR101052769B1 (en) | Reusable electronic note paper and data processing system including the same | |
KR101052768B1 (en) | Conductor thin film handwriting input device and manufacturing method thereof | |
KR101060131B1 (en) | Handwriting input device having an insulating structure and method of manufacturing the device | |
KR101144847B1 (en) | Handwritting input device and method for manufacturing the same | |
JP2008004889A (en) | Semiconductor memory device | |
CN110096931B (en) | Sensor unit, fingerprint identification method, fingerprint identification chip and electronic equipment | |
KR101134097B1 (en) | Handwriting input device, data processing system having the same, and method for processing data using the same | |
EP3989229A1 (en) | Storage system | |
EP3799425B1 (en) | Image sensor device | |
CN110334700B (en) | Fingerprint sensing module | |
KR101539309B1 (en) | Semiconductor memory device | |
KR102337789B1 (en) | Apparatus for controlling sequence | |
KR101098942B1 (en) | Electronic note pad container and system having the same | |
CN101924853B (en) | Information processing device, access control circuit, and image forming apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150826 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |