KR101183133B1 - 반도체 공정의 헤이즈 제어를 위한 방법 및 시스템 - Google Patents

반도체 공정의 헤이즈 제어를 위한 방법 및 시스템 Download PDF

Info

Publication number
KR101183133B1
KR101183133B1 KR1020080011159A KR20080011159A KR101183133B1 KR 101183133 B1 KR101183133 B1 KR 101183133B1 KR 1020080011159 A KR1020080011159 A KR 1020080011159A KR 20080011159 A KR20080011159 A KR 20080011159A KR 101183133 B1 KR101183133 B1 KR 101183133B1
Authority
KR
South Korea
Prior art keywords
reticle
haze
semiconductor
defects
dose
Prior art date
Application number
KR1020080011159A
Other languages
English (en)
Other versions
KR20080026574A (ko
Inventor
첸 시아오밍
누엔 메이헨
아라사키 오사무
마라킨 태미
쏘이어 다니엘
모리슨 페드로
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20080026574A publication Critical patent/KR20080026574A/ko
Application granted granted Critical
Publication of KR101183133B1 publication Critical patent/KR101183133B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82Auxiliary processes, e.g. cleaning or inspecting
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82Auxiliary processes, e.g. cleaning or inspecting
    • G03F1/84Inspecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00Climate change mitigation technologies for sector-wide applications
    • Y02P80/30Reducing waste in manufacturing processes; Calculations of released waste quantities

Abstract

헤이즈 형성을 감지하기 위해 반도체 레티클의 레티클 검사를 주기적으로 수행하는 단계, 헤이즈 디펙트를 감지하기 위해 웨이퍼 검사를 수행하는 단계, 헤이즈 형성을 예측하는 단계 및 상기 반도체 레티클을 세정하는 단계를 포함하는 반도체 레티클 상에서 헤이즈 제어 방법. 복수의 반도체 웨이퍼들을 스캐닝하는 단계, 상기 반도체 웨이퍼들의 반복 디펙트들을 식별하는 단계, 상기 반복 디펙트들을 알려진 반복 디펙트들로 데이타 베이스에 저장하는 단계 및 알려진 반복 디펙트가 아닌, 반도체 레티클 헤이즈에 의한 추가적인 반복 디펙트를 식별하는 단계를 포함하는 반도체 레티클 상의 헤이즈 제어를 위한 헤이즈 예측 방법이 포함된다.
Figure R1020080011159
헤이즈, 디펙트, 레티클, 웨이퍼, 반도체

Description

반도체 공정의 헤이즈 제어를 위한 방법 및 시스템{SYSTEM AND METHOD FOR HAZE CONTROL IN SEMICONDUCTOR PROCESSES}
도 1은 레티클 품질 제어 시스템 공정(reticle quality control system)의 플로우 차트를 도시한다.
도 2는 제조 공장에서 감지된 레티클 헤이즈 디펙트의 일례를 도시한다.
도 3은 본 발명의 일 실시예에 따른 헤이즈 제어 구성요소를 포함하는 레티클 품질 제어 시스템의 플로우 차트를 도시한다.
도 4는 표준 검사와 비교한 본 발명의 실시예들에 따른 칩(chip) 상에서의 헤이즈 웨이퍼 검사를 도시한다.
도 5는 본 발명의 일 실시예에 따라 레티클 반복 디펙트의 여과 공정을 도시한다.
도 6은 본 발명의 실시예들에 따른 도즈에 기초한(dose-based) 공정의 플로우 차트를 도시한다.
도 7은 본 발명의 실시예들에 따른 예시적인 레티클 세정 관리 싸이클을 도시한다.
본 발명은 반도체 제조 공정에 관한 것으로 더욱 상세하게는 반도체 레티클(reticle)에서 헤이즈(haze) 제어를 위한 장치 및 방법에 관한 것이다.
향상된 집적 회로(intergrated circuit) 성능을 위한 지속적인 노력은 무엇보다도, 반도체 소자 크기의 감소 및 반도체 소자 내에 있는 모든 하위 소자의 성능을 최적화하기 위한 지속적인 노력을 야기해 왔다. 작은 치수의 DRAM이 최대로 생산됨에 따라, 반도체 산업에서 헤이즈 및 점짐적인 레티클 디펙트(defect)가 더 많아지고 비용이 더 소모 되게 되었다. 상기 문제들은 제조 시설의 다른 환경적 소스 뿐만 아니라, 높은 에너지를 갖는 광자(photon)를 생산하기 위해 짧은 노광 파장(wavelength)을 사용하는 것을 포함하여 몇몇 인자에 기인하여 대두된다. 몇몇 오염원은 시아누르산(cyanuric acid) 및 황산암모늄(ammonium sulfate)으로 판명되었으나, 실제 헤이즈 형성 메카니즘은 다수의 가능한 원인을 가질 수 있으며, 여전히 연구가 더 요구된다.
비록 헤이즈 디펙트가 동적이고 빨리 형성될 수 있다 하더라도, 다행히, 그 형성은 세정될 수 있다. 제조 시설에서의 현재 과제는 대량 생산에 대한 방해없이 헤이즈 디펙트를 찾아내고 제어하느냐이다.
헤이즈 디펙트의 가능한 근원 및 소스는 여전히 조사되고 있는 것과 동시에, 상기 디펙트들을 동반하는 손실을 제한시키기 위해 노력하는 것이 바람직하다. 감지방법 중 하나는 자주 웨이퍼 및 레티클을 검사(inspect)하여 헤이즈 디펙트의 성장을 파악하는 것이다. 그러나, 레티클 및 웨이퍼 검사의 정확한 샘플링 방법을 계 산하는 것 대신에 어떤 논리적 시스템 없이 오로지 검사(inspection)에 의존하는 것은 비효율적이다. 잘 작동하는 시스템을 구비하는 것뿐 아니라, 비용 절약적인 시스템을 만들어 실용성을 포용하는 것과 제조 용량을 제한하지 않는 것을 보장하는 것이 바람직하다. 더욱이, 사용되는 파장(wavelength)이 감소됨에 따라, 헤이즈를 포함하여 점진적인 디펙트의 형성이 매우 커졌다는 것을 연구들이 보여준다.
결과적으로, 반도체 공정에서 헤이즈 제어를 위한 시스템 및 방법이 요구된다.
따라서, 상기 문제점을 해결하기 위한 본 발명의 목적은 효율적인 헤이즈 제어를 위한 시스템 및 방법을 제공하는 것이다.
본 발명의 일 실시예는 반도체 레티클에서 헤이즈 제어를 위한 방법을 제공한다. 상기 방법은 주기적으로 헤이즈 형성을 감지하기 위한 반도체 레티클의 레티클 검사를 수행하는 단계, 헤이즈 디펙트를 감지하기 위해 웨이퍼 검사를 수행하는 단계; 헤이즈 형성을 예측하는 단계 및 상기 반도체 레티클을 세정하는 단계를 포함한다.
다른 실시예는, 반도체 레티클에서 헤이즈 제어를 위한 헤이즈 예측 방법을 제공한다. 상기 방법은 복수의 반도체 웨이퍼들을 스캐닝하는 단계, 상기 반도체 웨이퍼들의 반복 디펙트들을 식별하는 단계, 상기 반도체 웨이퍼들의 반복 디펙트들을 알려진 반복 디펙트들로 데이터베이스에 장하는 단계, 및 상기 알려진 반복 디펙트가 아닌 반도체 레티클 헤이즈에 의한 부가적인 반복 디펙트를 식별하는 단계를 포함한다.
다른 실시예는, 반도체 레티클에서 헤이즈 제어를 위한 헤이즈 제어 방법을 제공한다. 상기 방법은 레이클의 초기 검사를 수행하는 단계, 상기 레티클을 장치(tool)로 로딩하는 단계, 시스템 서버 모듈에서 초기값을 로딩하는 단계, 반도체 공정 조업을 위한 추적 도즈값 계산 단계, 갱신 도즈값을 얻기 위한 상기 초기값 및 상기 추적 도즈값 합산 단계, 및 상기 갱신 도즈값 저장단계를 포함한다.
본 발명의 다른 형태 및 장점은 첨부한 도면을 참조하여 다음의 상세한 설명에 따르면 당업자에게 자명할 것이다.
본 발명의 이해를 돕기 위해 또한 예시에 의한 효과를 설명하기 위해 첨부한 도면을 참조하여 본 발명의 상세한 설명에서 설명하고자 한다. 첨부한 도면들에 있어서, 다른 도면들에서 동일한 참조번호는 동일한 구성요소를 나타낸다.
이하, 본 발명의 다양한 실시예들의 사용 또는 형성 방법이 자세히 설명된다. 본 발명은 많은 적절한 발명 개념들을 제공하고, 상기 발명의 개념들은 다양한 특정 문구로 구체화될 수 있다. 비록 예시적인 장치 및 방법과 관련하여 묘사되더라도, 본 발명의 예시 및 실시예들은 다양한 반도체 공정 용도로 유익하게 수행될 수 있다. 그러므로, 여기에 언급된 특정 실시예들은 단지 본 발명을 만들거나 사용하는 특정 방법의 예시일뿐이고, 본 발명의 범위를 제한하지 않는다.
다양한 실시예들은 도즈에 기초하고 시간에 기초한 제어 예측 소프트웨어 시스템과 함께 레티클 세정 및, 레티클 및 웨이퍼 검사를 통합함으로써, 대량(high volume) DRAM 제조 환경에서 헤이즈 디펙트를 관리하기 위한 실제적인 방법을 포함한다. 이 전략은 여전히 대량 생산 설비를 유지할 수 있으면서도, 헤이즈 디펙트 제어에 효과적이고 수율 손실을 최소화한다.
제조설비에 새로운 레티클이 들어오면, 시각적 휘도 검사(bright inspection), 레이저텍(lasertec) MD2 100 을 이용한 레티클 다이 투 다이(die to die) 검사 및 공정 라인에 도입되기 전에 KLA STARlight 에서 오염 검사를 포함하는 레티클 도입 품질 공정(reticle incoming qualification process)을 통과한다. 레티클은 이후에 세가지의 할당된 생산 랏(lot)들을 처리하게 위해 사용된다. 이중 하나는 KLA 웨이퍼 검사를 위해 사용된다. 일단 상기 웨이퍼 검사 결과 및 상기 세가지 랏들의 수율이 검증되면 상기 레티클들은 생산 상태에 들어가고 생산 공정에서 완전히 이용될 수 있다. 상기 레티클이 생산 공정상에 있을 때, 즉시 품질 제어 시스템에 투입되고 정기적으로 정규 검사가 행해진다.
도 1은 레티클 품질 제어 시스템 공정(reticle quality control system)의 플로우 차트를 도시한다. 여기서, 새로운 레티클이 종래의 새로운 레티클 품질 공정(102)을 이용하여 검정되고, 상기 레티클이 반도체 생산 공정(104)으로 도입된다. 주기적으로, 예컨대, 매 14일 마다, 상기 레티클에 대해 표준 레티클 검사(106)를 행한다. 만약, 상기 표준 레티클 검사를 통과하면, 상기 레티클은 생산 공정(104)으로 돌아간다. 만약, 상기 표준 레티클 검사를 통과하지 못하면, 상기 레티클의 수명(lifetime) 소진되고, 상기 레티클은 계속 사용되지 않는다(108).
도 1에 묘사된 것과 같은 공정은 일반적으로 헤이즈(haze) 디펙트(defect)가 나타날때까지는 만족스러운 결과를 나타낸다. 헤이즈 디펙트는 노출 도즈(exposure does)에 따라 빠르게 성장하고 대량 DRAM 제조 환경에서 며칠 내에 거대한 수율 손실을 야기한다. 도 1의 상기 레티클 품질 제어 시스템 공정이 디펙트를 감지하고 상기 디펙트에 반응할 수 있는 때는, 상기 손상은 이미 내부 물질 및 어떤 완성된 제품에 나쁜 영향을 준 이후이다.
도 2는 제조 공장에서 감지된 레티클 헤이즈 디펙트의 일례를 도시한다. 도 2를 참조하면, 상기 레티클 헤이즈 디펙트는 제1 지점 204 의 레티클 스캔 202 상에서, 또한 제2 지점 208 의 생산 웨이퍼 206 상에서 보여질 수 있다.
상기 헤이즈 디펙트를 제어하기 위해, 일 실시예는 도즈에 기초하고 시간에 기초한 세정 예측 시스템(dose-based and time-based clean forecasting system), 레티클 세정 시스템 및 웨이퍼 검사 방법을 포함하는 헤이즈 디펙트를 위해 설계된 헤이즈 제어 시스템을 포함한다.
도 3은 본 발명의 일 실시예에 따른 헤이즈 제어 구성요소를 포함하는 레티클 품질 제어 시스템 300 의 플로우 차트를 도시한다. 여기서, 종래의 새로운 레티클 품질 공정(reticle qualification process)(단계 302)을 이용해서 새로운 레티클이 검증된 후, 상기 레티클은 반도체 생산 공정으로 들어간다(단계 304). 주기적으로, 예컨대, 매 14일 마다, 상기 레티클에 표준 레티클 검사(standard reticle inspection)를 행한다(단계 306). 동시에, 헤이즈 디펙트를 감지하기 위해 설계된 주기적 웨이퍼 검사(periodic wafer inspection)(단계 308), 레티클 세정 예측 시스템(reticle clean forecasting system)(단계 310) 및 레티클 세정 공정(reticle cleaning process)(단계 312)이 있다. 하나 또는 그 이상의 단계에 따르면, 상기 레티클은 생산 공정으로 돌아온다(단계 304). 동시에, 상기 공정들의 결과에 따르면, 상기 레티클 수명은 소진되고 상기 레티클은 계속 진행되지 않는다(단계 314).
다양한 실시예들에서, 하나 또는 그 이상의 단계들 306, 308, 310, 312이 상기 수행에 따라 생략될 수 있다.
어떤 실시예들에서, 단계 310에서 상기 레티클 세정 예측 시스템은 상기 레티클의 생산공정에서 축적되는 노출된 도즈 및 시간을 계산한다. 유동적으로 산출된 세정 예측 웹페이지가, 사용되고 있는 각 레티클에 대해 현재 도즈 및 시간을 캡쳐하고 표시할 수 있다. 어떤 실시예들에서, 상기 예측은 4 단계로 나눠지고 상기 레티클이 규격(specification)의 세부들에 기초한 세정을 필요로 할 때를 지시한다. 상기 규격들은 이전의 내역(previous history)에 기초하여 정의될 수 있고, 공정, 소자 및 생산 조건에 따른 변화에 의해 조정될 수 있다.
어떤 경우에는, 단계 312에서 잘 제어된 세정 시스템은 상기 레티클을 세정하기 위해 사용된다. 세정 후에, 각 레티클은 검사 공정을 실행할 수 있고, 생산 공정으로 다시 배출되기 전에 다른 품질 공정(qualification procedure)을 실행할 수 있다. 상기 세정 예측 시스템에서 상기 레티클의 시간 및 도즈 축적은 상기 세정 후에 0 으로 리셋된다. 도즈량 및 화학적 불순물에 기인한 점진적인 성장은 상기 예방적인 주기적 세정에 의해 제어된다. 상실 품목이 많은 상황의 경우에는, 상기 도즈 및 시간 규격을 넘는 상기 레티클은 세정을 위한 웨이퍼 생산 공정으로 부터 배출될 수 없다. 상기 레티클들은 상기 레티클들을 세정할 수 있을 때까지 헤이 즈 디펙트의 일일 검사를 위한 높은 단계의 경보 범주(elevated alert category)에 놓여 질 것이다.
웨이퍼 레벨에서, 다양한 실시예들은 단계 308에서 초기 단계의 헤이즈 감지 능력을 향상시키기 위한 종래의 웨이퍼 검사 방법론의 변형을 포함한다. 이와 같은 향상들은 검사의 빈도를 증가하는 것 없이 모든 레티클 반복 디펙트들의 효과적인 감시를 가능하게 한다. 향상된 웨이퍼 검사 스캔 방법은 더 나은 스캔 결과의 분석 및 알려진 레티클 디펙트에 대한 추적(tracking)을 가능하게 하는 소프트웨어 발전과 함께한다.
상기 레티클 품질 제어 시스템(reticle quality control system)에 상기 헤이즈 제어 시스템을 통합하는 개시된 실시예들은, 매우 초기 단계에서 상기 헤이즈 디펙트들을 감지하거나, 빈번한 레티클 세정으로 상기 헤이즈 디펙트들이 발생하는 것을 방지할 수 있게 한다. 개시된 실시예들에서, 점진적인 디펙트들의 웨이퍼 수율에 대한 영향은 생산 공정의 수 및 속도에 혼란을 야기하는 것 없이 최소 레벨로 조절될 수 있다.
어떤 실시예들은 헤이즈의 감지를 위한 향상된 웨이퍼 검사 기술을 포함한다. 상기 기술들은 하나 또는 그 이상의 레티클에 기초한 샘플링, 헤이즈 웨이퍼 검사, 반복 디펙트 여과 및 알려진 반복 디펙트 데이터베이스를 조합한다.
레티클에 기초한 샘플링(reticle-based sampling): 당업자에게 알려진 '스킵(skip) 규칙'으로 정의된 종래의 샘플링은 공정 제어를 위한 장치에 기초한 모니터링에 중점되어 왔다. 그러나, 헤이즈 모니터링의 목적을 위해, 모니터될 아이템 은 상기 장치라기보다 상기 레티클이다. 왜냐하면, 레티클들이 일반적으로 장치(tool) 사이를 이동하기 때문이다. 대신에, 개시된 실시예들은 어떤 특정 스킵 규칙을 위해, 레티클에 기초한 카운터(counter)라거나, 장치에 기초한 카운터(counter)를 모두 허용한다. 상기 카운터는 상기 모니터링 시스템에 있어서 보다 큰 유연성을 허여하기 위해, 랏(lot)에 기초하거나 시간에 기초하거나 랏 및 시간에 모두 기초할 수 있다.
단일 레티클 ID를 위해 레티클에 기초한 샘플 계획을 성립하기 위한 레티클에 기초한 카운터의 능력과 함께, 어떤 실시예들에 따른 스킵 규칙은 몇몇 인자(factor)들을 포함한다. 상기 인자들은 모니터될 사진 식각 공정의 주요 공정 단계인 트리거(trigger) 스텝, 상기 웨이퍼 검사 단계에서 헤이즈 스캔인 의존 단계(dependent step) 및 주어진 레티클이 검사들 사이에 처리될 수 있는 최대 랏(lot) 수인 한계 카운트(limit count)를 포함할 수 있다. 상기 인자들은 또한 레티클 검사들 사이에 최대 경과 시간인 제한 시간(limit time) 및 상기 트리거 스텝에서 사용된 장치 또는 상기 레티클에 기초한 상기 웨이퍼 랏(lot)을 샘플링하기 위한 선택사항(option)을 포함하는 다른 특정된 인자들을 포함할 수 있다.
헤이즈 웨이퍼 검사(haze wafer inspection): 상기 위치 및 상기 헤이즈 디펙트들의 성질로 인해, 종래의 웨이퍼 검사는 헤이즈 형성의 초기 단계를 감지하기에 확실하지 않다. 다양한 실시예들은 상기 웨이퍼 레벨 상에서 상기 헤이즈 디펙트들을 식별하기 위한 더나은 새로운 스캔 방법들을 포함한다. 이하 논의는 표준 웨이퍼 검사의 어떤 측면들을 상기 헤이즈 디펙트들을 감지하기 위해 최적화되어온 헤이즈 웨이퍼 검사의 어떤 측면들과 비교한다.
관리 영역(care area) : 종래의 공정에서, 무작위의/어래이(array) 검사 및 관리 영역 사이즈는 검사될 상기 층 및 감지된 중요한 디펙트들을 위해 최적화된다. 어떤 개시된 실시예들에서, 무작위의 검사 모드는 상기 전체 다이를 검사하기 위해 사용되고, 상기 관리 영역은 상기 레티클 영역의 코너에 전형적으로 위치할 수 있는 상기 헤이즈 형성 취약점을 캡쳐하기 위해 상기 다이의 최단 가장자리로 이동된다.
노이즈에 대한 신호(signal to noise) : 종래의 공정들에서, 노이즈에 대한 신호의 비율은 잘못된 카운트를 없애기 위해 최대화될 수 있다. 어떤 개시된 실시예들에서, 적당한 수의 잘못된 카운트들은 상기 스캔 결과들에서 묵과되고, 어떤 실시예들에서는, 소프트웨어에 기초한 반복 알고리즘에 의해서 여과된다.
민감도(sensitivity) : 종래의 시스템에서, 상기 스캔 방법의 민감도는 중요한 디펙트들을 감지하기 위해 최적화될 수 있다. 어떤 개시된 실시예들에서, 상기 스캔 방법의 민감도는 헤이즈 형성 존재의 최초의 가능한 신호를 위해 최대화될 수 있다.
샘플링 계획(sample plan) : 종래의 시스템에서, 전체 웨이퍼가 스캔된다. 어떤 개시된 실시예들에서, 상기 웨이퍼 가장자리에서 부분 샷(partial-shot)을 스캐닝하기보다는 단지 전체 샷(full-shot)이 스캔된다. 헤이즈 형성의 타당한 감지를 제공하기 위해 적어도 10 샷(shot)의 샘플링이 필요하다.
디펙트 리뷰(defect review) : 종래의 시스템에서, 디펙트들의 무작위 샘플 이 현미경 또는 SEM 리뷰에 의해 분류된다. 어떤 개시된 실시예들에서, 새로운 반복 디펙트들이 알려진 반복 디펙트들과 격리되어 새로운 반복 디펙트들만 SEM 리뷰에 의해 분류된다.
도 4는 표준 검사와 비교한 본 발명의 일 실시예에 따른 칩(chip) 상에서의 헤이즈 웨이퍼 검사를 도시한다. 웨이퍼 402 의 확장된 검사 영역은 헤이즈 디펙트들이 처음으로 자라난다고 알려진 코너 영역 404를 포함한다. 상기 새로운 웨이퍼 검사들은 상당한 수율 손실이 일어나기 전에 헤이즈를 감지할 수 있다. 어떤 개시된 실시예들에 따른 헤이즈 검사 영역 406 은 상기 표준 검사 영역 408 보다 상당히 넓다.
레티클 반복 디펙트 여과 및 알려진 반복 디펙트 데이터 베이스(reticle repeater filtering and known repeater database) : 다양한 실시예에 따르는 헤이즈 검사 공정은 상기 스캔 결과에 존재하는 오류 디펙트(false defect)들 또는 노이즈로부터 반복 디펙트들을 분류할 수 있는 능력을 포함한다.
도 5는 본 발명의 일 실시예에 따라 레티클 반복 디펙트의 여과 공정을 도시한다. 가공하지 않은 스캔(raw scan)이 수행되어(502), 모든 디펙트들이 식별된다. 반복 알고리즘(repeat algorithm)이 적용되어(504), 반복 디펙트들이 식별된다(506). 상기 결과들은 저장되고, 이후에, 각 반복 디펙트는 새로운 반복 디펙트인지 알려진 반복 디펙트인지 식별된다(508).
각층마다, 헤이즈가 특정된 스캔 레시피가 만들어지면, 특정 레티클이 찍힌 웨이퍼는 상기 레티클에 존재하는 알려진 반복 디펙트의 베이스 레벨을 결정하기 위해 스캔되고 특징지워진다.
각각의 알려진 반복 디펙트는 이미지화되고, 목록화되고, 샷 격자(shot grid)에 대한 반복 디펙트의 공간 좌표가, 상기 층에서 알려진 반복 디펙트로써 HPL ODYSSEY 소프트웨어 패키지와 같은, 적당한 소프트웨어 패키지 내에 저장된다. 상기 공정은 생산 공정에서 사용되고 있는 상기 층의 모든 레티클에 반복된다.
일단 상기 알려진 반복 디펙트 데이터 베이스에 상기 모든 레티클들로부터의 데이터가 합해져 발전되면, 상기 웨이퍼 스캔 검사가 완료되기까지 상기 소프트웨어 패키지에 의해 자동적으로 새로운 반복 디펙트들의 후속의 식별화(subsequent identificaton)가 수행된다. 상기 소프트웨어 패키지는 상기 스캔 결과 상에 존재하는 어떤 반복 디펙트의 존재를 체크하고(flag), 상기 알려진 반복 디펙트들과 새로운 반복 디펙트들을 구별한다.
레티클 세정 예측 시스템(reticle clean forecast system) : 다양한 실시예들은 또한 레티클 세정 예측 시스템을 포함한다. 상기 시스템은 상기 레티클이 상기 스텝퍼(stepper)/스캐너(scanner) 상에 노출되는 각 시간에 도즈 카운트가 증가될 때, 레티클 도즈 축적량에 기초하고, 최초 공정 도입 또는 마지막 세정 날짜로부터 계산된 레티클 생산 시간에 기초한다. 상기 시스템은 상기 언급된 기준들에 기초한 레티클 세정 요구들을 표시하는 자동화된 실시간 시스템을 포함한다. 상기 시스템에 기초할 때, 생산 및 엔지니어링 그룹들은 효과적으로 생산 계획들을 세울 수 있다.
어떤 실시예들에서, 상기 레티클 세정 예측 시스템은 한국의 삼성 전자의 소 프트웨어 제품인 2개의 존재하는 시스템들:SIMAX(Samsung Integrated Management And eXecution system) 및 ARMS( Advanced Reticle Management System) 과 연결될 수 있다.
어떤 실시예들에서, 상기 레티클 사용 및 일련의 데이터는 초기에 UNIX 생산 공정 서버에 저장된다. 상기 생산 공정 서버에 있는 상기 데이터의 보전을 유지하기 위해, 상기 정보의 복사본은 SQL 서버에 전달된다. ASP 복사된 웹 페이지(ASP-coded web page)는 상기 SQL 데이터 베이스 쿼리(query) 결과를 유동적으로 표시한다. 상기 웹 페이지는 일일의 도즈량에 기초하고 시간에 기초하여 레티클 세정 요구를 모니터링하기 위해 사용되는 인터페이스이다.
세정 예측 공정도(clean forecast process flow) : 상기 공정은 상기 ARMS 웹 인터페이스 내에서 상기 레티클 검사 및 등록으로 시작된다. 상기 도즈 카운팅 변수들은 이때에 정해지고, 상기 도즈량에 기초하고 시간에 기초한 계산이 활성화된다. 상기 시간에 기초한 계산은 생산공정에서 상기 레티클이 처음으로 놓여졌을 때의 데이터로부터 시작한다.
도 6은 본 발명의 일 실시예에 따른 도즈에 기초한(does-based) 공정의 플로우 차트를 도시한다. 첫째로, 상기 레티클은, 예를들면 상기 마스크 샵(mask shop) 으로부터 받아지고(단계 602), 검사되고 ARMS 와 같은 관리 시스템에 등록된다. 상기 초기 도즈 추적(does tracking) 변수들은 이 시점에 정해진다.
상기 레티클은 예컨대, 작동 인터페이스(operator interface)를 통해 요청되고 상기 장치 내로 로딩된다(단계604). 상기 랏(lot)이 상기 장치 내로 들어오고 상기 도즈 계산 코딩(coding)이 초기화된다.
상기 도즈 인터락(interlock)이 확인된다(단계 606). 만약 상기 도즈 인터락이 미리 정해진 초기값에 다다르면 더 이상 계산하지 않는다.
값들이 서버 모듈들로부터 얻어진다(단계 608). 상기 값들은 노출시간, 웨이퍼들의 수, 도즈 한계(does limit), 현재 도즈, 웨이퍼 당 샷(shot) 및 장치 조율 시간(tool adjustment time)을 포함한다.
공정 작업(run)을 위한 추적(tracking) 도즈량이 계산된다(610). 상기 공정 작업은 상기 노출 시간, 웨이퍼들의 수, 웨이퍼 당 샷 및 장치 조율 시간을 포함할 수 있다.
상기 현재 도즈량에 새로이 계산된 도즈량을 더함으로써 상기 도즈량들은 합해진다(단계 612)
관리 시스템 마스터 테이블은 상기 도즈 정보로 갱신된다(단계 614).
상기 레티클 도즈는 상기 레티클이 처리되는 매 시간마다, 축적하는 것을 계속한다. 동적 웹 페이지(dynamic web page)가 세정 예측을 위해 사용될 수 있다. 상기 도즈에 기초하고 시간에 기초한 섹션(section)들은 상기 레티클 세정 수요의 "At-A-Glance" 뷰(view)를 표시하는, 정열(sort)되고, 색으로 표시되고(color-coded), 이미지로 표시된(image-coded) 테이블들에 표시된다.
어떤 실시예들에서, 예측 스크린에 표시된 4 레벨들이 아래 테이블에 정의된다. 그러나, 값들은 예시적인 것들이고, 상기 개시된 실시예들의 범위를 제한하지 않는다. 상기 아래 정보를 표시하기 위해, 특정 색상 및/또는 상징이 각 레티클의 상태를 위해 사용될 수 있다.
도즈 한계(does limit) 시간 한계(time limit) 응답(response)
>100% >100% 레티클 인터락
90%-100% 93%-100% 즉각적 레티클 세정
75%-89% 83%-92% 레티클 세정 요구
<75% <83% 생산
일단 상기 레티클들이 세정되면, 상기 정보는 ARMS와 같은 상기 관리 시스템을 통해 제출되고, 상기 도즈 및 시간값들은 즉각적으로 리셋된다. 이후에, 상기 레티클들은 상기 생산 흐름에 다시 놓여지고 도 7에 도시된 레티클 세정 관리 싸이클을 계속한다.
도 7은 본 발명의 실시예들에 따른 레티클 세정 관리 싸이클을 도시한다. 여기서, 상기 레티클은 검사되고 등록된다(단계 702).
도즈에 기초하고 시간에 기초한 값들이 상기 레티클의 사용에 따라 축적되기 시작한다(단계 704).
상기 레티클이 사용될 때, 상기 레티클은 레티클 세정 예측 웹 페이지의 경고 섹션에 드디어 나타난다(단계 706).
상기 레티클이 세정되고 제거된다(단계 708). 데이터가 ARMS와 같은 관리 시스템에 입력되고 상기 도즈 카운트 및 마지막 세정의 리셋을 유발한다(단계 710).
상기 시스템은 리드 랏(lead lot)을 보낼 것이고 결과를 확인할 것이며 상기 레티클은 생산공정으로 되돌려진다(단계 712). 상기 공정은 단계 704로 되돌아간다.
각 레티클이 세정되는 회수는 어떤 실시예들에서는 문서화될 수 있다. 상기 데이터는 세정하기 위한 수명에 다다른 상기 레티클들을 대체하기 위해 사용된다. 상기 도즈에 기초하고 시간에 기초한 규격(specification) 한계(limit)의 효과는 추적되고, 조정(adjustment)은 상기 공정 및 다른 인자들이 변화함에 따라 필요한 만큼 이루어질 수 있다. 많은 경우에, 상기 새로운 소자 설계들, 새로운 생산품들, 새로운 공정들, 새로운 장치들 및 새로운 환경은 상기 세정 한계 규격(specification) 변화를 지시할 것이다. 상기 레티클 세정 예측 시스템은 상기 변화들에 빠르고 효과적으로 반응하고 제어하기 위한 능력을 갖도록 설계되어 왔다.
다양한 실시예들은 레티클 세정 요구를 위한 역동적이고 읽기 쉽고 추적하고 계획하는 장치를 생산하기 위해 여기에 묘사된 상기 기술 및 알려진 프로그래밍 기술과 함께 SIMAS 및ARMS 와 같은 현존하는 시스템의 사용을 조합한다.
레티클 세정 시스템(reticle cleaning system) : 레티클 세정을 위해, 습식 세정 공정 장치들은 오염물들 및 헤이즈 디펙트들을 레티클들의 표면으로부터 제거하기 위해 사용된다. 상기 세정의 정도는 상기 디펙트들의 심한 정도에 의존한다. 어떤 실시예들에서, 당업자에게 알려진 STEAG HAMATEC 장치는 습식 화학물질을 사용하여 레티클의 유리면으로부터 오염물들을 제거하기 위해 일차적으로 사용된다. 스핀형의 방법이 화학물질을 디스펜스하고, 헹구고(rinse) 건조(dry)하기 위해 사용된다. 어떤 실시예에서, 마지막 세정으로써 당업자에게 알려진 AOC TECHNO 장치가 주로 사용된다. 마지막 세정에 의해 펠리클(pellicle)이 제거된다. 상기 레티클의 가장자리에 남아있는 박막성 고착 잔류물(pellicle adhesive residue) 및 헤이즈 디펙트들은 레티클을 완전히 담그는 방법을 사용하여 상기 화학 세정 공정에서 제거된다.
종래의 시스템에서, 레티클 세정 공정은 레티클들에 오염물들을 부가하기 일쑤였다. 후세정 품질 공정(post-clean qualification process)에서의 지속적인 실패로 인해, 대량 웨이퍼 생산에서 요구되는 레티클 세정의 수 확보 측면에서, 종래의 세정 시스템은 신뢰할 수 없고 부적당한 것으로 간주되었다. 개시된 실시예들은 레티클 세정을 위한 엄격한 요구를 만족할 수 있는 공정의 발전 및 몇몇의 장치 수정을 수행함으로써 신뢰할 수 있고 조절이 잘되는 레티클 세정 공정을 제공한다.
상기 최종 세정 장치에 행해진 몇몇 변형은, 공장 단위(fab-level)의 화학물질 캐비넷 대신에 종속적 단위(subfab-level)의 화학물질 캐비넷에서 상기 장치로 직접적으로 나노스트립(nanostrip) 용액을 펌프하는 화학물질 공급 시스템을 부가하기 위해, 주로 상기 화학물질 공급 영역에서 행해진 개조(conversion)들을 포함한다. 어떤 실시예들에서, 다른 변형들은 SC1 탱크 재순환 유닛(SC1 tank recirculation unit)을 제거하는 것을 포함한다. 이는 상기 유닛이 공정에 더 많은 오염물들을 부가하기 때문이다. 어떤 실시예들에서, 다른 변형들은 더 나은 운용(handling) 및 오염 관리를 위해 주로 IPA 및 언로드 영역에서 로봇 정지 지점(robot stop position)을 바꾸는 것을 포함한다. 어떤 실시예들에서, 다른 변형들은 입구 오염의 경로(route of contaminant entry)를 피하기 위해 상기 공정 탱크들로부터 N2 버블러(bubbler) 라인들을 조정하는 것을 포함한다.
어떤 실시예들에서, 가장 좋은 세정 조건은, 표면으로 작은 입자를 끌어 당기는 하전 효과(charging effect)를 중화하기 위해 SC1 시간을 25% 증가하고, 상기 SC1 시간에 의해 증가된 가능한 불순물을 보상하기 위해 초순수(DI water) 헹굼 시간을 3배로 함으로써 수행될 수 있다. 어떤 실시예들에서, 상기 개선은 결점없는 영역(clear area)에 디펙트를 부가하지 않고 레티클을 세정할 수 있는 가장 좋은 세정 공정을 제공할 수 있다.
어떤 실시예들에서, 공정 방법(process recipe)을 위한 가장 좋은 가능한 조건을 유지하기 위해서 몇가지 제어 측정(control measure)이 적용되어 왔다.
레티클 품질(reticle qualification) 일일 테스트는 세정 공정 상에서 수행된다. 상기 레티클 품질 일일 테스트는 세정 공정 기초 라인을 수립하고, 공정 변화에 반응할 수 있고, 생산을 위해 신뢰할 수 있는 세정 공정을 유지하도록 돕는다. 월별 실패 분석(failure analysis)은 2개의 레티클 샘플링으로 상기 레티클 표면 상의 황산염(sulfate) 및 암모늄(ammonium)을 모니터하기 위해 수행된다. 더 나아가서, 상기 SC1 탱크 내에 암모늄 양을 위해 월별 농도 샘플링을 수행한다.
여기에 개시된 상기 실시예들 및 예시들은 본 발명 및 본 발명의 실제적 응용을 가장 잘 설명하기 위해 나타나고, 그럼으로써, 당업자가 본 발명을 만들고 이용할 수 있도록 나타난다. 그러나, 당업자는 앞서 언급한 묘사 및 예시들은 단지 예시와 도식화의 목적으로 첨부된 것을 알 수 있을 것이다. 상기 개시된 묘사는 본 발명을 다하거나, 개시된 간결한 형태로 본 발명을 한정할 것으로 의도하지는 않는다. 청구항들의 범위 및 정신으로부터 벗어나는 것 없이 상기 시사를 반영하여 많은 변형 및 변화가 가능하다.
본 발명의 헤이즈 제어 시스템 및 방법에 의하면, 레티클 및 웨이퍼 검사의 정확한 샘플링 방법을 계산하는 논리적 시스템을 이용하여 제조 시설에서 대량 생산에 대한 방해 없이 헤이즈 디펙트를 찾아내고 제어할 수 있다. 따라서, 공정 상에서, 효율적으로 헤이즈를 제어할 수 있다.

Claims (10)

  1. 복수의 반도체 웨이퍼들을 스캐닝하는 단계;
    상기 반도체 웨이퍼들의 반복 디펙트들을 식별하는 단계;
    상기 반복 디펙트들을 알려진 반복 디펙트들로 데이타 베이스에 저장하는 단계; 및
    알려진 반복 디펙트가 아닌, 반도체 레티클 헤이즈에 의한 추가적인 반복 디펙트를 식별하는 단계를 포함하는 반도체 레티클 상의 헤이즈 제어를 위한 헤이즈 예측 방법.
  2. 제 1 항에 있어서,
    각각의 반복 디펙트의 공간 좌표가 저장되는 것을 특징으로 하는 반도체 레티클 상의 헤이즈 제어를 위한 헤이즈 예측 방법.
  3. 제 1 항에 있어서,
    상기 반도체 웨이퍼들에 있는 반복되지 않는 디펙트들은 저장되지 않는 것을 특징으로 하는 반도체 레티클 상의 헤이즈 제어를 위한 헤이즈 예측 방법.
  4. 레티클의 초기 검사를 수행하는 단계;
    상기 레티클을 장치로 로딩하는 단계;
    시스템 서버 모듈로부터 초기 값들을 로딩하는 단계;
    반도체 공정 작업을 위한 추적 도즈값들을 계산하는 단계;
    갱신 도즈값들을 얻기 위해 상기 초기값들 및 상기 추적 도즈값들을 합산하는 단계; 및
    상기 갱신 도즈값들을 저장하는 단계를 포함하는 반도체 레티클 상의 헤이즈 제어를 위한 헤이즈 제어방법.
  5. 제 4 항에 있어서,
    상기 초기값들은 레티클이 스텝퍼/스캐너 상에 노출되는 시간을 포함하는 것을 특징으로 하는 반도체 레티클 상의 헤이즈 제어를 위한 헤이즈 제어방법.
  6. 제 4 항에 있어서,
    상기 초기값들은 가공한 웨이퍼들의 수를 포함하는 것을 특징으로 하는 반도체 레티클 상의 헤이즈 제어를 위한 헤이즈 제어방법.
  7. 제 4 항에 있어서,
    상기 초기값들은 도즈량의 한계를 포함하는 것을 특징으로 하는 반도체 레티클 상의 헤이즈 제어를 위한 헤이즈 제어방법.
  8. 제 4 항에 있어서,
    상기 초기값들은 현재 도즈량을 포함하는 것을 특징으로 하는 반도체 레티클 상의 헤이즈 제어를 위한 헤이즈 제어방법.
  9. 제 4 항에 있어서,
    상기 초기값들은 웨이퍼 당 샷 수를 포함하는 것을 특징으로 하는 반도체 레티클 상의 헤이즈 제어를 위한 헤이즈 제어방법.
  10. 제 4 항에 있어서,
    상기 초기값들은 장치 조정 시간을 포함하는 것을 특징으로 하는 반도체 레티클 상의 헤이즈 제어를 위한 헤이즈 제어방법.
KR1020080011159A 2006-09-13 2008-02-04 반도체 공정의 헤이즈 제어를 위한 방법 및 시스템 KR101183133B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/520,538 US7486391B2 (en) 2006-09-13 2006-09-13 System and method for haze control in semiconductor processes
US11/520,538 2006-09-13

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020060123957A Division KR100823167B1 (ko) 2006-09-13 2006-12-07 반도체 공정의 헤이즈 제어를 위한 방법 및 시스템

Publications (2)

Publication Number Publication Date
KR20080026574A KR20080026574A (ko) 2008-03-25
KR101183133B1 true KR101183133B1 (ko) 2012-09-17

Family

ID=39169269

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020060123957A KR100823167B1 (ko) 2006-09-13 2006-12-07 반도체 공정의 헤이즈 제어를 위한 방법 및 시스템
KR1020080011159A KR101183133B1 (ko) 2006-09-13 2008-02-04 반도체 공정의 헤이즈 제어를 위한 방법 및 시스템

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020060123957A KR100823167B1 (ko) 2006-09-13 2006-12-07 반도체 공정의 헤이즈 제어를 위한 방법 및 시스템

Country Status (2)

Country Link
US (1) US7486391B2 (ko)
KR (2) KR100823167B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005027120A1 (de) * 2005-06-10 2006-12-14 Leica Microsystems Semiconductor Gmbh Verfahren zur Inspektion von Halbleiterwafern unter Berücksichtigung des Saw-Designs
US7796249B2 (en) * 2007-08-31 2010-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Mask haze early detection
CN101939713B (zh) * 2008-02-05 2013-05-22 应用材料公司 运作电子装置制造系统的方法与设备
KR101581673B1 (ko) * 2008-02-05 2015-12-31 어플라이드 머티어리얼스, 인코포레이티드 제조 프로세스들로부터의 가연성 폐기물 가스들을 처리하기 위한 시스템 및 방법
US10768611B2 (en) 2009-06-16 2020-09-08 Applied Materials, Inc. Counter and timer constraints
KR20120045774A (ko) * 2010-11-01 2012-05-09 삼성전자주식회사 웨이퍼 검사 방법
TWI571700B (zh) * 2014-12-25 2017-02-21 Ching-Bore Wang A method of detecting contaminants formed in the mask and a mask for carrying out the method
US10902576B2 (en) * 2016-08-12 2021-01-26 Texas Instruments Incorporated System and method for electronic die inking after automatic visual defect inspection
US10557802B2 (en) * 2018-05-09 2020-02-11 Kla-Tencor Corporation Capture of repeater defects on a semiconductor wafer
US11467508B2 (en) * 2018-07-25 2022-10-11 Applied Materials, Inc. Pellicle adhesive residue removal system and methods
US11536541B2 (en) 2019-05-15 2022-12-27 Andrew Webberley Apparatus and method for monitoring and controlling a haze level

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5383018A (en) * 1992-12-28 1995-01-17 National Semiconductor Corporation Apparatus and method for calibration of patterned wafer scanners
JPH06295945A (ja) * 1993-04-08 1994-10-21 Shin Etsu Handotai Co Ltd 半導体製造プロセスの評価方法および装置
US5991699A (en) * 1995-05-04 1999-11-23 Kla Instruments Corporation Detecting groups of defects in semiconductor feature space
KR19990057923A (ko) 1997-12-30 1999-07-15 김영환 헤이즈 제거를 위한 방법
JP2001091451A (ja) 1999-09-20 2001-04-06 Hitachi Ltd 結晶欠陥解析装置
WO2004105087A2 (en) * 2003-05-19 2004-12-02 Kla-Tencor Technologies Corporation Apparatus and methods for enabling robust separation between signals of interest and noise
US7271921B2 (en) * 2003-07-23 2007-09-18 Kla-Tencor Technologies Corporation Method and apparatus for determining surface layer thickness using continuous multi-wavelength surface scanning
US7304310B1 (en) * 2003-11-21 2007-12-04 Kla-Tencor Technologies Corp. Methods and systems for inspecting a specimen using light scattered in different wavelength ranges
US7251033B1 (en) * 2004-06-02 2007-07-31 Advanced Micro Devices, Inc. In-situ reticle contamination detection system at exposure wavelength
JP2006145778A (ja) 2004-11-18 2006-06-08 Toshiba Corp マスクくもり判定方法

Also Published As

Publication number Publication date
US20080062414A1 (en) 2008-03-13
KR20080024940A (ko) 2008-03-19
KR100823167B1 (ko) 2008-04-18
KR20080026574A (ko) 2008-03-25
US7486391B2 (en) 2009-02-03

Similar Documents

Publication Publication Date Title
KR101183133B1 (ko) 반도체 공정의 헤이즈 제어를 위한 방법 및 시스템
US10600175B2 (en) Dynamic care areas for defect detection
US7975245B2 (en) Computer-implemented methods for determining if actual defects are potentially systematic defects or potentially random defects
US6850320B2 (en) Method for inspecting defects and an apparatus for the same
Mai et al. SPC based in-line reticle monitoring on product wafers
US20060287751A1 (en) Computer-implemented methods for performing one or more defect-related functions
US6338001B1 (en) In line yield prediction using ADC determined kill ratios die health statistics and die stacking
CN111542915B (zh) 使用电子束检验及具有实时情报的深度学习以减少妨害的缺陷探索
US11204332B2 (en) Repeater defect detection
Guldi In-line defect reduction from a historical perspective and its implications for future integrated circuit manufacturing
JP4080087B2 (ja) 分析方法,分析システム及び分析装置
Shindo et al. Excursion detection and source isolation in defect inspection and classification [VLSI manufacture]
Nurani et al. Development of an optimal sampling strategy for wafer inspection
Shindo et al. Effective excursion detection by defect type grouping in in-line inspection and classification
JP2001522541A (ja) 集積回路の製造方法
Jean-Luc et al. Contamination monitoring and analysis in semiconductor manufacturing
CN1535475A (zh) 集成电路中检查层之间的覆盖偏移的修正
CN1673991A (zh) 一种缺陷控制方法
Shindo et al. Effective excursion detection and source isolation with defect inspection and classification
Tomlinson et al. Development of cost effective sampling strategy for in-line monitoring
Wallace et al. Characterization of automated wafer inspection tools
DE102018106751A1 (de) Automatisiertes inspektionswerkzeug
Mori et al. Yield enhancement with particle defects reduction
Florescu et al. Detection and measurement of particulate contaminants
Gao et al. P‐5.2: Study of Air Sampling and Database Analysis on Mask Haze in TFT Manufacturing

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 7