KR101180778B1 - Method of manufacturing a semicondcutor device - Google Patents
Method of manufacturing a semicondcutor device Download PDFInfo
- Publication number
- KR101180778B1 KR101180778B1 KR1020090101290A KR20090101290A KR101180778B1 KR 101180778 B1 KR101180778 B1 KR 101180778B1 KR 1020090101290 A KR1020090101290 A KR 1020090101290A KR 20090101290 A KR20090101290 A KR 20090101290A KR 101180778 B1 KR101180778 B1 KR 101180778B1
- Authority
- KR
- South Korea
- Prior art keywords
- precursor
- low dielectric
- nitrogen
- dielectric film
- containing gas
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
Abstract
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 저유전 전구체와 함께 질소 함유 가스를 유입하여 저유전막을 형성함으로써 저유전막의 경도 및 인장 강도 등의 기계적 특성을 향상시킬 수 있고, 이에 따라 이후 CMP 등의 공정에서 저유전막의 손상을 방지할 수 있다.The present invention relates to a method for manufacturing a semiconductor device, by introducing a nitrogen-containing gas with a low dielectric precursor to form a low dielectric film, it is possible to improve the mechanical properties such as hardness and tensile strength of the low dielectric film, and thus CMP, etc. It is possible to prevent damage to the low dielectric film in the process of.
저유전막, DEMS, 질소, 경도, 인장 강도 Low Dielectric Film, DEMS, Nitrogen, Hardness, Tensile Strength
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 저유전 전구체와 질소 함유 가스를 이용한 저유전 절연막의 형성 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method of forming a low dielectric insulating film using a low dielectric precursor and a nitrogen-containing gas.
반도체 소자의 고속화 및 고집적화를 실현하기 위해 근래에는 금속 배선의 미세화 및 다층화가 이루어지고 있다. 또한, 신호 지연(RC Signal Delay)을 감소시키기 위하여 배선 재료로 구리를 이용하고, 절연층 재료로 유전 상수(k)가 낮은 물질을 이용하고 있다. 그리고, 디자인 룰(Design Rule) 감소에 따른 금속 패터닝(metal patterning)의 어려움 등으로 인하여 배선 형성 공정에서 금속 식각 및 절연층 갭필 공정을 실시하지 않는 다마신(Damascene) 공정이 개발되었다.In recent years, in order to realize high speed and high integration of semiconductor devices, miniaturization and multilayering of metal wirings have been made. In addition, in order to reduce the RC signal delay, copper is used as the wiring material, and a material having a low dielectric constant k is used as the insulating layer material. In addition, a damascene process, which does not perform a metal etching and an insulating layer gap fill process, has been developed in the wiring forming process due to the difficulty of metal patterning due to the reduction of a design rule.
현재 일반적으로 사용되고 있는 여러 가지 절연막의 유전 상수는 층간 절연막의 경우 3.5~4.5이고, 식각 정지막의 경우 5~7 정도가 사용하고 있으며 꾸준히 특성 향상을 꾀하고 있다.Dielectric constants of various insulating films generally used are 3.5 to 4.5 for the interlayer insulating film and 5 to 7 for the etch stop film, and the characteristics are steadily improved.
일반적으로 낮은 유전 상수를 갖는 저유전막은 전구체를 기화시켜 반응 챔버로 유입시켜 형성하게 된다. 그런데, 종래의 저유전막은 경도와 인장 강도 등의 기계적 특성이 나쁘기 때문에 저유전막 증착 후 평탄화를 위한 화학적 기계적 연마(Chemical Mechanical Polishing; CMP) 공정시 디싱(dishing)이 발생하게 된다. 따라서, 저유전막의 평탄도가 저하될 뿐만 아니라, 그 상부에 형성되는 금속 배선의 특성도 저하되어 소자의 전기적 특성 또한 저하되게 된다.In general, a low dielectric film having a low dielectric constant is formed by vaporizing a precursor into the reaction chamber. However, since the conventional low dielectric film has poor mechanical properties such as hardness and tensile strength, dishing occurs during chemical mechanical polishing (CMP) process for planarization after deposition of the low dielectric film. Therefore, not only the flatness of the low dielectric film is lowered, but also the characteristics of the metal wiring formed thereon are lowered, and the electrical characteristics of the device are also lowered.
본 발명은 저유전막의 기계적 특성을 향상시킬 수 있을 뿐만 아니라 전기적 특성을 향상시킬 수 있는 반도체 소자의 제조 방법을 제공한다.The present invention provides a method of manufacturing a semiconductor device that can improve the mechanical properties of the low dielectric film as well as improve the electrical properties.
본 발명은 전구체와 함께 질소 소오스를 유입하여 저유전막을 형성함으로써 저유전막의 기계적 특성 및 전기적 특성을 향상시킬 수 있는 반도체 소자의 제조 방법을 제공한다. The present invention provides a method for manufacturing a semiconductor device capable of improving the mechanical and electrical properties of a low dielectric film by introducing a nitrogen source with a precursor to form a low dielectric film.
본 발명의 일 양태에 따른 반도체 소자의 제조 방법은 반도체 기판이 제공되는 단계; 및 상기 반도체 기판 상에 전구체 및 질소 함유 가스를 이용하여 저유전막을 형성하는 단계를 포함한다.A method of manufacturing a semiconductor device according to an aspect of the present invention includes the steps of providing a semiconductor substrate; And forming a low dielectric film on the semiconductor substrate by using a precursor and a nitrogen-containing gas.
상기 전구체 및 질소 함유 가스는 플라즈마 상태로 여기되어 상기 반도체 기판 상에 증착된다.The precursor and nitrogen-containing gas are excited in a plasma state and deposited on the semiconductor substrate.
상기 전구체는 상기 질소 함유 가스와 1:0.1 내지 1:10의 비율로 유입된다.The precursor is introduced into the nitrogen-containing gas in a ratio of 1: 0.1 to 1:10.
상기 저유전막은 상기 전구체의 유입을 유지하고, 상기 질소 함유 가스의 유입 및 중단을 반복하여 적어도 2층 이상의 막을 형성한다.The low dielectric film maintains the inflow of the precursor, and repeats the inflow and interruption of the nitrogen-containing gas to form at least two layers of films.
상기 저유전막은 최상층이 상기 전구체와 질소 함유 가스를 동시에 유입하여 형성된다.The low dielectric layer is formed by simultaneously introducing the precursor and the nitrogen-containing gas at the top layer.
본 발명의 다른 양태에 따른 박막 형성 방법은 기판을 준비하는 단계; 상기 기판 상에 전구체로부터 기화된 반응 가스와 질소 함유 가스를 동시에 공급하는 단계; 및 공급된 상기 가스들을 플라즈마 상태로 여기시켜 상기 기판 상에 박막을 형성하는 단계를 포함한다.According to another aspect of the present invention, a method of forming a thin film includes preparing a substrate; Simultaneously supplying a reaction gas and a nitrogen containing gas vaporized from a precursor onto the substrate; And exciting the supplied gases into a plasma state to form a thin film on the substrate.
상기 전구체는 상기 질소 함유 가스와 1:0.1 내지 1:10의 비율로 유입된다.The precursor is introduced into the nitrogen-containing gas in a ratio of 1: 0.1 to 1:10.
본 발명은 저유전 전구체와 함께 질소 함유 가스를 유입하여 저유전막을 형성함으로써 저유전 전구체의 반응에 관여하지 않는 수소를 질소가 포획하여 저유전막의 막질을 향상시킬 수 있다. 즉, 저유전막의 경도 및 인장 강도 등의 기계적 특성을 향상시킬 수 있고, 이에 따라 이후 CMP 등의 공정에서 저유전막의 손상을 방지할 수 있다. 따라서, 이후 형성되는 금속 배선의 신뢰성을 향상시킬 수 있고, 이에 따라 소자의 전기적 특성을 향상시킬 수 있다.According to the present invention, a nitrogen-containing gas is introduced together with a low dielectric precursor to form a low dielectric film, whereby nitrogen captures hydrogen that is not involved in the reaction of the low dielectric precursor, thereby improving the film quality of the low dielectric film. That is, mechanical properties such as hardness and tensile strength of the low dielectric film can be improved, and thus damage to the low dielectric film can be prevented in a process such as CMP. Therefore, it is possible to improve the reliability of the metal wiring to be formed later, thereby improving the electrical characteristics of the device.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역 등의 부분이 다른 부분 “상부에” 또는 “상에” 있다고 표현되는 경우는 각 부분이 다른 부분의 “바로 상부” 또는 “바로 위에” 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and only the embodiments are intended to complete the disclosure of the present invention and to those skilled in the art. It is provided for complete information. In the drawings, the thickness of layers, films, panels, regions, etc., may be exaggerated for clarity, and like reference numerals designate like elements. In addition, if a part such as a layer, film, area, etc. is expressed as “upper” or “on” another part, each part is different from each part as well as being “right up” or “directly above” another part. This includes the case where there is another part between parts.
도 1은 본 발명에 따른 반도체 소자의 제조 방법에 이용되는 증착 장치의 개략 단면도로서, 화학 기상 증착(Chemical Vaper Deposition; CVD) 장치, 예를들어 플라즈마 증가 CVD(Plasma Enhanced CVD; PECVD)의 개략 단면도이다.1 is a schematic cross-sectional view of a deposition apparatus used in the method of manufacturing a semiconductor device according to the present invention, and a schematic cross-sectional view of a chemical vapor deposition (CVD) apparatus, for example, plasma enhanced CVD (PECVD). to be.
도 1을 참조하면, 본 발명에 이용되는 CVD 장치는 내부에 반응 공간이 마련된 반응 챔버(100)와, 반응 챔버(100) 내부의 하측에 마련되어 기판(10)을 지지하는 기판 지지대(110)와, 기판 지지대(110)와 대향하는 반응 챔버(100) 내부의 상측에 마련되어 공급 가스를 분사하는 샤워헤드(120)와, 샤워헤드(120)에 반응 가스를 공급하는 반응 가스 공급부(130)와, 액상의 전구체를 기화시켜 샤워헤드(120)에 공급하는 전구체 공급부(140)와, 반응 가스 및 기화된 전구체를 여기시키기 위한 제 1 플라즈마 발생부(150)와, 샤워헤드(120)에 클린 가스를 공급하는 클린 가스 공급부(160)와, 클린 가스를 여기시키기 위한 제 2 플라즈마 발생부(170)를 포함한다.Referring to FIG. 1, the CVD apparatus used in the present invention includes a
반응 챔버(100)는 소정의 반응 영역을 마련하고, 이를 기밀하게 유지시킨다. 반응 챔버(100)는 대략 원형의 평면부 및 평면부로부터 상향 연장된 측벽부를 포함하여 소정의 공간을 가지는 반응부와, 대략 원형으로 반응부 상에 위치하여 반응 챔버(100)를 기밀하게 유지하는 덮개를 포함할 수 있다. 물론, 반응부 및 덮개는 원형 이외에 다양한 형상으로 제작될 수 있는데, 예를들어 기판(10) 형상에 대응하 는 형상으로 제작될 수 있다.The
기판 지지대(110)는 반응 챔버(100)의 하부에 마련되며, 샤워 헤드(120)와 대향하는 위치에 설치된다. 기판 지지대(110)는 반응 챔버(100) 내로 유입된 기판(10)이 안착될 수 있도록 예를들어 정전척 등이 마련될 수 있다. 또한, 기판 지지대(110)는 대략 원형으로 마련될 수 있으나, 기판(10) 형상과 대응되는 형상으로 마련될 수 있으며, 기판(10)보다 크게 제작될 수 있다. 기판 지지대(110) 하부에는 기판 지지대(110)를 승하강 이동시키는 기판 승강기(111)가 마련된다. 기판 승강기(111)는 기판 지지대(110) 상에 기판(10)이 안착되면 기판 지지대(110)를 샤워헤드(120)와 근접하도록 이동시킨다. 또한, 기판 지지대(110) 내부에는 히터(미도시)가 장착된다. 히터는 소정 온도로 발열하여 기판(10)을 가열함으로써 전구체를 이용한 소정의 막, 예를들어 저유전 층간 절연막이 기판(10) 상에 용이하게 증착되도록 한다. 한편, 기판 지지대(110) 내부에는 히터 이외에 냉각관(미도시)이 더 마련될 수 있다. 냉각관은 기판 지지대(110) 내부에 냉매가 순환되도록 함으로써 냉열이 기판 지지대(110)를 통해 기판(10)에 전달되어 기판(10)의 온도를 원하는 온도로 제어할 수 있다.The
샤워헤드(120)는 반응 챔버(100) 내의 상부에 기판 지지대(110)와 대향하는 위치에 설치되며, 반응 가스, 기화된 전구체 및 클린 가스 등을 반응 챔버(100)의 하측으로 분사한다. 샤워헤드(120)는 상부가 반응 가스 공급부(130), 전구체 공급부(140) 및 클린 가스 공급부(150)와 연결되고, 하부는 기판(10)에 이들 가스를 분사하기 위한 복수의 분사홀(122)이 형성된다. 샤워헤드(120)는 대략 원형으로 제작 되지만, 기판(10) 형상으로 제작될 수도 있다. 또한, 샤워헤드(120)는 기판 지지대(110)와 동일 크기로 제작될 수 있다.The
반응 가스 공급부(130)는 샤워헤드(120)의 상부와 연결되어 반응 가스를 샤워헤드(120)에 공급하는 반응 가스 공급관(132)과, 반응 가스를 저장하는 반응 가스 저장부(134)를 포함한다. 반응 가스 저장부(134)는 본 발명에 따른 저유전 층간 절연막 증착 시 전구체와 함께 공급되는 반응 가스, 예를들어 질소(N2) 가스 및 암모니아(NH3) 가스 등의 질소 함유 가스를 적어도 하나 이상 저장한다. 이러한 질소 함유 가스는 전구체와 함께 공급되어 저유전 층간 절연막의 기계적인 특성 및 전기적인 특성을 향상시키게 된다.The reaction gas supply unit 130 is connected to an upper portion of the
전구체 공급부(140)는 샤워헤드(120)의 상부와 연결되어 액상의 전구체를 기화시켜 샤워헤드(120)에 공급한다. 전구체 공급부(140)는 반응 가스 공급관(132)과 분리되어 기화된 전구체를 샤워헤드(120)에 공급하는 전구체 공급관(142), 액상의 전구체를 기화시키는 기화기(144) 및 전구체를 저장하는 전구체 저장부(146)를 포함할 수 있다. 따라서, 전구체 저장부(146)에 저장된 액상의 전구체는 기화기(144)를 통해 기화되어 전구체 공급관(142)을 통해 샤워헤드(120)로 공급된다. 전구체 저장부(146)에는 저유전 층간 절연막을 증착하기 위한 전구체, 예를들어 도 2에 도시된 구조식을 갖는 디에톡시메틸실란(diethoxymethylsilane; DEMS) 등의 실리콘 탄화수소를 저장한다. 또한, 테트라에톡시실란(tetraethoxysilane), 디메틸디에톡시실란(dimethyldiethoxysilane), 디메틸디메톡시실란(dimethyldimethoxysilane), 디메틸에톡시실란(dimethylethoxysilane), 메틸디에톡시실란(methyldiethoxysilane), 트리에톡시실란(triethoxysilane), 트리메틸페녹시실란(trimethylphenoxysilane), 페녹시실란(phenoxysilane), 헥사메틸디실록산(hexamethyldisiloxane), 1,1,2,2-테트라메틸디실록산(1,1,2,2-tetramethyldisiloxane), 옥타메틸트리실록산(octamethyltrisiloxane) 등의 물질을 저유전 층간 절연막을 증착하기 위한 전구체로 이용할 수 있다.The precursor supply unit 140 is connected to the upper portion of the
제 1 플라즈마 발생부(150)는 반응 가스 및 기화된 전구체를 플라즈마 상태로 여기시키기 위해 설치한다. 제 1 플라즈마 발생부(150)는 반응 챔버(100)의 상부 및 측부의 어느 하나에 설치되거나, 반응 챔버(100)의 상부 및 측부에 동시에 설치될 수 있는 제 1 플라즈마 발생 코일(152)과, 제 1 플라즈마 발생 코일(152)에 소정의 전원을 공급하는 제 1 전원 공급부(154)를 포함한다. 여기서, 제 1 플라즈마 발생 코일(152)이 반응 챔버(100)의 상부 및 측부에 동시에 설치되는 경우 이들 제 1 플라즈마 발생 코일(152)는 병렬 연결될 수 있다. 또한, 반응 챔버(100)의 상부에 설치된 제 1 플라즈마 발생 코일(152)은 샤워헤드(120)로부터 분사되는 반응 가스 및 기화된 전구체를 완전하게 이온화하기 위해 외경이 샤워헤드(120)보다 크게 설치되는 것이 바람직하다. The first plasma generator 150 is installed to excite the reaction gas and the vaporized precursor to the plasma state. The first plasma generating unit 150 is the first
클린 가스 공급부(160)는 클린 가스를 샤워헤드(120)에 공급하는 클린 가스 공급관(162) 및 클린 가스를 저장하는 클린 가스 저장부(164)를 포함한다. 여기서, 클린 가스 공급관(162)은 반응 가스 공급관(132) 및 전구체 공급관(132 및 142)과 분리되어 샤워헤드(120)와 상부와 연결된다. 클린 가스 저장부(164)에 저장된 가스 는 층간 절연막 증착 후 미반응 가스를 퍼지하기 위해 이용되며, 불활성 가스 등이 클린 가스로 이용될 수 있다.The clean gas supply unit 160 includes a clean
제 2 플라즈마 발생부(170)는 클린 가스 공급부(160)를 통해 공급되는 클린 가스를 플라즈마 상태로 여기시키고, 이에 의해 라디컬이 발생되도록 한다. 제 2 플라즈마 발생부(170)는 클린 가스 공급관(162)의 소정 부위에 마련된 제 2 플라즈마 발생 코일(172)과, 제 2 플라즈마 발생 코일(172)에 소정의 전원을 공급하는 제 2 전원 공급부(174)를 포함한다. 따라서, 제 2 전원 공급부(174)로부터 제 2 플라즈마 발생 코일(172)에 소정의 전원이 공급되고, 이에 따라 소정의 전기장이 발생되어 클린 가스를 플라즈마 상태로 여기시키고, 이에 따라 반응 가스의 라디컬이 발생된다. The second plasma generator 170 excites the clean gas supplied through the clean gas supply unit 160 to a plasma state, thereby generating radicals. The second plasma generating unit 170 includes a second
한편, 도시되지 않았지만, 저유전 층간 절연막 형성 시 층간 절연막에 불순물을 추가하기 위한 불순물 공급부가 더 포함될 수 있다. 불순물 공급부는 층간 절연막에 불순물을 첨가하는 경우, 예를들어 층간 절연막으로 SiOCH막을 형성하는 경우 불순물로 이용되는 탄소(Carbon) 함유 가스, 예를들어 CH4를 저장한다. 이러한 불순물 공급부는 불순물 가스를 저장하는 불순물 저장부 및 불순물을 반응 챔버에 공급하는 불순물 가스 공급관을 포함할 수 있다. 이러한 불순물 공급부는 반응 가스 공급부 또는 전구체 공급부에 포함되어 구성될 수 있다. 즉, 불순물 저장부가 반응 가스 저장부 또는 전구체 저장부와 별도로 구성되고 반응 가스 공급관 또는 전구체 공급관을 통해 불순물 가스가 공급되도록 할 수 있다. 그러나, 불순물 공급 부는 별도의 불순물 저장부와 반응 가스 공급관 또는 전구체 공급관과 분리된 별도의 불순물 공급관을 구비하도록 하여 반응 가스 공급부 또는 전구체 공급부와 별도로 구성할 수도 있다. 여기서, 불순물 저장부는 불순물 공급관 사이에 밸브(미도시) 등이 설치되어 불순물 소오스의 공급이 제어된다.Although not shown, an impurity supply unit may be further included to add impurities to the interlayer insulating layer when the low dielectric interlayer insulating layer is formed. The impurity supply unit stores a carbon-containing gas, such as CH 4 , used as an impurity when an impurity is added to the interlayer insulating film, for example, when the SiOCH film is formed from the interlayer insulating film. The impurity supply part may include an impurity storage part for storing impurity gas and an impurity gas supply pipe for supplying impurities to the reaction chamber. Such an impurity supply part may be included in a reaction gas supply part or a precursor supply part. That is, the impurity storage unit may be configured separately from the reaction gas storage unit or the precursor storage unit, and the impurity gas may be supplied through the reaction gas supply pipe or the precursor supply pipe. However, the impurity supply part may be configured separately from the reaction gas supply part or the precursor supply part by providing a separate impurity storage part and a separate impurity supply pipe separated from the reaction gas supply pipe or the precursor supply pipe. Here, the impurity storage unit is provided with a valve (not shown) between the impurity supply pipes to control the supply of the impurity source.
도 3 내지 도 6은 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법을 순서적으로 도시한 소자의 단면도이다. 본 실시 예에서는 저유전 층간 절연막을 이용하는 다마신 공정을 예로 들어 설명한다.3 to 6 are cross-sectional views of devices sequentially illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention. In this embodiment, a damascene process using a low dielectric interlayer insulating film will be described as an example.
도 3을 참조하면, 소정의 구조가 형성된 반도체 기판(200) 상에 하부 도전층(210)을 형성한다. 반도체 기판(200) 상에는 예를들어 트랜지스터, 메모리 셀 등의 개별 소자가 형성되고, 하부 도전층(210)은 구리 등을 이용하여 형성할 수 있다. 하부 도전층(210)이 형성된 반도체 기판(200) 상에 식각 정지막(220)을 형성한다. 식각 정지막(220)은 이후 형성되는 층간 절연막과의 식각 선택비가 큰 물질로 형성하는데, 예를들어 층간 절연막으로 실리콘 산화물 계열의 물질을 이용하는 경우 식각 정지막(220)으로는 층간 절연막과의 식각 선택비가 예를들어 1:10 이상 차이나는 실리콘 질화막 계열의 물질로 형성할 수 있다. 한편, 식각 정지막(220)은 단일층 뿐만 아니라 2층 이상의 다층으로 형성할 수 있다. 2중 구조의 식각 정지막(220)을 형성하는 경우 제 1 층은 제 2 층보다 막질이 치밀하고, 이에 따라 제 2 층보다 식각률이 낮게 형성할 수 있다. 이를 위해 식각 정지막(220)의 제 1 층은 탄소 불순물이 도핑된 실리콘 질화막으로 형성하고, 제 2 층은 불순물이 도핑되지 않은 실리콘 질화막으로 형성할 수 있다. 또한, 식각 정지막(220)을 3층 구조로 형성할 수 있으며, 이 경우 제 1 층 및 제 3 층은 예를들어 실리콘 질화막으로 형성하고, 제 2 층은 실리콘 질화막에 탄소 불순물을 도핑하여 실리콘 탄화질화막으로 형성할 수도 있다. 물론, 식각 정지막(220)이 2층 이상으로 형성되더라도 동일 증착 장비에서 인시투로 형성할 수 있다.Referring to FIG. 3, a lower
도 4를 참조하면, 식각 정지막(220) 상에 층간 절연막(230)을 형성한다. 층간 절연막(230)은 식각 정지막(220)과 식각 선택비가 크고 유전 상수가 낮은 물질로 형성한다. 층간 절연막(230)을 형성하기 위해 도 1의 증착 장치를 이용할 수 있는데, 도 1의 증착 장치를 이용한 층간 절연막(230) 형성 방법을 설명하면 다음과 같다. 먼저, 하부 도전층(210) 및 식각 정지막(220)이 형성된 반도체 기판(200)을 반응 챔버(100) 내에 로딩하여 기판 지지대(110) 상에 안착시킨다. 이어서, 반응 챔버(100)의 내부를 진공 상태, 예를들어 1~5.5Torr의 압력을 유지하도록 하고, 기판 지지대(110)의 히터를 이용하여 반도체 기판(200)의 온도가 350~550℃를 유지하도록 한다. 이어서, 제 1 플라즈마 발생부(150)를 통해 13.56㎒의 주파수를 갖는 500~700W의 RF 전원을 인가하여 플라즈마를 발생시킨다. 이와 동시에 전구체 공급부(140)를 통해 액상의 전구체를 기화시켜 샤워헤드(120)에 공급하고, 반응 가스 공급부(130)를 통해 반응 가스를 샤워헤드(120)에 공급한다. 이때, 기화된 전구체는 헬륨(He) 등의 불활성 가스를 포함하는 캐리어 가스와 함께 유입된다. 이에 따라, 샤워헤드(120)를 통해 반응 챔버(100) 내부의 하측으로 분사되는 기화된 전구체 및 반응 가스가 플라즈마 상태로 여기되고 반도체 기판(200) 상에 증착되어 저유전 층간 절연막(230)이 형성된다. 이때, 저유전 층간 절연막(230)의 전구체로는 예를들어 도 2의 구조식을 갖는 DEMS를 이용할 수 있고, 반응 가스로는 질소 함유 가스, 예를들어 질소 가스 및 암모니아 가스의 적어도 어느 하나를 이용할 수 있다. 여기서, DEMS와 질소 함유 가스는 1:0.1~1:10의 비율로 공급될 수 있는데, 공정 조건에 따라 다르지만, 질소 함유 가스는 예를들어 1~5000sccm의 유량으로 공급되고, DEMS는 예를들어 10~500sccm의 유량으로 유입될 수 있다. 또한, 전구체와 질소 함유 가스와 더불어 산소 가스 또한 유입될 수 있는데, 산소 가스가 유입될 경우 DEMS와 산소 가스는 1:0.5~1:2의 비율로 유입될 수 있다. 본 발명과 같이 예를들어 DEMS 등의 저유전 전구체와 함께 질소 함유 가스가 유입되면 막질에 기여하지 못하는 DEMS의 수소(H)를 질소(N)가 포획하여(capturing) 층간 절연막(230)의 막질을 향상시킬 수 있다. 따라서, 층간 절연막(230)의 경도 및 인장 강도 등의 기계적 특성을 향상시킬 수 있고, 이에 따라 반도체 소자의 전기적 특성 또한 향상시킬 수 있다.Referring to FIG. 4, an
도 5를 참조하면, CMP 공정을 실시하여 층간 절연막(230)을 평탄화한다. 이때, 본 발명에 따른 층간 절연막(230)은 경도 및 인장 강도가 종래보다 향상되었으므로 디싱 등이 발생되지 않고 평탄도를 향상시킬 수 있다. 이어서, 층간 절연막(230) 및 식각 정지막(220)의 소정 영역을 식각하여 트렌치(242) 및 비아홀(244)을 형성한다. 즉, 층간 절연막(230)의 소정 영역을 식각하여 일 방향으로 연장되는 트렌치(242)를 형성하고, 트렌치(242) 하부의 층간 절연막(230) 및 식각 정지막(220)의 소정 영역을 식각하여 하부 도전층(210)을 노출시키는 비아홀(244)을 형 성한다. 트렌치(242) 및 비아홀(244)은 트렌치(242)를 먼저 형성한 후 비아홀(244)을 형성할 수도 있고, 비아홀(244)이 형성될 영역을 일부 식각한 후 트렌치(242)를 형성하기 위한 식각 공정에서 비아홀(244)이 형성되도록 할 수도 있다. 트렌치(242) 및 비아홀(244)을 형성하기 위한 식각 공정은 층간 절연막(230)이 유기 저유전 물질로 형성된 경우 CxHy 또는 N2/H2 가스를 주식각 가스로 이용한 플라즈마 건식 식각 공정으로 실시하고, 무기 저유전 물질인 경우 CxFy, CO, N2, Ar 및 이들의 조합에서 선택된 적어도 어느 하나를 이용한 플라즈마 건식 식각 공정으로 실시할 수 있다. 또한, 식각 정지막(220)은 예를들어 CF4, CHF3, Ar 및 이들의 조합에서 선택된 적어도 어느 하나를 이용한 플라즈마 건식 식각 공정으로 식각할 수 있다. Referring to FIG. 5, the
도 6을 참조하면, 트렌치(242) 및 비아홀(244)을 포함한 층간 절연막(230) 상에 장벽 금속층(250)을 형성한다. 장벽 금속층(250)은 예를들어 원자층 증착(Atomic Layer Deposition; ALD) 또는 RF 스퍼터링 방법을 이용하여 형성할 수 있다. ALD 방법 또는 RF 스퍼터링은 스텝 커버러지 특성을 개선하고, 막질이 보다 균일하게 증착할 수 있다. 따라서, 층간 절연막(230)의 내벽에서 장벽 금속층(250)이 불연속되는 부분 없이 증착된다. 장벽 금속층(250)은 TaN, Ta, TiN, TaSiN, TiSiN 등의 물질을 이용하여 단일층 또는 다층으로 형성할 수 있다. 또한, 장벽 금속층(250) 상에 트렌치(242) 및 비아홀(244)을 매립하도록 금속 배선(260)을 형성한다. 금속 배선(260)은 구리를 이용하여 형성할 수 있는데, 이 경우 장벽 금속층(250) 상에 시드층을 형성한 후 CVD 방법 또는 플레이팅(plaiting)법으로 형성할 수 있다. 이후, 금속 배선(260) 및 장벽 금속층(250)을 연마하여 층간 절연막(240)을 노출시킨다.Referring to FIG. 6, the
상기한 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법은 저유전 전구체와 질소 함유 가스를 동시에 공급하여 단일층의 저유전 층간 절연막을 형성하였다. 그러나, 본 발명에 따른 저유전 층간 절연막은 상기 방법 이외에 다양한 방법으로 형성할 수 있는데, 본 발명의 다른 실시 예들에 따른 반도체 소자의 제조 방법을 설명하면 다음과 같다.In the method of manufacturing a semiconductor device according to an embodiment of the present invention described above, a low dielectric precursor and a nitrogen-containing gas are simultaneously supplied to form a single low dielectric interlayer insulating film. However, the low dielectric interlayer insulating film according to the present invention may be formed by various methods in addition to the above method. Hereinafter, a method of manufacturing a semiconductor device according to other embodiments of the present invention will be described.
도 7 내지 도 9는 본 발명의 다른 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다. 여기서, 본 발명의 일 실시 예와 중복되는 설명은 생략하겠으며, 동일한 공정 조건 또한 설명을 생략하겠다.7 to 9 are cross-sectional views of devices sequentially illustrated to explain a method of manufacturing a semiconductor device according to another embodiment of the present invention. Here, description overlapping with the embodiment of the present invention will be omitted, and the same process conditions will be omitted.
도 7을 참조하면, 소정의 구조가 형성된 반도체 기판(200) 상에 하부 도전층(210) 및 식각 정지막(220)을 형성한다. 이러한 반도체 기판(200)을 반응 챔버(100) 내에 로딩한 후 반도체 기판(200)의 식각 정지막(220) 상에 제 1 층간 절연막(232)을 형성한다. 제 1 층간 절연막(232)은 저유전 전구체 및 질소 함유 가스를 동시에 공급하여 형성한다. 즉, 반응 가스 공급부(130)를 통해 질소 함유 가스를 샤워헤드(120)에 공급하는 동시에 전구체 공급부(140)를 통해 액상의 전구체, 예를들어 DEMS를 기화시켜 샤워헤드(120)에 공급하고, 샤워헤드(120)를 통해 이들 을 반응 챔버(100)의 하부로 분사한다. 이때, 제 1 플라즈마 발생부(150)로부터 플라즈마가 발생되도록 하여 샤워헤드(120)로부터 분사되는 질소 함유 가스 및 기화된 전구체를 여기시키고, 이를 이용하여 식각 정지막(220) 상에 제 1 층간 절연막(232)을 형성한다.Referring to FIG. 7, a lower
도 8을 참조하면, 제 1 층간 절연막(232) 상에 제 2 층간 절연막(234)을 형성한다. 제 2 층간 절연막(234)은 반응 가스의 공급을 중단하고 전구체 공급부(140)로부터 기화된 전구체만을 공급하여 형성한다. 이때, 제 1 플라즈마 발생부(150)의 동작을 유지하여 플라즈마가 계속 발생되도록 한다.Referring to FIG. 8, a second
도 9를 참조하면, 제 2 층간 절연막(234) 상에 제 3 층간 절연막(236)을 형성한다. 제 3 층간 절연막(234)은 전구체 공급부(140)로부터 기화된 전구체의 공급을 유지하고, 반응 가스 공급부(130)로부터 반응 가스의 공급을 재개하여 형성한다. 이때, 제 1 플라즈마 발생부(150)의 동작은 계속 유지하여 플라즈마가 계속 발생되도록 한다. 따라서, 제 3 층간 절연막(236)은 제 1 층간 절연막(232)과 동일 막질로 형성된다. 즉, 저유전 전구체와 함께 질소 함유 가스를 이용하여 저유전 전구체의 막질에 관여하지 않는 수소를 질소가 포획하도록 함으로써 제 1 및 제 3 층간 절연막(232 및 236)은 기계적 특성이 향상된 저유전막으로 형성된다.Referring to FIG. 9, a third
도 10은 본 발명의 또 다른 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도이다.10 is a cross-sectional view illustrating a method of manufacturing a semiconductor device in accordance with still another embodiment of the present invention.
도 10을 참조하면, 하부 도전층(210) 및 식각 정지막(220)이 형성된 반도체 기판(200) 상에 제 1 층간 절연막(232) 및 제 2 층간 절연막(234)이 복수 적층된 다층 구조의 층간 절연막(230)을 형성한다. 이때, 제 1 층간 절연막(232)은 기화된 저유전 전구체와 질소 함유 가스를 이용하여 형성하고, 제 2 층간 절연막(234)은 기화된 저유전 전구체만을 이용하여 형성한다. 즉, 제 1 층간 절연막(232)은 반응 가스 공급부(130)를 통해 반응 가스를 공급하는 동시에 전구체 공급부(140)를 통해 액상의 전구체를 기화시켜 공급하여 형성한다. 또한, 제 2 층간 절연막(232)은 반응 가스 공급부(130)로부터의 반응 가스의 공급을 중단하고 전구체 공급부(140)를 통해 액상의 전구체를 기화시켜 공급하여 형성한다. 즉, 전구체 공급부(140)를 통해 기화된 전구체의 공급을 유지하고, 반응 가스 공급부(130)를 통한 반응 가스의 공급 및 중단을 반복하여 제 1 및 제 2 층간 절연막(232 및 234)이 복수로 적층된 층간 절연막(230)을 형성한다. 여기서, 층간 절연막(230)의 최하층 및 최상층은 제 1 층간 절연막(232)으로 형성하는 것이 바람직하며, 적어도 최상층은 제 1 층간 절연막(232)으로 형성하는 것이 바람직하다. 전구체와 질소를 동시에 이용하여 형성된 제 1 층간 절연막(232)이 전구체만을 이용하여 형성된 제 2 층간 절연막(234)보다 기계적 특성이 우수하기 때문에 최상층에 제 1 층간 절연막(232)을 형성함으로써 이후 CMP 공정에서 층간 절연막(230)의 전기적 특성 및 기계적 특성을 유지할 수 있다. Referring to FIG. 10, a multilayer structure in which a plurality of first
실험 예Experimental Example
본 발명에 따른 방법, 즉 DEMS와 질소 가스를 공급하여 형성된 저유전막과 종래의 DEMS만을 공급하여 형성된 저유전막을 비교하여 본 발명에 따른 저유전막과 종래의 저유전막을 비교하였다. 두 경우 모두 전구체는 기화기 또는 버블러를 이용하여 기화시키고 캐리어 가스로 헬륨 가스를 이용하여 PECVD 장치 내에서 저유전막을 증착하였다. 이때, 기판 온도는 350℃로 유지하고, 13.56㎒의 주파수를 갖는 500W의 RF 전원을 공급하고, 반응 챔버의 압력은 5.5Torr로 유지하였다. 또한, 전구체는 2000sccm의 양으로 공급하였다.The method according to the present invention, that is, the low dielectric film formed by supplying DEMS and nitrogen gas and the low dielectric film formed by supplying only conventional DEMS were compared to compare the low dielectric film according to the present invention and the conventional low dielectric film. In both cases the precursors were vaporized using a vaporizer or bubbler and a low dielectric film was deposited in the PECVD apparatus using helium gas as the carrier gas. At this time, the substrate temperature was maintained at 350 ° C, 500W RF power having a frequency of 13.56 MHz was supplied, and the pressure of the reaction chamber was maintained at 5.5 Torr. In addition, the precursor was supplied in an amount of 2000 sccm.
[표 1]은 본 발명의 실시 예에 따른 저유전막과 종래의 비교예에 따른 저유전막의 전기적 특성 및 기계적 특성을 비교한 것이다. 실시예 1, 2, 3 및 4는 캐리어 가스의 유입량을 조절하고 DEMS와 질소 함유 가스를 유입하여 형성된 저유전막의 특성이고, 비교예 1, 2, 3 및 4는 캐리어 가스의 유입량을 조절하고 DEMS만을 유입하여 형성된 저유전막의 특성이다. Table 1 compares the electrical and mechanical properties of the low dielectric film according to the embodiment of the present invention and the low dielectric film according to the conventional comparative example. Examples 1, 2, 3 and 4 are characteristics of the low dielectric film formed by controlling the inflow of carrier gas and introducing DEMS and nitrogen-containing gas, and Comparative Examples 1, 2, 3 and 4 are controlling the inflow of carrier gas and DEMS It is characteristic of low dielectric film formed by inflow of bay.
(sccm)Precursor
(sccm)
(sccm)Nitrogen gas
(sccm)
(GPa)The tensile strength
(GPa)
[표 1]에 나타낸 바와 같이 DEMS와 질소 가스를 동시에 유입하여 증착한 실시예들에 따른 저유전막의 유전 상수(K)는 비교예들보다 다소 높지만, 경도 및 인장 강도를 크게 향상됨을 알 수 있다. 또한, 캐리어 가스의 유입량에 따라 유전 상수, 경도 및 인장 강도가 조절되는데, 캐리어 가스의 유립량이 많을수록 유전 상수가 증가하고, 경도 및 인장 강도 또한 증가하게 된다.As shown in [Table 1], the dielectric constants (K) of the low dielectric films according to the embodiments in which DEMS and nitrogen gas were introduced at the same time and deposited were slightly higher than those of the comparative examples, but it can be seen that the hardness and tensile strength were greatly improved. . In addition, the dielectric constant, hardness, and tensile strength are adjusted according to the inflow amount of the carrier gas. As the amount of the carrier gas increases, the dielectric constant increases, and the hardness and tensile strength also increase.
한편, 본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.On the other hand, although the technical spirit of the present invention has been described in detail according to the above embodiment, it should be noted that the above embodiment is for the purpose of explanation and not for the limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
도 1은 본 발명에 따른 반도체 소자의 제조 방법에 이용되는 증착 장치의 개략 단면도.1 is a schematic cross-sectional view of a vapor deposition apparatus used in the method of manufacturing a semiconductor device according to the present invention.
도 2는 본 발명에 이용되는 DEMS의 화학 구조식.2 is a chemical structural formula of DEMS used in the present invention.
도 3 내지 도 6은 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법을 순서적으로 도시한 소자의 단면도.3 to 6 are cross-sectional views of devices sequentially illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.
도 7 내지 도 9는 본 발명의 다른 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.7 to 9 are cross-sectional views of devices sequentially shown to explain a method of manufacturing a semiconductor device according to another embodiment of the present invention.
도 10은 본 발명의 또다른 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위한 소자의 단면도.10 is a cross-sectional view of a device for describing a method of manufacturing a semiconductor device according to still another embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
200 : 반도체 기판 210 : 하부 도전층200
220 : 식각 정지막 230 : 층간 절연막220: etch stop film 230: interlayer insulating film
242 : 트렌치 244 : 비아홀242
250 : 장벽 금속층 260 : 금속 배선250: barrier metal layer 260: metal wiring
Claims (13)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090101290A KR101180778B1 (en) | 2009-10-23 | 2009-10-23 | Method of manufacturing a semicondcutor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090101290A KR101180778B1 (en) | 2009-10-23 | 2009-10-23 | Method of manufacturing a semicondcutor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110044554A KR20110044554A (en) | 2011-04-29 |
KR101180778B1 true KR101180778B1 (en) | 2012-09-07 |
Family
ID=44049263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090101290A KR101180778B1 (en) | 2009-10-23 | 2009-10-23 | Method of manufacturing a semicondcutor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101180778B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001093853A (en) * | 1999-09-20 | 2001-04-06 | Sanyo Electric Co Ltd | Semiconductor device and manufacturing method therefor |
JP2008053683A (en) | 2006-07-27 | 2008-03-06 | Matsushita Electric Ind Co Ltd | Insulating film forming method, semiconductor device, and substrate processing apparatus |
-
2009
- 2009-10-23 KR KR1020090101290A patent/KR101180778B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001093853A (en) * | 1999-09-20 | 2001-04-06 | Sanyo Electric Co Ltd | Semiconductor device and manufacturing method therefor |
JP2008053683A (en) | 2006-07-27 | 2008-03-06 | Matsushita Electric Ind Co Ltd | Insulating film forming method, semiconductor device, and substrate processing apparatus |
Also Published As
Publication number | Publication date |
---|---|
KR20110044554A (en) | 2011-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100920033B1 (en) | Method of forming SiOC film using precursor for manufacturing SiOC film | |
US7297608B1 (en) | Method for controlling properties of conformal silica nanolaminates formed by rapid vapor deposition | |
US11785858B2 (en) | Methods for forming a spacer stack for magnetic tunnel junctions | |
US7498242B2 (en) | Plasma pre-treating surfaces for atomic layer deposition | |
US20090093132A1 (en) | Methods to obtain low k dielectric barrier with superior etch resistivity | |
US20120276752A1 (en) | Hardmask materials | |
US9362111B2 (en) | Hermetic CVD-cap with improved step coverage in high aspect ratio structures | |
US20030017694A1 (en) | Selective etching of organosilicate films over silicon oxide stop etch layers | |
US20140322920A1 (en) | Method of manufacturing semiconductor device using the same | |
US9779950B2 (en) | Ruthenium film forming method, film forming apparatus, and semiconductor device manufacturing method | |
US10522467B2 (en) | Ruthenium wiring and manufacturing method thereof | |
TWI698919B (en) | Semiconductor structure and method for semiconductor processing | |
US8367549B2 (en) | Method of manufacturing semiconductor device | |
KR101180778B1 (en) | Method of manufacturing a semicondcutor device | |
KR101739496B1 (en) | Method of gap filling | |
KR101030997B1 (en) | Deposition apparatus and method of gap filling using the same | |
KR100888186B1 (en) | Method of forming an insulating film | |
TW201435139A (en) | Enhancing UV compatibility of low k barrier film | |
KR100940337B1 (en) | Method of manufacturing a semiconductor device | |
KR101725765B1 (en) | Mehtod for depositing oxide and method for forming via contact using the same | |
CN105453222A (en) | Method for manufacturing thin film | |
WO2022055732A1 (en) | Amorphous carbon for gap fill | |
KR20110004258A (en) | Method of gap filling in a semiconductor device | |
KR20110027349A (en) | Apparatus for manufacturing semicondcutor device and methof of manufacturing the semiconductor device | |
KR20160138078A (en) | Film forming method, semiconductor device manufacturing method, and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150604 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160608 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170621 Year of fee payment: 6 |