KR101180414B1 - Substrate structure for high-efficiency light emitting diodes and method of growing epitaxial base-layers thereon - Google Patents
Substrate structure for high-efficiency light emitting diodes and method of growing epitaxial base-layers thereon Download PDFInfo
- Publication number
- KR101180414B1 KR101180414B1 KR20100092050A KR20100092050A KR101180414B1 KR 101180414 B1 KR101180414 B1 KR 101180414B1 KR 20100092050 A KR20100092050 A KR 20100092050A KR 20100092050 A KR20100092050 A KR 20100092050A KR 101180414 B1 KR101180414 B1 KR 101180414B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- growth
- layer
- outer periphery
- led
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 85
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000010899 nucleation Methods 0.000 claims abstract description 51
- 230000006911 nucleation Effects 0.000 claims abstract description 48
- 239000004065 semiconductor Substances 0.000 claims description 29
- 238000000407 epitaxy Methods 0.000 claims description 28
- 150000001875 compounds Chemical class 0.000 claims description 23
- 239000013078 crystal Substances 0.000 claims description 23
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 22
- 229910002601 GaN Inorganic materials 0.000 claims description 17
- 230000007547 defect Effects 0.000 claims description 15
- 229910052594 sapphire Inorganic materials 0.000 claims description 8
- 239000010980 sapphire Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 6
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- -1 nitride compound Chemical class 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Led Devices (AREA)
Abstract
고휘도 엘이디 용 기판 구조 및 그 기판에서의 에피택시 기반층 성장방법이 개시된다. 본 발명의 실시예에 따른 고휘도 엘이디 용 기판구조는, 일면에 에피택시 층(epitaxial layer)의 성장을 위한 시드(seed)로서 작용하는 뉴클리에이션 아일랜드가 형성되기 위한 복수 개의 성장 셀이 마련되되, 상기 복수 개의 성장 셀은, 상기 뉴클리에이션 아일랜드가 형성되는 바닥면의 외주로부터 벌어지도록 상향 경사지어 일정 길이 연장되고 상기 연장된 끝점들이 뾰족한 능선(sharp-pointed ridge)으로 연결되어 다각형을 형성한다.A substrate structure for high brightness LEDs and an epitaxial base layer growth method on the substrate are disclosed. In the substrate structure for a high brightness LED according to an embodiment of the present invention, a plurality of growth cells are formed on one surface to form a nucleation island that acts as a seed for growth of an epitaxial layer. The plurality of growth cells are inclined upwardly so as to extend from the outer periphery of the bottom surface on which the nucleus island is formed and extend a predetermined length, and the extended endpoints are connected by sharp-pointed ridges to form a polygon.
Description
본 발명은 고휘도 엘이디(light emitting diode : LED)용 기판 구조 및 그 LED 기판에서의 에피택시 기반층(epitaxial base-layer) 성장방법에 관한 것으로, 더욱 자세하게는 결정 결함 밀도를 줄여 LED의 발광효율 및 광 출력을 증가시키기 위한 고휘도 엘이디 기판의 구조 및 그 엘이디 기판에서 LED 구조 성장의 밑바탕이 되는 에피택시 기반층 성장방법에 관한 것이다.The present invention relates to a substrate structure for a high brightness light emitting diode (LED) and an epitaxial base-layer growth method in the LED substrate. The present invention relates to a structure of a high brightness LED substrate for increasing light output and a method for growing an epitaxy-based layer that is the basis of growth of LED structures in the LED substrate.
최근 빛을 발생시키는 광원으로 널리 사용되는 LED는 백열전구나 형광등을 대체하는 차세대 조명으로 각광받고 있다. 특히 질화갈륨(GaN)과 같은 질화물계 화합물 반도체를 이용하는 청색 및 녹색 LED가 개발되면서 모든 색의 구현이 가능하게 되었으며, 이에 따라 다양한 방면에서 수요가 증가하고 있다.Recently, LED, which is widely used as a light source for generating light, has been spotlighted as a next generation lighting that replaces an incandescent lamp or a fluorescent lamp. In particular, with the development of blue and green LEDs using nitride-based compound semiconductors such as gallium nitride (GaN), it is possible to realize all colors, and accordingly demand is increasing in various fields.
이러한 LED로 대표되는 반도체 소자에서 질화갈륨 또는 질화갈륨 기반의 화합물 반도체 물질(예를 들어 InGaN, AlGaN, AlGaInN 등)은 하부에 물리적으로 단단하고 화학적으로 안정한 기판, 예를 들어 사파이어 기판상에 형성되는 것이 일반적이다. 이러한 사파이어는 2300이상에서 단결정의 형태로 성장된 알루미나(Al2O3) 결정체이다.In the semiconductor devices represented by such LEDs, gallium nitride or gallium nitride-based compound semiconductor materials (eg, InGaN, AlGaN, AlGaInN, etc.) are formed on a physically hard and chemically stable substrate, for example, a sapphire substrate. Is common. Such sapphire is alumina (Al 2 O 3 ) crystals grown in the form of a single crystal at 2300 or more.
질화갈륨 등의 화합물 반도체 물질을 기판 위에 형성함에 있어서, 물질 고유의 특성을 유지하는 결정체로 박막을 형성하는 데에는 에피택시 성장 방법이 사용되고 있다. 기판 위에 기판 물질과 다른 물질로 이루어지는 에피택시 층을 성장시키기 위해서는, 기판과 에피택시 층 사이에 격자상수의 크기가 비슷하고 결정방향이 일치하여야 할 필요가 있다. 또한 후속 열공정 등에서 균열이나 박리 현상이 발생하는 것을 방지하기 위해서는 열팽창 계수와 같은 관련 파라미터도 일치할수록 유리하다.In forming a compound semiconductor material such as gallium nitride on a substrate, an epitaxy growth method is used to form a thin film with crystals that retain intrinsic properties of the material. In order to grow an epitaxy layer made of a substrate material and another material on the substrate, the size of the lattice constant between the substrate and the epitaxy layer needs to be similar and the crystal directions must be coincident. In addition, in order to prevent the occurrence of cracking or peeling phenomenon in the subsequent thermal process, it is advantageous that the related parameters such as the coefficient of thermal expansion match.
하지만 질화물 기반의 화합물들은 기판으로 사용되는 사파이어와의 격자상수 차이가 크기 때문에 결정결함(dislocation)도 증가하게 된다. 이러한 결정결함이 증가하게 되면 LED의 비발광성 재결합이 증가하고 빛으로 바뀌지 않는 누설 전류도 증가한다. 이로 인해서 LED의 발광효율이 저하되고 수명이 줄어드는 등의 문제점들이 발생한다.However, since nitride-based compounds have a large lattice constant difference from that of sapphire used as a substrate, dislocations also increase. Increasing these crystal defects increases the non-luminescent recombination of the LEDs and increases the leakage current that does not turn into light. This causes problems such as lowering the luminous efficiency of the LED and shortening the lifespan.
따라서 결정결함을 줄일 필요가 있다. 이러한 결정 결함을 줄이기 위한 기술로서 Selective Epitaxy 기술이 제안되고 있다.Therefore, there is a need to reduce crystal defects. As a technique for reducing such crystal defects, a selective epitaxy technique has been proposed.
Selective Epitaxy 기술은, 저온(low temperature)에서 기판 위에 질화갈륨(GaN) 완충 층(buffer layer)을 형성하고, 형성된 완충 층을 수소(H2) 분위기에서 열처리하여 기판상에 질화갈륨 뉴클리에이션 아일랜드(nucleation island)를 형성시킨다. 이를 나타내는 도면이 도 1에 도시되어 있다. 도 1에 도시된 바와 같이 기판(1)상에 다수의 질화갈륨 뉴클리에이션 아일랜드(2)가 랜덤(random)하게 형성되어 있다. 이후, 이렇게 형성된 다수의 질화갈륨 뉴클리에이션 아일랜드를 시드(seed)로 하여, 다수의 질화갈륨 뉴클리에이션 아일랜드상에 질화물 기반의 화합물을 에피택시 성장시킨다. 이와 같이 다수의 질화갈륨 뉴클리에이션 아일랜드를 핵으로 하여 옆방향으로(기판의 평면에 평행한 방향으로) 성장되므로, 기판과의 격자상수 차이로 인한 영향이 감소되어 결정결함 밀도가 감소하게 된다. 이로 인해서 LED 수명이 증가하고 누설전류가 감소하게 되어, LED의 발광효율이 개선되는 효과를 가져 온다.Selective Epitaxy technology forms a gallium nitride (GaN) buffer layer on a substrate at low temperature and heat-treats the formed buffer layer in a hydrogen (H 2 ) atmosphere to form a gallium nitride nucleation island on the substrate. to form a nucleation island. A diagram illustrating this is shown in FIG. 1. As shown in FIG. 1, a plurality of gallium
그러나 Selective Epitaxy 기술을 통해 기판상에 형성되는 다수의 뉴클리에이션 아일랜드의 크기, 모양, 밀도 및 위치가 랜덤하므로, 뉴클리에이션 아일랜드의 크기, 모양, 밀도 및 위치가 컨트롤(control) 되지 않게 되어, 결국 LED의 특성 컨트롤(control)이 되지 않는 문제점이 발생한다. 또 뉴클리에이션 아일랜드의 밀도를 충분히 낮추기도 어려워 결정결함의 밀도도 어느 수준 이하로 낮추기 어렵다.However, the size, shape, density, and position of a number of nucleation islands formed on a substrate through the selective epitaxy technology are random, so that the size, shape, density, and position of the nucleation island are not controlled. As a result, there is a problem in that the characteristic control of the LED does not become. It is also difficult to sufficiently reduce the density of the nucleus island, making it difficult to reduce the density of crystal defects below a certain level.
그리고 에피택시 층이 형성되는 기판은 평면 기판(planer substrate)이므로, 에피택시 층위에 형성된 다중양자 우물(Multi-Quantum well)에서 전자(electron)와 정공(photon)이 결합하면서 발생하는 빛을 전반사 시켜 기판 내에 가두어지는 빛의 비율이 증가한다. 이렇게 기판 내에 가둬진 빛은 기판 내에서 계속 전반사 되어 기판 밖으로 나오지 못하고 결국 기판 내에 흡수되어 소멸이 된다. 이는 LED의 광 출력을 줄어들게 하는 원인으로 작용한다. Since the substrate on which the epitaxy layer is formed is a planar substrate, the light generated by the combination of electrons and holes in the multi-quantum well formed on the epitaxy layer is totally reflected. The proportion of light confined within the substrate increases. The light trapped in the substrate continues to be totally reflected in the substrate and thus cannot come out of the substrate. This causes the light output of the LED to decrease.
이를 보완하기 위해서 도 2에 도시된 바와 같은 패턴 사파이어 기판(Patterned Sapphire Substrates : PSS)이 제안되고 있다. 이 PSS 내 뾰족한 형상을 갖는 다수의 패턴(3)은 다중양자우물에서 발생한 빛이 전반사 각도를 넘어서 난반사 되도록 하기 위한 용도로서 사용되며, PSS 내 다수의 패턴(3) 이외의 평면 부분(4)은 에피택시 층이 성장하기 위한 뉴클리에이션 아일랜드로서 사용된다. 이와 같이 다중양자우물에서 발생한 빛이, 뾰족한 형상을 갖는 다수의 패턴(3)에서 난반사하기 때문에, 결국 LED의 광 출력은 증가하게 된다. In order to compensate for this, a patterned sapphire substrate (PSS) as shown in FIG. 2 has been proposed. A plurality of patterns 3 having a pointed shape in the PSS are used to diffusely reflect light generated from the multi-quantum well beyond the total reflection angle, and the
즉, PSS는 광 출력을 증가시킬 수 있지만, 뉴클리에이션 아일랜드가 PSS의 평면 부분(4)에 랜덤하게 분포하기 때문에, 뉴클리에이션 아일랜드의 크기, 모양 및 밀도를 조절하는 것이 불가능하다는 문제점을 가진다. 특히 PSS 윗면에서 평면 부분의 비율이 필요 이상으로 넓기 때문에 결정 결함의 밀도도 증가하고 전반사에 의하여 가둬지는 빛의 비율도 증가한다.
That is, the PSS can increase the light output, but since the nucleation islands are randomly distributed in the
LED의 발광효율 및 광 출력, 동작수명을 증가시키기 위하여, 에피택시 층을 형성하기 위한 시드로서 작용하는 뉴클리에이션 아일랜드의 크기, 모양, 밀도 및 위치가 조절된 고휘도 엘이디 용 기판 구조 및 그 기판에서의 에피택시 기반층 성장방법이 제안된다.In order to increase the luminous efficiency, light output, and operation life of LED, the substrate structure for high brightness LEDs whose size, shape, density and position of the nucleation island acting as a seed for forming the epitaxy layer and the substrate A method of growing an epitaxy-based layer is proposed.
본 발명의 일 양상에 따른, 고휘도 엘이디용 기판 구조는, 일면에 에피택시 층(epitaxial layer)의 성장을 위한 시드(seed)로서 작용하는 뉴클리에이션 아일랜드가 형성되기 위한 복수 개의 성장 셀이 마련되되, 상기 복수 개의 성장 셀은, 상기 뉴클리에이션 아일랜드가 형성되는 바닥면의 외주로부터 벌어지도록 상향 경사지어 일정 길이 연장되고 상기 연장된 끝점들이 뾰족한 능선(sharp-pointed ridge)으로 연결되어 다각형을 형성한다.According to one aspect of the present invention, a substrate structure for a high brightness LED is provided with a plurality of growth cells for forming a nucleation island acting as a seed for growth of an epitaxial layer on one surface thereof. The plurality of growth cells are inclined upwardly to extend from the outer circumference of the bottom surface on which the nucleus island is formed, and extend in a predetermined length, and the extended end points are connected by sharp-pointed ridges to form a polygon. .
상기 바닥면은, 평면일 수 있고, 상기 다각형은, 육각형, 사각형 또는 삼각형일 수 있고, 상기 바닥면의 외주와 상기 끝점들에 의해서 형성되는 면은, 평면 또는 곡면일 수 있다. 상기 바닥면의 외주와 상기 끝점들에 의해서 형성되는 면과 상기 바닥면이 이루는 각도는, 30도 내지 80도 중 하나일 수 있다. The bottom surface may be a plane, the polygon may be a hexagon, a square or a triangle, the surface formed by the outer periphery and the end points of the bottom surface, may be a flat or curved surface. The angle formed between the outer circumference of the bottom surface and the end points and the bottom surface may be one of 30 degrees to 80 degrees.
상기 바닥면의 외주는, 원형 또는 다각형의 형상을 가질 수 있다.
The outer circumference of the bottom surface may have a circular or polygonal shape.
본 발명의 다른 양상에 따른, 엘이디 기판에서의 에피택시 기반층 성장방법은, 기판을 마련하는 단계; 반도체 공정을 통하여 상기 마련된 기판의 일면에 에피택시 층(epitaxial layer)의 성장을 위한 시드(seed)로서 작용하는 뉴클리에이션 아일랜드가 형성되기 위한 복수 개의 성장 셀을 형성하되, 상기 복수 개의 성장 셀이 상기 뉴클리에이션 아일랜드가 형성되는 바닥면의 외주로부터 벌어지도록 상향 경사지어 일정 길이 연장되고 상기 연장된 끝점들이 뾰족한 능선(sharp-pointed ridge)으로 연결되어 다각형을 갖도록 형성하는 단계; 저온(low temperature)에서, 상기 형성된 성장 셀의 바닥면 및 상기 바닥면의 외주와 상기 끝점들에 의해서 형성되는 면에, 제 1 화합물 반도체를 성장시켜 제 1 완충 층(buffer layer)을 형성하는 단계; 상기 형성된 제 1 완충 층을 어닐링(annealing)하여, 상기 바닥면의 외주와 상기 끝점들에 의해서 형성되는 면에 형성된 제 1 완충 층을 제거하고 상기 형성된 성장 셀의 바닥면에 형성된 제 1 완충 층만 남겨서 상기 복수의 성장 셀마다 제 1 뉴클리에이션 아일랜드를 형성하는 단계; 고온(high temperature)에서, 상기 형성된 뉴클리에이션 아일랜드를 시드(seed)로 해서 피라미드 형태의 제 2 뉴클리에이션 아일랜드를 형성하는 단계; 및 제 2 뉴클리에이션 아일랜드를 시드로 제 2 화합물 반도체를 면 방향 결정성장(lateral growth)시켜 제 2 완충 층을 형성함으로써, LED 에피층 구조 성장을 위한 에피택시 기반층(epitaxial base-layer)을 형성하는 단계를 포함한다.According to another aspect of the present invention, an epitaxy-based layer growth method in an LED substrate includes the steps of: preparing a substrate; Through a semiconductor process, a plurality of growth cells are formed on one surface of the substrate to form a nucleation island, which serves as a seed for growth of an epitaxial layer, wherein the plurality of growth cells are formed. Forming a polygon to be inclined upward to extend from the outer periphery of the bottom surface on which the nucleus island is formed and connected to a sharp-pointed ridge with the extended endpoints; At a low temperature, growing a first compound semiconductor on a bottom surface of the formed growth cell and a surface formed by an outer periphery of the bottom surface and the endpoints to form a first buffer layer ; Annealing the formed first buffer layer to remove the first buffer layer formed on the outer periphery of the bottom surface and the surface formed by the endpoints, leaving only the first buffer layer formed on the bottom surface of the formed growth cell. Forming a first nucleation island for each of the plurality of growth cells; At high temperature, seeding the formed nucleation island to form a second nucleation island in the form of a pyramid; And forming a second buffer layer by lateral growth of the second compound semiconductor with the seed of the second nucleation island to form an epitaxial base layer for growing the LED epilayer structure. Forming a step.
상기 기판의 소재는, 사파이어일 수 있고, 상기 제 1 화합물 반도체는, 질화알루미늄(AlN), 질화갈륨(GaN) 또는 AlGaInN일 수 있고, 상기 제 2 화합물 반도체는, 질화갈륨 또는 질화갈륨 기반의 화합물 반도체일 수 있다. The substrate may be made of sapphire, the first compound semiconductor may be aluminum nitride (AlN), gallium nitride (GaN), or AlGaInN, and the second compound semiconductor may be gallium nitride or gallium nitride-based compound. It may be a semiconductor.
본 발명의 실시예에 따른 고휘도 엘이디 용 기판 구조 및 그 기판에서의 에피택시 기반층 성장방법에 따르면, 반도체 공정을 통하여 에피택시 층 성장의 시드로서 작용하는 뉴클리에이션 아일랜드가 형성되는 바닥면의 크기, 모양, 위치 및 밀도를 조절함으로써 그 위에 성장되는 질화물 반도체의 결정결함을 줄이고 결정특성을 균일하게 할 수 있어, 엘이디 성능 향상 및 특성 컨트롤이 용이하게 이루어질 수 있다.According to the substrate structure for the high brightness LED according to the embodiment of the present invention and the epitaxy-based layer growth method on the substrate, the size of the bottom surface on which the nucleation island is formed to act as a seed of epitaxial layer growth through the semiconductor process By controlling the shape, position, and density, the crystal defects of the nitride semiconductor grown thereon can be reduced and the crystal characteristics can be made uniform, thereby improving the LED performance and controlling the characteristics.
또한 본 발명의 실시예에 따른 고휘도 엘이디 용 기판 구조 및 그 기판에서의 에피택시 기반층 성장방법에 따르면, 바닥면의 외주로부터 상향으로 벌어져 연장된 끝점들을 연결하여 끝점들을 연결하는 부분에 면이 형성되지 않도록 함으로써, 제 1 뉴클리에이션 아일랜드 및 제 2 뉴클리에이션 아일랜드의 크기, 모양, 밀도 및 위치를 용이하게 조절할 수 있다. 이는 LED 기반층의 결정결함밀도를 줄이고 결정 특성의 균일성을 향상시켜 LED의 성능향상(발광효율 증대, 누설전류 감소, 수명 증대, 생산수율 증대 등)으로 이어진다.In addition, according to the high brightness LED substrate structure and the epitaxial base layer growth method in the substrate according to an embodiment of the present invention, the surface is formed in the portion connecting the end points by connecting the end points extending upward from the outer periphery of the bottom surface By avoiding this, the size, shape, density, and position of the first and second nucleation islands can be easily adjusted. This reduces the density of crystal defects in the LED base layer and improves the uniformity of the crystal characteristics, leading to improved LED performance (increased luminous efficiency, reduced leakage current, increased lifetime, increased production yield, etc.).
또한 본 발명의 실시예에 따른 고휘도 엘이디 용 기판 구조 및 그 기판에서의 에피택시 기반층 성장방법에 따르면, 바닥면 외주와 끝점들에 의해서 형성되는 면을 바닥면의 외주로부터 벌어지도록 상향 경사지어 형성함으로써, LED의 다중양자우물에서 발생하는 빛을 난반사 시켜 LED의 광 출력을 증가시킬 수 있게 된다.In addition, according to the high brightness LED substrate structure and the epitaxy-based layer growth method in the substrate according to an embodiment of the present invention, the surface formed by the bottom outer periphery and the end points are formed to be inclined upwardly so as to open from the outer periphery of the bottom surface As a result, the light output from the multi-quantum well of the LED can be diffusely reflected to increase the light output of the LED.
그리고 열팽창 계수가 많이 다른 기판과 질화물계 화합물 반도체가 직접 결합되는 면의 면적을 제1 뉴클리에이션 아일랜드가 형성되는 바닥면에 국한시킴으로써, 에피층 성장이 끝나서 상온으로 식힌 상태에서 질화물계 화합물 반도체 에피층에 가해지는 기계적 스트레스를 줄일 수 있다. 이는 이 기계적 스트레스에 따른 piezoelectric effect에 의해 나타나는 여러 문제점들(구동 전류에 따른 파장의 비이상적인 큰 변화, 발광 효율의 감소, 캐리어 손실 증대 등)을 줄임으로써 LED의 성능 및 신뢰도 향상으로 이어진다.In addition, the area of the surface where the substrate having a large thermal expansion coefficient and the nitride compound semiconductor are directly bonded is limited to the bottom surface on which the first nucleation island is formed, so that the nitride compound semiconductor epi is grown at the end of the epi layer growth and cooled to room temperature. The mechanical stress on the layer can be reduced. This reduces the problems caused by the piezoelectric effect due to this mechanical stress (nonideal large change in wavelength due to driving current, decrease in luminous efficiency, increase in carrier loss, etc.), leading to improved LED performance and reliability.
도 1은 수소 분위기 열처리를 통하여 기판상에 형성된 질화갈륨 뉴클리에이션 아일랜드를 나타낸 도면으로, 종래의 Selective Epitaxy 기술 적용을 위한 뉴클리에이션 아일랜드의 모습을 나타낸다.
도 2는 삼각 피라미드 형태의 패턴 사파이어 기판(Patterned Sapphire Substrates)을 나타낸 도면으로, 전반사를 줄여 다중양자우물에서 발생한 빛을 많이 밖으로 뽑아내려는 데에만 주안점을 둔 PSS를 나타낸다.
도 3은 본 발명의 실시예에 따른 엘이디용 기판의 구조를 나타낸 도면이다.
도 4는 본 발명의 실시예에 따른 엘이디용 기판에서 성장 셀 하나의 모양 및 크기를 예시한 도면이다.
도 5는 본 발명의 실시예에 따른 엘이디 기판 전체의 모습을 나타낸 도면이다.
도 6은 본 발명의 실시예에 따른 엘이디 기판에서의 에피택시 층 성장방법을 플로우차트로 나타낸 도면이다.
도 7은 본 발명의 실시예에 따른 엘이디 기판에서의 에피택시 층 성장과정을 예시한 도면이다.FIG. 1 is a view illustrating a gallium nitride nucleation island formed on a substrate through hydrogen atmosphere heat treatment, and shows a state of a nucleation island for applying a conventional selective epitaxy technology.
FIG. 2 is a view illustrating a patterned sapphire substrate in the form of a triangular pyramid, and shows a PSS focused solely on extracting a lot of light generated from a multi-quantum well by reducing total reflection.
3 is a view showing the structure of the LED substrate according to an embodiment of the present invention.
4 is a view illustrating the shape and size of one growth cell in the LED substrate according to the embodiment of the present invention.
5 is a view showing the appearance of the entire LED substrate according to an embodiment of the present invention.
6 is a flowchart illustrating a method for growing an epitaxial layer on an LED substrate according to an embodiment of the present invention.
7 is a diagram illustrating an epitaxial layer growth process in an LED substrate according to an embodiment of the present invention.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 본 발명의 실시예를 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 후술 되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention, detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. In addition, terms to be described below are terms defined in consideration of functions in the present invention, which may vary according to intention or custom of a user or an operator. Therefore, the definition should be based on the contents throughout this specification.
도 3은 본 발명의 실시예에 따른 엘이디용 기판의 구조를 나타낸 도면이고, 도 5는 본 발명의 실시예에 따른 엘이디 기판 전체의 모습을 나타낸 도면이다.3 is a view showing the structure of the LED substrate according to an embodiment of the present invention, Figure 5 is a view showing the appearance of the entire LED substrate according to an embodiment of the present invention.
도 3의 (a)는 엘이디 기판의 평면도이고 도 3의 (b)는 엘이디 기판의 사시도를 나타낸다. 3A is a plan view of the LED substrate, and FIG. 3B is a perspective view of the LED substrate.
도 5에 도시된 바와 같이, 엘이디 기판(9)의 일면에 에피택시 층(epitaxial layer)의 성장을 위한 시드(seed)로서 작용하는 뉴클리에이션 아일랜드가 형성되기 위한 복수 개의 성장 셀(도 4)이 마련된다. 이때, 복수 개의 성장 셀(도 4)은, 뉴클리에이션 아일랜드가 형성되는 바닥면(5)의 외주로부터 벌어지도록 상향 경사지어 일정 길이 연장되고 연장된 끝점(6)들이 뾰족한 능선(sharp-pointed ridge)(7)으로 연결되어 다각형을 형성한다. 이때, 뉴클리에이션 아일랜드가 형성되는 바닥면(5)은 평면일 수 있고, 성장 셀의 테두리 다각형은 육각형, 사각형 또는 삼각형일 수 있고, 바닥면(5)의 외주와 끝점(6)들에 의해서 형성되는 면(8)은 복수 개의 평면 또는 곡면일 수 있고, 바닥면(5)의 외주는 원형 또는 다각형의 형상을 가질 수 있다.As shown in FIG. 5, a plurality of growth cells are formed on one surface of the LED substrate 9 to form a nucleation island serving as a seed for growth of an epitaxial layer (FIG. 4). Is provided. In this case, the plurality of growth cells (FIG. 4) are inclined upwardly so as to extend from the outer periphery of the
이러한 구조를 갖는 엘이디 기판(9)에서 에피택시 층은, 평면인 바닥면(5)에 저온성장 후 수소 분위기 열처리 과정을 통하여 제 1 뉴클리에이션 아일랜드(13)를 형성한다. 이 제 1 뉴클리에이션 아일랜드를 시드로서 해서 고온에서 질화갈륨 또는 질화갈륨 기반 화합물 반도체를 피라미드 형태로 성장시켜 제 2 뉴클리에이션 아일랜드(15)를 형성한다. 그리고 이 제 2 뉴클리에이션 아일랜드를 시드로 면 방향으로 결정성장(lateral growth)시켜, 바닥면(5)의 외주와 끝점(6)들에 의해서 형성되는 면을 따라 능선(7)까지 성장함으로써 완충 층(buffer layer)을 형성할 수 있다. In the LED substrate 9 having such a structure, the epitaxy layer forms the
이때, 연장된 끝점(7)들을 뾰족한 능선(7)으로 연결한 이유는, 연장된 끝점(7)들 간 연결부분에 평면이 있는 경우 이 평면이 뉴클리에이션 아일랜드로 작용하게 되어 원하지 않는 곳에 뉴클리에이션 아일랜드가 형성되는 것을 막기 위함이다. 또한 바닥면(5)의 외주와 끝점(6)들에 의해서 형성되는 면(8)은 바닥면(5)의 외주로부터 벌어지도록 상향 경사지어 형성되므로 LED의 다중양자우물에서 발생하는 빛을 난반사 시켜 LED의 광 출력을 증가시키는 역할을 한다.The reason why the
이러한 엘이디 기판(9)의 일면에 형성된 복수 개의 성장 셀(6)은 벌집 모양의 형상을 가질 수 있으며, 이러한 벌집 모양의 형상을 갖는 복수 개의 성장 셀(10)의 크기에 대한 실시예가 도 4에 도시되어 있다. The plurality of
도시된 바와 같이, 바닥면(5)은 육각형의 모습이며 직경이 0.5μm 정도이다. 바닥면(5)의 외주와 끝점에 의해서 형성되는 면(8)은 곡면으로 형성됨을 알 수 있다. 그리고 바닥면(5)의 외주와 끝점(6) 사이의 수평 거리는 2μm 정도이고 수직거리는 1.5μm 정도임을 수 있다. 이렇게 바닥면(5)의 크기, 모양, 밀도 및 위치는 엘이디 기판(9)을 제조하는 공정에서 원하는 형태로 조절할 수 있으므로, 결국 뉴클리에이션 아일랜드의 크기, 모양, 밀도 및 위치가 조절되는 결과를 가져와서, LED 특성 컨트롤이 가능해진다. As shown, the
LED용 기판 설계에서 중요한 부분은 성장시간과 공정상의 문제가 없는 한 성장 셀의 밀도를 최소화하여 결정 결함 밀도를 줄이는 것, 셀들이 만나서 이루는 능선을 뾰족하게 함으로써 능선에 시드가 없도록 하는 것, 성장 셀의 바닥면(5) 넓이를 최소화하여 결정결함의 밀도를 줄이고 광 추출 효율을 높이는 일, 그리고 바닥면(5)의 외주와 끝점에 의해서 형성되는 면(8)과 기판 평면이 이루는 평균 각도를 30도에서 80도 사이 중 하나로 함으로써 광 추출 효율을 극대화하는 것이다.
An important part of the substrate design for LEDs is to minimize the density of growth cells to reduce the density of crystal defects, as long as there is no growth time and process problems, to avoid seeding on the ridges by sharpening the ridges where the cells meet. To reduce the density of crystal defects and increase the light extraction efficiency by minimizing the width of the bottom surface (5) of the surface, and the average angle between the surface plane (8) formed by the outer periphery and the end point of the bottom surface (5) and the substrate plane. The light extraction efficiency is maximized by one of the degrees between 80 and 80 degrees.
도 6은 본 발명의 실시예에 따른 엘이디 기판에서의 에피택시 층 성장방법에 대한 플로우차트이다.6 is a flowchart illustrating a method for growing an epitaxial layer on an LED substrate according to an embodiment of the present invention.
도시된 바와 같이, 에피택시 층 성장에 이용될 기판을 마련한다(S1). 이때 기판은 사파이어 기판일 수 있다. 마련된 기판의 일면에 반도체 공정을 통하여 에피택셜 층(epitaxial layer)의 성장을 위한 시드(seed)로 작용하는 제 1 뉴클리에이션 아일랜드가 형성되기 위한 복수 개의 성장 셀을 형성한다(S2). 이때, 복수 개의 성장 셀이, 뉴클리에이션 아일랜드가 형성되는 바닥면의 외주로부터 벌어지도록 상향 경사지어 일정 길이 연장되고 연장된 끝점들이 뾰족한 능선(sharp-pointed ridge)으로 연결되어 다각형을 갖도록 형성될 수 있다. 이때 다각형은 육각형일 수도 있고 사각형 또는 삼각형일 수도 있다. As shown, a substrate to be used for epitaxial layer growth is prepared (S1). In this case, the substrate may be a sapphire substrate. A plurality of growth cells for forming a first nucleation island which functions as a seed for growing an epitaxial layer through a semiconductor process is formed on one surface of the substrate (S2). In this case, the plurality of growth cells may be formed to have a polygonal shape by inclining upward so as to extend from the outer periphery of the bottom surface on which the nucleus island is formed, and extending end points connected by sharp-pointed ridges. have. In this case, the polygon may be a hexagon, a rectangle or a triangle.
이후, 저온(low temperature)에서, 형성된 성장 셀의 바닥면 및 바닥면의 외주와 상기 끝점들에 의해서 형성되는 면에, 제 1 화합물 반도체를 성장시켜 제 1 완충 층(buffer layer)을 형성한다(S3). 이 모습이 도 7의 (a)에 도시되어 있다. 도시된 바와 같이 성장 셀의 바닥면(12) 및 바닥면의 외주와 상기 끝점들에 의해서 형성되는 면(10)에 제 1 완충 층(11)이 형성되어 있음을 알 수 있다. Subsequently, at low temperature, the first compound semiconductor is grown to form a first buffer layer on the bottom surface of the formed growth cell, the outer periphery of the bottom surface, and the surface formed by the endpoints ( S3). This state is shown in Fig. 7A. As shown, it can be seen that the
이때, 바닥면(12)은 평면일 수 있으며, 바닥면(12)의 외주와 상기 끝점들에 의해서 형성되는 면(10)은 평면 또는 곡면일 수 있다. 그리고 바닥면(12)의 외주는 원형 또는 다각형의 형상을 가질 수 있다. 제 1 화합물 반도체는 질화알루미늄(AlN) 또는 질화갈륨(GaN), 또는 AlGaInN일 수 있다.In this case, the
이렇게 형성된 제 1 완충 층(11)을 수소 분위기에서 어닐링(annealing)하여, 바닥면(12)의 외주와 상기 끝점들에 의해서 형성되는 면(10)에 형성된 제 1 완충 층(11)을 제거하고 성장 셀의 바닥면(12)에만 제 1 완충 층(11)만 남겨서 복수의 성장 셀마다 제 1 뉴클리에이션 아일랜드(13)를 형성한다(S4). 이를 나타내는 도면이 도 7의 (b)에 도시되어 있다. 도시된 바와 같이 바닥면(12)에만 제 1 뉴클리에이션 아일랜드(13)가 생성됨을 알 수 있다.The
이 제 1 뉴클리에이션 아일랜드(13)를 시드로 고온에서 질화물계 화합물 반도체 층을 성장시켜 피라미드 형태의 제 2 뉴클리에이션 아일랜드(14)를 형성한다(S5). The nitride-based compound semiconductor layer is grown at a high temperature using the
이렇게 고온(high temperature)에서 형성된 제 2 뉴클리에이션 아일랜드를 시드(seed)로 해서, 제 2 화합물 반도체를 면 방향 결정성장(lateral growth)시켜 제 2 완충 층을 형성함으로써, LED 에피층을 성장시킬 에피택시 기반층(epitaxial base-layer) (또는 제 2 완충층)(15)을 형성한다(S6). The second nucleation island formed at such a high temperature is used as a seed to grow the LED epitaxial layer by forming a second buffer layer by lateral growth of the second compound semiconductor. An epitaxial base layer (or a second buffer layer) 15 is formed (S6).
즉, 도 7의 (c)에 도시된 바와 같이, 뉴클리에이션 아일랜드(13)을 시드로 해서 제 2 화합물 반도체가 화살표로 표시된 바와 같이 면 방향 결정성장을 하고, 도 7의 (d)에 도시된 바와 같이 윗면이 평탄한 제2완충 층(15)이 형성된다. 이때, 제 2 화합물 반도체는, 질화갈륨 또는 질화갈륨 기반의 화합물 반도체일 수 있다. That is, as shown in (c) of FIG. 7, the second compound semiconductor is grown in surface direction as indicated by an arrow with the
이렇게 성장된 LED용 에피택시 기반층에서 결정결함 밀도, 더 정확하게 dislocation 밀도가 줄어드는 것은 제 2 뉴클리에이션 아일랜드의 모양이 피라미드 형태이라는 점과,성장되는 결정 표면에서 결정이 성장되는 방향으로 전파되는 dislocation의 속성에 기인한다. 제 2 뉴클리에이션 아일랜드가 끝이 뾰족한 형태로 만들어지면, 제 2 뉴클리에이션 아일랜드 안에 있었던 결정결함들은 모두 피라미드 옆쪽 표면에 닿게 된다. 이 상태에서 에피층 성장이 옆방향으로 계속되면 dislocation은 도 7 (c)의 화살표로 표시된 옆방향으로 전파되다가 기판의 경사면(도 4의 도면부호 8)에서 멈춘다. 이렇게 기반층의 표면을 향해 전파되던 결정결함이 제 2 뉴클리에이션 아일랜드의 피라미드 표면을 만나 옆으로 전파되면서 dislocation이 소멸되는 것이다. 따라서 LED용 에피택시 기반층의 윗부분에는 dislocation이 없어지게 된다.
Decreased crystal defect density, more precisely dislocation density, in this grown epitaxial base layer for LEDs means that the shape of the second nucleation island is pyramidal, and the dislocation propagates in the direction of crystal growth on the growing crystal surface. Is due to its properties. When the second nucleation island is made pointed, all of the crystal defects in the second nucleus island touch the lateral surface of the pyramid. In this state, if epitaxial growth continues in the lateral direction, dislocation propagates in the lateral direction indicated by the arrow in Fig. 7 (c) and stops on the inclined surface (8 in Fig. 4) of the substrate. As the crystal defect propagates toward the surface of the base layer meets the surface of the pyramid of the second nucleation island and propagates sideways, dislocation disappears. Therefore, there is no dislocation on the upper part of the epitaxy base layer for LEDs.
상술한 과정을 통해 형성된 에피택시 기반층은 LED뿐만 아니라, Schottky 다이오드와 pn 접합 다이오드, 트랜지스터 등의 전자 소자, 포토 다이오드, 태양전지 등의 성능 향상에도 활용될 수 있다.
The epitaxy-based layer formed through the above process may be used not only for LED, but also for improving performance of electronic devices such as Schottky diodes, pn junction diodes, and transistors, photo diodes, and solar cells.
이제까지 본 발명에 대하여 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 따라서 본 발명의 범위는 전술한 실시예에 한정되지 않고 특허청구범위에 기재된 내용 및 그와 동등한 범위 내에 있는 다양한 실시 형태가 포함되도록 해석되어야 할 것이다.
So far, the present invention has been described with reference to the embodiments. Those skilled in the art will understand that the present invention may be implemented in a modified form without departing from the essential characteristics of the present invention. Therefore, the disclosed embodiments should be considered in an illustrative rather than a restrictive sense. Therefore, the scope of the present invention should not be construed as being limited to the above-described examples, but should be construed to include various embodiments within the scope of the claims and equivalents thereof.
Claims (15)
상기 고휘도 엘이디용 기판의 일면에, 에피택시 층(epitaxial layer)의 성장을 위한 시드(seed)로서 작용하는 뉴클리에이션 아일랜드가 형성되는 바닥면이 상기 고휘도 엘이디용 기판과 에피택시 층과의 격자상수 차이로 인해서 발생하는 결정결함을 최소화하기 위해서 상기 에피택시층과의 접촉면적이 최소화되도록 면적을 갖는 단위 성장 셀이 복수 개가 형성되되,
상기 단위 성장 셀은, 상기 바닥면의 외주로부터 벌어지도록 상향 경사지어 일정 길이 연장되고 상기 연장된 끝점들이 뾰족한 능선(sharp-pointed ridge)으로 연결되어 다각형을 형성하며,
상기 바닥면의 외주와 상기 끝점들에 의해서 형성되는 면과 상기 바닥면이 이루는 각도는, 30도 내지 80도 중 하나로 조절될 수 있는 것을 특징으로 하는 고휘도 엘이디용 기판구조.In the substrate structure for high brightness LED,
A lattice constant between the high brightness LED substrate and the epitaxy layer is formed on one surface of the high brightness LED substrate, on which a nucleation island acting as a seed for growth of an epitaxial layer is formed. In order to minimize crystal defects caused by the difference, a plurality of unit growth cells having an area are formed to minimize the contact area with the epitaxy layer.
The unit growth cell is inclined upward to extend from the outer periphery of the bottom surface and extends a predetermined length, and the extended end points are connected by a sharp-pointed ridge to form a polygon.
The surface formed by the outer periphery of the bottom surface and the end points and the angle formed by the bottom surface, high brightness LED substrate structure, characterized in that it can be adjusted to one of 30 degrees to 80 degrees.
상기 바닥면은,
평면인 것을 특징으로 하는, 고휘도 엘이디용 기판구조.The method of claim 1,
The bottom surface is,
A substrate structure for high brightness LED, characterized in that the plane.
상기 다각형은,
육각형, 사각형 또는 삼각형인 것을 특징으로 하는, 고휘도 엘이디용 기판구조.The method of claim 1,
The polygon is,
A substrate structure for high brightness LED, characterized in that the hexagon, square or triangle.
상기 바닥면의 외주와 상기 끝점들에 의해서 형성되는 면은,
평면 또는 곡면인 것을 특징으로 하는, 고휘도 엘이디용 기판구조.The method of claim 1,
The outer periphery of the bottom surface and the surface formed by the end points,
A substrate structure for high brightness LED, characterized in that the plane or curved surface.
상기 바닥면의 외주는,
원형 또는 다각형의 형상을 갖는 것을 특징으로 하는, 고휘도 엘이디용 기판구조.The method of claim 1,
The outer periphery of the bottom surface,
A substrate structure for high brightness LED, characterized in that it has a circular or polygonal shape.
반도체 공정을 통하여, 상기 기판의 일면에, 에피택시 층(epitaxial layer)의 성장을 위한 시드(seed)로서 작용하는 뉴클리에이션 아일랜드가 형성되는 바닥면이 상기 기판과 에피택시 층과의 격자상수 차이로 인해서 발생하는 결정결함을 최소화하기 위해서 상기 에피택시층과의 접촉면적이 최소화되도록 면적을 갖는 단위 성장 셀을 복수 개 형성하되, 상기 단위 성장 셀이, 상기 바닥면의 외주로부터 벌어지도록 상향 경사지어 일정 길이 연장되고 상기 연장된 끝점들이 뾰족한 능선(sharp-pointed ridge)으로 연결되어 다각형을 갖도록 형성하는 단계;
상기 형성된 성장 셀의 바닥면 및 상기 바닥면의 외주와 상기 끝점들에 의해서 형성되는 면에, 제 1 화합물 반도체를 성장시켜 제 1 완충 층(buffer layer)을 형성하는 단계;
상기 형성된 제 1 완충 층을 어닐링(annealing)하여, 상기 바닥면의 외주와 상기 끝점들에 의해서 형성되는 면에 형성된 제 1 완충 층을 제거하고 상기 형성된 성장 셀의 바닥면에 형성된 제 1 완충 층만 남겨서 상기 복수의 성장 셀마다 제 1 뉴클리에이션 아일랜드를 형성하는 단계;
상기 형성된 뉴클리에이션 아일랜드를 시드(seed)로 해서 피라미드 형태의 제 2 뉴클리에이션 아일랜드를 형성하는 단계; 및
제 2 뉴클리에이션 아일랜드를 시드로 제 2 화합물 반도체를 면 방향 결정성장(lateral growth)시켜 제 2 완충 층을 형성함으로써, LED 에피층 구조 성장을 위한 에피택시 기반층(epitaxial base-layer)을 형성하는 단계를 포함하며,
상기 바닥면의 외주와 상기 끝점들에 의해서 형성되는 면과 상기 바닥면이 이루는 각도는, 30도 내지 80도 중 하나로 조절될 수 있는 것을 특징으로 하는, 엘이디 기판에서의 에피택시 기반층 성장방법.Providing a substrate;
Through the semiconductor process, the lattice constant difference between the substrate and the epitaxy layer is formed on one surface of the substrate, on which the nucleation island acting as a seed for growth of the epitaxial layer is formed. In order to minimize the crystal defects generated by the plurality of unit growth cells having an area so as to minimize the contact area with the epitaxy layer is formed, the unit growth cells are inclined upward so as to open from the outer periphery of the bottom surface Forming a polygon that extends to a length and the extended endpoints are connected by sharp-pointed ridges to have a polygon;
Growing a first compound semiconductor on a bottom surface of the formed growth cell and an outer periphery of the bottom surface and the end points to form a first buffer layer;
Annealing the formed first buffer layer to remove the first buffer layer formed on the outer periphery of the bottom surface and the surface formed by the endpoints, leaving only the first buffer layer formed on the bottom surface of the formed growth cell. Forming a first nucleation island for each of the plurality of growth cells;
Seeding the formed nucleation island to form a second nucleation island having a pyramid shape; And
Forming a second buffer layer by lateral growth of the second compound semiconductor with the seed of the second nucleation island to form an epitaxial base layer for growing the LED epilayer structure. Including the steps of:
The outer periphery of the bottom surface and the surface formed by the end points and the angle formed by the bottom surface, characterized in that it can be adjusted to one of 30 to 80 degrees, epitaxy-based layer growth method on the LED substrate.
상기 바닥면은,
평면인 것을 특징으로 하는, 엘이디 기판에서의 에피택시 기반층 성장방법.The method of claim 7, wherein
The bottom surface is,
A method of growing an epitaxy-based layer in an LED substrate, characterized in that the plane.
상기 다각형은,
육각형, 사각형 또는 삼각형인 것을 특징으로 하는, 엘이디 기판에서의 에피택시 기반층 성장방법.The method of claim 7, wherein
The polygon is,
A method of growing an epitaxy-based layer on an LED substrate, characterized in that the hexagon, square or triangle.
상기 바닥면의 외주와 상기 끝점들에 의해서 형성되는 면은, 평면 또는 곡면인 것을 특징으로 하는, 엘이디 기판에서의 에피택시 기반층 성장방법.The method of claim 7, wherein
The outer periphery of the bottom surface and the surface formed by the end points, characterized in that the plane or curved surface, epitaxy-based layer growth method in the LED substrate.
상기 바닥면의 외주는,
원형 또는 다각형의 형상을 갖는 것을 특징으로 하는, 엘이디 기판에서의 에피택시 기반층 성장방법.The method of claim 7, wherein
The outer periphery of the bottom surface,
A method of growing an epitaxy-based layer on an LED substrate, characterized in that it has a circular or polygonal shape.
상기 기판의 소재는, 사파이어인 것을 특징으로 하는, 엘이디 기판에서의 에피택시 기반층 성장방법.The method according to any one of claims 7, 8, 9, 10, and 12,
The material of the substrate is sapphire, epitaxial base layer growth method in the LED substrate.
상기 제 1 화합물 반도체는,
질화알루미늄(AlN), 질화갈륨(GaN) 또는 AlGaInN인 것을 특징으로 하는, 엘이디 기판에서의 에피택시 기반층 성장방법.The method according to any one of claims 7, 8, 9, 10, and 12,
The first compound semiconductor,
An aluminum nitride (AlN), gallium nitride (GaN) or AlGaInN, epitaxial-based layer growth method on the LED substrate.
상기 제 2 화합물 반도체는,
질화갈륨 또는 질화갈륨 기반의 화합물 반도체인 것을 특징으로 하는, 엘이디 기판에서의 에피택시 기반층 성장방법.
The method according to any one of claims 7, 8, 9, 10, and 12,
The second compound semiconductor,
A method for growing an epitaxial base layer on an LED substrate, characterized in that the compound semiconductor is gallium nitride or gallium nitride based.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20100092050A KR101180414B1 (en) | 2010-09-17 | 2010-09-17 | Substrate structure for high-efficiency light emitting diodes and method of growing epitaxial base-layers thereon |
| PCT/KR2011/006883 WO2012036522A2 (en) | 2010-09-17 | 2011-09-16 | Substrate structure for high-efficiency light emitting diodes and method of growing epitaxial base-layers thereon |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20100092050A KR101180414B1 (en) | 2010-09-17 | 2010-09-17 | Substrate structure for high-efficiency light emitting diodes and method of growing epitaxial base-layers thereon |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120029913A KR20120029913A (en) | 2012-03-27 |
| KR101180414B1 true KR101180414B1 (en) | 2012-09-10 |
Family
ID=45832137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20100092050A KR101180414B1 (en) | 2010-09-17 | 2010-09-17 | Substrate structure for high-efficiency light emitting diodes and method of growing epitaxial base-layers thereon |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR101180414B1 (en) |
| WO (1) | WO2012036522A2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102014101966A1 (en) | 2014-02-17 | 2015-08-20 | Osram Opto Semiconductors Gmbh | Method for producing an electronic semiconductor chip and electronic semiconductor chip |
| CN107919392A (en) * | 2017-11-09 | 2018-04-17 | 中国电子科技集团公司第五十五研究所 | Gallium nitride base nitride high electronic migration rate transmistor epitaxial structure and growing method |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100825137B1 (en) * | 2006-07-11 | 2008-04-24 | 전북대학교산학협력단 | Semiconductor, Method of manufacturing the same and Semiconductor Light-emitting diode |
-
2010
- 2010-09-17 KR KR20100092050A patent/KR101180414B1/en active IP Right Grant
-
2011
- 2011-09-16 WO PCT/KR2011/006883 patent/WO2012036522A2/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2012036522A2 (en) | 2012-03-22 |
| WO2012036522A3 (en) | 2012-06-28 |
| KR20120029913A (en) | 2012-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4552828B2 (en) | Manufacturing method of semiconductor light emitting device | |
| JP5130433B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
| JP5807015B2 (en) | Method for manufacturing light emitting device | |
| US8614454B2 (en) | Semiconductor light-emitting device, manufacturing method thereof, and lamp | |
| KR100658938B1 (en) | Light emitting device with nano-rod and method for fabricating the same | |
| KR100986557B1 (en) | Semiconductor light emitting device and fabrication method thereof | |
| CN104409587B (en) | A kind of InGaN base blue-green light LED epitaxial structure and growing method | |
| CN102403417A (en) | Group III nitride nanorod light emitting device and method of manufacturing the same | |
| CN101931039B (en) | Gallium nitride based light emitting diode with double-layer staggered perforated holes and manufacturing process thereof | |
| JP2008047860A (en) | Method of forming rugged surface and method of manufacturing gallium nitride light-emitting diode device using the same | |
| JP2013175553A (en) | Method of manufacturing group iii nitride semiconductor light-emitting element, group iii nitride semiconductor light-emitting element, lamp, and reticle | |
| KR100755610B1 (en) | Nitride semiconductor light emitting device having pyramid structure and manufacturing method of the same | |
| CN104733579A (en) | Semiconductor light-emitting device and manufacturing method thereof | |
| KR101499952B1 (en) | Semiconductor light emitting device and fabrication method thereof | |
| JP2009283620A (en) | Group iii nitride semiconductor light emitting element, method for manufacturing thereof, and lamp | |
| CN104465929A (en) | Three-group nitride micro-nano light-emitting device with embedded active layer and manufacturing method | |
| KR101180414B1 (en) | Substrate structure for high-efficiency light emitting diodes and method of growing epitaxial base-layers thereon | |
| KR101279073B1 (en) | Light emitting diode and manufacturing method thereof | |
| TW201133935A (en) | Semiconductor light-emitting device | |
| CN101728244A (en) | Method for blocking dislocation defects of semiconductor | |
| JP5115925B2 (en) | Microcrystalline nitride semiconductor optical / electronic devices with controlled crystal orientation and facets | |
| CN103094440A (en) | Nitride light-emitting diode and manufacture method of nitride luminous diode | |
| CN102280544A (en) | Semiconductor light emitting diode and method for fabricating the same | |
| JP2005252086A (en) | Manufacturing method for semiconductor light emitting device, semiconductor light emitting device, integrated semiconductor light emitting device, manufacturing process thereof, graphic display device, manufacturing process thereof, illuminating device and manufacturing process thereof | |
| CN101350388A (en) | Semiconductor structure combination for semiconductor actinoelectricity component great crystal and production thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150604 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160608 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170621 Year of fee payment: 6 |