KR101172672B1 - 부호길이 동기화가 적용된 메모리 장치 및 이의 부호길이 동기화 방법 - Google Patents

부호길이 동기화가 적용된 메모리 장치 및 이의 부호길이 동기화 방법 Download PDF

Info

Publication number
KR101172672B1
KR101172672B1 KR1020100124145A KR20100124145A KR101172672B1 KR 101172672 B1 KR101172672 B1 KR 101172672B1 KR 1020100124145 A KR1020100124145 A KR 1020100124145A KR 20100124145 A KR20100124145 A KR 20100124145A KR 101172672 B1 KR101172672 B1 KR 101172672B1
Authority
KR
South Korea
Prior art keywords
data
synchronization
error correction
length
code
Prior art date
Application number
KR1020100124145A
Other languages
English (en)
Other versions
KR20120063104A (ko
Inventor
문재균
김준우
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020100124145A priority Critical patent/KR101172672B1/ko
Publication of KR20120063104A publication Critical patent/KR20120063104A/ko
Application granted granted Critical
Publication of KR101172672B1 publication Critical patent/KR101172672B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Abstract

본 발명의 메모리 장치는 제1데이터의 일부를 제2데이터로 옮겨 제1동기화 데이터 및 제2동기화 데이터를 출력하는 부호길이 동기화기; 상기 제1동기화 데이터 및 제2동기화 데이터를 제1오류 정정 부호 및 제2오류 정정 부호로 인코딩하여 제1인코딩 데이터 및 제2인코딩 데이터를 출력하는 인코더; 및 상기 제1인코딩 데이터 및 상기 제2인코딩 데이터를 제1비트 및 제2비트로 저장하는 멀티레벨 셀 메모리를 포함한다.

Description

부호길이 동기화가 적용된 메모리 장치 및 이의 부호길이 동기화 방법 {Code Length Equalization applied Memory Device and Code Length Equalization Method thereof}
본 발명은 부호길이 동기화가 적용된 멀티 레벨 셀 메모리를 포함하는 메모리 장치 및 이의 부호길이를 동기화하는 방법에 관한 것이다.
싱글 레벨 셀 메모리는 1비트의 데이터를 저장하는 메모리이다. 일반적으로 메모리 셀은 전압을 저장할 수 있는 소자로 구성되어 있다. 싱글 레벨 셀 메모리에 논리 "1"의 데이터가 저장된 경우에는 싱글 레벨 셀 메모리는 제1값의 문턱 전압을 가질 수 있고, 논리 "0"의 데이터가 저장된 경우에는 싱글 레벨 셀 메모리는 제2값의 문턱 전압을 가질 수 있다.
멀티 레벨 셀 플래시 메모리(Multi-Level Cell Flash Memory)는 하나의 메모리 셀에 2비트 이상의 데이터를 저장할 수 있는 비휘발성 메모리이다. 멀티 레벨 셀의 경우는 메모리 셀이 저장할 수 있는 전압 상태가 2개보다 클 수 있다. 2-비트 멀티 레벨 플래시 메모리 셀은 4가지 전압 상태를 저장할 수 있다. 메모리를 쓰고 읽는 과정에서 노이즈가 첨가될 수 있으므로 전압 분포도는 도1a에 도시된 바와 같이 가우시안 분포를 나타낸다. 이때, 도1b에 도시된 바와 같이 적절한 기준 전압을 설정하고 양자화기로 구분함으로써 메모리에 저장된 비트를 판별할 수 있다.
보다 구체적으로, 2-비트 멀티 레벨 셀 플래시 메모리의 4가지 전압 상태 각각에 특정 비트를 대입하는 과정을 매핑(mapping)이라고 한다. 상기 4가지 상태에 대한 각각의 전압 값은 문턱 전압이라고 지칭한다. 이는 도2a에 예시된다. 예를 들어, 각 상태의 전압에 '00', '01', '11', '10'의 심볼을 매핑할 수 있다. 이러한 매핑 방식은 변경될 수 있다. 이 때, 일반적으로 매핑된 첫 번째 비트를 LSB(Least significant Bit)라고 하고 두 번째 비트를 MSB(Most Significant Bit)라고 한다. 메모리 셀은 LSB와 MSB를 하나씩 갖는다. 메모리 셀에서 LSB가 저장되는 부분을 LSB 레이어(LSB layer)라고 하고, MSB가 저장되는 부분을 MSB 레이어라고 한다.
메모리 셀에 데이터를 쓰는 과정은, 메모리 셀에 특정 상태 전압을 인가함으로써 수행된다. 예를 들어, 메모리 셀에 '01' 심볼을 저장하기 위해서는 도2a에 예시된 바와 같이 '01' 심볼에 대응하는 상태2의 문턱 전압을 인가한다.
메모리 셀로부터 데이터를 읽는 과정은, 메모리 셀에 저장된 전압을 양자화기로 검출하는 것을 지칭한다. 예를 들어, 메모리 셀의 LSB를 판별하기 위해서는 도2b에 도시된 것과 같은 점선으로 표시된 기준 전압을 갖는 양자화기로 메모리 셀의 전압을 검출한다. 메모리 셀의 MSB를 판별하기 위해서는 도2c에 도시된 같이 점선으로 표시된 두 개의 기준 전압을 갖는 양자화기로 메모리 셀의 전압을 검출한다.
이러한 원리는 3비트 이상의 데이터를 저장할 수 있는 메모리 셀에도 적용될 수 있다. 예컨대, 3비트를 저장하기 위한 메모리 셀은 8개의 전압 상태를 저장할 수 있고 4비트의 데이터를 저장하기 위한 메모리 셀은 16개의 전압 상태를 저장할 수 있다.
한편, 8192개의 메모리 셀이 하나의 페이지를 형성한다. 즉, 하나의 메모리 페이지는 8192 비트 또는 1킬로바이트의 데이터를 저장할 수 있다. 메모리를 쓰기 읽기는 페이지 단위로 수행된다. 이 때, LSB와 MSB는 서로 다른 페이지를 형성한다. 예를 들어, 1페이지 데이터는 8192개 메모리 셀의 LSB들로 구성되고 2페이지 데이터는 8192개 메모리 셀의 MSB들로 구성된다.
멀티 레벨 셀 플래시 메모리는 각 상태 전압을 판별하기 위한 문턱 전압이 낮아 쓰고 읽는 과정에서 오류가 발생할 확률이 높다. 따라서, 이러한 오류를 줄이기 위해 메모리 셀을 쓰고 읽는 과정에서 오류 정정 부호(Error Correction Code)를 적용한다.
멀티 레벨 셀 플래시 메모리에서 MSB 레이어와 LSB 레이어에 저장되는 데이터에서 오류가 발생할 확률은 서로 다를 수 있으므로 각 레이어에 저장되는 데이터의 오류가 발생할 확률을 줄일 수 있는 최적의 오류 정정 부호를 제공할 필요가 있다. 하지만, 이러한 경우에 멀티 레벨 셀 메모리의 각 레이어에 저장되는 부호의 길이가 달라지는 문제점이 발생한다.
본 발명은 종래기술의 문제점을 해결하기 위해 안출된 것으로써, 멀티 레벨 셀 메모리의 서로 다른 비트에 서로 다른 오류 정정 부호를 적용하였을 때 상기 멀티 레벨 셀 메모리의 각 비트 레이어에 저장되는 부호의 길이를 동기화시키는 방법 및 이 방법이 적용된 메모리 장치를 제공하는데 그 목적이 있다. 또한, 본 발명은 부호 길이가 동기화되어 저장된 멀티 레벨 셀 메모리로부터 판별된 데이터를 디코딩한 후 원래 길이의 데이터로 복원하는 방법 및 이 방법이 적용된 메모리 장치를 제공하는데 그 목적이 있다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 메모리 장치는 제1데이터의 일부를 제2데이터로 옮겨 제1동기화 데이터 및 제2동기화 데이터를 출력하는 부호길이 동기화기; 상기 제1동기화 데이터 및 제2동기화 데이터를 제1오류 정정 부호 및 제2오류 정정 부호로 인코딩하여 제1인코딩 데이터 및 제2인코딩 데이터를 출력하는 인코더; 및 상기 제1인코딩 데이터 및 상기 제2인코딩 데이터를 제1비트 및 제2비트로 저장하는 멀티레벨 셀 메모리를 포함한다.
본 발명의 메모리 장치의 부호길이 동기화 방법은 제1데이터의 일부를 제2데이터로 옮겨 제1동기화 데이터 및 제2동기화 데이터를 출력하는 단계; 상기 제1동기화 데이터 및 제2동기화 데이터를 제1오류 정정 부호 및 제2오류 정정 부호로 인코딩하는 단계, 상기 인코딩 단계를 통해 제1인코딩 데이터 및 제2인코딩 데이터가 출력되며; 및 상기 제1인코딩 데이터 및 상기 제2인코딩 데이터를 멀티레벨 셀 메모리의 제1비트 및 제2비트로 저장하는 단계를 포함한다.
본 발명에 따르면 멀티 레벨 셀 메모리의 각 비트에 서로 다른 오류 정정 부호를 적용하였을 때 상기 멀티 레벨 셀 메모리의 각 비트 레이어에 저장되는 부호의 길이를 동기화시키는 방법 및 이 방법이 적용된 메모리 장치를 제공할 수 있다. 또한, 본 발명에 따르면 부호 길이가 동기화되어 저장된 멀티 레벨 셀 메모리로부터 판별된 데이터를 디코딩한 후 원래 길이의 데이터로 복원하는 방법 및 이 방법이 적용된 메모리 장치를 제공할 수 있다.
또한, 본 발명에 따르면 멀티 레벨 셀 메모리의 각 비트에서 오류가 발생할 확률을 균등하게 하고 멀티 레벨 셀 메모리의 오류 발생 확률을 줄이면서, 멀티 레벨 셀 메모리의 데이터 저장 효율을 최적화할 수 있다.
도1a는 2-비트 멀티 레벨 셀 메모리의 4가지 전압 상태의 전압 분포를 나타낸다.
도1b는 도1a에 도시된 4가지 전압 상태를 구분할 수 있는 기준 전압이 설정된 양자화기의 동작을 나타낸다.
도2a는 2-비트 멀티 레벨 셀 메모리의 4가지 전압 상태에 따른 매핑을 예시한다.
도2b 및 도2c는 도2a에 도시된 바와 같이 매핑된 2-비트 멀티 레벨 셀 메모리로부터 LSB 및 MSB를 구분할 수 있는 기준전압이 설정된 양자화기의 동작을 각각 나타낸다.
도3은 본 발명의 실시예에 따른 메모리 장치를 나타낸다.
이하, 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명된다. 그러나, 본 발명의 실시형태는 여러 가지의 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로만 한정되는 것은 아니다. 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면들 중 인용부호들 및 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 인용부호들로 표시됨을 유의해야 한다. 참고로 본 발명을 설명함에 있어서 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
멀티 레벨 셀 메모리의 각 비트(예컨대, MSB 및 LSB) 사이에 오류가 발생할 확률이 서로 다를 수 있다. 이러한 경우에, 각 비트에 저장되는 데이터에 서로 다른 오류 정정 부호를 적용함으로써 전체 데이터에 오류가 발생할 확률을 최대로 낮출 수 있다. 하지만, 서로 다른 오류 정정 부호는 서로 다른 길이의 패리티 비트를 발생시키므로 상기 데이터를 서로 다른 오류 정정 부호로 인코딩하는 경우 각 비트에 저장될 부호의 길이가 달라져 메모리 셀에 저장할 수 없는 문제점이 발생한다.
따라서, 본 발명은 각 비트에 저장되는 데이터에 적용되는 오류 정정 부호의 패리티 비트를 알고 있을 때 인코딩 후에 각 레이어에 저장될 데이터의 부호 길이가 동일하도록 하는 부호길이 동기화 방법 및 이 방법이 적용된 메모리 장치를 제공하고자 한다.
이하에서, 본 발명의 실시예는 하나의 메모리 셀에 2개의 비트가 저장 가능한 2-비트 멀티 레벨 셀 메모리에 관하여 설명된다. 하지만, 본 발명은 3비트 이상 저장이 가능한 n-비트 멀티 레벨 셀 메모리에도 적용될 수 있다.
또한, 본 발명의 실시예는 2개의 페이지로 이루어진 데이터를 이용하여 설명된다. 1페이지에 저장되는 데이터는 M1으로 지칭되고 2페이지에 저장되는 데이터는 M2로 지칭된다. M1은 메모리 셀의 LSB 레이어에 저장되고 M2는 메모리 셀의 MSB 레이어에 저장된다. 이때, LSB에서 오류가 발생할 확률은 MSB에서 오류가 발생할 확률보다 크다고 가정한다. 본 발명의 상세한 설명에서 예시되는 LSB 및 MSB는 n-비트 멀티 레벨 셀 메모리에 적용되는 경우 n-비트 멀티 레벨 셀 메모리에 저장되는 임의의 두 개의 비트를 나타낼 수 있다.
도3은 본 발명의 실시예에 따른 부호길이 동기화가 수행되는 메모리 장치를 나타낸다.
제1데이터 및 제2데이터(M1과 M2)는 부호길이 동기화기(100)를 통과하며, 이때 상기 부호길이 동기화기(100)를 통해 제1데이터(M1)의 일부가 제2데이터(M2)로 이동된다. 상기 부호길이 동기화기(100)를 통과한 결과는 제1동기화 데이터(M1a) 및 제2동기화 데이터(M2a)로 지칭한다.
상기 제1동기화 데이터(M1a)을 메모리 셀 어레이(300)의 제1페이지(300a)에 쓰기 전에, t1개의 오류 정정 능력을 갖는 오류 정정 부호를 적용하여 제1인코더(200a)에서 인코딩이 수행된다. 또한, 제2동기화 데이터(M2a)를 메모리 셀 어레이(300)의 제2페이지(300b)에 쓰기 전에, t2개의 오류 정정 능력을 갖는 오류 정정 부호를 적용하여 제2인코더(200b)에서 인코딩이 수행된다. 상기 오류 정정 부호로는 BCH 부호가 사용될 수 있으며, 이외의 다른 종류의 오류 정정 부호가 사용될 수 있다.
상기 제1인코더(200a)를 통과한 후의 제1인코딩 데이터는 상기 제1동기화 데이터(M1a)에 패리티 비트(P1)이 첨가된 데이터이고, 상기 제2인코더(200b)를 통과한 후의 제2인코딩 데이터는 상기 제2동기화 데이터(M2a)에 패리티 비트(P2)가 첨가된 데이터이다.
이때, 상기 제1인코딩 데이터의 길이와 상기 제2인코딩 데이터의 길이가 동일하도록 상기 부호길이 동기화기(100)가 동작한다.
가정한 바와 같이, MSB에서 오류가 발생할 확률이 LSB에서 오류가 발생할 확률 보다 낮다. 따라서, MSB에는 작은 개수(t2)의 오류를 정정할 수 있는 오류 정정 부호를 적용하고 LSB에는 보다 많은 개수(t1)의 오류를 정정할 수 있는 오류 정정 부호를 적용할 수 있다. 따라서, 제1인코딩 데이터에 포함되는 패리티 비트(P1)의 길이가 제2인코딩 데이터에 포함되는 패리티 비트(P2)의 길이보다 길다. 또한, 이에 의해 MSB의 오류 발생 확률과 LSB의 오류 발생 확률이 균등하게 될 수 있다.
따라서, 상기 부호길이 동기화기(100)는 결과적으로 상기 제1동기화 데이터(M1a)와 패리티 비트(P1)의 길이의 합이 상기 제2동기화 데이터(M2a)와 패리티 비트(P2)의 길이의 합과 동일하도록 상기 제1데이터(M1)의 일부를 제2데이터(M2)로 옮기는 작업을 수행한다.
예컨대, LSB 레이어에 저장되는 제1데이터(M1)에는 70개의 비트 오류를 정정할 수 있는 BCH 오류 정정 부호를 적용하고 MSB레이어에 저장되는 제2데이터(M2)에는 10개의 비트 오류를 정정할 수 있는 BCH 오류 정정 부호를 적용할 때 메모리 셀의 오류 발생 확률이 최적화된다고 가정한다. 이때, 패리티 비트(P1)은 980개가 필요하고 패리티 비트(P2)은 140개가 필요하다. 따라서, 제1인코딩 데이터와 제2인코딩 데이터의 길이를 동일하게 하기 위해서는 부호길이 동기화기(100)는 제1데이터(M1) 중에 420개의 비트를 제2데이터(M2)로 옮겨 주어야 한다. 이러한 경우, 제1인코딩 데이터의 길이는 8192+980-420=8752 비트가 되고 제2인코딩 데이터의 길이는 8192+140+420=8752 비트로서 동일하게 된다.
후술하는 부호길이 복원기(600)에서는 MSB 레이어로부터 디코딩된 데이터로부터 420개의 비트를 다시 LSB 레이어로부터 디코딩된 데이터에 옮겨줌으로써 원래 길이의 제1데이터 및 제2데이터를 복원할 수 있다.
이때, 부호길이 동기화기(100) 및 부호길이 복원기(600)에서 옮겨지는 비트들은 데이터의 최말단으로부터 소정의 개수가 선택될 수 있다. 또한, 실시예에 따라 데이터의 다른 부분의 비트들이 선택되어 옮겨질 수 있다.
제1인코딩 데이터와 제2인코딩 데이터가 각각 제1페이지(또는 제1레이어:300a) 및 제2페이지(또는 제2레이어:300b)에 저장된다. 전술한 바와 같이 본 발명의 실시예에 따르면 메모리 셀 어레이(300)의 각 레이어(300a 및 300)에 저장되는 데이터의 길이가 동일하게 유지될 수 있다.
이와 같이, 메모리 셀 어레이(300)의 데이터 저장 효율을 높일 수 있다.
상기 메모리 셀 어레이(300)에 저장된 데이터를 양자화기로 판별하고 디코딩한 후, 부호길이 복원기를 통과시킴으로써 최초 데이터(M1 및 M2)를 복원할 수 있다.
보다 구체적으로, 상기 제1페이지(300a) 및 제2페이지(300b)에 저장된 LSB 및 MSB를 제1양자화기(400a) 및 제2양자화기(400b)로 판별하며 그 결과는 제1판별 데이터(Y1) 및 제2판별 데이터(Y2)로 표시한다.
상기 제1판별 데이터(Y1) 및 제2판별 데이터(Y2)를 제1디코더(500a) 및 제2디코더(500b)에 통과시켜 상기 제1동기화 데이터 및 제2동기화 데이터를 복원한다. 이때, 메모리 셀에 데이터를 쓰고 읽는 과정에서 노이즈가 발생하여 Y1에는 오류가 발생할 수 있으며 이 오류의 개수가 t1개 이하라면 디코딩 과정에서 이러한 오류는 모두 정정되어 제1동기화 데이터(M1a)가 복원될 수 있다. 또한 Y2에도 오류가 발생할 수 있으며 이 오류의 개수가 t2개 이하라면 디코딩 과정에서 이러한 오류는 모두 정정되어 제2동기화 데이터(M2a)가 복원될 수 있다.
상기 복원된 제1동기화 데이터(M1a) 및 제2동기화 데이터(M2a)를 부호길이 복원기(600)에 통과시켜 최초 데이터(M1 및 M2)와 동일한 길이를 갖도록 각각의 데이터(M1 및 M2)를 복원할 수 있다. 이때, 복원된 데이터는 M1' 및 M2'로 지칭한다. 상기 부호길이 복원기(600)는 상기 부호길이 동기화기(100)의 역함수 기능을 수행할 수 있다.
데이터에 오류가 발생할 확률은 각 비트에서 오류가 발생할 확률을 합함으로써 구할 수 있다. 각각의 비트에서 오류가 발생할 확률을 줄이기 위해 오류 정정 부호를 적용할 수 있으나, 많은 개수의 오류를 정정할 수 있는 오류 정정 부호를 적용하면 패리티 비트의 개수가 늘어나는 문제점이 발생한다. 패리티 비트의 개수가 늘어나면 메모리의 데이터 저장 용량이 떨어지므로 허용할 수 있는 최대 패리티 비트의 개수는 한정되어 있다. 오류 정정 부호의 오류 정정 개수와 패리티 비트의 개수는 비례 관계에 있으므로, 최대 오류 정정 개수 또한 한정된다.
따라서, 각 비트에서 오류가 발생할 확률이 서로 다른 경우에 각 비트에 저장되는 데이터에 오류 정정 개수가 서로 다른 오류 정정 부호를 적용할 수 있다. 이러한 경우에 메모리 셀의 각 비트 레이어에 저장되는 데이터 길이가 서로 다른 문제점이 발생한다.
이러한 문제점은 전술한 바와 같은 본 발명의 실시예에 따른 부호길이 동기화기 및 부호길기 복원기를 통해 메모리 셀의 각 비트에 저장되는 데이터의 부호길이를 동일하게 함으로써 해결될 수 있다. 또한, 본 발명에 따르면 메모리의 데이터 저장 용량을 최적화하면서 데이터의 오류 발생 확률을 감소시킬 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 부호길이 동기화기
200a: 제1인코더
200b: 제2인코더
300: 메모리 셀 어레이
300a: 제1페이지
300b: 제2페이지
400a: 제1양자화기
400b: 제2양자화기
500a: 제1디코더
500b: 제2디코더
600:부호길이 복원기

Claims (13)

  1. 제1데이터의 일부를 제2데이터로 옮겨 제1동기화 데이터 및 제2동기화 데이터를 출력하는 부호길이 동기화기;
    상기 제1동기화 데이터 및 제2동기화 데이터를 제1오류 정정 부호 및 제2오류 정정 부호로 인코딩하여 제1인코딩 데이터 및 제2인코딩 데이터를 출력하는 인코더; 및
    상기 제1인코딩 데이터 및 상기 제2인코딩 데이터를 제1비트 및 제2비트로 저장하는 멀티레벨 셀 메모리를 포함하는
    메모리 장치.
  2. 제1항에 있어서,
    상기 제1인코딩 데이터의 길이는 상기 제2인코딩 데이터의 길이와 같은 것을 특징으로 하는 메모리 장치.
  3. 제1항에 있어서,
    상기 제1오류 정정 부호의 오류 정정 개수는 제2오류 정정 부호의 오류 정정 개수보다 크며,
    상기 제1인코딩 데이터에 포함된 패리티 비트의 길이는 상기 제2인코딩 데이터에 포함된 패리티 비트의 길이보다 긴 것을 특징으로 하는 메모리 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 멀티레벨 셀 메모리로부터 상기 제1비트 및 상기 제2비트를 판별하여 제1판별 데이터 및 제2판별 데이터를 출력하는 양자화기를 더 포함하는 것을 특징으로 하는 메모리 장치.
  5. 제4항에 있어서,
    상기 제1판별 데이터 및 상기 제2판별 데이터를 디코딩하여 상기 제1동기화 데이터 및 상기 제2동기화 데이터를 복원하는 디코더를 더 포함하는 것을 특징으로 하는 메모리 장치.
  6. 제5항에 있어서,
    상기 복원된 제1동기화 데이터 및 상기 제2동기화 데이터로부터 상기 제1데이터 및 상기 제2데이터를 복원하는 부호길이 복원기를 더 포함하는 것을 특징으로 하는 메모리 장치.
  7. 제6항에 있어서,
    상기 부호길이 복원기는 상기 부호길이 동기화기의 역함수 기능을 수행하는 것을 특징으로 하는 메모리 장치.
  8. 제1데이터의 일부를 제2데이터로 옮겨 제1동기화 데이터 및 제2동기화 데이터를 출력하는 단계;
    상기 제1동기화 데이터 및 제2동기화 데이터를 제1오류 정정 부호 및 제2오류 정정 부호로 인코딩하는 단계, 상기 인코딩 단계를 통해 제1인코딩 데이터 및 제2인코딩 데이터가 출력되며; 및
    상기 제1인코딩 데이터 및 상기 제2인코딩 데이터를 멀티레벨 셀 메모리의 제1비트 및 제2비트로 저장하는 단계를 포함하는,
    메모리 장치의 부호길이 동기화 방법.
  9. 제8항에 있어서,
    상기 제1인코딩 데이터의 길이는 상기 제2인코딩 데이터의 길이와 같은 것을 특징으로 하는 메모리 장치의 부호길이 동기화 방법.
  10. 제8항에 있어서,
    상기 제1오류 정정 부호의 오류 정정 개수는 제2오류 정정 부호의 오류 정정 개수보다 크며,
    상기 제1인코딩 데이터에 포함된 패리티 비트의 길이는 상기 제2인코딩 데이터에 포함된 패리티 비트의 길이보다 긴 것을 특징으로 하는 메모리 장치의 부호길이 동기화 방법.
  11. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 멀티레벨 셀 메모리로부터 상기 제1비트 및 상기 제2비트를 판별하는 단계를 더 포함하며, 이에 의해 제1판별 데이터 및 제2판별 데이터가 출력되는 것을 특징으로 하는 메모리 장치의 부호길이 동기화 방법.
  12. 제11항에 있어서,
    상기 제1판별 데이터 및 상기 제2판별 데이터를 디코딩하는 단계를 더 포함하며, 이에 의해 상기 제1동기화 데이터 및 상기 제2동기화 데이터를 복원되는 것을 특징으로 하는 메모리 장치의 부호길이 동기화 방법.
  13. 제12항에 있어서,
    상기 복원된 제1동기화 데이터 및 상기 제2동기화 데이터로부터 상기 제1데이터 및 상기 제2데이터를 복원하는 단계를 더 포함하는 것을 특징으로 하는 메모리 장치의 부호길이 동기화 방법.
KR1020100124145A 2010-12-07 2010-12-07 부호길이 동기화가 적용된 메모리 장치 및 이의 부호길이 동기화 방법 KR101172672B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100124145A KR101172672B1 (ko) 2010-12-07 2010-12-07 부호길이 동기화가 적용된 메모리 장치 및 이의 부호길이 동기화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100124145A KR101172672B1 (ko) 2010-12-07 2010-12-07 부호길이 동기화가 적용된 메모리 장치 및 이의 부호길이 동기화 방법

Publications (2)

Publication Number Publication Date
KR20120063104A KR20120063104A (ko) 2012-06-15
KR101172672B1 true KR101172672B1 (ko) 2012-08-09

Family

ID=46683690

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100124145A KR101172672B1 (ko) 2010-12-07 2010-12-07 부호길이 동기화가 적용된 메모리 장치 및 이의 부호길이 동기화 방법

Country Status (1)

Country Link
KR (1) KR101172672B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000149455A (ja) 1998-11-10 2000-05-30 Sony Corp データ記録装置および記録方法、データ記録再生装置および記録再生方法、並びにデータ記録媒体

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000149455A (ja) 1998-11-10 2000-05-30 Sony Corp データ記録装置および記録方法、データ記録再生装置および記録再生方法、並びにデータ記録媒体

Also Published As

Publication number Publication date
KR20120063104A (ko) 2012-06-15

Similar Documents

Publication Publication Date Title
US8321760B2 (en) Semiconductor memory device and data processing method thereof
JP5621175B2 (ja) 変調コーディングを使用するセル間干渉軽減のための方法および装置
CN111326199B (zh) 用于存储器设备的多态编程
JP4825874B2 (ja) マルチビット・パー・セル・フラッシュメモリにおける、確率に基づくエラー訂正
KR100845529B1 (ko) 플래시 메모리 장치의 이씨씨 제어기 및 그것을 포함한메모리 시스템
JP4413840B2 (ja) 記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム
US9106264B2 (en) Encoding and decoding in flash memories using convolutional-type low-density parity check codes
US11269721B2 (en) Memory system for preventing write error
US20100223538A1 (en) Semiconductor memory apparatus and method of decoding coded data
US8386890B2 (en) Error correction for multilevel flash memory
KR20080076902A (ko) Ｍｂｃ 플래시 메모리에서의 에러 보정 방법
WO2008004226A2 (en) Method of error correction in a multi-bit-per-cell flash memory
US20150317203A1 (en) Code-Based Read Control for Data Storage Devices
US9059744B2 (en) Encoding a data word for writing the encoded data word in a multi-level solid state memory
JP2017022651A (ja) 誤り訂正装置、半導体記憶装置、および誤り訂正方法
KR101543081B1 (ko) 고착 고장을 갖는 메모리 셀을 수용하기 위한 리던던트 비트의 인코딩 및 디코딩
KR101172672B1 (ko) 부호길이 동기화가 적용된 메모리 장치 및 이의 부호길이 동기화 방법
US10951238B1 (en) Memory system and method for controlling non-volatile memory
KR20140125987A (ko) 인코더, 디코더 및 이를 포함하는 반도체 장치
JP4099844B2 (ja) メモリ装置
KR101206820B1 (ko) 멀티 레벨 셀 메모리를 위한 양자화기 및 이를 포함하는 메모리 장치
US9299460B1 (en) Data structure of defective address information and defective address information encoding method for memory array
JPH11212876A (ja) 符号化方法およびそれを利用したメモリ装置
KR20090048142A (ko) 불휘발성 메모리 장치의 ｅｃｃ 처리부
JP5492329B2 (ja) メモリアクセス装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150729

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee