KR101172476B1 - Method for Manufacturing Patterned Structures of Substrate by Electrospinning - Google Patents
Method for Manufacturing Patterned Structures of Substrate by Electrospinning Download PDFInfo
- Publication number
- KR101172476B1 KR101172476B1 KR1020090136086A KR20090136086A KR101172476B1 KR 101172476 B1 KR101172476 B1 KR 101172476B1 KR 1020090136086 A KR1020090136086 A KR 1020090136086A KR 20090136086 A KR20090136086 A KR 20090136086A KR 101172476 B1 KR101172476 B1 KR 101172476B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- nanofiber
- electrospinning
- layer
- pattern structure
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 82
- 239000000758 substrate Substances 0.000 title claims abstract description 46
- 238000001523 electrospinning Methods 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title description 4
- 239000002121 nanofiber Substances 0.000 claims abstract description 45
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 5
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 36
- 239000010409 thin film Substances 0.000 claims description 33
- 229920000642 polymer Polymers 0.000 claims description 28
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 24
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 claims description 18
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 16
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 15
- 150000004767 nitrides Chemical class 0.000 claims description 13
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 12
- ZMXDDKWLCZADIW-UHFFFAOYSA-N N,N-Dimethylformamide Chemical compound CN(C)C=O ZMXDDKWLCZADIW-UHFFFAOYSA-N 0.000 claims description 12
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 12
- 229920000036 polyvinylpyrrolidone Polymers 0.000 claims description 12
- 239000001267 polyvinylpyrrolidone Substances 0.000 claims description 12
- 235000013855 polyvinylpyrrolidone Nutrition 0.000 claims description 12
- 238000001020 plasma etching Methods 0.000 claims description 11
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 9
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 6
- 229910017604 nitric acid Inorganic materials 0.000 claims description 6
- 238000004549 pulsed laser deposition Methods 0.000 claims description 6
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims description 5
- 238000005240 physical vapour deposition Methods 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910003437 indium oxide Inorganic materials 0.000 claims description 3
- 238000009616 inductively coupled plasma Methods 0.000 claims description 3
- 238000005289 physical deposition Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 11
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229910002601 GaN Inorganic materials 0.000 description 7
- 229920003171 Poly (ethylene oxide) Polymers 0.000 description 6
- 239000004372 Polyvinyl alcohol Substances 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- 229920002239 polyacrylonitrile Polymers 0.000 description 6
- 229920002451 polyvinyl alcohol Polymers 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 5
- 239000011787 zinc oxide Substances 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 4
- -1 oxides Chemical class 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 150000001247 metal acetylides Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000001127 nanoimprint lithography Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001509 photo nanoimprint lithography Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/16—Coating processes; Apparatus therefor
- G03F7/164—Coating processes; Apparatus therefor using electric, electrostatic or magnetic means; powder coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
- H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Weting (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 전기방사법을 이용한 기판의 패턴구조 형성방법에 관한 것으로, 보다 구체적으로는 전기방사(electrospinning)법을 사용하여 형틀층을 만든 후 추가 에칭 또는 증착 방법을 사용함으로써 기판에 패턴구조를 형성하는 방법에 관한 것이다.The present invention relates to a method of forming a pattern structure of a substrate using an electrospinning method, and more specifically, to form a pattern layer using an electrospinning method and then to form a pattern structure on the substrate by using an additional etching or deposition method. It is about a method.
본 발명의 전기방사법을 이용한 기판의 패턴구조 형성방법에 따르면, 마스크 및 스탬프 제작 없이 전기방사만 실시하기 때문에 기존 방식에 비해 공정수를 감소시킬 수 있고, 공정비용도 줄일 수 있다. 또한, 비교적 표면상태가 거칠고 굴곡이 있는 물질층의 경우에도 손쉽게 패턴 구조를 형성할 수 있도록 하며, 기판 자체를 움직여주는 무빙 스테이지(moving stage)의 각 방향에 대한 속도 조절만으로 패턴 사이 간격을 쉽게 조절할 수 있고, 이를 매뉴얼화함으로써 더욱 복잡한 패턴의 형성도 가능하게 되는 효과가 있다.According to the method of forming a pattern structure of a substrate using the electrospinning method of the present invention, since only the electrospinning is performed without making a mask and a stamp, the number of processes can be reduced and the process cost can be reduced. In addition, it is possible to easily form a pattern structure even in the case of a relatively rough surface surface and a curved material layer, and easily adjust the spacing between patterns only by adjusting the speed in each direction of a moving stage that moves the substrate itself. It is possible to form a more complicated pattern by manualizing it.
전기방사법, 나노파이버, 패턴구조, 나노 아일랜드 구조, 반도체소자, 에칭 Electrospinning, Nanofiber, Pattern Structure, Nano Island Structure, Semiconductor Device, Etching
Description
본 발명은 전기방사법을 이용한 기판의 패턴구조 형성방법에 관한 것으로, 보다 구체적으로는 전기방사(electrospinning)법을 사용하여 형틀층을 만든 후 추가 에칭 또는 증착 방법을 사용함으로써 기판에 패턴구조를 형성하는 방법에 관한 것이다.The present invention relates to a method of forming a pattern structure of a substrate using an electrospinning method, and more specifically, to form a pattern layer using an electrospinning method and then to form a pattern structure on the substrate by using an additional etching or deposition method. It is about a method.
반도체 소자 상에 나노 스케일의 패턴을 형성하는 기존의 방법들 즉, 광학-리쏘그래피(Photo-lithography) 방법 및 나노임프린트-리쏘그래피(Nanoimprint lithography) 방법의 경우 여러 가지 문제점을 가지고 있었다.Conventional methods of forming nanoscale patterns on semiconductor devices, that is, photo-lithography and nanoimprint lithography, have various problems.
우선, 광학-리쏘그래피 방식의 경우 좀 더 미세화된 패턴을 형성하기 위해 분해능을 높이는 방법으로서 UV exposure 파장이 짧아지는 것이 요구되어 왔다. 이를 위해 광학-리쏘그래피 장비 자체의 복잡한 광학 정렬 구조가 필요해지고, 장비에 첨부되는 특수 물질들 때문에 UV exposure 장비의 가격이 크게 증가할 수 밖에 없는 문제점이 있었다. 그리고, UV exposure 장비의 파장이 짧아질수록 이러한 단파장의 빛을 투과시키는 물질을 획득하기가 어렵기 때문에 이런 물질들로 구성된 광학 마스크의 제작이 어려워지고 있는 실정이었다. 또한, 광학마스크(photomask, 주로 크롬 마스크가 사용됨)의 모양이 최종 형성되는 패턴을 결정하기 때문에 원하는 패턴마다 각각 그에 따른 미세패턴을 가지는 광학마스크를 제작해야 하는 문제점이 존재하였다. 아울러, 공정에 사용되는 최초 시편의 표면이 매끈하지 않으면 감광용 고분자의 스핀 코팅이나 추후 공정이 대면적으로 균일하게 잘 이루어지기가 어렵다는 단점도 존재하는 실정이었다.First, in the case of the optical-lithography method, it is required to shorten the UV exposure wavelength as a method of increasing the resolution in order to form a finer pattern. For this purpose, a complicated optical alignment structure of the optical-lithography equipment itself is required, and due to the special materials attached to the equipment, there is a problem that the price of the UV exposure equipment can be greatly increased. In addition, as the wavelength of the UV exposure equipment is shorter, it is difficult to obtain a material that transmits the light having such a short wavelength, making it difficult to manufacture an optical mask composed of such materials. In addition, since the shape of the optical mask (a chromium mask is mainly used) determines the pattern to be finally formed, there is a problem in that an optical mask having a fine pattern according to each desired pattern has to be manufactured. In addition, if the surface of the first specimen used in the process is not smooth, the spin coating of the photosensitive polymer or the subsequent process is difficult to be made uniformly in a large area was also a situation exists.
한편, 기존의 나노임프린트-리쏘그래피(Nanoimprint-lithography) 방식의 경우도 패턴의 형태를 결정하는 몰드(mould) 또는 스탬프(stamp)의 제작에 어려움이 있고, 제작 단가도 매우 비싼 편이다. 또한, 원하는 패턴마다 각각 그에 따른 미세 패턴을 가지는 몰드(스탬프)를 제작해야 하는 문제점이 있었다. 아울러, 사용되는 최초 시편의 표면이 매끈하지 않으면 감광용 고분자의 스핀 코팅이나 추후 공정이 대면적으로 균일하게 잘 이뤄지기 어렵게 되는 단점도 존재하는 실정이었다. 따라서 이러한 기존의 상기 패턴 공정들의 여러 문제점들을 인식하고 이들을 개선하기 위해서 기존 공정들을 대체할 수 있는 새로운 기술 개발이 매우 중요한 실정이었다.Meanwhile, even in the case of the conventional nanoimprint-lithography method, it is difficult to manufacture a mold or stamp that determines the shape of a pattern, and the manufacturing cost is also very expensive. In addition, there was a problem in that a mold (stamp) having a fine pattern according to each desired pattern should be produced. In addition, if the surface of the first specimen to be used is not smooth, there was also a disadvantage that the spin coating of the photosensitive polymer or a subsequent process is difficult to be uniformly large area. Therefore, in order to recognize the problems of the existing pattern processes and to improve them, it is very important to develop a new technology that can replace the existing processes.
이에 본 발명자들은 이러한 종래기술 상의 문제점을 해결할 수 있는 전기방사법을 이용한 기판의 패턴구조 형성방법을 개발하고자 예의 노력한 결과 본 발명을 완성하기에 이르렀다.Accordingly, the present inventors have made a thorough effort to develop a method for forming a pattern structure of a substrate using an electrospinning method that can solve the problems of the related art.
결국 본 발명의 목적은 전기방사법을 이용한 기판의 패턴구조를 형성하기 위한 방법을 제공함으로써 기존의 광학-리쏘그래피나 나노임프린트-리쏘그래피 방식이 아닌, 간단한 전기방사 방법으로 만든 형틀층을 이용하여 손쉽게 상기 구조를 형성시키는 방법을 제공하는데 있다.After all, the object of the present invention is to provide a method for forming a pattern structure of a substrate using an electrospinning method, and thus it is easy to use a mold layer made by a simple electrospinning method rather than the conventional optical-lithography or nanoimprint-lithography method. It is to provide a method for forming the structure.
상기 목적을 달성하기 위하여 본 발명에서는, 박막층이 상부에 증착된 기판을 준비하는 단계; 전기방사(electrospinning)법을 이용하여 상기 기판의 박막층 상에 나노파이버 형틀층을 형성하는 단계; 상기 나노파이버 형틀층이 형성되어 있지 않은 상기 박막층 표면 영역만을 선택적으로 식각(etching) 하는 단계; 상기 나노파이버 형틀층을 선택적으로 제거하는 단계를 포함하는 전기방사법을 이용한 기판의 패턴구조 형성방법이 제공된다.In order to achieve the above object, in the present invention, preparing a substrate having a thin film layer deposited thereon; Forming a nanofiber mold layer on the thin film layer of the substrate using an electrospinning method; Selectively etching only the surface area of the thin film layer in which the nanofiber mold layer is not formed; Provided is a method of forming a pattern structure of a substrate using an electrospinning method including selectively removing the nanofiber frame layer.
본 발명의 일실시예에 의하면 상기 박막층은 금속, 산화물, 질화물 및 탄화물로 이루어진 군에서 선택되는 하나 이상일 수 있다.According to an embodiment of the present invention, the thin film layer may be at least one selected from the group consisting of metals, oxides, nitrides and carbides.
본 발명의 일실시예에 의하면 상기 전기방사는 금속, 산화물, 질화물 및 고분자 성분으로 이루어지는 군 중에서 선택되는 하나 이상의 성분을 포함하는 용액을 사용하여 수행될 수 있다.According to an embodiment of the present invention, the electrospinning may be performed using a solution including one or more components selected from the group consisting of metals, oxides, nitrides, and polymer components.
본 발명의 일실시예에 의하면 상기 고분자 성분은 polyvinyl pyrrolidone (PVP), polyvinyl alcohol (PVA), polyacrylonitrile (PAN) 및 polyethylene oxide (PEO)으로 이루어지는 군에서 선택되는 하나 이상일 수 있다.According to an embodiment of the present invention, the polymer component may be at least one selected from the group consisting of polyvinyl pyrrolidone (PVP), polyvinyl alcohol (PVA), polyacrylonitrile (PAN), and polyethylene oxide (PEO).
본 발명의 일실시예에 의하면 상기 패턴구조는 바둑판(mesh) 또는 쇠창살(grating) 형태일 수 있다.According to an embodiment of the present invention, the pattern structure may be in the form of a checkerboard (mesh) or grating.
본 발명의 일실시예에 의하면 상기 식각은 유도 결합 플라즈마 분광법 (inductively coupled plasma, ICP), Reactive ion etching (RIE) 또는 ICP - RIE 방법 중 어느 하나의 방법으로 수행할 수 있다.According to an embodiment of the present invention, the etching may be performed by any one method of inductively coupled plasma (ICP), reactive ion etching (RIE), or ICP-RIE.
본 발명의 일실시예에 의하면 상기 나노파이버 형틀층을 선택적으로 제거하는 단계는 상기 나노파이버 형틀층이 고분자인 경우 아세톤, 에탄올, 메탄올, 및 N-Dimethylformamide(N-DMF) 용액으로 구성되는 군 중에서 선택된 어느 하나, 산화물인 경우 HCl(염산) 또는 Buffered oxide etchant (BOE) 용액, 질화물인 경우 H2SO4(황산), HNO3(질산) 또는 KOH(수산화칼륨) 용액 중 어느 하나를 사용하여 수행할 수 있다.According to an embodiment of the present invention, the step of selectively removing the nanofiber mold layer may include the nanofiber mold layer. Any one selected from the group consisting of acetone, ethanol, methanol, and N-dimethylformamide (N-DMF) solution for the polymer, HCl (hydrochloric acid) or buffered oxide etchant (BOE) solution for the oxide, and H 2 SO for the nitride 4 (sulfuric acid), HNO 3 (nitric acid) or KOH (potassium hydroxide) solution.
본 발명의 일 측면에 의하면, 제 1 박막층이 상부에 증착된 기판을 준비하는 단계; 전기방사(electrospinning)법을 이용하여 상기 기판의 제 1 박막층 상에 나노파이버 형틀층을 형성하는 단계; 물리적 증착방법(physical vapor deposition)으로 상기 나노파이버 형틀층의 두께보다 작은 두께의 제 2 박막층을 상기 제 1 박막층 위에 증착시키는 단계; 상기 나노파이버 형틀층을 선택적으로 제거하는 단계를 포함하는 전기방사법을 이용한 기판의 패턴구조 형성방법이 제공된다.According to an aspect of the invention, the step of preparing a substrate on which the first thin film layer is deposited; Forming a nanofiber frame layer on the first thin film layer of the substrate using an electrospinning method; Depositing a second thin film layer on the first thin film layer having a thickness smaller than that of the nanofiber frame layer by physical vapor deposition; Provided is a method of forming a pattern structure of a substrate using an electrospinning method including selectively removing the nanofiber frame layer.
본 발명의 일실시예에 의하면 상기 제 1 박막층 및 제 2 박막층은 금속, 산화물, 질화물 및 탄화물로 이루어진 군에서 선택되는 하나 이상일 수 있다.According to an embodiment of the present invention, the first thin film layer and the second thin film layer may be at least one selected from the group consisting of metals, oxides, nitrides and carbides.
본 발명의 일실시예에 의하면 상기 제 2 박막층은 Zinc Oxide (ZnO) 또는 Titanium Oxide (TiO2)일 수 있다. According to an embodiment of the present invention, the second thin film layer may be zinc oxide (ZnO) or titanium oxide (TiO 2 ).
본 발명의 일실시예에 의하면 상기 전기방사는 금속, 산화물, 질화물 및 고분자 성분으로 이루어지는 군 중에서 선택되는 하나 이상의 성분을 포함하는 용액을 사용하여 수행될 수 있다.According to an embodiment of the present invention, the electrospinning may be performed using a solution including one or more components selected from the group consisting of metals, oxides, nitrides, and polymer components.
본 발명의 일실시예에 의하면 상기 고분자 성분은 polyvinyl pyrrolidone (PVP), polyvinyl alcohol (PVA), polyacrylonitrile (PAN) 및 polyethylene oxide (PEO)으로 이루어지는 군에서 선택될 수 있다.According to an embodiment of the present invention, the polymer component may be selected from the group consisting of polyvinyl pyrrolidone (PVP), polyvinyl alcohol (PVA), polyacrylonitrile (PAN), and polyethylene oxide (PEO).
본 발명의 일실시예에 의하면 상기 패턴구조는 나노-아일랜드 정렬구조일 수 있다.According to an embodiment of the present invention, the pattern structure may be a nano-island alignment structure.
본 발명의 일실시예에 의하면 상기 물리적 증착은 Sputter, E-beam evaporator 또는 Pulsed laser deposition (PLD) 중 어느 하나를 사용할 수 있다.According to an embodiment of the present invention, the physical deposition may use any one of a sputter, an e-beam evaporator, or a pulsed laser deposition (PLD).
본 발명의 일실시예에 의하면 상기 나노파이버 형틀층을 선택적으로 제거하는 단계는 상기 나노파이버 형틀층이 고분자인 경우 아세톤, 에탄올, 메탄올, 및 N-Dimethylformamide(N-DMF) 용액으로 구성되는 군 중에서 선택된 어느 하나, 산화물인 경우 HCl(염산) 또는 Buffered oxide etchant (BOE) 용액, 질화물인 경우 H2SO4(황산), HNO3(질산) 또는 KOH(수산화칼륨) 용액 중 어느 하나를 사용하여 수행될 수 있다.According to an embodiment of the present invention, the step of selectively removing the nanofiber mold layer may include the nanofiber mold layer. Any one selected from the group consisting of acetone, ethanol, methanol, and N-dimethylformamide (N-DMF) solution for the polymer, HCl (hydrochloric acid) or buffered oxide etchant (BOE) solution for the oxide, and H 2 SO for the nitride 4 (sulfuric acid), HNO 3 (nitric acid) or KOH (potassium hydroxide) solution.
본 발명의 일측면에 따르면 상기 방법에 의해 형성된 패턴구조를 가지는 기판을 포함하는 반도체 소자가 제공된다.According to one aspect of the invention there is provided a semiconductor device comprising a substrate having a pattern structure formed by the method.
본 발명의 전기방사법을 이용한 기판의 패턴구조 형성방법에 따르면, 마스크 및 스탬프 제작 없이 전기방사만 실시하기 때문에 기존 방식에 비해 공정수를 감소시킬 수 있고, 공정비용도 줄일 수 있다. 또한, 비교적 표면상태가 거칠고 굴곡이 있는 물질층의 경우에도 손쉽게 패턴 구조를 형성할 수 있도록 하며, 기판 자체를 움직여주는 무빙 스테이지(moving stage)의 각 방향에 대한 속도 조절만으로 패턴 사이 간격을 쉽게 조절할 수 있고, 이를 매뉴얼화함으로써 더욱 복잡한 패턴의 형성도 가능하게 되는 효과가 있다.According to the method of forming a pattern structure of a substrate using the electrospinning method of the present invention, since only the electrospinning is performed without making a mask and a stamp, the number of processes can be reduced and the process cost can be reduced. In addition, it is possible to easily form a pattern structure even in the case of a relatively rough surface surface and a curved material layer, and easily adjust the spacing between patterns only by adjusting the speed in each direction of a moving stage that moves the substrate itself. It is possible to form a more complicated pattern by manualizing it.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것 으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.BRIEF DESCRIPTION OF THE DRAWINGS The present invention is capable of various modifications and various embodiments, and specific embodiments are illustrated in the drawings and described in detail in the detailed description. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all transformations, equivalents, and substitutes included in the spirit and scope of the present invention. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
본 발명이 적용될 수 있는 반도체 소자는 특정층의 표면에 바둑판(mesh) 또는 쇠창살(grating) 형태로 패턴 구조가 형성되었을 때 또는 유사한 크기와 균일한 배열을 가지는 나노 아일랜드 구조물이 정렬되었을 때, 소자의 성능 및 물성 향상에 도움이 될 수 있는 모든 구조와 물질층을 포함한다.The semiconductor device to which the present invention can be applied can be applied to a pattern structure formed in the form of a mesh or grating on the surface of a specific layer or when a nano island structure having a similar size and uniform arrangement is aligned. Includes all structures and material layers that can help improve performance and properties.
본 발명에서는 목적을 달성하기 위한 수단으로 주사 노즐과 기판과의 거리가 마이크로미터(μm) 내지 mm 단위까지의 범위로 매우 근접한 상태에서 전기방사를 실시하는 근접장 전기방사(near-field electrospinning) 방식을 사용하고, 최초 기판을 위치 및 고정 시키는 counter 전극의 경우 정확히 x, y 좌표축으로 움직임을 제어할 수 있고 매뉴얼로 지정해두면 원하는 방향과 위치로 정확히 일정한 속도로 직선방향으로 이동시켜주는 장치가 사용된다(근접장 전기방사 장비 및 기판의 움직임을 제어하는 moving stage). 현재 수십 마이크로 간격을 가지는 수준까지 만족시킬만한 기능을 하는 장비가 실제로 사용되고 있다. 도 1은 본 발명에서 형틀(template)층을 형성시킬 수 있는 전기방사 장비에 대한 간략한 구조를 나타내고, 도 2a 및 2b는 각각 전기방사 후 만들어진 일반적인 쇠창살 및 바둑판 형태의 패턴을 나타낸 사진이다.In the present invention, a near-field electrospinning method of electrospinning is performed in a state in which the distance between the scanning nozzle and the substrate is very close to each other in the range of micrometer (μm) to mm unit. In the case of the counter electrode for positioning and fixing the first substrate, the movement can be controlled exactly in the x and y coordinate axes, and if a manual designation is made, a device that moves in a straight direction at a constant constant speed in the desired direction and position is used. Moving stages that control the movement of near-field electrospinning equipment and substrates. Currently, equipment that has a function that satisfies levels of several tens of microseconds is actually used. Figure 1 shows a brief structure of the electrospinning equipment capable of forming a template layer in the present invention, Figures 2a and 2b is a photograph showing a pattern of a general grate and a checkerboard pattern made after electrospinning, respectively.
한편, 본 발명을 이용하여 만든 반도체 소자의 구조는 소자의 여러 층들 중 가장 상부층의 표면에 패턴 또는 나노 아일랜드가 정렬된 구조를 가지는 것으로만 국한되지는 않는다. 바람직하게는 패턴된 층 또는 나노 아일랜드가 정렬된 구조를 가지는 층 위에 추가의 물질 층이 한 개 이상 올라가서 본 발명을 이용하여 만들어진 패턴된 구조 또는 나노 아일랜드가 정렬된 구조가 여러 개의 층들 사이의 어느 부분에 매장되어 있는 상태(buried pattern or buried nano-islands array) 의 반도체 소자 구조 또한 포함한다.On the other hand, the structure of the semiconductor device made using the present invention is not limited to having a structure in which a pattern or a nano island is arranged on the surface of the top layer of the various layers of the device. Preferably at least one additional layer of material rises above the patterned layer or layer having the structure in which the nano islands are aligned so that the patterned structure or the structure in which the nano islands are aligned using the present invention is interspersed between several layers. It also includes a semiconductor device structure buried in (buried pattern or buried nano-islands array).
본 명세서에 첨부된 도면에서 층과 막 또는 영역들의 크기 두께는 명세서의 명확성을 위하여 과장되어 기술된 것이며, 어떤 막 또는 층이 다른 막 또는 층의 “위에 형성된다“라고 기재된 경우, 상기 어떤 막 또는 층이 상기 다른 막 또는 층의 위에 직접 존재할 수도 있고, 그 사이에 제3의 다른 막 또는 층이 개재될 수도 있다.In the accompanying drawings, the size and thickness of layers and films or regions are exaggerated for clarity of the specification, and when any film or layer is described as “formed over” another film or layer, A layer may be present directly on top of the other film or layer, with a third other film or layer interposed therebetween.
도 3, 4에서는 구체적인 소자 종류에 따른 구조는 생략하고, 간단히 아래쪽 층을 기판으로 하고 위에 올라가 있는 층을 특정 박막으로 하여 본 발명의 방법을 설명한다. 상기 반도체 소자는 주요 반도체 물질층 뿐 만 아니라 추가적인 금속 전극 층 및 기타 물질 층들이 함께 존재하여 전기적, 자기적, 광학적 등의 회로에서 외부에 긍정적인 성능을 발휘할 수 있는 모든 소자 구조들을 포함할 수 있다. 3 and 4, the structure according to the specific device type is omitted, and the method of the present invention will be described simply by using the lower layer as a substrate and the upper layer as a specific thin film. The semiconductor device may include not only the main semiconductor material layer but also all the device structures in which additional metal electrode layers and other material layers exist together to exert a positive performance externally in a circuit such as electrical, magnetic, and optical. .
도 3은 본 발명에 따른 패턴구조 형성방법을 사용하여, 최종적으로 기판의 표면에 바둑판(mesh) 또는 쇠창살(grating) 형태의 패턴 구조를 형성시키는 과정을 순서대로 나타낸 것이다. 기판(100)과 박막(110)층은 금속, 산화물, 질화물, 탄화물 등이나 또는 그것들의 화합물질 또는 혼합물질로 이루어져 있다. 먼저 바둑판(mesh) 또는 쇠창살(grating) 형태의 형틀(120)층을 형성시키되, 전기방사를 위 한 용액을 고분자를 포함한 용액을 사용하여 합성한 후, 최종적으로 형틀의 구성물질이 고분자가 되도록 전기방사를 실시하여 바둑판(mesh) 또는 쇠창살(grating) 형태의 형틀(120) 층을 형성시킨다. 주로 전기방사에 사용되는 고분자들은 polyvinyl pyrrolidone(PVP), polyvinyl alcohol(PVA), polyacrylonitrile(PAN), polyethylene oxide(PEO) 등이 있으며, 용도에 맞는 특성을 가진 고분자를 사용할 수 있다. 전기방사 방식의 경우 실험조건을 통해서 전기방사 되어 나오는 고분자 나노파이버 (nanofiber)들의 직경을 조절할 수 있는데, 최초 용액을 합성할 때의 합성 물질의 농도나 추가적인 효과를 줄 수 있는 물질들을 첨부하는 방법, 그리고 전기방사를 할 때의 전압의 세기, 용액을 주사기를 통해 진행시키는 속도 등의 여러 조건을 의도적으로 변화시키는 방식을 통해서, 최종적으로 형성되는 나노파이버의 직경을 조절할 수 있게 된다. 따라서, 실제로 형성되는 고분자 나노파이버의 직경을 수 나노미터(nm)에서 수십 마이크로미터(μm)까지 패턴 하고자 하는 목적에 맞게 조절할 수 있다. 또한, 각각의 나노파이버들 사이의 떨어진 간격의 정도를 조절하기 위해, 기판의 움직임을 좌표상 x, y 축 방향의 직선 방향으로 속도를 제어해주는 무빙 스테이지(moving stage)를 사용하여서, 원하는 간격을 가지는 고분자 형틀을 최종적으로 형성할 수 있게 된다. 한편, 고분자 나노파이버 뿐만 아니라 금속, 산화물, 질화물 나노파이버를 사용할 수 있다. 다음으로 상기 박막(110)층 위에 바둑판(mesh) 또는 쇠창살(grating)형태의 패턴을 가지는 고분자 형틀(120)층을 형성한 후에, 박막(110) 층의 표면에서 고분자 나노파이버가 형성되지 않은 표면 영역을 선택적으로 식각(etching) 하는 공정을 수행한다. 이 때 식각방법은 형 틀(120)층은 그대로 유지된 채, 형틀이 올라가 있지 않아서 표면이 드러난 곳만을 선택적으로 식각이 가능한 방법을 사용한다. 유도 결합 플라즈마 분광법 (inductively coupled plasma, ICP), Reactive ion etching (RIE), ICP - RIE 방법 또는 습식 식각 (wet etching) 방법 등으로 패턴을 형성한다. 원하는 깊이 정도만 식각되도록 시간 및 기타 조건을 조절하여 식각 공정을 실시한다. 아울러, 식각 방법을 상기의 방법으로 한정하는 것은 아니다. 패턴의 깊이, 패턴간의 간격은 수 나노미터(nm)에서 수십 마이크로미터(μm)로 특정 반도체 소자의 성능을 향상시킬 수 있는 최적의 조건으로 형성시키는 것이 가능하다. 식각 공정이 끝난 다음, 선택적으로 고분자 나노파이버 형틀(120)층만을 제거시킬 수 있는 용액, PVP 고분자 나노파이버의 경우 에탄올 (ethanol) 용액,으로 쉽게 녹여내서 제거시킬 수 있다. 나노파이버 형틀층을 선택적으로 제거하는 단계는 상기 나노파이버 형틀층이 고분자인 경우 아세톤, 에탄올, 메탄올, 및 N-Dimethylformamide(N-DMF) 용액으로 구성되는 군 중에서 선택된 어느 하나, 산화물인 경우 HCl(염산) 또는 Buffered oxide etchant (BOE) 용액, 질화물인 경우 H2SO4(황산), HNO3(질산) 또는 KOH(수산화칼륨) 용액 중 어느 하나를 사용하여 수행될 수 있다. 이렇게 박막(110) 층과 기판(100)의 기존에 소자를 구성하는 층들을 유지시킨 채 형틀(120)층만을 제거시킬 수 있는 용액을 시편에 가하여 형틀만을 선택적으로 제거시킨다. 최종적으로 기판(100) 위에 바둑판(mesh) 또는 쇠창살(grating)형태의 패턴구조(115)가 형성된다. 이러한 구조는 반도체 소자의 맨 위층에 위치할 수도 있고, 목적에 따라서는 패턴구 조(115) 위에 추가로 다른 층들이 올라갈 수 있다. 결과적으로 이러한 패턴이 소자에 존재함으로써 여러 가지 성능의 향상을 기대할 수 있다.FIG. 3 illustrates a process of finally forming a pattern structure in the form of a mesh or grating on the surface of the substrate by using the method of forming a pattern structure according to the present invention. The
도 4는 본 발명에 따른 패턴구조 형성방법을 사용하여, 최종적으로 기판의 표면에 나노 아일랜드 정렬 구조를 형성시키는 과정을 순서대로 나타낸 것이다. 도 3에서 살펴본 바와 같이 전기방사를 통해 먼저 고분자 나노파이버로 바둑판(mesh) 또는 쇠창살(grating) 형태의 형틀(320)층을 제1박막(310)층 위에 형성시킨다. 그 후에 물리적 증착방법(physical vapor deposition), 예를 들어 Sputter, E-beam evaporator, Pulsed laser deposition (PLD) 등,으로 고분자 나노파이버의 두께보다 더 작은 두께의 박막, 즉 형틀(320)층 보다 작은 두께를 가지는 제 2 박막(330)층을 제1박막(310) 층 위에 증착한다. 이 때 제 2 박막(330) 층으로 특정 소자의 필요에 따라, 금속 또는 산화물 또는 질화물 또는 이들의 혼합 또는 화합물을 사용하여 증착한다. 그 후에 최종적으로 형틀(320)층, 즉 고분자 나노파이버 형틀,만을 선택적으로 제거시킨다. 나노파이버 형틀층을 선택적으로 제거하는 단계는 상기 나노파이버 형틀층이 고분자인 경우 아세톤, 에탄올, 메탄올, 및 N-Dimethylformamide(N-DMF) 용액으로 구성되는 군 중에서 선택된 어느 하나, 산화물인 경우 HCl(염산) 또는 Buffered oxide etchant (BOE) 용액, 질화물인 경우 H2SO4(황산), HNO3(질산) 또는 KOH(수산화칼륨) 용액 중 어느 하나를 사용하여 수행될 수 있다. 결과적으로 수 나노(nm)에서 수십 마이크로미터 (μm) 크기를 가지는 나노 아일랜드 정렬구조(335)가 규칙적으로 균일한 간격을 가지도록 정렬된 상태로 제1박막(310)층 위에 형성되게 된다.4 illustrates a process of finally forming a nano island alignment structure on the surface of a substrate using the method for forming a pattern structure according to the present invention. As shown in FIG. 3, first, a
이하에서는 실시예를 통하여 본 발명을 더욱 상세히 설명하고자 한다. 다만, 이들 실시예는 오로지 본 발명을 예시하기 위한 것으로서, 본 발명의 범위가 이들 실시예에 의해 제한되는 것으로 해석되지는 않는다 할 것이다.Hereinafter, the present invention will be described in more detail with reference to Examples. It should be understood, however, that these examples are for illustrative purposes only and are not to be construed as limiting the scope of the present invention.
실시예Example 1: 기판상에 바둑판 또는 쇠창살 형태의 패턴구조의 형성 1: formation of a checkerboard or grating pattern structure on a substrate
갈륨 질화물계 발광소자의 투명전극물질 ITO (Tin doped Indium oxide) 층 표면에 전기방사법을 사용하여, 고분자 나노파이버 형틀을 형성하고 난 후, Buffered oxide etchant (BOE) 용액을 사용하여 습식 식각(wet etching)을 하거나 ICP-RIE를 통해 형틀이 올라가 있지 않고 드러난 표면 영역을 식각하여, 최종적으로 패턴 구조를 형성시켰다. 그 결과, 소자의 내부에서 빛이 발생하여 외부로 빠져나올 경우 패턴 구조를 거치면서 빛이 산란되면서 더 강한 세기의 빛이 외부로 빠져나올 수 있었다.After forming the polymer nanofiber mold by electrospinning the surface of the transparent electrode material ITO (Tin doped Indium oxide) layer of the gallium nitride-based light emitting device, wet etching using a buffered oxide etchant (BOE) solution Or surface pattern exposed through ICP-RIE to form a patterned structure. As a result, when light is generated inside the device and exits to the outside, the light may be scattered through the pattern structure and light of stronger intensity may be emitted to the outside.
또 다른 실험에서는, 박막층을 GaN (질화갈륨)으로 하고 그 위에 ZnO 산화물 나노파이버 형틀층을 전기방사한 후, 건식식각 방법(dry etching)인 ICP-RIE 공정을 통해 형틀이 올라가 있지 않고 드러난 표면 영역을 선택적으로 식각하여 패턴 구조를 형성시켰다. 그 후, 남아있는 ZnO 산화물 나노파이버 형틀을 제거하기 위해, HCl(염산) 또는 Buffered oxide etchant(BOE) 용액을 사용하여 습식 식각(wet etching)을 하여, 최종적으로 GaN-110 층의 표면에 바둑판(mesh) 또는 쇠창 살(grating)형태의 패턴 구조-GaN-115층이 형성되었다.In another experiment, the thin film layer was made of GaN (gallium nitride), and electrospun the ZnO oxide nanofiber mold layer thereon, and then the surface area exposed without being raised by the ICP-RIE process, which is dry etching. Was selectively etched to form a pattern structure. Thereafter, to remove the remaining ZnO oxide nanofiber template, wet etching was performed using HCl (hydrochloric acid) or Buffered oxide etchant (BOE) solution to finally check the surface of the GaN-110 layer. A pattern structure in the form of a mesh or grating-GaN-115 layer was formed.
실시예Example 2: 기판상에 나노 2: nano on substrate 아일랜드 정렬Ireland sort 구조의 형성 Formation of structure
갈륨 질화물계 발광소자에서 ITO 투명전극물질 층 위에 실시예 1에서 수행한 방법을 사용하여 최초 PVP 고분자 나노파이버 형틀을 형성시킨 후, Zinc Oxide (ZnO) 또는 Titanium Oxide (TiO2) 산화물을 PVD 방법으로 증착한 다음, ethanol 용액으로 고분자 나노파이버 만을 선택적으로 제거시켜서 최종적으로 ZnO 또는 TiO2 산화물 나노-아일랜드 정렬 구조를 ITO 박막 표면에 형성시켰다.In the gallium nitride based light emitting device, the first PVP polymer nanofiber mold was formed on the ITO transparent electrode material layer by using the method described in Example 1, and then zinc oxide (ZnO) or titanium oxide (TiO 2 ) oxides were formed by the PVD method. After deposition, only the polymer nanofibers were selectively removed with an ethanol solution to finally form a ZnO or TiO 2 oxide nano-island alignment structure on the surface of the ITO thin film.
또한, 나노파이버 형틀층을 최초 ZnO 산화물인 나노파이버로 형성시켰을 경우, 그 후에 GaN(질화갈륨) 물질층을 CVD 또는 PVD 방법으로 증착한 다음, 최종적으로 산화물만 선택적으로 쉽게 화학적으로 습식식각 시킬 수 있는 HCl (염산)용액 또는 Buffered oxide etchant(BOE)로 ZnO만 선택적으로 제거시켜 최종적으로 GaN 나노 아일랜드 정렬 구조를 형성시킬 수 있었다. 그 결과 소자 내부에서 빛이 나올 때 산란 효과를 증대시켜서 발광 성능을 향상시킬 수 있었다.In addition, when the nanofiber frame layer is formed of nanofibers, which are the first ZnO oxides, a GaN (gallium nitride) material layer is subsequently deposited by CVD or PVD, and finally only oxides can be easily easily chemically wet-etched. By selectively removing only ZnO with HCl (hydrochloric acid) solution or buffered oxide etchant (BOE), GaN nano island alignment structure could be finally formed. As a result, the light emission performance could be improved by increasing the scattering effect when light is emitted from the inside of the device.
이상으로 본 발명 내용의 특정한 부분을 상세히 기술하였는바, 당업계의 통상의 지식을 가진 자에게 있어서, 이러한 구체적 기술은 단지 바람직한 실시 양태일 뿐이며, 이에 의해 본 발명의 범위가 제한되는 것이 아닌 점은 명백할 것이다. 따라서 본 발명의 실질적인 범위는 첨부된 청구항들과 그것들의 등가물에 의하여 정의된다고 할 것이다.While the present invention has been particularly shown and described with reference to specific embodiments thereof, those skilled in the art will appreciate that such specific embodiments are merely preferred embodiments and that the scope of the present invention is not limited thereby. something to do. Thus, the substantial scope of the present invention will be defined by the appended claims and their equivalents.
도 1은 형틀층을 형성시킬 수 있는 전기방사 장비의 간략한 구조를 나타낸 것이다.Figure 1 shows a simplified structure of the electrospinning equipment that can form a mold layer.
도 2a 및 2b는 각각 전기방사 후 만들어진 일반적인 쇠창살 및 바둑판 형태의 패턴을 나타낸 사진이다.Figures 2a and 2b is a photograph showing a pattern of a general grate and checkerboard made after electrospinning, respectively.
도 3은 본 발명에 따른 패턴 구조 형성방법을 사용하여, 기판에 바둑판 또는 쇠창살 형태의 패턴 구조를 형성시키는 과정을 순서대로 나타낸 것이다.Figure 3 illustrates the process of forming a pattern structure in the form of checkerboard or grate on the substrate by using the method for forming a pattern structure according to the present invention.
도 4는 본 발명에 따른 패턴 구조 형성방법을 사용하여, 기판에 나노 아일랜드 정렬 구조를 형성시키는 과정을 순서대로 나타낸 것이다.4 is a flowchart illustrating a process of forming a nano island alignment structure on a substrate using a method of forming a pattern structure according to the present invention.
* 도면의 부호에 대한 설명* Explanation of symbols in the drawings
100 : 기판 110 : 박막층100
120 : 나노파이버 형틀층 115 : 패턴구조120: nanofiber frame layer 115: pattern structure
300 : 기판 310 : 제 1 박막층300
320 : 나노파이버 형틀층 330 : 제 2 박막층320: nanofiber frame layer 330: second thin film layer
335 : 나노-아일랜드 정렬구조335: Nano-Island Alignment Structure
Claims (16)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090136086A KR101172476B1 (en) | 2009-12-31 | 2009-12-31 | Method for Manufacturing Patterned Structures of Substrate by Electrospinning |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090136086A KR101172476B1 (en) | 2009-12-31 | 2009-12-31 | Method for Manufacturing Patterned Structures of Substrate by Electrospinning |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110079117A KR20110079117A (en) | 2011-07-07 |
| KR101172476B1 true KR101172476B1 (en) | 2012-08-08 |
Family
ID=44918527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090136086A KR101172476B1 (en) | 2009-12-31 | 2009-12-31 | Method for Manufacturing Patterned Structures of Substrate by Electrospinning |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101172476B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9066425B2 (en) | 2013-04-01 | 2015-06-23 | Rohm And Haas Electronic Materials Llc | Method of manufacturing a patterned transparent conductor |
| US9801284B2 (en) | 2015-11-18 | 2017-10-24 | Dow Global Technologies Llc | Method of manufacturing a patterned conductor |
| KR20220132887A (en) * | 2021-03-24 | 2022-10-04 | 한국과학기술원 | Method for cu electroless plating using ruthenium nanopatterns formed by nanofibers as seed layers and transparent heating film |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101766828B1 (en) * | 2015-04-28 | 2017-08-09 | 고려대학교 산학협력단 | Method for forming metal mesh and semiconductor device having the metal mesh |
| CN105244366B (en) * | 2015-11-23 | 2018-03-30 | 武汉华星光电技术有限公司 | Flexible display substrates and its manufacture method |
-
2009
- 2009-12-31 KR KR1020090136086A patent/KR101172476B1/en active IP Right Grant
Non-Patent Citations (2)
| Title |
|---|
| David Czaplewsk 등, "Nonlithographic approach to nanostructure fabrication using a scanned electrospinning source", J. Vac. Sci. Technol. B, 2003 |
| Yuya Ishii 등, "Fabrication of a submicron patterned electrode using an electrospun single fiber as a shadow-mask", Thin Solid Films, 2009. 7. 11. |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9066425B2 (en) | 2013-04-01 | 2015-06-23 | Rohm And Haas Electronic Materials Llc | Method of manufacturing a patterned transparent conductor |
| US9801284B2 (en) | 2015-11-18 | 2017-10-24 | Dow Global Technologies Llc | Method of manufacturing a patterned conductor |
| KR20220132887A (en) * | 2021-03-24 | 2022-10-04 | 한국과학기술원 | Method for cu electroless plating using ruthenium nanopatterns formed by nanofibers as seed layers and transparent heating film |
| KR102624678B1 (en) * | 2021-03-24 | 2024-01-12 | 한국과학기술원 | Method for cu electroless plating using ruthenium nanopatterns formed by nanofibers as seed layers and transparent heating film |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110079117A (en) | 2011-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102318555B1 (en) | Inverted nano-cone structure for photonic device and the method for manufacturing the same | |
| KR101172476B1 (en) | Method for Manufacturing Patterned Structures of Substrate by Electrospinning | |
| US7758794B2 (en) | Method of making an article comprising nanoscale patterns with reduced edge roughness | |
| KR102208684B1 (en) | Semiconductor light emitting element and method for manufacturing same | |
| US20110195141A1 (en) | Template and method of making high aspect ratio template for lithography and use of the template for perforating a substrate at nanoscale | |
| US8084365B2 (en) | Method of manufacturing a nano structure by etching, using a substrate containing silicon | |
| US9556018B2 (en) | Three-dimensional nano-structure array | |
| US8053376B2 (en) | One-step synthesis and patterning of aligned polymer nanowires on a substrate | |
| WO2018196319A1 (en) | Carbon nano-dot photoresist with fluorescent effect, and imaging method thereof | |
| KR101828293B1 (en) | forming method of nanostructure pattern by vacuum deposition, manufacturing method of sensor device and sensor device thereby | |
| KR20110034710A (en) | Method of forming pattern | |
| KR101303988B1 (en) | Method for fabricating metal nanostructures using zno nanorod and its application | |
| CN103863999B (en) | A kind of preparation method of metal Nano structure | |
| CN101487974A (en) | Nano-scale printing mould structure and its use on luminous element | |
| KR20100011835A (en) | Method for fabricating substrate for high efficiency light emitting diode | |
| CN108091552B (en) | Method for preparing micro-nano structure pattern on light-transmitting substrate | |
| KR20220096324A (en) | Method for alignment of block copolymer using superfine pattern | |
| JP2007101979A (en) | Method of manufacturing microstructure, method of manufacturing die for molding microstructure, method of manufacturing optical element having microstructure, optical element having microstructure and optical apparatus | |
| KR100941302B1 (en) | Method of Fabricating Photonic Crystal Optical Device | |
| KR101078812B1 (en) | Mold, microlens, and method of fabrication of the silicon mold and microlens array with aspheric surface shape | |
| KR101103484B1 (en) | Method for fabricating roll stamp | |
| KR20150122891A (en) | A preparation method of micro-nano composite pattern using extraction of nano particles and a preparation method of light guide plate using the same method | |
| KR101725768B1 (en) | Fabrication method and apparatus for optical device | |
| KR102453534B1 (en) | Method for manufacturing fine pattern and fine pattern manufactured by the same | |
| KR20140024510A (en) | Nanowire, nanowire grid structure and method of manufacturing a nanowire |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20151102 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160615 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170707 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180723 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190801 Year of fee payment: 8 |