KR101172225B1 - Display device and input device - Google Patents

Display device and input device Download PDF

Info

Publication number
KR101172225B1
KR101172225B1 KR1020090059266A KR20090059266A KR101172225B1 KR 101172225 B1 KR101172225 B1 KR 101172225B1 KR 1020090059266 A KR1020090059266 A KR 1020090059266A KR 20090059266 A KR20090059266 A KR 20090059266A KR 101172225 B1 KR101172225 B1 KR 101172225B1
Authority
KR
South Korea
Prior art keywords
thin film
gate
film transistor
driving signal
threshold voltage
Prior art date
Application number
KR1020090059266A
Other languages
Korean (ko)
Other versions
KR20110001644A (en
Inventor
이후민
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090059266A priority Critical patent/KR101172225B1/en
Publication of KR20110001644A publication Critical patent/KR20110001644A/en
Application granted granted Critical
Publication of KR101172225B1 publication Critical patent/KR101172225B1/en

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416Control or interface arrangements specially adapted for digitisers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412Digitisers structurally integrated in a display
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/047Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using sets of wires, e.g. crossed wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Abstract

표시장치가 개시된다. 표시장치는 게이트 배선; 상기 게이트 배선과 교차하며, 상기 게이트 배선과 함께 픽셀 영역을 정의하는 데이터 배선; 상기 게이트 배선을 통하여 인가되는 제 1 구동 신호에 의해서 구동되며, 제 1 문턱 전압을 가지는 제 1 박막 트랜지스터; 및 상기 게이트 배선을 통하여 인가되는 제 2 구동 신호에 의해서 구동되며, 상기 제 1 문턱 전압보다 낮은 제 2 문턱 전압을 가지는 제 2 박막 트랜지스터를 포함한다. A display device is disclosed. The display device includes a gate wiring; A data line crossing the gate line and defining a pixel area together with the gate line; A first thin film transistor driven by a first driving signal applied through the gate wiring and having a first threshold voltage; And a second thin film transistor driven by a second driving signal applied through the gate wiring and having a second threshold voltage lower than the first threshold voltage.

터치, 센서, TIP, 문턱, 전압, 트랜지스터 Touch, sensor, TIP, threshold, voltage, transistor

Description

표시장치 및 입력장치{DISPLAY DEVICE AND INPUT DEVICE}DISPLAY DEVICE AND INPUT DEVICE}

실시예는 표시장치 및 입력장치에 관한 것이다.Embodiments relate to a display device and an input device.

그래픽 유저 인터페이스(graphic user interface;GUI) 시스템의 발달 및 대중화에 따라서, 입력이 간단한 터치스크린의 사용이 보편화 되었다.BACKGROUND With the development and popularization of graphical user interface (GUI) systems, the use of touchscreens with simple inputs has become commonplace.

또한, 정보처리 기술이 발달함에 따라서, LCD, PDP 및 AMOLED 등과 같은 표시장치들이 널리 사용되고 있다. 특히, LCD패널에 광센서가 포함되는 광학식 터치 일체형 LCD가 사용되고 있다.In addition, with the development of information processing technology, display devices such as LCD, PDP and AMOLED are widely used. In particular, an optical touch integrated LCD including an optical sensor in an LCD panel is used.

실시예는 외부에서 입력되는 터치 등의 신호를 효율적으로 센싱할 수 있는 표시장치 및 입력장치를 제공하고자 한다.Embodiments provide a display device and an input device capable of efficiently sensing a signal such as a touch input from the outside.

일 실시예에 따른 표시장치는 게이트 배선; 상기 게이트 배선과 교차하며, 상기 게이트 배선과 함께 픽셀 영역을 정의하는 데이터 배선; 상기 게이트 배선을 통하여 인가되는 제 1 구동 신호에 의해서 구동되며, 제 1 문턱 전압을 가지는 제 1 박막 트랜지스터; 및 상기 게이트 배선을 통하여 인가되는 제 2 구동 신호에 의해서 구동되며, 상기 제 1 문턱 전압보다 낮은 제 2 문턱 전압을 가지는 제 2 박막 트랜지스터를 포함한다.In an exemplary embodiment, a display device includes a gate wiring; A data line crossing the gate line and defining a pixel area together with the gate line; A first thin film transistor driven by a first driving signal applied through the gate wiring and having a first threshold voltage; And a second thin film transistor driven by a second driving signal applied through the gate wiring and having a second threshold voltage lower than the first threshold voltage.

일 실시예에 따른 표시장치는 서로 나란히 배치되는 다수 개의 게이트 배선들; 상기 게이트 배선들과 교차하는 다수 개의 데이터 배선들; 상기 각각의 게이트 배선을 통하여 인가되는 제 1 구동 신호에 의해서 구동되고, 제 1 문턱 전압을 가지는 제 1 박막 트랜지스터들; 상기 제 1 박막 트랜지스터들에 각각 연결되는 다수 개의 화소 전극들; 상기 각각의 게이트 배선을 통하여 인가되는 제 2 구동 신호에 의해서 구동되고, 상기 제 1 문턱 전압보다 낮은 제 2 문턱 전압을 가지는 제 2 박막 트랜지스터들; 및 상기 제 2 박막 트랜지스터들에 각각 연결되는 센서부들을 포함한다.In an exemplary embodiment, a display device may include: a plurality of gate lines arranged side by side; A plurality of data lines crossing the gate lines; First thin film transistors driven by a first driving signal applied through the respective gate lines and having a first threshold voltage; A plurality of pixel electrodes connected to the first thin film transistors, respectively; Second thin film transistors driven by a second driving signal applied through the respective gate wires and having a second threshold voltage lower than the first threshold voltage; And sensor units connected to the second thin film transistors, respectively.

일 실시예에 따른 입력장치는 게이트 배선; 상기 게이트 배선과 교차하며, 상기 게이트 배선과 픽셀 영역을 정의하는 데이터 배선; 상기 픽셀 영역에 배치되는 화소전극; 상기 게이트 배선을 통하여 인가되는 제 1 구동 신호에 의해서 구동되며, 상기 데이터 배선 및 상기 화소 전극을 선택적으로 연결하고, 제 1 문턱 전압을 가지는 제 1 박막 트랜지스터; 상기 픽셀 영역에 배치되며, 외부 광을 센싱하는 센서부; 및 상기 센서부에 연결되며, 상기 게이트 배선을 통하여 인가되는 제 2 구동 신호에 의해서 구동되고, 상기 제 1 문턱 전압보다 낮은 제 2 문턱 전압을 가지는 제 2 박막 트랜지스터를 포함한다.An input device according to one embodiment includes a gate wiring; A data line crossing the gate line and defining the gate line and a pixel area; A pixel electrode disposed in the pixel area; A first thin film transistor driven by a first driving signal applied through the gate line, selectively connecting the data line and the pixel electrode, and having a first threshold voltage; A sensor unit disposed in the pixel area and configured to sense external light; And a second thin film transistor connected to the sensor unit and driven by a second driving signal applied through the gate wiring, and having a second threshold voltage lower than the first threshold voltage.

실시예에 따른 표시장치 및 입력장치는 문턱 전압이 서로 다른 제 1 박막 트랜지스터 및 제 2 박막 트랜지스터를 포함한다. 이에 따라서, 제 1 박막 트랜지스터 및 제 2 박막 트랜지스터는 따로 구동될 수 있다.The display device and the input device according to the embodiment include a first thin film transistor and a second thin film transistor having different threshold voltages. Accordingly, the first thin film transistor and the second thin film transistor may be driven separately.

제 2 박막 트랜지스터는 더 낮은 문턱 전압을 가지기 때문에, 제 2 박막 트랜지스터만 별도로 구동될 수 있다. 즉, 제 2 박막 트랜지스터는 제 2 문턱 전압보다 더 높고, 제 1 문턱 전압보다 더 낮은 구동 신호에 의해서, 구동될 수 있다. 이때, 제 1 박막 트랜지스터는 구동되지 않을 수 있다.Since the second thin film transistor has a lower threshold voltage, only the second thin film transistor can be driven separately. That is, the second thin film transistor may be driven by a driving signal that is higher than the second threshold voltage and lower than the first threshold voltage. In this case, the first thin film transistor may not be driven.

이때, 제 1 박막 트랜지스터에는 화소 전극이 연결되고, 제 2 박막 트랜지스터에 외부의 신호를 센싱하기 위한 센서부가 연결된다.In this case, a pixel electrode is connected to the first thin film transistor, and a sensor unit for sensing an external signal is connected to the second thin film transistor.

이에 따라서, 센서부가 외부의 신호를 센싱하여 생성하는 센싱 신호는 제 1 박막 트랜지스터의 동작에 영향을 미치지 않고, 제 2 박막 트랜지스터에 의해서 출력될 수 있다.Accordingly, the sensing signal generated by sensing the external signal by the sensor unit may be output by the second thin film transistor without affecting the operation of the first thin film transistor.

즉, 제 2 구동 신호는 영상을 표시하는 과정과 상관없이, 원하는 때에 제 2 박막 트랜지스터에 인가될 수 있다. 이에 따라서, 센싱 신호는 영상이 표시되는 과정과 상관없이 원하는 때에 출력될 수 있다.That is, the second driving signal may be applied to the second thin film transistor when desired, regardless of the process of displaying an image. Accordingly, the sensing signal may be output when desired regardless of the process of displaying the image.

예를 들어, 디스플레이 기간 동안에 게이트 배선에 제 1 구동 신호만이 인가되고, 포치 동안에 게이트 배선에 제 2 구동 신호만이 인가될 수 있다.For example, only the first driving signal may be applied to the gate wiring during the display period, and only the second driving signal may be applied to the gate wiring during the porch.

이에 따라서, 실시예에 따른 입력장치 및 표시장치는 화소 데이터가 입력되지 않는 포치 동안에 외부의 신호를 센싱할 수 있고, 디스플레이 기간 동안에 발생할 수 있는 노이즈를 배제시켜 센싱 신호를 처리할 수 있다.Accordingly, the input device and the display device according to the embodiment can sense an external signal during the porch in which the pixel data is not input, and can process the sensing signal by excluding noise that may occur during the display period.

또한, 제 2 박막 트랜지스터는 낮은 문턱전압을 가지기 때문에, 빠르게 동작할 수 있고, 높은 주파수로 제 2 구동 신호가 제 2 박막 트랜지스터에 인가될 수 있다.In addition, since the second thin film transistor has a low threshold voltage, the second thin film transistor may operate quickly and a second driving signal may be applied to the second thin film transistor at a high frequency.

이에 따라서, 실시예에 따른 표시장치 및 입력장치는 매우 짧은 시간 동안 터치 등의 외부로부터 입력되는 신호를 센싱할 수 있다.Accordingly, the display device and the input device according to the embodiment can sense a signal input from the outside such as a touch for a very short time.

또한, 실시예에 따른 표시장치 및 입력장치는 제 2 박막 트랜지스터만을 구동할 수 있으므로, 화소 전극을 구동시키지 않는 상태에서도 외부로부터 신호를 입력 받을 수 있다.In addition, since the display device and the input device according to the embodiment can drive only the second thin film transistor, a signal can be received from the outside even when the pixel electrode is not driven.

이때, 실시예에 따른 표시장치 및 입력장치는 화소 전극을 계속해서 구동시킬 필요가 없으므로, 전력 소모를 줄일 수 있다.In this case, the display device and the input device according to the embodiment do not need to continuously drive the pixel electrode, thereby reducing power consumption.

또한, 실시예에 따른 표시장치 및 입력장치는 원하는 때에 센싱 신호를 샘플링할 수 있으므로, 신호 처리부의 과부하를 감소시킬 수 있다. 이에 따라서, 실시 예에 따른 표시장치 및 입력장치는 복잡한 알고리즘을 사용하여, 터치 등의 위치를 계산할 수 있다.In addition, since the display device and the input device according to the embodiment can sample the sensing signal when desired, the overload of the signal processing unit can be reduced. Accordingly, the display device and the input device according to the embodiment can calculate the position of the touch using a complex algorithm.

실시 예의 설명에 있어서, 각 기판, 소자, 부재, 패널, 전극, 패턴 또는 층 등이 각 기판, 소자, 부재, 패널, 전극, 패턴 또는 층 등의 "상(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상(on)"과 "아래(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.In the description of the embodiments, each substrate, element, member, panel, electrode, pattern, or layer is placed on or under the "on" of each substrate, element, member, panel, electrode, pattern, or layer. And " under " include both " directly " or " indirectly " through other components. . In addition, the upper or lower reference of each component is described with reference to the drawings. The size of each component in the drawings may be exaggerated for the sake of explanation and does not mean the size actually applied.

도 1은 실시예에 따른 액정표시장치를 도시한 회로도이다. 도 2는 하나의 픽셀을 도시한 회로도이다. 도 3은 제 1 박막 트랜지스터를 도시한 단면도이다. 도 4는 제 2 박막 트랜지스터를 도시한 단면도이다. 도 5는 실시예에 따른 액정표시장치가 동작하는 과정을 도시한 도면이다. 도 6 및 도 7은 게이트 배선들에 제 1 구동 신호 및 제 2 구동 신호가 인가되는 과정을 도시한 도면이다. 도 8은 다른 방식으로 게이트 배선들에 제 1 구동 신호 및 제 2 구동 신호가 인가되는 과정을 도시한 도면이다.1 is a circuit diagram illustrating a liquid crystal display according to an embodiment. 2 is a circuit diagram illustrating one pixel. 3 is a cross-sectional view illustrating the first thin film transistor. 4 is a cross-sectional view illustrating a second thin film transistor. 5 is a diagram illustrating a process of operating a liquid crystal display according to an exemplary embodiment. 6 and 7 illustrate a process in which the first driving signal and the second driving signal are applied to the gate lines. 8 is a diagram illustrating a process in which a first driving signal and a second driving signal are applied to gate lines in another manner.

도 1 및 도 2를 참조하면, 실시예에 따른 액정표시장치는 액정패널(10), 구동부(20) 및 신호 처리부(30)를 포함한다.1 and 2, the liquid crystal display according to the embodiment includes a liquid crystal panel 10, a driver 20, and a signal processor 30.

상기 액정패널(10)은 다수 개의 게이트 배선들(100), 다수 개의 데이터 배선 들(200), 다수 개의 제 1 박막 트랜지스터들(300), 다수 개의 제 2 박막 트랜지스터들(400), 다수 개의 화소 전극들(500), 다수 개의 센서부들(600) 및 다수 개의 리드 아웃 배선들(RO)(700)을 포함한다.The liquid crystal panel 10 includes a plurality of gate lines 100, a plurality of data lines 200, a plurality of first thin film transistors 300, a plurality of second thin film transistors 400, and a plurality of pixels. The electrodes 500 include a plurality of sensor units 600 and a plurality of lead-out wires (RO) 700.

또한, 도면에는 도시되지 않았지만, 상기 액정패널(10)은 서로 대향하는 두 개의 기판들 및 상기 두 기판들 사이에 개재되는 액정층으로 구성될 수 있다. 이때, 상기 게이트 배선들(100), 상기 데이터 배선들(200), 상기 제 1 및 제 2 박막 트랜지스터들(300, 400), 상기 화소 전극들(500) 및 상기 센서부들(600)은 상기 두 기판들 중 하나의 기판에 포함될 수 있다.In addition, although not shown in the drawing, the liquid crystal panel 10 may be composed of two substrates facing each other and a liquid crystal layer interposed between the two substrates. In this case, the gate wires 100, the data wires 200, the first and second thin film transistors 300 and 400, the pixel electrodes 500, and the sensor units 600 are formed in the two lines. It may be included in one of the substrates.

상기 게이트 배선들(100)은 일 방향으로 서로 나란히 연장된다. 상기 게이트 배선들(100)은 서로 평행하게 배치될 수 있다.The gate lines 100 extend in parallel in one direction. The gate lines 100 may be disposed in parallel to each other.

상기 데이터 배선들(200)은 상기 게이트 배선들(100)과 교차하는 방향으로 연장된다. 상기 데이터 배선들(200)은 서로 나란히 연장된다. 상기 데이터 배선들(200)을 상기 게이트 배선들(100)과 실질적으로 수직으로 교차할 수 있다. 상기 데이터 배선들(200)은 서로 평행하게 배치될 수 있다.The data lines 200 extend in a direction crossing the gate lines 100. The data lines 200 extend in parallel with each other. The data lines 200 may cross substantially perpendicularly to the gate lines 100. The data lines 200 may be disposed in parallel to each other.

상기 게이트 배선들(100) 및 상기 데이터 배선들(200)에 의해서, 픽셀 영역들(P)이 정의된다. 예를 들어, 상기 게이트 배선들(100) 및 상기 데이터 배선들(200)이 서로 수직으로 교차하기 때문에, 상기 픽셀 영역들(P)은 직사각형의 평면 형상을 가질 수 있다.The pixel regions P are defined by the gate lines 100 and the data lines 200. For example, since the gate lines 100 and the data lines 200 vertically cross each other, the pixel areas P may have a rectangular planar shape.

상기 제 1 박막 트랜지스터들(300)은 상기 게이트 배선들(100) 및 상기 데이터 배선들(200)이 교차하는 영역에 각각 배치된다. 또한, 상기 제 1 박막 트랜지스 터들(300)은 상기 픽셀 영역들(P)에 각각 하나 씩 배치될 수 있다.The first thin film transistors 300 are disposed in regions where the gate lines 100 and the data lines 200 cross each other. In addition, the first thin film transistors 300 may be disposed in the pixel regions P, respectively.

도 2에 도시된 바와 같이, 상기 제 1 박막 트랜지스터(300)는 상기 데이터 배선(200) 및 상기 화소 전극(500)에 각각 연결된다. 더 자세하게, 상기 제 1 박막 트랜지스터(300)는 상기 게이트 배선(100)을 통하여 인가되는 제 1 구동 신호(GS11, GS12...)에 의해서 구동된다.As illustrated in FIG. 2, the first thin film transistor 300 is connected to the data line 200 and the pixel electrode 500, respectively. In more detail, the first thin film transistor 300 is driven by the first driving signals GS11, GS12... Which are applied through the gate wiring 100.

이때, 상기 제 1 박막 트랜지스터(300)는 상기 데이터 배선(200) 및 상기 화소 전극(500)을 선택적으로 연결시킨다. 즉, 상기 게이트 배선(100)을 통하여 상기 제 1 박막 트랜지스터(300)를 턴 온 하기 위한 제 1 구동 신호(GS11, GS12...)가 인가될 때, 상기 제 1 박막 트랜지스터(300)에 의해서, 상기 데이터 배선(200) 및 상기 화소 전극(500)은 서로 연결된다.In this case, the first thin film transistor 300 selectively connects the data line 200 and the pixel electrode 500. That is, when the first driving signals GS11, GS12... Are applied to turn on the first thin film transistor 300 through the gate line 100, the first thin film transistor 300 is applied by the first thin film transistor 300. The data line 200 and the pixel electrode 500 are connected to each other.

도 1 및 도 2에 도시된 바와 같이, 상기 제 2 박막 트랜지스터들(400) 상기 센서부들(600)에 각각 연결된다. 상기 제 2 박막 트랜지스터들(400)은 모든 픽셀 영역들(P)에 배치되지 않고, 일부의 픽셀 영역들(P)에 각각 하나씩 배치된다.As illustrated in FIGS. 1 and 2, the second thin film transistors 400 are connected to the sensor units 600, respectively. The second thin film transistors 400 are not disposed in all the pixel regions P, but are disposed in each of the pixel regions P.

또한, 상기 제 2 박막 트랜지스터들(400)은 상기 게이트 배선들(100) 및 상기 리드 아웃 배선들(700)이 교차하는 영역에 배치될 수 있다.In addition, the second thin film transistors 400 may be disposed in an area where the gate lines 100 and the lead-out lines 700 cross each other.

상기 제 2 박막 트랜지스터들(400)은 상기 게이트 배선(100)을 통하여 인가되는 제 2 구동 신호(GS21, GS22...)에 의해서 구동된다.The second thin film transistors 400 are driven by the second driving signals GS21, GS22... Which are applied through the gate line 100.

이때, 상기 제 2 박막 트랜지스터(400)는 상기 센서부(600) 및 상기 리드 아웃 배선(700)을 선택적으로 연결시킨다. 즉, 상기 게이트 배선(100)을 통하여, 상기 제 2 박막 트랜지스터(400)를 턴 온 하기 위한 제 2 구동 신호(GS21, GS22...) 가 인가될 때, 상기 제 2 박막 트랜지스터(400)에 의해서, 상기 센서부(600) 및 상기 리드 아웃 배선(700)은 서로 연결된다.In this case, the second thin film transistor 400 selectively connects the sensor unit 600 and the lead-out wiring 700. That is, when the second driving signals GS21, GS22... Are applied to turn on the second thin film transistor 400 through the gate wiring 100, the second thin film transistor 400 is applied to the second thin film transistor 400. As a result, the sensor unit 600 and the lead-out wiring 700 are connected to each other.

상기 제 1 박막 트랜지스터(300)는 제 1 문턱 전압을 가지고, 상기 제 2 박막 트랜지스터(400)는 상기 제 1 문턱 전압보다 낮은 제 2 문턱 전압을 가진다.The first thin film transistor 300 has a first threshold voltage, and the second thin film transistor 400 has a second threshold voltage lower than the first threshold voltage.

여기서, 문턱 전압(threshold voltage)이란 전계효과트랜지스터 (field-effect-transistor, FET)에서 소스와 드레인 사이에 전도채널을 형성시켜 소스와 드레인에 전압을 인가하면 이에 비례하는 전류를 흐르게 할 수 있는 게이트에 인가하는 최소 전압을 말한다.Here, the threshold voltage is a gate that forms a conducting channel between a source and a drain in a field-effect-transistor (FET) and applies a voltage to the source and the drain to allow a current to flow in proportion thereto. The minimum voltage applied to

따라서, 상기 제 1 박막 트랜지스터(300)는 높은 전압의 구동 신호에 의해서 동작하고, 상기 제 2 박막 트랜지스터(400)는 낮은 전압의 구동 신호에 의해서도 동작될 수 있다.Accordingly, the first thin film transistor 300 may be operated by a high voltage driving signal, and the second thin film transistor 400 may be operated by a low voltage driving signal.

이때, 상기 제 1 구동 신호(GS11, GS12...)는 상기 제 1 문턱 전압보다 더 높고 전압을 가진다. 또한, 상기 제 2 구동 신호(GS21, GS22...)는 상기 제 1 문턱 전압보다 낮고, 상기 제 2 문턱 전압보다 높은 전압을 가질 수 있다.In this case, the first driving signals GS11, GS12... Are higher than the first threshold voltage and have a voltage. In addition, the second driving signals GS21, GS22... May have a voltage lower than the first threshold voltage and higher than the second threshold voltage.

도 3을 참조하면, 상기 제 1 박막 트랜지스터(300)는 제 1 게이트 전극(310), 제 1 채널 영역(330), 제 1 소오스 전극(340) 및 제 1 드레인 전극(350)을 포함한다.Referring to FIG. 3, the first thin film transistor 300 includes a first gate electrode 310, a first channel region 330, a first source electrode 340, and a first drain electrode 350.

상기 제 1 게이트 전극(310)은 투명기판(11) 상에 배치된다. 상기 제 1 게이트 전극(310)은 상기 게이트 배선(100)과 연결된다. 즉, 상기 제 1 게이트 전극(310)은 상기 게이트 배선(100)으로부터 연장될 될 수 있다.The first gate electrode 310 is disposed on the transparent substrate 11. The first gate electrode 310 is connected to the gate wiring 100. That is, the first gate electrode 310 may extend from the gate wiring 100.

상기 제 1 게이트 전극(310) 상에 게이트 절연막(12)이 배치된다. 상기 게이트 절연막(12)은 상기 제 1 게이트 전극(310)을 덮는다.A gate insulating layer 12 is disposed on the first gate electrode 310. The gate insulating layer 12 covers the first gate electrode 310.

상기 제 1 채널 영역(330)은 상기 제 1 게이트 전극(310)에 대응하여 배치된다. 상기 제 1 채널 영역(330)은 상기 게이트 절연막(12) 상에 배치된다.The first channel region 330 is disposed corresponding to the first gate electrode 310. The first channel region 330 is disposed on the gate insulating layer 12.

상기 제 1 소오스 전극(340)은 상기 게이트 절연막(12) 배치된다. 상기 제 1 소오스 전극(340)은 상기 제 1 채널 영역(330)의 일부 상에 배치된다. 상기 제 1 소오스 전극(340)은 상기 제 1 채널 영역(330)에 접속된다.The first source electrode 340 is disposed on the gate insulating layer 12. The first source electrode 340 is disposed on a portion of the first channel region 330. The first source electrode 340 is connected to the first channel region 330.

또한, 상기 제 1 소오스 전극(340)은 상기 데이터 배선(200)과 연결된다. 예를 들어, 상기 제 1 소오스 전극(340)은 상기 데이터 배선(200)으로부터 연장될 수 있다.In addition, the first source electrode 340 is connected to the data line 200. For example, the first source electrode 340 may extend from the data line 200.

상기 제 1 드레인 전극(350)은 상기 게이트 절연막(12) 상에 배치된다. 상기 제 1 드레인 전극(350)은 상기 제 1 채널 영역(330)의 다른 일부 상에 배치된다. 상기 제 1 드레인 전극(350)은 상기 제 1 소오스 전극(340)과 이격되며, 상기 제 1 채널 영역(330)에 접속된다.The first drain electrode 350 is disposed on the gate insulating layer 12. The first drain electrode 350 is disposed on another portion of the first channel region 330. The first drain electrode 350 is spaced apart from the first source electrode 340 and is connected to the first channel region 330.

또한, 상기 제 1 드레인 전극(350)은 상기 화소 전극(500)에 연결된다.In addition, the first drain electrode 350 is connected to the pixel electrode 500.

상기 제 1 소오스 전극(340) 및 상기 제 1 드레인 전극(350)은 보호막(13)에 의해서 덮힌다.The first source electrode 340 and the first drain electrode 350 are covered by the passivation layer 13.

도 4를 참조하면, 상기 제 2 박막 트랜지스터(400)는 제 2 게이트 전극(410), 제 2 채널 영역(430), 제 2 소오스 전극(440) 및 제 2 드레인 전극(450)을 포함한다.Referring to FIG. 4, the second thin film transistor 400 includes a second gate electrode 410, a second channel region 430, a second source electrode 440, and a second drain electrode 450.

상기 제 2 게이트 전극(410)은 투명기판(11) 상에 배치된다. 상기 제 2 게이트 전극(410)은 상기 게이트 배선(100)과 연결된다. 즉, 상기 제 2 게이트 전극(410)은 상기 게이트 배선(100)으로부터 연장될 될 수 있다.The second gate electrode 410 is disposed on the transparent substrate 11. The second gate electrode 410 is connected to the gate wiring 100. That is, the second gate electrode 410 may extend from the gate wiring 100.

마찬가지로, 상기 게이트 절연막(12)은 상기 제 2 게이트 전극(410)을 덮는다.Similarly, the gate insulating layer 12 covers the second gate electrode 410.

상기 제 2 채널 영역(430)은 상기 제 2 게이트 전극(410)에 대응하여 배치된다. 상기 제 2 채널 영역(430)은 상기 게이트 절연막(12) 상에 배치된다.The second channel region 430 is disposed corresponding to the second gate electrode 410. The second channel region 430 is disposed on the gate insulating layer 12.

상기 제 2 소오스 전극(440)은 상기 게이트 절연막(12) 상에 배치된다. 상기 제 2 소오스 전극(440)은 상기 제 2 채널 영역(430)의 일부 상에 배치된다. 상기 제 2 소오스 전극(440)은 상기 제 2 채널 영역(430)에 접속된다.The second source electrode 440 is disposed on the gate insulating layer 12. The second source electrode 440 is disposed on a portion of the second channel region 430. The second source electrode 440 is connected to the second channel region 430.

또한, 상기 제 2 소오스 전극(440)은 상기 센서부(600)와 연결된다.In addition, the second source electrode 440 is connected to the sensor unit 600.

상기 제 2 드레인 전극(450)은 상기 게이트 절연막(12) 상에 배치된다. 상기 제 2 드레인 전극(450)은 상기 제 2 채널 영역(430)의 다른 일부 상에 배치된다. 상기 제 2 드레인 전극(450)은 상기 제 2 소오스 전극(440)과 이격되며, 상기 제 2 채널 영역(430)에 접속된다.The second drain electrode 450 is disposed on the gate insulating layer 12. The second drain electrode 450 is disposed on another portion of the second channel region 430. The second drain electrode 450 is spaced apart from the second source electrode 440 and is connected to the second channel region 430.

또한, 상기 제 2 드레인 전극(450)은 상기 리드 아웃 배선(700)에 연결된다.In addition, the second drain electrode 450 is connected to the lead-out wiring 700.

마찬가지로, 상기 보호막(13)은 상기 제 2 소오스 전극(440) 및 상기 제 2 드레인 전극(450)을 덮는다.Similarly, the passivation layer 13 covers the second source electrode 440 and the second drain electrode 450.

상기 제 1 채널 영역(330)은 상기 제 2 채널 영역(430)보다 더 낮은 농도로 도전형 불순물을 포함할 수 있다. 즉, 상기 제 1 채널 영역(330)에는 도전형 불순 물이 도핑되지 않거나, 매우 낮은 농도로 도핑될 수 있다. 이때, 상기 제 2 채널 영역(430)에는 낮은 농도로 도전형 불순물이 도핑된다. 즉, 상기 제 2 채널 영역(430)에는 상기 제 1 채널 영역(330)보다 더 높은 농도로 도전형 불순물이 도핑된다.The first channel region 330 may include conductive impurities at a lower concentration than the second channel region 430. That is, the first channel region 330 may not be doped with conductive impurities or may be doped at a very low concentration. At this time, the second channel region 430 is doped with a conductive impurity at a low concentration. That is, the second channel region 430 is doped with a conductive impurity at a higher concentration than the first channel region 330.

이에 따라서, 상기 제 1 게이트 전극(310)에 상대적으로 높은 전압이 인가되어야, 상기 제 1 채널 영역(330)에 반전층이 형성되고, 상기 제 1 채널 영역(330)을 통하여, 전류가 흐를 수 있다.Accordingly, when a relatively high voltage is applied to the first gate electrode 310, an inversion layer is formed in the first channel region 330, and current may flow through the first channel region 330. have.

또한, 상기 제 2 게이트 전극(410)에 상대적으로 낮은 전압이 인가되어도, 상기 제 2 채널 영역(430)에 반전층이 형성되고, 상기 제 2 채널 영역(430)을 통하여 전류가 흐를 수 있다.In addition, even when a relatively low voltage is applied to the second gate electrode 410, an inversion layer may be formed in the second channel region 430, and a current may flow through the second channel region 430.

따라서, 상기 제 1 채널 영역(330) 및 상기 제 2 채널 영역(430)에 도핑되는 불순물의 농도의 차이에 의해서, 상기 제 1 박막 트랜지스터(300) 및 상기 제 2 박막 트랜지스터(400)의 문턱 전압이 달라진다.Accordingly, the threshold voltages of the first thin film transistor 300 and the second thin film transistor 400 may vary due to the difference in the concentration of impurities doped in the first channel region 330 and the second channel region 430. This is different.

상기 화소 전극들(500)은 상기 픽셀 영역들(P)에 각각 배치된다. 더 자세하게, 상기 화소 전극들(500)은 상기 픽셀 영역들(P)에 각각 하나 씩 배치될 수 있다.The pixel electrodes 500 are disposed in the pixel regions P, respectively. In more detail, the pixel electrodes 500 may be disposed in the pixel areas P, respectively.

상기 화소 전극들(500)은 상기 데이터 배선들(200)을 통하여 인가되는 데이터 신호를 입력받는다. 상기 화소 전극들(500)은 상기 데이터 신호에 의해서 공통 전극과 전계를 형성한다. 상기 화소 전극들(500) 및 상기 공통 전극에 사이에 형성된 전계에 의해서, 상기 액정의 광학적 특성이 달라진다.The pixel electrodes 500 receive data signals applied through the data lines 200. The pixel electrodes 500 form an electric field with the common electrode by the data signal. Optical characteristics of the liquid crystal are changed by an electric field formed between the pixel electrodes 500 and the common electrode.

상기 화소 전극(500)은 상기 제 1 박막 트랜지스터(300)에 연결된다. 상기 화소 전극(500)은 투명한 도전체로 이루어질 수 있다.The pixel electrode 500 is connected to the first thin film transistor 300. The pixel electrode 500 may be made of a transparent conductor.

또한, 상기 액정패널(10)은 상기 화소 전극(500)과 연결되는 제 1 스토리지 커패시터(Cst1)를 포함한다. 상기 제 1 스토리지 커패시터(Cst1)는 상기 화소 전극(500)에 입력된 화소 데이터를 일정 시간동안 유지시킨다.In addition, the liquid crystal panel 10 includes a first storage capacitor Cst1 connected to the pixel electrode 500. The first storage capacitor Cst1 maintains pixel data input to the pixel electrode 500 for a predetermined time.

상기 센서부들(600)은 상기 픽셀 영역들(P)에 배치된다. 더 자세하게, 상기 센서부들(600)은 상기 픽셀 영역들(P) 중 일부에 각각 하나 씩 배치될 수 있다.The sensor units 600 are disposed in the pixel areas P. As illustrated in FIG. In more detail, the sensor units 600 may be disposed one by one in some of the pixel areas P. FIG.

상기 센서부들(600)은 외부로부터 입력된 터치 등의 신호를 센싱하여, 센싱 신호를 생성한다. 예를 들어, 상기 센서부들(600)은 외부로부터 입력된 광을 센싱하여, 전기적인 센싱 신호를 생성할 수 있다. 예를 들어, 상기 센서부들(600)은 광을 센싱하는 포토다이오드 또는 포토TFT 등을 포함할 수 있다.The sensor units 600 generate a sensing signal by sensing a signal such as a touch input from the outside. For example, the sensor units 600 may generate an electrical sensing signal by sensing light input from the outside. For example, the sensor units 600 may include a photodiode or a photo TFT for sensing light.

도 2에서 도시된 바와 같이, 상기 센서부(600)는 포토TFT(610), 구동전압 배선(Vdd)(620), 제 2 스토리지 커패시터(Cst2) 및 제 3 스토리지 커패시터(Cst3)를 포함한다.As illustrated in FIG. 2, the sensor unit 600 includes a photo TFT 610, a driving voltage line Vdd 620, a second storage capacitor Cst2, and a third storage capacitor Cst3.

상기 포토TFT(610)는 외부로부터 입력되는 광을 센싱한다. 즉, 상기 포토TFT(610)는 외부로부터 입력되는 광의 세기에 따라서, 상기 포토TFT(610)를 통과하는 전류의 세기를 조절한다. 즉, 외부로 입력되는 광의 세기에 따라서, 상기 포토TFT(610)의 소오스 및 드레인 사이에 흐르는 전류의 세기가 달라진다.The photo TFT 610 senses light input from the outside. That is, the photo TFT 610 adjusts the intensity of the current passing through the photo TFT 610 according to the intensity of light input from the outside. That is, the intensity of the current flowing between the source and the drain of the photo TFT 610 varies according to the intensity of light input to the outside.

즉, 상기 포토TFT(610)에 조사되는 광의 세기에 따라서, 상기 포토TFT(610)에 의해서 생성되는 광 누설 전류의 차이가 발생한다.That is, a difference in the light leakage current generated by the photo TFT 610 occurs according to the intensity of light irradiated onto the photo TFT 610.

상기 구동전압 배선(620)은 상기 포토TFT(610)에 구동전압을 공급한다. 상기 구동전압 배선(620)은 상기 포토TFT(610)의 소오스에 연결된다.The driving voltage line 620 supplies a driving voltage to the photo TFT 610. The driving voltage line 620 is connected to the source of the photo TFT 610.

상기 제 2 스토리지 커패시터(Cst2)는 상기 포토TFT(610)에 의해서 생성된 전하를 임시적으로 저장한다.The second storage capacitor Cst2 temporarily stores the charge generated by the photoTFT 610.

상기 제 3 스토리지 커패시터(Cst3)는 상기 화소 전극(500)과 연결되며, 상기 포토TFT(610)를 구동하기 위한 전하를 저장한다. 상기 제 3 스토리지 커패시터(Cst3)는 상기 포토TFT(610)의 게이트와 연결되어, 상기 포토TFT(610)의 게이트에 상기 전하를 구동전압으로 공급한다.The third storage capacitor Cst3 is connected to the pixel electrode 500 and stores charges for driving the photo TFT 610. The third storage capacitor Cst3 is connected to the gate of the photo TFT 610 to supply the charge to the gate of the photo TFT 610 as a driving voltage.

상기 리드 아웃 배선들(700)은 상기 제 2 박막 트랜지스터들(400)에 연결된다. 상기 리드 아웃 배선들(700)은 상기 데이터 배선들(200)과 나란히 배치될 수 있다.The lead-out wires 700 are connected to the second thin film transistors 400. The lead-out wires 700 may be disposed in parallel with the data wires 200.

또한, 상기 리드 아웃 배선들(700)은 상기 신호처리부와 연결되며, 상기 제 2 박막 트랜지스터(400)의 동작에 따라서, 상기 제 2 스토리지 커패시터(Cst2)에 저장된 전하, 즉, 상기 센서부(600)에 의해서 생성된 센싱 신호를 상기 신호 처리부(30)에 전달한다.In addition, the readout wires 700 are connected to the signal processor, and according to an operation of the second thin film transistor 400, charges stored in the second storage capacitor Cst2, that is, the sensor unit 600. The sensing signal generated by) is transferred to the signal processor 30.

상기 구동부(20)는 상기 게이트 배선들(100) 및 상기 데이터 배선들(200)을 통하여, 상기 액정패널(10)을 구동하기 위한 신호를 인가한다. 즉, 상기 구동부(20)는 상기 액정패널(10)을 구동한다.The driver 20 applies a signal for driving the liquid crystal panel 10 through the gate lines 100 and the data lines 200. That is, the driver 20 drives the liquid crystal panel 10.

상기 구동부(20)는 게이트 드라이버(21) 및 데이터 드라이버(22)를 포함한다.The driver 20 includes a gate driver 21 and a data driver 22.

상기 게이트 드라이버(21)는 상기 게이트 배선들(100)과 연결된다. 상기 게이트 드라이버(21)는 상기 제 1 구동 신호(GS11, GS12...) 및 상기 제 2 구동 신호(GS21, GS22...)를 생성한다.The gate driver 21 is connected to the gate lines 100. The gate driver 21 generates the first driving signals GS11, GS12... And the second driving signals GS21, GS22.

상기 게이트 드라이버(21)는 상기 제 1 구동 신호(GS11, GS12...) 및 상기 제 2 구동 신호(GS21, GS22...)을 상기 게이트 배선들(100)을 통하여, 상기 제 1 박막 트랜지스터들(300) 및 상기 제 2 박막 트랜지스터들(400)에 인가한다.The gate driver 21 transmits the first driving signals GS11, GS12... And the second driving signals GS21, GS22... Through the gate lines 100 to the first thin film transistor. To the gates 300 and the second thin film transistors 400.

상기 데이터 드라이버(22)는 상기 데이터 배선들(200)과 연결된다. 상기 데이터 드라이버(22)는 영상을 표시하기 위한 화소 데이터를 생성한다. 상기 데이터 드라이버(22)는 상기 화소 데이터를 상기 데이터 배선들(200)을 통하여, 상기 화소 전극들(500)에 인가한다.The data driver 22 is connected to the data wires 200. The data driver 22 generates pixel data for displaying an image. The data driver 22 applies the pixel data to the pixel electrodes 500 through the data lines 200.

상기 신호 처리부(30)는 상기 리드 아웃 배선(700)을 통하여, 입력되는 센싱 신호를 처리한다. 더 자세하게, 상기 신호 처리부(30)는 아날로그 신호인 상기 센싱 신호를 디지털 신호로 변환시킬 수 있다.The signal processor 30 processes the input sensing signal through the readout wiring 700. In more detail, the signal processor 30 may convert the sensing signal, which is an analog signal, into a digital signal.

또한, 상기 신호 처리부(30)는 상기 제 2 박막 트랜지스터(400)가 상기 제 2 구동 신호(GS21, GS22...)에 의해서 턴 온되었을 때, 입력되는 센싱 신호 만을 샘플링할 수 있다.In addition, the signal processor 30 may sample only the sensing signal input when the second thin film transistor 400 is turned on by the second driving signals GS21, GS22...

실시예에 따른 액정표시장치는 상기 구동부(20)를 제어하고, 상기 신호 처리부(30)로 부터 입력된 디지털 신호를 해석하는 시스템을 포함한다. 즉, 상기 시스템에 포함된 중앙 처리 장치는 상기 구동부(20)를 제어하기 위한 제어 신호를 생성하고, 상기 디지털 신호를 해석하여, 터치 등이 입력된 위치를 계산할 수 있다.The liquid crystal display according to the exemplary embodiment includes a system for controlling the driver 20 and interpreting a digital signal input from the signal processor 30. That is, the central processing unit included in the system may generate a control signal for controlling the driver 20, interpret the digital signal, and calculate a position where a touch or the like is input.

도 5에서 도시된 바와 같이, 상기 액정패널(10)은 디스플레이 기간(DP)과 포치(PO)로 구동될 수 있다.As shown in FIG. 5, the liquid crystal panel 10 may be driven by the display period DP and the porch PO.

예를 들어, 실시예에 따른 액정표시장치가 구동되는 기간은 상기 디스플레이 기간(DP) 및 상기 포치(PO)로 구분될 수 있다. 여기서, 상기 디스플레이 기간(DP)은 실시예에 따른 액정표시장치의 구성 요소들이 영상을 표시하기 위해서 동작하는 기간이다. 또한, 상기 포치(PO)는 구성 요소들이 영상 표시 목적이 아닌 다른 목적으로 동작하는 기간이다.For example, a period during which the liquid crystal display device is driven may be divided into the display period DP and the porch PO. Here, the display period DP is a period during which the components of the liquid crystal display according to the embodiment operate to display an image. In addition, the porch PO is a period in which the components operate for a purpose other than displaying an image.

즉, 상기 디스플레이 기간(DP) 동안에는 구성 요소들이 영상을 표시하기 위해서, 동작하고, 상기 포치(PO) 동안에는 구성 요소들이 영상을 표시하기 위한 동작을 하지 않는다.That is, the components operate to display an image during the display period DP, and the components do not operate to display an image during the porch PO.

즉, 상기 디스플레이 기간(DP) 동안에는 상기 데이터 드라이버(22)에서 생성되는 화소 데이터가 상기 화소 전극들(500)에 인가된다. 또한, 상기 포치(PO) 동안에는 상기 화소 데이터가 상기 화소 전극들(500)에 인가되지 않는다.That is, the pixel data generated by the data driver 22 is applied to the pixel electrodes 500 during the display period DP. In addition, the pixel data is not applied to the pixel electrodes 500 during the porch PO.

상기 디스플레이 기간(DP) 및 상기 포치(PO)는 서로 번갈아 가면서 시간적으로 연속된다.The display period DP and the porch PO alternate in time with each other.

또한, 상기 액정패널(10)은 상기 디스플레이 기간(DP) 동안에 영상을 표시하고, 상기 포치(PO) 동안에는 영상을 표시하지 않을 수 있다. 따라서, 시각에 영상이 단절되어 인식되는 것을 방지하기 위해서, 상기 포치(PO)는 상기 디스플레이 기간(DP)에 비하여, 매우 짧을 수 있다.In addition, the liquid crystal panel 10 may display an image during the display period DP and may not display an image during the porch PO. Therefore, in order to prevent the image being disconnected and recognized at a time, the porch PO may be very short compared to the display period DP.

도 6 및 도 7을 참조하면, 상기 디스플레이 기간(DP) 동안에는 상기 제 1 구 동 신호(GS11, GS12...)가 상기 게이트 배선들(100)에 인가되고, 상기 포치(PO) 동안에 상기 제 2 구동 신호(GS21, GS22...)가 상기 게이트 배선들(100)에 인가될 수 있다.6 and 7, the first driving signals GS11, GS12... Are applied to the gate lines 100 during the display period DP, and the first driving signals GS11, GS12... 2 driving signals GS21, GS22... May be applied to the gate lines 100.

즉, 상기 포치(PO) 동안에, 상기 제 2 박막 트랜지스터들(400)만 턴 온되고, 상기 제 1 박막 트랜지스터들(300)은 턴 온되지 않는다.That is, during the porch PO, only the second thin film transistors 400 are turned on, and the first thin film transistors 300 are not turned on.

이에 따라서, 상기 제 2 스토리지 커패시터(Cst2)에 저장된 센싱 신호는 상기 리드 아웃 배선(700)을 통하여, 상기 신호 처리부(30)에 입력된다. 상기 신호 처리부(30)는 상기 센싱 신호를 샘플링하고, 디지털 신호로 변환하여, 상기 시스템에 전송한다.Accordingly, the sensing signal stored in the second storage capacitor Cst2 is input to the signal processor 30 through the readout wire 700. The signal processor 30 samples the sensing signal, converts the sensing signal into a digital signal, and transmits the converted signal to the system.

이때, 상기 시스템은 상기 신호 처리부(30)로부터 입력된 디지털 신호를 분석한다. 즉, 상기 시스템은 상기 디지털 신호가 몇 번째 게이트 배선(100)에 제 2 구동 신호(GS21, GS22...)가 입력될 때, 출력된 신호인지 여부와, 몇 번째 리드 아웃 배선(700)으로부터 출력되었는지 여부를 분석한다. 이에 따라서, 상기 시스템은 손가락 등에 의한 터치에 의해서, 입력 광의 세기가 변화된 위치의 X 및 Y좌표를 계산할 수 있다.At this time, the system analyzes the digital signal input from the signal processor 30. That is, the system determines whether the digital signal is an output signal when the second driving signals GS21, GS22... Are input to the gate gate 100, and from which lead-out wire 700. Analyze whether or not it is output. Accordingly, the system can calculate the X and Y coordinates of the position where the intensity of the input light is changed by a touch by a finger or the like.

이와 같이, 실시예에 따른 액정표시장치는 상기 포치(PO) 동안에 외부로부터 입력된 터치 등의 신호를 센싱하고, 상기 디스플레이 기간(DP) 동안에 영상을 표시한다.As described above, the liquid crystal display according to the exemplary embodiment senses a signal such as a touch input from the outside during the porch PO and displays an image during the display period DP.

도 8을 참조하면, 실시예에 따른 액정표시장치는 상기 포치(PO) 동안 뿐만 아니라, 상기 디스플레이 기간(DP) 동안에도 외부로부터 입력된 터치 등의 신호를 센싱할 수 있다.Referring to FIG. 8, the liquid crystal display according to the exemplary embodiment may sense a signal such as a touch input from the outside not only during the porch PO but also during the display period DP.

즉, 상기 디스플레이 기간(DP) 동안에 상기 게이트 배선들(100)에 상기 제 1 구동 신호(GS11, GS12...) 및 상기 제 2 구동 신호(GS21, GS22...)를 순차적으로 인가한다.In other words, the first driving signals GS11, GS12... And the second driving signals GS21, GS22... Are sequentially applied to the gate lines 100 during the display period DP.

이때, 상기 제 2 구동 신호(GS21, GS22...)는 상기 제 1 박막 트랜지스터(300)를 동작시키지 않고, 상기 제 2 박막 트랜지스터(400)만을 동작시킨다. 즉, 상기 제 2 구동 신호(GS21, GS22...)는 상기 액정패널(10)이 영상을 표시하는데 영향을 미치지 않는다.In this case, the second driving signals GS21 and GS22 may operate only the second thin film transistor 400 without operating the first thin film transistor 300. That is, the second driving signals GS21, GS22... Do not affect the display of the image by the liquid crystal panel 10.

실시예에 따른 액정표시장치는 도 6 및 도 7 그리고, 도 8과 다른 방식으로 구동될 수 있다. 예를 들어, 실시예에 따른 액정표시장치는 특정 영상이 유지된 상태에서도 외부로부터 입력되는 신호를 센싱할 수 있다.The liquid crystal display according to the embodiment may be driven in a manner different from those of FIGS. 6 and 7 and 8. For example, the liquid crystal display according to the exemplary embodiment may sense a signal input from the outside even when a specific image is maintained.

즉, 상기 제 1 스토리지 커패시터(Cst1)에 화소 데이터가 저장된 상태에서, 상기 게이트 배선들(100)에 상기 제 2 구동 신호(GS21, GS22...)가 인가될 수 있다.That is, while the pixel data is stored in the first storage capacitor Cst1, the second driving signals GS21, GS22... May be applied to the gate lines 100.

이때, 상기 제 2 구동 신호(GS21, GS22...)에 의해서, 상기 제 1 박막 트랜지스터(300)는 구동되지 않고, 상기 제 2 박막 트랜지스터(400)만 구동된다. 이에 따라서, 상기 제 1 스토리지 커패시터(Cst1)에 저장된 화소 데이터는 유지된 상태에서, 상기 신호 처리부(30)는 상기 센서부(600)로부터 생성된 센싱 신호를 입력받을 수 있다.In this case, the first thin film transistor 300 is not driven by the second driving signals GS21, GS22..., Only the second thin film transistor 400 is driven. Accordingly, while the pixel data stored in the first storage capacitor Cst1 is maintained, the signal processor 30 may receive a sensing signal generated from the sensor unit 600.

즉, 상기 제 1 박막 트랜지스터(300)는 턴 온되지 않기 때문에, 상기 제 1 스토리지 커패시터(Cst1)에 저장된 화소 데이터는 방출되지 않고 유지될 수 있다.That is, since the first thin film transistor 300 is not turned on, the pixel data stored in the first storage capacitor Cst1 may be maintained without being emitted.

실시예에 따른 액정표시장치는 문턱 전압이 서로 다른 상기 제 1 박막 트랜지스터(300) 및 상기 제 2 박막 트랜지스터(400)를 포함한다. 이에 따라서, 상기 제 1 박막 트랜지스터(300) 및 상기 제 2 박막 트랜지스터(400)는 따로 구동될 수 있다.The liquid crystal display according to the exemplary embodiment includes the first thin film transistor 300 and the second thin film transistor 400 having different threshold voltages. Accordingly, the first thin film transistor 300 and the second thin film transistor 400 may be driven separately.

상기 제 2 박막 트랜지스터(400)는 더 낮은 문턱 전압을 가지기 때문에, 상기 제 2 박막 트랜지스터(400)만 별도로 구동될 수 있다. 즉, 상기 제 2 박막 트랜지스터(400)는 상기 제 2 문턱 전압보다 더 높고, 상기 제 1 문턱 전압보다 더 낮은 제 2 구동 신호(GS21, GS22...)에 의해서, 구동될 수 있다. 이때, 상기 제 1 박막 트랜지스터(300)는 상기 제 2 구동 신호(GS21, GS22...)에 의해서 구동되지 않는다.Since the second thin film transistor 400 has a lower threshold voltage, only the second thin film transistor 400 may be driven separately. That is, the second thin film transistor 400 may be driven by second driving signals GS21, GS22..., Higher than the second threshold voltage and lower than the first threshold voltage. In this case, the first thin film transistor 300 is not driven by the second driving signals GS21, GS22...

이에 따라서, 상기 센싱 신호는 상기 제 1 박막 트랜지스터(300)의 동작에 영향을 미치지 않고, 상기 제 2 박막 트랜지스터(400)에 의해서 출력될 수 있다.Accordingly, the sensing signal may be output by the second thin film transistor 400 without affecting the operation of the first thin film transistor 300.

즉, 상기 제 2 구동 신호(GS21, GS22...)는 영상을 표시하는 과정과 상관없이 원하는 때에 상기 제 2 박막 트랜지스터(400)에 인가되어도 무방하다. 이에 따라서, 상기 센싱 신호는 영상이 표시되는 과정과 상관없이 원하는 때에 출력될 수 있다.That is, the second driving signals GS21, GS22... May be applied to the second thin film transistor 400 when desired, regardless of a process of displaying an image. Accordingly, the sensing signal may be output when desired regardless of the process of displaying the image.

상기 화소 데이터가 입력되지 않는 상기 포치(PO) 동안에 외부의 신호를 센싱할 수 있기 때문에, 상기 디스플레이 기간(DP) 동안에 발생할 수 있는 노이즈를 배제시킬 수 있다.Since an external signal may be sensed during the porch PO, in which the pixel data is not input, noise that may occur during the display period DP may be excluded.

또한, 상기 제 2 박막 트랜지스터(400)는 낮은 문턱전압을 가지기 때문에, 빠르게 동작할 수 있고, 높은 주파수로 상기 제 2 구동 신호(GS21, GS22...)가 상기 제 2 박막 트랜지스터(400)에 인가될 수 있다.In addition, since the second thin film transistor 400 has a low threshold voltage, the second thin film transistor 400 may operate quickly, and the second driving signals GS21, GS22... At a high frequency may be applied to the second thin film transistor 400. Can be applied.

이에 따라서, 실시예에 따른 액정표시장치는 매우 짧은 시간 동안 터치 등의 외부로부터 입력되는 신호를 센싱할 수 있다.Accordingly, the liquid crystal display according to the embodiment can sense a signal input from the outside such as a touch for a very short time.

또한, 실시예에 따른 액정표시장치는 상기 제 2 박막 트랜지스터(400)만을 구동할 수 있으므로, 상기 화소 전극들(500)을 구동시키지 않는 상태에서도 외부로부터 신호를 입력 받을 수 있다.In addition, the liquid crystal display according to the exemplary embodiment may drive only the second thin film transistor 400, and thus may receive a signal from the outside even when the pixel electrodes 500 are not driven.

이때, 실시예에 따른 액정표시장치는 상기 화소 전극들(500)을 계속해서 구동시킬 필요가 없으므로, 전력 소모를 줄일 수 있다.In this case, the liquid crystal display according to the exemplary embodiment does not need to continuously drive the pixel electrodes 500, thereby reducing power consumption.

또한, 실시예에 따른 액정표시장치는 원하는 때에 상기 센싱 신호를 샘플링할 수 있으므로, 상기 신호 처리부(30) 및/또는 상기 시스템의 과부하를 감소시킬 수 있다. 이에 따라서, 실시예에 따른 액정표시장치는 복잡한 알고리즘을 사용하여, 터치 등의 위치를 계산할 수 있다.In addition, the liquid crystal display according to the exemplary embodiment may sample the sensing signal when desired, thereby reducing the overload of the signal processor 30 and / or the system. Accordingly, the liquid crystal display according to the embodiment can calculate the position of the touch or the like using a complicated algorithm.

따라서, 실시예에 따른 액정표시장치는 보다 정확하게 손가락 등이 터치된 위치를 계산할 수 있다.Therefore, the liquid crystal display according to the embodiment can more accurately calculate the position where the finger or the like is touched.

본 실시예에서는 액정표시장치에 대해서 설명하였지만, 본 실시예에 따른 액정표시장치는 영상을 표시하면서 동시에 외부로부터 터치 등의 신호를 입력받는다.Although the liquid crystal display device has been described in the present embodiment, the liquid crystal display device according to the present embodiment displays an image and simultaneously receives a signal such as a touch from the outside.

따라서, 본 실시예에 따른 액정표시장치는 표시장치이면서, 동시에 입력장치이다.Therefore, the liquid crystal display device according to the present embodiment is a display device and an input device at the same time.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

도 1은 실시예에 따른 액정표시장치를 도시한 회로도이다.1 is a circuit diagram illustrating a liquid crystal display according to an embodiment.

도 2는 하나의 픽셀을 도시한 회로도이다.2 is a circuit diagram illustrating one pixel.

도 3은 제 1 박막 트랜지스터를 도시한 단면도이다.3 is a cross-sectional view illustrating the first thin film transistor.

도 4는 제 2 박막 트랜지스터를 도시한 단면도이다.4 is a cross-sectional view illustrating a second thin film transistor.

도 5는 실시예에 따른 액정표시장치가 동작하는 과정을 도시한 도면이다.5 is a diagram illustrating a process of operating a liquid crystal display according to an exemplary embodiment.

도 6 및 도 7은 게이트 배선들에 제 1 구동 신호 및 제 2 구동 신호가 인가되는 과정을 도시한 도면이다.6 and 7 illustrate a process in which the first driving signal and the second driving signal are applied to the gate lines.

도 8은 다른 방식으로 게이트 배선들에 제 1 구동 신호 및 제 2 구동 신호가 인가되는 과정을 도시한 도면이다.8 is a diagram illustrating a process in which a first driving signal and a second driving signal are applied to gate lines in another manner.

Claims (10)

게이트 배선;Gate wiring; 상기 게이트 배선과 교차하며, 상기 게이트 배선과 함께 픽셀 영역을 정의하는 데이터 배선;A data line crossing the gate line and defining a pixel area together with the gate line; 상기 게이트 배선을 통하여 인가되는 제 1 구동 신호에 의해서 구동되며, 제 1 문턱 전압을 가지는 제 1 박막 트랜지스터;A first thin film transistor driven by a first driving signal applied through the gate wiring and having a first threshold voltage; 상기 게이트 배선을 통하여 인가되는 제 2 구동 신호에 의해서 구동되며, 상기 제 1 문턱 전압보다 낮은 제 2 문턱 전압을 가지는 제 2 박막 트랜지스터;A second thin film transistor driven by a second driving signal applied through the gate wiring and having a second threshold voltage lower than the first threshold voltage; 상기 픽셀 영역에 배치되는 화소 전극 및 센서부;A pixel electrode and a sensor unit disposed in the pixel area; 상기 센서부에 의해서 센싱되는 센싱 신호를 처리하는 신호 처리부; 및A signal processing unit processing a sensing signal sensed by the sensor unit; And 상기 신호 처리부와 연결되며, 상기 센싱 신호를 신호 처리부에 전달하는 리드 아웃 배선을 포함하며,A lead-out wire connected to the signal processor and transferring the sensing signal to the signal processor; 상기 제 1 박막 트랜지스터는 상기 데이터 배선과 상기 화소 전극을 선택적으로 연결하고,The first thin film transistor selectively connects the data line and the pixel electrode, 상기 제 2 박막 트랜지스터는 상기 센서부 및 상기 리드 아웃 배선을 선택적으로 연결하는 표시장치.And the second thin film transistor selectively connects the sensor unit and the lead-out wiring. 삭제delete 제 1 항에 있어서, 상기 제 1 구동 신호는 상기 제 2 구동 신호보다 더 높은 전압을 가지는 표시장치.The display device of claim 1, wherein the first driving signal has a higher voltage than the second driving signal. 게이트 배선;Gate wiring; 상기 게이트 배선과 교차하며, 상기 게이트 배선과 함께 픽셀 영역을 정의하는 데이터 배선;A data line crossing the gate line and defining a pixel area together with the gate line; 상기 게이트 배선을 통하여 인가되는 제 1 구동 신호에 의해서 구동되며, 제 1 문턱 전압을 가지는 제 1 박막 트랜지스터; 및A first thin film transistor driven by a first driving signal applied through the gate wiring and having a first threshold voltage; And 상기 게이트 배선을 통하여 인가되는 제 2 구동 신호에 의해서 구동되며, 상기 제 1 문턱 전압보다 낮은 제 2 문턱 전압을 가지는 제 2 박막 트랜지스터를 포함하고,A second thin film transistor driven by a second driving signal applied through the gate wiring, the second thin film transistor having a second threshold voltage lower than the first threshold voltage, 상기 제 1 박막 트랜지스터는The first thin film transistor is 상기 게이트 배선과 연결되는 제 1 게이트 전극; 및A first gate electrode connected to the gate wiring; And 상기 제 1 게이트 전극에 대응하는 제 1 채널 영역을 포함하고,A first channel region corresponding to the first gate electrode, 상기 제 2 박막 트랜지스터는The second thin film transistor is 상기 게이트 배선과 연결되는 제 2 게이트 전극; 및A second gate electrode connected to the gate line; And 상기 제 2 게이트 전극에 대응하는 제 2 채널 영역을 포함하고,A second channel region corresponding to the second gate electrode, 상기 제 1 채널 영역에 상기 제 2 채널 영역보다 더 낮은 농도의 도전형 불순물이 도핑되는 표시장치.And a conductive dopant having a lower concentration than that of the second channel region. 제 1 항에 있어서, 상기 제 1 구동 신호는 상기 제 1 문턱 전압보다 더 높은 전압을 가지고,The method of claim 1, wherein the first driving signal has a higher voltage than the first threshold voltage. 상기 제 2 구동 신호는 상기 제 1 문턱 전압보다 낮고, 상기 제 2 문턱 전압보다 높은 전압을 가지는 표시장치.The second driving signal is lower than the first threshold voltage and has a voltage higher than the second threshold voltage. 서로 나란히 배치되는 다수 개의 게이트 배선들;A plurality of gate wires disposed in parallel with each other; 상기 게이트 배선들과 교차하는 다수 개의 데이터 배선들;A plurality of data lines crossing the gate lines; 상기 각각의 게이트 배선을 통하여 인가되는 제 1 구동 신호에 의해서 구동되고, 제 1 문턱 전압을 가지는 제 1 박막 트랜지스터들;First thin film transistors driven by a first driving signal applied through the respective gate lines and having a first threshold voltage; 상기 제 1 박막 트랜지스터들에 각각 연결되는 다수 개의 화소 전극들;A plurality of pixel electrodes connected to the first thin film transistors, respectively; 상기 각각의 게이트 배선을 통하여 인가되는 제 2 구동 신호에 의해서 구동되고, 상기 제 1 문턱 전압보다 낮은 제 2 문턱 전압을 가지는 제 2 박막 트랜지스터들; 및Second thin film transistors driven by a second driving signal applied through the respective gate wires and having a second threshold voltage lower than the first threshold voltage; And 상기 제 2 박막 트랜지스터들에 각각 연결되는 센서부들을 포함하는 표시장치.And a sensor unit connected to the second thin film transistors, respectively. 제 6 항에 있어서, 상기 게이트 배선들에 연결되며, 상기 제 1 구동 신호 및 상기 제 2 구동 신호를 생성하는 구동부; 및The display apparatus of claim 6, further comprising: a driver connected to the gate lines and configured to generate the first driving signal and the second driving signal; And 상기 센서부들에 의해서 생성되는 센싱 신호들을 입력받는 신호 처리부를 포함하는 표시장치.And a signal processor configured to receive sensing signals generated by the sensor units. 제 7 항에 있어서, 상기 구동부는 디스플레이 기간 동안에 상기 게이트 배선들에 상기 제 1 구동 신호를 인가하고,The display device of claim 7, wherein the driver applies the first driving signal to the gate lines during a display period. 상기 디스플레이 기간 후에 이어지는 포치 동안에 상기 게이트 배선들에 상기 제 2 구동 신호를 인가하는 표시장치.And applying the second driving signal to the gate lines during the porch following the display period. 제 7 항에 있어서, 상기 구동부는 디스플레이 기간 동안에 상기 게이트 배선 들에 상기 제 1 구동 신호 및 상기 제 2 구동 신호를 인가하는 표시장치.The display device of claim 7, wherein the driver applies the first driving signal and the second driving signal to the gate lines during a display period. 게이트 배선;Gate wiring; 상기 게이트 배선과 교차하며, 상기 게이트 배선과 픽셀 영역을 정의하는 데이터 배선;A data line crossing the gate line and defining the gate line and a pixel area; 상기 픽셀 영역에 배치되는 화소전극;A pixel electrode disposed in the pixel area; 상기 게이트 배선을 통하여 인가되는 제 1 구동 신호에 의해서 구동되며, 상기 데이터 배선 및 상기 화소 전극을 선택적으로 연결하고, 제 1 문턱 전압을 가지는 제 1 박막 트랜지스터;A first thin film transistor driven by a first driving signal applied through the gate line, selectively connecting the data line and the pixel electrode, and having a first threshold voltage; 상기 픽셀 영역에 배치되며, 외부 광을 센싱하는 센서부; 및A sensor unit disposed in the pixel area and configured to sense external light; And 상기 센서부에 연결되며, 상기 게이트 배선을 통하여 인가되는 제 2 구동 신호에 의해서 구동되고, 상기 제 1 문턱 전압보다 낮은 제 2 문턱 전압을 가지는 제 2 박막 트랜지스터를 포함하는 입력장치.And a second thin film transistor connected to the sensor unit and driven by a second driving signal applied through the gate wiring, the second thin film transistor having a second threshold voltage lower than the first threshold voltage.
KR1020090059266A 2009-06-30 2009-06-30 Display device and input device KR101172225B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090059266A KR101172225B1 (en) 2009-06-30 2009-06-30 Display device and input device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090059266A KR101172225B1 (en) 2009-06-30 2009-06-30 Display device and input device

Publications (2)

Publication Number Publication Date
KR20110001644A KR20110001644A (en) 2011-01-06
KR101172225B1 true KR101172225B1 (en) 2012-08-07

Family

ID=43610184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090059266A KR101172225B1 (en) 2009-06-30 2009-06-30 Display device and input device

Country Status (1)

Country Link
KR (1) KR101172225B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114694615B (en) * 2022-04-26 2023-04-07 合肥鑫晟光电科技有限公司 Display panel driving method, driving circuit and display panel

Also Published As

Publication number Publication date
KR20110001644A (en) 2011-01-06

Similar Documents

Publication Publication Date Title
US10572062B2 (en) Display device and touch detection method of display device
KR101189092B1 (en) Sensing circuit and display apparatus having the same
US9965063B2 (en) Display circuitry with reduced pixel parasitic capacitor coupling
US9939950B2 (en) Multi-mode voltages for touchscreens
JP7148688B2 (en) input/output panel
TWI470306B (en) Semiconductor device, display device, and electronic device
US8436835B2 (en) Touch device, display substrate, liquid crystal display and operation method for photo sensor
EP2472363B1 (en) Display device
US10061455B2 (en) Array substrate, display panel and display device
US9898141B2 (en) Touch panel, method for fabricating the same and touch display device
US20090115741A1 (en) Touch sensor and touch screen panel
EP3163559A1 (en) Pixel circuit, display panel and display device
US20160266689A1 (en) Pixel circuit, display panel and display apparatus
US11112916B2 (en) Display device including detection device
US9778800B2 (en) Pixel circuit, display panel and display apparatus
TW201601032A (en) Touch sensing display and sensing method thereof
JP2019101713A (en) Touch sensor installed display device and driving method of the same
US20110193816A1 (en) Capacitance change detecting circuit
US9429784B2 (en) Touch display panel and touch display device using the same
KR101172225B1 (en) Display device and input device
KR20080072429A (en) Display panel and display apparatus having the same
KR20070016684A (en) Sensing circuit and display apparatus having the same
US8098345B2 (en) Liquid crystal display device and electronics device
KR20070016685A (en) Sensing circuit and display apparatus having the same
KR20100130057A (en) Input device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150706

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160707

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180710

Year of fee payment: 7