KR101166111B1 - Stacked high pass filter for high frequency - Google Patents
Stacked high pass filter for high frequency Download PDFInfo
- Publication number
- KR101166111B1 KR101166111B1 KR1020100026255A KR20100026255A KR101166111B1 KR 101166111 B1 KR101166111 B1 KR 101166111B1 KR 1020100026255 A KR1020100026255 A KR 1020100026255A KR 20100026255 A KR20100026255 A KR 20100026255A KR 101166111 B1 KR101166111 B1 KR 101166111B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- crlh
- pattern
- pass filter
- cells
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/203—Strip line filters
- H01P1/20327—Electromagnetic interstage coupling
- H01P1/20336—Comb or interdigital filters
- H01P1/20345—Multilayer filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/203—Strip line filters
- H01P1/20327—Electromagnetic interstage coupling
- H01P1/20354—Non-comb or non-interdigital filters
- H01P1/20363—Linear resonators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P9/00—Delay lines of the waveguide type
- H01P9/02—Helical lines
Abstract
본 발명은 고주파용 필터에 관한 것으로, 보다 상세하게는 저온 동시 소성 세라믹(Low Temperature Co-fired Ceramics: LTCC) 방식을 이용하여 하이패스 필터를 구성하는 회로를 집적화할 수 있는 적층형 고주파용 하이패스 필터에 관한 것이다.
이러한 본 발명은 저온 동시 소성 세라믹 공정에 의해 오른손/왼손 조합 법칙(CRLH) 전송선로를 구성하고, 상호 결합 시 결합 커패시턴스(Cc)를 가지도록 일체로 결합되는 복수의 CRLH 셀들과, 상기 CRLH 셀들의 최 상부 또는 최 하부에 일체로 겹합되어 입력포트와 출력 포트를 형성하는 입출력 포트 셀을 포함하는 것을 특징으로 한다.The present invention relates to a high frequency filter, and more particularly, to a multilayer high frequency high pass filter capable of integrating a circuit constituting a high pass filter using a low temperature co-fired ceramics (LTCC) method. It is about.
The present invention constitutes a right hand / left hand combination law (CRLH) transmission line by a low temperature co-fired ceramic process, and a plurality of CRLH cells which are integrally coupled to have a coupling capacitance (Cc) when they are mutually coupled, and the CRLH cells. And an input / output port cell integrally stacked at the top or bottom thereof to form an input port and an output port.
Description
본 발명은 고주파용 필터에 관한 것으로, 보다 상세하게는 저온 동시 소성 세라믹(Low Temperature Co-fired Ceramics: LTCC) 방식을 이용하여 하이패스 필터를 구성하여 회로를 집적화할 수 있는 적층형 고주파용 하이패스 필터에 관한 것이다.
The present invention relates to a high frequency filter, and more particularly, to a high frequency filter using a low temperature co-fired ceramics (LTCC) method to form a high pass filter to integrate a high frequency filter for a multilayer type high pass filter. It is about.
일반적으로, 순수한 왼손 법칙(Left-Handed: LH) 전송선로는 오른손 법칙(Right-Handed: RH)의 파라스틱 효과 때문에 물리적으로 구현될 수 없다. 그래서 LH 전송선로는 RH 효과가 고려된 오른손/왼손 결합 법칙(Composite Right/Left-Handed: CRLH) 전송 선로로 모델링해야 한다.In general, pure left-handed (LH) transmission lines cannot be physically implemented because of the parasitic effect of right-handed (RH). Therefore, LH transmission line should be modeled as Composite Right / Left-Handed (CRLH) transmission line considering RH effect.
도 1은 일반적인 CRLH 전송선로의 구성을 나타낸 도면이고, 도 2는 일반적인CRLH 전송선로를 머쉬룸 구조의 마이크로스트립 전송선로로 구성한 경우를 나타낸 도면이며 , 도 3은 상기 도 1 및 도 2의 CRLH 전송선로에 대한 분산특성을 나타낸 도면이다.FIG. 1 is a diagram illustrating a configuration of a general CRLH transmission line, FIG. 2 is a diagram illustrating a case in which a general CRLH transmission line is configured as a microstrip transmission line having a mushroom structure, and FIG. 3 is a view of the CRLH transmission line of FIGS. 1 and 2. It is a figure which shows the dispersion characteristic with respect to.
CRLH 전송선로의 모델은 도 1과 같이 직렬 RH 인덕터(LR), 직렬 LH 커패시터(CL), 병렬 RH 커패시터(CR) 및 병렬 LH 인턱터(LL)로 구성될 수 있다. 이 회로 모델은 도면 2에서와 같이 머쉬룸 구조의 마이크로스트립 전송선로로 나타낼 수 있다.The model of the CRLH transmission line may include a series RH inductor LR, a series LH capacitor CL, a parallel RH capacitor CR, and a parallel LH inductor LL as shown in FIG. 1. This circuit model can be represented by a microstrip transmission line of a mushroom structure as shown in FIG.
상기와 같은 CRLH 전송선로를 구성하기 위한 회로를 만들 때 금속으로 도금된 결선 패턴을 가지는 기판대로 만들진 기판 위에 다수의 능동소자 및 수동소자들을 구성하여 만드는 방식이 일반적이지만, 이러한 방식은 집적화에 많은 걸림돌이 된다. 특히, 저항, 커패시터 및 인덕터 등과 같은 수동소자의 집적화가 더 어려워 집적화의 가장 큰 걸림돌이다.When making a circuit for constructing the CRLH transmission line as described above, a method of forming a plurality of active and passive elements on a substrate made of a substrate having a metal-plated connection pattern is common, but such a method is a obstacle to integration. Becomes In particular, the integration of passive devices such as resistors, capacitors and inductors is more difficult, which is the biggest obstacle to integration.
또한, 도 2와 같이 마이크로스트립 전송선로로 구성하는 경우 직접 수동소자들을 기판에 구성하여 만드는 경우에 비해 수동소자를 집적화할 수는 있으나, 도 3의 분산특성 그래프에서와 같이 비평형 전송 특성을 갖게 되는 문제점이 있었다.In addition, in the case of the microstrip transmission line as shown in FIG. 2, passive devices may be integrated as compared to the case in which the passive devices are directly formed on the substrate. However, as shown in the dispersion characteristic graph of FIG. There was a problem.
또한, 최근 핸드폰, 노트북, PDA 등과 같은 전자장치들이 소형화 및 슬림화되면서 무선 통신 분야에서도 수동 소자들에 의해 구성되는 다양한 회로들을 집적화하기 위한 기술 개발이 요구되어지고 있다.
In addition, as electronic devices such as mobile phones, notebook computers, PDAs, and the like have been miniaturized and slimmed, technology for integrating various circuits composed of passive devices in the wireless communication field has been required.
저온 동시 소성 세라믹(LTCC) 방식을 이용하여 하이패스 필터를 구성하는 회로를 집적화할 수 있는 적층형 고주파용 하이패스 필터를 제공함에 있다.
The present invention provides a stacked high frequency high pass filter capable of integrating a circuit constituting a high pass filter using a low temperature co-fired ceramic (LTCC) method.
본 발명에 따른 저온 동시 소성 세라믹을 활용한 적층형 하이패스 필터는; 입력포트와 출력포트를 형성하는 입출력 포트 셀; 및 접지 패턴을 구비하여 접지를 형성하는 제1계층과, 일측부가 상기 입력 포트 또는 출력 포트 중 타 CRLH셀과 연결되지 않은 포트에 연결되고 직렬 RH 인덕터(LR)를 형성하는 제1인덕턴스 패턴을 구비하고 상기 제1계층의 하부에 배치되는 제2계층과, 제1커패시턴스 패턴을 구비하고, 상기 제2계층의 하부에 배치되어 상기 제1인덕턴스 패턴 과 상기 제1커패시턴스 패턴에 의해 직렬 LH 커패시터(CL)를 형성하는 제3계층과, 일측 끝부가 상기 제1계층의 접지 패턴에 연결되며 병렬 LH 인덕터를 형성하는 제2인덕턴스 패턴을 구비하고 상기 제3계층의 하부에 배치되는 제4계층과, 제2커패시턴스 패턴을 구비하고, 상기 제4계층의 하부에 배치되어 상기 제3계층의 제1커패시턴스 패턴과 연결되어 병렬 RH 커패시터를 형성하는 제5계층을 포함하여, 저온 동시 소성 세라믹 공정에 의해 오른손/왼손 조합 법칙(CRLH) 전송선로를 구성하고, 상호 결합 시 결합 커패시터(Cc)를 가지도록 일체로 결합되는 복수의 CRLH 셀들을 포함하되, 상기 포트 셀은 상기 CRLH 셀들의 최 상부 또는 최 하부에 일체로 결합되는 것을 특징으로 한다.Laminated high pass filter using a low temperature co-fired ceramic according to the present invention; Input and output port cells forming an input port and an output port; And a first layer having a ground pattern to form ground, and a first inductance pattern having one side connected to a port not connected to another CRLH cell among the input port or output port and forming a series RH inductor LR. And a second layer disposed below the first layer and a first capacitance pattern, and disposed below the second layer, the series LH capacitor (CL) formed by the first inductance pattern and the first capacitance pattern. A fourth layer disposed under the third layer, and having a third layer forming a third layer), one end thereof connected to a ground pattern of the first layer, and having a second inductance pattern forming a parallel LH inductor. And a fifth layer having a two-capacitance pattern and disposed below the fourth layer and connected to the first capacitance pattern of the third layer to form a parallel RH capacitor. A plurality of CRLH cells which are integrally coupled to form a right hand / left hand combination law (CRLH) transmission line by a mixing process and have a coupling capacitor (Cc) when mutually coupled, wherein the port cell is the maximum of the CRLH cells. It is characterized in that integrally coupled to the top or bottom.
상기 CRLH 셀들의 개수는 제1CRLH 셀 및 제2CRLH 셀 2개로 구성되는 것을 특징으로 한다.The number of CRLH cells is characterized by consisting of two first CRLH cells and second CRLH cells.
삭제delete
상기 하이패스 필터는; 상기 제5계층 하부에 타 CRLH 셀의 제5계층이 배치되도록 타 CRLH 셀이 결합되는 것을 특징으로 한다.The high pass filter is; Another CRLH cell is coupled to a fifth layer of another CRLH cell below the fifth layer.
상기 제2인덕턴스 패턴은 사행형상으로 형성되는 것을 특징으로 한다.The second inductance pattern is formed in a meandering shape.
상기 제1계층 내지 제4계층들 각각은 상기 제4계층의 일측 끝부와 상기 일측 끝부에 대응하는 위치에 제1비아홀을 구비하고, 상기 제1비아홀을 관통하는 비아에 의해 상기 제4계층의 일측 끝부와 제1계층의 접지패턴이 연결되는 것을 특징으로 한다.Each of the first to fourth layers includes a first via hole at a position corresponding to one end portion and the one end portion of the fourth layer, and one side of the fourth layer by a via penetrating through the first via hole. The end portion and the ground pattern of the first layer are connected.
상기 제3계층 내지 제5계층은 제2비아홀을 구비하고 상기 제2비아홀을 관통하는 비아에 의해 제3계층의 컨덕턴스 패턴과 제5계층의 컨덕턴스 패턴이 연결되는 것을 특징으로 한다.
Each of the third to fifth layers includes a second via hole, and the conductance pattern of the third layer and the conductance pattern of the fifth layer are connected by vias passing through the second via hole.
본 발명은 종래 평면형 CRLH 구조의 하이패스 필터를 LTCC 기술을 활용하여 적층형태로 구성함으로써 하이패스 필터를 구성하는 회로를 집적화할 수 있으므로 소형화 할 수 있는 효과를 가진다.According to the present invention, since a high pass filter having a conventional planar CRLH structure is formed in a stacked form by using LTCC technology, a circuit constituting the high pass filter can be integrated, thereby miniaturizing it.
또한, 적층형태로 구성된 CRLH 유닛 셀을 캐스케이드로 결합하여 새로운 형태의 하이패스 필터를 구성할 수 있으므로 하이패스 필터를 소형화하면서도 다양화할 수 있는 효과를 가진다.
In addition, by combining the CRLH unit cells formed in a stacked form in a cascade, a new type of high pass filter can be configured, thereby minimizing and diversifying the high pass filter.
도 1은 일반적인 CRLH 전송선로의 모델을 나타낸 도면
도 2는 일반적인 CRLH 전송선로를 머쉬룸 구조의 마크로스트립으로 구성한 경우를 나타낸 도면
도 3은 일반적인 CRLH 전송선로의 분산특성을 나타낸 도면
도 4는 본 발명에 따른 하이패스 필터의 블록 구성도를 나타낸 도면
도 5는 본 발명에 따른 하이패스 필터의 회로 구성도를 나타낸 도면
도 6은 본 발명에 따른 적측형 하이패스 필터를 구성하는 각 계층의 패턴을 나타낸 도면
도 7은 본 발명에 따른 적측형 하이패스 필터의 사시도를 나타낸 도면
도 8은 본 발명에 따른 적층형 하이패스 필터의 단면도를 나타낸 도면
도 9는 본 발명에 따른 적층형 하이패스 필터의 주파수 대비 S 파라미터 크기 특성을 나타낸 시뮬레이션 그래프.1 is a view showing a model of a typical CRLH transmission line
2 is a diagram illustrating a case in which a general CRLH transmission line is constituted by a macro strip of a mushroom structure;
3 is a diagram illustrating dispersion characteristics of a general CRLH transmission line
4 is a block diagram illustrating a high pass filter in accordance with the present invention.
5 is a circuit diagram illustrating a high pass filter in accordance with the present invention.
6 is a view showing a pattern of each layer constituting the stacked high-pass filter according to the present invention.
7 is a perspective view of the red type high pass filter according to the present invention;
8 is a cross-sectional view of a stacked high pass filter according to the present invention;
Figure 9 is a simulation graph showing the S parameter size characteristics versus frequency of the stacked high pass filter according to the present invention.
본 발명에서는 저온 동시 소성 세라믹(Low Temperature Co-fired Ceramics: LTCC) 기술을 활용한다. 저온 동시 소성 세라믹(LTCC)이란 말 그대로 저온에서(Low Temperature) 금속과 그 세라믹 기판이 한꺼번에 만들어지는(Co-fire) 공정기술과 그 결과물들을 지칭한다.The present invention utilizes Low Temperature Co-fired Ceramics (LTCC) technology. Low-temperature co-fired ceramic (LTCC) literally refers to the process technology and the results of co-fire the metal and its ceramic substrate at low temperature.
최근 LTCC 공정을 이용하여 인덕터 및 커패시터와 같이 덩치가 큰 소자를 집적화하여 박막형태로 형성하는 다양한 기술들이 개발되고 있다. 따라서 본 발명에서는 LTCC를 활용하여 하이패스 필터를 구성한다.Recently, various technologies for integrating large devices such as inductors and capacitors to form thin films using the LTCC process have been developed. Therefore, in the present invention, a high pass filter is configured using the LTCC.
도 4는 본 발명에 따른 하이패스 필터의 블록 구성도를 나타낸 도면이고, 도 5는 본 발명에 따른 하이패스 필터의 회로 구성도를 나타낸 도면이다.4 is a block diagram illustrating a high pass filter according to the present invention, and FIG. 5 is a diagram illustrating a circuit diagram of a high pass filter according to the present invention.
도 4 및 도 5를 참조하면, 본 발명에 따른 적층형 하이패스 필터는 복수의 적층형 오른손/왼손 조합 법칙(Coposite Right/Left-Handed :CRLH) 셀(이하 "CRLH셀"이라 함)들을 포함한다.4 and 5, the stacked high pass filter according to the present invention includes a plurality of stacked right / left-handed combination (Cposite Right / Left-Handed: CRLH) cells (hereinafter referred to as “CRLH cells”).
도 4에서는 CRLH 셀이 2개인 경우를 나타내었으며, 이하 설명에서는 CRLH 셀이 2개인 경우를 일 예로서 설명한다.In FIG. 4, the case of two CRLH cells is illustrated. In the following description, the case of two CRLH cells is described as an example.
도 4에서와 같이 CRLH 셀(110)은 입력 포트에 일단이 연결되는 직렬 인덕터(LR1)와 상기 직렬 인덕터(LR1)의 타단에 일단이 연결되는 직렬 커패시터(CL1)와 상기 직렬 커패시터(CL1)에 병렬로 연결되는 병렬 인덕터(LL1)와 상기 병렬 인덕터(LL1)에 병렬로 연결되는 병렬 커패시터(CR1)로 구성된다.As shown in FIG. 4, the
그리고 CRLH 셀(120) 또한 CRLH셀(110)과 동일하게 연결되는 직렬 인덕터(LR2)와 커패시터(CR2)와 병렬 인덕터(LL2)와 병렬 커패시터(CR2)로 구성된다. 단 CRLH셀(120)의 직렬 인덕터(LR2)는 출력포트와 연결된다.The
또한, 상기 CRLH 셀(110)과 CRLH 셀(120)을 연결하기 위해 상기 CRLH셀(110)과 CRLH셀(120) 사이에 결합커패시터(Cc)가 구성된다.In addition, a coupling capacitor Cc is configured between the
도 6은 본 발명에 따른 적측형 하이패스 필터를 구성하는 각 계층의 패턴을 나타낸 도면이고, 도 7은 본 발명에 따른 적측형 하이패스 필터의 사시도를 나타낸 도면이며, 도 8은 본 발명에 따른 적층형 하이패스 필터의 단면도를 나타낸 도면이며, 도 9는 본 발명에 따른 적층형 하이패스 필터의 주파수 대비 S 파라미터 크기 특성을 나타낸 시뮬레이션 그래프이다. 이하 도 6 내지 도 9를 참조하여 설명한다.6 is a view showing a pattern of each layer constituting the red type high pass filter according to the present invention, FIG. 7 is a view showing a perspective view of the red type high pass filter according to the present invention, and FIG. 8 is according to the present invention. 9 is a cross-sectional view illustrating a stacked high pass filter, and FIG. 9 is a simulation graph illustrating S parameter magnitude characteristics versus frequency of the stacked high pass filter according to the present invention. Hereinafter, a description will be given with reference to FIGS. 6 to 9.
본 발명에 따른 CRLH 셀(110) 또는 CRLH 셀(120)은 접지 계층과, 제1인덕턴스 계층, 제1커패시턴스 계층, 제2인덕턴스 계층, 제2커패시턴스 계층, 5개의 계층으로 구성된다. 따라서 총 10개의 계층과 입출력 포트가 형성되는 11계층을 포함한다. 이때, CRLH 셀(110)과 CRLH 셀(120)의 각 계층은 대향하도록 구성된다. 예를 들어, CRLH(110)의 접지 계층은 최상부에 배치되는 제1계층(1)을 형성하고, CRLH(120)의 접지 계층은 최하부에 배치되는 제10계층(10)을 형성한다. 그리고 입출력포트 계층인 제11계층(11)은 상기 제10계층(100)의 하부 또는 제1계층의 상부에 배치될 수 있다.The
상기 각 계층은 절연체 시트와 절연체 시트 상에 형성되는 패턴으로 구성되며, 상기 절연체 시트 상 또는 패턴은 비아홀을 가질 수 있다. 상기 절연체 시트는 세라믹 등으로 구성될 수 있다. 이하 도 6 내지 도 8에서 비아홀은 각 계층에 대해 동일한 위치에 형성되는 비아홀인 경우 동일 부호를 주어 설명함을 유의하여야 한다.Each layer is composed of an insulator sheet and a pattern formed on the insulator sheet, and the insulator sheet or the pattern may have via holes. The insulator sheet may be made of ceramic or the like. It should be noted that the via holes in FIG. 6 to FIG. 8 are given the same reference numerals when the via holes are formed at the same position for each layer.
구체적으로 설명하면, 접지 계층인 제1계층(1) 및 제2계층(10) 각각은 제1접지 패턴(12)과 제2접지 패턴(21)을 구비하여 최상부와 최하부에 배치되어 도 2의 등가회로에서 접지를 형성한다.Specifically, each of the first layer 1 and the
그리고 상기 제1계층(1)의 하부에는 제11계층의 입력포트(22)에 대응하는 위치에 비아홀(40-3)을 구비하고 상기 비아홀(40-3)과 연결되어 제1직렬 인덕터(LR1)를 가지는 제1인덕턴스 패턴을 구비하는 제2계층(2)이 배치된다.A via hole 40-3 is provided below the first layer 1 at a position corresponding to the
상기 제2계층(2)의 하부에는 상기 제2계층의 제1인덕턴스 패턴(13)과 제1직렬 커패시터(CL1)를 형성하는 제1커패시턴스 패턴(14)을 구비하는 제3계층(3)이 배치된다. 상기 제3계층(3)의 제1커패시턴스 패턴(14)의 중심부에는 비아홀(40-10)을 포함한다.Below the
상기 제3계층(3)의 하부에는 사행형상으로 형성되고, 중앙부에 배치되는 비아홀(40-10)과 사행형상의 끝단부에 배치되는 비아홀(40-5)을 가지는 제2인덕턴스 패턴(15)을 가지는 제4계층(4)이 배치된다.The
상기 제4계층(4) 하부에는 상기 제3계층(3)과 동일한 형상의 제2커패시턴스 패턴(16)을 가지는 제5계층(5)이 배치된다. 단, 상기 제2커패시턴스 패턴(16)은 비아홀이 형성되지 않는다.A
상기 제3계층(3), 제4계층(4)의 중앙부에 형성된 비아홀(40-10)에 비아가 삽입되어 제3계층(3)의 제1커패시턴스 패턴(14), 제4계층(4)의 제2인덕턴스 패턴(15) 및 제5계층(5)의 제2커패시턴스 패턴(16)을 연결되며, 상기 제3계층(3) 내지 제5계층에 의해 제1병렬 커패시터(CR1)를 형성한다.
Vias are inserted into the via holes 40-10 formed at the centers of the
상기 CRLH 셀(110)의 하부, 즉 상기 제5계층(5)의 하부에는 CRLH셀(120)이 배치되며, CRLH셀(120)의 제5계층이 CRLH셀(110)의 제5계층(5)의 하부에 놓이도록 배치되며, 상기 제5계층(5)의 제2커패시턴스 패턴(16)과 제6계층(6)의 제2커패시턴스 패턴(17)에 의해 결합 커패시터(Cc)를 형성한다. 상기 도 6 내지 도 8에서와 같이 하이패스 필터의 구성으로 보았을 때 CRLH셀(120)의 제5계층은 제6계층(6)이 된다.The
따라서 CRLH셀(120)의 제4계층인 제2인덕턴스 계층은 하이패스 필터의 관점에서 제7계층(7)으로 배치되고, CRLH 셀(120)의 제3계층은 제8계층(8), CRLH 셀(120)의 제2계층은 제9계층(9), CRLH 셀(120)의 제1계층은 제10계층(10)으로 배치된다.Accordingly, the second inductance layer, which is the fourth layer of the
상기 제10계층(10)의 하부에는 입출력 계층(Foot 계층)인 제11계층(11)이 배치된다.The
상기 제11계층(11)은 입력 포트(22), 출력 포트(23), 접지 포트(25)를 포함하며, 상기 포트들은 도 6에서와 같이 구성될 수 있다. 입력 포트(22)는 상술한 바와 같이 제2계층(2)의 제1인덕턴스 패턴(13)과 비아(41-2)를 통해 연결되고, 출력 포트(23)는 제9계층(9)의 제1인덕턴스 패턴(20)과 비아(41-6)를 통해 연결되며, 접지 포트(25)는 비아(41-7)에 의해 제10계층(10)의 접지 패턴(21)과 연결된다.The
상기 제1계층(1) 내지 제11계층(11)은 상술한 바와 같이 일체로 구성되어 하이패스 필터의 기능을 수행한다.The first layers 11 to 11 are integrally configured as described above to perform the function of the high pass filter.
상기와 같이 구성된 하이패스 필터는 도 9와 같은 S 파라미터 특성을 가진다. 도 9에서 보이는 바와 같이 본 발명에 따른 하이패스 필터는 집적화하여 소형화 하면서도 대략 800MHz 이상의 고주파수대만을 패스시킴을 알 수 있다.
The high pass filter configured as described above has the S parameter characteristics as shown in FIG. 9. As shown in FIG. 9, it can be seen that the high pass filter according to the present invention passes through only a high frequency band of about 800 MHz or more while being integrated and miniaturized.
"본 연구는 지식경제부 부품소재기술개발사업의 일환으로 수행하였음.""This study was carried out as part of the part material technology development project of the Ministry of Knowledge Economy."
과제명:[10032543, 차세대 융복합 단말기용 멀티밴드 필터 내장형 FEM 개발]
Title: [10032543, FEM with Multiband Filter for Next Generation Convergence Terminal]
1~11 : 계층(Layer) 12, 21 : 접지패턴
13, 20: 제1인덕턴스 패턴 14, 19 : 제1컨덕턴스 패턴
15 : 제2인덕턴스 패턴 16, 17 : 제2컨덕턴스 패턴
22 : 입력포트 23: 출력 포트
25 : 접지 포트 40: 비아홀
41: 비아1 ~ 11:
13, 20:
15:
22: input port 23: output port
25: grounding port 40: via hole
41: Via
Claims (7)
접지 패턴을 구비하여 접지를 형성하는 제1계층과,
일측부가 상기 입력 포트 또는 출력 포트 중 타 CRLH셀과 연결되지 않은 포트에 연결되고 직렬 RH 인덕터(LR)를 형성하는 제1인덕턴스 패턴을 구비하고 상기 제1계층의 하부에 배치되는 제2계층과,
제1커패시턴스 패턴을 구비하고, 상기 제2계층의 하부에 배치되어 상기 제1인덕턴스 패턴 과 상기 제1커패시턴스 패턴에 의해 직렬 LH 커패시터(CL)를 형성하는 제3계층과,
일측 끝부가 상기 제1계층의 접지 패턴에 연결되며 병렬 LH 인덕터를 형성하는 제2인덕턴스 패턴을 구비하고 상기 제3계층의 하부에 배치되는 제4계층과,
제2커패시턴스 패턴을 구비하고, 상기 제4계층의 하부에 배치되어 상기 제3계층의 제1커패시턴스 패턴과 연결되어 병렬 RH 커패시터를 형성하는 제5계층을 포함하여, 저온 동시 소성 세라믹 공정에 의해 오른손/왼손 조합 법칙(CRLH) 전송선로를 구성하고, 상호 결합 시 결합 커패시터(Cc)를 가지도록 일체로 결합되는 복수의 CRLH 셀들을 포함하되,
상기 포트 셀은 상기 CRLH 셀들의 최 상부 또는 최 하부에 일체로 결합되는 것을 특징으로 하는 저온 동시 소성 세라믹을 활용한 적층형 하이패스 필터.
Input and output port cells forming an input port and an output port; And
A first layer having a ground pattern to form a ground;
A second layer having a first inductance pattern connected to one of the input ports or an output port which is not connected to another CRLH cell and forming a series RH inductor LR, and disposed below the first layer;
A third layer having a first capacitance pattern and disposed under the second layer to form a series LH capacitor CL by the first inductance pattern and the first capacitance pattern;
A fourth layer having one end portion connected to the ground pattern of the first layer and having a second inductance pattern forming a parallel LH inductor and disposed below the third layer;
A fifth layer having a second capacitance pattern and disposed below the fourth layer and connected to the first capacitance pattern of the third layer to form a parallel RH capacitor; A left hand combination law (CRLH) transmission line, comprising a plurality of CRLH cells integrally coupled to have a coupling capacitor (Cc) when coupled together,
And the port cell is integrally coupled to the top or bottom of the CRLH cells.
상기 CRLH 셀들의 개수는 제1CRLH 셀 및 제2CRLH 셀 2개로 구성되는 것을 특징으로 하는 저온 동시 소성 세라믹을 활용한 적층형 하이패스 필터.
The method of claim 1,
The number of CRLH cells is a stacked high-pass filter using a low-temperature co-fired ceramic, characterized in that consisting of two first CRLH cells and two second CRLH cells.
상기 제5계층 하부에 타 CRLH 셀의 제5계층이 배치되도록 타 CRLH 셀이 결합되는 것을 특징으로 하는 저온 동시 소성 세라믹을 활용한 적층형 하이패스 필터.
The method of claim 1,
Stacked high-pass filter using a low-temperature co-fired ceramic, characterized in that the other CRLH cells are combined so that the fifth layer of the other CRLH cells are disposed below the fifth layer.
상기 제2인덕턴스 패턴은 사행형상으로 형성되는 것을 특징으로 하는 저온 동시 소성 세라믹을 활용한 적층형 하이패스 필터.
The method of claim 1,
The second inductance pattern is a laminated high-pass filter utilizing a low temperature co-fired ceramic, characterized in that formed in a meandering shape.
상기 제1계층 내지 제4계층들 각각은 상기 제4계층의 일측 끝부와 상기 일측 끝부에 대응하는 위치에 제1비아홀을 구비하고, 상기 제1비아홀을 관통하는 비아에 의해 상기 제4계층의 일측 끝부와 제1계층의 접지패턴이 연결되는 것을 특징으로 하는 저온 동시 소성 세라믹을 활용한 적층형 하이패스 필터.
The method of claim 1,
Each of the first to fourth layers includes a first via hole at a position corresponding to one end portion and the one end portion of the fourth layer, and one side of the fourth layer by a via penetrating through the first via hole. Multi-layered high-pass filter using a low-temperature co-fired ceramic, characterized in that the end and the ground pattern of the first layer is connected.
상기 제3계층 내지 제5계층은 제2비아홀을 구비하고 상기 제2비아홀을 관통하는 비아에 의해 제3계층의 커패시턴스 패턴과 제5계층의 커패시턴스 패턴이 연결되는 것을 특징으로 하는 저온 동시 소성 세라믹을 활용한 적층형 하이패스 필터.The method of claim 1,
The third to fifth layers may include a second via hole, and the capacitance pattern of the third layer may be connected to the capacitance pattern of the fifth layer by vias passing through the second via hole. Multi-layer high pass filter utilized.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100026255A KR101166111B1 (en) | 2010-03-24 | 2010-03-24 | Stacked high pass filter for high frequency |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100026255A KR101166111B1 (en) | 2010-03-24 | 2010-03-24 | Stacked high pass filter for high frequency |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110107085A KR20110107085A (en) | 2011-09-30 |
KR101166111B1 true KR101166111B1 (en) | 2012-07-23 |
Family
ID=44956618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100026255A KR101166111B1 (en) | 2010-03-24 | 2010-03-24 | Stacked high pass filter for high frequency |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101166111B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10749493B2 (en) | 2018-09-17 | 2020-08-18 | Samsung Electro-Mechanics Co., Ltd. | Band pass filter |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102509818A (en) * | 2011-10-27 | 2012-06-20 | 无锡南理工科技发展有限公司 | Ultra-wide-band microfilter |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009139139A1 (en) | 2008-05-12 | 2009-11-19 | パナソニック株式会社 | Left-handed resonator and left-handed filter using the same |
JP2010028534A (en) | 2008-07-22 | 2010-02-04 | Fuji Xerox Co Ltd | Right-handed/left-handed system compound line element |
-
2010
- 2010-03-24 KR KR1020100026255A patent/KR101166111B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009139139A1 (en) | 2008-05-12 | 2009-11-19 | パナソニック株式会社 | Left-handed resonator and left-handed filter using the same |
JP2010028534A (en) | 2008-07-22 | 2010-02-04 | Fuji Xerox Co Ltd | Right-handed/left-handed system compound line element |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10749493B2 (en) | 2018-09-17 | 2020-08-18 | Samsung Electro-Mechanics Co., Ltd. | Band pass filter |
Also Published As
Publication number | Publication date |
---|---|
KR20110107085A (en) | 2011-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10110191B2 (en) | High-frequency laminated component and laminated high-frequency filter | |
US8018299B2 (en) | Band-pass filter circuit and multi-layer structure and method thereof | |
JP5310768B2 (en) | Multilayer bandpass filter | |
US8334734B2 (en) | Printed multilayer filter methods and designs using extended CRLH (E-CRLH) | |
KR101492268B1 (en) | An inductor for a semiconductor device, a method of manufacturing an inductor, and a method of forming a semiconductor device | |
US20120313743A1 (en) | Laminated electronic component equipped with inductor | |
WO2008029662A1 (en) | Transmission line resonator, high-frequency filter using the same, high-frequency module, and radio device | |
US9107323B2 (en) | Band-pass filter module and module substrate | |
JP5861693B2 (en) | Multilayer bandpass filter | |
KR101166111B1 (en) | Stacked high pass filter for high frequency | |
KR101166112B1 (en) | Stacked band pass filter, diplexer, multiplexer | |
JP2001068958A (en) | Low pass filter and circuit board | |
CN103138705A (en) | Band-pass filter | |
JP2007089000A (en) | Strip line filter | |
CN115021698A (en) | Capacitor and inductor odd and even layer layered stacked resonator | |
KR100550843B1 (en) | Miniaturized laminated balance filter | |
JP3955212B2 (en) | Multilayer dielectric filter | |
JP5285951B2 (en) | Bandpass filter and multilayer bandpass filter. | |
JP2010041266A (en) | Laminated electronic component | |
JPH1155003A (en) | Laminated dielectric filter | |
JP2000341005A (en) | High pass filter and printed circuit board | |
JP2000223906A (en) | High-pass filter and circuit board equipped with same | |
CN102256436B (en) | Laminated high-frequency module | |
JP4821814B2 (en) | Multilayer electronic components | |
Dekosky et al. | The Stacking of Integrated Passive Devices, Substrates, and RFICs to make ultra-thin modules using Organic Liquid Crystalline Polymer (LCP) Technology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150710 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160711 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170706 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180710 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190708 Year of fee payment: 8 |