KR101155161B1

KR101155161B1 - 오디오 장치의 출력 오프셋 억제

Info

Publication number: KR101155161B1
Application number: KR1020107009388A
Authority: KR
Inventors: 우마 치라카파티; 세이폴라 바잘자니; 조셉 피츠제랄드; 구오큉 미아오; 후이-야 넬슨; 칼리드 제이. 시디키; 제프리 힌리치스
Original assignee: 콸콤 인코포레이티드
Priority date: 2007-09-28
Filing date: 2008-09-26
Publication date: 2012-06-12
Also published as: US20090103750A1; WO2009045928A1; CN101790847A; KR20100080820A; US8503695B2; JP2011503924A; EP2193605B1; TW200931817A; JP4913906B2; EP2193605A1

Abstract

디지털 오프셋은 동일한 오디오 신호를 처리하는 하나 이상의 아날로그 컴포넌트들에 의하여 유발되는 출력 오프셋을 삭제하기 위하여 디지털 도메인의 오디오 신호와 결합된다. 이러한 방식에서, 오디오 신호 경로의 출력(예컨대, 전력 증폭기 출력)에서의 오프셋은 감소되거나 또는 제거된다. 결과적으로, 클릭-앤-팝(click-and-pop) 아티팩트들과 같은 가청 아티팩트들은 감소되거나 또는 제거될 수 있다. 접지-기준 캡리스 모드(ground-referenced capless mode)에서 동작하는 오디오 장치들에서, 전력 소비는 오디오 장치들의 스피커들 또는 헤드셋들을 통하는 감소된 또는 제거된 직류(DC) 누설 전류 때문에 감소된다. 임의의 환경들에서, 디지털 도메인의 디지털 오프셋은 오디오 신호 경로의 실질적으로 모든 동작 시간에 적용될 수 있다.

Description

오디오 장치의 출력 오프셋 억제{SUPPRESSING OUTPUT OFFSET IN AN AUDIO DEVICE}

본 출원은 "출력 오프셋을 감소시키기 위한 장치 및 방법"이라는 명칭으로 2007년 9월 28일에 출원된 미국 가출원번호 제60/976,334호의 우선권을 주장하며, 이 가출원은 본 발명의 양수인에게 양도되고 여기에 참조로 통합된다.

본 발명은 일반적으로 디지털 오디오 장치들, 특히 과도적 오디오 아티팩트들을 억제하고 오디오 장치들의 전력 소비를 감소시키기 위한 기술들에 관한 것이다.

디지털 오디오 장치들은 디지털 정보로부터 사운드(sound)를 생성하는 전자장치들이다. 디지털 오디오 장치들은 MPEG-1 오디오 계층 3(MP3) 플레이어들과 같은 오디오 재생 장치들, 컴퓨터들, 스테레오 시스템들, 무선 수신기들; 비디오 플레이어들과 같은 오디오 비주얼 시스템들, 위성 무선 수신기들, 개인휴대단말들(PDA), 셀룰라 전화들, 유선전화들(landline telephone) 등을 포함한다(그러나, 이에 제한되지 않음).

디지털 오디오 장치들에서 2가지 성능(performance) 고려사항들은 가청 아티팩트들(audible artifact) 및 전력 소비의 존재이다.

가청 아티팩트는 오디오 장치로부터의 사운드 출력에 도입되며, 오디오 장치 그 자체의 동작에 의하여 자주 유발되는 인식가능한 잡음이다. 가청 아티팩트들은 보통 바람직하지 않으며, 장치에 입력되는 오디오의 충실도(fidelity)로부터의 편차를 나타낸다.

클릭-앤-팝(click-and-pop)은 특정 타입의 가청 아티팩트이다. 클릭-앤-팝은 스피커에 의하여 발생되는 불쾌한 가청 아티팩트이며, 이는 오디오 장치가 파워-업(power-up) 또는 파워-다운(power-down)될때 종종 들린다. 클릭-앤-팝은 일반적으로 오디오 전력 증폭기가 파워-오프 모드 및 파워-온 모드와 같은 동작 모드들사이에서 전환될때 발생할 수 있는, 스피커에 걸리는 급작스러운 과도적 전압, 예컨대 직류(DC: direct current) 오프셋에 의하여 유발된다. 다른 동작 모드들은 셧다운 모드(shutdown mode)를 포함할 수 있으며, 이 모드에서 전력은 오디오 전력 증폭기에 계속해서 공급되나 오디오 신호 그 자체는 장치내에서 중단된다. 클립-앤-팝은 때때로 오디오 신호가 중단되거나 또는 재개될때, 즉 각각 셧다운 모드로 또는 셧다운 모드로부터 전환될때 들릴 수 있다.

클립-앤-팝은 오디오 장치들을 가진 헤드셋들을 사용할때 특히 짜증나게 할 수 있다. 소비자들이 헤드셋들 또는 헤드폰들("헤드셋들"로 총칭함)을 통해 셀룰라 및 컨벤션(convention) 유선 전화들을 포함하는 전화들을 사용하는 것이 매우 일반적이 되었다. 유사하게, 헤드셋들은 보통 MP3 플레이어들과 같은 오디오 재생 장치들과 함께 사용된다. 헤드셋들은 예컨대 유선 또는 무선 Bluetooth^TM-enabled 헤드셋들일 수 있다. 사용중에 헤드셋이 사용자의 귀에 매우 근접하기 때문에, 헤드셋 클릭-앤-팝은 듣기에 매우 짜증하거나 또는 심지어 해로울 수 있다. 따라서, 디지털 오디오 장치들에서 클릭-앤-팝을 감소시키거나 또는 제거하기 위한 기술에 대한 필요성이 요구된다.

디지털 오디오 장치들, 특히 휴대용 통신 및 엔터테인먼트 장치들의 설계에 영향을 미치는 다른 기준은 전력 소비이다. 예컨대, 휴대용 장치의 예상 배터리 수명은 장치에 의하여 소비되는 전력과 반비례한다. 따라서, 또한 음성 및 오디오 재생/플레이 장치들에서 전력 소비를 감소시키기 위한 기술에 대한 필요성이 요구된다.

여기에 개시된 것은 클릭-앤-팝의 문제들 및 일부 환경들에 있어서의 디지털 오디오 장치들의 전력 소비에 대한 신규하고 개선된 해결방법이다. 이러한 해결방법은 오디오 장치의 동작 모드 전환들에 의하여 유발되는 클릭-인-팝 아티팩트들을 감소시키고 또한 오디오 증폭기들 및 스피커들에 의한 전력 소비를 감소시킬 수 있다.

본 해결방법의 일 양상에 따르면, 일 장치는 디지털화된 오디오 신호에 디지털 오프셋을 더하도록 구성된 디지털 처리 부분을 포함한다. 디지털 오프셋은 하나 이상의 아날로그 컴포넌트들에 의하여 아날로그 오디오 신호에 도입되는 출력 오프셋에 기초한다. 아날로그 컴포넌트들은 디지털화된 오디오 신호에 응답하여 아날로그 오디오 신호를 생성하도록 구성된다.

본 해결방법의 다른 양상에 따르면, 일 방법은 디지털화된 오디오 신호가 하나 이상의 아날로그 컴포넌트들에 의하여 수신되기 전에 디지털화된 오디오 신호에 디지털 오프셋을 더하는 단계를 포함한다. 디지털 오프셋은 아날로그 컴포넌트들에 의하여 오디오 신호에 도입되는 출력 오프셋에 기초한다.

본 해결방법의 또 다른 양상에 따르면, 일 장치는 디지털 오프셋을 저장하기 위한 수단을 포함한다. 디지털 오프셋은 하나 이상의 아날로그 컴포넌트들에 의하여 오디오 신호에 도입되는 출력 오프셋에 기초한다. 본 장치는 또한 디지털화된 오디오 신호가 아날로그 컴포넌트들에 의하여 수신되기 전에 디지털화된 오디오 신호에 디지털 오프셋을 더하기 위한 수단을 포함한다.

본 해별방법의 또 다른 양상에 따르면, 하나 이상의 프로세서들에 의하여 실행가능한 명령들의 세트를 포함하는 컴퓨터-판독가능 매체는 디지털 오프셋을 저장하기 위한 코드를 포함하며, 디지털 오프셋은 하나 이상의 아날로그 컴포넌트들에 의하여 오디오 신호에 도입되는 출력 오프셋에 기초한다. 컴퓨터-판독가능 매체는 또한 디지털화된 오디오 신호가 아날로그 컴포넌트들에 의하여 수신되기 전에 디지털화된 오디오 신호에 디지털 오프셋을 더하기 위한 코드를 포함한다.

본 해결방법의 또 다른 양상에 따르면, 과도적 가청 아티팩트들(transient audible artifact)을 억제하기 위한 장치는 디지털화된 오디오 신호에 디지털 오프셋을 더하도록 구성된 디지털 회로를 포함한다. 본 장치는 또한 디지털 회로부터의 디지털화된 오디오 신호를 수신하고, 아날로그 오디오 신호를 생성하기 위하여 디지털화된 오디오 신호를 처리하도록 구성된 아날로그 회로를 포함한다. 디지털 오프셋은 아날로그 회로에 의하여 아날로그 오디오 신호에 도입되는 출력 오프셋에 기초한다.

본 해결방법의 또 다른 양상에 따르면, 일 장치는 좌측 스테레오 채널에 대응하는 제 1 디지털화된 오디오 신호에 제 1 디지털 오프셋을 더하도록 구성된 제 1 디지털 처리 부분, 및 제 1 디지털 처리 부분으로부터의 제 1 디지털화된 오디오 신호를 수신하고 아날로그 오디오 신호를 생성하기 위하여 제 1 디지털화된 오디오 신호를 처리하도록 구성된 제 1 아날로그 처리 부분을 포함한다. 본 장치는 또한 우측 스테레오 채널에 대응하는 제 2 디지털화된 오디오 신호에 제 2 디지털 오프셋을 더하도록 구성된 제 2 디지털 처리 부분, 및 제 2 디지털 처리 부분으로부터의 제 2 디지털화된 오디오 신호를 수신하고 아날로그 오디오 신호를 생성하기 위하여 제 2 디지털화된 오디오 신호를 처리하도록 구성된 제 2 아날로그 처리 부분을 포함한다. 제 1 디지털 오프셋은 제 1 아날로그 처리 부분에 의하여 제 1 아날로그 오디오 신호에 도입되는 제 1 출력 오프셋에 기초하며, 제 2 디지털 오프셋은 제 2 아날로그 초리 부분에 의하여 제 2 아날로그 오디오 신호에 도입되는 제 2 출력 오프셋에 기초한다.

개시된 기술의 다른 양상들, 특징들 및 장점들은 이하의 도면들 및 상세한 설명의 검토시에 당업자에게 명백할 것이다. 모든 추가 특징들, 실시예들, 프로세스들 및 장점들은 이러한 설명내에 포함되며 첨부한 청구항들에 의하여 보호된다.

도면들은 단지 예시적이라는 것이 이해되어야 한다. 게다가, 도면들의 컴포넌트들은 반드시 실제 크기 그대로 도시되지 않으며, 대신에 여기에서 제시된 장치들 및 방법들의 원리들을 예시하는 것에 중점을 둔다. 도면들에서, 동일한 도면부호들은 도면 전반에 걸쳐 동일한 부분들을 나타낸다.

도 1은 오디오 장치에서 출력 오프셋을 감소시키거나 또는 제거시키기 위한 예시적인 장치의 임의의 컴포넌트들을 예시한 개념 블록도이다.
도 2는 오디오 신호 경로로부터 출력 오프셋을 감소시키거나 또는 제거하도록 구성된 예시적인 오디오 장치의 임의의 컴포넌트들을 예시한 개념 블록도이다.
도 3은 출력 오프셋에 의하여 유발되는 바람직하지 않은 가청 아티팩트들을 억제하기 위하여 오디오 신호를 처리하기 위한 방법을 예시한 프로세스 다이어그램이다.
도 4는 오디오 신호 경로로부터 출력 오프셋을 감소시키거나 또는 제거하도록 구성된 다른 예시적인 오디오 장치의 임의의 컴포넌트들을 예시한 개념 블록도이다.

도면들을 참조하면서 이 도면들을 포함하는 이하의 상세한 설명은 하나 이상의 특정 실시예들을 기술하고 예시한다. 제한이 아니라 단지 예시적으로 개시된 이들 실시예들은 당업자로 하여금 청구된 것을 실시하도록 충분히 상세히 개시 및 기술된다. 따라서, 간략화를 위하여, 상세한 설명은 당업자에게 공지된 정보를 생략할 수 있다.

용어 “예시적인”은 여기서 “예, 보기, 또는 예시로서 기능하는” 것을 의미하는 것으로 이용된다. “예시적인” 것으로서 여기서 기재되는 임의의 실시예 또는 변형이 반드시 다른 실시예들 또는 변형들에 비해 바람직하거나 유리한 것으로 해석되는 것은 아니다. 이러한 상세한 설명에 기재된 실시예들 및 변형례들의 모두는 당업자가 본 발명을 실시 및 이용하도록 제공되고 첨부된 청구항들의 법적 보호 범위를 제한하지 않도록 제공되는 예시적인 실시예들 및 변형례들이다.

단지 편리성 및 명확성을 위하여, 상부, 하부, 위쪽, 아래쪽, 위에, 아래, 바닥, 후방 및 전방과 같은 방향 용어들은 여기에서 첨부 도면들과 관련하여 사용될 수 있다. 이들 및 유사한 방향 용어들은 본 발명의 범위를 제한하는 것으로 해석되지 않아야 한다. 좌측 및 우측 채널들에 대한 기준들은 좌측 및 우측 사운드 스테레오 채널들과 관련되며, 상부 및 하부 경로들에 대한 기준들은 도면들상의 그들의 상대 위치들에 의하여 경로들을 구별하기 위하여 사용된다.

일부 오디오 장치들에서 클릭-앤-팝에 대한 하나의 이유는 오디오 장치내의 오디오 신호 경로의 아날로그 도메인 부분의 출력에서 직류(DC) 오프셋 전압의 존재이다. 이러한 출력 오프셋은 통상적으로 오디오 신호 경로의 아날로그 부분내의 컴포넌트들의 비-이상적인 성능에 의하여 유발된다. 오디오 신호가 아날로그 부분에 대한 입력에 존재하지 않을때조차, 출력 오프셋은 존재할 수 있다. 따라서, 오디오 장치가 파워-업될때, 오디오 경로의 출력은 0 볼트로부터 출력 오프셋에 의하여 결정되는 임의의 전압으로 갑자기 전환된다. 이러한 갑작스러운 과도적(transient) 신호는 클릭-앤-팝을 야기할 수 있다. 마찬가지로, 오디오 장치가 파워-다운될때, 오디오 경로 출력은 출력 오프셋 값으로부터 0 볼트로 전환되며, 이는 또한 클릭-앤-팝을 유발한다. 다른 양상 변화들은 출력 오프셋으로 인한 클릭-앤-팝을 유발할 수 있다.

여기에 개시된 것은 오디오 신호 경로의 아날로그 도메인에 의하여 유발되는 추정된 출력 오프셋을 삭제하기 위하여 디지털 도메인의 오디오 신호 경로상의 디지털화된 오디오 신호에 보상 디지털 오프셋을 도입하는 하나 이상의 디바이스들, 장치들, 방법들 및 제조물품들이다. 이러한 방식에서, 오디오 경로 출력에서, 예컨대 전력 증폭기 출력에서의 출력 오프셋은 감소되거나 또는 제거된다. 따라서, 클릭-앤-팝은 함께 감소되거나 또는 제거된다. 접지-기준 캡리스 모드(ground-referenced capless mode)에서 동작하는 오디오 장치들에서, 출력 오프셋을 억제하는 것이 오디오 장치들의 헤드셋들 및/또는 스피커들을 통한 DC 누설 전류를 감소시키거나 또는 제거하기 때문에 전력 소비가 감소된다.

여기에서 제시된 디바이스들, 장치들, 방법들 및 제조물품들은 MPEG-1 오디오 계층 3(MP3) 플레이어들과 같은 오디오 재생 장치들, PC들 또는 랩탑들과 같은 컴퓨터들, 스테레오 시스템들, 무선 수신기들; 비디오 플레이어들과 같은 오디오 비주얼 시스템들, 위성 무선 수신기들, 개인휴대단말들(PDA), 셀룰라 전화들, 전화들 등을 포함하는(그러나, 이에 제한되지 않음) 임의의 적절한 오디오 장치에서 구현될 수 있다. 여기에서 제시된 디바이스들, 장치들, 방법들 및 제조물품들에 의하여 처리되고 발생되는 오디오는 음성, 뮤직, 배경 사운드들, 잡음들 등과 같이, 인간의 귀에서 인지가능한 임의의 사운드 등을 포함할 수 있다.

도 1은 오디오 장치에서 출력 오프셋을 감소시키거나 또는 제거시키기 위한 예시적인 장치(100)의 임의의 컴포넌트들을 예시한 개념 블록도이다. 오디오 장치는 바람직하게 사운드를 나타내는 디지털 샘플들을 수신하고 디지털 및 아날로그 회로를 사용하여 디지털 샘플들을 처리하여 사운드 출력을 생성하는 디지털 오디오 장치이다.

장치(100)는 오디오 장치를 통과하는 오디오 신호 경로상의 오디오 신호들을 처리하도록 구성되는 디지털 처리 부분(110) 및 아날로그 처리 부분(130)을 포함한다.

디지털 처리 부분(110)은 디지털적으로 샘플링된 사운드 스트림(예컨대, 디지털화된 오디오 신호)를 수신하도록 구성된 입력(112) 및 디지털 도메인의 디지털 오디오 샘플 스트림을 처리하기 위한 디지털 회로를 포함한다. 디지털 샘플들은 아날로그 오디오 신호의 개별 샘플들을 나타낸다. 장치(100)는 임의의 특정 디지털 오디오 포맷에 제한되지 않는다. 샘플 스트림의 포맷은 장치(100)가 구현되는 오디오 장치에 따르며, 따라서 샘플 스트림은 임의의 환경들에서 펄스 코드 변조(PCM) 샘플들과 같은 생(raw) 오디오 샘플들일 수 있거나 또는 다른 환경들에서 MP3 오디오와 같은 디지털적으로 인코딩 및/또는 압축된 오디오일 수 있다.

디지털 처리 부분(110)은 출력(114) 및 디지털 오디오 스트림을 처리하기 위한 다양한 회로를 더 포함한다. 예컨대, 샘플링된 오디오 스트림은 하나 이상의 횟수로 절단(truncate)되고, 하나 이상의 횟수로 필터링되고, 하나 이상의 횟수로 증폭되며, 하나 이상의 횟수로 업샘플링될 수 있다. 필터링은 저역통과 필터링, 고역통과 필터링, 및/또는 다른 종류들의 필터 기능들에 의하여 특징화되는 필터들에 스트림을 통과시키는 것을 포함할 수 있다. 디지털 도메인에서의 증폭은 프로그램가능 이득 증폭기(PGA: programmalbe gain amplifier)의 사용을 포함할 수 있다.

도 1에 도시된 바와같이, 디지털 처리 부분(110)은 또한 합산기(120)를 포함한다. 합산기(120)는 디지털 오프셋을 오디오 샘플 스트림에 더하도록(add) 구성된다. 디지털 오프셋은 아날로그 처리 부분(130)의 아날로그 컴포넌트들에 의하여 유발되는 추정된 DC 출력 오프셋을 삭제하도록 선택된 디지털 값이다. 합산기(120)는 디지털 오프셋을 수신하기 위한 입력(122) 및 출력(124)을 가진다. 디지털 오프셋은 임의의 환경들에서 디지털 처리 부분(110)의 메모리 또는 다른 블록의 메모리와 같은, 장치(100)의 메모리(125)에 저장된 값일 수 있다. 디지털 오프셋은 미리 결정된 수의 비트들을 포함할 수 있으며, 여기서 비트들의 수는 아날로그 처리 부분에 의하여 오디오 신호에 적용된 이득에 기초한다. 합산기(120)는 디지털 오프셋을 오디오 샘플 스트림에 더하도록 구성된다. 디지털 오프셋은 포지티브(positive) 또는 네거티브(negative)일 수 있으며, 출력 오프셋에 기초한다. 만일 합산기(120) 전방의 샘플링된 오디오 스트림이 아날로그 시간-도메인 파형 S(t)에 대응하며(즉, 아날로그 시간-도메인 파형 S(t)의 디지털 표현이며) 입력(122)에서의 디지털 오프셋이 OFFSET_DC의 아날로그 값에 대응하면, 합산기(120)의 출력(124)에서의 오프셋 디지털 오디오 스트림은 아날로그 오디오 파형 S(t)+OFFSET_DC에 대응할 것이다.

2개 이상의 샘플링된 오디오 스트림은 이러한 방식으로 처리될 수 있다. 예컨대, 2개의 스테레오 채널들은 처리 및 오프셋될 수 있으며, 2개의 채널들의 각각은 상이한 또는 동일한 디지털 오프셋 값을 수신한다.

합산기(120)는 디지털 처리 부분(110)의 전방(front end)에, 즉 입력(112) 근처에 또는 입력(112)에 배치될 수 있다. 합산기(120)는 또한 디지털 처리 부분(110)의 후방(rear end)에, 즉 출력(114) 근처에 또는 출력(114)에 배치될 수 있다. 게다가, 합산기(120)는 디지털 처리 부분(110)의 이들 2개의 맨 가장자리의 지점들사이의 임의의 다른 위치에 배치될 수 있다.

아날로그 처리 부분(130)은 디지털 처리 부분(110)의 출력(114)에 연결되고, 처리된 및 오프셋된 디지털 오디오 스트림을 수신하기 위한 입력(132)을 포함한다. 아날로그 처리 부분(130)은 디지털 도메인의 스트림을 추가적으로 처리하기 위한 디지털 회로를 선택적으로 포함할 수 있다. 아날로그 처리 부분(130)은 또한 오프셋 디지털 오디오 스트림을 아날로그 도메인으로 변환하고, 이를 아날로그 도메인에서 추가로 처리하며, 마지막으로 출력 포트(134)를 통해 아날로그 오디오 신호를 출력하기 위한 회로를 포함한다. 아날로그 처리 부분(130)에서 디지털 처리는 예컨대 0-차 홀드(ZOH: zero order hold) 회로를 사용하여 업샘플링하는 것, 및 시그마 델타 변조기(또한 시그마 델타 잡음 셰이퍼(shaper)로 공지됨)에 스트림을 통과시키는 것을 포함할 수 있다. 아날로그 도메인으로의 변환은 DWA(data weighted averaging) 알고리즘을 적용하고 스트림을 사용하여 디지털-대-아날로그 변환기(DAC)를 구동시킴으로써 수행될 수 있다. 하나 이상의 아날로그 컴포넌트들은 아날로그 처리를 수행한다. 아날로그 컴포넌트는 디지털 값들과 대조적으로 아날로그 정보 신호들을 수신하고 처리하고 및/또는 출력하는 임의의 전자 컴포넌트이다. 아날로그 도메인에서의 처리는 스위칭 커패시터 바이쿼드(biquad) 필터와 같은 저역통과 필터에 스트림(하나 이상의 아날로그 신호들에 의하여 지금 표현되는)을 통과시키는 것을 포함할 수 있다.

출력 포트(134)는 예컨대 당업자에게 공지된 상이한 출력 증폭기들사이에서 스위칭하기 위한 멀티플렉서(도시안됨)에 연결될 수 있다. 상이한 출력 증폭기들은 예컨대 선형 전력 관리 집적회로(PMIC) 전력 증폭기, 선형 출력 전력 증폭기, 헤드폰(HPH) 전력 증폭기 및 이어폰 전력 증폭기를 포함할 수 있다.

아날로그 처리 부분(130)의 아날로그 컴포넌트들에 의하여 오디오 신호 경로에 도입되는 DC 출력 오프셋은 일반적으로 2개의 구성요소 부분들, 즉 규칙적(systematic) DC 오프셋 및 랜덤(random) DC 오프셋으로 분할될 수 있다. 만일 동일한 프로세스로 만들어진 다수의 아날로그 처리 부분들의 전체 DC 오프셋들이 통계적으로 분석되면, 그들은 흔히 유사한 에러 통계를 갖는 경우이지만 정규 분포(normal distribution)를 형성하는 것으로 예상된다. 그러나, 동일한 프로세스에 의하여 만들어지는 아날로그 처리 부분들에서의 DC 오프셋들의 정규 분포는 여기에서 제시된 디바이스들, 장치들, 방법들 및 제조물품들의 요건이 아니다. 다음으로, 특정 아날로그 처리 부분, 예컨대 부분(130)의 규칙적 DC 오프셋은 분포의 평균(mean)으로서 고려될 수 있으며, 랜덤 DC 오프셋은 통계적 평균으로부터의 편차로서 고려될 수 있다. 아날로그 처리 부분들을 만들기 위하여 사용되는 프로세스는 제조 샘플로부터 추정된 평균으로 특징화될 수 있다. 유리하게, 합산기(120)로 입력되는 디지털 오프셋은 아날로그 처리 부분(130)의 규칙적 DC 오프셋을 부정(negate)하도록 세팅될 수 있다. 이러한 방식으로, 아날로그 처리 부분(130)의 출력에서의 실제 오프셋은 감소되거나 또는 제거될 수 있다.

이미 언급된 바와같이, 오디오 경로 장치(100)는 제 2 및 다음 사운드 채널들, 예컨대 우측 및 좌측 스테레오 채널들을 위하여 복제될 수 있다. 더욱이, 디지털 처리 부분(110)은 2개 또는 심지어 더 많은 선택가능한 내부 경로들과 디지털 오디오 샘플 스트림에 디지털 오프셋을 도입하기 위한 합산기들을 가지도록 그 자체적으로 구성가능할 수 있다. 이들 개념들은 도 2에 예시된다.

도 2는 오디오 신호 경로로부터 출력 오프셋을 감소시키거나 또는 제거하도록 구성된 예시적인 오디오 장치(200)의 임의의 컴포넌트들을 예시하는 개념 블록도이다. 오디오 신호 경로는 오디오 재생 능력, 예컨대 MP3 재생 능력을 가진 셀룰라 액세스 단말(예컨대, 셀룰라 전화)과 같은 디지털 오디오 장치에 포함될 수 있는 코더/디코더(코덱)의 수신 경로(201)일 수 있다. 이러한 실시예에서, 수신 경로(201)는 2개의 병렬 스테레오 채널들, 우측 및 좌측 채널을 포함할 수 있다. 좌측 채널에서, 장치는 좌측 디지털 처리 부분(210) 및 좌측 아날로그 처리 부분(230)을 포함한다. 우측 채널에서, 장치는 우측 디지털 처리 부분(260) 및 우측 아날로그 처리 부분(280)을 포함한다.

예시적인 오디오 장치(200)에서, 수신된 좌측 및 우측 오디오 신호들은 바람직하게 PCM 신호들의 스트림이다. 각각의 채널에서, PCM 신호들은 각각 좌측 및 우측 프로그램가능 이득 증폭기들(PGA)(240, 250)에 의하여 디지털 도메인에서 증폭된다. Rx 이득은 16-비트 값일 수 있다.

디지털 처리 부분들(210, 260)의 각각에는 2개의 신호 경로들이 효율적으로 존재할 수 있다. 각각의 디지털 처리 부분(210, 260)은 각각 하드웨어 경로(273, 275)를 포함하며, 각각 펌웨어 경로(277, 279)를 포함한다. 하드웨어 경로들(273, 275)의 디지털 컴포넌트들은 하드웨어 컴포넌트들을 사용하여 구현되는 반면에, 펌웨어 경로들(277, 279)의 컴포넌트들은 소프트웨어 및/또는 펌웨어로 구현된다. 따라서, 펌웨어 경로들(277, 279)의 컴포넌트들은 소프트웨어 프로그래밍 기술들을 통해 프로그램가능하고 변경가능하다.

하드웨어 및 펌웨어 경로들은 선택가능하며, 다시 말해서 디지털화된 오디오 신호는 펌웨어 경로들(277, 279)을 통해 또는 대안적으로 하드웨어 경로들(273, 275)을 통해 전송될 수 있다. 스위치들(246, 248, 256, 258)과 같은 선택기는 각각의 하드웨어 및 펌웨어 경로들(273, 275, 277, 279)의 선택을 가능하게 한다. 스위치들(246, 256)은 디-멀티플렉서들일 수 있으며, 스위치들(248, 258)은 멀티플렉서들일 수 있으며, 이들은 모두 오디오 장치(200)의 동작을 제어하도록 구성된 상태 머신 또는 프로세서의 제어하에 있다. 대안적으로, 하드웨어 및 펌웨어 경로들(273, 275, 277, 279)의 입력들 및 출력들은 스위치들(246, 248, 256, 258)의 기능들을 달성하기 위하여 프로세서/상태 머신에 의하여 판독가능/기록가능한 메모리 매핑된 레지스터들 또는 메모리 위치들일 수 있다. 하드웨어 및 펌웨어 경로들을 모두 가진 장점은 디지털 처리 부분들(210, 260)이 상이한 오디오 코덱 알고리즘들 및 방식들을 조절하기 위하여 용이하게 구성가능 및 업데이트가능하다는(적어도 펌웨어 경로들(277, 279)이라는) 점이다.

좌측 채널 디지털 처리 부분(210)에 집중하면, 제 1 좌측 합산기(220)는 절단기들(truncator)(216, 2187), 및 저역통과(LP) 유한 임펄스 응답(FIR) 필터(217)를 포함하는 펌웨어 경로(277)의 끝에 또는 이 끝 근처에 배치된다. 제 2 좌측 합산기는 하드웨어 경로(273)의 시작부분에 또는 이 시작부분 근처에 배치된다. 디지털 처리 부분(210)의 하드웨어 경로(273)는 절단기들(226, 228) 및 LP FIR 필터(227)를 포함한다. 특정 실시예에서, LP FIR(217) 및 LP FIR(227)은 각각 225개의 탭들(tap)을 가질 수 있다. 절단기들(216, 218, 226, 228)은 각각 주어진 수의 유효 비트들까지 디지털 샘플을 절단하여 최하위 비트들을 폐기(discard)한다. 도시된 예에서, 절단기들(216, 226)은 샘플들의 16개의 최하위 비트들을 폐기하며, 절단기들(218, 228)은 샘플들의 13개의 최하위 비트들을 폐기한다.

제 1 및 제 2 좌측 합산기들(220, 225)은 각각 오디오 샘플들에 디지털 오프셋을 더한다. 디지털 오프셋은 메모리(242)에 저장되며, 아날로그 처리 부분(230)에 의하여 오디오 신호에 도입되는 DC 출력 오프셋을 나타내는 PCM 값일 수 있다. 각각의 경로(273, 277)의 디지털 오프셋은 동일한 값 또는 상이한 값들을 가질 수 있다. 도 1의 장치와 관련하여 앞서 기술된 바와같이, 디지털 오프셋은 각각의 다운스트림(downstream) 아날로그 처리 부분(230)의 아날로그 컴포넌트들에 의하여 유발되는 출력 오프셋을 보상한다.

좌측 채널 디지털 처리 부분(210)의 출력은 좌측 채널 아날로그 처리 부분(230)의 입력(232)에 연결된다. 아날로그 처리 부분(230)은 0-차 홀드 회로(zero order hold circuit)(235), 시그마 델타 변조기(236), 디지털-대-아날로그 변환기(DAC)(237)와 결합된 데이터 가중 평균화 알고리즘, 및 스위칭 커패시터 바이쿼드(biquad) 저역통과 필터(238)를 포함한다. ZOH(235) 및 시그마 델타 변조기(236)는 하드웨어로 구현된다는 것에 유의해야 한다. 아날로그 처리 부분(230)의 컴포넌트들, 특히 아날로그 컴포넌트들(237, 238)의 비이상적인 동작 특징들은 오디오 신호에 DC 출력 오프셋을 도입시킨다. 출력 오프셋은 아날로그 처리 부분(230)의 출력에서 검출가능하다.

도 2로부터 알 수 있는 바와같이, 우측 채널 디지털 처리 부분(260) 및 우측 채널 아날로그 처리 부분(280)의 배열들(arrangement) 및 기능들은 각각 좌측 채널 디지털 처리 부분(210) 및 좌측 채널 아날로그 처리 부분(230)의 배열들 및 기능들과 동일하거나 또는 유사하다. 우측 채널 디지털 처리 부분(260)은 스위치들(256, 258), 펌웨어 경로(279) 및 하드웨어 경로(275)를 포함한다. 펌웨어 경로(279)는 절단기들(290, 292), LP FIR 필터(291) 및 합산기(293)을 포함하며, 하드웨어 경로(277)는 절단기들(295, 297) 및 LP FIR 필터(296)을 포함하며, 여기서 합산기(294)는 하드웨어 경로(275)의 시작부분에 배치된다.

합산기들(293, 294)은 오디오 샘플들에 디지털 오프셋을 각각 더한다. 디지털 오프셋은 메모리(252)에 저장되며, 우측 채널 아날로그 처리 부분(280)에 의하여 우측 채널 오디오 신호에 도입되는 DC 출력 오프셋을 나타내는 PCM 값일 수 있다. 각각의 경로(275, 279)에 대한 디지털 오프셋은 동일한 값 또는 상이한 값들을 가질 수 있다. 도 1과 관련하여 앞서 기술된 바와같이, 디지털 오프셋은 각각의 다운스트림 아날로그 처리 부분(280)의 아날로그 컴포넌트들에 의하여 유발되는 출력 오프셋을 보상한다.

우측 채널 아날로그 처리 부분(280)은 0-차 홀드 회로(282), 시그마 델타 변조기(284), 디지털-대-아날로그 변환기(DAC)(286)와 결합된 데이터 가중 평균화 알고리즘, 및 스위칭 커패시터 바이쿼드(biquad) 저역통과 필터(288)를 포함한다. 이들 우측 채널 컴포넌트들은 좌측 채널 아날로그 처리 부분(230)의 대응 컴포넌트들과 관련하여 앞서 기술된 것과 동일한 방식을 기능을 한다.

좌측 및 우측 채널 아날로그 처리 부분들(230, 280)의 아날로그 오디오 신호 출력들은 각각 디-멀티플렉서들(DEMUX)(244, 254)에 제공된다. 디-멀티플렉서들(244, 254)은 예컨대 좌측 및 우측 라인 PMIC 증폭기들(268, 274), 라인 출력 전력 증폭기들(266, 272) 및 헤드폰(HPH) 전력 증폭기들(264, 270)을 포함하는 상이한 오디오 전력 증폭기에 각각 좌측 및 우측 아날로그 오디오 신호들을 선택적으로 제공한다. 좌측 채널 디-멀티플렉서(244)는 이어폰 전력 증폭기(262)에 오디오 신호를 제공할 수 있다.

유리하게, 합산기들(220, 225, 293, 294)의 각각은 바람직하게 펌웨어로 구현되며, 수신 경로(201)의 하드웨어 및 펌웨어 구현 컴포넌트들사이의 인터페이스에 배치된다. 이러한 방식에서, 오디오 장치(200)의 기존 컴포넌트들에 대한 하드웨어 변경들은 여기에서 제시된 출력 오프셋 감소 기술을 구현할때 감소될 수 있다.

디지털 오프셋들은 좌측 및 우측 채널들 사이의 값에 있어서 동일하거나 또는 상이할 수 있다.

도 3은 출력 오프셋에 의하여 유발되는 바람직하지 않은 가청 아티팩트들을 억제하기 위하여 오디오 신호를 처리하기 위한 예시적인 방법(300)을 예시한 프로세스 다이어그램이다. 단계(310)에서, 디지털화된 오디오 스트림은 도 1 및 도 2의 엘리먼트들(110, 210, 또는 260)중 하나와 같이 디지털화된 오디오 스트림을 처리하도록 구성된 디지털 처리 부분에서 수신된다. 디지털화된 오디오 스트림은 입력 아날로그 오디오 스트림에 대응한다.

단계(315)에서, 디지털 처리 부분은 또한 디지털화된 오디오 스트림에 적용될 디지털 오프셋을 수신한다(또는 판독한다). 단계(320)에서, 디지털 처리 부분은 업샘플링 및/또는 필터링과 같은 다양한 처리 기능들을 디지털화된 오디오 스트림에 대하여 수행할 수 있다. 디지털 처리 부분은 또한 디지털 처리 부분의 출력에서 처리된 디지털화된 오디오 스트림이 오프셋 및 처리된 아날로그 오디오 스트림에 대응하도록 디지털화된 오디오 스트림에 디지털 오프셋을 더한다. 이는 단계(325)에 수행된다. 디지털 처리 부분의 출력에서 오프셋 및 처리된 오디오 스트림은 입력 아날로그 오디오 스트림의 처리된 및 오프셋된 버전이다. 다음으로, 오프셋 및 처리된 오디오 스트림은 단계(330)에서 아날로그 처리 부분에 전송된다. 오프셋 및 처리된 오디오 스트림은 각각 단계(335, 340)에서 아날로그 처리 부분내에 포함된 디지털 회로에 의하여 디지털 도메인에서 추가로 처리된후 아날로그 스트림으로 변환될 수 있다. 단계(345)에서, 아날로그 신호는 아날로그 처리 부분내에 포함된 하나 이상의 아날로그 컴포넌트들에 의하여 아날로그 도메인에서 추가로 처리될 수 있다. 예컨대, 아날로그 신호는 필터링될 수 있다. 단계(350)에서, 아날로그 신호는 헤드폰, 이어폰, 스피커 및 유사한 장치들을 구동시키기 위하여 아날로그 출력에 제공될 수 있다.

비록 도 3의 방법의 단계들이 순차적으로 기술되었을지라도, 이들 단계들의 일부는 병렬로, 파이프라인 방식으로 또는 다른 방식으로 수행될 수 있다. 명시적으로 표시한 경우, 그렇치 않다면 당업자에게 명백한 바와같이 본래부터 요구되거나 또는 문맥으로부터 명백한 경우를 제외하고, 상세한 설명이 단계들 및 결정들을 리스트한 것 그리고 도 3이 단계들 및 결정들을 도시한 것과 동일한 순서로 단계들 및 결정들이 수행되는 특정 요건이 존재하지 않는다.

규칙적 출력 오프셋을 삭제하는데 디지털 오프셋을 적용하면 출력 오프셋은 사용자에게 눈에 띄지 않게 일정 기간동안 느리게 단계적으로 제거될 수 있다. 유사하게, 디지털 오프셋은 장비를 턴-오프하기전에, 또는 장비의 모드를 스위칭하기전에, 예컨대 전화 및 플레이어 기능들사이 또는 상이한 셀룰라 시스템들사이에서 스위칭할때 느리게 도입될 수 있다. 느린 단계적 제거 및 디지털 오프셋의 도입은 일부 변형례들로 수행될 수 있다. 예컨대, 디지털 오프셋은 10 내지 100 ms의 기간에 걸쳐 선형적으로 도입되고 단계적으로 제거될 수 있다. 그러나, 시스템 관점에서는 상태를 변화시키거나 또는 오디오 장치를 턴-오프시키기 전에 대기할 필요성이 존재하지 않도록 디지털 오프셋이 모든 동작시간 또는 대부분의 동작 시간에 적용되는 것이 바람직할 수 있다. 예컨대, 상태들을 스위칭하는 것 사이에 100 ms 정도의 대기 시간은 사용자에게 눈에 띄어 사용자를 불쾌하게 할 수 있다. 따라서, 일부 변형례들에서, 디지털 오프셋은 모든 사운드 동작시간 또는 실질적으로 모든 사운드 동작시간에 적용된다.

접지-기준 캡리스 모드에서 동작하는 오디오 장치들에서, 전력 소비는 이러한 오디오 장치들의 헤드셋들 또는 스피커들을 통해 감소된 또는 제거된 DC 누설 때문에 디지털 오프셋의 적용에 의하여 감소된다. 이는 디지털 오프셋을 단계적으로 제거하지 않기 위한 또 다른 이유이다. 여기에 기술된 실시예들의 각각은 특히 접지-기준 캡리스 동작 모드를 지원하기 위하여 구현될 수 있다. 접지-기준 캡리스 오디오 출력 장치들은 당업자에게 공지되어 있다.

도 4는 오디오 신호 경로(401a, 401b)로부터 출력 오프셋을 감소시키거나 또는 제거하도록 구성된 또 다른 예시적인 오디오 장치(400)의 임의의 컴포넌트들을 예시한 개념 블록도이다. 오디오 장치(400)는 디지털 처리 부분에 아날로그 처리 부분의 출력 오프셋을 제공하기 위한 하나 이상의 피드백 경로들(403)을 포함한다. 피드백 경로(403)는 출력 오프셋의 통계적으로 결정된 추정에 기초하는 정적 디지털 오프셋을 가지는 것보다 오히려 출력 오프셋이 측정되어 대응하는 디지털 오프셋이 개별 오디오 장치에서 동적으로 업데이트되도록 한다. 디지털 오프셋은 측정된 출력 오프셋에 기초하여 주기적으로 계산되어 업데이트될 수 있다. 예컨대, 파워-업시에, 모드 변화시에 및/또는 미리 결정된 간격들에서, 피드백 경로(403)는 아날로그 부분 출력에서 DC 출력 오프셋을 측정하고 디지털 오프셋을 업데이트하기 위하여 사용될 수 있다. 따라서, 피드백 경로(403)는 출력 오프셋의 더 정확한 억제를 가능하게 할 수 있다.

오디오 신호 경로(401a, 401b)는 오디오 재생 능력, 예컨대 MP3 재생 능력을 가진 셀룰라 액세스 단말(예컨대, 셀룰라 전화)과 같은 디지털 오디오 장치에 포함될 수 있는 코덱의 수신 경로일 수 있다. 수신 경로는 2개의 병렬 스테레오 채널 경로들, 즉 우측(401b) 및 좌측(401a)을 포함한다. 수신된 좌측 및 우측 오디오 신호들은 바람직하게 PCM 신호들의 스트림들이다. 좌측 채널 경로에서, 오디오 장치(400)는 좌측 채널 합산기(406), 디지털-대-아날로그 변환기(DAC)(408), 아날로그 저역통과 필터(LFP)(410), 좌측 HPH 증폭기(Amp)(412), 좌측 출력 오프셋 레지스터(414), 및 좌측 평균 출력 오프셋 버퍼(416)를 포함하는 좌측 채널 처리 부분(402)을 포함한다. 우측 채널 경로에서, 오디오 장치(400)는 우측 채널 합산기(430), DAC(432), 아날로그 LFP(434), 우측 HPH 증폭기(Amp)(436), 우측 출력 오프셋 레지스터(438), 및 우측 평균 출력 오프셋 버퍼(440)를 포함하는 우측 채널 처리 부분(404)을 포함한다. 우측 및 좌측 채널 경로들은 도 1 및 도 2와 관련하여 앞서 논의한 것과 같은 추가 디지털 및/또는 아날로그 컴포넌트들을 포함할 수 있다.

좌측 및 우측 채널 합산기들(406, 430)은 각각 도 2에 도시된 합산기들(220, 225, 293, 294)과 관련하여 앞서 기술된 것과 동일한 방식으로 기능을 하며 구현될 수 있다.

도 4에 도시된 예시적인 피드백 경로(403)는 MUX(420), amp(422), 엘리어싱 방지 필터(424), 아날로그-대-디지털 변환기(ADC)(426), 및 디-멀티플렉서(DEMUX)(428)를 포함한다. 피드백 경로(403)는 코덱을 통한 전송(Tx) 경로와 컴포넌트들을 공유하거나 또는 전송(Tx) 경로의 부분일 수 있다.

상태 머신(418)은 피드백 경로(403)의 동작, 출력 오프셋의 측정 및 처리, 및 디지털 오프셋의 결정을 제어한다. 상태 머신(418)은 하드웨어 및/또는 소프트웨어 기술의 임의의 적절한 조합을 사용하여 구현될 수 있다. 바람직하게, 상태 머신(418)은 프로세서상에서 실행되는 소프트웨어/펌웨어로 구현된다.

입력으로서, 피드백 경로(403)는 라인(407a)상의 좌측 채널 출력 오프셋, 라인(407b)상의 우측 채널 출력 오프셋, 또는 마이크로폰으로부터의 입력과 같은 Tx 아날로그 오디오 입력 중 하나를 MUX(420)를 통해 선택적으로 수신할 수 있다. 피드백 경로(403)의 출력은 DEMUX(428)을 통해 좌측 평균 출력 오프셋 버퍼(416), 오디오 Tx 경로, 또는 우측 평균 출력 오프셋 버퍼(440)에 선택적으로 제공될 수 있다. MUX(420) 및 DEMUX(428)은 인에이블 신호들(인에이블 L/R)을 통해 상태 머신 머신(418)에 의하여 제어된다.

(각각 인에이블_R_PA 및 인에이블_L_PA 신호들을 사용하여) 우측 및 좌측 헤드폰 amp들(436, 412)을 인에이블하기전에, 상태 머신(418)은 1) MUX(420), amp(422), 엘리어싱 방지 필터(424), ADC(426), 및 DEMUX(428)을 통해 좌측 평균 출력 오프셋 버퍼(416)에 라인(407a)상의 좌측 채널 아날로그 LPF 출력을 라우팅하도록 MUX(420) 및 DEMUX(428)을 세팅하고, 2) 좌측 채널 출력 오프셋이 피드백 경로(403)를 통해 전파하도록 미리 결정된 기간(예컨대, 10 밀리초)을 대기하며; 3) ADC(426)의 출력에서 측정된 출력 오프셋 값을 좌측 평균 출력 오프셋 버퍼(416)에 래치(latch)하며, 4) 미리 결정된 수의 출력 오프셋 샘플들 또는 일정 기간에 걸쳐 DC 출력 오프셋 값을 평균화하며(average), 5) 최종적으로 계산되어 버퍼(416)에 배치되는 평균 출력 오프셋 값으로 좌측 출력 오프셋 레지스터(414)를 세팅한다.

라인(407b)상에서 측정되는 우측 채널 출력 오프셋을 사용하여 우측 채널에 대하여 앞의 단계들 1-5가 반복되며, 따라서 우측 디지털 오프셋 레지스터(438)에 우측 채널 평균 출력 오프셋 값이 로드된다. 좌측 및 우측 출력 오프셋 레지스터들(414, 438) 모두를 로드한후에, 상태 머신(418)은 좌측 및 우측 채널들상의 오프셋 오디오 신호들이 각각의 아날로그 LPF들(410, 434)의 출력들로 전파하도록 하기 위하여 미리 결정된 기간을 대기한다. 다음으로, 상태 머신(418)은 오디오 입력(예컨대, 마이크로폰 입력)이 피드백 경로 컴포넌트들을 통해 Tx 경로로 흐르도록 MUX(420) 및 DEMUX(428)을 세팅한다. 다음으로, 상태 머신(418)은 좌측 및 우측 HPH amp들(412, 436)이 각각의 헤드폰들(442, 444)에 오프셋 오디오 신호들을 제공하도록 한다.

디지털 오프셋은 아날로그 컴포넌트들에 의하여 오디오 신호에 대한 변경들 보상하기 위하여 상태 머신(418)에 의하여 조절될 수 있다. 예컨대, 디지털 오프셋은 미리 결정된 수의 비트들을 포함할 수 있으며, 여기서 비트들의 수는 아날로그 컴포넌트들에 의하여 오디오 신호에 적용되는 이득에 기초한다.

비록 2개의 채널 오디오 장치와 관련하여 앞서 기술되었을지라도, 측정된 출력 오프셋을 피드백하기 위한 기술은 단일 오디오 채널 장치에 적용될 수 있다.

앞서 기술된 장치(100), 오디오 장치들(200, 400), 및 방법(300)은 AT, 가입자국, 사용자 장비, UE, 이동 단말, MT 또는 셀룰라 통신 장치로서 지칭될 수 있으며, 이동하거나 또는 정지해 있을 수 있으며 하나 이상의 베이스 트랜시버 국들과 통신할 수 있는 액세스 단말에 각각 포함될 수 있다. 액세스 단말은 퍼스널 컴퓨터(PC) 카드, 외부 또는 내부 모뎀, 무선 전화 및 무선 통신 능력을 가진 개인휴대단말(PDA)을 포함하는 (그러나, 이에 제한되지 않음) 다수의 타입들의 장치들의 일부일 수 있다. 액세스 단말은 하나 이상의 베이스 트랜시버 국들을 통해 무선 네트워크 제어기로 데이터 패킷들을 전송하거나 또는 무선 네트워크 제어기로부터 데이터 패킷들을 수신한다.

일부 셀룰라 액세스 단말들은 상이한 종류들의 통신 네트워크들, 예컨대, CDMA 네트워크들 및 GSM(Global System for Mobile communications) 네트워크들과 통신할 수 있다. 일부 액세스 단말들은 또한 오디오 재생과 같은 추가 오디오-관련 능력을 제공할 수 있다.

CDMA 시스템은 (1) "듀얼-모드 광대역 스펙트럼 확산 셀룰라 시스템을 위한 TIA/EIA-95 이동국-기지국 호환성 표준(향상된 리비전들(revision) A 및 B를 가진 이러한 표준은 "IS-95 표준"으로서 지칭될 수 있다), (2) 듀얼-모드 광대역 스펙트럼 확산 셀룰라 이동국을 위한 TIA/EIA-98-C 권고 최소 표준("IS-98 표준"), (3) "3세대 파트너십 프로젝트(3GPP)"라는 명칭을 가진 컨소시엄에 의하여 후원되고 "W-CDMA 표준"으로서 공지된 문헌들의 세트에서 구현되는 표준, (4) "3세대 파트너십 프로젝트 2(3GPP2)라는 명칭을 가진 컨소시엄에 의하여 지원되고, cdma2000 스펙트럼 확산 시스템들을 위한 TR-45.5 물리계층 표준", cdma2000 스펙트럼 확산 시스템들을 위한 C.S0005-A 상위계층 (계층 3) 시그널링 표준" 및 "TIA/EIA/IS-856 cdma2000 고레이트 패킷 데이터 에어 인터페이스 규격(총칭으로 "cdma2000 표준")을 포함하는 문헌들의 세트에서 구현되는 표준, 및 (5) 1xEV-DO 표준 및 (6) 임의의 다른 표준들과 같은 하나 이상의 CDMA 표준들을 지원하도록 설계될 수 있다.

여기에서 제시된 다양한 방법들, 장치들, 컴포넌트들, 기능들, 상태 머신들, 디바이스들 및 회로들은 하드웨어, 소프트웨어, 펌웨어 또는 이들의 임의의 적절한 조합으로 구현될 수 있다. 예컨대, 여기에서 제시된 방법들, 장치들, 컴포넌트들, 기능들, 상태 머신들, 디바이스들 및 회로들은 적어도 부분적으로 하나 이상의 범용 프로세서들, 디지털 신호 프로세서들(DSP), 주문형 집적회로들(ASIC), 필드 프로그램가능 게이트 어레이들(FPGA), 지적 재산권(IP) 코어들 또는 다른 프로그램가능 논리 디바이스들, 개별 게이트들 또는 트랜지스터 로직, 개별 하드웨어 컴포넌트들, 또는 여기에 기술된 기능들을 수행하도록 설계된 것들의 임의의 조합으로 구현될 수 있다. 범용 프로세서는 마이크로 프로세서 일 수 있지만; 대안적으로, 이러한 프로세서는 임의의 기존 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수 있다. 프로세서는 또한 예컨대 DSP 및 마이크로프로세서, 다수의 마이크로프로세서들, DSP 코어와 결합된 하나 이상의 마이크로프로세서들, 또는 임의의 다른 이러한 구성들의 조합과 같이 계산 장치들의 조합으로서 구현될 수 있다.

여기에서 제시된 기능들, 상태 머신들, 컴포넌트들 및 방법들은 만일 소프트웨어로 구현되는 경우에 컴퓨터-판독가능 매체상의 하나 이상의 명령들 또는 코어로서 저장되거나 또는 전송될 수 있다. 컴퓨터-판독가능 매체는 컴퓨터 저장 매체 및 한 장소에서 다른 장소로 컴퓨터 프로그램 전송을 용이하게 하는 임의의 매체를 포함하는 통신 매체 양자를 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체일 수 있다. 비한정적인 예시로서, 이러한 컴퓨터 판독가능 매체는 RAM; ROM; EEPROM; CD-ROM; 또는 다른 광학 디스크 스토리지, 마그네틱 디스크 스토리지 또는 다른 마그네틱 스토리지 장치들, 또는 명령들 또는 데이터 구조들의 형태로 원하는 프로그램을 운반 또는 저장하는데 이용될 수 있고 컴퓨터 프로세서에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 컴퓨터 판독가능 매체에 임의의 전송 매체 및 접속이 적절히 정의된다. 예컨대, 소프트웨어가 웹사이트, 서버 또는 동축 케이블, 광섬유 케이블, 연선(twisted pair), DSL(digital subscriber line), 또는 적외선, 고주파(radio), 및 마이크로웨이브와 같은 무선 기술들을 이용한 다른 원격 소스로부터 송신되는 경우, 동축 케이블, 광섬유 케이블, 연선(twisted pair), DSL, 또는 적외선, 고주파(radio), 및 마이크로웨이브와 같은 무선 기술들은 매체의 정의에 포함된다. 여기서 사용되는 디스크(disk) 또는 디스크(disc)는 컴팩트 디스크(CD), 레이져 디스크, 광 디스크, DVD(digital versatile disc), 플로피 디스크 및 블루-레이(blu-ray) 디스크를 포함하며, 여기서 "디스크들(disks)"은 대개 데이터를 자성적으로 재생하며, "디스크들(discs)"은 데이터를 레이저로 광학적으로 재생한다. 이들의 조합들이 컴퓨터 판독가능 매체의 범주에 또한 포함된다.

제시된 실시예들에 대한 앞의 설명은 당업자가 첨부된 청구항들에 의하여 한정되는 것들을 이용하거나 또는 실시할 수 있도록 제공된다. 이하의 청구항들은 개시된 실시예들에 제한되는 것으로 의도되지 않는다. 다른 실시예들 및 수정들이 이들 개시들에 의하여 당업자에 의하여 용이하게 이루어질 수 있다. 따라서, 이하의 청구항들은 앞의 상세한 설명 및 첨부 도면들과 관련하여 고려할때 이러한 실시예들 및 수정들 모드를 포함하는 것으로 의도된다.

Claims

장치의 출력 오프셋을 억제(suppress)하기 위한 장치로서,
펌웨어 경로 및 하드웨어 경로상의 디지털화된 오디오 신호에 디지털 오프셋을 더하도록(add) 구성된 디지털 처리 부분을 포함하며;
상기 경로들 중 하나는 상기 디지털화된 오디오 신호를 처리하기 위하여 선택되며;
상기 디지털 오프셋은 상기 디지털화된 오디오 신호에 응답하여 아날로그 오디오 신호를 생성하도록 구성된 하나 이상의 아날로그 컴포넌트들에 의하여 상기 아날로그 오디오 신호에 도입되는(introduced) 출력 오프셋에 기초하는,
장치의 출력 오프셋을 억제하기 위한 장치.
제 1항에 있어서, 상기 디지털 처리 부분은 상기 디지털화된 오디오 신호에 상기 디지털 오프셋을 더하도록 구성된 합산기를 포함하는, 장치의 출력 오프셋을 억제하기 위한 장치.
제 2항에 있어서, 상기 디지털 처리 부분은 하나 이상의 디지털 처리 컴포넌트들을 포함하며,
상기 합산기는 상기 디지털 처리 컴포넌트들의 출력을 수신하도록 구성되는, 장치의 출력 오프셋을 억제하기 위한 장치.
제 3항에 있어서, 상기 디지털 처리 컴포넌트들은,
제 1 절단기(truncator);
상기 제 1 절단기로부터의 출력을 수신하도록 구성된 저역통과 필터; 및
상기 저역통과 필터로부터의 출력을 수신하도록 구성된 제 2 절단기를 포함하는, 장치의 출력 오프셋을 억제하기 위한 장치.
제 2항에 있어서, 상기 디지털 처리 부분은 상기 합산기의 출력을 수신하도록 구성된 하나 이상의 디지털 처리 컴포넌트들을 포함하는, 장치의 출력 오프셋을 억제하기 위한 장치.
제 5항에 있어서, 상기 디지털 처리 컴포넌트들은,
제 1 절단기;
상기 제 1 절단기로부터의 출력을 수신하도록 구성된 저역통과 필터; 및
상기 저역통과 필터로부터의 출력을 수신하도록 구성된 제 2 절단기를 포함하는, 장치의 출력 오프셋을 억제하기 위한 장치.
제 1항에 있어서, 상기 디지털 오프셋은 상기 출력 오프셋의 네거티브(negative)에 대응하는, 장치의 출력 오프셋을 억제하기 위한 장치.
제 1항에 있어서, 상기 출력 오프셋은 미리 결정된 규칙적(systematic) DC 오프셋인, 장치의 출력 오프셋을 억제하기 위한 장치.
제 1항에 있어서, 상기 디지털 처리 부분에 상기 출력 오프셋을 제공하도록 구성된 피드백 경로를 더 포함하는, 장치의 출력 오프셋을 억제하기 위한 장치.
제 9항에 있어서, 상기 피드백 경로내에 포함되고 상기 출력 오프셋을 디지털 값으로 변환시키도록 구성된 아날로그-대-디지털 변환기(ADC)를 더 포함하는, 장치의 출력 오프셋을 억제하기 위한 장치.
제 1항에 있어서, 상기 장치의 초기화시에 상기 출력 오프셋을 결정하도록 구성된 오프셋 측정 부분을 더 포함하는, 장치의 출력 오프셋을 억제하기 위한 장치.
제 1항에 있어서, 상기 디지털 처리 부분은 상기 디지털화된 오디오 신호를 처리하기 위한, 상기 하드웨어 경로 또는 상기 펌웨어 경로 중 하나의 경로 선택을 수행하도록 구성된 선택기를 포함하는, 장치의 출력 오프셋을 억제하기 위한 장치.
제 1항에 있어서, 상기 아날로그 컴포넌트들을 포함하는 아날로그 처리 부분을 더 포함하는, 장치의 출력 오프셋을 억제하기 위한 장치.
제 13항에 있어서, 상기 아날로그 처리 부분은,
0-차 홀드 회로(zero-order hold circuit);
상기 0-차 홀드 회로로부터의 출력을 수신하도록 구성된 시그마-델타(sigma-delta) 변조기;
상기 시그마-델타 변조기로부터의 출력을 수신하도록 구성된 디지털-대-아날로그 변환기(DAC); 및
상기 DAC로부터의 출력을 수신하도록 구성된 저역통과 필터를 포함하는, 장치의 출력 오프셋을 억제하기 위한 장치.
제 13항에 있어서, 상기 아날로그 처리 부분으로부터의 상기 오디오 신호를 수신하도록 구성된 오디오 증폭기를 더 포함하는, 장치의 출력 오프셋을 억제하기 위한 장치.
제 13항에 있어서, 상기 아날로그 처리 부분으로부터의 상기 오디오 신호 출력을 수신하도록 구성된 멀티플렉서; 및
상기 멀티플렉서로부터의 상기 오디오 신호를 선택적으로 수신하도록 구성된 다수의 오디오 증폭기들을 더 포함하는, 장치의 출력 오프셋을 억제하기 위한 장치.
제 1항에 있어서, 상기 디지털화된 오디오 신호를 증폭시키도록 구성된 프로그램가능한 이득 증폭기(PGA)를 더 포함하는, 장치의 출력 오프셋을 억제하기 위한 장치.
장치의 출력 오프셋을 억제하기 위한 방법으로서,
디지털화된 오디오 신호가 하나 이상의 아날로그 컴포넌트들에 의하여 수신되기 전에 상기 디지털화된 오디오 신호에 디지털 오프셋을 더하는 단계 ― 상기 디지털 오프셋은 상기 아날로그 컴포넌트들에 의하여 아날로그 오디오 신호에 도입되는 출력 오프셋에 기초함 ―; 및
상기 디지털화된 오디오 신호를 처리하기 위한, 디지털 처리 부분내의 펌웨어 경로 또는 하드웨어 경로 중 하나를 선택하는 단계를 포함하는,
장치의 출력 오프셋을 억제하기 위한 방법.
제 18항에 있어서, 상기 디지털 오프셋은 상기 출력 오프셋의 네거티브에 대응하는, 장치의 출력 오프셋을 억제하기 위한 방법.
제 18항에 있어서, 상기 출력 오프셋은 미리 결정된 규칙적(systematic) DC 오프셋인, 장치의 출력 오프셋을 억제하기 위한 방법.
제 18항에 있어서, 상기 아날로그 컴포넌트들의 초기화시에 상기 출력 오프셋을 측정하는 단계; 및
상기 디지털 오프셋으로 상기 출력 오프셋을 변환시키는 단계를 더 포함하는, 장치의 출력 오프셋을 억제하기 위한 방법.
삭제
제 18항에 있어서, 상기 디지털 오프셋은 미리 결정된 수의 비트들을 포함하며, 상기 미리 결정된 수의 비트들은 상기 아날로그 컴포넌트들에 의하여 상기 오디오 신호에 적용되는 이득에 기초하는, 장치의 출력 오프셋을 억제하기 위한 방법.
장치의 출력 오프셋을 억제하기 위한 장치로서,
디지털 오프셋을 저장하기 위한 수단 ― 상기 디지털 오프셋은 하나 이상의 아날로그 컴포넌트들에 의하여 오디오 신호에 도입되는 출력 오프셋에 기초함 ―;
디지털화된 오디오 신호가 상기 아날로그 컴포넌트들에 의하여 수신되기 전에 상기 디지털화된 오디오 신호에 상기 디지털 오프셋을 더하기 위한 수단; 및
상기 디지털화된 오디오 신호를 처리하기 위한, 디지털 처리 부분내의 펌웨어 경로 또는 하드웨어 경로 중 하나를 선택하기 위한 수단을 포함하는,
장치의 출력 오프셋을 억제하기 위한 장치.
제 24항에 있어서, 상기 디지털 오프셋은 상기 출력 오프셋의 네거티브에 대응하는, 장치의 출력 오프셋을 억제하기 위한 장치.
제 24항에 있어서, 상기 아날로그 컴포넌트들의 초기화시에 상기 출력 오프셋을 측정하기 위한 수단; 및
상기 출력 오프셋을 상기 디지털 오프셋으로 변환시키기 위한 수단을 더 포함하는, 장치.
제 26항에 있어서, 상기 저장 수단에 상기 출력 오프셋을 제공하기 위한 피드백 수단을 더 포함하는, 장치.
삭제
장치의 출력 오프셋을 억제하기 위하여 하나 이상의 프로세서들에 의하여 실행가능한 명령들의 세트를 포함하는 컴퓨터-판독가능 매체로서,
디지털 오프셋을 저장하기 위한 코드 ― 상기 디지털 오프셋은 하나 이상의 아날로그 컴포넌트들에 의하여 오디오 신호에 도입되는 출력 오프셋에 기초함 ―;
디지털화된 오디오 신호가 상기 아날로그 컴포넌트들에 의하여 수신되기 전에 상기 디지털화된 오디오 신호에 상기 디지털 오프셋을 더하기 위한 코드; 및
상기 디지털화된 오디오 신호를 처리하기 위한, 디지털 처리 부분내의 펌웨어 경로 또는 하드웨어 경로 중 하나를 선택하기 위한 코드를 포함하는,
컴퓨터-판독가능 매체.
제 29항에 있어서, 상기 디지털 오프셋은 상기 출력 오프셋의 네거티브에 대응하는, 컴퓨터-판독가능 매체.
제 29항에 있어서, 상기 아날로그 컴포넌트들의 초기화시에 상기 출력 오프셋을 측정하기 위한 코드; 및
상기 출력 오프셋을 상기 디지털 오프셋으로 변환시키기 위한 코드를 더 포함하는, 컴퓨터-판독가능 매체.
삭제
과도적 가청 아티팩트들(transient audible artifact)을 억제하기 위한 장치로서,
펌웨어 경로 및 하드웨어 경로상의 디지털화된 오디오 신호에 디지털 오프셋을 더하도록 구성된 디지털 회로 ― 상기 경로들 중 하나는 상기 디지털화된 오디오 신호를 처리하기 위하여 선택됨 ―; 및
상기 디지털 회로부터의 상기 디지털화된 오디오 신호를 수신하고, 아날로그 오디오 신호를 생성하기 위하여 상기 디지털화된 오디오 신호를 처리하도록 구성된 아날로그 회로를 포함하며;
상기 디지털 오프셋은 상기 아날로그 회로에 의하여 상기 아날로그 오디오 신호에 도입되는 출력 오프셋에 기초하는,
과도적 가청 아티팩트들을 억제하기 위한 장치.
제 33항에 있어서, 상기 디지털 오프셋은 상기 출력 오프셋의 네거티브에 대응하는, 과도적 가청 아티팩트들을 억제하기 위한 장치.
제 33항에 있어서, 상기 디지털 회로는 상기 디지털화된 오디오 신호를 처리하기 위한, 상기 하드웨어 경로 또는 상기 펌웨어 경로 중 하나의 경로 선택을 수행하도록 구성된 선택기를 포함하는, 과도적 가청 아티팩트들을 억제하기 위한 장치.
제 33항에 있어서, 상기 디지털 회로에 상기 출력 오프셋을 제공하도록 구성된, 상기 아날로그 회로로부터 상기 디지털 회로로의 피드백 경로를 더 포함하는, 과도적 가청 아티팩트들을 억제하기 위한 장치.
제 36항에 있어서, 상기 피드백 경로내에 포함되고, 상기 출력 오프셋을 디지털 값으로 변환시키도록 구성된 아날로그-대-디지털 변환기(ADC)를 더 포함하는, 과도적 가청 아티팩트들을 억제하기 위한 장치.
제 33항에 있어서, 상기 아날로그 회로로부터의 상기 오디오 신호 출력을 수신하도록 구성된 멀티플렉서; 및
상기 멀티플렉서로부터의 상기 오디오 신호를 선택적으로 수신하도록 구성된 다수의 오디오 증폭기들을 더 포함하는, 과도적 가청 아티팩트들을 억제하기 위한 장치.
장치의 출력 오프셋을 억제하기 위한 장치로서,
펌웨어 경로 및 하드웨어 경로상의 제 1 디지털화된 오디오 신호에 제 1 디지털 오프셋을 더하도록 구성된 제 1 디지털 처리 부분 ― 상기 경로들 중 하나는 상기 디지털화된 오디오 신호를 처리하기 위하여 선택되며, 상기 제 1 디지털화된 오디오 신호는 좌측 스테레오 채널에 대응함 ― ;
상기 제 1 디지털 처리 부분으로부터의 상기 제 1 디지털화된 오디오 신호를 수신하고, 아날로그 오디오 신호를 생성하기 위하여 상기 제 1 디지털화된 오디오 신호를 처리하도록 구성된 제 1 아날로그 처리 부분;
펌웨어 경로 및 하드웨어 경로상의 제 2 디지털화된 오디오 신호에 제 2 디지털 오프셋을 더하도록 구성된 제 2 디지털 처리 부분 ― 상기 경로들 중 하나는 상기 디지털화된 오디오 신호를 처리하기 위하여 선택되며, 상기 제 2 디지털화된 오디오 신호는 우측 스테레오 채널에 대응함 ―; 및
상기 제 2 디지털 처리 부분으로부터의 상기 제 2 디지털화된 오디오 신호를 수신하고, 아날로그 오디오 신호를 생성하기 위하여 상기 제 2 디지털화된 오디오 신호를 처리하도록 구성된 제 2 아날로그 처리 부분을 포함하며;
상기 제 1 디지털 오프셋은 상기 제 1 아날로그 처리 부분에 의하여 상기 제 1 아날로그 오디오 신호에 도입되는 제 1 출력 오프셋에 기초하며;
상기 제 2 디지털 오프셋은 상기 제 2 아날로그 처리 부분에 의하여 상기 제 2 아날로그 오디오 신호에 도입되는 제 2 출력 오프셋에 기초하는,
장치의 출력 오프셋을 억제하기 위한 장치.
제 39항에 있어서, 상기 제 1 디지털 오프셋은 상기 제 1 출력 오프셋의 네거티브에 대응하며;
상기 제 2 디지털 오프셋은 상기 제 2 출력 오프셋의 네거티브에 대응하는, 장치의 출력 오프셋을 억제하기 위한 장치.