KR101139496B1 - 반도체 저장장치 및 그 형성방법 - Google Patents

Abstract

본 발명은 반도체 저장 장치 및 그 형성방법에 관한 것으로, 더욱 상세하게는 복수의 휘발성 반도체 메모리가 구비된 복수의 메모리 디스크를 포함하는 메모리 디스크부, 상기 메모리 디스크부와 호스트 사이를 인터페이스하는 호스트 인터페이스부, 및 상기 호스트 인터페이스부와 메모리 디스크부 사이의 데이터 송/수신 속도를 제어하기 위해 호스트 인터페이스부와 상기 메모리 디스크부 사이에 송/수신되는 데이터 신호의 동기를 조절하는 제어부를 포함하여 구성하는 반도체 저장 장치 및 그 형성방법에 관한 것이다.
따라서, 본 발명은 호스트를 위한 저속 데이터 처리속도를 지원할 수 있고 동시에 메모리 디스크부를 위한 고속 데이터 처리 속도를 지원할 수 있으므로, 기존의 인터페이스 환경에서 고속 데이터 처리 속도가 가능하도록 메모리 디스크의 성능이 충분히 활용될 수 있는 이점이 있다.

Description

반도체 저장장치 및 그 형성방법{SEMICONDUTOR STORAGE DEVICE}

본 발명은 SAS(Serial Attached Small computer system interface)/SATA(Serial Advanced technology Attachment) 반도체 저장장치에 관한 것이다. 특히, 본 발명은 PCI-Express 인터페이스를 통해서 저장/판독 기능을 제공하기 위한 PCI-Express 타입의 저장장치에 관한 것이다.

더 많은 컴퓨터 저장 용량에 대한 필요가 증대됨에 따라, 더 효과적인 해결책이 탐색되고 있다.

데이터 저장매체와 같이 기계적인 방식으로 데이터를 저장/판독하는 다양한 하드 디스크 해결책이 존재한다. 불행하게도, 하드 디스크에 관련된 데이터 처리속도는 종종 매우 느리다. 더욱이, 기존의 해결책은 데이터 저장매체와 호스트 사이의 인터페이스로서 여전히 고속 데이터 입력/출력 성능을 가진 메모리 디스크의 데이터 처리속도를 따라갈 수 없는 인터페이스를 사용하고 있다.

따라서, 기존의 해결책은 메모리 디스크의 성능이 적절하게 활용될 수 없다는 문제점이 있다.

본 발명의 실시 예들은 호스트를 위한 저속 데이터 처리 속도를 지원하는 SAS/SATA(PCI-Express) 타입의 저장장치를 제공한다.

이것은 일반적으로 PCI-Express 인터페이스를 통해서 호스트와 메모리 디스크 간의 데이터 통신 중에 호스트와 메모리 디스크 사이에서 송/수신되는 데이터 신호의 동기를 조절하며 또한 메모리 디스크를 위한 고속 데이터 처리 속도를 지원하여 기존의 인터페이스 환경에서 최대한 고속 처리가 가능하도록 메모리의 성능을 지원함으로써 달성된다.

본 발명에 따르면, 복수의 반도체 메모리가 구비된 복수의 메모리 디스크를 포함하는 메모리 디스크부, 상기 메모리 디스크부와 호스트 사이를 인터페이스하는 호스트 인터페이스부, 및 상기 호스트 인터페이스부와 상기 메모리 디스크부 사이의 통신 속도를 제어하기 위해서 상기 호스트 인터페이스부와 상기 메모리 디스크부 사이에서 전달되는 데이터 신호의 동기를 조절하도록 구성된 제어부를 포함하되, 상기 메모리 디스크부는 호스트 인터페이스부와, 상기 호스트 인터페이스부에 연결된 DMA(Direct Memory Access: 직접 메모리 액세스) 제어기와, 상기 DMA 제어기에 연결된 ECC(Error Correction Code; 에러 수정 코드) 제어기와, 상기 ECC 제어기에 연결된 메모리 제어기 및 상기 메모리 제어기에 연결되며 또한 적어도 하나의 메모리 블록을 포함하는 메모리 어레이를 포함하는 것을 특징으로 하는 반도체 저장장치가 제공된다.

삭제

삭제

전술한 구성의 본 발명에 따르면,

본 발명의 실시 예들은 호스트를 위한 저속 데이터 처리 속도를 지원하는 SAS/SATA(PCI-Express) 타입의 저장장치를 제공한다. 이것은 일반적으로 PCI-Express 인터페이스를 통해서 호스트와 메모리 디스크 간의 데이터 통신 중에 호스트와 메모리 디스크 사이에서 송/수신되는 데이터 신호의 동기를 조절하며 또한 메모리 디스크를 위한 고속 데이터 처리 속도를 지원하여 기존의 인터페이스 환경에서 최대한 고속 처리가 가능하도록 메모리의 성능을 지원함으로써 달성된다.

본 발명의 이러한 특징들과 다른 특징들은 첨부 도면을 참조해서 이루어지는 본 발명의 다양한 측면에 대한 이하의 상세한 설명으로부터 더욱 용이하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 SAS(Serial Attached Small computer system interface)/SATA(Serial Advanced Technology Attachment)PCI-Express 타입의 저장장치의 구성을 개략적으로 도시하는 도면이다.
도 2는 도 1의 고속 반도체 저장장치의 구성을 개략적으로 도시하는 도면이다.
도 3은 도 1의 제어부의 구성을 개략적으로 도시하는 도면이다.
본 도면들은 반드시 축적에 따르는 것은 아니다. 본 도면들은 단지 개략적인 도시이며, 본 발명의 특정한 파라미터들을 묘사하고자 하는 것은 아니다.
본 도면들은 단지 본 발명의 전형적인 실시 예들을 묘사하고자 하는 것이며, 따라서 본 발명의 범위를 한정하는 것으로 간주되어서는 안 된다. 본 도면들에 있어서, 유사한 참조번호는 유사한 구성요소를 표시한다.

지금부터, 예시적 실시 예들이 첨부도면을 참조해서 보다 충분히 기술될 것이며, 이 첨부도면에는 예시적 실시 예들이 도시되어 있다.

그러나, 본 개시는 많은 다른 형식으로 구현되며, 또한 여기에 기술된 예시적 실시 예에 한정되는 것으로 해석되지 않아야 한다. 그 보다는, 이러한 실시 예들은 본 개시가 철저함과 아울러 완벽하며 또한 당업자에게 본 개시의 범위를 충분히 전달하도록 제공된다. 상기 기재에서, 공지된 특징과 기술의 상세한 사항들이 제시된 실시 예들을 불필요하게 불명료하게 하는 것을 피하기 위해 생략될 수 있다.

본 명세서에서 사용된 용어들은 단지 특정한 실시 예들을 기술하고자 하는 목적을 위한 것이며, 또한 본 개시를 한정하고자 하는 것은 아니다.

달리 정의되지 않는 한, 본 명세서에서 사용되는 용어들(기술 및 과학 용어들을 포함함)은 당업자가 일반적으로 이해하는 것과 동일한 의미를 갖는다. 본 명세서에서 그렇게 정의되어 있지 않는 한, 통상적으로 사용되는 사전에 정의된 것들과 같은 용어들은 관련 기술과 본 개시의 맥락 속에서 그것들의 의미와 일치하는 의미를 가진 것으로 해석해야만 하며 또한 이상화되거나 과도하게 형식적인 의미로 해석되지 않아야 한다는 사실을 더 이해해야 한다.

이하에서는, 일 실시 예에 따른 SAS(Serial Attached Small computer system interface)/SATA(Serial Advanced Technology Attachment) PCI-Express 타입의 저장장치가 첨부도면을 참조해서 상세히 설명된다.

상기한 바와 같이, 본 발명의 실시 예들은 호스트를 위한 저속 데이터 처리 속도를 지원하는 SAS/SATA(PCI-Express) 타입의 저장장치를 제공한다.

이것은 일반적으로 PCI-Express 인터페이스를 통해서 호스트와 메모리 디스크 간의 데이터 통신 중에 호스트와 메모리 디스크 사이에서 송/수신되는 데이터 신호의 동기를 조절하며 또한 메모리 디스크를 위한 고속 데이터 처리 속도를 지원하여 기존의 인터페이스 환경에서 최대한 고속 처리가 가능하도록 메모리의 성능을 지원함으로써 달성된다.

SAS/SATA(PCI-Express) 저장장치는 PCI-Express 타입의 인터페이스를 통해서 상기 호스트와 메모리 디스크 사이의 데이터 통신 중에 상기 호스트와 메모리 디스크 사이에서 송/수신되는 데이터 신호의 동기를 조절함에 의해서 상기 호스트를 위한 저속 데이터 처리속도를 지원하며, 동시에 상기 메모리 디스크를 위한 고속 데이터 처리속도를 지원하며, 그에 의해 기존의 인터페이스 환경에서 최대한 고속 데이터 처리가 가능하도록 상기 메모리의 성능을 지원한다. PCI-Express 기술이 전형적인 실시 예에서 활용될 수 있지만 다른 대안들이 가능하다는 사실이 미리 이해된다. 예를 들어, 본 발명은 SAS/SATA 인터페이스를 이용하는 SAS/SATA 타입 저장장치가 제공되는 SAS/SATA 기술을 활용할 수 있다.

도 1은 본 발명의 일 실시 예에 따른 SAS(Serial Attached Small computer system interface)/SATA(Serial Advanced Technology Attachment)PCI-Express 타입의 저장장치의 구성을 개략적으로 도시하는 도면이다.

도 1을 참조하면, 본 발명의 일 실시 예에 따른 PCI-Express 타입 저장장치의 구성을 개략적으로 도시하는 도면이 도시된다.

도시된 바와 같이, 도 1은 메모리 디스크부(100; 본 명세서에서 또한 고속 반도체 저장장치부로 지칭됨), (예를 들어, PCI-Express 호스트) 인터페이스부(200), 제어부(300), 보조 전원부(400), 전원 제어부(500), 백업 저장부(600A), 및 백업 제어부(700)를 포함하는 본 실시 예에 따른 PCI-Express 타입 저장장치를 도시한다.

상기 메모리 디스크부(100)는 고속 데이터 입력/출력을 위한 복수의 휘발성 반도체 메모리(예를 들어, DDR, DDR2, DDR3, SDRAM 등)가 구비된 복수의 메모리 디스크를 포함하며, 또한 상기 제어부(300)의 제어에 따라 데이터를 입력 및 출력한다.

상기 메모리 디스크부(100)는 상기 메모리 디스크들이 병렬도 배치되는 구성을 가질 수 있다.

상기 PCI-Express 호스트 인터페이스부(200)은 호스트와 상기 메모리 디스크부(100) 사이에서 인터페이스 기능을 제공한다. 상기 호스트는 컴퓨터 시스템이나 그와 유사한 것일 수 있으며, 그것은 PCI-Express 인터페이스와 전원장치를 구비할 수 있다.

상기 제어부(300)는 상기 PCI-Express 호스트 인터페이스부(200)와 상기 메모리 디스크부(100) 사이에서 데이터 송/수신 속도를 제어하기 위해서 상기 PCI-Express 호스트 인터페이스부(200)와 상기 메모리 디스크부(100) 사이에서 송/수신되는 데이터 신호의 동기를 조절한다.

도 2는 도 1의 고속 반도체 저장장치의 구성을 개략적으로 도시하는 도면이다.

도 2을 참조하면, 고속 반도체 저장장치(100)의 구성을 개략적으로 도시하는 도면이 도시된다. 도시된 바와 같이, 반도체 저장장치/메모리 디스크부(100)는 (예를 들면, PCI-Express 호스트) 호스트 인터페이스(202; 이것은 도 1의 인터페이스(200)이거나 또는 도시된 바와 같이 별도의 인터페이스임), 백업 제어모듈(700)과 인터페이스하는 DMA(Direct Memory Access: 직접 메모리 액세스) 제어기(302), ECC(Error Correction Code; 에러 수정 코드) 제어기(304), 및 고속 저장장치로서 사용되는 메모리(602)의 하나 이상의 블록(604)을 제어하기 위한 메모리 제어기(306)를 포함한다.

도 3은 본 실시 예에 따른 상기 PCI-Express 타입 저장장치에 제공된 상기 제어부의 구성을 개략적으로 도시하는 도면이다.

도 3을 참조하면, 본 실시 예에 따른 제어부(300)는 상기 메모리 디스크부(100)의 데이터 입력/출력을 제어하는 메모리 제어 모듈(310); 상기 PCI-Express 호스트 인터페이스부(200)를 통해서 수신된 상기 호스트로부터의 지시에 따라 상기 메모리 디스크부(100)에 데이터를 저장하기 위해 상기 메모리 제어 모듈(310)을 제어하며 또한 상기 호스트에 데이터를 제공하기 위해 상기 메모리 디스크부(100)로부터 데이터를 읽는 DMA 제어 모듈(320); 상기 DMA 제어 모듈의 제어에 따라 데이터를 버퍼링하는 버퍼(330); 상기 DMA 제어 모듈(320)과 상기 메모리 제어 모듈(310)을 통해서 상기 DMA 제어 모듈(320)의 제어에 의해 상기 메모리 디스크부(100)로부터 읽은 데이터에 대응하는 데이터 신호를 수신하였을 때는, 상기 동기된 데이터 신호를 상기 PCI-Express 호스트 인터페이스부(200)로 전송하기 위해 PCI-Express 통신 프로토콜에 대응하는 통신속도를 갖도록 데이터 신호의 동기를 조절하며, 상기 PCI-Express 호스트 인터페이스부(200)를 통해서 상기 호스트로부터 데이터 신호를 수신할 때는, 상기 동기된 신호를 상기 DMA 제어 모듈(320)과 상기 메모리 제어 모듈(310)을 통해서 상기 메모리 디스크부(100)으로 전송하기 위해 상기 메모리 디스크부(100)에 의해 사용되는 통신 프로토콜(예를 들어, PCI, PCI-x, 또는 PCI-e 등)에 대응하는 전송속도를 갖도록 하기 위해 상기 데이터 신호의 동기를 조절하는 동기 제어 모듈(340), 및 고속으로 상기 동기 제어 모듈(340)과 상기 DMA 제어 모듈(320) 사이에서 전송되거나/수신되는 데이터를 처리하는 고속 인터페이스 모듈(350)을 포함한다.

여기에서, 상기 고속 인터페이스 모듈(350)은 이중 버퍼 구조를 가진 버퍼와 원형 큐 구조를 가진 버퍼를 포함하며, 상기 버퍼들을 이용해서 상기 동기 제어 모듈(340)과 상기 DMA 제어 모듈(320) 사이에서 송/수신되는 데이터를 버퍼링함과 아울러 데이터 클럭들을 조절함에 의해서 고속으로 손실없이 상기 동기 제어 모듈(340)과 상기 DMA 제어 모듈(320) 사이에서 송/수신되는 데이터를 처리한다.

상기 보조 전원부(400)는 재충전 가능한 배터리나 유사한 것으로 구성될 수 있으며, 그 결과 상기 보조 전원부(400)는 통상 상기 PCI-Express 호스트 인터페이스부(200)를 통해서 상기 호스트로부터 전송되는 전력을 이용해서 소정의 전력을 유지하도록 충전되며, 또한 상기 전원 제어부(500)의 제어에 따라 상기 전원 제어부(500)에 충전된 전원을 공급한다.

상기 전원 제어부(500)는 상기 PCI-Express 호스트 인터페이스부(200)를 통해서 상기 호스트로부터 전달된 전력을 상기 제어부(300), 상기 메모리 디스크부(100), 상기 백업 저장부(600A) 및 상기 백업 제어부(700)로 공급한다.

아울러, 상기 PCI-Express 호스트 인터페이스부(200)를 통해서 상기 호스트로부터 전송된 전력이 차단되거나 또는 상기 호스트로부터 전송된 전력이 임계값을 벗어날 때는, 상기 전원 제어부(500)는 상기 보조 전원부(400)으로부터 전력을 수신하며, 또한 상기 제어부(300)을 통해서 상기 메모리 디스크부(100)로 상기 전력을 공급한다.

상기 백업 저장부(600A)는 하드 디스크와 같이 저속 비휘발성 저장장치로 구성되며, 상기 메모리 디스크부(100)의 데이터를 저장한다.

상기 백업 제어부(700)는 상기 백업 저장부(600A)의 데이터 입력/출력을 제어해서 상기 백업 저장부(600A)내의 상기 메모리 디스크부(100)에 저장된 데이터를 백업하며, 또한 상기 호스트로부터의 지시에 따라서 또는 상기 호스트로부터 송신된 전력이 상기 임계치로부터 벗어나는 것을 이유로 에러가 상기 호스트의 전원에서 발생할 때 상기 백업 저장부(600A)내에 있는 상기 메모리 디스크부(100)에 저장된 데이터를 백업한다.

예시적 실시 예들이 도시되며 또한 기술되었지만, 당업자는 첨부된 청구범위에서 정의된 바와 같은 개시의 사상과 범위를 벗어나지 않으면서 형태와 상세한 사항에 대한 수정이 이루어질 수 있다는 사실을 이해할 것이다.

아울러, 본 개시의 핵심적 범위를 벗어나지 않으면서 본 개시의 기술 내용에 특정 상황이나 재료를 적응시키기 위해서 많은 변경이 이루어질 수 있다. 따라서, 본 개시는 본 개시를 달성하기 위해서 고찰된 최선의 실시 예로써 개시된 특정한 예시적 실시예들에 한정되지 않으며 아울러 본 개시가 첨부 특허청구범위의 범위 내에 속하는 모든 실시 예들을 포함하도록 한다.

SAS/SATA (PCI-Express) 타입의 저장장치는 PCI-Express 인터페이스를 통해서 호스트와 메모리 디스크 간의 데이터 통신 중에 호스트와 메모리 디스크 사이에서 송/수신되는 데이터 신호의 동기를 조절함으로써 호스트를 위한 저속 데이터 처리 속도를 지원하며 동시에 메모리 디스크를 위한 고속 데이터 처리 속도를 지원함으로써, 기존의 인터페이스 환경에서 최대한 고속 데이터 처리가 가능하도록 메모리의 성능을 지원한다.

본 발명의 다양한 측면에 대한 지금까지의 기재는 설명과 기재의 목적을 달성하기 위해 제공된 것이다. 배타적이거나 또는 본 발명을 개시된 정확한 형태로 한정하도록 하는 것은 아니며, 많은 변경과 변화가 가능하다. 당업자에게 당연한 변경과 변화는 첨부된 특허청구범위에 의해 정의된 바와 같은 본 발명의 범위 내에 포함된다.

100: 반도체 저장장치(메모리 디스크부)
200: 인터페이스
300: 제어부
400: 보조 전원
500: 전원 제어부
600A: 백업 저장부
600B: 데이터 백업
700: 내부 백업 제어부
800: RAID 제어기
900: 상태 모니터

Claims (19)

1. 복수의 반도체 메모리가 구비된 복수의 메모리 디스크를 포함하는 메모리 디스크부와;
   상기 메모리 디스크부와 호스트 사이를 인터페이스하는 호스트 인터페이스부; 및
   상기 호스트 인터페이스부와 상기 메모리 디스크부 사이의 통신 속도를 제어하기 위해서 호스트 인터페이스부와 메모리 디스크부 사이에서 전달되는 데이터 신호의 동기를 조절하도록 구성된 제어부;를 포함하되,
   상기 메모리 디스크부(100)는 호스트 인터페이스부(202)와, 상기 호스트 인터페이스부에 연결된 DMA(Direct Memory Access: 직접 메모리 액세스) 제어기(302)와, 상기 DMA 제어기에 연결된 ECC(Error Correction Code; 에러 수정 코드) 제어기(304)와, 상기 ECC 제어기에 연결된 메모리 제어기(306) 및 상기 메모리 제어기에 연결되며 또한 적어도 하나의 메모리 블록(604)을 포함하는 메모리 어레이(602)를 포함하는 것을 특징으로 하는 반도체 저장장치.
2. 제 1 항에 있어서,
   상기 제어부(300)는 상기 메모리 디스크부의 데이터 입/출력을 제어하기 위한 메모리 제어 모듈(310)과,
   상기 호스트 인터페이스부를 통해 수신된 호스트로부터의 지시에 따라 상기 메모리 디스크부에 데이터를 저장하기 위해서 상기 메모리 제어 모듈을 제어하거나 또는 상기 데이터를 상기 호스트에 제공하기 위해서 상기 메모리 디스크부로 부터 데이터를 읽는 DMA 제어 모듈(320)과,
   상기 DMA 제어 모듈의 제어에 따라 데이터를 버퍼링하는 버퍼(330)와,
   상기 DMA 제어 모듈과 상기 메모리 제어 모듈을 통해서 상기 DMA 제어 모듈의 제어에 의해 상기 메모리 디스크부로 부터 읽은 상기 데이터에 대응하는 데이터 신호를 수신할 때, 상기 동기 데이터 신호를 상기 호스트 인터페이스부에 전송하기 위해서 PCI-Express 통신 프로토콜에 대응하는 통신 속도를 갖도록 하기 위해서 데이터 신호의 동기를 조절하며, 상기 DMA 제어 모듈과 상기 메모리 제어 모듈을 통해서 상기 메모리 디스크부로 동기된 데이터 신호를 전송하기 위해 상기 메모리 디스크부에 의해 사용된 통신 프로토콜에 대응하는 전송 속도를 갖도록 하기 위해서 상기 데이터 신호의 동기를 조절하는 동기 제어 모듈(340), 및
   상기 동기 제어 모듈과 상기 DMA 제어 모듈 사이에서 송/수신된 상기 데이터를 고속으로 처리하고, 이중 버퍼 구조를 가진 버퍼와 원형 큐 구조를 가진 버퍼를 구비한 버퍼를 포함하며, 또한 상기 버퍼를 사용해서 상기 동기 제어 모듈과 상기 DMA 제어 모듈 사이에서 송/수신되는 데이터를 버퍼링함과 아울러 데이터 클럭을 조절함에 의해서 고속의 손실없이 상기 동기 제어 모듈과 상기 DMA 제어 모듈 사이에서 송/수신되는 데이터를 처리하는 고속 인터페이스 모듈(350)을 포함하는 것을 특징으로 하는 반도체 저장장치.
3. 제 2 항에 있어서,
   상기 메모리 디스크부의 데이터를 저장하는 백업 저장부(600A), 및
   상기 호스트로부터의 지시에 따라 상기 호스트로부터 전송된 전력에서 에러가 발생할 때 상기 백업 저장부(600A)에 있는 상기 메모리 디스크부에 저장된 데이터를 백업하는 백업 제어부(700)를 더 포함하는 것을 특징으로 하는 반도체 저장장치.
4. 제 3 항에 있어서,
   상기 호스트 인터페이스부를 통해 상기 호스트로부터 전송된 상기 전력을 이용해서 소정의 전력을 유지하도록 충전되는 보조 전원부(400), 및
   상기 호스트 인터페이스부를 통해 상기 호스트로부터 전송된 상기 전력을 상기 제어부(300), 상기 메모리 디스크부(100), 상기 백업 저장부(600A) 및 상기 백업 제어부(700)로 공급하며, 상기 호스트 인터페이스부를 통해 상기 호스트로부터 전송된 상기 전력이 차단되거나 상기 호스트로부터 전송된 상기 전력에서 에러가 발생될 때, 상기 보조 전원부로부터 전력을 받아서 상기 제어부를 통해 상기 메모리 디스크부로 상기 전력을 공급하는 전원 제어부(500)를 더 포함하는 것을 특징으로 하는 반도체 저장장치.
5. 제 1 항에 있어서,
   상기 복수의 반도체 메모리들은 휘발성이며, 또한 상기 호스트 인터페이스부는 PCI-Express 호스트 인터페이스부인 것을 특징으로 하는 반도체 저장장치.
6. 삭제
7. 제 1 항에 있어서,
   상기 반도체 저장장치는 직렬로 접속된 컴퓨터 장치에 저장기능을 제공하는 것을 특징으로 하는 반도체 저장장치.
8. 삭제
9. 삭제
10. 삭제
11. 삭제
12. 삭제
13. 삭제
14. 삭제
15. 삭제
16. 삭제
17. 삭제
18. 삭제
19. 삭제

Images