KR101129460B1 - 알에이아이디 제어 반도체 저장 장치 및 그 형성 방법 - Google Patents

알에이아이디 제어 반도체 저장 장치 및 그 형성 방법 Download PDF

Info

Publication number
KR101129460B1
KR101129460B1 KR1020110036646A KR20110036646A KR101129460B1 KR 101129460 B1 KR101129460 B1 KR 101129460B1 KR 1020110036646 A KR1020110036646 A KR 1020110036646A KR 20110036646 A KR20110036646 A KR 20110036646A KR 101129460 B1 KR101129460 B1 KR 101129460B1
Authority
KR
South Korea
Prior art keywords
unit
control module
memory disk
host
data
Prior art date
Application number
KR1020110036646A
Other languages
English (en)
Other versions
KR20110117025A (ko
Inventor
조병철
Original Assignee
주식회사 태진인포텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 태진인포텍 filed Critical 주식회사 태진인포텍
Publication of KR20110117025A publication Critical patent/KR20110117025A/ko
Application granted granted Critical
Publication of KR101129460B1 publication Critical patent/KR101129460B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G06F11/108—Parity data distribution in semiconductor storages, e.g. in SSD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2015—Redundant power supplies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1456—Hardware arrangements for backup

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Power Sources (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 PCI-Express 인터페이스를 통해서 데이터 저장/판독 서비스를 제공해주는 PCI-Express 타입의 저장장치가 제공된다. 상기 PCI-Express 타입의 저장장치는 복수의 휘발성 반도체 메모리가 구비된 복수의 메모리 디스크를 포함하는 메모리 디스크부, 상기 메모리 디스크부와 호스트 사이를 인터페이스하는 PCI-Express 호스트 인터페이스부, 및 상기 PCI-Express 호스트 인터페이스부와 메모리 디스크부 사이의 데이터 송/수신 속도를 제어하기 위해서 상기 호스트 인터페이스부와 상기 메모리 디스크부 사이에 송/수신되는 데이터 신호의 동기를 조절하는 제어기부를 포함한다. 이러한 저장 장치는 호스트를 위한 저속 데이터 처리속도를 지원할 수 있고 동시에 메모리 디스크부를 위한 고속 데이터 처리 속도를 지원할 수 있으므로, 기존의 인터페이스 환경에서 고속 데이터 처리 속도가 가능하도록 메모리 디스크의 성능이 충분히 활용될 수 있는 이점이 있다.

Description

알에이아이디 제어 반도체 저장 장치 및 그 형성 방법{RAID CONTROLLING SEMICONDUCTOR STORAGE DEVICE AND RAID CONTROLLING SEMICONDUCTOR STORAGE PROVIDE METHOD}
본 발명은 RAID 제어 반도체 저장장치에 관한 것이다. 특히, 본 발명은 PCI-Express 인터페이스를 통해서 데이터 저장/판독 서비스를 제공하는 PCI-Express 타입의 저장 장치에 관한 것이다.
더 많은 컴퓨터 저장 용량에 대한 필요가 증대됨에 따라, 더 효과적인 해결책이 탐색되고 있다. 데이터 저장매체와 같이 기계적인 방식으로 데이터를 저장/판독하는 다양한 하드 디스크 해결책이 존재한다. 불행하게도, 하드 디스크에 관련된 데이터 처리속도는 종종 매우 느리다. 더욱이, 기존의 해결책은 데이터 저장매체와 호스트 사이의 인터페이스로서 여전히 고속 데이터 입력/출력 성능을 가진 메모리 디스크의 데이터 처리속도를 따라갈 수 없는 인터페이스를 사용하고 있다. 따라서, 기존의 해결책은 메모리 디스크의 성능이 적절하게 활용될 수 없다는 문제점이 있다.
본 발명의 실시예들은 호스트를 위한 저속 데이터 처리 속도를 지원하는 PCI-Express 타입의 RAID 제어 저장장치를 제공한다. 특히, 본 발명의 실시예들은 하나 이상(즉, 한 세트)의 반도체 저장장치(semiconductor storage devices(SSDs))에 연결되는 RAID 제어기를 제공한다. 그 중에서도, SSD들은 PCI-Express 인터페이스를 통해서 호스트와 메모리 디스크 간의 데이터 통신 중에 호스트와 메모리 디스크 사이에서 송/수신되는 데이터 신호의 동기를 조절하고, 동시에 메모리 디스크를 위한 고속 데이터 처리 속도를 지원하여 기존의 인터페이스 환경에서 최대한 고속 처리가 가능하도록 메모리의 성능을 지원한다.
본 발명의 첫 번째 측면에 따르면, RAID 제어 반도체 저장장치는 복수의 반도체 메모리가 구비된 복수의 메모리 디스크를 포함하는 반도체 저장장치(semiconductor storage device; SSD) 메모리 디스크부, 상기 SSD 메모리 디스크부에 연결된 RAID 제어기, 상기 SSD 메모리 디스크부와 호스트간을 인터페이스하는 호스트 인터페이스부, 및 상기 RAID 제어기에 연결되며 상기 호스트 인터페이스부와 상기 SSD 메모리 디스크부 사이의 통신 속도를 제어하기 위해서 상기 호스트 인터페이스부와 상기 SSD 메모리 디스크부 사이에서 전달되는 데이터 신호의 동기를 조절하도록 구성된 제어부를 포함하며, 상기 제어부는 상기 메모리 디스크부의 데이터 입/출력을 제어하기 위한 메모리 제어 모듈, 상기 호스트 인터페이스부를 통해 수신된 호스트로부터의 지시에 따라서, 상기 SSD 메모리 디스크부에 데이터를 저장하기 위해서 상기 메모리 제어 모듈을 제어하거나 또는 상기 데이터를 상기 호스트에 제공하기 위해서 상기 SSD 메모리 디스크부로부터 데이터를 읽는 DMA 제어 모듈, 상기 DMA 제어 모듈의 제어에 따라 데이터를 버퍼링하는 버퍼, 상기 DMA 제어 모듈과 상기 메모리 제어 모듈을 통해서 상기 DMA 제어 모듈의 제어에 의해 상기 SSD 메모리 디스크부로부터 읽은 상기 데이터에 대응하는 데이터 신호를 수신할 때, 상기 동기 데이터 신호를 상기 호스트 인터페이스부에 전송하기 위해서 PCI-Express 통신 프로토콜에 대응하는 통신 속도를 갖도록 하기 위해서 데이터 신호의 동기를 조절하며, 또한 상기 DMA 제어 모듈과 상기 메모리 제어 모듈을 통해서 상기 SSD 메모리 디스크부로 동기된 데이터 신호를 전송하기 위해 상기 SSD 메모리 디스크부에 의해 사용된 통신 프로토콜에 대응하는 전송 속도를 갖도록 하기 위해서 상기 데이터 신호의 동기를 조절하는 동기 제어 모듈, 및 고속으로 상기 동기 제어 모듈과 상기 DMA 제어 모듈 사이에서 송/수신된 상기 데이터를 처리하고, 이중 버퍼 구조를 가진 버퍼와 원형 큐 구조를 가진 버퍼를 구비한 버퍼를 포함하며, 또한 상기 버퍼를 사용해서 상기 동기 제어 모듈과 상기 DMA 제어 모듈 사이에서 송/수신되는 데이터를 버퍼링함과 아울러 데이터 클럭들을 조절함에 의해서 고속의 손실없이 상기 동기 제어 모듈과 상기 DMA 제어 모듈 사이에서 송/수신되는 데이터를 처리하는 고속 인터페이스 모듈을 포함하는 것을 특징으로 한다.
본 발명의 두 번째 측면에 따르면, RAID 제어 반도체 저장장치는 복수의 반도체 메모리가 구비된 복수의 메모리 디스크를 포함하는 반도체 저장장치(semiconductor storage device; SSD) 메모리 디스크부, 상기 SSD 메모리 디스크부에 연결된 RAID 제어기, 상기 SSD 메모리 디스크부와 호스트 사이를 인터페이스하는 PCI-Express 호스트 인터페이스부, 및 상기 RAID 제어기에 연결되며 PCI-Express 호스트 인터페이스부와 상기 SSD 메모리 디스크부 사이의 통신 속도를 제어하기 위해서 상기 PCI-Express 호스트 인터페이스부와 상기 SSD 메모리 디스크부 사이에서 전달되는 데이터 신호의 동기를 조절하는 제어부를 포함하며, 또한 상기 제어부는: 상기 SSD 메모리 디스크부의 데이터 입/출력을 제어하는 메모리 제어 모듈, 상기 PCI-Express 호스트 인터페이스부를 통해 수신된 호스트로부터의 지시에 따라서, 상기 SSD 메모리 디스크부에 데이터를 저장하기 위해서 상기 메모리 제어 모듈을 제어하거나 또는 상기 데이터를 호스트에 제공하기 위해서 상기 SSD 메모리 디스크부로부터 데이터를 읽는 DMA 제어 모듈, 싱기 DMA 제어 모듈의 제어에 따라 데이터를 버퍼링하는 버퍼, 및 데이터 신호의 통신 속도를 동기시키기 위한 동기 제어 모듈을 포함하는 것을 특징으로 한다.
본 발명의 세 번째 측면에 따르면, RAID 제어 반도체 저장장치 형성방법은 복수의 반도체 메모리를 갖는 복수의 메모리 디스크를 포함하는 반도체 저장장치(semiconductor storage device: SSD) 메모리 디스크부를 제공하는 단계, 상기 SSD 메모리 디스크부에 연결된 RAID 제어기를 제공하는 단계, 상기 SSD 메모리 디스크부와 호스트 사이를 인터페이스하는 호스트 인터페이스부를 제공하는 단계, 및 상기 RAID 제어기에 연결되며 상기 호스트 인터페이스부와 상기 SSD 메모리 디스크부 사이의 통신 속도를 제어하기 위해 상기 호스트 인터페이스부와 상기 SSD 메모리 디스크부 사이에 전송되는 데이터 신호의 동기를 조절하도록 구성되는 제어부를 제공하는 단계를 포함하되, 상기 제어부를 제공하는 단계는: 상기 SSD 메모리 디스크부의 데이터 입력/출력을 제어하기 위한 메모리 제어 모듈을 제공하는 단계, 상기 호스트 인터페이스부를 통해서 수신되는 상기 호스트로부터의 지시에 따라서, 상기 SSD 메모리 디스크부에 데이터를 저장하기 위해서 상기 메모리 제어 모듈을 제어하거나 또는 상기 호스트에 데이터를 제공하기 위해 상기 SSD 메모리 디스크부로터 데이터를 읽는 DMA 제어 모듈을 제공하는 단계, 상기 DMA 제어 모듈의 제어에 따라서 데이터를 버퍼링하는 버퍼를 제공하는 단계, 상기 DMA 제어 모듈과 상기 메모리 제어 모듈을 통해서 상기 DMA 제어 모듈의 제어에 의해 상기 SSD 메모리 디스크부로부터 읽은 데이터에 상응하는 데이터 신호를 수신할 때, 동기된 데이터 신호를 상기 호스트 인터페이스부로 전송하기 위해서 PCI-Express 통신 프로토콜에 대응하는 통신 속도를 갖기 위해 데이터 신호의 동기를 조절하고, 호스트로부터 상기 호스트 인터페이스부를 통해서 데이터 신호를 수신할 때, 상기 동기된 데이터 신호를 상기 DMA 제어 모듈와 상기 메모리 제어 모듈을 통해서 상기 SSD 메모리 디스크부로 전송하기 위해서 상기 SSD 메모리 디스크부에 의해 사용된 통신 프로토콜에 대응하는 전송 속도를 갖도록 상기 데이터 신호의 동기를 조절하는 동기 제어 모듈을 제공하는 단계, 및 고속으로 상기 동기 제어 모듈과 상기 DMA 제어 모듈 사이에서 송/수신된 상기 데이터를 처리하고, 이중 버퍼 구조를 가진 버퍼와 원형 큐 구조를 가진 버퍼를 구비한 버퍼를 포함하며, 또한 상기 버퍼를 사용해서 상기 동기 제어 모듈과 상기 DMA 제어 모듈 사이에서 송/수신되는 데이터를 버퍼링함과 아울러 데이터 클럭들을 조절함에 의해서 고속의 손실없이 상기 동기 제어 모듈과 상기 DMA 제어 모듈 사이에서 송/수신되는 데이터를 처리하는 고속 인터페이스 모듈을 제공하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 PCI-Express 타입의 RAID 제어 저장장치는 PCI-Express 인터페이스를 통해서 호스트와 메모리 디스크 간의 데이터 통신 중에 호스트와 메모리 디스크 사이에서 송/수신되는 데이터 신호의 동기를 조절함으로써 호스트를 위한 저속 데이터 처리 속도를 지원하고, 동시에 메모리 디스크를 위한 고속 데이터 처리 속도를 지원함으로써, 기존의 인터페이스 환경에서 최대한 고속 데이터 처리가 가능하도록 메모리의 성능을 지원한다.
도 1은 일 실시예에 따른 PCI-Express 타입의 RAID 제어 저장장치의 구성을 개략적으로 도시하는 도면이다.
도 2는 한 세트의SSD에 연결된 RAID 제어기의 구체적인 도면이다.
도 3은 도 1의 고속 SSD의 구성을 개략적으로 도시하는 도면이다.
도 4는 도 1의 제어기부의 구성을 개략적으로 도시하는 도면이다.
지금부터, 예시적 실시예들이 첨부도면을 참조해서 보다 충분히 기술될 것이며, 이 첨부도면에는 예시적 실시예들이 도시되어 있다. 그러나, 본 개시는 많은 다른 형식으로 구현되며, 또한 여기에 기술된 예시적 실시예에 한정되는 것으로 해석되지 않아야 한다. 그 보다는, 이러한 실시예들은 본 개시가 철저함과 아울러 완벽하며 또한 당업자에게 본 개시의 범위를 충분히 전달하도록 제공된다. 상기 기재에서, 공지된 특징과 기술의 상세한 사항들이 제시된 실시예들을 불필요하게 불명료하게 하는 것을 피하기 위해 생략될 수 있다.
본 명세서에서 사용된 용어들은 단지 특정한 실시예들을 기술하고자 하는 목적을 위한 것이며, 또한 본 개시를 한정하고자 하는 것은 아니다. 아울러, 본 명세서에서 사용되는 바와 같이, 용어 “RAID”는 독립된 디스크들의 중복 어레이(Redundant Array of Independent Disks; 원래는 저렴한 디스크들의 중복 어레이(Redundant Array of Inexpensive Disks))를 의미한다. 일반적으로, RAID 기술은 복수의 하드 디스크상의 다른 장소에(따라서, 중복되게) 동일한 데이터를 저장하는 방식이다. 데이터를 복수의 디스크에 저장함으로 해서 입/출력 동작은 균형잡인 방식으로 중복될 수 있으며, 그 결과 성능을 향상시킨다. 복수의 디스크는 평균 고장 간격(mean time between failures; MTBF)을 증가시키기 때문에, 중복해서 데이터를 저장하는 것은 또한 내고장성을 증대시킨다.
달리 정의되지 않는 한, 본 명세서에서 사용되는 용어들(기술 및 과학 용어들을 포함함)은 당업자가 일반적으로 이해하는 것과 동일한 의미를 갖는다. 본 명세서에서 그렇게 정의되어 있지 않는 한, 통상적으로 사용되는 사전에 정의된 것들과 같은 용어들은 관련 기술과 본 개시의 맥락 속에서 그것들의 의미와 일치하는 의미를 가진 것으로 해석해야만 하며 또한 이상화되거나 과도하게 형식적인 의미로 해석되지 않아야 한다는 사실을 더 이해해야 한다.
이하에서는, 일 실시예에 따른 PCI-Express 타입의 RAID 저장 장치가 첨부 도면을 참조하여 상세히 설명된다.
도시된 바와 같이, 본 발명의 실시예들은 호스트를 위한 저속 데이터 처리 속도를 지원하는 PCI-Express 타입의 저장장치를 제공한다. 일반적으로, 이러한 제어기는 PCI-Express 인터페이스를 통해서 호스트와 메모리 디스크 간의 데이터 통신 중에 호스트와 메모리 디스크 사이에서 송/수신되는 데이터 신호의 동기를 조절하고, 동시에 메모리 디스크를 위한 고속 데이터 처리 속도를 지원하여 기존의 인터페이스 환경에서 최대한 고속 처리가 가능하도록 메모리의 성능을 지원함으로써 달성된다.
상기 PCI-Express 타입의 저장장치는 PCI-Express 타입의 인터페이스를 통해서 상기 호스트와 메모리 디스크 사이의 데이터 통신 중에 호스트와 상기 메모리 디스크 사이에서 송/수신되는 데이터 신호의 동기를 조절함에 의해서 상기 호스트를 위한 저속 데이터 처리속도를 지원하며, 동시에 상기 메모리 디스크를 위한 고속 데이터 처리속도를 지원하며, 이에 의해서 기존의 인터페이스 환경에서 최대한 고속 데이터 처리가 가능하도록 상기 메모리의 성능을 지원한다. PCI-Express 기술이 전형적인 실시예에서 활용될 수 있지만 다른 대안들이 가능하다는 사실이 미리 이해될 수 있다. 예를 들어, 본 발명은 SAS/SATA 인터페이스를 이용하는 SAS/SATA 타입 저장장치가 제공되는 SAS/SATA 기술을 활용할 수 있다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 PCI-Express (PCI-e) 타입 RAID 제어 저장장치 (예를 들어, 직렬 접속된 컴퓨터 장치에 저장기능을 제공하는)의 구성을 개략적으로 도시하는 도면이 도시된다. 도시된 바와 같이, 도 1은 복수개의 휘발성 반도체 메모리를 구비한 복수개의 메모리 디스크를 포함하는 메모리 디스크부(100; 또한 반도체 저장장치(100)로 지칭됨), 반도체 저장장치(100)에 연결된 RAID 제어기(800); 상기 메모리 디스크부와 컴퓨터 호스트 사이에서 인터페이스를 제공하는 인터페이스부(200; 예를 들어, PCI-Express 호스트) 제어기부(300); 상기 PCI-Express 호스트 인터페이스부(200)를 통해서 또는 호스트로부터 전달된 전력을 이용해서 소정의 전력을 유지하도록 충전된 보조 전원부(400); 상기 PCI-Express 호스트 인터페이스부(200)를 통해서 호스트로부터 전달된 전력을 상기 제어부(300), 상기 메모리 디스크부(100), 상기 내부 메모리 백업 저장부(600A) 및 상기 내부 백업 제어부(700)로 공급하며, 또한, 상기 PCI-Express 호스트 인터페이스부(200)를 통해서 상기 호스트로부터 전달된 전력이 차단되거나 또는 에러가 상기 호스트에서 전달된 전력에서 발생된 경우에는 상기 보조 전원부로부터 전력을 공급받으며 또한 상기 제어부(300)를 통해서 상기 메모리 디스크부(100)에 전력을 공급하는 전원 제어부(500); 상기 메모리 디스크부의 데이터를 저장하는 내부 메모리 백업 저장부(600A); 및 상기 호스트로부터의 지시에 따르거나 상기 호스트로부터 전달된 전력에 에러가 발생될 때 상기 백업 저장부내에 있는 상기 메모리 디스크부에 저장된 데이터를 백업하는 내부 백업 제어부(700)를 포함하는 일 실시예에 따른 RAID 제어 PCI-Express 타입 저장장치를 도시한다.
상기 메모리 디스크부(100)는 고속 데이터 입력/출력을 위한 복수의 휘발성 반도체 메모리(예를 들어, DDR, DDR2, DDR3, SDRAM 등)가 구비된 복수의 메모리 디스크를 포함하며, 또한 상기 제어부(300)의 제어에 따라 데이터를 입력 및 출력한다. 상기 메모리 디스크부(100)는 상기 메모리 디스크들이 병렬도 배치되는 구성을 가질 수 있다.
상기 PCI-Express 호스트 인터페이스부(200)은 호스트와 상기 메모리 디스크부(100) 사이에서 인터페이스 기능을 제공한다. 상기 호스트는 컴퓨터 시스템이나 그와 유사한 것일 수 있으며, 그것은 PCI-Express 인터페이스와 전원장치를 구비할 수 있다.
상기 제어부(300)는 상기 PCI-Express 호스트 인터페이스부(200)와 상기 메모리 디스크부(100) 사이에서 데이터 전송/수신 속도를 제어하기 위해서 상기 PCI-Express 호스트 인터페이스부(200)와 상기 메모리 디스크부(100) 사이에서 송/수신되는 데이터 신호의 동기를 조절한다.
도 2를 참조하면, RAID 제어 SSD(810)의 구체적인 도면이 도시된다. 도시된 바와 같이, PCI-e 타입의 RAID 제어기(800)는 임의의 개수의 SSD 메모리 디스크부(100)의 반도체 메모리 디스크들(DDR SSD DISK, 110)과 직접적으로 연결된다. 그 중에서도, 이는 반도체 메모리 디스크들(110)의 최적 제어를 고려한다. 그 중에서도 RAID 제어기(800)의 사용은:
1. 현재의 백업/복구 동작을 지원한다.
2. 다음 동작을 수행함으로써 추가적이고 향상된 백업 기능을 제공한다:
a) 내부 백업 제어부가 백업(Backup) 판단 (사용자의 요청 명령 (Order) 또는 상태 모니터가 전력 공급 문제들을 검출함),
b) 내부 백업 제어부가 반도체 메모리 디스크에 대한 데이터 백업 요청,
c) 내부 백업 제어부가 내부 메모리 백업 저장부에게 데이터를 즉시 백업할 것을 요청,
d) 반도체 메모리 디스크들과 내부 백업 제어부에 대한 백업 상태 감시, 및
e) 내부 백업 제어부의 상태와 종료 동작 보고.
3. 다음 동작을 수행함으로써 추가적이고 향상된 복구(Restore) 기능을 제공한다:
a) 내부 백업 제어부가 복구(Restore) 판단 (사용자의 요청 명령 또는 상태 모니터가 전력 공급 문제를 검출함),
b) 내부 백업 제어부가 반도체 메모리 디스크들에 대한 데이터 복구를 요청,
c) 내부 백업 제어부가 내부 백업 저장부에게 데이터를 즉시 복구할 것을 요청,
d) 반도체 메모리 디스크들과 내부 백업 제어부에 대한 복구 상태 감시, 및
e) 내부 백업 제어부 상태 및 종료 동작 보고.
도 3을 참조하면, 고속 반도체 저장장치(SSD 메모리 디스크부, 100)의 구성을 개략적으로 예시하는 도면이 도시된다. 도시된 바와 같이, SSD 메모리 디스크부(100)는 (예를 들면, PCI-Express 호스트) 호스트 인터페이스(202; 이것은 도 1의 인터페이스(200)이거나 또는 도시된 바와 같이 별도의 인터페이스임), 내부 백업 제어부(700)와 인터페이스하는 DMA(Direct Memory Access: 직접 메모리 액세스) 제어기(302), ECC(Error Correction Code; 에러 수정 코드) 제어기(304), 및 고속 저장장치로서 사용되는 메모리(602)의 하나 이상의 블록(604)을 제어하기 위한 메모리 제어기(306)를 포함한다.
도 4는 본 실시예에 따른 PCI-Express 타입 저장장치에 제공되는 제어부의 구성을 개략적으로 도시하는 도면이다. 도 4를 참조하면, 본 실시예에 따른 제어부(300)는 상기 SSD 메모리 디스크부(100)의 데이터 입력/출력을 제어하는 메모리 제어 모듈(310); 상기 PCI-Express 호스트 인터페이스부(200)를 통해서 수신된 상기 호스트로부터의 지시에 따라서, 상기 SSD 메모리 디스크부(100)에 데이터를 저장하기 위해 상기 메모리 제어 모듈(310)을 제어하며 또한 상기 호스트에 데이터를 제공하기 위해 상기 SSD 메모리 디스크부(100)로부터 데이터를 읽는 DMA 제어 모듈(320); 상기 DMA 제어 모듈의 제어에 따라 데이터를 버퍼링하는 버퍼(330); 상기 DMA 제어 모듈(320)과 상기 메모리 제어 모듈(310)을 통해서 상기 DMA 제어 모듈(320)의 제어에 의해 상기 SSD 메모리 디스크부(100)로부터 읽은 데이터에 대응하는 데이터 신호를 수신하였을 때는, 상기 동기된 데이터 신호를 상기 PCI-Express 호스트 인터페이스부(200)로 전송하기 위해 PCI-Express 통신 프로토콜에 대응하는 통신속도를 갖도록 데이터 신호의 동기를 조절하며, 또한 상기 PCI-Express 호스트 인터페이스부(200)를 통해서 상기 호스트로부터 데이터 신호를 수신할 때는, 상기 동기된 신호를 상기 DMA 제어 모듈(320)과 상기 메모리 제어 모듈(310)을 통해서 상기 SSD 메모리 디스크부(100)으로 전송하기 위해 상기 SSD 메모리 디스크부(100)에 의해 사용되는 통신 프로토콜(예를 들어, PCI, PCI-x, 또는 PCI-e 등)에 대응하는 전송속도를 갖도록 하기 위해서 상기 데이터 신호의 동기를 조절하는 동기 제어 모듈(340); 및 고속으로 상기 동기 제어 모듈(340)과 상기 DMA 제어 모듈(320) 사이에서 전송되거나/수신되는 데이터를 처리하는 고속 인터페이스 모듈(350)을 포함한다. 여기에서, 상기 고속 인터페이스 모듈(350)은 이중 버퍼 구조를 가진 버퍼와 원형 큐 구조를 가진 버퍼를 포함하며, 또한 상기 버퍼들을 이용해서 상기 동기 제어 모듈(340)과 상기 DMA 제어 모듈(320) 사이에서 전송/수신되는 데이터를 버퍼링함과 아울러 데이터 클럭들을 조절함에 의해서 고속으로 손실없이 상기 동기 제어 모듈(340)과 상기 DMA 제어 모듈(320) 사이에서 전송/수신되는 데이터를 처리한다.
상기 보조 전원부(400)는 재충전 가능한 배터리나 유사한 것으로 구성될 수 있으며, 그 결과 상기 보조 전원부(400)는 통상 상기 PCI-Express 호스트 인터페이스부(200)를 통해서 상기 호스트로부터 전송되는 전력을 이용해서 소정의 전력을 유지하도록 충전되며, 또한 상기 전원 제어부(500)의 제어에 따라 상기 전원 제어부(500)에 충전된 전원을 공급한다.
상기 전원 제어부(500)는 상기 PCI-Express 호스트 인터페이스부(200)를 통해서 상기 호스트로부터 전달된 전력을 상기 제어부(300), 상기 메모리 디스크부(100), 상기 백업 저장부(600A) 및 상기 백업 제어부(700)로 공급한다.
아울러, 상기 PCI-Express 호스트 인터페이스부(200)를 통해서 상기 호스트로부터 전송된 전력이 봉쇄되거나 또는 상기 호스트로부터 전송된 전력이 임계값을 벗어날 때는, 상기 전원 제어부(500)는 상기 보조 전원부(400)으로부터 전력을 수신하며, 또한 상기 제어부(300)을 통해서 상기 메모리 디스크부(100)로 상기 전력을 공급한다.
상기 백업 저장부(600A)는 하드 디스크와 같이 저속 비휘발성 저장장치로 구성되며, 상기 SSD 메모리 디스크부(100)의 데이터를 저장한다.
상기 백업 제어부(700)는 상기 백업 저장부(600A)의 데이터 입력/출력을 제어해서 상기 백업 저장부(600A)내의 상기 SSD 메모리 디스크부(100)에 저장된 데이터를 백업하며, 또한 상기 호스트로부터의 지시에 따라서 또는 상기 호스트로부터 송신된 전력이 상기 임계치로부터 벗어나는 것을 이유로 에러가 상기 호스트의 전원에서 발생할 때 상기 백업 저장부(600A)내에 있는 상기 SSD 메모리 디스크부(100)에 저장된 데이터를 백업한다.
예시적 실시예들이 도시되며 또한 기술되었지만, 당업자는 첨부된 청구범위에서 정의된 바와 같은 개시의 사상과 범위를 벗어나지 않으면서 형태와 상세한 사항에 대한 수정이 이루어질 수 있다는 사실을 이해할 것이다. 아울러, 본 개시의 핵심적 범위를 벗어나지 않으면서 본 개시의 기술 내용에 특정 상황이나 재료를 적응시키기 위해서 많은 변경이 이루어질 수 있다. 따라서, 본 개시는 본 개시를 달성하기 위해서 고찰된 최선의 실시예로서 개시된 특정한 예시적 실시예들에 한정되지 않으며 아울러 본 개시가 첨부 특허청구범위의 범위 내에 속하는 모든 실시예들을 포함하도록 한다.
PCI-Express 타입의 RAID 제어 저장장치는 PCI-Express 인터페이스를 통해서 호스트와 메모리 디스크 사이의 데이터 통신 중에 호스트와 메모리 디스크 사이에서 송/수신되는 데이터 신호의 동기를 조절함으로써 호스트를 위한 저속 데이터 처리 속도를 지원하고, 동시에 메모리 디스크를 위한 고속 데이터 처리 속도를 지원함으로써, 기존의 인터페이스 환경에서 최대한 고속 데이터 처리가 가능하도록 메모리의 성능을 지원한다.
본 발명의 다양한 측면에 대한 지금까지의 기재는 설명과 기재의 목적을 달성하기 위해 제공된 것이다. 배타적이거나 또는 본 발명을 개시된 정확한 형태로 한정하도록 하는 것은 아니며, 많은 변경과 변화가 가능하다. 당업자에게 당연한 변경과 변화는 첨부된 특허청구범위에 의해 정의된 바와 같은 본 발명의 범위 내에 포함된다.
100: 반도체 저장장치(메모리 디스크부)
200: 인터페이스
300: 제어부
400: 보조 전원부
500: 전원 제어부
600A: 내부 메모리 백업 저장부
600B: 데이터 백업
700: 내부 백업 제어부
800: RAID 제어기
900: 상태 모니터

Claims (19)

  1. 복수의 반도체 메모리가 구비된 복수의 메모리 디스크를 포함하는 반도체 저장장치(semiconductor storage device; SSD) 메모리 디스크부,
    상기 SSD 메모리 디스크부에 연결된 RAID 제어기,
    상기 SSD 메모리 디스크부와 호스트간을 인터페이스하는 호스트 인터페이스부, 및
    상기 RAID 제어기에 연결되며 상기 호스트 인터페이스부와 상기 SSD 메모리 디스크부 사이의 통신 속도를 제어하기 위해서 상기 호스트 인터페이스부와 상기 SSD 메모리 디스크부 사이에서 전달되는 데이터 신호의 동기를 조절하도록 구성된 제어부를 포함하되,
    상기 제어부는
    상기 메모리 디스크부의 데이터 입/출력을 제어하기 위한 메모리 제어 모듈,
    상기 호스트 인터페이스부를 통해 수신된 호스트로부터의 지시에 따라서, 상기 SSD 메모리 디스크부에 데이터를 저장하기 위해서 상기 메모리 제어 모듈을 제어하거나 또는 상기 데이터를 상기 호스트에 제공하기 위해서 상기 SSD 메모리 디스크부로부터 데이터를 읽는 DMA 제어 모듈,
    상기 DMA 제어 모듈의 제어에 따라 데이터를 버퍼링하는 버퍼,
    상기 DMA 제어 모듈과 상기 메모리 제어 모듈을 통해서 상기 DMA 제어 모듈의 제어에 의해 상기 SSD 메모리 디스크부로부터 읽은 상기 데이터에 대응하는 데이터 신호를 수신할 때, 상기 동기 데이터 신호를 상기 호스트 인터페이스부에 전송하기 위해서 PCI-Express 통신 프로토콜에 대응하는 통신 속도를 갖도록 하기 위해서 데이터 신호의 동기를 조절하며, 또한 상기 DMA 제어 모듈과 상기 메모리 제어 모듈을 통해서 상기 SSD 메모리 디스크부로 동기된 데이터 신호를 전송하기 위해 상기 SSD 메모리 디스크부에 의해 사용된 통신 프로토콜에 대응하는 전송 속도를 갖도록 하기 위해서 상기 데이터 신호의 동기를 조절하는 동기 제어 모듈, 및
    고속으로 상기 동기 제어 모듈과 상기 DMA 제어 모듈 사이에서 송/수신된 상기 데이터를 처리하고, 이중 버퍼 구조를 가진 버퍼와 원형 큐 구조를 가진 버퍼를 구비한 버퍼를 포함하며, 또한 상기 버퍼를 사용해서 상기 동기 제어 모듈과 상기 DMA 제어 모듈 사이에서 송/수신되는 데이터를 버퍼링함과 아울러 데이터 클럭들을 조절함에 의해서 고속의 손실없이 상기 동기 제어 모듈과 상기 DMA 제어 모듈 사이에서 송/수신되는 데이터를 처리하는 고속 인터페이스 모듈을 포함하는 것을 특징으로 하는 RAID 제어 반도체 저장장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 SSD 메모리 디스크부의 데이터를 저장하는 내부 메모리 백업 저장부, 및
    상기 호스트 인터페이스부로부터의 지시에 따라 또는 호스트로부터 전송된 전력에서 에러가 발생할 때 상기 내부 메모리 백업 저장부에 저장되어 있는 상기 SSD 메모리 디스크부 데이터를 백업하는 내부 백업 제어부를 더 포함하는 것을 특징으로 하는 RAID 제어 반도체 저장장치.
  4. 제 3 항에 있어서,
    상기 호스트 인터페이스부를 통해 호스트로부터 전송된 전력을 이용해서 소정의 전력을 유지하도록 충전되는 보조 전원부, 및
    상기 호스트 인터페이스부를 통해 호스트로부터 전송된 전력을 상기 제어부, 상기 SSD 메모리 디스크부, 상기 내부 메모리 백업 저장부 및 상기 내부 백업 제어부로 공급하며, 또한 상기 호스트 인터페이스부를 통해 호스트로부터 전송된 전력이 차단되거나 또는 호스트로부터 전송된 상기 전력에서 에러가 발생될 때, 상기 보조 전원부로부터 전력을 받아서 상기 제어부를 통해 상기 SSD 메모리 디스크부로 전력을 공급하는 전원 제어부를 더 포함하는 것을 특징으로 하는 RAID 제어 반도체 저장장치.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 복수의 반도체 메모리가 구비된 복수의 메모리 디스크를 포함하는 반도체 저장장치(semiconductor storage device; SSD) 메모리 디스크부,
    상기 SSD 메모리 디스크부에 연결된 RAID 제어기,
    상기 SSD 메모리 디스크부와 호스트 사이를 인터페이스하는 PCI-Express 호스트 인터페이스부, 및
    상기 RAID 제어기에 연결되며 PCI-Express 호스트 인터페이스부와 상기 SSD 메모리 디스크부 사이의 통신 속도를 제어하기 위해서 상기 PCI-Express 호스트 인터페이스부와 상기 SSD 메모리 디스크부 사이에서 전달되는 데이터 신호의 동기를 조절하는 제어부를 포함하며, 또한
    상기 제어부는:
    상기 SSD 메모리 디스크부의 데이터 입/출력을 제어하는 메모리 제어 모듈,
    상기 PCI-Express 호스트 인터페이스부를 통해 수신된 호스트로부터의 지시에 따라서, 상기 SSD 메모리 디스크부에 데이터를 저장하기 위해서 상기 메모리 제어 모듈을 제어하거나 또는 상기 데이터를 호스트에 제공하기 위해서 상기 SSD 메모리 디스크부로부터 데이터를 읽는 DMA 제어 모듈,
    싱기 DMA 제어 모듈의 제어에 따라 데이터를 버퍼링하는 버퍼, 및
    데이터 신호의 통신 속도를 동기시키기 위한 동기 제어 모듈을 포함하는 것을 특징으로 하는 RAID 제어 반도체 저장장치.
  9. 제 8 항에 있어서,
    상기 동기 제어 모듈은
    상기 DMA 제어 모듈과 상기 메모리 제어 모듈을 통해서 상기 DMA 제어 모듈의 제어에 의해 상기 SSD 메모리 디스크부로부터 읽은 상기 데이터에 대응하는 데이터 신호를 수신할 때, 상기 동기 데이터 신호를 상기 PCI-Express 호스트 인터페이스부에 전송하기 위해서 PCI-Express 통신 프로토콜에 대응하는 통신 속도를 갖도록 하기 위해서 데이터 신호의 동기를 조절하며, 또한
    상기 DMA 제어 모듈과 상기 메모리 제어 모듈을 통해서 상기 SSD 메모리 디스크부로 동기된 데이터 신호를 전송하기 위해 상기 SSD 메모리 디스크부에 의해 사용된 통신 프로토콜에 대응하는 전송 속도를 갖도록 하기 위해서 상기 데이터 신호의 동기를 조절하며, 또한
    고속으로 상기 동기 제어 모듈과 상기 DMA 제어 모듈 사이에서 송/수신된 상기 데이터를 처리하는 고속 인터페이스 모듈을 더 포함하는 것을 특징으로 하는 RAID 제어 반도체 저장장치.
  10. 제 8 항에 있어서,
    상기 SSD 메모리 디스크부의 데이터를 저장하는 내부 메모리 백업 저장부, 및
    상기 PCI-Express 호스트 인터페이스부로부터의 지시에 따라 또는 호스트로부터 전송된 전력에서 에러가 발생할 때 상기 내부 메모리 백업 저장부에 저정되어 있는 상기 SSD 메모리 디스크부 데이터를 백업하는 내부 백업 제어부를 더 포함하는 것을 특징으로 하는 RAID 제어 반도체 저장장치.
  11. 제 8 항에 있어서,
    상기 PCI-Express 호스트 인터페이스부를 통해 또는 호스트로부터 전달되는 전력을 이용하여 소정 전력을 유지하도록 충전되는 보조 전원부, 및
    상기 PCI-Express 호스트 인터페이스를 통해 호스트로부터 전달된 전력을 상기 제어부 및 상기 SSD 메모리 디스크부로 공급하며, 상기 PCI-Express 호스트 인터페이스부를 통해서 호스트로부터 전달된 전력이 차단되거나 호스트로부터의 전력에 에러가 발생될 때 상기 보조 전원부로부터의 전력을 수신하고 상기 전력을 상기 제어부를 통해서 상기 SSD 메모리 디스크부로 공급하는 전원 제어부를 더 포함하는 것을 특징으로 하는 RAID 제어 반도체 저장장치.
  12. 제 8 항에 있어서,
    상기 SSD 메모리 디스크부는 직렬로 접속된 컴퓨터 장치에 저장기능을 제공하는 것을 특징으로 하는 RAID 제어 반도체 저장장치.
  13. 복수의 반도체 메모리를 갖는 복수의 메모리 디스크를 포함하는 반도체 저장장치(semiconductor storage device: SSD) 메모리 디스크부를 제공하는 단계,
    상기 SSD 메모리 디스크부에 연결된 RAID 제어기를 제공하는 단계,
    상기 SSD 메모리 디스크부와 호스트 사이를 인터페이스하는 호스트 인터페이스부를 제공하는 단계, 및
    상기 RAID 제어기에 연결되며 상기 호스트 인터페이스부와 상기 SSD 메모리 디스크부 사이의 통신 속도를 제어하기 위해 상기 호스트 인터페이스부와 상기 SSD 메모리 디스크부 사이에 전송되는 데이터 신호의 동기를 조절하도록 구성되는 제어부를 제공하는 단계를 포함하되,
    상기 제어부를 제공하는 단계는:
    상기 SSD 메모리 디스크부의 데이터 입력/출력을 제어하기 위한 메모리 제어 모듈을 제공하는 단계,
    상기 호스트 인터페이스부를 통해서 수신되는 상기 호스트로부터의 지시에 따라서, 상기 SSD 메모리 디스크부에 데이터를 저장하기 위해서 상기 메모리 제어 모듈을 제어하거나 또는 상기 호스트에 데이터를 제공하기 위해 상기 SSD 메모리 디스크부로터 데이터를 읽는 DMA 제어 모듈을 제공하는 단계,
    상기 DMA 제어 모듈의 제어에 따라서 데이터를 버퍼링하는 버퍼를 제공하는 단계,
    상기 DMA 제어 모듈과 상기 메모리 제어 모듈을 통해서 상기 DMA 제어 모듈의 제어에 의해 상기 SSD 메모리 디스크부로부터 읽은 데이터에 상응하는 데이터 신호를 수신할 때, 동기된 데이터 신호를 상기 호스트 인터페이스부로 전송하기 위해서 PCI-Express 통신 프로토콜에 대응하는 통신 속도를 갖기 위해 데이터 신호의 동기를 조절하고, 호스트로부터 상기 호스트 인터페이스부를 통해서 데이터 신호를 수신할 때, 상기 동기된 데이터 신호를 상기 DMA 제어 모듈와 상기 메모리 제어 모듈을 통해서 상기 SSD 메모리 디스크부로 전송하기 위해서 상기 SSD 메모리 디스크부에 의해 사용된 통신 프로토콜에 대응하는 전송 속도를 갖도록 상기 데이터 신호의 동기를 조절하는 동기 제어 모듈을 제공하는 단계, 및
    고속으로 상기 동기 제어 모듈과 상기 DMA 제어 모듈 사이에서 송/수신된 상기 데이터를 처리하고, 이중 버퍼 구조를 가진 버퍼와 원형 큐 구조를 가진 버퍼를 구비한 버퍼를 포함하며, 또한 상기 버퍼를 사용해서 상기 동기 제어 모듈과 상기 DMA 제어 모듈 사이에서 송/수신되는 데이터를 버퍼링함과 아울러 데이터 클럭들을 조절함에 의해서 고속의 손실없이 상기 동기 제어 모듈과 상기 DMA 제어 모듈 사이에서 송/수신되는 데이터를 처리하는 고속 인터페이스 모듈을 제공하는 단계를 포함하는 것을 특징으로 하는 RAID 제어 반도체 저장장치 형성방법.
  14. 삭제
  15. 제 13 항에 있어서,
    상기 SSD 메모리 디스크부의 데이터를 저장하는 내부 메모리 백업 저장부를 제공하는 단계, 및
    상기 호스트 인터페이스로부터의 지시에 따라서 또는 호스트로부터 전송된 전력에 에러가 발생할 때, 상기 SSD 메모리 디스크부에 저장된 데이터를 상기 내부 메모리 백업 저장부에 백업하는 내부 백업 제어부를 제공하는 단계를 더 포함하는 것을 특징으로 하는 RAID 제어 반도체 저장장치 형성방법.
  16. 제 15 항에 있어서,
    상기 호스트 인터페이스부를 통해 호스트로부터 전달되는 전력을 이용하여 소정 전력을 유지하도록 충전된 보조 전원부를 제공하는 단계, 및
    상기 호스트 인터페이스부를 통해 호스트로부터 전달된 전력을 상기 제어부, 상기 SSD 메모리 디스크부, 상기 내부 메모리 백업 저장부 및 상기 내부 백업 제어부로 공급하며, 상기 호스트 인터페이스부를 통해서 호스트로부터 전달된 전력이 차단되거나 호스트로부터의 전력에 에러가 발생될 때 상기 보조 전원부로부터의 전력을 수신하고 상기 전력을 상기 제어부를 통해서 상기 메모리 디스크부로 공급하는 전원 제어부를 제공하는 단계를 더 포함하는 것을 특징으로 하는 RAID 제어 반도체 저장장치 형성방법.
  17. 삭제
  18. 삭제
  19. 삭제
KR1020110036646A 2010-04-20 2011-04-20 알에이아이디 제어 반도체 저장 장치 및 그 형성 방법 KR101129460B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/763,701 US8504767B2 (en) 2010-04-20 2010-04-20 Raid controlled semiconductor storage device
US12/763,701 2010-04-20

Publications (2)

Publication Number Publication Date
KR20110117025A KR20110117025A (ko) 2011-10-26
KR101129460B1 true KR101129460B1 (ko) 2012-03-29

Family

ID=44789082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110036646A KR101129460B1 (ko) 2010-04-20 2011-04-20 알에이아이디 제어 반도체 저장 장치 및 그 형성 방법

Country Status (3)

Country Link
US (1) US8504767B2 (ko)
KR (1) KR101129460B1 (ko)
WO (1) WO2011132923A2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110252177A1 (en) * 2010-04-13 2011-10-13 Byungcheol Cho Semiconductor storage device memory disk unit with programmable host interface
US20110252250A1 (en) * 2010-04-13 2011-10-13 Byungcheol Cho Semiconductor storage device memory disk unit with multiple host interfaces
US20110252263A1 (en) * 2010-04-13 2011-10-13 Byungcheol Cho Semiconductor storage device
US8438324B2 (en) * 2011-02-01 2013-05-07 Taejin Info Tech Co., Ltd. RAID-based storage control board having fibre channel interface controller
US8484400B2 (en) * 2011-02-01 2013-07-09 Taejin Info Tech Co., Ltd. Raid-based storage control board
US20120317335A1 (en) * 2011-06-08 2012-12-13 Byungcheol Cho Raid controller with programmable interface for a semiconductor storage device
EP2870538B8 (en) * 2012-07-03 2019-11-27 Violin Systems LLC Synchronization of a dispersed raid group
US9870162B2 (en) 2016-03-18 2018-01-16 Dell Products L.P. Method to virtualize PCIe controllers to support boot/hibernation/crash-dump from a spanned virtual disk
US11921555B2 (en) 2019-07-26 2024-03-05 Samsung Electronics Co., Ltd. Systems, methods, and devices for providing power to devices through connectors

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100303217B1 (ko) * 1996-08-28 2001-09-28 박종섭 피드백루프를이용하여기록캐시환경에서캐시플러시입출력속도를제어하기위한방법및장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001022221A1 (en) * 1999-09-22 2001-03-29 Netcell Corp. Raid controller system and method with ata emulation host interface
US7315911B2 (en) * 2005-01-20 2008-01-01 Dot Hill Systems Corporation Method for efficient inter-processor communication in an active-active RAID system using PCI-express links
KR100990484B1 (ko) * 2004-03-29 2010-10-29 삼성전자주식회사 직렬 버스 통신을 위한 송신 클럭 신호 발생기
US20080244127A1 (en) * 2007-03-30 2008-10-02 Tenx Technology Inc. Computer interface controller for portable plug-and-play peripherals
US8010768B2 (en) * 2007-05-09 2011-08-30 Kingston Technology Corporation Secure and scalable solid state disk system
JP2010079445A (ja) 2008-09-24 2010-04-08 Toshiba Corp Ｓｓｄ装置
KR100928438B1 (ko) * 2008-11-24 2009-11-25 주식회사 태진인포텍 Ｓａｓ／ｓａｔａ 타입의 스토리지 장치
KR20100069067A (ko) * 2008-12-16 2010-06-24 (주)인디링스 독립적으로 파일 시스템을 관리하는 레이드 컨트롤러
US8260980B2 (en) * 2009-06-10 2012-09-04 Lsi Corporation Simultaneous intermediate proxy direct memory access

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100303217B1 (ko) * 1996-08-28 2001-09-28 박종섭 피드백루프를이용하여기록캐시환경에서캐시플러시입출력속도를제어하기위한방법및장치

Also Published As

Publication number Publication date
KR20110117025A (ko) 2011-10-26
WO2011132923A2 (ko) 2011-10-27
US20110258382A1 (en) 2011-10-20
US8504767B2 (en) 2013-08-06
WO2011132923A3 (ko) 2012-05-10

Similar Documents

Publication Publication Date Title
KR101316919B1 (ko) 반도체 저장장치를 위한 알에이아이디 제어기 및 그 제공 방법
KR101129460B1 (ko) 알에이아이디 제어 반도체 저장 장치 및 그 형성 방법
KR101316918B1 (ko) 반도체 저장장치 백업 및 복구 시스템 및 방법
KR101209918B1 (ko) 반도체 저장 장치를 위한 프로그램 가능한 인터페이스를 가지는 ｒａｉｄ 컨트롤러
KR100928438B1 (ko) Ｓａｓ／ｓａｔａ 타입의 스토리지 장치
KR101134069B1 (ko) 멀티 레벨 ｒａｉｄ 구조를 위한 하이브리드 저장 시스템
US8484400B2 (en) Raid-based storage control board
US8589626B2 (en) Hybrid RAID controller having multi PCI bus switching
US8904104B2 (en) Hybrid storage system with mid-plane
KR101139496B1 (ko) 반도체 저장장치 및 그 형성방법
US20120254500A1 (en) System architecture based on ddr memory
US8510519B2 (en) Hybrid raid controller
KR101512741B1 (ko) 반도체 저장 장치를 위한 네트워크 사용 가능 ｒａｉｄ 컨트롤러
KR101200997B1 (ko) 멀티 ｐｃｉ 버스 스위칭을 갖는 ｒａｉｄ 컨트롤러
US20120254501A1 (en) System architecture based on flash memory
US9329939B2 (en) Two-way raid controller for a semiconductor storage device
US8819316B2 (en) Two-way raid controller with programmable host interface for a semiconductor storage device
KR101420286B1 (ko) 반도체 저장 장치 기반 캐시 관리자 및 그 생산 방법
KR101972535B1 (ko) 반도체 저장 장치
KR101512742B1 (ko) 향상된 밴드폭을 위한 복수의 호스트 인터페이스 유닛을 갖는 반도체 저장 장치 및 이에 따른 반도체 저장 장치 기반 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150316

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180716

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190305

Year of fee payment: 8