KR101133350B1 - Ｒｆ 신호처리회로 및 그 구동방법 - Google Patents

Abstract

본 발명은 아날로그 디모듈레이터와 디지털 디모듈레이터가 서로 동작상 영항을 주지 않는 하이브리드 RF 신호처리회로 및 그 구동 방법을 제공한다. 본 발명은 입력된 RF 신호를 아날로그 모듈레이팅하여 출력하기 위한 아날로그 디모듈레이터; 입력된 RF 신호를 디지털 모듈레이팅하여 출력하기 위한 디지털 디모듈레이터; 제1 클럭신호를 생성하여 상기 디지털 디모듈레이터로 제공하기 위한 제1 오실레이터; 및 상기 제1 오실레이터에서 출력되는 제1 클럭신호를 상기 디지털 디모듈레이터로 선택적으로 전달하기 위한 스위치부를 포함하는 RF 신호처리회로를 제공한다.

RF 신호, PLL, 디모듈레이터, 오실레이터, 동조회로, 스위치.

Description

ＲＦ 신호처리회로 및 그 구동방법{RF SIGNAL PROCESSING CIRCUIT AND METHOD FOR OPERATING THE SAME}

본 발명은 RF 신호처리회로 및 그 구동방법에 관한 것으로, 보다 자세하게는 아날로그 디모듈레이터와 디지털 디모듈레이터가 서로 동작상 영항을 주지 않는 하이브리드 RF 신호처리회로 및 그 구동 방법에 관한 것이다.

무선통신 기술이 발달하면서, 음성신호와 영상신호를 멀리 떨어진 곳으로 전송하고, 이를 수신할 수 있게 되었다. 음성신호와 영상신호를 전송하는 경우에는 RF 신호라고 하는 통신 주파수가 수백Mhz에서 수Ghz의 신호를 이용한다. 송신장비에서 음성신호와 영상신호를 RF 신호와 결합시키고, 수신장비에서는 RF 신호와 음성신호 및 영상신호를 분리시킨다. 이때 결합시키는 것을 모듈레이션이라고 하고 분리시키는 것을 디모듈레이션이라고 한다.

RF 신호를 입력받아 디모듈레이션 영상신호와 음성신호를 출력하는 회로를 RF 신호처리회로라고 한다. 최근에는 아날로그 방식으로 RF 신호를 처리하는 아날 로그 디모듈레이터와 디지털 방식으로 RF 신호를 처리하는 디지털 디모듈레이터가 하나의 RF 신호처리회로에 함께 구비되어 있는 경우가 있다. 이 경우 아날로그 디모듈레이터와 디지털 디모듈레이터가 서로 간섭을 주게 되어 안정적인 동작이 이루어지기 힘든 문제점이 생기고 있다.

본 발명은 아날로그 디모듈레이터와 디지털 디모듈레이터가 서로 동작상 영항을 주지 않는 하이브리드 RF 신호처리회로 및 그 구동 방법을 제공한다.

본 발명은 입력된 RF 신호를 아날로그 모듈레이팅하여 출력하기 위한 아날로그 디모듈레이터; 입력된 RF 신호를 디지털 모듈레이팅하여 출력하기 위한 디지털 디모듈레이터; 제1 클럭신호를 생성하여 상기 디지털 디모듈레이터로 제공하기 위한 제1 오실레이터; 및 상기 제1 오실레이터에서 출력되는 제1 클럭신호를 상기 디지털 디모듈레이터로 선택적으로 전달하기 위한 스위치부를 포함하는 RF 신호처리회로를 제공한다.

또한, 본 발명에 따른 RF 신호처리회로는 안테나를 통해 입력되는 RF 신호중 예정된 대역의 신호를 선택하여 전달하기 위한 신호선택부; 및 상기 신호선택부에서 출력되는 신호를 필터링하기 하여 상기 디지털 디모듈레이터 또는 상기 아날로그 디모듈레이터로 전달하기 위한 SAW 필터를 포함한다.

또한, 본 발명에 따른 RF 신호처리회로는 상기 안테나를 통해 입력되는 RF 신호를 상기 신호선택부로 전달하기 위한 RF 동조회로를 포함한다.

상기 스위치부는 모스트랜지스터를 포함한다.

또한, 상기 스위치부의 활성화여부를 제어하는 제어신호는 상기 신호선택부 에서 출력되는 것을 특징으로 한다.

상기 신호선택부는 외부에서 입력되는 I2C 제어신호(SCL, SDA)를 입력받아 상기 스위치부의 활성화여부를 제어하는 제어신호를 출력하는 것을 특징으로 한다.

또한, 본 발명에 따른 RF 신호처리회로는 제2 클럭신호를 생성하여 상기 아날로그 디모듈레이터로 전달하는 제2 오실레이터를 포함한다.

또한, 상기 제1 클럭신호는 30.4MHz이고, 상기 제2 클럭신호는 4MHz인 것을 특징으로 한다.

또한, 본 발명은 입력된 RF 신호를 아날로그 모듈레이팅하여 출력하기 위한 아날로그 디모듈레이터; 입력된 RF 신호를 디지털 모듈레이팅하여 출력하기 위한 디지털 디모듈레이터; 제1 클럭신호를 생성하여 상기 디지털 디모듈레이터로 제공하기 위한 제1 오실레이터; 상기 제1 오실레이터에서 출력되는 제1 클럭신호를 상기 디지털 디모듈레이터로 선택적으로 전달하기 위한 스위치부; 및 안테나를 통해 입력되는 RF 신호중 예정된 대역의 신호를 선택하여 전달하고, 상기 스위치부의 활성화 여부를 제어하는 신호선택부를 포함한다.

또한, 상기 신호선택부는 믹서회로, 위상고정루프 회로, 외부에서 입력되는 I2C 제어신호를 입력받아 상기 스위치부로 전달하기 위한 신호출력부를 포함한다.

또한, 본 발명에 따른 RF 신호처리회로는 상기 안테나를 통해 입력되는 RF 신호를 상기 신호선택부로 전달하기 위한 RF 동조회로를 포함한다.

또한, 상기 스위치부는 모스트랜지스터를 포함한다.

또한, 본 발명에 따른 RF 신호처리회로는 제2 클럭신호를 생성하여 상기 아 날로그 디모듈레이터로 전달하는 제2 오실레이터를 포함한다.

또한, 상기 제1 클럭신호는 30.4MHz이고, 상기 제2 클럭신호는 4MHz인 것을 특징으로 한다.

또한, 본 발명은 아날로그 디모듈레이터와 디지털 디모듈레이터를 포함하는 RF 신호처리회로의 구동방법에 있어서, 디지털 모드에서 제1 클럭신호를 생성하는 단계; 상기 제1 클럭신호를 상기 디지털 디모듈레이터로 제공하는 단계; 상기 디지털 디모듈레이터에서 디지털 모듈레이팅 동작을 수행하는 단계; 아날로그 모드에서 상기 제1 클럭신호의 생성을 중단시키는 단계; 및 상기 아날로그 디모듈레이터에서 아날로그 모듈레이팅 동작을 수행하는 단계를 포함하는 RF 신호처리회로의 구동방법을 제공한다.

또한, 본 발명에 따른 RF 신호처리회로의 구동방법은 상기 아날로그 모드에서 제2 클럭신호를 생성하는 단계; 및 상기 제2 클럭신호를 상기 아날로그 디모듈레이터로 제공하는 단계를 포함한다.

본 발명에 의해서 아날로그 디모듈레이터와 디지털 디모듈레이터가 신뢰성있게 서로 동작상 영항을 주지 않아서 하이브리드 RF 신호처리회로의 동작상 신뢰성이 향상된다. 특히, 디지털 디모듈레이터가 아날로그 디모듈레이터에 주는 악영항을 차단할 수 있다.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도1은 본 발명을 설명하기 위한 하이브리드 RF 신호처리회로의 블럭도이다.

도1에 도시된 바와 같이, RF 신호처리회로(100)는 RF 동조회로(110), 신호선택부(120), SAW 필터(130), 오실레이터(140,150), 아날로그 디모듈레이터(160), 디지털 디모듈레이터(170)를 포함한다.

RF 동조회로(110)는 안테나를 통해 입력되는 RF 신호중 예정된 대역의 신호를 통과시킨다. 신호선택부(120)는 RF 동조회로(110)를 통과한 신호중 예정된 주파수 대역의 RF 신호를 선택하여 전달한다. 신호선택부(210)는 위상고정루프 회로, 믹싱회로 등을 포함하여, 예정된 주파수 대역의 RF 신호를 선택하여 전달하는데, 최근에는 이들 회로를 하나의 칩에 포함시켜서 구현하는 경우가 일반적이다. SAW 필터(130)는 신호선택부(120)에서 제공하는 신호를 필터링하여 전달한다.

SAW 필터는 압전기판 위에 빗살무늬형의 금속판을 양쪽에 두개씩 어긋나게 배치하고, 한쪽 방향에서 전기적 신호를 입력하여 압전기판위에 SAW(표면탄성파)가 발생하게 되는 것을 이용하는 필터이다. 그 표면탄성파라고 불리우는 기계적인 진동은 반대편에서 다시 전기적인 신호로 변환되게 되는데, 여기서 압전판 자체의 표면탄성파 주파수와 입력된 전기적 신호의 주파수가 다르면 신호가 전달되지 않고 죽어버린다. 즉 필터자체가 가진 기계-물질적 주파수와 같은 주파수만 통과시키는 BPF(대역통과필터)가 된다. SAW 필터는 인위적인 LC 공진의 원리를 이용한 필터에 비해 통과시키는 대역폭이 굉장히 좁아서, 필요없는 주파수의 신호를 거의 완벽하게 걸러낸다. SAW 필터는 좁은 대역폭으로 원하는 신호의 주파수만 정확하게 골라내려는 경우라면 가장 특성이 좋아서, 중간주파수를 쓰는 RF 신호처리회로에서는 널리 사용된다.

아날로그 디모듈레이터(160)는 SAW 필터(130)에서 출력되는 신호를 디모듈레이팅하여 아날로그 신호(CVBS,S)를 출력한다. 디지털 디모듈레이터(170)는 SAW 필터(130)에서 출력되는 신호를 디모듈레이팅하여 디지털 신호(TS:Transport streams)를 출력한다.

오실레이터(140)는 신호선택부(120)와, 아날로그 디모듈레이터(160)에 각각 구비된 위상고정루프 회로(PLL)에서 사용되는 클럭을 생성하여 공급한다. 여기서 오실레이터(140)는 4MHz의 주파수를 가지는 클럭신호를 생성한다.

오실레이터(150)는 디지털 디모듈레이터(170)에 구비된 위상고정루프 회로(PLL)에 30.4MHz의 주파수를 가지는 클럭신호를 생성하여 공급한다. 디지털 디모듈레이터(170)에 구비된 위상고정루프 회로(PLL)에는 20MHz 이상의 클럭신호를 공급하게 되는데, 여기서 30.4MHz의 주파수를 생성하여 공급하는 것이다.

이와 같이, 최근에는 아날로그 디모듈레이터와 디지털 디모듈레이터를 하나의 RF 신호처리회로에 함께 구비시키는 하이브리드 RF 신호처리회로가 개발되고 있다.

그러나, 아날로그 디모듈레이터(160)가 동작하거나, 디지털 디모듈레이 터(170)가 동작하는 경우에 서로 간섭을 주게되어 RF 신호를 처리하는 동작상 악영향을 미치게 된다. 즉, 특히, 아날로그 디모듈레이터(160)가 동작하는 중에 디지털 디모듈레이터(170)의 위상고정루프 회로로 공급되는 고 주파수의 클럭신호와 그 클럭신호로 인해 발생하는 하모닉(harmonic) 성분이 아날로그 디모듈레이터(160)의 동작에 노이즈로 작용하는 것이다. 이는 RF 신호처리회로에서 처리하는 아날로그 신호의 감도 및 화질 특성을 악화시키는 치명적인 원인이 된다.

디지털 디모듈레이터의 신호라인 및 RF 신호처리회로가 구현된 PCB의 여러단자, 세시(Chassis) 및 커버(Cover)가 디지털 디모듈레이터(170)의 위상고정루프 회로로 공급되는 고 주파수의 클럭신호의 노이즈 패스가 되는 것이다. 이로 인해 아날로그 디모듈레이터의 동작에 악영향을 미치게 되는 것이다.

도2는 도1에 도시된 하이브리드 RF 신호처리회로(100)의 동작상 문제점을 보여주는 파형도이다. 도1에 도시된 바와 같은 신호조건으로 RF 신호처리회로를 구동하였을 때에 30.4MHz의 클럭신호가 아날로그 디모듈레이터(160)의 동작에 노이즈로 작용하게 되는 것이다.

본 발명은 아날로그 디모듈레이터가 동작하는 경우에는 디모듈레이터(170)의 위상고정루프 회로로 공급되는 고 주파수의 클럭신호로 인한 노이즈 발생을 방지하기 위하여 스위치 회로를 추가로 구비한 하이브리드 RF 신호처리회로를 제공한다. 즉, 디지털 디모듈레이터가 동작시에는 대응하는 오실레이터를 동작시키고, 아날로드 디모듈레이터가 동작하는 동안에는 디지털 디모듈레이터를 위한 오실레이터는 동작시키지 않게 하는 것이다.

도3은 본 발명의 바람직한 실시예에 따른 하이브리드 RF 신호처리회로의 블럭도이다.

도3에 도시된 바와 같이, 본 실시예에 따른 하이브리드 RF 신호처리회로(300)는 RF 동조회로(210), 신호선택부(220), SAW 필터(230), 오실레이터(240,250), 아날로그 디모듈레이터(260), 디지털 디모듈레이터(270), 스위치부(280)를 포함한다.

RF 동조회로(210)는 안테나를 통해 입력되는 RF 신호중 예정된 대역의 신호를 통과시킨다. 신호선택부(220)는 RF 동조회로(210)를 통과한 신호중 예정된 주파수 대역의 RF 신호를 선택하여 전달한다. 신호선택부(220)는 위상고정루프 회로(223), 믹싱회로(221)등을 포함하여, 예정된 주파수 대역의 RF 신호를 선택하여 전달하는데, 최근에는 이들 회로를 하나의 칩에 포함시켜서 구현하는 경우가 일반적이다. 또한, 신호선택부(220)는 I2C 회로(222)와, 신호출력부(224)를 구비하고 있다. I2C 회로(222)는 외부에서 입력되는 제어신호(SDA,SCL)를 입력받아, 신호출력부(224)를 통해 스위치부(280)를 제어할 제어신호를 출력한다.

SAW 필터(230)는 신호선택부(220)에서 제공하는 신호를 필터링하여 전달한다. 아날로그 디모듈레이터(260)는 SAW 필터(230)에서 출력되는 신호를 디모듈레이팅하여 아날로그 신호(CVBS,S)를 출력한다. 디지털 디모듈레이터(270)는 SAW 필터(230)에서 출력되는 신호를 디모듈레이팅하여 디지털 신호(TS:Transport streams))를 출력한다.

오실레이터(240)는 신호선택부(220)와, 아날로그 디모듈레이터(260)에 각각 구비된 위상고정루프 회로(PLL)에서 사용되는 클럭을 생성하여 공급한다. 여기서 오실레이터(240)는 4MHz의 주파수를 가지는 클럭신호를 생성한다.

오실레이터(250)는 디지털 디모듈레이터(270)에 구비된 위상고정루프 회로(PLL)에 30.4MHz의 주파수를 가지는 클럭신호를 생성하여 공급한다. 디지털 디모듈레이터(270)에 구비된 위상고정루프 회로(PLL)에는 20MHz 이상의 클럭신호를 공급하게 되는데, 여기서 30.4MHz의 주파수를 생성하여 공급하는 것이다.

도4와 도5는 도3에 도시된 하이브리드 RF 신호처리회로의 동작을 설명하기 위한 회로도이다. 도4는 디지털 모드에서의 동작을 나타내는 것이고, 도5는 아날로드 모드에서의 동작을 나타내는 것이다.

도4에 도시된 바와 같이, 디지털 디모듈레이터(260)가 동작하는 디지털 모드에서는 I2C 회로(222)는 외부에서 입력되는 제어신호(SDA,SCL)를 입력받아, 신호출력부(224)를 통해 스위치부(280)를 디스에이블시킨다. 구체적으로 스위치부(280)는 앤모스트랜지스터로 구현되고, 신호출력부(224)에서 0V 의 신호가 출력되어 스위치부(280)를 구성하는 앤모스트랜지스터가 턴오프된다. 따라서, 디지털 모드에서는 오실레이터(250)에서 출력되는 클럭신호가 디지털 디모듈레이터(260)로 전달이 된다.

도5에 도시된 바와 같아. 디지털 디모듈레이터(260)은 동작하지 않는 아날로그 모드에서는 I2C 회로(222)는 외부에서 입력되는 제어신호(SDA,SCL)를 입력받아, 신호출력부(224)를 통해 스위치부(280)를 인에이블시킨다. 구체적으로 신호출력부(224)에서 5V 의 신호가 출력되어 스위치부(280)를 구성하는 앤모스트랜지스터가 턴온된다. 따라서, 아날로그 모드에서는 오실레이터(250)에서 출력되는 클럭신호가 발진되지 않아 디지털 디모듈레이터(260)로 전달이 되지 않는다. 그러므로, 아날로그 모드에서 더 이상 디지털 디모듈레이터(260)의 동작을 위해 생성되는 고 주파수의 클럭신호로 인해 노이즈가 생성되지 않게 된다.

도6은 도3에 도시된 하이브리드 RF 신호처리회로의 동작을 설명하는 파형도이다. 도6에 도시된 바와 같이, 본 실시예에 따른 RF 신호처리회로는 아날로그 동작 모드에서 도2와는 달리 30.4MHz의 클럭신호가 생성되지 않기 때문에 아날로그 모드에서 더 이상 고 주파수의 클럭신호로 인해 노이즈가 생성되지 않는다. 따라서 아날로그 모드에서 RF 신호처리에 보다 신뢰성을 향상시킬 수 있다.

이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다. 그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

도1은 본 발명을 설명하기 위한 하이브리드 RF 신호처리회로의 블럭도.

도2는 도1에 도시된 하이브리드 RF 신호처리회로의 동작상 문제점을 보여주는 파형도.

도3은 본 발명의 바람직한 실시예에 따른 하이브리드 RF 신호처리회로의 블럭도.

도4와 도5는 도3에 도시된 하이브리드 RF 신호처리회로의 동작을 설명하기 위한 회로도.

도6은 도3에 도시된 하이브리드 RF 신호처리회로의 동작을 설명하는 파형도.

* 도면의 주요부분에 대한 부호의 설명 *

110,210: RF 동조회로 120,220: 신호선택부

130,230: SAW 필터 240,250: 오실레이터

Claims (16)

1. 안테나를 통해 입력되는 RF 신호중 예정된 대역의 신호를 선택하여 전달하기 위한 신호선택부;

   상기 신호선택부에서 출력되는 신호를 필터링하여 출력하기 위한 SAW 필터;

   상기 SAW 필터로부터 출력되는 신호를 디모듈레이팅하여 출력하기 위한 아날로그 디모듈레이터;

   상기 SAW 필터로부터 출력되는 신호를 디모듈레이팅하여 출력하기 위한 디지털 디모듈레이터;

   제1 클럭신호를 생성하여 상기 디지털 디모듈레이터로 제공하기 위한 제1 오실레이터; 및

   상기 제1 오실레이터에서 출력되는 제1 클럭신호를 상기 디지털 디모듈레이터로 선택적으로 전달하기 위한 스위치부를 포함하고,

   상기 신호선택부는 외부에서 입력되는 I2C 제어신호를 입력받아 상기 스위치부의 활성화 여부를 제어하기 위한 제어신호를 출력하는,

   RF 신호처리회로.
2. 삭제
3. 제 1 항에 있어서,

   상기 안테나를 통해 입력되는 RF 신호를 상기 신호선택부로 전달하기 위한 RF 동조회로를 포함하는 RF 신호처리회로.
4. 제 1 항에 있어서,

   상기 스위치부는

   모스트랜지스터를 포함하는 RF 신호처리회로.
5. 삭제
6. 삭제
7. 제 1 항에 있어서,

   제2 클럭신호를 생성하여 상기 아날로그 디모듈레이터로 전달하는 제2 오실레이터를 포함하는 RF 신호처리회로.
8. 제 7 항에 있어서,

   상기 제1 클럭신호는 30.4MHz이고, 상기 제2 클럭신호는 4MHz인 RF 신호처리회로.
9. 안테나를 통해 입력되는 RF 신호 중 예정된 대역의 신호를 선택하여 전달하기 위한 신호선택부;

   상기 신호선택부로부터 전달되는 신호를 디모듈레이팅하여 출력하기 위한 아날로그 디모듈레이터;

   상기 신호선택부로부터 전달되는 신호를 디모듈레이팅하여 출력하기 위한 디지털 디모듈레이터;

   제1 클럭신호를 생성하여 상기 디지털 디모듈레이터로 제공하기 위한 제1 오실레이터; 및

   상기 제1 오실레이터에서 출력되는 제1 클럭신호를 상기 디지털 디모듈레이터로 선택적으로 전달하기 위한 스위치부를 포함하고,

   상기 신호선택부는 외부에서 입력되는 I2C 제어신호를 입력받아 상기 스위치부의 활성화 여부를 제어하기 위한 제어신호를 출력하는,

   RF 신호처리회로.
10. 삭제
11. 제 9 항에 있어서,

    상기 안테나를 통해 입력되는 RF 신호를 상기 신호선택부로 전달하기 위한 RF 동조회로를 포함하는 RF 신호처리회로.
12. 제 9 항에 있어서,

    상기 스위치부는

    모스트랜지스터를 포함하는 RF 신호처리회로.
13. 제 12 항에 있어서,

    제2 클럭신호를 생성하여 상기 아날로그 디모듈레이터로 전달하는 제2 오실레이터를 포함하는 RF 신호처리회로.
14. 제 13 항에 있어서,

    상기 제1 클럭신호는 30.4MHz이고, 상기 제2 클럭신호는 4MHz인 RF 신호처리회로.
15. 외부에서 입력되는 I2C 제어신호를 입력받아 스위치부의 활성화 여부를 제어하기 위한 제어신호를 생성하는 단계;

    상기 제어신호에 따라 상기 스위치부의 활성화 여부를 제어하는 단계;

    상기 스위치부가 활성화된 경우, 제1 클럭신호를 생성하여 디지털 디모듈레이터로 제공하는 단계;

    상기 스위치부가 활성화되지 않은 경우, 제1 클럭신호의 생성을 중단하고 제2 클럭신호를 생성하여, 아날로그 디모듈레이터로 제공하는 단계; 및

    상기 스위치부가 활성화된 경우 상기 디지털 디모듈레이터에서 디모듈레이팅 동작을 수행하고, 상기 스위치부가 활성화되지 않은 경우 상기 아날로그 디모듈레이터에서 디모듈레이팅 동작을 수행하는 단계

    를 포함하는 RF 신호처리회로의 구동방법.
16. 삭제

Images