KR101132733B1 - Multi-layer chip diplexer for uwb and conventional coax service band - Google Patents

Multi-layer chip diplexer for uwb and conventional coax service band Download PDF

Info

Publication number
KR101132733B1
KR101132733B1 KR20100040337A KR20100040337A KR101132733B1 KR 101132733 B1 KR101132733 B1 KR 101132733B1 KR 20100040337 A KR20100040337 A KR 20100040337A KR 20100040337 A KR20100040337 A KR 20100040337A KR 101132733 B1 KR101132733 B1 KR 101132733B1
Authority
KR
South Korea
Prior art keywords
strip pattern
inductor
coaxial line
dielectric substrate
layer dielectric
Prior art date
Application number
KR20100040337A
Other languages
Korean (ko)
Other versions
KR20110120772A (en
Inventor
이영신
송희석
도경희
허태욱
강대엽
김경철
Original Assignee
(주)씨어스테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)씨어스테크놀로지 filed Critical (주)씨어스테크놀로지
Priority to KR20100040337A priority Critical patent/KR101132733B1/en
Priority to PCT/KR2010/002727 priority patent/WO2011136412A1/en
Publication of KR20110120772A publication Critical patent/KR20110120772A/en
Application granted granted Critical
Publication of KR101132733B1 publication Critical patent/KR101132733B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/20Frequency-selective devices, e.g. filters
    • H01P1/213Frequency-selective devices, e.g. filters combining or separating two or more different frequencies
    • H01P1/2135Frequency-selective devices, e.g. filters combining or separating two or more different frequencies using strip line filters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00Coupling devices of the waveguide type
    • H01P5/08Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/085Coaxial-line/strip-line transitions
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H7/463Duplexers

Abstract

The present invention relates to a stacked-chip diplexer for separating an ultra-wide band (UWB) signal and a coaxial line signal, minimizing interference between the UWB signal and the coaxial line signal, and miniaturizing a device by transmitting the UWB signal for near field communication by using a stack-type diplexer connected to a coaxial line. To this end and for a device for transceiving a coaxial line signal and a UWB signal through a coaxial line, the stacked-chip diplexer for separating an ultra-wide band (UWB) signal and a coaxial line signal according to the present invention comprises: a stack-type substrate in which a plurality of dielectric substrates are layered, and on which a lowermost dielectric substrate, a grounding pad, a coaxial line signal receiving pad, a UWB signal transceiving pad, and a coaxial line signal transmitting pad are formed; a low pass filter for generating resonance by using a strip pattern on the plurality of dielectric substrates of the stack-type substrate and for passing the coaxial line signal; a high pass filter for generating resonance by using the strip pattern on the plurality of dielectric substrates of the stack-type substrate and for passing the UWB signal; a matching circuit which is constituted of a planar capacitor patterned on the dielectric substrate and which is electrically connected among the coaxial line signal receiving pad, the low pass filter, and the high pass filter; and a via hole for electrically connecting each strip pattern formed on each stack-type substrate.

Description

UWB 신호와 동축 선로 신호의 분리를 위한 적층칩 다이플렉서{MULTI-LAYER CHIP DIPLEXER FOR UWB AND CONVENTIONAL COAX SERVICE BAND}MULTI-LAYER CHIP DIPLEXER FOR UWB AND CONVENTIONAL COAX SERVICE BAND}

본 발명은 UWB 신호를 가정 내에 설치된 동축 선로를 이용하여 전송하는 장치에 관한 것으로서, 특히 근거리 무선 통신용 초광대역 신호(UWB)를 동축 선로에 연결된 적층형 다이플렉서를 이용하여 전송함으로써, 동축 선로 신호와 UWB 신호 간의 간섭을 최소화하고 장치의 소형화를 이룰수 있는 UWB 신호와 동축 선로 신호의 분리를 위한 적층칩 다이플렉서에 관한 것이다.The present invention relates to an apparatus for transmitting a UWB signal using a coaxial line installed in a home. In particular, an ultra wideband signal (UWB) for short-range wireless communication is transmitted by using a stacked diplexer connected to a coaxial line. The present invention relates to a multilayer chip diplexer for separating the UWB signal and the coaxial line signal, which can minimize the interference between the UWB signals and miniaturize the device.

일반적으로, 가정 내에서는 위성 안테나 또는 케이블 사업자로부터 동축 선로을 통해 댁내로 분배된 방송신호를 셋탑 박스나 TV에 연결하여 시청하게 되는데, 최근에는 이 동축 선로을 이용하여 유/무선 홈 네트워킹을 제공하는 다양한 기술이 제안되고 있다.In general, in homes, broadcast signals distributed from the satellite antenna or cable operator to the home via coaxial lines are connected to the set-top box or TV, and recently, various technologies for providing wired / wireless home networking using the coaxial lines are provided. Is being proposed.

그 대표적인 예로서 미국 공개 특허(공개번호: 2005-0034159)에서는 홈 비디오 네트워크를 위하여 동축 선로을 기반으로 하는 유선 네트워크와 초광대역(UWB: Ultra Wide Band, 이하 UWB라 함) 무선 네트워크를 인터페이스하는 방법을 개시하고 있다.As a representative example, U.S. Patent Application Publication No. 2005-0034159 discloses a method for interfacing a wired network based on a coaxial line and an ultra wide band (UWB) wireless network for a home video network. It is starting.

여기에서는 UWB 신호를 가정 내 환경에서 동축 선로에 연결하기 위하여 무선 랜용 전송 장치인 억세스 포인트와 안테나, 그리고 동축 선로의 스플리터 사이에 스위치를 두어 단순한 스위치의 동작으로 인하여 UWB 신호를 안테나로 무선 전송하거나 또는 UWB 신호를 그대로 동축 선로로 전송하게 된다. In this case, a UWB signal is wirelessly transmitted to the antenna due to the simple operation of a switch by placing a switch between an access point, an antenna for wireless LAN, and a splitter of a coaxial line, in order to connect the UWB signal to a coaxial line in a home environment. The UWB signal is transmitted as it is on the coaxial line.

그런데, 종래의 동축 선로에 결합된 분배기를 이용하여 신호를 분리하는 기술은 동일한 대역을 이용할 경우에는 신호 간의 간섭이 적으나, UWB 신호가 기존에 동축 선로에서 사용하고 있는 대역보다 훨씬 높은 대역의 주파수를 사용하고 있어 UWB 신호의 전송 손실이 커지고, 동축 선로 신호와 UWB 신호 간의 간섭 발생 가능성이 높은 단점이 있다. However, in the conventional technique of separating signals by using a splitter coupled to a coaxial line, there is less interference between signals when using the same band, but the frequency of the band much higher than the band that the UWB signal is conventionally used in the coaxial line. Since the transmission loss of the UWB signal increases, the possibility of interference between the coaxial line signal and the UWB signal is high.

이에 따라, 동축 선로 신호와 UWB 신호 간의 간섭 및 신호 손실을 최소화하기 위하여 낮은 주파수 신호가 통과하는 LPF(Low Pass Filter)과 높은 주파수 신호가 통과하는 HPF(HighPass Filter)를 결합시킨 다이플렉서(diplexer)의 적용이 요구된다.Accordingly, in order to minimize interference and signal loss between the coaxial line signal and the UWB signal, a diplexer combining a low pass filter (LPF) through which a low frequency signal passes and a high pass filter (HPF) through a high frequency signal passes. ) Is required.

일반적으로 LPF(Low Pass Filter)나 HPF(HighPass Filter)는 인덕터(L), 캐패시터(C), 저항(R)으로 이루어지는 집중소자로 구성되므로 집중소자 자체의 편차 및 고주파로 갈수록 그 고유의 특성이 바뀌는 성질 때문에, 안정적인 제품 구성에 어려움이 있다.In general, a low pass filter (LPF) or a high pass filter (HPF) is composed of a concentrator composed of an inductor (L), a capacitor (C), and a resistor (R). Due to the changing nature, there is a difficulty in stable product composition.

또한, 기존의 평면형의 구조로 다이플렉서를 구성하는 경우 회로를 구현하기 위한 구조를 상부면과 하부면에만 구성할 수 있으므로 소형화가 어려운 단점이 있었다.In addition, when the diplexer is configured with a conventional planar structure, the structure for implementing the circuit can be configured only on the upper and lower surfaces, which makes it difficult to miniaturize.

배경 기술의 단점을 해소하기 위한 본 발명의 목적은, 유전성 기판에 스트립 패턴으로 인덕터와 캐패시터를 형성하고, 이를 저온 소성 세라믹 공정을 이용하여 다수의 유전성 기판으로 적층함으로써 소형화를 이룰 수 있는 UWB 신호와 동축 선로 신호의 분리를 위한 적층칩 다이플렉서를 제공함에 있다. SUMMARY OF THE INVENTION An object of the present invention for solving the disadvantages of the background technology is to form an inductor and a capacitor in a strip pattern on a dielectric substrate, and to laminate it to a plurality of dielectric substrates using a low-temperature plastic ceramic process to achieve miniaturization of the UWB signal. The present invention provides a multilayer chip diplexer for separating coaxial line signals.

또한, 본 발명의 목적은 접지면을 최하위층의 유전성 기판에만 배치하여 기생 캐패시턴스 발생을 억제할 수 있는 UWB 신호와 동축 선로 신호의 분리를 위한 적층칩 다이플렉서를 제공함에 있다. In addition, an object of the present invention is to provide a stacked chip diplexer for separating the UWB signal and the coaxial line signal that can be disposed only on the dielectric substrate of the lowest layer to suppress parasitic capacitance generation.

과제를 해결하기 위한 본 발명의 UWB 신호와 동축 선로 신호의 분리를 위한 적층칩 다이플렉서는, 동축 선로 신호와 UWB 신호를 동축 선로을 통해 송수신하는 장치에 있어서, 다수의 유전성 기판이 적층되며, 최하위의 유전성 기판에 접지 패드와 상기 동축 선로 신호 수신 패드와 UWB 신호 송수신 패드 및 동축 선로 신호 송신 패드가 형성된 적층형 기판과, 적층형 기판의 다수 유전성 기판에 패터닝된 스트립 패턴에 의해 공진을 발생하며 동축 선로 신호를 통과시키는 저역통과필터; 적층형 기판의 다수 유전성 기판에 패터닝된 스트립 패턴에 의해 공진을 발생하며 상기 UWB 신호를 통과시키는 고역통과필터; 유전성 기판에 패터닝된 평판형 캐패시터로 이루어지며 동축 선로 신호 수신 패드와 저역통과필터 및 고역통과필터 사이에 전기적으로 연결되는 정합회로; 및 각 적층형 기판에 형성된 각 스트립 패턴을 전기적으로 연결하는 비아홀을 포함하되, 정합회로는 제 4 층 유전성 기판에 형성되며 상기 저역통과필터와 상기 고역통과필터 사이에 전기적으로 연결되는 제 1 상부 전극, 제 6층 유전성 기판에 형성되며 동축 선로 신호 수신 패드에 전기적으로 연결되는 제 1 하부 전극으로 이루어진 제 1 캐패시터로 구성된다. The stacked chip diplexer for separating the UWB signal and the coaxial line signal of the present invention for solving the problem, in the device for transmitting and receiving the coaxial line signal and the UWB signal through the coaxial line, a plurality of dielectric substrate is laminated, the lowest Resonance is caused by a laminated substrate having a ground pad, the coaxial line signal receiving pad, a UWB signal transmitting pad, a coaxial line signal transmitting pad, and a strip pattern patterned on a plurality of dielectric substrates of the stacked substrate. Low pass filter for passing through; A high pass filter generating resonance by a strip pattern patterned on a plurality of dielectric substrates of a stacked substrate and passing the UWB signal; A matching circuit consisting of a flat plate capacitor patterned on the dielectric substrate and electrically connected between the coaxial line signal receiving pad, the low pass filter and the high pass filter; And a via hole electrically connecting each strip pattern formed on each stacked substrate, wherein the matching circuit is formed on the fourth layer dielectric substrate and electrically connected between the low pass filter and the high pass filter, And a first capacitor formed on the sixth layer dielectric substrate and having a first lower electrode electrically connected to the coaxial line signal receiving pad.

삭제delete

또한, 저역통과필터는 제 2 층 유전성 기판에 형성되는 제 1 스트립 패턴과, 제 3층 유전성 기판에 형성되며 일단부가 제 1 스트립 패턴의 타단부에 비아홀을 통해 전기적으로 연결되는 제 4 스트립 패턴의 일부로 구성되는 제 1 인덕터, 제 1 스트립 패턴과 인접한 제 2층 유전성 기판에 형성되고 타단부가 동축 신호 송신 패드에 전기적으로 연결되는 제 2 스트립 패턴과, 제 3층 유전성 기판에 형성되며 타단부가 제 2 스트립 패턴의 일단부에 비아홀을 통해 연결되는 제 4 스트립 패턴의 일부로 구성되는 제 2 인덕터, 제 4층 유전성 기판에 형성된 제 5 스트립 패턴으로 구성되고 제 4 스트립 패턴의 중심부에 비아홀을 통해 연결되어 제 1 인덕터와 제 2 인덕터에 병렬 연결되는 제 3 인덕터, 제 4층 유전성 기판의 제 4 스트립 패턴의 일단부에 접속되도록 형성된 제 2 상부 전극과, 제 6층 유전성 기판에 형성되며 일단부가 비아홀을 통해 접지 패드에 연결되는 제 2 하부 전극으로 이루어지는 제 2 캐패시터를 포함한다. The low pass filter may include a first strip pattern formed on the second layer dielectric substrate and a fourth strip pattern formed on the third layer dielectric substrate and having one end electrically connected to the other end of the first strip pattern through a via hole. A first inductor composed of a portion, a second strip pattern formed on the second layer dielectric substrate adjacent to the first strip pattern and the other end electrically connected to the coaxial signal transmission pad, and a second end pattern formed on the third layer dielectric substrate and the other end A second inductor composed of a portion of a fourth strip pattern connected to one end of the second strip pattern through a via hole, a fifth strip pattern formed on a fourth layer dielectric substrate, and connected through a via hole in the center of the fourth strip pattern And a third inductor connected in parallel to the first inductor and the second inductor so as to be connected to one end of the fourth strip pattern of the fourth layer dielectric substrate. The second is formed in the upper electrode, and the sixth layer dielectric substrate and a second capacitor comprised of the second lower electrode having one end connected to the ground pads through via hole portion.

또, 고역 통과 필터는 제 2 층 유전성 기판에 형성된 제 3 스트립 패턴으로 이루어지며 서로 직렬 연결된 제 4 인덕터와 제 5 인덕터, 제 5 층 유전성 기판에 형성된 제 6 스트립 패턴으로 이루어지며 일단부가 비아홀을 통해 제 5 인덕터에 전기적으로 연결되고 타단부가 UWB 송수신 패드에 전기적으로 연결되는 제 6 인덕터, 제 4층 유전성 기판에 형성된 제 3 상부 전극과 제 6층 유전성 기판에 형성되며 타단부가 UWB 송수신 패드에 전기적으로 연결된 제 3 하부 전극으로 이루어지는 제 3 캐패시터, 제 7층 유전성 기판에 형성된 제 7 스트립 패턴의 일부로 이루어지며 일단부가 비아홀을 통해 제 3 캐패시터에 전기적으로 연결된 제 7 인덕터 및 제 7층 유전성 기판에 형성된 제 7 스트립 패턴의 일부로 이루어지며 타단부가 비아홀을 통해 제 6 인덕터의 일단부에 전기적으로 연결되는 제 8 인덕터를 포함한다.In addition, the high pass filter is formed of a third strip pattern formed on the second layer dielectric substrate, and consists of a fourth inductor, a fifth inductor, and a sixth strip pattern formed on the fifth layer dielectric substrate connected in series with one end thereof via a via hole. A sixth inductor electrically connected to the fifth inductor and the other end electrically connected to the UWB transmit / receive pad; a third upper electrode formed on the fourth layer dielectric substrate and a sixth layer dielectric substrate; A third capacitor comprising a third lower electrode electrically connected to the seventh inductor and the seventh layer dielectric substrate, which is formed as part of a seventh strip pattern formed on the seventh layer dielectric substrate, and whose one end is electrically connected to the third capacitor through a via hole; The other end of the seventh strip pattern is formed, and the other end of the sixth inductor is And an eighth inductor electrically connected thereto.

본 발명에 따르면 다수의 인덕터와 캐패시터를 갖는 유전성 기판을 다수로 적층 유전성 기판함으로써 다이플렉서를 소형화할 수 있다.According to the present invention, the diplexer can be miniaturized by stacking a plurality of dielectric substrates having a plurality of dielectric substrates having a plurality of inductors and capacitors.

또한, 본 발명은 접지면을 최하위 층 유전성 기판에만 배치하여 기생 캐패시턴스 발생을 억제함으로써 기생 캐패시턴스에 의한 동축 선로 신호와 UWB 신호 간의 간섭을 최소화화하고 다이플렉서의 신뢰성을 향상시킬 수 있다.In addition, the present invention can minimize the interference between the coaxial line signal and the UWB signal due to the parasitic capacitance and improve the reliability of the diplexer by disposing the ground plane only on the lowermost layer dielectric substrate.

도 1은 본 발명에 따른 UWB 신호와 동축 선로 신호의 분리를 위한 적층칩 다이플렉서 등가 회로도.
도 2는 본 발명에 따른 UWB 신호와 동축 선로 신호의 분리를 위한 적층칩 다이플렉서의 사시도.
도 3a 내지 도 3h는 본 발명에 따른 UWB 신호와 동축 선로 신호의 분리를 위한 적층칩 다이플렉서 각각의 유전성 기판에 형성된 패턴을 도시한 평면도.
도 4는 본 발명에 따른 UWB 신호와 동축 선로 신호의 분리를 위한 적층칩 다이플렉서의 주파수 특성을 나타낸 그래프도.
1 is an equivalent circuit diagram of a multilayer chip diplexer for separation of a UWB signal and a coaxial line signal according to the present invention.
Figure 2 is a perspective view of a stacked chip diplexer for separation of UWB signal and coaxial line signal in accordance with the present invention.
3A to 3H are plan views illustrating patterns formed on dielectric substrates of stacked chip diplexers for separating UWB signals and coaxial line signals according to the present invention.
Figure 4 is a graph showing the frequency characteristics of the stacked chip diplexer for separation of UWB signal and coaxial line signal according to the present invention.

도 1은 본 발명에 따른 UWB 신호와 동축 선로 신호의 분리를 위한 적층칩 다이플렉서 등가 회로도로서, 가정 내에 설치된 동축 선호를 이용하여 동축 선로 신호뿐만 아니라 근거리 무선 통신 주파수인 UWB 신호를 송수신하는 역할을 한다. 1 is an equivalent circuit diagram of a multilayer chip diplexer for separating UWB signals and coaxial line signals according to the present invention, and uses a coaxial preference installed in a home to transmit and receive not only coaxial line signals but also UWB signals that are short-range wireless communication frequencies. Do it.

도 1을 참조하면, 본 발명에 따른 UWB 신호와 동축 선로 신호의 분리를 위한 적층칩 다이플렉서(10)는 제 1 단자부(20)와, 제 2 단자부(30) 및 제 3 단자부(40) 사이에 연결된다. 여기서, 제 1 단자부(20)는 동축 선로에 연결되는 것으로서 서비스 신호인 동축 선로 신호를 수신하거나 UWB 신호를 송수신한다. 그리고, 제 2 단자부(30)는 제 1 단자부(20)를 통해 수신된 동축 선로 신호를 송신하고, 제 3 단자부(40)는 제 1 단자부(20)를 통해 수신된 UWB 신호를 송신하거나, 근접한 UWB 신호를 수신한다. Referring to FIG. 1, the multilayer chip diplexer 10 for separating the UWB signal and the coaxial line signal according to the present invention may include a first terminal part 20, a second terminal part 30, and a third terminal part 40. Is connected between. Here, the first terminal unit 20 is connected to the coaxial line and receives a coaxial line signal, which is a service signal, or transmits and receives a UWB signal. The second terminal unit 30 transmits the coaxial line signal received through the first terminal unit 20, and the third terminal unit 40 transmits or approaches the UWB signal received through the first terminal unit 20. Receive the UWB signal.

그리고, 본 발명의 UWB 신호와 동축 선로 신호의 분리를 위한 적층칩 다이플렉서(10)는 정합회로(11), 저역통과필터(12) 및 고역통과필터(13)로 이루어지는데, 적층칩 다이플렉서(10)의 적층 구조에 대해서는 후술하는 도 2와 도 3a 내지 도 3h를 참조하여 설명하도록 한다.The multilayer chip diplexer 10 for separating the UWB signal and the coaxial line signal of the present invention includes a matching circuit 11, a low pass filter 12, and a high pass filter 13. The laminated structure of the flexure 10 will be described with reference to FIGS. 2 and 3A to 3H described later.

한편, 정합회로(11)는 제 1 단자부(20)와 저역통과필터(12) 및 고역통과필터(13) 사이에 병렬 연결되는 제 1 캐패시터(C1)로 이루어지며 서로 다른 대역의 주파수 즉, 동축 선로 신호와 UWB 신호 사이에 주파수 정합이 이루어지도록 한다. On the other hand, the matching circuit 11 is composed of a first capacitor (C1) connected in parallel between the first terminal portion 20, the low pass filter 12 and the high pass filter 13, the frequency of different bands, that is, coaxial Ensure frequency matching is made between the line signal and the UWB signal.

저역통과필터(12)는 정합회로(11)와 제 2 단자부(30) 사이에 연결되어 제 1 단자부(20)를 통해 수신된 저주파 신호 즉, 동축 선로 신호를 통과시키는 역할을 한다. 구체적으로는, 저역통과필터(12)의 일단은 제 1 단자부(20)와 제 1 캐패시터(C1)의 접속점에 연결되고, 타단은 제 2 단자부(30)에 되는 것으로서, 제 1 인덕터(L1)와 제 2 인덕터(L2)와, 제 3 인덕터(L3) 및 제 2 캐패시터(C2)로 구성된다. The low pass filter 12 is connected between the matching circuit 11 and the second terminal portion 30 to pass a low frequency signal, that is, a coaxial line signal, received through the first terminal portion 20. Specifically, one end of the low pass filter 12 is connected to the connection point of the first terminal portion 20 and the first capacitor C1, and the other end thereof is the second terminal portion 30, and the first inductor L1 And a second inductor L2, a third inductor L3, and a second capacitor C2.

제 1 인덕터(L1)는 일단이 제 1 단자부(20)와 제 1 캐패시터(C1)의 접속점에 연결되고, 타단이 제 2 인덕터(L2)의 일단에 연결된다. 그리고, 제 2 인덕터(L2)의 타단은 제 2 단자부(30)에 연결된다. 또한, 제 3 인덕터(L3)는 일단이 제 1 인덕터(L1)와 제 2 인덕터(L2)의 접속점 사이에 연결되고, 타단이 제 2 캐패시터(C2)를 통해 접지단에 연결된다. One end of the first inductor L1 is connected to a connection point of the first terminal portion 20 and the first capacitor C1, and the other end thereof is connected to one end of the second inductor L2. The other end of the second inductor L2 is connected to the second terminal unit 30. In addition, one end of the third inductor L3 is connected between the connection point of the first inductor L1 and the second inductor L2, and the other end thereof is connected to the ground terminal through the second capacitor C2.

이와 같은 구성에 따라, 저역통과필터(12)는 병렬 공진기와 직렬 공진기를 갖게 된다. 즉, 서로 직렬 연결된 제 1 인덕터(L1)과 제 2 인덕터(L2)는 제 2 캐패시터(C2)와 병렬 공진기를 구성하고, 제 3 인덕터(L3)는 제 2 캐패시터(C2)와 직렬 공진기를 구성하게 된다. According to such a configuration, the low pass filter 12 has a parallel resonator and a series resonator. That is, the first inductor L1 and the second inductor L2 connected to each other in series constitute a parallel resonator with the second capacitor C2, and the third inductor L3 forms a series resonator with the second capacitor C2. Done.

고역통과필터(13)는 정합회로(11)와 제 3 단자부(40) 사이에 연결되어, 제 1 단자부(20)를 통해 수신된 고주파 신호 즉, UWB 신호를 통과시키거나 제 3 단자부(40)를 통해 수신된 고주파 신호 즉 UWB 신호를 통과시켜 정합부(11)로 전달하는 역할을 한다. 여기서, 고역통과필터(13)는 제 3 캐패시터(C3), 제 4 인덕터(L4), 제 5 인덕터(L5), 제 6 인덕터(L6), 제 7 인덕터(L7) 및 제 8 인덕터(L8)로 구성된다. The high pass filter 13 is connected between the matching circuit 11 and the third terminal portion 40 to pass a high frequency signal, ie, a UWB signal, received through the first terminal portion 20 or to the third terminal portion 40. It passes through the high-frequency signal received through the UWB signal and serves to deliver to the matching unit (11). Here, the high pass filter 13 includes a third capacitor C3, a fourth inductor L4, a fifth inductor L5, a sixth inductor L6, a seventh inductor L7, and an eighth inductor L8. It consists of.

우선, 제 3 캐패시터(C3)는 일단이 제 1 캐패시터(C1)에 연결되고, 타단이 제 3 단자부(40)에 연결된다. 그리고, 제 4 인덕터(L4)는 일단이 제 1 캐패시터(C1)와 제 3 캐패시터(C3)의 접속점에 연결되고, 타단이 제 5 인덕터(L5)의 일단에 연결된다. 또한, 제 7 인덕터(L7)는 일단이 제 3 캐패시터(C3)와 제 3 단자부(40)의 접속점에 연결되고, 타단이 제 8 인덕터(L8)에 연결된다. 또, 제 5 인덕터(L5)와 제 8 인덕터(L8)는 서로 직렬 연결된다. 그리고, 제 6 인덕터(L6)는 일단이 제 5 인덕터(L5)와 제 8 인덕터(L8)의 접속점에 연결되고, 타단이 접지단에 연결된다. First, one end of the third capacitor C3 is connected to the first capacitor C1 and the other end is connected to the third terminal portion 40. One end of the fourth inductor L4 is connected to the connection point of the first capacitor C1 and the third capacitor C3, and the other end thereof is connected to one end of the fifth inductor L5. In addition, one end of the seventh inductor L7 is connected to the connection point of the third capacitor C3 and the third terminal portion 40, and the other end thereof is connected to the eighth inductor L8. In addition, the fifth inductor L5 and the eighth inductor L8 are connected to each other in series. One end of the sixth inductor L6 is connected to the connection point of the fifth inductor L5 and the eighth inductor L8, and the other end thereof is connected to the ground terminal.

이와 같은 구성에 따라 고역통과필터(12)는 서로 직렬 연결된 제 4 인덕터(L4)와 제 5 인덕터(L5)가 제 3 캐패시터(C3)와 병렬 공진기를 구성하고, 서로 직렬 연결된 제 7 인덕터(L7)와 제 8 인덕터(L8)가 제 3 캐패시터(C3)와 병렬 공진기를 구성한다. According to the configuration, the high pass filter 12 includes a fourth resonator L4 and a fifth inductor L5 connected in series to each other, and a third resonator C3 and a parallel resonator, and the seventh inductor L7 connected in series to each other. ) And the eighth inductor L8 form a parallel resonator with the third capacitor C3.

이러한 구성에 따라, 제 1 단자부(20)로 수신된 동축 선로 신호와 UWB 신호는 분기되어 저역통과필터(12)와 고역통과필터(13)로 분기된다. 그러면, 저역통과필터(12)는 제 1 인덕터(L1) 내지 제 3 인덕터(L3)와 제 2 캐패시터(C2)에 의해 발생하는 공진 현상에 따라 인가된 신호에서 저주파 대역의 신호 즉, 동축 선로 신호만을 통과시켜 제 2 단자부(30)를 통해 여기에 연결된 단말기로 송신한다. According to this configuration, the coaxial line signal and the UWB signal received by the first terminal portion 20 are branched and branched into the low pass filter 12 and the high pass filter 13. Then, the low pass filter 12 is a low frequency band signal, that is, a coaxial line signal in a signal applied according to a resonance phenomenon generated by the first inductor L1 through the third inductor L3 and the second capacitor C2. It passes through the bay and transmits to the terminal connected thereto via the second terminal portion 30.

그리고, 고역통과필터(13)는 제 4 인덕터(L4) 내지 제 8 인덕터(L8)과 제 3 캐패시터(C3)에 의해 발생하는 공진 현상에 따라 정합 회로(11)를 통해 인가된 신호에서 고주파 대역의 신호 즉, UWB 신호만을 통과시켜 제 3 단자부(40)를 통해 근접한 무선 단말기에 송신한다. In addition, the high pass filter 13 has a high frequency band in a signal applied through the matching circuit 11 according to a resonance phenomenon generated by the fourth inductor L4 through the eighth inductor L8 and the third capacitor C3. In other words, only the UWB signal is transmitted through the third terminal unit 40 and transmitted to the adjacent wireless terminal.

또한, 제 3 단자부(40)를 통해 근접한 무선 단말기로부터 UWB 신호가 수신되면 고역통과필터(13)는 인가된 UWB 신호를 정합회로(11)로 전달하여, 정합 회로(11)에서 주파수 정합이 이루어진 고주파 신호가 제 1 단자부(20)를 통해 다른 공간으로 송신될 수 있도록 한다.
In addition, when the UWB signal is received from the wireless terminal in proximity through the third terminal unit 40, the high pass filter 13 transmits the applied UWB signal to the matching circuit 11, where frequency matching is performed in the matching circuit 11. The high frequency signal may be transmitted to another space through the first terminal unit 20.

도 2는 본 발명에 따른 UWB 신호와 동축 선로 신호의 분리를 위한 적층칩 다이플렉서의 사시도로서, 적층칩 다이플렉서(10)는 제 1 층 유전성 기판 내지 제 8층 유전성 기판이 적층된 구조를 갖는다. 2 is a perspective view of a stacked chip diplexer for separating a UWB signal and a coaxial line signal according to the present invention. The stacked chip diplexer 10 has a structure in which first to eighth dielectric layers are stacked. Has

여기서, 각 유전성 기판은 유전율 40k 이상의 세라믹재료를 이용한 저온 소성 세라믹 공정(Low Temperature Co-fired Ceramics)에 의해 적층된다. 그리고, 적층칩 다이플렉서(10)의 양측면에는 후술하는 제 3h의 제 8층 유전성 기판(180)에 형성된 접지 패드(G)와 동축 선로 신호 수신 패드(P1)와 UWB 신호 송수신 패드(P3) 및 동축 선로 신호 송신 패드(P2)와 전기적으로 연결되는 다수의 사이드 단자(100)들이 형성되어 있다.Here, each dielectric substrate is laminated by Low Temperature Co-fired Ceramics using a ceramic material having a dielectric constant of 40k or more. On both sides of the stacked chip diplexer 10, a ground pad G, a coaxial line signal receiving pad P1, and a UWB signal transmitting / receiving pad P3 are formed on the eighth layer dielectric substrate 180 of the third h, which will be described later. And a plurality of side terminals 100 electrically connected to the coaxial line signal transmission pad P2.

도 3a 내지 도 3h는 본 발명에 따른 UWB 신호와 동축 선로 신호의 분리를 위한 적층칩 다이플렉서 각각의 유전성 기판에 형성된 패턴을 도시한 평면도로서, 도 3a 내지 도 3h는 상술한 도 1의 회로도를 참조하여 설명하도록 한다.3A to 3H are plan views illustrating patterns formed on the dielectric substrates of the stacked chip diplexers for separating the UWB signal and the coaxial line signal according to the present invention, and FIGS. 3A to 3H are circuit diagrams of FIG. This will be described with reference to.

우선, 도 3a를 참조하면, 제 1층 유전성 기판(110)에는 부품 실장을 위한 마킹(M)이 형성된다. First, referring to FIG. 3A, a marking M for component mounting is formed on the first layer dielectric substrate 110.

도 3b를 참조하면, 제 2층 유전성 기판(120)에는 양측에 서로 인접한 제 1 스트립 패턴(S1), 제 2 스트립 패턴(S2)이 형성되고, 제 1 스트립 패턴(S1)과 제 2 스트립 패턴(S2) 하측에는 제 3 스트립 패턴(S3)이 형성된다.Referring to FIG. 3B, a first strip pattern S1 and a second strip pattern S2 adjacent to each other are formed on the second layer dielectric substrate 120, and the first strip pattern S1 and the second strip pattern are formed. A third strip pattern S3 is formed under the SS2.

도 3c를 참조하면, 제 3층 유전성 기판(130)에는 제 1 스트립 패턴(S1)과 제 2 스트립 패턴(S2)에 대응되는 위치에 제 4 스트립 패턴(S4)이 형성된다. Referring to FIG. 3C, a fourth strip pattern S4 is formed on the third layer dielectric substrate 130 at positions corresponding to the first strip pattern S1 and the second strip pattern S2.

여기서, 제 1 스트립 패턴(S1)은 일단부가 도 2의 사이드 단자(100)를 통해 후술하는 제 3h의 제 8층 유전성 기판(180)에 형성된 동축 선로 신호 수신 패드(P1)에 전기적으로 연결되고, 타단부가 그 하부를 관통하는 비아홀을 통해 제 4 스트립 패턴(S4)의 일단부에 전기적으로 연결된다. 그리고, 제 2 스트립 패턴(S2)은 그 일단부 하부를 관통하는 비아홀을 통해 제 4 스트립 패턴(S4)의 타단부에 전기적으로 연결되고, 타단부가 도 2의 사이드 단자(100)를 통해 후술하는 제 3h의 제 8층 유전성 기판(180)에 형성된 동축 선로 신호 송신 패드(P2)에 전기적으로 연결된다. 이에 따라, 제 1 스트립 패턴(S1)과 제 4 스트립 패턴(S4)의 일부는 제 1 인덕터(L1)를 형성하고, 제 2 스트립 패턴(S2)과 제 4 스트립 패턴(S4)의 일부는 제 2 인덕터(L2)를 형성한다. 그리고, 제 1 인덕터(L1)와 제 2 인덕터(L2)는 제 4 스트립 패턴(S4)에 의해 서로 직렬 연결된다. 이때, 제 1 인덕터(L1)와 제 2 인덕터(L2)는 제 2층 유전성 기판(120)과 제 3층 유전성 기판(130)에 적층된 구조로 이루어짐으로써 인덕터의 길이가 길어지는 효과를 얻게 된다. Here, the first strip pattern S1 is electrically connected to the coaxial line signal receiving pad P1 formed at one end of the eighth layer dielectric substrate 180 of the third h through the side terminal 100 of FIG. 2. The other end is electrically connected to one end of the fourth strip pattern S4 through a via hole penetrating the bottom thereof. The second strip pattern S2 is electrically connected to the other end of the fourth strip pattern S4 through a via hole penetrating the bottom of one end thereof, and the other end thereof will be described later through the side terminal 100 of FIG. 2. Is electrically connected to the coaxial line signal transmission pad P2 formed on the eighth layer dielectric substrate 180 of FIG. Accordingly, a portion of the first strip pattern S1 and the fourth strip pattern S4 forms the first inductor L1, and a portion of the second strip pattern S2 and the fourth strip pattern S4 is formed of the first inductor L1. 2 form an inductor (L2). The first inductor L1 and the second inductor L2 are connected to each other in series by the fourth strip pattern S4. In this case, the first inductor L1 and the second inductor L2 have a structure stacked on the second layer dielectric substrate 120 and the third layer dielectric substrate 130 to obtain an effect of lengthening the inductor. .

또한, 도 3b에 도시된 제 3 스트립 패턴(S3)은 서로 전기적으로 연결되는 제 4 인덕터(L4)와 제 5 인덕터(L5)를 형성한다.In addition, the third strip pattern S3 illustrated in FIG. 3B forms a fourth inductor L4 and a fifth inductor L5 electrically connected to each other.

도 3d를 참조하면, 제 4층 유전성 기판(140)에는 제 5 스트립 패턴(S5)과, 제 5 스트립 패턴(S5)에 직렬 접속되는 제 2 상부 전극(C21)과, 제 5 스트립 패턴(S5)의 하측에 배치되며 서로 직렬 연결되는 제 1 상부 전극(C11) 및 제 3 상부 전극(C31)이 형성된다. 이때, 제 3 상부 전극(C31)은 제 3 유전성 기판(130) 및 제 2 유전성 기판(120)을 관통하는 비아홀을 통해 제 3 스트립 라인(S3)의 일단부에 전기적으로 연결된다. Referring to FIG. 3D, the fourth layer dielectric substrate 140 includes a fifth strip pattern S5, a second upper electrode C21 connected in series with the fifth strip pattern S5, and a fifth strip pattern S5. The first upper electrode C11 and the third upper electrode C31 which are disposed below and are connected to each other in series are formed. In this case, the third upper electrode C31 is electrically connected to one end of the third strip line S3 through a via hole penetrating through the third dielectric substrate 130 and the second dielectric substrate 120.

또한, 제 5 스트립 패턴(S5)은 제 3층 유전성 기판(130)에 형성된 제 4 스트립 패턴(S4)의 중심부의 하부를 관통하는 비아홀을 통해 전기적으로 연결되어 제 1 인덕터(L1)와 제 2 인덕터(L2) 사이에 병렬 연결되는 제 3 인덕터(L3)를 형성한다. In addition, the fifth strip pattern S5 is electrically connected through a via hole penetrating a lower portion of the center of the fourth strip pattern S4 formed on the third layer dielectric substrate 130, so that the first inductor L1 and the second inductor L1 and the second strip pattern S5 are electrically connected. A third inductor L3 is formed to be connected in parallel between the inductors L2.

도 3e를 참조하면, 제 5층 유전성 기판(150)에는 제 6 스트립 패턴(S6)이 형성되며, 제 6 스트립 패턴(S6)의 일단부는 제 4층 유전성 기판(140)과 제 3층 유전성 기판(130) 및 제 2층 유전성 기판(120)을 관통하는 비아홀을 통해 제 3 스트립 패턴(S3)의 타단부에 전기적으로 접속되고, 타단부는 도 2의 사이드 단자(100)를 통해 후술하는 제 3h의 제 8층 유전성 기판(180)에 형성된 접지 패드(G)에 전기적으로 접속됨으로써 제 5 인덕터(L5)에 병렬 연결되는 제 6 인덕터(L6)를 형성하게 된다. Referring to FIG. 3E, a sixth strip pattern S6 is formed on the fifth layer dielectric substrate 150, and one end of the sixth strip pattern S6 is the fourth layer dielectric substrate 140 and the third layer dielectric substrate. Electrically connected to the other end of the third strip pattern S3 through a via hole penetrating through the 130 and the second layer dielectric substrate 120, the other end of which is described later through the side terminal 100 of FIG. 2. The sixth inductor L6 is connected to the fifth inductor L5 in parallel by being electrically connected to the ground pad G formed on the eighth layer dielectric substrate 180 of 3h.

도 3f을 참조하면, 제 6층 유전성 기판(160)에는 제 1 하부 전극(C12)과, 제 2 하부 전극(C22) 및 제 3 하부 전극(C32)이 형성된다. 여기서, 제 1 하부 전극(C12)은 제 5 유전성 기판(150)을 사이에 두고 제 1 상부 전극(C11)과 대응되도록 배치되어 제 1 상부 전극(C11)과 함께 제 1 캐패시터(C1)를 형성한다. 그리고, 제 2 하부 전극(C22)은 제 5 유전성 기판(150)을 사이에 두고 제 2 상부 전극(C21)과 대응되도록 배치됨으로써 제 2 캐패시터(C2)를 형성한다. 또한, 제 3 하부 전극(C32)은 제 5 유전성 기판(150)을 사이에 두고 제 3 상부 전극(C31)과 대응되도록 배치됨으로써 제 3 캐패시터(C3)를 형성한다. Referring to FIG. 3F, a first lower electrode C12, a second lower electrode C22, and a third lower electrode C32 are formed on the sixth layer dielectric substrate 160. Here, the first lower electrode C12 is disposed to correspond to the first upper electrode C11 with the fifth dielectric substrate 150 interposed therebetween to form the first capacitor C1 together with the first upper electrode C11. do. The second lower electrode C22 is disposed to correspond to the second upper electrode C21 with the fifth dielectric substrate 150 interposed therebetween to form the second capacitor C2. In addition, the third lower electrode C32 is disposed to correspond to the third upper electrode C31 with the fifth dielectric substrate 150 interposed therebetween to form the third capacitor C3.

여기서, 제 1 상부 전극(C11)과 제 3 상부 전극(C31)이 전기적으로 연결되고, 제 3 상부 전극(C31)이 제 3층 유전성 기판(130)과 제 2층 유전성 기판(120)을 관통하는 비아홀을 통해 제 3 스트립 패턴(S1)의 일단부에 전기적으로 접속됨에 따라, 제 1 캐패시터(C1)와 제 3 캐패시터(C3) 사이에 제 4 인덕터(L4)가 병렬 연결된다. Here, the first upper electrode C11 and the third upper electrode C31 are electrically connected, and the third upper electrode C31 penetrates through the third layer dielectric substrate 130 and the second layer dielectric substrate 120. The fourth inductor L4 is connected in parallel between the first capacitor C1 and the third capacitor C3 as the first strip C1 is electrically connected to one end of the third strip pattern S1 through the via hole.

그리고, 제 1 하부 전극(C12)은 도 2의 사이드 단자(100)를 통해 후술하는 제 3h의 제 8층 유전성 기판(180)에 형성된 동축 선로 수신 패드(P1)에 연결되고, 제 2 하부 전극(C22)은 도 2의 사이드 단자(100)를 통해 후술하는 제 3h의 제 8층 유전성 기판(180)에 형성된 접지 패드(G)에 전기적으로 연결되며, 제 3 하부 전극(C32)은 도 2의 사이드 단자(100)를 통해 후술하는 제 3h의 제 8층 유전성 기판(180)에 형성된 UWB 송수신 패드(P3)에 전기적으로 연결된다.In addition, the first lower electrode C12 is connected to the coaxial line receiving pad P1 formed on the eighth layer dielectric substrate 180 of FIG. 3h through the side terminal 100 of FIG. 2 and the second lower electrode. C22 is electrically connected to the ground pad G formed on the eighth layer dielectric substrate 180 of 3h described later through the side terminal 100 of FIG. 2, and the third lower electrode C32 is illustrated in FIG. 2. It is electrically connected to the UWB transmit / receive pad P3 formed on the eighth layer dielectric substrate 180 of 3h to be described later through the side terminal 100 of FIG.

도 3g를 참조하면, 제 7층 유전성 기판(170)에는 제 7 인덕터(L7) 및 제 8 인덕터(L8)를 구성하는 제 7 스트립 패턴(S7)이 형성된다. 여기서, 제 7 스트립 패턴(S7)의 일단부는 제 6층 유전성 기판(160)을 관통하는 비아홀을 통해 제 3 하부 전극(C32)에 전기적으로 연결됨으로써, 제 7 인덕터(L7)와 제 3 캐패시터(C3)는 병렬 연결된다. Referring to FIG. 3G, a seventh strip pattern S7 constituting the seventh inductor L7 and the eighth inductor L8 is formed on the seventh layer dielectric substrate 170. Here, one end of the seventh strip pattern S7 is electrically connected to the third lower electrode C32 through a via hole penetrating through the sixth layer dielectric substrate 160, so that the seventh inductor L7 and the third capacitor ( C3) is connected in parallel.

그리고, 제 7 스트립 패턴(S7)의 타단부는 제 6층 유전성 기판(160)과 제 5층 유전성 기판(150)을 관통하는 비아홀을 통해 제 6 스트립 패턴(S6)의 일단부에 전기적으로 연결됨에 따라, 제 6 인덕터(L6)와 제 8 인덕터(L8)는 병렬 연결된다. The other end of the seventh strip pattern S7 is electrically connected to one end of the sixth strip pattern S6 through a via hole penetrating through the sixth layer dielectric substrate 160 and the fifth layer dielectric substrate 150. Accordingly, the sixth inductor L6 and the eighth inductor L8 are connected in parallel.

도 3h를 참조하면, 제 8층 유전성 기판(180)에는 다수의 접지 패드(G3)와, 동축 선로 신호 수신 패드(P1)와, 동축 선로 신호 송신 패드(P2) 및 UWB 신호 송수신 패드(P3)가 형성된다.
Referring to FIG. 3H, a plurality of ground pads G3, coaxial line signal receiving pads P1, coaxial line signal transmitting pads P2, and UWB signal transmitting / receiving pads P3 may be provided on the eighth layer dielectric substrate 180. Is formed.

도 4는 본 발명에 따른 UWB 신호와 동축 선로 신호의 분리를 위한 적층칩 다이플렉서의 주파수 특성을 나타낸 그래프도로서, (a)는 저역통과필터의 특성을, (b)는 고역통과필터의 특성을, (c)는 반사 계수 특성을 나타낸 것으로서, 적층형의 구조로 다이플렉서를 형성하여 장치를 소형화하였음에도 불구하고, 저역통과 특성과 고역통과 특성이 우수하며, 반사계수가 "0"에 까깝게 나타나 다이플렉서의 성능이 우수하게 나타난 것을 볼 수 있다.4 is a graph showing the frequency characteristics of the multilayer chip diplexer for separating the UWB signal and the coaxial line signal according to the present invention, (a) shows the characteristics of the low pass filter, (b) shows the characteristics of the high pass filter. (C) shows the reflection coefficient characteristics. Despite the miniaturization of the device by forming a diplexer in a stacked structure, the low-pass characteristics and high-pass characteristics are excellent, and the reflection coefficient is "0". Apparently, the performance of the diplexer is excellent.

10 : 적층칩 다이플렉서 11 정합 회로
12 : 저역통과필터 13 : 고역통과필터
20 : 제 1 단자부 30 : 제 2 단자부
40 : 제 3 단자부
10: stacked chip diplexer 11 matching circuit
12: low pass filter 13: high pass filter
20: first terminal portion 30: second terminal portion
40: third terminal portion

Claims (4)

동축 선로 신호와 UWB 신호를 동축 선로을 통해 송수신하는 장치에 있어서,
다수의 유전성 기판이 적층되며, 최하위의 유전성 기판에 접지 패드와 상기 동축 선로 신호 수신 패드와 UWB 신호 송수신 패드 및 동축 선로 신호 송신 패드가 형성된 적층형 기판;
상기 적층형 기판의 다수 유전성 기판에 패터닝된 스트립 패턴에의해 공진을 발생하며 상기 동축 선로 신호를 통과시키는 저역통과필터;
상기 적층형 기판의 다수 유전성 기판에 패터닝된 스트립 패턴에 의해 공진을 발생하며 상기 UWB 신호를 통과시키는 고역통과필터;
상기 유전성 기판에 패터닝된 평판형 캐패시터로 이루어지며 상기 동축 선로 신호 수신 패드와 상기 저역통과필터 및 상기 고역통과필터 사이에 전기적으로 연결되는 정합회로; 및
상기 각 적층형 기판에 형성된 각 스트립 패턴을 전기적으로 연결하는 비아홀을 포함하되,
상기 정합회로는,
제 4 층 유전성 기판에 형성되며 상기 저역통과필터와 상기 고역통과필터 사이에 전기적으로 연결되는 제 1 상부 전극, 제 6층 유전성 기판에 형성되며 상기 동축 선로 신호 수신 패드에 전기적으로 연결되는 제 1 하부 전극으로 이루어진 제 1 캐패시터로 구성됨을 특징으로 하는 UWB 신호와 동축 선로 신호의 분리를 위한 적층칩 다이플렉서.
In the device for transmitting and receiving coaxial line signal and UWB signal through the coaxial line,
A plurality of dielectric substrates stacked on each other, wherein a stacked substrate including a ground pad, the coaxial line signal receiving pad, a UWB signal transmitting and receiving pad, and a coaxial line signal transmitting pad formed on a lowermost dielectric substrate;
A low pass filter generating resonance by a strip pattern patterned on a plurality of dielectric substrates of the stacked substrate and passing the coaxial line signal;
A high pass filter generating resonance by a strip pattern patterned on a plurality of dielectric substrates of the stacked substrate and passing the UWB signal;
A matching circuit formed of a plate type capacitor patterned on the dielectric substrate and electrically connected between the coaxial line signal receiving pad, the low pass filter and the high pass filter; And
It includes via holes for electrically connecting each strip pattern formed on each of the stacked substrate,
The matching circuit,
A first upper electrode formed on a fourth layer dielectric substrate and electrically connected between the low pass filter and the high pass filter, a first lower part formed on a sixth layer dielectric substrate and electrically connected to the coaxial line signal receiving pad Multilayer chip diplexer for separation of UWB signal and coaxial line signal, characterized in that the first capacitor consisting of an electrode.
삭제delete 제 1항에 있어서,
상기 저역통과필터는,
제 2 층 유전성 기판에 형성되는 제 1 스트립 패턴과, 제 3층 유전성 기판에 형성되며 일단부가 제 1 스트립 패턴의 타단부에 비아홀을 통해 전기적으로 연결되는 제 4 스트립 패턴의 일부로 구성되는 제 1 인덕터,
상기 제 1 스트립 패턴과 인접한 제 2층 유전성 기판에 형성되고 타단부가 상기 동축 신호 송신 패드에 전기적으로 연결되는 제 2 스트립 패턴과, 제 3층 유전성 기판에 형성되며 타단부가 제 2 스트립 패턴의 일단부에 비아홀을 통해 연결되는 제 4 스트립 패턴의 일부로 구성되는 제 2 인덕터,
제 4층 유전성 기판에 형성된 제 5 스트립 패턴으로 구성되고 상기 제 4 스트립 패턴의 중심부에 비아홀을 통해 연결되어 상기 제 1 인덕터와 상기 제 2 인덕터에 병렬 연결되는 제 3 인덕터,
제 4층 유전성 기판의 상기 제 4 스트립 패턴의 일단부에 접속되도록 형성된 제 2 상부 전극과, 제 6층 유전성 기판에 형성되며 일단부가 비아홀을 통해 상기 접지 패드에 연결되는 제 2 하부 전극으로 이루어지는 제 2 캐패시터를 포함함을 특징으로 하는 UWB 신호와 동축 선로 신호의 분리를 위한 적층칩 다이플렉서.
The method of claim 1,
The low pass filter,
A first inductor formed of a first strip pattern formed on the second layer dielectric substrate and a portion of the fourth strip pattern formed on the third layer dielectric substrate and having one end electrically connected to the other end of the first strip pattern through a via hole; ,
A second strip pattern formed on the second layer dielectric substrate adjacent to the first strip pattern and having the other end electrically connected to the coaxial signal transmission pad, and a second strip pattern formed on the third layer dielectric substrate and the other end of the second strip pattern A second inductor configured as part of a fourth strip pattern connected at one end through a via hole,
A third inductor having a fifth strip pattern formed on the fourth layer dielectric substrate and connected to a center of the fourth strip pattern through a via hole and connected in parallel with the first inductor and the second inductor;
A second upper electrode formed to be connected to one end of the fourth strip pattern of the fourth layer dielectric substrate, and a second lower electrode formed on the sixth layer dielectric substrate and having one end connected to the ground pad through a via hole; Multilayer chip diplexer for separation of UWB and coaxial line signals, characterized by including two capacitors.
제 1항에 있어서,
상기 고역 통과 필터는,
제 2 층 유전성 기판에 형성된 제 3 스트립 패턴으로 이루어지며 서로 직렬 연결된 제 4 인덕터와 제 5 인덕터,
제 5 층 유전성 기판에 형성된 제 6 스트립 패턴으로 이루어지며 일단부가 비아홀을 통해 제 5 인덕터에 전기적으로 연결되고 타단부가 상기 UWB 송수신 패드에 전기적으로 연결되는 제 6 인덕터,
제 4층 유전성 기판에 형성된 제 3 상부 전극과 제 6층 유전성 기판에 형성되며 타단부가 상기 UWB 송수신 패드에 전기적으로 연결된 제 3 하부 전극으로 이루어지는 제 3 캐패시터,
제 7층 유전성 기판에 형성된 제 7 스트립 패턴의 일부로 이루어지며 일단부가 비아홀을 통해 제 3 캐패시터에 전기적으로 연결된 제 7 인덕터 및
제 7층 유전성 기판에 형성된 제 7 스트립 패턴의 일부로 이루어지며 타단부가 비아홀을 통해 상기 제 6 인덕터의 일단부에 전기적으로 연결되는 제 8 인덕터를 포함함을 특징으로 하는 UWB 신호와 동축 선로 신호의 분리를 위한 적층칩 다이플렉서.
The method of claim 1,
The high pass filter,
A fourth inductor and a fifth inductor formed of a third strip pattern formed on the second layer dielectric substrate and connected in series with each other;
A sixth inductor having a sixth strip pattern formed on the fifth layer dielectric substrate, one end of which is electrically connected to the fifth inductor through a via hole, and the other end of which is electrically connected to the UWB transmission / reception pad;
A third capacitor formed on the third upper electrode formed on the fourth layer dielectric substrate and the third lower electrode formed on the sixth layer dielectric substrate and the other end electrically connected to the UWB transmission / reception pad,
A seventh inductor made of a part of the seventh strip pattern formed on the seventh layer dielectric substrate, and one end of which is electrically connected to the third capacitor through the via hole;
The eighth inductor is formed of a part of the seventh strip pattern formed on the seventh layer dielectric substrate, and the other end includes an eighth inductor electrically connected to one end of the sixth inductor through a via hole. Stacked Chip Diplexer for Separation.
KR20100040337A 2010-04-29 2010-04-29 Multi-layer chip diplexer for uwb and conventional coax service band KR101132733B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20100040337A KR101132733B1 (en) 2010-04-29 2010-04-29 Multi-layer chip diplexer for uwb and conventional coax service band
PCT/KR2010/002727 WO2011136412A1 (en) 2010-04-29 2010-04-30 Stacked-chip diplexer for separating a uwb signal and a coaxial line signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20100040337A KR101132733B1 (en) 2010-04-29 2010-04-29 Multi-layer chip diplexer for uwb and conventional coax service band

Publications (2)

Publication Number Publication Date
KR20110120772A KR20110120772A (en) 2011-11-04
KR101132733B1 true KR101132733B1 (en) 2012-04-06

Family

ID=44861688

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20100040337A KR101132733B1 (en) 2010-04-29 2010-04-29 Multi-layer chip diplexer for uwb and conventional coax service band

Country Status (2)

Country Link
KR (1) KR101132733B1 (en)
WO (1) WO2011136412A1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030039319A (en) * 2001-11-12 2003-05-17 마쯔시다덴기산교 가부시키가이샤 Diplexer, and high-frequency switch and antenna duplexer using the same
KR20040011728A (en) * 2002-07-30 2004-02-11 엘지이노텍 주식회사 Duplexer chip package and methode for manufacturing duplexer chip package
KR20040098216A (en) * 2003-05-14 2004-11-20 삼성전기주식회사 Laminated duplexer
KR20050061651A (en) * 2003-12-18 2005-06-23 삼성전기주식회사 Duplexer including film bulk acoustic resonator filter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030039319A (en) * 2001-11-12 2003-05-17 마쯔시다덴기산교 가부시키가이샤 Diplexer, and high-frequency switch and antenna duplexer using the same
KR20040011728A (en) * 2002-07-30 2004-02-11 엘지이노텍 주식회사 Duplexer chip package and methode for manufacturing duplexer chip package
KR20040098216A (en) * 2003-05-14 2004-11-20 삼성전기주식회사 Laminated duplexer
KR20050061651A (en) * 2003-12-18 2005-06-23 삼성전기주식회사 Duplexer including film bulk acoustic resonator filter

Also Published As

Publication number Publication date
WO2011136412A1 (en) 2011-11-03
KR20110120772A (en) 2011-11-04

Similar Documents

Publication Publication Date Title
US7606184B2 (en) Multiplexers employing bandpass-filter architectures
US6649998B2 (en) Passive devices and modules for transceiver
US8803634B2 (en) Branching device
US7612634B2 (en) High frequency module utilizing a plurality of parallel signal paths
US9287845B2 (en) Bandpass filter, high-frequency device and communications apparatus
JP4523478B2 (en) Band-pass filter, high-frequency module, and wireless communication device using the same
CN104348442A (en) High-frequency module
US7109825B2 (en) Passive devices and modules for transceiver
CN105122645A (en) High frequency module
US20140204806A1 (en) Duplexer, circuit structure thereof and rf transceiver apparatus comprising the duplexer
WO2008066198A1 (en) Laminated bandpass filter, high-frequency part and communication apparatus utilizing them
TW200522537A (en) Front-end module for multi-band and multi-mode wireless network system
JP4134004B2 (en) High frequency module
US9007145B2 (en) High-frequency signal balancing multiplexer
JP3223848B2 (en) High frequency components
JP2003008385A (en) Composite lc filter circuit and composite lc filter component
JP2017512424A (en) Tunable filter package
JP2006526315A (en) Transmission module with low loss
WO2002032002A1 (en) High-frequency composite switch module
JP2008271421A (en) Surface acoustic wave filter and multi-function component
KR101132733B1 (en) Multi-layer chip diplexer for uwb and conventional coax service band
JP4936119B2 (en) Multilayer balun transformer and high frequency components
JP5874501B2 (en) High frequency module
JP2007195126A (en) Band-pass filter and wireless communication equipment using the same
JPH1197962A (en) High-frequency component

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee