KR101126511B1 - 액세스 단말들에서 슬립 시간들 동안 발생하는 드리프트들에 대한 보상 - Google Patents

액세스 단말들에서 슬립 시간들 동안 발생하는 드리프트들에 대한 보상 Download PDF

Info

Publication number
KR101126511B1
KR101126511B1 KR1020107024475A KR20107024475A KR101126511B1 KR 101126511 B1 KR101126511 B1 KR 101126511B1 KR 1020107024475 A KR1020107024475 A KR 1020107024475A KR 20107024475 A KR20107024475 A KR 20107024475A KR 101126511 B1 KR101126511 B1 KR 101126511B1
Authority
KR
South Korea
Prior art keywords
access terminal
time
compensating
occurring during
domain samples
Prior art date
Application number
KR1020107024475A
Other languages
English (en)
Other versions
KR20100127871A (ko
Inventor
헤만쓰 삼파쓰
라비 파란키
제레미 에이취. 린
타머 에이. 카도우스
Original Assignee
콸콤 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 콸콤 인코포레이티드 filed Critical 콸콤 인코포레이티드
Publication of KR20100127871A publication Critical patent/KR20100127871A/ko
Application granted granted Critical
Publication of KR101126511B1 publication Critical patent/KR101126511B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0274—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J11/00—Orthogonal multiplex systems, e.g. using WALSH codes
    • H04J11/0069—Cell search, i.e. determining cell identity [cell-ID]
    • H04J11/0073—Acquisition of primary synchronisation channel, e.g. detection of cell-ID within cell-ID group
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J11/00—Orthogonal multiplex systems, e.g. using WALSH codes
    • H04J11/0069—Cell search, i.e. determining cell identity [cell-ID]
    • H04J11/0076—Acquisition of secondary synchronisation channel, e.g. detection of cell-ID group
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0225—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0274—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof
    • H04W52/028—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof switching on or off only a part of the equipment circuit blocks
    • H04W52/0283—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof switching on or off only a part of the equipment circuit blocks with sequential power up or power down of successive circuit blocks, e.g. switching on the local oscillator before RF or mixer stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W68/00—User notification, e.g. alerting and paging, for incoming communication, change of service or the like
    • H04W68/02—Arrangements for increasing efficiency of notification or paging channel
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Databases & Information Systems (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

슬립 시간 동안 발생하는 액세스 단말에서 드리프트들을 보상하기 위한 방법 및 장치들이 제공된다. 방법은 슬립 시간이 임계값을 초과하는지 여부를 결정하는 단계, 획득(acquistion) 또는 페이징 채널 중 적어도 하나로부터의 시간 도메인 샘플들을 버퍼링(buffer)하는 단계, 상기 시간 도메인 샘플들을 버퍼링한 이후에 상기 액세스 단말에서 RF 회로를 파워 다운(power down)하는 단계, 드리프트를 보상하기 위해 상기 시간 도메인 샘플들을 프로세싱하는 단계, 및 상기 액세스 단말이 페이징되었는지 여부를 상기 프로세싱된 시간 도메인 샘플들에 기반하여 결정하는 단계를 포함한다. 장치는 디지털 프론트 엔드(front end), 상기 디지털 프론트 엔드에 연결된 FFT 엔진, 상기 FFT 엔진에 연결된 심볼 버퍼, 상기 디지털 프론트 엔드, FFT 엔진, 및 상기 심볼 버퍼에 연결된 프로세서, 상기 프로세서에 연결된 메모리를 포함하고, 상기 메모리는 상기 방법을 실행하기 위한 명령들을 더 포함한다.

Description

액세스 단말들에서 슬립 시간들 동안 발생하는 드리프트들에 대한 보상{COMPENSATING FOR DRIFTS OCCURRING DURING SLEEP TIMES IN ACCESS TERMINALS}
특허를 위한 본 출원은 미국 가출원 번호 61/041,324, 명칭이 "METHOD AND APPARATUS FOR HANDLING DRIFTS DURING SLEEP FOR ACCESS TERMINALS" 이며, 2008년 4월 1일에 출원되고, 양수인에게 양수되었으며, 여기에 명시적으로 참조된 미국 가출원의 우선권을 주장한다.
본 명세서의 실시예들은 일반적으로 무선 환경에서 통신에 관련된다. 더 구체적으로, 본 명세서의 실시예들은 슬립 시간들 동안 발생하는 무선 액세스 단말들 내의 컴포넌트들의 드리프트(drift)들을 보상하는 것에 관련된다.
무선 통신 시스템은 음성, 비디오, 패킷 데이터, 메시징, 방송 등과 같은 다양한 통신 컨텐츠를 제공하기 위하여 널리 사용된다. 이러한 무선 시스템들은 가용한 시스템 자원들(예를 들어, 대역폭 및 전송 전력)을 공유함으로써 다수의 사용자들을 지원할 수 있는 다중-액세스 시스템일 수 있다. 이러한 다중-액세스 시스템들의 예는 코드 분할 다중 접속(CDMA) 시스템, 시분할 다중 접속(TDMA) 시스템, 주파수 분할 다중 접속 시스템(FDMA), 3GPP LTE 시스템들 및 직교 주파수 분할 다중 접속(OFDMA) 시스템을 포함한다.
무선 통신 시스템에서, 액세스 단말들(이동국들, 핸드셋들, 모바일 디바이스들, 및/또는 사용자 단말들로 지칭됨)은 액세스 포인트 인근의 또는 액세스 포인트를 둘러싼 특정 지리적 영역들 내에 통신 링크들 또는 서비스를 지원하는 고정된 위치 액세스 포인트들(기지국들, 노드-B, 셀 사이트들 또는 셀들로서 지칭됨)로부터 신호들을 수신한다. 커버리지를 제공하는 것을 돕기 위해 각각의 셀은 다수의 섹터들로 서브-분할될 수 있으며, 이들 각각은 더 작은 서비스 영역 또는 지리적 영역에 대응한다. 서로 인접하게 배치된 액세스 포인트들의 어레이 또는 시리즈들은 더 큰 영역에 걸쳐 다수의 시스템 사용자들을 서비스할 수 있는 통신 시스템을 형성할 수 있다.
일반적으로, 무선 다중-액세스 통신 시스템은 다수의 무선 단말들에 대한 통신을 동시에 지원할 수 있다. 각각의 단말은 순방향 또는 역방향 링크들 상의 전송들을 통해 하나 이상의 기지국들과 통신한다. 순방향 링크(또는 다운링크)는 기지국으로부터 단말들로의 통신 링크를 지칭하고, 역방향 링크(또는 업링크)는 단말들로부터 기지국들로의 통신 링크를 지칭한다. 이러한 통신 링크는, 단일-입력-단일-출력; 다중-입력-단일-출력 또는 다중-입력-다중-출력(MIMO) 시스템을 통해 설정될 수 있다.
각각의 액세스 단말은 액세스 단말 및 액세스 포인트 사이의 메시지들을 교환하기 위해 사용될 수 있는 제어 채널을 모니터할 수 있다. 제어 채널은 시스템/오버헤드 메시지들을 전송하기 위해 사용되고, 트래픽 채널들은 일반적으로, 액세스 단말로 또는 액세스 단말로부터의 실질적인 통신(예를 들어, 음성 및 데이터)을 위해 사용된다. 예를 들어, 제어 채널은 공지된 바와 같이, 트래픽 채널들을 설정(establish)하고, 전력 레벌들을 제어하는, 등을 위해 사용될 수 있다.
액세스 단말들이 일반적으로 배터리로 동작하기 때문에, 전력 보존은 시스템 설계에서 강조된다. 따라서, 액세스 단말들은 슬립 모드로 들어가고 액세스 단말로 행하는 메시지들/페이징에 대해 제어 채널을 모니터링하기 위해 주기적으로 깨어난다. 슬립 모드들 동안, 액세스 단말 내의 컴포넌트(들)은 드리프트(drift)들을 경험할 수 있다. 이러한 드리프트들은 액세스 단말의 컴포넌트들의 성능의 제어되지 않는 변경들로서 특징지어질 수 있다. 예를 들어, 액세스 단말에서 주파수 기준으로서 사용되는 오실레이터(oscillator)는 시간 및/또는 주파수 변화들을 경험하는 클록 신호를 제공할 수 있다. 컴포넌트 드리프트는 액세스 단말의 기능 및/또는 성능에 부정적인 영향을 미칠 수 있다. 또한, 이러한 타이밍/주파수 드리프트는 또한 사용자들에 대해 시간/주파수 직교성을 위반함으로써 업링크(UL)에서 다른 사용자들의 성능에 영향을 미친다.
따라서, 통신 시스템 상의 잠재적인 부정적 영향들을 완화하기 위해 컴포넌트 드리프트를 보상하는 것이 바람직하다.
예시적인 실시예들이 액세스 단말에서 슬립 시간들 동안 발생하는 드리프트들을 보상하기 위한 시스템들 및 방법들에 관련된다.
일 실시예에서, 액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 방법이 나타난다. 방법은 슬립 시간이 임계값을 초과하는지 여부를 결정하는 단계, 획득(acquistion) 또는 페이징 채널 중 적어도 하나로부터의 시간 도메인 샘플들을 버퍼링(buffer)하는 단계, 상기 시간 도메인 샘플들을 버퍼링한 이후에 액세스 단말에서 RF 회로를 파워 다운(power down)하는 단계, 드리프트를 보상하기 위해 상기 시간 도메인 샘플들을 프로세싱하는 단계 및 상기 액세스 단말이 상기 프로세싱된 시간 도메인 샘플들에 기반하여 페이징되었는지 여부를 결정하는 단계를 포함한다.
다른 실시예에서, 액세스 단말에서 슬립 모드 동안 발생하는 드리프트들을 보상하기 위한 장치가 나타난다. 장치는 디지털 프론트 엔드(front end), 상기 디지털 프론트 엔드에 연결된 FFT 엔진, 상기 FFT 엔진에 연결된 심볼 버퍼, 상기 디지털 프론트 엔드, FFT 엔진, 및 상기 심볼 버퍼에 연결된 프로세서, 상기 프로세서에 연결된 메모리를 포함하고, 상기 메모리는 슬립 시간이 임계값을 초과하는지 여부를 결정하고, 획득 또는 페이징 채널 중 적어도 하나로부터의 시간 도메인 샘플들을 버퍼링하고, 상기 시간 도메인 샘플들을 버퍼링한 이후에 액세스 단말에서 RF 회로를 파워 다운하고, 드리프트를 보상하기 위해 상기 시간 도메인 샘플들을 프로세싱하고, 그리고 상기 액세스 단말이 상기 프로세싱된 시간 도메인 샘플들에 기반하여 페이징되었는지 여부를 결정하는 명령들을 더 포함한다.
첨부된 도면들은 본 명세서의 실시예들의 설명을 돕기 위해 표시되며, 실시예들의 설명을 위한 의도로만 제공되며 이들을 제한하고자 하는 것이 아니다.
도 1은 예시적인 다중 액세스 무선 통신 시스템의 최상위-레벨 다이어그램이다.
도 2는 무선 통신 시스템 내의 예시적인 액세스 단말 및 액세스 포인트의 블록 다이어그램이다.
도 3은 예시적인 수퍼프레임 구조와 연관되는 포맷의 다이어그램을 도시한다.
도 4는 액세스 단말과 연관되는 예시적인 하드웨어 수신기 구조의 블록 다이어그램을 보여준다.
도 5는 액세스 단말의 시간 도메인 샘플들을 획득하고 드리프트들을 보상하기 위한 예시적인 프로세스의 플로우 다이어그램이다.
도 6은 도 5에 도시된 보상 프로세스 내의 시간 및/또는 주파수 드리프트들을 수정하기 위한 예시적인 프로세스의 플로우 다이어그램이다.
실시예들은 명세서의 구체적 실시예들에 관련된 다음 설명 및 관련된 도면들에서 개시된다. 선택적인 실시예들은 본 발명의 범위로부터 벗어나지 않고 고안될 수 있다. 추가적으로, 잘-알려진 엘리먼트들은 본 발명의 관련된 세부 내용들을 모호하게 하지 않기 위해 자세히 설명되지 않거나 생략될 수 있다.
또한, "예시적인"이라는 단어는 예로서, 예시로서, 또는 설명을 위해 사용되는 것을 의미한다. 여기에 "예시적인"으로서 설명되는 임의의 양상 및 디자인은 다른 양상들 또는 디자인에 대하여 더 선호되거나 유리한 것으로 해석될 필요는 없다. 이와 같이, "본 발명의 실시예들" 이라는 용어는 본 발명의 모든 실시예들이 개시된 특징, 이점 또는 동작 모드를 포함하도록 요구하는 것은 아니다.
여기에 사용되는 용어는 특정 실시예들을 설명하기 위한 목적이며, 본 발명의 실시예들을 제한하는 의도가 아니다. 여기에 사용되는 바와 같이, 관사 "한", "하나" 및 "바로 그"는 일반적으로, 명백하게 다르게 지시되지 않는 한, 복수의 형태도 포함하는 것을 의도하는 것이다. 용어 "포함한다(comprise)", "포함하는(comprising)", "포함한다(includes)" 및/또는 "포함하는(including)"은, 여기서 사용되는 경우, 언급된 특징들, 정수들, 단계들, 동작들, 엘리먼트들, 및/또는 컴포넌트들의 존재를 특정하나, 하나 이상의 다른 특징들, 정수들, 단계들, 동작들, 엘리먼트들, 컴포넌트들, 및/또는 이들의 그룹들의 존재 또는 추가를 방해하는 것이 아니다.
또한, 많은 실시예들이, 예를 들어, 컴퓨팅 디바이스의 엘리먼트에 의해 수행될 동작들의 시퀀스의 관점에서 설명된다. 여기에 설명된 다양한 동작들은 특정 회로들(예를 들어, 주문형 반도체(ASIC)들)에 의해, 하나 이상의 프로세서들에 의해 실행되는 프로그램 명령들에 의해, 또는 이들 둘 다에 의해 수행될 수 있다. 추가적으로, 여기에 설명된 동작들의 시퀀스는 실행되면 연관된 프로세서로 하여금 여기에 설명된 기능들을 수행하도록 하는 컴퓨터 명령들의 대응하는 세트가 저장된 컴퓨터 판독가능한 저장 매체의 형태 내에 전체적으로 구현되는 것으로 생각될 수 있다. 따라서, 본 발명의 다양한 양상들은 다수의 상이한 형태로 구현될 수 있으며, 이들 모두는 청구된 본 발명의 범위 내에 있는 것으로 간주될 수 있다. 또한, 여기에 설명된 실시예들의 각각에 대하여, 임의의 이러한 실시예들의 대응하는 형태는 여기에서, 예를 들어, 개시된 동작을 수행하도록 "구성되는 로직"으로서 설명될 수 있다.
여기서 제시되는 기술들은 코드 분할 다중 액새스(CDMA) 네트워크들, 시분할 다중 액세스(TDMA) 네트워크들, 주파수 분할 다중 액세스(FDMA) 네트워크들, 직교 FDMA(OFDMA) 네트워크들, 단일-캐리어 FDMA(SC-FDMA) 네트워크들 및 다른 시스템들과 같은 다양한 무선 통신 시스템들에서 사용될 수 있다. 여기서 사용되는 용어 "시스템" 및 "네트워크"는 종종 서로 교환하여 사용될 수 있다. CDMA 시스템은 유니버셜 지상 무선 액세스(UTRA), cdma2000 등과 같은 무선 기술들을 구현한다. UTRA는 와이드밴드-CDMA(WCDMA) 및 저속 칩 레이트(LCR)을 포함한다. cdma2000은 IS-2000, IS-95, 및 IS-856 표준들을 포함한다. TDMA 시스템은 이동 통신용 범용 시스템(GSM)과 같은 무선 기술을 구현한다. OFDMA 시스템은 이벌브드 UTRA(E-UTRA), 울트라 모바일 브로드밴드(UMB), IEEE 802.11(Wi-Fi), IEEE 802.16(WiMAX), IEEE 802.20, 플래쉬 OFDM？, 등과 같은 무선 기술을 구현한다. UTRA, E-UTRA, 및 GSM은 유니버셜 이동 통신 시스템(UMTS)의 일부이다. 3GPP 롱 텀 에벌루션(LTE)는 다운링크에서 OFDMA를 사용하고 업링크에서 SC-FDMA를 사용하는, E-UTRA를 사용하는 UMTS의 다음 릴리스이다. UTRA, E-UTRA, GSM, UMTS 및 LTE는 "3세대 파트너쉽 프로젝트(3GPP)"의 문서들에 제시된다. cdma2000 및 UMB는 "3세대 파트너쉽 프로젝트 2(3GPP2)"의 문서들에 제시된다. 이러한 무선 기술들 및 표준들은 공지되어 있다. 명확화를 위해, 이러한 기술들의 특정 양상들이 LTE에 대해서 아래에서 제시되며, LTE 용어가 아래 설명에서 많이 사용된다. 또한, 여기에 설명된 절차들이 FD-LTE 및 TD-LTE 시스템들에서 사용될 수 있다.
단일 캐리어 변조 및 주파수 도메인 등화(equalization)를 사용하는, 단일 캐리어 주파수 분할 다중 액세스(SC-FDMA)는 OFDMA를 기반으로 한 무선 기술이다. SC-FDMA는 OFDMA 시스템과 유사한 성능 및 실질적으로 동일한 전체 복잡성을 가진다. 그러나, SC-FDMA 신호는 자신의 고유한 단일 캐리어 구조로 인하여 낮은 피크-대-평균 전력 비(PAPR)을 가진다. SC-FDMA는 큰 주목을 끌고 있는데, 특히 낮은 PAPR이 전송 전력 효율의 관점에서 모바일 단말에 크게 유리한 업링크 통신에서 그러하다. 이는 3GPP LTE(Long Term Evolution) 또는 이벌브드 UTRA에서 업링크 다중 액세스 방식의 현재 진행중인 가정이다.
도 1은 예시적인 다중 액세스 무선 통신 시스템의 최상위 레벨 다이어그램을 보여준다. 시스템은 데이터 전송을 위해 다수의(NT)의 전송 안테나들 및 다수의(NR) 수신 안테나들을 사용하는 MIMO 시스템일 수 있다. NT 개의 전송 및 NR 개의 수신 안테나들에 의해 형성되는 MIMO 채널은 NS 개의 독립 채널들로 분해될 수 있으며, 이는 공간채널들로 지칭되고, 여기서 NS≤min{NT, NR}이다. 각각의 NS 개의 독립 채널들은 하나의 차원(dimension)에 대응한다. MIMO 시스템은 다수의 전송 및 수신 안테나들에 의해 생성되는 추가적인 차원성들이 실현되는 경우 개선된 성능(예를 들어, 더 높은 스루풋 및/또는 더 높은 신뢰성)을 제공할 수 있다.
무선 시스템은 시분할 듀플렉스(TDD) 및 주파수 분할 듀플렉스(FDD) 시스템들을 지원한다. TDD 시스템에서, 순방향 및 역방향 링크 전송들은 동일한 주파수 영역에 있어서, 가역성 원칙이 역방향 링크 채널로부터 순방향 링크 채널의 추정을 허용할 수 있도록 한다. 이는 액세스 포인트가 다수의 안테나들이 액세스 포인트에서 사용가능한 경우에 순방향 링크의 전송 빔형성 이득을 추출할 수 있도록 한다.
도 1을 참조하면, 액세스 포인트(100; AP)는 다수의 안테나 그룹들을 포함하고, 그 중 하나는 안테나(104) 및 안테나(106)를 포함하고, 다른 그룹은 안테나(108) 및 안테나(110)을 포함하며, 추가적인 그룹은 안테나(112) 및 안테나(114)를 포함한다. 도 1에서 두 개의 안테나들이 각각의 안테나 그룹에 대하여 도시되었으나, 그러나, 더 많거나 적은 안테나들이 각각의 안테나 그룹에 대하여 사용될 수 있다. 액세스 단말(116; AT)은 안테나들(112 및 114)과 통신할 수 있으며, 여기서 안테나들(112 및 114)은 순방향 링크(120)를 통해 액세스 단말(116)로 정보를 전송하고 역방향 링크(118)를 통해 액세스 단말(116)로부터 정보를 수신한다. 액세스 단말(122)은 안테나들(106 및 108)과 통신할 수 있으며, 여기서 안테나들(106 및 108)은 순방향 링크(126)를 통해 액세스 단말(122)로 정보를 전송하고 역방향 링크(124)를 통해 액세스 단말(122)로부터 정보를 수신한다. FDD 시스템에서, 통신 링크들(118, 120, 124, 및 126)은 통신을 위해 상이한 주파수를 사용할 수 있다. 예를 들어, 순방향 링크(120)는 역방향 링크(118)에 의해 사용되는 것과 상이한 주파수를 사용할 수 있다.
통신을 위해 지정된 안테나들의 각각의 그룹들 및/또는 영역은 액세스 포인트의 섹터로서 종종 지칭된다. 도 1에서 도시된 실시예에서, 안테나 그룹들은 액세스 포인트(100)에 의해 커버되는 영역들의 섹터에서 액세스 단말들과 통신하도록 지정될 수 있다.
순방향 링크들(120 및 126)을 통한 통신에서, 액세스 포인트(100)의 전송 안테나들은 상이한 액세스 단말들(116 및 124)에 대한 순방향 링크들의 신호-대-잡음 비를 개선하기 위해 빔형성을 사용한다. 또한, 자신의 커버리지에 걸쳐 랜덤하게 흩어진 액세스 단말들로 전송하기 위해 빔형성을 이용하는 것은 자신의 모든 액세스 단말들로 단일 안테나를 통해 전송하는 액세스 포인트보다 인접 셀들의 액세스 단말들에 적은 간섭을 유발한다.
도 2는 무선 통신 시스템 내에서 예시적인 액세스 단말(250) 및 액세스 포인트(210)의 블록 다이어그램을 보여준다. 이 실시예에서, 통신 시스템은 MIMO 시스템(200)일 수 있으며, 이는 액세스 포인트(210) 및 액세스 단말(250)을 포함할 수 있다. 다운링크(DL) 전송은 액세스 포인트로부터 액세스 단말로 발생한다. 업링크(UL) 전송은 액세스 단말로부터 액세스 포인트로 발생한다. 액세스 포인트(210)에서, 다수의 데이터 스트림들에 대한 트래픽 데이터는 데이터 소스(212)로부터 저송(TX) 데이터 프로세서(214)로 제공될 수 있다. 각각의 데이터 스트림은 각각의 전송 안테나를 통해 전송된다. TX 데이터 프로세서(214)는 코딩된 데이터를 제공하기 위해 그 데이터 스트림에 대하여 선택되는 특정 코딩 방식에 기반하여 각각의 데이터 스트림에 대한 트래픽 데이터를 포맷하고, 코딩하고, 그리고 인터리빙한다.
각각의 데이터 스트림에 대하여 코딩된 데이터 OFDM 기술들을 이용하여 파일럿 데이터와 멀티플렉싱될 수 있다. 파일럿 데이터는 일반적으로 알려진 방식으로 프로세싱된 알려진 데이터 패턴이며, 채널 응답을 추정하기 위해 수신기 시스템에서 사용될 수 있다. 각각의 데이터 스트림에 대한 멀티플렉싱된 파일럿 및 코딩된 데이터는 변조 심볼들을 제공하기 위해 그 데이터 스트림에 대하여 선택된 특정 변조 방식(예를 들어, BPSK, QPSK, M-PSK, 또는 M-QAM)에 기반하여 변조(예를 들어, 심볼 매핑)된다. 각각의 데이터 스트림에 대한 데이터 레이트, 코딩 및 변조는 프로세서(230)에 의해 수행되는 명령들에 의해 결정될 수 있다.
모든 데이터 스트림들에 대한 변조 심볼들은 그리고나서 TX MIMO 프로세서(220)로 제공되고, 이는 변조 심볼들(예를 들어, OFDM)을 추가적으로 제공할 수 있다. TX MIMO 프로세서(220)는 그리고나서 NT 개의 송신기들(TMTR)(222a 내지 222t)로 NT 개의 변조 심볼 스트림들을 제공한다. 특정 실시예들에서, TX MIMO 프로세서(220)는 심볼이 전송되는 안테나 및 데이터 스트림들의 심볼에 빔형성 가중치들을 적용한다. 각각의 송신기(222)는 하나 이상의 아날로그 신호들을 제공하기 위해 각각의 심볼 스트림을 수신하고 프로세싱하며, MIMO 채널을 위한 전송에 적합한 변조된 신호를 제공하기 위해 아날로그 신호를 추가적으로 컨디셔닝(예를 들어, 증폭, 필터링, 및 업 컨버팅)한다. 송신기들(222a 내지 222t)로부터의 NT개의 변조된 신호들은 그리고 나서 각각 NT 개의 안테나들(224a 내지 224t)로부터 전송된다.
액세스 단말(250)에서, 액세스 포인트로부터의 다운링크(DL) 신호들은 NR개의 안테나들(252a 내지 252r)에 의해 수신되고, 각각의 안테나(252)로부터 수신된 신호는 각각의 수신기(RCVR)(254a 내지 254r)로 제공될 수 있다. 각각의 수신기(254)는 각각의 수신된 신호를 컨디셔닝(예를 들어, 필터링, 증폭 및 다운컨버팅)하고, 샘플들을 제공하기 위해 컨디셔닝된 신호들을 디지털화하고, 대응하는 "수신된" 심볼 스트림을 제공하기 위해 샘플들을 추가적으로 프로세싱한다.
RX MIMO 프로세서(260)는 그리고나서 NT 개의 "검출된" 심볼 스트림들을 제공하기 위해 특정 수신기 프로세싱 기술들에 기반하여 NR 개의 수신기들(254)로부터 NR 개의 수신된 심볼 스트림들을 수신하고 프로세싱한다. RX 데이터 프로세서(261)는 그리고나서 그 데이터 스트림에 대한 트래픽 데이터를 복원하기 위해 각각의 검출된 심볼 스트림을 복조하고, 디인터리빙하고, 그리고 디코딩한다. RX MIMO 프로세서(260)에 의한 프로세싱은 TX MIMO 프로세서(220)에 의해 수행되는 것과 상보적이다. RX 데이터 프로세서에 의한 프로세싱은 액세스 포인트(210)에서 TX 데이터 프로세서(214)에 의해 수행되는 것과 상보적이다.
프로세서(270)는 그리고나서, 통신 링크 및/또는 수신된 데이터 스트림에 대한 다양한 타입의 정보를 포함할 수 있는 역방향 링크를 포뮬레이팅할 수 있다. 역방향 링크 메시지는 그리고나서 TX 데이터 프로세서(238)에 의해 프로세싱되고, 이는 데이터 소스(236)로부터의 다수의 데이터 스트림들에 대한 트래픽 데이터를 수신하며, 송신기들(254a 내지 254r)에 의해 컨디셔닝되고, 그리고 송신기 시스템(210)으로 다시 전송된다. 송신기 시스템(210)에서, 수신기 시스템(250)으로부터의 변조된 신호들은 안테나들(224)에 의해 수신되고, 수신기들(222)에 의해 컨디셔닝되고, RX MIMO 프로세서(240)에 의해 복조되고, 수신기 시스템(250)에 의해 전송되는 역방향 링크 메시지를 추출하기 위해 RX 데이터 프로세서(242)에 의해 프로세싱된다.
순방향 및 역방향 링크들에 대한 전송 타임라인은 수퍼프레임들의 단위로 파티셔닝될 수 있다. 도 3은 예시적인 수퍼프레임(300) 구조와 연관되는 포맷의 다이어그램을 도시한다. 각각의 수퍼프레임은 특정 시간 듀레이션을 차지할 수 있으며, 이는 고정되거나 구성가능할 수 있다. 도 3에 도시된 실시예에서, 수퍼프레임 프리엠블은 대략 매 25 msec 마다 반복될 수 있다. 순방향 링크에서, 수퍼프레임(300)은 M 개의 물리 계층(PHY) 프레임들이 수반되는 프리엠블을 포함할 수 있으며, 여기서 M은 임의의 정수 값이다. 역방향 링크에서, 각각의 수퍼프레임(310)은 M 개의 PHY 프레임들을 포함할 수 있으며, 최초의 PHY 프레임은 순방향 링크 상의 수퍼 프레임 프리엠블의 길이(예를 들어, 도 3에 도시된 바와 같이, 프레임 0은 16 개의 OFDM 심볼들을 포함할 수 있음)만큼 확장될 수 있다. 도 3에 도시된 예에서, 각각의 수퍼프레임은 0 내지 24의 인덱스들을 가지는 25개의 PHY 프레임들을 포함한다. 각각의 PHY 프레임은 트래픽 데이터, 시그널링, 파일럿 등을 전달할 수 있다.
수퍼프레임 프리엠블(305)은 액세스 단말(250)이 페이징 및 획득 동작들을 수행하는 것을 허용하기 위한 정보를 포함할 수 있다. 퀵(quick) 페이징을 위한 정보는 예를 들어, 퀵 페이지 채널(Quick Page Channel; QPCH)과 같은 페이징 채널을 통해 제공될 수 있다. 획득을 위한 정보는 시간-분할-멀티플렉싱된(TDM) 파일럿들 1, 2 및 3에 상주할 수 있다. 일 실시예에서, 수퍼프레임 프리엠블은 인덱스들 0 내지 7을 가진 8개의 OFDM 심볼들을 포함할 수 있다. OFDM 심볼 0은 배치(deployment)-특정 파라미터들에 대한 정보를 전달하는 순방향 1차적 브로드캐스트 제어 채널(Foward Primary Broadcast Control Channel; F-PBCCH)을 포함할 수 있다. OFDM 심볼들 1 내지 4는 순방향 2차적 브로드캐스트 제어 채널(F-SBCCH) 또는 순방향 퀵 페이징 채널(Foward Quick Paging Channel; F-QPCH)을 포함할 수 있다. F-SBCCH는 섹터-특정 파라미터들에 대한 정보를 전달할 수 있다. F-QPCH는 퀵 페이징에 대해 사용되는 정보를 전달할 수 있다. OFDM 심볼들 5, 6 및 7은 각각 시간-분할-멀티플렉싱된(TDM) 파일럿들 1, 2 및 3을 포함하며, 이는 전술한 바와 같이 최초 획득을 위해 단말들에 의해 사용될 수 있다. TDM 파일럿 1은 순방향 획득 채널(Foward Acquisition Channel; F-ACQCH)로서 사용될 수 있다. 순방향 다른-섹터-간섭 채널(Foward Other-Sector-Interference Channel; F-OSICH)는 TDM 파일럿들 2 및 3에서 전송될 수 있다. 당업자는 수퍼프레임 프리엠블이 다른 방식으로 정의될 수 있으며, 페이징은 다양한 신호들 및 채널들을 이용하여 수행될 수 있으며, 따라서, 위에 제공된 포맷 및 채널은 단순히 예시적인 것임을 이해할 것이다.
예를 들어, 롱 텀 에볼루션(LTE) 시스템들에서, TDM 파일럿들 1 및 TDM 파일럿들 2와 등가인 것은 각각 1차 및 2차 동기화 신호들(Primary and Secondary Synchronization Signal; PSS 및 SSS)일 수 있다. 다른 실시예들에서, 1차적 파일럿 채널(Primary Pilot Channel; PPICH), 또는 LTE 등가 공통 기준 신호와 같은 신호들은 탐색 및/또는 파일럿 강도 측정을 위한 동기화 신호 대신에 사용될 수 있다. 또한, 다른 실시예에서, 페이징은 예를 들어, 1차 데이터 공유 채널(Primary Data Shared Channel; PDSCH)과 같은 데이터 채널을 이용하여 수행될 수 있다.
일 실시예에서, 퀵 페이징 동작들과 관련하여, 액세스 단말은 슬립하며, 이는 QPCH를 판독하기 위해 주기적으로 웨이크 업(wake up)한다. QPCH 디코딩이 성공적이고 (즉, 메시지가 CRC 테스트를 성공적으로 통과하는 경우), 그리고 단말이 페이징되는 경우, 페이징 세부내용들을 결정하기 위해 전체-페이징 채널을 디코딩하여야한다. 전체-페이징 채널은 HARQ(Hybrid ARQ)를 이용하여 정규 PHY 프레임들에서 전송될 수 있다. 전송은 6 개의 프레임들을 차지할 수 있으며, 이는 약 ~5msec 떨어져서 분리된다. 양호한 SNR을 가지는 단말은 전체 페이지를 1 프레임 내에 디코딩할 수 있으나, 불량한 SNR을 가지는 단말은 전체 페이지를 디코딩하기 위해 6 개의 프레임들을 취할 수 있다. 따라서, 전체 페이지에 대한 총 디코딩 시간은 약 30 msec 만큼 길 수 있다. 일반적으로, 전체 페이징 채널을 디코딩하는 것은 초과 전력을 소모하고 배터리 수명을 낭비한다. 이러한 이유로 인하여, 즉, 액세스 단말(250)이 전체 페이지를 디코딩해야만 하는 횟수를 제한하여 배터리 수명을 향상시키기 위해, QPCH 채널이 도입되었다.
파워-업 이후에 초기화된 후 수신된 채널을 디코딩하기 위해, 액세스 단말(250)은 먼저 획득을 수행하여야 한다. 액세스 단말(250)이 초기에 파워 업 되는 경우, DL 채널들의 성공적인 디코딩을 가능하게 하기 위해 액세스 포인트와 관련된 액세스 단말의 타이밍 및 주파수 오프셋을 결정하여야 한다. 이러한 오프셋들을 결정하기 위해, 액세스 단말은 "획득(acquisition)"으로서 정의된 것을 수행한다. 획득 절차는 TDM-1, 2, 3 파일럿 심볼들을 추적(lock on to)할 수 있으며, 따라서 수정 타이밍 및 주파수 오프셋들을 설정한다. 다시 말해서, 획득 이후에, 액세스 단말은, 예를 들어, QPCH 채널, DCH(데이터 채널) 등과 같은 다른 채널들을 디코딩할 수 있다.
일 실시예에서, 수퍼프레임 프리엠블은 인덱스들 0 내지 7을 가지는 8 개의 OFDM 심볼들을 포함할 수 있다. OFDM 심볼 0은 배치-특정 파라미터들에 대한 정보를 전달하는 순방향 1차적 브로드캐스트 제어 채널(F-PBCCH)을 포함할 수 있다. OFDM 심볼들 1 내지 4는 순방향 2차적 브로드캐스트 제어 채널(F-SBCCH) 또는 순방향 퀵 페이징 채널(F-QPCH)을 포함할 수 있다. F-SBCCH는 섹터-특정 파라미터들에 대한 정보를 전달할 수 있다. F-QPCH는 전술한 바와 같이 퀵 페이징에 대해 사용되는 정보를 전달할 수 있다.
도 4는 액세스 단말과 연관되는 수신기(400)에 대한 예시적인 하드웨어 구조의 블록 다이어그램을 도시한다. 수신기는 프론트 엔드(405), 샘플 서버(410), FFT 엔진(415), 심볼 버퍼(420), 복조기(425), 및 디코더(430)를 포함하는 일련의 신호 프로세싱 기능 블록들로 구성된다. 신호 프로세싱 블록은 프로세서(440)에 의해 제어될 수 있으며, 이는 하드웨어/펌웨어(HW/FW) 인터페이스(435)를 통해 신호 프로세싱 블록에 인터페이싱한다. 적어도 하나의 마이크로-프로세서, 마이크로-컨트롤러, 디지털 신호 프로세서(DSP), 등 또는 이들의 임의의 조합일 수 있는, 프로세서(440)는 프로그램 코드 및 임의의 연관된 파라미터들 및 데이터를 저장하는 온보드 및/또는 외부 메모리(445)를 포함할 수 있다. 프로그램 코드는 소프트웨어, 펌웨어 또는 이들의 임의의 조합의 형태로 구현될 수 있다.
아날로그-대-디지털 컨버터(ADC)를 통해 수신된 신호를 디지털화함으로써 획득될 수 있는, 수신된 기저대역 I & Q 신호 시간 도메인 샘플들은 디지털 프론트 엔드 블록(405)으로 공급될 수 있다. 디지털 프론트 엔드 블록은 디지털 AGC 및 필터링과 같은 신호 컨디셔닝을 수행한다. 모뎀은 일반적으로 RF 회로(미도시)의 일부인 아날로그 프론트 엔드 블록을 가짐을 유의한다. RF 회로는 아날로그 AGC, 믹서, 아날로그 필터들 등과 같은 아날로그 컴포넌트들을 포함하며, 수신된 신호가 ADC로 공급되기 이전에 수신된 신호 상에서 동작한다.
시간 도메인 샘플들은 주파수 도메인으로 변환되기 이전에 시간 도메인 샘플들이 버퍼링되는 샘플 서버(410)로 전달될 수 있다. 시간 도메인 샘플들은 FFT 엔진(415)을 이용하여 주파수 도메인 심볼들로 변환될 수 있다. 심볼들은 그리고나서 심볼 버퍼(420)로 버퍼링될 수 있다. 심볼들은 복조기(425)에 의해 소프트 정보 비트들로 복조될 수 있으며, 디코더(430)에 의해 계속하여 디코딩될 수 있다. 복조기(425)는 LLR(Log Likelihood Ratio) 컴퓨팅 엔진이 수반되는 MMSE 수신기와 같은 MIMO 수신기를 가질 수 있다. 디코더는 Viterbi 디코더, Turbo 디코더 및/또는 LDPC 디코더를 포함할 수 있다.
이전에 언급된 바와 같이, 액세스 단말의 슬립 시간은 배터리 수명을 보존하기 위해 단말 비활동성의 기간들 동안 증가될 수 있다. 그러나, 주목할만한 시간 및/또는 주파수 드리프트는 슬립 클록 드리프팅으로 인하여 발생할 수 있다. 예로서, 20 MHz 시스템에서 2 ppm 슬립 클록 드리프트는 10 sec 슬립 듀레이션에 걸쳐 ~20us의 타이밍 드리프트를 야기할 수 있다. LTE 또는 UMB 또는 802.20 표준들과 같은 일 실시예에서, OFDM 심볼은 ~100 us 길이일 수 있으며, 이 경우 타이밍 드리프트는 OFDM 심볼 기간의 약 1/5이다. 802.11 WLAN 표준들과 같은 다른 실시예들에서, OFDM 심볼은 4us 길이일 수 있으며, 이 경우 타이밍 드리프트는 약 5개의 OFDM 심볼들을 차지할 수 있다. 또한 ppm에서 더 높은 드리프트 규격을 가질 수 있는(예를 들어, 50-100ppm) 더 낮은 가격의 크리스탈 오실레이터(XO)들을 이용하는 것은 이 시간-스케일에 걸쳐 더 큰 시간/주파수 드리프트들을 야기할 수 있다. 이러한 시간 및/또는 주파수 드리프트들로 인하여, 액세스 단말은 웨이크-업에 페이징 채널(예를 들어, QPCH)를 디코딩하지 못할 수 있는데, 이는 일반적으로 QPCH 채널이 더 높은 스펙트럼 효율성을 가지고 있어서 시간/주파수 드리프트들에 의해 도입되는 왜곡에 취약할 수 있기 때문이다. 결과로서, 액세스 단말은 이들이 페이징되었는지 아닌지 여부를 알지 못한다. 이는 단말이 전체 페이징 채널을 디코딩하는 것을 시도하게 하여, 전술한 바와 같이 단말이 최대 30msec 동안 깨어있도록 하는 것을 야기한다. 일반적으로, 매우 작은 스펙트럼 효율성(QPCH 채널의 스펙트럼 효율성보다 작음)을 야기하면서 정보가 30msec에 걸쳐 확산된 6 개의 프레임들에 걸쳐 인코딩되기 때문에, 단말은 타이밍/주파수 드리프트가 존재하더라도 전체 페이징 채널을 디코딩하도록 더 잘 포지셔닝(position)된다. 그러나, 시간 드리프트가 OFDM 심볼의 커다란 부분(25% 초과라고 가정)인 경우, 또는 주파수 드리프트가 OFDM 톤-스페이싱의 커다란 부분(25%라고 가정)이라면, 전체 페이지 디코딩이 실패할 가능성이 높다. 이는 새로운(fresh) 시간/주파수 오프셋을 획득하기 위해 단말이 임의의 타임-아웃 기간 이후에 획득을 다시-실행(re-run)하고, 그리고 나서 이를 전체-페이지를 디코딩하기 위해 사용하는 것을 야기한다.
위의 모든 활동들은 커다란 배터리 전력을 지출하고 대기 시간을 감소하는 것을 야기할 수 있다. 이러한 영향을 완화하기 위해, 일반적인 액세스 단말들은 클록 드리프팅을 단축하기 위해 슬립 시간들을 감소시킬 수 있으며, 이는 다시 효율성에 영향을 미친다. 선택적으로, 액세스 단말들은 더 작은 ppm 슬립 드리프트를 경험하는 더 비싼 LO를 사용하며, 이는 단말 가격을 증가시킨다.
본 명세서의 실시예들은 최소 전력 소비로, 슬립 클록의 시간 및/또는 주파수 드리프트를 보상함으로써 대기 시간을 개선한다. 보상은 다음과 같이 수행될 수 있다. 슬립 시간들이 충분히 길고, 미리결정된 시간 기간을 초과하는 경우, 액세스 단말은 버퍼링된 샘플들의 임의의 알려지지 않은 시간-오프셋에서, 수퍼프레임 프리엠블을 포함하는 샘플들을 버퍼링하기 위해 일찍 깨어날 수 있다. 예를 들어, 단말이 5 ppm 클록을 사용하고, 10 초 동안 슬립하는 경우, 최악의 경우 클록 드리프트가 ~50us라고 가정하여, 샘플들을 버퍼링하기 위해 ~50us 빨리 깨어날 수 있다. 실제 ppm 오프셋이 임의의 주어진 시간 순간에 5 ppm 보다 작을 수 있기 때문에, 버퍼링된 샘플들은 최대 50us까지의 알려지지 않은 소정의 오프셋에서 수퍼프레임 프리엠블을 실제로 포함할 것이다. 버퍼링된 샘플들, 특히, TDM 파일럿들은 그리고 나서 임의의 시간 및/또는 주파수 오프셋들 값을 결정하기 위해 분석되고 프로세싱된다. 버퍼링된 샘플들은 그리고나서 퀵 페이징 동작을 수행하기 이전에 시간/주파수 오프셋 값들에 대하여 수정될 수 있다.
버퍼링은 프로세서의 TCM(Tightly Coupled Memory)에서 샘플들을 저장함으로써 획득 알고리즘(450)을 실행하는 프로세서(440)에 의해 수행될 수 있다. 선택적으로, 프로세서는 FFT 엔진(415)을 제어하고, 이를 바이-패스 모드(by-pass mode)로 두어 시간 도메인 샘플들이 심볼 버퍼(420)에 버퍼링될 수 있도록 할 수 있다. 드리프트 보상 알고리즘(455)은 버퍼링된 샘플들로부터 유도된 드리프트 오프셋 값들로부터 수정 인자(correction factor)들을 계산하고, 그 값들을 드리프트를 보상하기 위해 버퍼링된 샘플들에 적용할 수 있다. 획득 및 드리프트 보상 알고리즘들의 세부내용들은 도 5 및 6의 설명에서 아래에 나타난다.
도 5는 액세스 단말(250) 내의 시간 도메인 샘플들의 획득 및 드리프트를 보상하기 위한 예시적인 프로세스(500)의 플로우 다이어그램이다.
슬립으로 진입한 이후에, 액세스 단말은 시간 듀레이션 = Sleep Cylcle ? deltaT에서 깨어날 수 있으며, 여기서 deltaT는 슬립-드리프트이다. 일 예에서, 5 ppm 최대 클록 드리프트 및 10 sec 슬립 듀레이션을 가정하면, deltaT는 50us일 수 있다. 프로세서는 그리고나서 깨어나면 시간 도메인 샘플들을 버퍼링할 수 있다(블록 520). 임의의 실시예들에서, 시간-도메인 샘플들은 수퍼프레임 프리엠블들의 부분일 수 있다.
시간 도메인 샘플들의 저장 위치는 예를 들어, 심볼 버퍼(420)의 심볼-RAM, 프로세스의 TCM(Tightly Coupled Memory) 메모리, 등과 같은 액세스 단말(250)에서 사용가능한 다양한 상이한 메모리 위치들을 이용하여 달성될 수 있다. 프로세서(440)는 심볼들이 HW/FW 인터페이스(435)를 통해 적절한 신호 프로세싱 블록들 중 임의의 것을 제어함으로써 버퍼링될 수 있는 위치를 결정할 수 있다. 예를 들어, 일 실시예에서, 프로세서(440)는 샘플들을 샘플-서버(410)로부터 심볼 RAM 또는 버퍼링을 위한 TCM으로 이동시키도록 (획득된 샘플들을 주파수 도메인으로 변환하는 것을 피하기 위해) 바이패스 모드로 FFT 엔진(415)을 배치할 수 있다.
시간 도메인 샘플들을 버퍼링한 이후에, 프로세서(440)는 전력을 세이브하기 위해 RF 회로를 파워 다운할 수 있다(블록 525). 프로세싱은 그리고나서 드리프트들을 결정하고 수정하기 위해 수퍼프레임 프리엠블의 순수한 디지털 프로세싱을 시작할 수 있다(블록 530). 이러한 프로세싱의 세부 내용들은 도 6에 나타난다.
다음으로, 액세스 단말(250)은 액세스 단말(250)이 페이징되었는지 여부를 결정하기 위해 수정된 버퍼링된 시간 도메인 샘플들을 이용하여 페이징 채널의 정규 복조 프로세싱을 수행할 수 있다(블록 535). 페이징 채널 디코딩은 성공적인 CRC를 야기하며, 액세스 단말(250)은 페이지를 검출하는 경우(블록 540), 이는 다음 수퍼프레임의 전체 페이지를 디코딩하기 위해 진행할 수 있다(블록 545). 또는, 페이징 채널 디코딩 결과가 성공적인 CRC를 야기하고, 블록 540에서 페이지가 검출되지 않은 경우, 액세스 단말(250)은 슬립 상태로 재진입할 수 있다(블록 550).
액세스 단말(250)의 프로세서(440)는 또한 하드웨어 성능에 따라, 페이징 채널 복조 및 펌웨어(FW)에서 시간/주파수 수정 오프라인의 일부 또는 전 부분을 선택할 수 있다. 전체-페이징 채널을 디코딩하기 위해, 단말은 수정 시간에서 웨이크 업 하기 위해 이미 계산된 시간/주파수 오프셋을 사용할 수 있으며, 수정 주파수 오프셋을 PLL(Phase lock loop), 디지털 주파수 수정 블록 또는 VCTCXO(Voltage Controlled Temperature Compensated Crystal Oscillator)에 적용할 수 있다.
따라서, 도 5에 도시된 전술한 방법에 따른 웨이크업 시간은 일반적인 웨이크업 프로세스들보다 훨씬 더 작으며, 따라서, 대기 시간의 실질적 증가를 야기한다. 이러한 방법은 또한 타이밍/주파수 드리프트들의 존재하는 경우에서, 페이징 채널 복조 및 디코딩의 성능을 개선하고, 따라서, 예를 들어, 전체-페이지들 및/또는 전체-페이지 실패들과 같이 후속 페이지를 판독하는 것의 더 낮은 확률을 야기하며, 따라서, 배터리 전력을 보조할 수 있다.
슬립-드리프트(deltaT)는 임계값(예를 들어, OFDM 심볼 듀레이션의 1/20)보다 작은 경우, 액세스 단말이 시간 듀레이션 = Sleep Cycle에서 웨이크업 하는 것을 선택하며, 그것이 페이징되었는지 여부를 결정하기 위해 페이징 채널의 정규 복조로 진행한다는 것을 유의하라. 다시 말해서, 시간 도메인 샘플들의 버퍼링을 포함하는, 시간/주파수 오프셋 추정 및 수정을 위한 모든 위의 프로세스들은, 스킵될 수 있다. 이는 추가적으로 전력 소모를 감소하기 위해 수행된다.
도 6은 도 5의 보상 프로세스(530)내의 시간 및/또는 주파수 드리프트들을 수정하기 위한 예시적인 프로세스의 플로우 다이어그램을 보여준다.
도 5에서 도시된 블록(520)에서 샘플들을 버퍼링한 이후에, 프로세서(440)는 클록의 시간 및/또는 주파수 오프셋(들)을 계산하기 위해 콜드-시작(cold-start) 획득 모드에서 TDM-1,2,3 파일럿 샘플들을 먼저 프로세싱하라고 액세스 단말(250)을 지시할 것이다(블록들 605 및 610). 다음으로, 프로세서(440)는 페이징 채널에 대응하는 버퍼링된 샘플들 상에 시간 및/또는 주파수 수정을 적용함으로써 오프셋(들)에 대해 보상할 수 있다(블록 615). 시간 수정은 검출된 임시 오프셋에 따라, 페이징 채널의 1번째 OFDM 심볼의 시작 위치를 변경함으로써 적용될 수 있다. 주파수 수정은 추정된 주파수 오프셋에 대응하는 시간-도메인 위상 램프를 이용함으로써 적용될 수 있다. 예를 들어, 주파수 오프셋이 "f"로서 표시되는 경우, 위상 램프는 theta(t) = exp(j*2*π*f*t)로서 주어지며,여기서, j=sqrt(-1)이고, t는 시간이다. 이 위상 램프는 주파수 수정된 수신된 샘플들을 획득하기 위해 수신된 샘플들과 포인트-와이즈하게 곱해진다.
당업자는 정보 및 신호들이 다양한 타입의 상이한 기술들을 사용하여 표현될 수 있음을 잘 이해할 것이다. 예를 들어, 본 명세서상에 제시된 데이터, 지령, 명령, 정보, 신호, 비트, 심볼, 및 칩은 전압, 전류, 전자기파, 자기장 또는 입자, 광 필드 또는 입자, 또는 이들의 임의의 조합으로 표현될 수 있다.
당업자는 상술한 다양한 예시적인 논리블록, 모듈, 회로, 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들의 조합으로서 구현될 수 있음을 잘 이해할 것이다. 하드웨어 및 소프트웨어의 상호 호환성을 명확히 하기 위해, 다양한 예시적인 소자들, 블록, 모듈, 회로, 및 단계들이 그들의 기능적 관점에서 기술되었다. 이러한 기능이 하드웨어로 구현되는지, 또는 소프트웨어로 구현되는지는 특정 애플리케이션 및 전체 시스템에 대해 부가된 설계 제한들에 의존한다. 당업자는 이러한 기능들을 각각의 특정 애플리케이션에 대해 다양한 방식으로 구현할 수 있지만, 이러한 구현 결정이 본 발명의 영역을 벗어나는 것은 아니다.
하나 이상의 예시적인 구현에서, 여기서 제시된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 조합을 통해 구현될 수 있다. 소프트웨어로 구현되는 경우, 상기 기능들은 컴퓨터 판독가능한 매체 상에 하나 이상의 명령들 또는 코드로서 저장되거나, 또는 이들을 통해 전송될 수 있다. 컴퓨터 판독가능한 매체는 컴퓨터 저장 매체 및 일 장소에서 다른 장소로 컴퓨터 프로그램의 이전을 용이하게 하기 위한 임의의 매체를 포함하는 통신 매체를 포함한다. 저장 매체는 범용 컴퓨터 또는 특별한 컴퓨터에 의해 액세스될 수 있는 임의의 가용한 매체일 수 있다. 예를 들어, 이러한 컴퓨터 판독가능한 매체는 RAM,ROM,EEPROM,CD-ROM 또는 다른 광학 디스크 저장 매체, 자기 디스크 저장 매체 또는 다른 자기 저장 장치들, 또는 명령 또는 데이터 구조의 형태로 요구되는 프로그램 코드 수단을 저장하는데 사용될 수 있고, 범용 컴퓨터, 특별한 컴퓨터, 범용 프로세서, 또는 특별한 프로세서에 의해 액세스될 수 있는 임의의 다른 매체를 포함하지만, 이들로 제한되는 것은 아니다. 또한, 임의의 연결 수단이 컴퓨터 판독가능한 매체로 간주될 수 있다. 예를 들어, 소프트웨어가 웹사이트, 서버, 또는 다른 원격 소스로부터 동축 케이블, 광섬유 케이블, 연선, 디지털 가입자 라인(DSL), 또는 적외선 라디오, 및 마이크로웨이브와 같은 무선 기술들을 통해 전송되는 경우, 이러한 동축 케이블, 광섬유 케이블, 연선, DSL, 또는 적외선 라디오, 및 마이크로웨이브와 같은 무선 기술들이 이러한 매체의 정의 내에 포함될 수 있다. 여기서 사용되는 disk 및 disc은 컴팩트 disc(CD), 레이저 disc , 광 disc, DVD, 플로피 disk, 및 블루-레이 disc를 포함하며, 여기서 disk는 데이터를 자기적으로 재생하지만, disc은 레이저를 통해 광학적으로 데이터를 재생한다. 상기 조합들 역시 컴퓨터 판독가능한 매체의 범위 내에 포함될 수 있다.
따라서, 본 발명의 실시예들은 액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 로직을 구현하는 컴퓨터 판독가능한 매체를 포함할 수 있다. 따라서, 본 발명은 도시된 예시들로 제한되는 것이 아니며, 여기에 설명된 기능들을 수행하기 위한 임의의 수단들은 본 발명의 실시예들에 포함된다.
전술한 명세서들이 본 발명의 예시적인 실시예들을 보여주며, 다양한 변경들 및 수정들이 첨부된 청구범위에 의해 정의되는 바와 같은 본 발명의 범위에서 벗어남이 없이 수행될 수 있음을 알아야 한다. 여기에 설명된 본 발명의 실시예들에 따른 방법 청구항들의 기능들, 단계들 및/또는 동작들은 임의의 특정한 순서로 수행될 필요가 없다. 또한, 본 발명의 엘리먼트들이 단수로서 설명되고 주장되었더라도, 단수로의 제한이 명시적으로 언급되지 않는 한 복수가 고려될 수 있다.

Claims (51)

  1. 액세스 단말에서 슬립(sleep) 시간 동안 발생하는 드리프트(drift)들을 보상하기 위한 방법으로서,
    슬립 시간이 임계값을 초과하는지 여부를 결정하는 단계;
    적어도 하나의 획득(acquistion) 또는 페이징 채널로부터의 시간 도메인 샘플들을 버퍼링(buffer)하는 단계;
    상기 시간 도메인 샘플들을 버퍼링한 이후에 상기 액세스 단말에서 RF 회로를 파워 다운(power down)하는 단계;
    드리프트를 보상하기 위해 상기 시간 도메인 샘플들을 프로세싱하는 단계; 및
    상기 액세스 단말이 페이징되었는지 여부를 상기 프로세싱된 시간 도메인 샘플들에 기반하여 결정하는 단계
    를 포함하는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 시간 도메인 샘플들은 획득 파일럿들을 더 포함하는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 방법.
  3. 제 2 항에 있어서,
    상기 페이징 채널은 퀵 페이징 채널(Quick Paging CHannel; QPCH)을 포함하는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 방법.
  4. 제 2 항에 있어서,
    상기 액세스 단말이 페이징되었는지 여부를 결정하는 단계는,
    상기 페이징 채널을 복조하는 단계; 및
    상기 페이징 채널을 성공적으로 디코딩하는 것에 기반하여 상기 액세스 단말이 페이징되었다고 결정하는 단계
    를 더 포함하는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 방법.
  5. 제 4 항에 있어서,
    상기 페이징 채널에 기반하여 페이지가 검출되는 경우 후속(subsequent) 페이지를 디코딩하는 단계를 더 포함하는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 방법.
  6. 제 2 항에 있어서,
    상기 프로세싱하는 단계는:
    콜드(cold) 시작 획득 모드에서 시간-분할-멀티플렉싱된(TDM) 1, 2, 3 샘플들을 프로세싱하는 단계;
    시간 및 주파수 오프셋 수정 값들 중 적어도 하나를 결정하는 단계; 및
    상기 페이징 채널에 대응하는 상기 버퍼링된 시간 도메인 샘플들에 적어도 하나의 시간 및 주파수 오프셋 수정 값들을 적용하는 단계
    를 더 포함하는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 방법.
  7. 제 6 항에 있어서,
    상기 페이징 채널의 제 1 직교-주파수-분할-멀티플렉싱(OFDM) 심볼의 시작 위치를 결정함으로써 상기 시간 수정을 적용하는 단계를 더 포함하는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 방법.
  8. 제 6 항에 있어서,
    상기 결정된 주파수 오프셋 수정 값에 대응하는 시간-도메인 위상 램프(ramp)를 이용하여 상기 주파수 수정을 적용하는 단계를 더 포함하는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 방법.
  9. 제 1 항에 있어서,
    상기 시간 도메인 샘플들은 심볼-랜덤액세스메모리(RAM), 프로세서 내의 타이트리-커플드-메모리(Tightly Coupled Memory; TCM), 및 샘플-서버 중 적어도 하나를 포함하는 버퍼 공간에 버퍼링되는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 방법.
  10. 제 9 항에 있어서,
    상기 샘플 서버로부터 상기 심볼-RAM 으로 상기 시간 도메인 샘플들을 전달하기 위해 바이패스(bypass) 모드로 고속-푸리에-변환(FFT) 엔진을 동작시키는 단계를 더 포함하는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 방법.
  11. 제 2 항에 있어서,
    상기 슬립 시간이 상기 임계값을 초과하지 않았다고 결정하는 단계; 및
    상기 시간 도메인 샘플들의 버퍼링 및 프로세싱 없이 상기 페이징 채널을 복조하는 단계
    를 더 포함하는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 방법.
  12. 제 11 항에 있어서,
    상기 액세스 단말이 상기 페이징 채널을 복조한 이후에 페이징되지 않았음을 검출하면 슬립 상태로 상기 액세스 단말을 배치하는 단계를 더 포함하는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 방법.
  13. 액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 장치로서,
    디지털 프론트 엔드(front end);
    상기 디지털 프론트 엔드에 연결된 고속-푸리에-변환(FFT) 엔진;
    상기 FFT 엔진에 연결된 심볼 버퍼;
    상기 디지털 프론트 엔드, FFT 엔진, 및 상기 심볼 버퍼에 연결된 프로세서; 및
    상기 프로세서에 연결된 메모리를 포함하고,
    상기 메모리는:
    슬립 시간이 임계값을 초과하는지 여부를 결정하고,
    적어도 하나의 획득 또는 페이징 채널로부터의 시간 도메인 샘플들을 버퍼링하고,
    상기 시간 도메인 샘플들을 버퍼링한 이후에 상기 액세스 단말에서 RF 회로를 파워 다운하고,
    드리프트를 보상하기 위해 상기 시간 도메인 샘플들을 프로세싱하고, 그리고
    상기 액세스 단말이 페이징되었는지 여부를 상기 프로세싱된 시간 도메인 샘플들에 기반하여 결정하는 명령들
    을 더 포함하는,
    액세스 단말에서 슬립 모드 동안 발생하는 드리프트들을 보상하기 위한 장치.
  14. 제 13 항에 있어서,
    상기 시간 도메인 샘플들은 획득 파일럿들을 더 포함하는,
    액세스 단말에서 슬립 모드 동안 발생하는 드리프트들을 보상하기 위한 장치.
  15. 제 14 항에 있어서,
    상기 액세스 단말이 페이징되었는지 여부를 결정하는 명령들은:
    상기 페이징 채널을 복조하고; 그리고
    상기 페이징 채널을 성공적으로 복조하는 것에 기반하여 상기 액세스 단말이 페이징되었는지 여부를 결정하는 명령
    을 더 포함하는,
    액세스 단말에서 슬립 모드 동안 발생하는 드리프트들을 보상하기 위한 장치.
  16. 제 15 항에 있어서,
    상기 메모리는,
    상기 페이징 채널에 기반하여 페이지가 검출되는 경우 후속(subsequent) 페이지를 복조하는 명령들을 더 포함하는,
    액세스 단말에서 슬립 모드 동안 발생하는 드리프트들을 보상하기 위한 장치.
  17. 제 16 항에 잇어서,
    상기 메모리는:
    콜드 시작 획득 모드에서 시간-분할-멀티플렉싱된(TDM) 1, 2, 3 샘플들을 프로세싱하고;
    시간 및 주파수 오프셋 수정 값들 중 적어도 하나를 결정하고; 그리고
    상기 페이징 채널에 대응하는 상기 버퍼링된 시간 도메인 샘플들에 적어도 하나의 시간 및 주파수 오프셋 수정 값들을 적용하는 명령들
    을 더 포함하는,
    액세스 단말에서 슬립 모드 동안 발생하는 드리프트들을 보상하기 위한 장치.
  18. 제 17 항에 있어서,
    상기 메모리는,
    상기 페이징 채널의 제 1 직교-주파수-분할-멀티플렉싱(OFDM) 심볼의 시작 위치를 결정함으로써 상기 시간 수정을 적용하는 명령들을 더 포함하는,
    액세스 단말에서 슬립 모드 동안 발생하는 드리프트들을 보상하기 위한 장치.
  19. 제 17 항에 있어서,
    상기 메모리는,
    상기 결정된 주파수 오프셋 수정 값에 대응하는 시간-도메인 위상 램프(ramp)를 이용하여 상기 주파수 수정을 적용하는 명령을 더 포함하는,
    액세스 단말에서 슬립 모드 동안 발생하는 드리프트들을 보상하기 위한 장치.
  20. 액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 장치로서,
    슬립 시간이 임계값을 초과하는지 여부를 결정하기 위한 수단;
    적어도 하나의 획득 또는 페이징 채널로부터의 시간 도메인 샘플들을 버퍼링하기 위한 수단;
    상기 시간 도메인 샘플들을 버퍼링한 이후에 상기 액세스 단말에서 RF 회로를 파워 다운 하기 위한 수단;
    드리프트를 보상하기 위해 상기 시간 도메인 샘플들을 프로세싱하기 위한 수단; 및
    상기 액세스 단말이 페이징되었는지 여부를 상기 프로세싱된 시간 도메인 샘플들에 기반하여 결정하기 위한 수단
    을 포함하는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 장치.
  21. 제 20 항에 있어서,
    상기 시간 도메인 샘플들은 획득 파일럿들을 더 포함하는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 장치.
  22. 제 21 항에 있어서,
    상기 페이징 채널은 퀵 페이징 채널(Quick Paging CHannel; QPCH)을 포함하는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 장치.
  23. 제 21 항에 있어서,
    상기 페이징 채널을 복조하기 위한 수단; 및
    상기 페이징 채널을 성공적으로 디코딩하는 것에 기반하여 페이징되었는지 여부를 상기 액세스 단말이 결정하기 위한 수단
    을 더 포함하는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 장치.
  24. 제 23 항에 있어서,
    상기 페이징 채널에 기반하여 페이지가 검출되는 경우 후속 페이지를 복조하기 위한 수단을 더 포함하는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 장치.
  25. 제 22 항에 있어서,
    콜드(cold) 시작 획득 모드에서 시간-분할-멀티플렉싱된(TDM) 1, 2, 3 샘플들을 프로세싱하기 위한 수단;
    시간 및 주파수 오프셋 수정 값들 중 적어도 하나를 결정하기 위한 수단; 및
    상기 페이징 채널에 대응하는 상기 버퍼링된 시간 도메인 샘플들에 적어도 하나의 시간 및 주파수 오프셋 수정 값들을 적용하기 위한 수단
    을 더 포함하는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 장치.
  26. 액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 로직을 구현하는 컴퓨터 판독가능한 매체로서, 상기 로직은:
    슬립 시간이 임계값을 초과하는지 여부를 결정하는 단계;
    적어도 하나의 획득 또는 페이징 채널로부터의 시간 도메인 샘플들을 버퍼링하는 단계;
    상기 시간 도메인 샘플들을 버퍼링한 이후에 상기 액세스 단말에서 RF 회로를 파워 다운 하는 단계;
    드리프트를 보상하기 위해 상기 시간 도메인 샘플들을 프로세싱하는 단계; 및
    상기 액세스 단말이 페이징되었는지 여부를 상기 프로세싱된 시간 도메인 샘플들에 기반하여 결정하는 단계
    를 포함하는 방법을 수행하도록 구성되는,
    컴퓨터 판독가능한 매체.
  27. 제 26 항에 있어서,
    상기 시간 도메인 샘플들은 획득 파일럿들을 더 포함하는,
    컴퓨터 판독가능한 매체.
  28. 제 27 항에 있어서,
    상기 페이징 채널은 퀵 페이징 채널(Quick Paging CHannel; QPCH)을 포함하는,
    컴퓨터 판독가능한 매체.
  29. 제 27 항에 있어서,
    상기 페이징 채널을 복조하는 단계; 및
    상기 페이징 채널을 성공적으로 복조하는 것에 기반하여 상기 액세스 단말이 페이징되었는지 여부를 결정하는 단계
    를 더 포함하는 방법을 수행하는 추가적인 로직을 포함하는,
    컴퓨터 판독가능한 매체.
  30. 제 29 항에 있어서,
    상기 페이징 채널에 기반하여 페이지가 검출되는 경우 후속(subsequent) 페이지를 복조하는 단계를 더 포함하는 방법을 수행하는 추가적인 로직을 포함하는,
    컴퓨터 판독가능한 매체.
  31. 제 28 항에 있어서,
    콜드(cold) 시작 획득 모드에서 시간-분할-멀티플렉싱된(TDM) 1, 2, 3 샘플들을 프로세싱하는 단계;
    시간 및 주파수 오프셋 수정 값들 중 적어도 하나를 결정하는 단계; 및
    상기 페이징 채널에 대응하는 상기 버퍼링된 시간 도메인 샘플들에 상기 시간 및 주파수 오프셋 수정 값들 중 적어도 하나를 적용하는 단계
    를 더 포함하는 방법을 수행하는 추가적인 로직을 포함하는,
    컴퓨터 판독가능한 매체.
  32. 액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 방법으로서,
    슬립 시간이 임계값을 초과하는지 여부를 결정하는 단계;
    획득 파일럿들 및 페이징 채널을 포함하는 시간 도메인 샘플들을 버퍼링하는 단계; 및
    드리프트를 보상하기 위해 상기 시간 도메인 샘플들을 프로세싱하는 단계
    를 포함하고,
    상기 프로세싱하는 단계는:
    콜드 시작 획득 모드에서 1차 및 2차 동기화 신호(Primary and Secondary Synchronization Signal; PSS 및 SSS) 샘플들을 프로세싱하는 단계;
    시간 및 주파수 오프셋 수정 값들 중 적어도 하나를 결정하는 단계; 및
    상기 페이징 채널에 대응하는 상기 버퍼링된 시간 도메인 샘플들에 적어도 하나의 시간 및 주파수 오프셋 수정 값들을 적용하는 단계
    를 더 포함하는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 방법.
  33. 제 32 항에 있어서,
    상기 시간 도메인 샘플들을 버퍼링한 이후에 상기 액세스 단말에서 RF 회로를 파워 다운하는 단계를 더 포함하는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 방법.
  34. 제 32 항에 있어서,
    상기 프로세싱된 시간 도메인 샘플들에 기반하여 상기 액세스 단말이 페이징되었는지 여부를 결정하는 단계를 더 포함하는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 방법.
  35. 삭제
  36. 제 34 항에 있어서,
    페이지는 데이터 채널 상에서 전송되는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 방법.
  37. 액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 장치로서,
    슬립 시간이 임계값을 초과하는지 여부를 결정하기 위한 수단;
    획득 파일럿들 및 페이징 채널을 포함하는 시간 도메인 샘플들을 버퍼링하기 위한 수단; 및
    드리프트를 보상하기 위해 상기 시간 도메인 샘플들을 프로세싱하기 위한 수단
    을 포함하고,
    상기 프로세싱하기 위한 수단은:
    콜드 시작 획득 모드에서 1차 및 2차 동기화 신호(Primary and Secondary Synchronization Signal; PSS 및 SSS) 샘플들을 프로세싱하기 위한 수단;
    시간 및 주파수 오프셋 수정 값들 중 적어도 하나를 결정하기 위한 수단; 및
    상기 페이징 채널에 대응하는 상기 버퍼링된 시간 도메인 샘플들에 적어도 하나의 시간 및 주파수 오프셋 수정 값들을 적용하기 위한 수단
    을 더 포함하는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 장치.
  38. 제 37 항에 있어서,
    상기 시간 도메인 샘플들을 버퍼링한 이후에 상기 액세스 단말에서 RF 회로를 파워 다운하기 위한 수단을 더 포함하는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 장치.
  39. 제 37 항에 있어서,
    상기 프로세싱된 시간 도메인 샘플들에 기반하여 상기 액세스 단말이 페이징되었는지 여부를 결정하기 위한 수단을 더 포함하는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 장치.
  40. 삭제
  41. 제 39 항에 있어서,
    페이지는 데이터 채널 상에서 전송되는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 장치.
  42. 액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 장치로서,
    디지털 프론트 엔드(front end);
    상기 디지털 프론트 엔드에 연결된 고속-푸리에-변환(FFT) 엔진;
    상기 FFT 엔진에 연결된 심볼 버퍼;
    상기 디지털 프론트 엔드, FFT 엔진, 및 상기 심볼 버퍼에 연결된 프로세서; 및
    상기 프로세서에 연결된 메모리
    를 포함하고, 상기 메모리는
    슬립 시간이 임계값을 초과하는지 여부를 결정하고;
    획득 파일럿들 및 페이징 채널을 포함하는 시간 도메인 샘플들을 버퍼링하고; 그리고
    드리프트를 보상하기 위해 상기 시간 도메인 샘플들을 프로세싱하는 명령들
    을 더 포함하고,
    상기 메모리는,
    콜드 시작 획득 모드에서 1차 및 2차 동기화 신호(Primary and Secondary Synchronization Signal; PSS 및 SSS) 샘플들을 프로세싱하고;
    시간 및 주파수 오프셋 수정 값들 중 적어도 하나를 결정하고; 그리고
    상기 페이징 채널에 대응하는 상기 버퍼링된 시간 도메인 샘플들에 적어도 하나의 시간 및 주파수 오프셋 수정 값들을 적용하는 명령들
    을 더 포함하는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 장치.
  43. 제 42 항에 있어서,
    상기 메모리는,
    상기 시간 도메인 샘플들을 버퍼링한 이후에 상기 액세스 단말에서 RF 회로를 파워 다운하는 명령들을 더 포함하는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 장치.
  44. 제 42 항에 있어서,
    상기 메모리는,
    상기 프로세싱된 시간 도메인 샘플들에 기반하여 상기 액세스 단말이 페이징되었는지 여부를 결정하는 명령들을 더 포함하는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 장치.
  45. 삭제
  46. 제 44 항에 있어서,
    페이지는 데이터 채널 상에서 전송되는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 장치.
  47. 액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 로직을 구현하는 컴퓨터 판독가능한 매체로서,
    상기 로직은:
    슬립 시간이 임계값을 초과하는지 여부를 결정하는 단계;
    획득 파일럿들 및 페이징 채널을 포함하는 시간 도메인 샘플들을 버퍼링하는 단계; 및
    드리프트를 보상하기 위해 상기 시간 도메인 샘플들을 프로세싱하는 단계
    를 포함하는 방법을 수행하도록 구성되고,
    상기 프로세싱하는 단계는:
    콜드 시작 획득 모드에서 1차 및 2차 동기화 신호(Primary and Secondary Synchronization Signal; PSS 및 SSS) 샘플들을 프로세싱하는 단계;
    시간 및 주파수 오프셋 수정 값들 중 적어도 하나를 결정하는 단계; 및
    상기 페이징 채널에 대응하는 상기 버퍼링된 시간 도메인 샘플들에 적어도 하나의 시간 및 주파수 오프셋 수정 값들을 적용하는 단계
    를 더 포함하는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 로직을 구현하는 컴퓨터 판독가능한 매체.
  48. 액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 방법으로서,
    슬립 시간이 임계값을 초과하는지 여부를 결정하는 단계;
    획득 파일럿들 및 페이징 채널을 포함하는 시간 도메인 샘플들을 버퍼링하는 단계;
    드리프트를 보상하기 위해 상기 시간 도메인 샘플들을 프로세싱하는 단계; 및
    상기 프로세싱된 시간 도메인 샘플들에 기반하여 상기 액세스 단말이 페이징되었는지 여부를 결정하는 단계
    를 포함하고,
    페이지는 데이터 채널 상에서 전송되는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 방법.
  49. 액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 장치로서,
    슬립 시간이 임계값을 초과하는지 여부를 결정하기 위한 수단;
    획득 파일럿들 및 페이징 채널을 포함하는 시간 도메인 샘플들을 버퍼링하기 위한 수단;
    드리프트를 보상하기 위해 상기 시간 도메인 샘플들을 프로세싱하기 위한 수단; 및
    상기 프로세싱된 시간 도메인 샘플들에 기반하여 상기 액세스 단말이 페이징되었는지 여부를 결정하기 위한 수단
    을 포함하고,
    페이지는 데이터 채널 상에서 전송되는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 장치.
  50. 액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 장치로서,
    디지털 프론트 엔드(front end);
    상기 디지털 프론트 엔드에 연결된 고속-푸리에-변환(FFT) 엔진;
    상기 FFT 엔진에 연결된 심볼 버퍼;
    상기 디지털 프론트 엔드, FFT 엔진, 및 상기 심볼 버퍼에 연결된 프로세서; 및
    상기 프로세서에 연결된 메모리
    를 포함하고,
    상기 메모리는,
    슬립 시간이 임계값을 초과하는지 여부를 결정하고;
    획득 파일럿들 및 페이징 채널을 포함하는 시간 도메인 샘플들을 버퍼링하고;
    드리프트를 보상하기 위해 상기 시간 도메인 샘플들을 프로세싱하고;
    상기 프로세싱된 시간 도메인 샘플들에 기반하여 상기 액세스 단말이 페이징되었는지 여부를 결정하는 명령들
    을 더 포함하고,
    페이지는 데이터 채널 상에서 전송되는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 장치.
  51. 액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 로직을 구현하는 컴퓨터 판독가능한 매체로서,
    상기 로직은:
    슬립 시간이 임계값을 초과하는지 여부를 결정하는 단계;
    획득 파일럿들 및 페이징 채널을 포함하는 시간 도메인 샘플들을 버퍼링하는 단계;
    드리프트를 보상하기 위해 상기 시간 도메인 샘플들을 프로세싱하는 단계; 및
    상기 프로세싱된 시간 도메인 샘플들에 기반하여 상기 액세스 단말이 페이징되었는지 여부를 결정하는 단계
    를 포함하는 방법을 수행하도록 구성되고,
    페이지는 데이터 채널 상에서 전송되는,
    액세스 단말에서 슬립 시간 동안 발생하는 드리프트들을 보상하기 위한 로직을 구현하는 컴퓨터 판독가능한 매체.
KR1020107024475A 2008-04-01 2009-03-20 액세스 단말들에서 슬립 시간들 동안 발생하는 드리프트들에 대한 보상 KR101126511B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US4132408P 2008-04-01 2008-04-01
US61/041,324 2008-04-01
US12/407,467 2009-03-19
US12/407,467 US8451740B2 (en) 2008-04-01 2009-03-19 Compensating for drifts occurring during sleep times in access terminals
PCT/US2009/037898 WO2009123867A1 (en) 2008-04-01 2009-03-20 Compensating for drifts occurring during sleep times in access terminals

Publications (2)

Publication Number Publication Date
KR20100127871A KR20100127871A (ko) 2010-12-06
KR101126511B1 true KR101126511B1 (ko) 2012-04-23

Family

ID=41117098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107024475A KR101126511B1 (ko) 2008-04-01 2009-03-20 액세스 단말들에서 슬립 시간들 동안 발생하는 드리프트들에 대한 보상

Country Status (8)

Country Link
US (1) US8451740B2 (ko)
EP (1) EP2277345B1 (ko)
JP (1) JP5237436B2 (ko)
KR (1) KR101126511B1 (ko)
CN (1) CN101960891B (ko)
AT (1) ATE526806T1 (ko)
TW (1) TW201004434A (ko)
WO (1) WO2009123867A1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8493900B2 (en) * 2009-02-25 2013-07-23 Broadcom Corporation Idle mode power consumption reduction in wireless communications
US8554251B2 (en) * 2009-06-29 2013-10-08 Qualcomm Incorporated Device, method, and apparatus for offline discontinuous reception (DRX) processing in cellular systems
WO2011154587A1 (en) * 2010-06-08 2011-12-15 Nokia Corporation Data access during wireless communication
CN102291680B (zh) * 2010-06-18 2013-12-25 普天信息技术研究院有限公司 一种基于td-lte集群通信系统的加密组呼方法
KR101897119B1 (ko) * 2010-12-23 2018-09-10 한국전자통신연구원 통신 시스템에서 데이터 송수신 장치 및 방법
US8488506B2 (en) * 2011-06-28 2013-07-16 Qualcomm Incorporated Oscillator settling time allowance
US20140119250A1 (en) * 2012-10-29 2014-05-01 Ikanos Communications, Inc. Mechanism to facilitate timing recovery in time division duplex systems
US9088942B2 (en) * 2013-02-08 2015-07-21 Telefonaktiebolaget L M Ericsson (Publ) Frequency offset estimation for early detection/decoding
US9955422B2 (en) * 2013-10-31 2018-04-24 Nokia Technologies Oy User equipment power optimization
KR102332471B1 (ko) 2015-05-08 2021-11-30 삼성전자주식회사 동기 신호 검출을 위한 장치 및 방법
CN106656386B (zh) * 2015-10-30 2019-08-27 南京中兴新软件有限责任公司 一种本地时钟调整方法、授时方法及装置
CN108566193B (zh) * 2018-03-22 2022-02-18 深圳忆联信息系统有限公司 一种利用比较器调整动态电阻的M-phy驱动电路
US10432272B1 (en) 2018-11-05 2019-10-01 XCOM Labs, Inc. Variable multiple-input multiple-output downlink user equipment
US10812216B2 (en) 2018-11-05 2020-10-20 XCOM Labs, Inc. Cooperative multiple-input multiple-output downlink scheduling
US10659112B1 (en) 2018-11-05 2020-05-19 XCOM Labs, Inc. User equipment assisted multiple-input multiple-output downlink configuration
US10756860B2 (en) 2018-11-05 2020-08-25 XCOM Labs, Inc. Distributed multiple-input multiple-output downlink configuration
KR20210087089A (ko) 2018-11-27 2021-07-09 엑스콤 랩스 인코퍼레이티드 넌-코히어런트 협력 다중 입출력 통신
US11063645B2 (en) 2018-12-18 2021-07-13 XCOM Labs, Inc. Methods of wirelessly communicating with a group of devices
US10756795B2 (en) 2018-12-18 2020-08-25 XCOM Labs, Inc. User equipment with cellular link and peer-to-peer link
US11330649B2 (en) 2019-01-25 2022-05-10 XCOM Labs, Inc. Methods and systems of multi-link peer-to-peer communications
US10756767B1 (en) 2019-02-05 2020-08-25 XCOM Labs, Inc. User equipment for wirelessly communicating cellular signal with another user equipment
US10756782B1 (en) 2019-04-26 2020-08-25 XCOM Labs, Inc. Uplink active set management for multiple-input multiple-output communications
US11032841B2 (en) 2019-04-26 2021-06-08 XCOM Labs, Inc. Downlink active set management for multiple-input multiple-output communications
US10686502B1 (en) 2019-04-29 2020-06-16 XCOM Labs, Inc. Downlink user equipment selection
US10735057B1 (en) 2019-04-29 2020-08-04 XCOM Labs, Inc. Uplink user equipment selection
US11411778B2 (en) 2019-07-12 2022-08-09 XCOM Labs, Inc. Time-division duplex multiple input multiple output calibration
CN113472467A (zh) * 2020-03-30 2021-10-01 中国电信股份有限公司 时钟同步方法、装置及系统
US11411779B2 (en) 2020-03-31 2022-08-09 XCOM Labs, Inc. Reference signal channel estimation
EP4158795A4 (en) 2020-05-26 2024-06-19 Xcom Labs, Inc. BEAMFORMING ACCOUNTING FOR INTERFERENCE
CA3195885A1 (en) 2020-10-19 2022-04-28 XCOM Labs, Inc. Reference signal for wireless communication systems
WO2022093988A1 (en) 2020-10-30 2022-05-05 XCOM Labs, Inc. Clustering and/or rate selection in multiple-input multiple-output communication systems
CN115826731B (zh) * 2022-10-19 2023-07-11 科东(广州)软件科技有限公司 休眠控制方法及装置、存储介质和计算设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030144020A1 (en) 2002-01-31 2003-07-31 Raghu Challa Intermediate wake mode to track sleep clock frequency in a wireless communication device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6484176B1 (en) * 1999-06-25 2002-11-19 Baynet World, Inc. System and process for providing remote interactive access to a real estate information database using a portable computing device
US6735454B1 (en) * 1999-11-04 2004-05-11 Qualcomm, Incorporated Method and apparatus for activating a high frequency clock following a sleep mode within a mobile station operating in a slotted paging mode
US6453181B1 (en) * 1999-11-04 2002-09-17 Qualcomm, Incorporated Method and apparatus for compensating for frequency drift in a low frequency sleep clock within a mobile station operating in a slotted paging mode
US7106709B2 (en) * 2000-11-29 2006-09-12 Telefonaktiebologet Lm Ericsson (Publ) Timing drift compensation in wireless packet-based systems
ATE354212T1 (de) 2000-12-07 2007-03-15 Qualcomm Inc Verfahren und apparat zur kompensation der frequenzabweichung innerhalb eines schlaftaktsignals
US7403507B2 (en) * 2001-06-18 2008-07-22 Texas Instruments Incorporated System and method for recovering system time in direct sequence spread spectrum communications
JP4005783B2 (ja) 2001-10-01 2007-11-14 松下電器産業株式会社 間欠通信方法及び間欠通信装置
US7184506B2 (en) * 2002-03-30 2007-02-27 Broadcom Corporation Frequency drift and phase error compensation in a VOFDM receiver
AU2003256328A1 (en) 2002-11-11 2004-06-03 Qualcomm, Incorporated Fast reacquisition after long sleep in slotted mode operation
US8750908B2 (en) 2005-06-16 2014-06-10 Qualcomm Incorporated Quick paging channel with reduced probability of missed page
US7680071B2 (en) * 2005-09-16 2010-03-16 Interdigital Technology Corporation Method and apparatus for managing power during a discontinuous reception mode
US7466778B2 (en) * 2005-12-22 2008-12-16 Sirf Technology, Inc. Memory efficient OFDM channel estimation and frequency domain diversity processing
US7542728B2 (en) * 2006-02-09 2009-06-02 Altair Semiconductor Ltd. Dual-function wireless data terminal
KR101194072B1 (ko) * 2006-02-15 2012-10-24 삼성전자주식회사 비동기식 이동통신시스템에서 오프라인 페이징 지시자정보를 획득하는 장치 및 방법
JP4865456B2 (ja) 2006-09-01 2012-02-01 キヤノン株式会社 通信装置及び通信装置を制御する制御方法、通信装置を制御するためのプログラム、プログラムを格納した記憶媒体

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030144020A1 (en) 2002-01-31 2003-07-31 Raghu Challa Intermediate wake mode to track sleep clock frequency in a wireless communication device

Also Published As

Publication number Publication date
CN101960891A (zh) 2011-01-26
US8451740B2 (en) 2013-05-28
JP2011517212A (ja) 2011-05-26
US20090245230A1 (en) 2009-10-01
EP2277345B1 (en) 2011-09-28
EP2277345A1 (en) 2011-01-26
CN101960891B (zh) 2014-01-22
ATE526806T1 (de) 2011-10-15
TW201004434A (en) 2010-01-16
JP5237436B2 (ja) 2013-07-17
WO2009123867A1 (en) 2009-10-08
KR20100127871A (ko) 2010-12-06

Similar Documents

Publication Publication Date Title
KR101126511B1 (ko) 액세스 단말들에서 슬립 시간들 동안 발생하는 드리프트들에 대한 보상
CN110622586B (zh) 通信设备中用于唤醒接收机(wur)的同步信道
CN110622579B (zh) 通信设备中的唤醒信号(wus)和唤醒接收机(wur)
JP5456861B2 (ja) Ｄｃ補償およびａｇｃのための方法およびシステム
KR101599175B1 (ko) 불연속 수신 동안 전력 소비 관리를 위한 방법 및 장치
TWI410068B (zh) 用於在一正交分頻多工系統內之天線切換多向性之裝置與方法
EP2119003B1 (en) System and method for acquisition in wireless communication systems
JP6280245B2 (ja) Ｍｃｓ値を使用したマルチレートワイヤレスシステムにおけるｒｆ低電力モードの適応制御
US20130229965A1 (en) Paging during connected mode discontinuous reception (drx) operations
US8711747B2 (en) Power saving methods for wireless systems
JP6069353B2 (ja) パワーアウェア受信ダイバーシティ制御のための方法および装置
IL199683A (en) Method and device for power control during DTX operation
KR20140111309A (ko) 무선 통신 시스템에서 동적 파일럿 포착을 위한 장치 및 방법
CN115066859A (zh) 断开模式下的参考信号
JP2011523512A (ja) Ｒｆ回路の中間遮断機能を有する無線受信器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190107

Year of fee payment: 8