KR101121958B1 - Apparatus and method for testing lcd module of lcd system - Google Patents

Apparatus and method for testing lcd module of lcd system Download PDF

Info

Publication number
KR101121958B1
KR101121958B1 KR1020100087833A KR20100087833A KR101121958B1 KR 101121958 B1 KR101121958 B1 KR 101121958B1 KR 1020100087833 A KR1020100087833 A KR 1020100087833A KR 20100087833 A KR20100087833 A KR 20100087833A KR 101121958 B1 KR101121958 B1 KR 101121958B1
Authority
KR
South Korea
Prior art keywords
signal
lock
driver
ceds
input
Prior art date
Application number
KR1020100087833A
Other languages
Korean (ko)
Inventor
서정일
전현규
문용환
정용익
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020100087833A priority Critical patent/KR101121958B1/en
Application granted granted Critical
Publication of KR101121958B1 publication Critical patent/KR101121958B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE: A liquid crystal display module test apparatus of a liquid crystal display system and method thereof are provided to enable a user to effectively confirm the faulty of a CEDS(Clock Embedded Differential Signaling) driver by displaying image data at a liquid crystal panel. CONSTITUTION: A timing controller outputs a data signal to plural CEDS drivers when the lock signal of the CEDS driver is activated in a quality test mode. The CEDS driver provides the data signal to a liquid crystal panel(130) by referring to a lock-internal signal without referring to the lock signal. A source driver outputs the lock-internal signal by restoring a receiving clock. A first multiplexer selectively outputs a power source terminal voltage.

Description

액정 디스플레이 시스템의 엘씨디 모듈 테스트 장치 및 방법{APPARATUS AND METHOD FOR TESTING LCD MODULE OF LCD SYSTEM}Apparatus and method for testing LCD module of liquid crystal display system {APPARATUS AND METHOD FOR TESTING LCD MODULE OF LCD SYSTEM}

본 발명은 액정 디스플레이 시스템의 엘씨디 모듈(LCM:LCD Module)을 테스트할 때 불량칩을 용이하게 검출하는 기술에 관한 것으로, 특히 클럭신호가 임베딩된 데이터 전송방식을 사용하는 디스플레이 구동 드라이버를 구비한 시스템에서 LCM을 테스트할 때 불량인 디스플레이 구동 드라이버를 용이하게 검출할 수 있도록 한 액정 디스플레이 시스템의 엘씨디 모듈 테스트 장치에 관한 것이다.The present invention relates to a technique for easily detecting a bad chip when testing an LCD module (LCM) of a liquid crystal display system, and more particularly, a system having a display driving driver using a data transmission method in which a clock signal is embedded. The present invention relates to an LCD module test apparatus for a liquid crystal display system that can easily detect a bad display driving driver when testing an LCM.

근래 들어, 액정표시장치(LCD: Liquid Crystal Display), 피디피(PDP: Plasma Display Panel), 유기발광다이오드(OLED: Organic Electro- Luminescence Display) 등과 같은 평판 디스플레이 장치가 널리 보급되어 사용되고 있는 실정에 있으며, 그 중에서 액정표시장치의 보급율이 더욱 두드러지게 나타나고 있다. Recently, flat panel display devices such as liquid crystal displays (LCDs), plasma display panels (PDPs), organic electroluminescent displays (OLEDs), and the like have been widely used. Among them, the diffusion rate of the liquid crystal display device is more prominent.

일반적으로, 액정표시장치는 복수개의 게이트 라인과 데이터 라인이 서로 수직한 방향으로 배열되어 매트릭스 형태의 픽셀영역을 갖는 액정표시패널(이하, '액정패널'이라 칭함)과, 액정패널에 구동신호와 데이터신호를 공급하는 구동회로부와, 액정패널에 광원을 제공하는 백라이트를 구비한다. In general, a liquid crystal display device includes a liquid crystal display panel (hereinafter, referred to as a 'liquid crystal panel') having a plurality of gate lines and data lines arranged in a direction perpendicular to each other, and having a pixel area in a matrix form, and a driving signal and A driving circuit unit for supplying a data signal and a backlight for providing a light source to the liquid crystal panel are provided.

그리고, 상기 구동회로부는 수신된 화상 데이터를 디스플레이하는 액정패널을 구동하기 위해 그 화상 데이터를 처리하고 타이밍제어신호를 생성하는 타이밍 콘트롤러와, 상기 타이밍 콘트롤러에서 전송되는 화상 데이터와 타이밍 제어신호를 사용하여 액정패널을 구동하는 소스 드라이버(컬럼 구동부)와 게이트 드라이버(로우 구동부)를 구비한다. The driving circuit unit uses a timing controller for processing the image data and generating a timing control signal to drive the liquid crystal panel displaying the received image data, and using the image data and the timing control signal transmitted from the timing controller. A source driver (column driver) and a gate driver (row driver) for driving the liquid crystal panel are provided.

최근 들어, 엘씨디 모듈(LCM)에 CEDS(Clock Embedded Differential Signaling) 드라이버가 적용되어 좋은 반응을 얻고 있다. 상기 CEDS 드라이버는 데이터 사이에 클럭이 임베딩된 데이터 신호(CEDS)로부터 클럭을 복원해 내어 클럭에 따라 데이터를 액정패널로 출력하는 드라이버로서, 내부적으로 클럭을 복원하게 되는데, 초기 상태에서 복원된 클럭이 불안정할 때에는 록신호를 '로우'로 출력하다가 안정화되면 '하이'를 출력한다. Recently, CEDS (Clock Embedded Differential Signaling) driver has been applied to the LCD module (LCM) to get a good response. The CEDS driver restores a clock from a data signal CEDS embedded with a clock between data and outputs the data to the liquid crystal panel according to the clock. The CEDS driver restores the clock internally. When it is unstable, the lock signal is output low, and when it is stabilized, it outputs high.

일반적으로, 하나의 엘씨디 모듈에 대하여 상기 CEDS 드라이버가 복수개 설치되는데, 이들 각각은 바로 전단의 CEDS 드라이버로부터 입력되는 록신호와 정상 동작가능시 내부에서 발생되는 록인터널신호가 '하이'일 때, 다음 단의 CEDS 드라이버로 록신호를 '하이'로 출력하고, 데이터 신호로부터 클럭을 복원하여 그 복원된 클럭에 따라 데이터를 액정패널로 출력하는 동작을 수행한다. 그러므로 상기 복수개의 CEDS 드라이버 모두가 상기와 같이 록신호를 '하이'로 출력할 때 마지막 단의 CEDS 드라이버로부터 타이밍 콘트롤러에 록신호가 '하이'로 공급된다. In general, a plurality of CEDS drivers are installed for one LCD module, each of which is a lock signal input from a CEDS driver immediately before and a lock internal signal generated internally when normal operation is 'high'. The CEDS driver outputs the lock signal 'high', restores the clock from the data signal, and outputs the data to the liquid crystal panel according to the restored clock. Therefore, when all of the plurality of CEDS drivers output the lock signal as 'high' as described above, the lock signal is supplied to the timing controller from the last stage of the CEDS driver as 'high'.

엘씨디 모듈의 품질 테스트 모드에서, 상기 타이밍 콘트롤러는 하나의 액정패널상에 대하여 상기와 같이 설치된 다수의 CEDS 드라이버 중에서 마지막 CEDS 드라이버로부터 상기 록신호가 '하이'로 입력될 때 비로서 그 CEDS 드라이버들에게 데이터신호를 출력하게 된다.In the quality test mode of an LCD module, the timing controller is provided to the CEDS drivers only when the lock signal is input 'high' from the last CEDS driver among the plurality of CEDS drivers installed as described above on one LCD panel. The data signal is output.

따라서, 종래 액정 디스플레이 시스템의 엘씨디 모듈 테스트 장치에 있어서는 불량이 발생한 CEDS 드라이버 다음 단에 위치한 CEDS 드라이버들은 정상적으로 동작할 수 없게 된다. 또한, 다수의 CEDS 드라이버 중에서 단지 하나만 불량이 발생하는 경우에도 마지막 CEDS 드라이버로부터 타이밍 콘트롤러로 록신호가 하이로 출력되지 않아 타이밍콘트롤러는 CEDS 드라이버에 화상 데이터를 출력하지 못하게 되어 현재 어떤 CEDS 드라이버가 불량칩인지 확인하는 LCM 테스트 기능을 수행할 수 없는 문제점이 있었다. Therefore, in the LCD module test apparatus of the conventional liquid crystal display system, the CEDS drivers located next to the defective CEDS driver may not operate normally. In addition, even if only one of the various CEDS drivers fails, the lock signal is not output high from the last CEDS driver to the timing controller. Therefore, the timing controller cannot output image data to the CEDS driver. There was a problem that can not perform the LCM test function to check.

따라서, 본 발명의 목적은 품질 테스트 모드에서 하나의 엘씨디 모듈에 대해 설치된 다수의 CEDS 드라이버 각각이 바로 전단의 CEDS 드라이버에서 출력되는 록신호를 참조하지 않고 정상 동작 가능시 내부에서 발생되는 자신의 록인터널신호만 참조하여 데이터 신호로부터 클럭을 복원하여 그 복원된 클럭에 따라 데이터를 액정패널로 출력하는 동작을 수행하며, 모드선택신호에 응답하여 록신호를 강제로 '하이'로 출력하여 타이밍 콘트롤러가 CEDS 드라이버로 데이터 신호를 출력하도록 함으로써 화면 상태를 보고 현재 어떤 CEDS 드라이버가 불량칩인지 확인할 수 있도록 하는데 있다. Therefore, an object of the present invention is that each of the plurality of CEDS drivers installed for one LCD module in the quality test mode does not refer to the lock signal output from the CEDS driver immediately before its own lock internal which is generated internally when normal operation is possible. The clock is restored from the data signal only by referring to the signal, and the data is output to the liquid crystal panel according to the restored clock.The timing controller is forced to output the lock signal as 'high' in response to the mode selection signal. By outputting the data signal to the driver, it is possible to check the screen status and to identify which CEDS driver is the bad chip.

본 발명의 목적들은 앞에서 언급한 목적으로 제한되지 않는다. 본 발명의 다른 목적 및 장점들은 아래 설명에 의해 더욱 분명하게 이해될 것이다.The objects of the present invention are not limited to the above-mentioned objects. Other objects and advantages of the invention will be more clearly understood by the following description.

상기와 같은 목적을 달성하기 위한 본 발명은,The present invention for achieving the above object,

품질 테스트 모드에서 다수의 CEDS 드라이버 중 마지막 단의 CEDS 드라이버로부터 록신호가 활성화된 상태로 입력될 때, 그 다수의 CEDS 드라이버에 전송 데이터를 출력하는 타이밍 콘트롤러;A timing controller for outputting transmission data to the plurality of CEDS drivers when the lock signal is input from the CEDS driver of the last stage among the plurality of CEDS drivers in the quality test mode;

품질 테스트 모드에서 바로 전단의 CEDS 드라이버에서 출력되는 록신호를 참조하지 않고 자신의 록인터널신호만 참조하여 동작하며, 상기 록신호를 강제로 활성화시켜 출력하는 다수의 CEDS 드라이버;를 포함하여 구성함을 특징으로 한다.It does not refer to the lock signal output from the CEDS driver immediately in the quality test mode, it operates only by referring to its lock internal signal, and a plurality of CEDS driver forcibly activating and outputting the lock signal; It features.

상기와 같은 목적을 달성하기 위한 또 다른 본 발명은,Another invention for achieving the above object is,

(a) 현재 모드가 노멀 모드인 경우 타이밍 콘트롤러가 각 CEDS 드라이버에 클럭신호만으로 이루어진 데이터신호를 출력하여 클럭 훈련을 실시한 후 클럭신호가 안정화될 때 각 CEDS 드라이버에 클럭신호가 임베딩된 데이터신호를 출력하는 단계;(a) When the current mode is normal mode, the timing controller outputs a data signal consisting of only a clock signal to each CEDS driver and performs clock training. When the clock signal stabilizes, the timing signal outputs a data signal embedded with a clock signal to each CEDS driver. Doing;

(b) 현재 모드가 테스트 모드인 경우, 각 CEDS 드라이버가 바로 전단의 CEDS 드라이버로부터 록신호를 입력받은 후 클럭신호 안정화 완료에 관계없이 다음 단의 CEDS 드라이버에 활성화된 록신호를 출력하는 단계; (b) when the current mode is the test mode, after each CEDS driver receives the lock signal from the immediately preceding CEDS driver, outputting the activated lock signal to the next stage CEDS driver regardless of completion of clock signal stabilization;

(c) 타이밍 콘트롤러가 마지막 단의 CEDS 드라이버로부터 활성화된 록신호가 입력되는 것을 확인하여 각 CEDS 드라이버에 화상 데이터를 출력하여 액정패널상에 디스플레이되는 화상을 근거로 불량한 CEDS 드라이버 칩을 검출할 수 있도록 하는 단계;를 포함하여 이루짐을 특징으로 한다.(c) The timing controller confirms that the activated lock signal is input from the CEDS driver of the last stage, and outputs image data to each CEDS driver so that a defective CEDS driver chip can be detected based on the image displayed on the liquid crystal panel. It is characterized by comprising;

본 발명은 품질 테스트 모드에서 하나의 엘씨디 모듈에 대해 설치된 다수의 CEDS 드라이버 각각이 바로 전단의 CEDS 드라이버에서 출력되는 록신호를 참조하지 않고 자신의 록인터널신호만 참조하여 동작하며, 록신호를 항상 활성화시켜 출력하여 타이밍 콘트롤러로 하여금 CEDS 드라이버에 화상 데이터를 출력하도록 함으로써 다수의 CEDS 드라이버 중 임의의 CEDS 드라이버가 불량칩일 때에도 액정패널에 화상 데이터를 출력할 수 있게 되고, 이로 인하여 화면 상태롤 보고 현재 어떤 CEDS 드라이버가 불량칩인지 확인할 수 있는 효과가 있다. According to the present invention, each of the plurality of CEDS drivers installed for one LCD module in the quality test mode operates by referring to only its own lock internal signal instead of referring to the lock signal output from the CEDS driver immediately before, and always activates the lock signal. By outputting the image data to the CEDS driver, the timing controller outputs the image data to the CEDS driver so that the image data can be output to the LCD panel even when any of the CEDS drivers is a bad chip. It is effective to check whether the driver is a bad chip.

도 1은 본 발명에 의한 액정 디스플레이 시스템의 엘씨디 모듈 테스트 장치의 블록도.
도 2는 도 1에서 CEDS 드라이버에 대한 상세 블록도.
도 3은 도 2에서 LCM 테스트 모듈에 대한 제1실시예의 상세 블록도.
도 4는 도 2에서 LCM 테스트 모듈에 대한 제2실시예의 상세 블록도.
도 5는 도 2에서 LCM 테스트 모듈에 대한 제3실시예의 상세 블록도.
도 6은 본 발명에 의한 액정 디스플레이 시스템의 엘씨디 모듈 테스트 방법의 제어 흐름도.
1 is a block diagram of an LCD module test apparatus of the liquid crystal display system according to the present invention.
FIG. 2 is a detailed block diagram of the CEDS driver in FIG. 1. FIG.
3 is a detailed block diagram of a first embodiment of the LCM test module in FIG.
4 is a detailed block diagram of a second embodiment of the LCM test module in FIG.
Figure 5 is a detailed block diagram of a third embodiment of the LCM test module in Figure 2;
6 is a control flowchart of the LCD module test method of the liquid crystal display system according to the present invention.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 의한 액정 디스플레이 시스템의 엘씨디 모듈 테스트 장치의 블록도로서 이에 도시한 바와 같이, 데이터를 수신하여 클럭을 데이터 사이에 임베딩한 단일 레벨의 전송 데이터신호로 CEDS 드라이버(120A-120N)에 출력하고, 품질테스트모드에서 마지막단의 CEDS 드라이버(120N)로부터 록신호가 '하이'로 입력될 때 상기 CEDS 드라이버(120A-120N)에 데이터 신호를 출력하는 타이밍 콘트롤러(110)와,1 is a block diagram of an LCD module test apparatus of a liquid crystal display system according to the present invention. As shown therein, a CEDS driver 120A-120N is a single-level transmission data signal that receives data and embeds a clock therebetween. And a timing controller 110 for outputting a data signal to the CEDS drivers 120A-120N when the lock signal is input 'high' from the CEDS driver 120N at the last stage in the quality test mode,

클럭 훈련 기간 동안 복원한 수신 클럭을 이용하여 클럭과 데이터를 구별하고 샘플링하여 액정패널(130)에 전송하고, 품질테스트모드에서는 바로 전단의 CEDS 드라이버에서 출력되는 록신호를 참조하지 않고 자신의 록인터널신호만 참조하여 액정패널(130)에 데이터를 전송하고, 모드선택신호에 응답하여 상기 록신호를 강제로 '하이'로 출력하는 CEDS 드라이버(120A-120N)를 포함하여 구성된다.Using the received clock restored during the clock training period, the clock and the data are distinguished, sampled, and transmitted to the liquid crystal panel 130. In the quality test mode, the own lock tunnel is not referenced without referring to the lock signal output from the CEDS driver. It includes a CEDS driver (120A-120N) for transmitting data to the liquid crystal panel 130 by referring to only the signal, and forcibly outputting the lock signal in response to the mode selection signal.

노멀 모드에서, 타이밍 콘트롤러(110)는 데이터 신호 예를 들어, LVDS(LVDS: Low Voltage Differential Signal)를 입력받아 CEDS 드라이버(120A-120N)에 데이터 신호를 전송하기 전에 먼저 클럭만으로 이루어진 데이터신호(CEDS1-CEDSn)를 출력한다. CEDS드라이버(120A-120N)는 클럭 훈련을 시작한 후 클럭이 안정화되면 그 사실을 알리기 위한 록신호(LOCK)를 출력한다.In the normal mode, the timing controller 110 receives a data signal, for example, LVDS (Low Voltage Differential Signal) and transmits the data signal to the CEDS driver 120A-120N before the data signal CEDS1 consists of only a clock. -CEDSn). The CEDS driver 120A-120N outputs a lock signal LOCK to indicate that the clock is stabilized after starting the clock training.

구체적으로 첫 번째 CEDS 드라이버(120A)는 전원 단자 전압(VCC)을 록신호로 입력받고, 다른 CEDS 드라이버(120B-120N)는 바로 전단의 CEDS 드라이버로부터 록신호(LOCK)를 활성화된 상태(예: '하이')로 입력받은 후 클럭 훈련 기간 동안 입력되는 데이터신호(CEDS1-CEDSn)에 따라 데이터 샘플링에 사용할 수신 클럭을 복원하게 되며, 그 수신 클럭이 안정화되면 다음 단의 CEDS 드라이버에 록신호(LOCK)를 '하이'로 출력한다. In detail, the first CEDS driver 120A receives the power terminal voltage VCC as a lock signal, and the other CEDS drivers 120B-120N activate the lock signal LOCK from the immediately preceding CEDS driver. After receiving as 'high', it restores the reception clock to be used for data sampling according to the data signal (CEDS1-CEDSn) input during the clock training period.When the reception clock is stabilized, it locks to the next stage CEDS driver. ) Is printed as 'high'.

도 2는 상기 도 1에서 CEDS 드라이버(120A-120N) 중 임의의 하나의 CEDS 드라이버에 대한 상세 블록도로서 이에 도시한 바와 같이 LCM 테스트 모듈(210)과 소스 드라이버(220)를 포함하여 구성된 것으로, 이를 참조하여 노멀 모드에서 그 CEDS 드라이버(120A-120N)의 동작을 좀 더 상세히 설명하면 다음과 같다. FIG. 2 is a detailed block diagram of any one of the CEDS drivers 120A-120N in FIG. 1 and includes an LCM test module 210 and a source driver 220 as shown therein. Referring to this, the operation of the CEDS driver 120A-120N in the normal mode will be described in more detail as follows.

상기 임의의 하나의 CEDS 드라이버(120)를 기준으로 할 때, 바로 전단의 CEDS 드라이버로부터 입력되는 록신호를 'LOCK_IN'이라 하고, 그 CEDS 드라이버(120)로부터 출력되는 록신호를 'LOCK_OUT'으로 표기하여 설명한다. When referring to any one CEDS driver 120, the lock signal input from the immediately preceding CEDS driver is referred to as 'LOCK_IN', and the lock signal output from the CEDS driver 120 is denoted as 'LOCK_OUT'. Will be explained.

LCM 테스트 모듈(210)이 바로 전단의 CEDS 드라이버로부터 록인신호(LOCK_IN)를 '하이'로 입력받고, 소스 드라이버(220)는 클럭 훈련 기간 동안 입력되는 해당 데이터신호(CEDS)로부터 데이터 샘플링에 사용할 수신 클럭을 복원하기 시작한다. The LCM test module 210 receives the lock-in signal LOCK_IN as 'high' from the immediately preceding CEDS driver, and the source driver 220 receives the data to be used for data sampling from the corresponding data signal CEDS input during the clock training period. Start to restore the clock.

이후, 상기 소스 드라이버(220)는 상기 복원되는 수신 클럭이 안정화되면 상기 LCM 테스트 모듈(210)에 록인터널신호(LOCK_INT)를 '하이'로 출력한다. After that, when the restored clock is stabilized, the source driver 220 outputs the lock internal signal LOCK_INT to the LCM test module 210 as 'high'.

이에 따라, 상기 LCM 테스트 모듈(210)은 다음 단의 CEDS 드라이버에 록아웃신호(LOCK_OUT)를 '하이'로 출력한다. Accordingly, the LCM test module 210 outputs the lockout signal LOCK_OUT as 'high' to the next stage CEDS driver.

이렇게 하여 마지막 단의 CEDS 드라이버(120N)로부터 상기 타이밍 콘트롤러(110)에 록신호(LOCKn)가 '하이'로 출력될 때, 그 타이밍 콘트롤러(110)는 클럭신호에 대한 훈련을 끝내고 클럭이 임베딩된 데이터신호(CEDS1-CEDSn)를 상기 각 CEDS 드라이버(120A-120N)에 출력한다. In this way, when the lock signal LOCKn is output 'high' from the CEDS driver 120N of the last stage to the timing controller 110, the timing controller 110 finishes training on the clock signal and the clock is embedded. The data signals CEDS1-CEDSn are outputted to the respective CEDS drivers 120A-120N.

이후, 어떠한 이유로 인하여 상기 마지막 단의 CEDS 드라이버(120N)로부터 상기 타이밍 콘트롤러(110)에 록신호(LOCKn)가 비활성화된 상태(예: '로우')로 출력되면, 그 타이밍 콘트롤러(110)는 즉시 클럭신호에 대한 훈련을 시작하여 그 록신호(LOCKn)가 '하이'로 천이할 때 까지 지속한다. Thereafter, if for some reason the lock signal LOCKn is output from the CEDS driver 120N of the last stage to the timing controller 110 in a deactivated state (eg, 'low'), the timing controller 110 immediately Start training on the clock signal and continue until the lock signal transitions to 'high'.

또한, 상기 타이밍 콘트롤러(110)는 상기와 같이 마지막 단의 CEDS 드라이버(120N)로부터 록신호(LOCKn)가 '하이'로 입력된 후에도 필요에 따라 상기 데이터신호(CEDS1-CEDSn)의 출력을 중단하고 클럭신호에 대한 훈련을 시작할 수 있다. In addition, the timing controller 110 stops the output of the data signals CEDS1-CEDSn as necessary even after the lock signal LOCKn is input 'high' from the CEDS driver 120N of the last stage as described above. You can start training on the clock signal.

한편, 엘씨디 모듈의 품질 테스트 모드에서, 모드선택신호(Mode_Sel)가 활성화되어 입력되면 상기 CEDS 드라이버(120A-120N)의 LCM 테스트 모듈(210)은 상기 모드선택신호(Mode_Sel)에 응답하여 바로 전단의 CEDS 드라이버로부터 록인신호(LOCK_IN)가 입력될 때 록인신호(LOCK_IN) 및 소스 드라이버(220)로부터 입력되는 록인터널신호(LOCK_INT)에 관계없이 록아웃신호(LOCK_OUT)를 '하이'로 출력한다. Meanwhile, in the quality test mode of the LCD module, when the mode selection signal Mode_Sel is activated and input, the LCM test module 210 of the CEDS driver 120A-120N immediately responds to the mode selection signal Mode_Sel. When the lock-in signal LOCK_IN is input from the CEDS driver, the lock-out signal LOCK_OUT is output as 'high' regardless of the lock-in signal LOCK_IN and the lock-in signal LOCK_INT input from the source driver 220.

여기서, 모드선택신호(Mode_Sel 또는 Mode_Selb)는 품질 테스트 모드에서 LCM 테스트 모듈(210)로 품질 테스트 모드임을 알리는 신호로서, 타이밍콘트롤러(110) 또는 외부장치 연결핀(미도시)으로부터 제공될 수 있다. 타이밍콘트롤러(110)는 내부 레지스터의 특정 예비 비트가 셋트되면 이를 품질 테스트 모드로 인식하고 LCM 테스트 모듈(210)로 모드선택신호(Mode_Sel 또는 Mode_Selb)를 활성화시켜 제공할 수 있다. 또한, 외부장치 연결핀에 특정 전압을 인가하여 모드선택신호(Mode_Sel 또는 Mode_Selb)를 활성화시켜 제공할 수도 있다.Here, the mode selection signal (Mode_Sel or Mode_Selb) is a signal indicating that the quality test mode to the LCM test module 210 in the quality test mode, may be provided from the timing controller 110 or an external device connecting pin (not shown). The timing controller 110 may recognize the specific test bit as a quality test mode when the preliminary bit of the internal register is set, and provide the LCM test module 210 by activating the mode selection signal (Mode_Sel or Mode_Selb). In addition, a specific voltage may be applied to an external device connecting pin to activate and provide a mode selection signal (Mode_Sel or Mode_Selb).

이에 따라, 상기 모든 CEDS 드라이버(120A-120N)는 록신호(LOCK1-LOCKn)를 각각 '하이'로 출력하게 된다. 이로 인하여, 마지막 단의 CEDS 드라이버(120N)로부터 상기 타이밍 콘트롤러(110)에 록신호(LOCKn)가 '하이'로 공급된다.Accordingly, all the CEDS drivers 120A-120N output the lock signals LOCK1-LOCKn as 'high', respectively. As a result, the lock signal LOCKn is supplied to the timing controller 110 from the CEDS driver 120N of the last stage as 'high'.

따라서, 상기 타이밍 콘트롤러(110)는 CEDS 드라이버(120A-120N) 중 어느 하나의 CEDS 드라이버가 불량인 경우에도 상기 CEDS 드라이버(120A-120N)에 데이터신호(CEDS1-CEDSn)를 출력할 수 있게 된다. 또한, CEDS 드라이버(120A-120N)는 전단의 CEDS 드라이버의 록신호를 참조하지 아니하고 내부에서 발생되는 록인터널신호(LOCK_INT)만을 참조하여 액정패널(130)에 데이터 신호를 출력하여, 액정패널(130)에는 데이터 신호에 해당하는 화상이 디스플레이된다.Accordingly, the timing controller 110 may output the data signals CEDS1-CEDSn to the CEDS drivers 120A-120N even when any of the CEDS drivers of the CEDS drivers 120A-120N is defective. In addition, the CEDS driver 120A-120N outputs a data signal to the liquid crystal panel 130 by referring to only the lock internal signal LOCK_INT, which is generated therein, without referring to the lock signal of the CEDS driver at the front end. ) Displays an image corresponding to the data signal.

만약, 상기 CEDS 드라이버(120A-120N) 중에서 불량인 CEDS 드라이버가 존재하는 경우에는 액정패널(130)의 화면상에서 불량 CESD 드라이버가 담당하는 부분의 화상이 비정상적으로 디스플레이되게 되므로 불량 CEDS 드라이버(불량칩)을 찾아낼 수 있게 된다.If a defective CEDS driver exists among the CEDS drivers 120A-120N, an image of a portion of the portion of the CEDS driver in charge of the defective CESD driver is abnormally displayed, thereby causing a defective CEDS driver (bad chip). You can find out.

한편, 엘씨디모듈의품질테스트모드에서상기 CEDS 드라이버(120A-120N)가 록신호(LOCK1-LOCKn)를 상기와 같이 강제적으로 '하이'로 출력하기 위한 LCM 테스트 모듈(210)의 실시예들을 도 3 내지 도 5를 참조하여 설명하면 다음과 같다. Meanwhile, embodiments of the LCM test module 210 for forcibly outputting the lock signal LOCK1-LOCKn to the 'high' by the CEDS driver 120A-120N in the quality test mode of the LCD module are shown in FIG. 3. 5 to be described as follows.

먼저, 도 3을 참조하여 설명하면, 제1멀티플렉서(MUX301)는 품질 테스트 모드에서 '하이'로 입력되는 모드선택신호(mode_sel)에 의해 록인신호(LOCK_IN)와 전원단자전압(VCC) 중에서 전원단자전압(VCC)을 선택하여 록신호 처리부(301)에 출력한다.First, referring to FIG. 3, the first multiplexer MUX301 has a power supply terminal selected from the lock-in signal LOCK_IN and the power terminal voltage VCC by the mode selection signal mode_sel input as 'high' in the quality test mode. The voltage VCC is selected and output to the lock signal processor 301.

상기 록신호 처리부(301)는 상기 제1멀티플렉서(MUX301)로부터 록인신호(LOCK_IN)가 '하이'로 입력된 것을 인식한 후, 소스 드라이버(220)로부터 록인터널신호(LOCK_INT)가 '하이'로 입력될 때 '하이'를 출력한다.The lock signal processing unit 301 recognizes that the lock-in signal LOCK_IN is input from the first multiplexer MUX301 as 'high', and then the lock internal signal LOCK_INT is set to 'high' from the source driver 220. Output high when input.

제2멀티플렉서(MUX302)는 '하이'로 입력되는 모드선택신호(mode_sel)에 의해 상기 록신호 처리부(301)의 출력신호와 전원단자전압(VCC) 중에서 전원단자전압(VCC)을 선택하여 록아웃 신호(LOCK_OUT)로 출력한다.The second multiplexer MUX302 selects the power terminal voltage VCC from the output signal of the lock signal processing unit 301 and the power terminal voltage VCC based on the mode selection signal mode_sel input as 'high'. Output with signal LOCK_OUT.

상기 록신호 처리부(301)에서 출력되는 신호를 그대로 록아웃신호(LOCK_OUT)로 출력하지 않고, 제2멀티플렉서(MUX302)를 통해 상기와 같이 전원단자전압(VCC)을 선택하여 록아웃신호(LOCK_OUT)로 출력하는 이유는 원래의 록아웃신호(LOCK_OUT)의 전압레벨을 일정하게 유지하기 위한 것이다.후술할 도 4 및 도 5에서 록신호 처리부의 후단의 회로들도 동일한 이유로 소자(게이트 또는 인버터)의 전원단자전압(VCC)을 록아웃신호(LOCK_OUT)로 사용하는 것이 바람직하다.Instead of outputting the signal output from the lock signal processor 301 as the lockout signal LOCK_OUT, the lockout signal LOCK_OUT is selected by selecting the power terminal voltage VCC through the second multiplexer MUX302 as described above. The reason for outputting is to keep the voltage level of the original lock-out signal LOCK_OUT constant. In the following circuits of FIGS. It is preferable to use the power supply terminal voltage VCC as the lockout signal LOCK_OUT.

도 4를 참조하여 설명하면, 품질 테스트 모드에서 제1노아게이트(NOR401)는 록인신호(LOCK_IN)와 '하이'로 입력되는 모드선택신호(mode_sel)를 노아연산하여 '로우'를 출력하고, 이는 제1인버터(I401)를 통해 '하이'로 반전되어 록신호 처리부(401)에 공급된다.Referring to FIG. 4, in the quality test mode, the first NOR gate NOR401 performs a NO operation on the lock-in signal LOCK_IN and the mode selection signal mode_sel input as 'high' to output 'low'. It is inverted to 'high' through the first inverter I401 and is supplied to the lock signal processing unit 401.

상기 록신호 처리부(401)는 상기 제1인버터(I401)로부터 록인신호(LOCK_IN)가 '하이'로 입력된 것을 인식한 후, 소스 드라이버(220)로부터 록인터널신호(LOCK_INT)가 '하이'로 입력될 때 '하이'를 출력한다.The lock signal processing unit 401 recognizes that the lock-in signal LOCK_IN is input from the first inverter I401 as 'high', and then the lock tunnel signal LOCK_INT is set to 'high' from the source driver 220. Output high when input.

제2노아게이트(NOR401)는 상기 록신호 처리부(401)의 출력신호와 '하이'로 입력되는 모드선택신호(mode_sel)를 노아연산하여 '로우'를 출력하게 되고, 이는 제2인버터(I402)를 통해 '하이'로 반전되어 록아웃신호(LOCK_OUT)로 출력된다.The second NOR gate NOR401 performs a NO operation on the output signal of the lock signal processor 401 and the mode selection signal mode_sel input as 'high' to output 'low', which is the second inverter I402. It is inverted to 'high' through the lockout signal (LOCK_OUT).

도 5를 참조하여 설명하면, 품질 테스트 모드에서 록인신호(LOCK_IN)는 제1인버터(I501)를 통해 제1낸드게이트(ND501)의 일측 입력단자에 공급되고, 이의 제2입력단자에는 모드선택신호(mode_selb)가 '로우'로 공급된다. 상기 제1낸드게이트(ND501)는 상기 두 입력신호를 낸드연산하여 '하이'를 출력하고, 이는 록신호 처리부(501)에 공급된다.Referring to FIG. 5, in the quality test mode, the lock-in signal LOCK_IN is supplied to one input terminal of the first NAND gate ND501 through the first inverter I501, and the mode selection signal to the second input terminal thereof. (mode_selb) is supplied as 'low'. The first NAND gate ND501 performs a NAND operation on the two input signals to output 'high', which is supplied to the lock signal processor 501.

상기 록신호 처리부(501)는 상기 제1낸드게이트(ND501)로부터 록인신호(LOCK_IN)가 '하이'로 입력된 것을 인식한 후, 소스 드라이버(220)로부터 록인터널신호(LOCK_INT)가 '하이'로 입력될 때 '하이'를 출력한다.The lock signal processing unit 501 recognizes that the lock-in signal LOCK_IN is input from the first NAND gate ND501 as 'high', and then the lock internal signal LOCK_INT is 'high' from the source driver 220. When inputted as 'high'.

상기 록신호 처리부(501)의 출력신호는 제2인버터(I502)를 통해 제2낸드게이트(ND502)의 일측 입력단자에 공급되고, 이의 제2입력단자에는 모드선택신호(mode_selb)가 '로우'로 공급된다. 상기 제2낸드게이트(ND502)는 상기 두 입력신호를 낸드연산하여 '하이'를 출력하는데, 이는 록아웃신호(LOCK_OUT)로 출력된다.The output signal of the lock signal processor 501 is supplied to one input terminal of the second NAND gate ND502 through the second inverter I502, and the mode selection signal mode_selb is 'low' at the second input terminal thereof. Is supplied. The second NAND gate ND502 NAND-operates the two input signals and outputs a 'high', which is output as a lockout signal LOCK_OUT.

한편, 본 발명에 의한 액정 디스플레이 시스템의 엘씨디 모듈 테스트 방법에 대하여 첨부한 도 6을 참조하여 설명하면 다음과 같다.Meanwhile, a method of testing an LCD module of a liquid crystal display system according to the present invention will be described with reference to FIG. 6.

현재 모드가 노멀 모드인 경우 타이밍 콘트롤러는 각 CEDS 드라이버에 클럭신호만으로 이루어진 데이터신호를 출력한다(S1),(S2).When the current mode is the normal mode, the timing controller outputs a data signal consisting of only a clock signal to each CEDS driver (S1) and (S2).

이에 따라, 각 CEDS 드라이버는 상기 클럭만으로 이루어진 데이터신호를 이용하여 클럭 훈련을 실시한다(S3).Accordingly, each CEDS driver performs clock training using a data signal composed of only the clock (S3).

이후, 각 CEDS 드라이버는 클럭이 안정화되는 것을 확인하여 '하이'의 록신호를 출력한다(S4).Thereafter, each CEDS driver checks that the clock is stabilized and outputs a lock signal of 'high' (S4).

마지막 단의 CEDS 드라이버로부터 타이밍 콘트롤러에 록신호가 '하이'로 출력될 때 타이밍 콘트롤러는 클럭이 임베딩된 데이터신호를 각 CEDS 드라이버에 출력하여 액정패널상에 화상이 디스플레이된다(S5).When the lock signal is output 'high' from the CEDS driver of the last stage, the timing controller outputs a clock-embedded data signal to each CEDS driver to display an image on the liquid crystal panel (S5).

그러나, 현재 모드가 테스트 모드인 경우, 각 CEDS 드라이버는 바로 전단의 CEDS 드라이버로부터 록신호를 입력받은 후 소스드라이버에서의 클럭신호 안정화 완료에 관계없이 다음 단의 CEDS 드라이버에 '하이'의 록신호를 출력한다(S6),(S7). However, when the current mode is the test mode, each CEDS driver receives a lock signal from the immediately preceding CEDS driver and then applies a 'high' lock signal to the next stage CEDS driver regardless of the completion of the clock signal stabilization in the source driver. Outputs it (S6), (S7).

타이밍 콘트롤러는 마지막 단의 CEDS 드라이버로부터 록신호가 '하이'로 입력되는 것을 확인하여 각 CEDS 드라이버에 클럭이 임베딩된 데이터 신호를 출력한다(S8),(S9). The timing controller checks that the lock signal is input 'high' from the CEDS driver of the last stage and outputs a data signal having a clock embedded in each CEDS driver (S8).

상기와 같이 출력되는 데이터신호가 상기 각각의 CEDS 드라이버를 통해 액정패널에 디스플레이되는데, 이때 사용자는 디스플레이 상태를 근거로 불량 CEDS 드라이버 칩을 검출할 수 있게 된다(S10). The data signal output as described above is displayed on the liquid crystal panel through the respective CEDS driver, in which the user can detect a defective CEDS driver chip based on the display state (S10).

이상에서 본 발명의 바람직한 실시예에 대하여 상세히 설명하였지만, 본 발명의 권리범위가 이에 한정되는 것이 아니라 다음의 청구범위에서 정의하는 본 발명의 기본 개념을 바탕으로 보다 다양한 실시예로 구현될 수 있으며, 이러한 실시예들 또한 본 발명의 권리범위에 속하는 것이다. Although the preferred embodiment of the present invention has been described in detail above, the scope of the present invention is not limited thereto, and may be implemented in various embodiments based on the basic concept of the present invention defined in the following claims. Such embodiments are also within the scope of the present invention.

100 : 인쇄회로기판
110 : 타이밍 콘트롤러
120A-120N : CEDS 드라이버
130 : 액정패널
210 : LCM 테스트 모듈
220 : 소스 드라이버
301,401,501 : 록신호 처리부 100: printed circuit board
110: timing controller
120A-120N: CEDS Driver
130: liquid crystal panel
210: LCM test module
220: source driver
301,401,501: lock signal processing unit

Claims (10)

품질 테스트 모드에서 다수의 CEDS 드라이버 중 마지막 단의 CEDS 드라이버로부터 록신호가 활성화된 상태로 입력될 때, 상기 다수의 CEDS 드라이버에 데이터 신호를 출력하는 타이밍 콘트롤러;
품질 테스트 모드에서 상기 록신호를 강제로 활성화시켜 출력하고 바로 전단의 CEDS 드라이버에서 출력되는 록신호를 참조하지 않고 자신의 록인터널신호만 참조하여 상기 데이터 신호를 액정패널로 제공하는 다수의 CEDS 드라이버;를 포함하여 구성한 것을 특징으로 하는 액정 디스플레이 시스템의 엘씨디 모듈 테스트 장치.
A timing controller outputting a data signal to the plurality of CEDS drivers when the lock signal is input from the CEDS driver of the last stage among the plurality of CEDS drivers in a quality test mode;
A plurality of CEDS drivers forcibly activating and outputting the lock signal in the quality test mode and providing the data signal to the liquid crystal panel by referring to only its lock internal signal without referring to the lock signal output from the CEDS driver immediately before it; LCD module test apparatus of the liquid crystal display system comprising a.
제1항에 있어서, CEDS 드라이버는
품질 테스트 모드에서 바로 전단의 CEDS 드라이버로부터 입력되는 록인신호가 활성화된 상태로 입력되는 것으로 판단하고, 소스 드라이버로부터 입력되는 록인터널신호에 관계없이 록아웃신호를 강제로 활성화된 상태로 출력하는 LCM 테스트 모듈;
상기 타이밍 콘트롤러로부터 입력되는 해당 데이터신호로부터 데이터 샘플링에 사용할 수신 클럭을 복원하여 상기 클럭이 안정화될 때 록인터널신호를 활성화시켜 출력하는 소스 드라이버를 포함하여 구성된 것을 특징으로 하는 액정 디스플레이 시스템의 엘씨디 모듈 테스트 장치.
The method of claim 1, wherein the CEDS driver
In the quality test mode, it is determined that the lock-in signal input from the CEDS driver in the previous stage is activated and the LCM test forcibly outputting the lock-out signal regardless of the lock-in tunnel signal input from the source driver. module;
And a source driver for restoring a reception clock to be used for data sampling from the corresponding data signal input from the timing controller to activate and output a lock internal signal when the clock is stabilized. Device.
제2항에 있어서, LCM 테스트 모듈은
품질 테스트 모드에서 '하이'로 입력되는 모드선택신호에 의하여, 록인신호와 전원단자전압 중에서 전원단자전압을 선택하여 출력하는 제1멀티플렉서;
품질 테스트 모드에서 상기 제1멀티플렉서로부터 상기 전원단자전압이 입력되는 것을 인식한 후, 상기 소스 드라이버로부터 록인터널신호가 '하이'로 입력될 때 '하이'를 출력하는 록신호 처리부;
품질 테스트 모드에서 '하이'로 입력되는 상기 모드선택신호에 의하여, 상기 록신호 처리부의 출력신호와 전원단자전압 중에서 전원단자전압을 선택하여 '하이'의 록아웃신호로 출력하는 제2멀티플렉서를 포함하여 구성된 것을 특징으로 하는 액정 디스플레이 시스템의 엘씨디 모듈 테스트 장치.
The method of claim 2, wherein the LCM test module
A first multiplexer for selecting and outputting a power terminal voltage from a lock-in signal and a power terminal voltage according to a mode selection signal input as 'high' in the quality test mode;
A lock signal processor for recognizing that the power terminal voltage is input from the first multiplexer in a quality test mode, and outputting a 'high' when the lock internal signal is input 'high' from the source driver;
A second multiplexer which selects a power terminal voltage from the output signal and the power terminal voltage of the lock signal processor and outputs the lockout signal as a 'high' according to the mode selection signal input as 'high' in the quality test mode; LCD module test apparatus of the liquid crystal display system, characterized in that configured.
제2항에 있어서, LCM 테스트 모듈은
품질 테스트 모드에서 전원단자전압과 '하이'로 입력되는 모드선택신호를 노아연산하여 '로우'를 출력하는 제1노아게이트 및, 상기 제1노아게이트의 출력신호를 반전시켜 출력하는 제1인버터;
품질 테스트 모드에서 상기 제1인버터로부터 '하이'가 입력되는 것을 인식한 후, 상기 소스 드라이버로부터 록인터널신호가 '하이'로 입력될 때 '하이'를 출력하는 록신호 처리부;
품질 테스트 모드에서 상기 록신호 처리부의 출력신호와 '하이'로 입력되는 상기 모드선택신호를 노아연산하여 출력하는 제2노아게이트 및, 상기 제2노아게이트의 출력신호를 반전시켜 '하이'의 록아웃신호로 출력하는 제2인버터를 포함하여 구성된 것을 특징으로 하는 액정 디스플레이 시스템의 엘씨디 모듈 테스트 장치.
The method of claim 2, wherein the LCM test module
A first NOA gate outputting 'low' by NOA operation of the power supply terminal voltage and the mode selection signal input to 'HIGH' in the quality test mode, and a first inverter inverting and outputting the output signal of the first NOA gate;
A lock signal processor for recognizing that 'high' is input from the first inverter in the quality test mode and outputting 'high' when the lock internal signal is input to 'high' from the source driver;
In the quality test mode, the output signal of the lock signal processing unit and the mode selection signal input to 'high' are nil-operated and the output signal of the second noble gate is inverted. LCD module test apparatus, characterized in that it comprises a second inverter for outputting the out signal.
제2항에 있어서, LCM 테스트 모듈은
품질 테스트 모드에서 상기 록인신호를 반전시켜 출력하는 제1인버터 및, 상기 제1인버터의 출력신호와 '로우'로 입력되는 모드선택신호를 낸드연산하여 '하이'를 출력하는 제1낸드게이트;
품질 테스트 모드에서 상기 제1인버터로부터 '하이'가 입력되는 것을 인식한 후, 상기 소스 드라이버로부터 록인터널신호가 '하이'로 입력될 때 '하이'를 출력하는 록신호 처리부;
품질 테스트 모드에서 상기 록신호 처리부의 출력신호를 반전시켜 출력하는 제2인버터 및, 상기 제2인버터의 출력신호와 '로우'로 입력되는 상기 모드선택신호를 낸드연산하여 '하이'의 록아웃신호로 출력하는 제2낸드게이트를 포함하여 구성된 것을 특징으로 하는 액정 디스플레이 시스템의 엘씨디 모듈 테스트 장치.
The method of claim 2, wherein the LCM test module
A first NAND gate that inverts the lock-in signal in the quality test mode and outputs a 'high' by NAND-operating a mode selection signal input to 'low' with an output signal of the first inverter;
A lock signal processor for recognizing that 'high' is input from the first inverter in the quality test mode and outputting 'high' when the lock internal signal is input to 'high' from the source driver;
A second inverter for inverting and outputting the output signal of the lock signal processor in the quality test mode, and a NAND operation of the mode selection signal input to 'low' with the output signal of the second inverter to perform a 'high' lockout signal. LCD module test apparatus of the liquid crystal display system comprising a second NAND gate outputting.
모드선택신호에 응답하여 활성화된 록신호를 다음 단의 구동드라이버로 제공하는 직렬로 연결된 복수의 구동드라이버;
품질 테스트 모드에서 상기 복수의 구동드라이버 중 마지막 단의 구동드라이버로부터 활성화된 록신호가 수신되면 클럭이 임베딩된 데이터 신호를 상기 복수의 구동드라이버로 제공하는 타이밍콘트롤러;를 포함하는 것을 특징으로 하는 엘씨디 모듈 테스트 장치.
A plurality of drive drivers connected in series for providing the lock signal activated in response to the mode selection signal to the next drive driver;
And a timing controller configured to provide a data signal having a clock embedded therein to the plurality of driving drivers when an active lock signal is received from the last driver among the plurality of driving drivers in the quality test mode. Testing device.
제6항에 있어서, 상기 모드선택신호는,
상기 품질 테스트 모드에서 상기 타이밍콘트롤러에 의해 활성화되어 상기 구동드라이버로 제공되는 것을 특징으로 하는 엘씨디 모듈 테스트 장치.
The method of claim 6, wherein the mode selection signal,
And an LCD module test apparatus which is activated by the timing controller in the quality test mode and provided to the driving driver.
제6항에 있어서, 상기 구동드라이버는,
상기 모드선택신호가 활성화되어 입력되면 상기 록신호를 활성화시켜 출력하는 테스트모듈;
록인터널 신호가 활성화되면 상기 데이터신호로부터 데이터와 클럭을 복원하여 상기 클럭에 따라 상기 데이터를 액정패널로 제공하는 소스드라이버;를 포함하여 구성된 것을 특징으로 하는 엘씨디 모듈 테스트 장치
The method of claim 6, wherein the drive driver,
A test module for activating and outputting the lock signal when the mode selection signal is activated and input;
And a source driver for restoring data and a clock from the data signal and providing the data to the liquid crystal panel according to the clock when the lock-in tunnel signal is activated.
제6항에 있어서, 상기 록신호는,
전원단자전압(VCC) 레벨을 가지는 것을 특징으로 하는 엘씨디 모듈 테스트 장치.
The method of claim 6, wherein the lock signal,
An LCD module test apparatus having a power supply terminal voltage (VCC) level.
(a) 현재 모드가 노멀 모드인 경우 타이밍 콘트롤러가 각 CEDS 드라이버에 클럭신호만으로 이루어진 데이터신호를 출력하여 클럭 훈련을 실시한 후 클럭신호가 안정화될 때 각 CEDS 드라이버에 클럭신호가 임베딩된 데이터신호를 출력하는 단계;
(b) 현재 모드가 테스트 모드인 경우, 각 CEDS 드라이버가 바로 전단의 CEDS 드라이버로부터 록신호를 입력받은 후 클럭신호 안정화 완료에 관계없이 다음 단의 CEDS 드라이버에 활성화된 록신호를 출력하는 단계;
(c) 타이밍 콘트롤러가 마지막 단의 CEDS 드라이버로부터 활성화된 록신호가 입력되는 것을 확인하여 각 CEDS 드라이버에 화상 데이터를 출력하여 액정패널상에 디스플레이되는 화상을 근거로 불량한 CEDS 드라이버 칩을 검출할 수 있도록 하는 단계;를 포함하여 이루어지는 것을 특징으로 하는 액정 디스플레이 시스템의 엘씨디 모듈 테스트 방법.(a) When the current mode is normal mode, the timing controller outputs a data signal consisting of only a clock signal to each CEDS driver and performs clock training. When the clock signal stabilizes, the timing signal outputs a data signal embedded with a clock signal to each CEDS driver. Making;
(b) when the current mode is the test mode, after each CEDS driver receives the lock signal from the immediately preceding CEDS driver, outputting the activated lock signal to the next stage CEDS driver regardless of completion of clock signal stabilization;
(c) The timing controller confirms that the activated lock signal is input from the CEDS driver of the last stage, and outputs image data to each CEDS driver so that a defective CEDS driver chip can be detected based on the image displayed on the liquid crystal panel. LCD module test method of the liquid crystal display system comprising a.
KR1020100087833A 2010-09-08 2010-09-08 Apparatus and method for testing lcd module of lcd system KR101121958B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100087833A KR101121958B1 (en) 2010-09-08 2010-09-08 Apparatus and method for testing lcd module of lcd system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100087833A KR101121958B1 (en) 2010-09-08 2010-09-08 Apparatus and method for testing lcd module of lcd system

Publications (1)

Publication Number Publication Date
KR101121958B1 true KR101121958B1 (en) 2012-03-09

Family

ID=46141683

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100087833A KR101121958B1 (en) 2010-09-08 2010-09-08 Apparatus and method for testing lcd module of lcd system

Country Status (1)

Country Link
KR (1) KR101121958B1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103680378A (en) * 2012-08-31 2014-03-26 瑞鼎科技股份有限公司 Time schedule controller, display device and driving method thereof
KR20160072339A (en) * 2014-12-12 2016-06-23 엘지디스플레이 주식회사 Display Device and Driving Method thereof
CN112951134A (en) * 2021-04-20 2021-06-11 合肥京东方显示技术有限公司 Clock recovery device, source electrode driving circuit, display panel and equipment
CN112951176A (en) * 2021-04-20 2021-06-11 合肥京东方显示技术有限公司 Data sampler, drive circuit, display panel and display device
CN113225509A (en) * 2021-03-18 2021-08-06 青岛大学 Device and method for converting CEDS video format signals into HDMI interface signals
US11455927B2 (en) 2020-03-03 2022-09-27 Silicon Works Co., Ltd. Data processing device, data driving device and system for driving display device
US11763775B2 (en) 2021-05-31 2023-09-19 Lx Semicon Co., Ltd. Data processing device, data driving device, and display panel driving device for driving display panel

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090006411A (en) * 2007-07-11 2009-01-15 삼성전자주식회사 Display device transferring data signal embedding clock
KR20100043452A (en) * 2008-10-20 2010-04-29 주식회사 실리콘웍스 Display driving system using single level signaling with embedded clock signal

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090006411A (en) * 2007-07-11 2009-01-15 삼성전자주식회사 Display device transferring data signal embedding clock
KR20100043452A (en) * 2008-10-20 2010-04-29 주식회사 실리콘웍스 Display driving system using single level signaling with embedded clock signal

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103680378A (en) * 2012-08-31 2014-03-26 瑞鼎科技股份有限公司 Time schedule controller, display device and driving method thereof
CN103680378B (en) * 2012-08-31 2016-02-24 瑞鼎科技股份有限公司 Time schedule controller, display device and driving method thereof
KR20160072339A (en) * 2014-12-12 2016-06-23 엘지디스플레이 주식회사 Display Device and Driving Method thereof
KR102276734B1 (en) 2014-12-12 2021-07-13 엘지디스플레이 주식회사 Display Device and Driving Method thereof
US11455927B2 (en) 2020-03-03 2022-09-27 Silicon Works Co., Ltd. Data processing device, data driving device and system for driving display device
CN113225509A (en) * 2021-03-18 2021-08-06 青岛大学 Device and method for converting CEDS video format signals into HDMI interface signals
CN113225509B (en) * 2021-03-18 2023-12-05 青岛大学 Device and method for converting CEDS video format signal into HDMI interface signal
CN112951134A (en) * 2021-04-20 2021-06-11 合肥京东方显示技术有限公司 Clock recovery device, source electrode driving circuit, display panel and equipment
CN112951176A (en) * 2021-04-20 2021-06-11 合肥京东方显示技术有限公司 Data sampler, drive circuit, display panel and display device
CN112951176B (en) * 2021-04-20 2022-09-06 合肥京东方显示技术有限公司 Data sampler, drive circuit, display panel and display device
US11763775B2 (en) 2021-05-31 2023-09-19 Lx Semicon Co., Ltd. Data processing device, data driving device, and display panel driving device for driving display panel

Similar Documents

Publication Publication Date Title
KR101121958B1 (en) Apparatus and method for testing lcd module of lcd system
US8976101B2 (en) Liquid crystal display device and method of driving the same
US9997117B2 (en) Common circuit for GOA test and eliminating power-off residual images
US7791579B2 (en) Automatic reset circuit
US10497302B2 (en) Display driving device and display device including the same
US20120147195A1 (en) Display device and method for driving the same
US20180061299A1 (en) Timing controller and display driving circuit including the same
KR20140054973A (en) Display device and driving method thereof
US9035925B2 (en) Circuit for controlling non-signal of flat panel display device
JP2002041005A (en) Liquid-crystal display device and driving method thereof
JP2009058685A (en) Panel display device, and method for detecting abnormality in panel
US20050168420A1 (en) Driving circuit of liquid crystal display
US11980085B2 (en) Display device and method of inspecting the same
US7639223B2 (en) Liquid crystal display apparatus detecting a freeze state
US11295689B2 (en) Driving method, drive circuit and display device
KR102391616B1 (en) Gate driver and touch screen integrated display device including the same
CN109979372B (en) Display device and driving method thereof
KR101314863B1 (en) Display device and driving method thereof
CN116895232A (en) Display device and method for performing overcurrent protection operation of display device
KR20070071955A (en) Liquid crystal display and the method of driving the same
US11508273B2 (en) Built-in test of a display driver
JP2006243420A (en) Image signal line driving circuit and display device provided with the same
KR101619324B1 (en) Liquid crystal display device and method of driving the same
KR20160113855A (en) Display apparatus and driving board
US20080192035A1 (en) Liquid crystal display having an initialization IC and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141210

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151209

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161206

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171204

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181204

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191210

Year of fee payment: 9