KR101118042B1 - Led package comprising buffer layer and manufacturing method of the same - Google Patents

Led package comprising buffer layer and manufacturing method of the same Download PDF

Info

Publication number
KR101118042B1
KR101118042B1 KR1020100023933A KR20100023933A KR101118042B1 KR 101118042 B1 KR101118042 B1 KR 101118042B1 KR 1020100023933 A KR1020100023933 A KR 1020100023933A KR 20100023933 A KR20100023933 A KR 20100023933A KR 101118042 B1 KR101118042 B1 KR 101118042B1
Authority
KR
South Korea
Prior art keywords
conductive layer
layer
insulating substrate
conductive
led package
Prior art date
Application number
KR1020100023933A
Other languages
Korean (ko)
Other versions
KR20110104817A (en
Inventor
황덕기
임재청
한영주
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100023933A priority Critical patent/KR101118042B1/en
Publication of KR20110104817A publication Critical patent/KR20110104817A/en
Application granted granted Critical
Publication of KR101118042B1 publication Critical patent/KR101118042B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

본 발명은, 절연기판을 관통하도록 형성된 제 1도전층; 상기 절연기판의 일면에 형성된 산화물층 및 제 2도전층; 상기 절연기판의 타면에 형성되며 상기 제 1도전층에 의해 상기 제 2도전층과 전기적으로 연결되는 제 3도전층; 및 상기 제 2도전층과 접촉하는 제 4도전층이 일면에 형성된 LED칩을 포함하되, 상기 산화물층은 상기 LED칩과 상기 절연기판의 공극 중 적어도 일부를 매우도록 형성된 것을 특징으로 하는 완충층이 형성된 LED 패키지 및 그 제조 방법에 관하 것이다. 이에 의해, LED칩과 절연기판 사이의 산화물층이 완충층으로 작용함으로써 웨이퍼 본딩시 공극으로 인한 크랙을 방지할 수 있다. 또한, 산화물층의 열팽창 계수와 LED칩으로 사용되는 GaN의 열팽창계수(5.559ppm)와 유사하여 접합시 열팡챙 계수 차이로 인한 크랙을 방지할 수 있다.The present invention, the first conductive layer formed to penetrate the insulating substrate; An oxide layer and a second conductive layer formed on one surface of the insulating substrate; A third conductive layer formed on the other surface of the insulating substrate and electrically connected to the second conductive layer by the first conductive layer; And an LED chip having a fourth conductive layer in contact with the second conductive layer formed on one surface thereof, wherein the oxide layer is formed so as to fill at least a portion of the pores of the LED chip and the insulating substrate. It will be related to the LED package and its manufacturing method. As a result, an oxide layer between the LED chip and the insulating substrate serves as a buffer layer, thereby preventing cracks due to voids during wafer bonding. In addition, the thermal expansion coefficient of the oxide layer and the thermal expansion coefficient (5.559ppm) of GaN used as the LED chip is similar to prevent cracking due to the difference in thermal coagulation coefficient during bonding.

Description

완충층이 형성된 ＬＥＤ 패키지 및 그 제조 방법{LED PACKAGE COMPRISING BUFFER LAYER AND MANUFACTURING METHOD OF THE SAME}LED package in which a buffer layer is formed, and its manufacturing method {LED PACKAGE COMPRISING BUFFER LAYER AND MANUFACTURING METHOD OF THE SAME}

본 발명은 LED 패키지 및 그 제조 방법에 관한 것으로서, 절연기판과 LED 칩과의 웨이퍼 대 웨이퍼 본딩시 발생하는 공극 및 열팽창 계수의 차이로 인한 크랙의 발생을 억제할 수 있는 완충층이 형성된 LED 패키지 및 그 제조 방법에 관한 것이다.The present invention relates to an LED package and a method of manufacturing the same, and an LED package having a buffer layer capable of suppressing the occurrence of cracks due to a difference in voids and thermal expansion coefficients generated during wafer-to-wafer bonding between an insulating substrate and an LED chip, and a LED package having the same. It relates to a manufacturing method.

발광 다이오드(diode)는 순방향으로 전압을 가했을 때 발광하는 반도체 소자이다. LED (Light Emitting Diode, 엘이디) 라고도 불린다. 발광 원리는 전계 발광 효과를 이용하고 있다. 또한, 수명도 백열전구보다 상당히 길다. 발광색은 사용되는 재료에 따라서 다르며 자외선 영역에서 가시광선, 적외선 영역까지 발광하는 것을 제조할 수 있다. 일리노이 대학의 닉 호로니악이 1962년에 최초로 개발하였다. 또한, 오늘날까지 여러 가지 용도로 사용되었으며 향후 형광등이나 전구를 대체할 광원으로 기대되고 있다.A light emitting diode is a semiconductor device that emits light when a voltage is applied in the forward direction. Also called LED (Light Emitting Diode). The luminous principle utilizes the electroluminescent effect. In addition, the service life is considerably longer than incandescent bulbs. The emission color varies depending on the material used, and it can be produced to emit light from the ultraviolet region to the visible and infrared region. It was first developed in 1962 by Nick Horoniak of the University of Illinois. In addition, it has been used for various purposes to this day and is expected to be a light source to replace a fluorescent lamp or a bulb in the future.

이러한 LED 칩도 일반적인 반도체 칩과 마찬가지로 PCB 기판에 장착하기 위해서는 패키징 되어야 한다. LED PKG가 소형, 박형화됨에 따라 기존의 WL (wafer level)에서 CS (chip scale)로 변경하여 재료비와 공정비/투자비를 절감하려는 움직임이 있다. 이에 따라 기존의 리드 프레임 (Lead Frame)과 LED 칩 (chip)을 W/B (와이어 본딩), D/B (다이 본딩)으로 연결하여 PKG하던 것과 다르게 Si 기판(혹은 AlN기판 혹은 LTCC 기판 등)을 사용하여 웨이퍼 대 웨이퍼 본딩 (wafer to wafer bonding)으로 PKG 형태를 변경하여 공정 단계를 줄이고, 웨이퍼당 PKG 취개수를 증대시키는 방법이 제안되었다.These LED chips must be packaged in order to be mounted on a PCB board like a general semiconductor chip. As LED PKG becomes smaller and thinner, there is a movement to reduce material cost, process cost and investment cost by changing from wafer level (WL) to chip scale (CS). As a result, Si boards (or AlN boards or LTCC boards, etc.) are different from PKG by connecting the lead frame and LED chip with W / B (wire bonding) and D / B (die bonding). A method of reducing the process step by changing the PKG shape to wafer to wafer bonding using the method has been proposed.

도 1a는 종래의 웨이퍼 대 웨이퍼 본딩방법에 따른 LED 패키지의 단면도이다. 도 1a를 참조하면, 종래의 웨이퍼 대 웨이퍼 본딩방법에 따른 LED 패키지는 사파이어 기판 (100), 사파이어 기판 (100) 상에 성장시켜 형성된 LED 패터닝층 (110), LED 패터닝층상에 형성된 도전체층 (120) (이하 제 4도전층이라 지칭함), 절연층 (130), 절연층 (130) 상에 형성되며, 제 4도전층 (120)과 접촉된 도전체층 (140a)(이하 제 2도전층이라 지칭함), 절연층 (130) 내부를 관통하며, 제 4도전층 (120)과 제 3도전층 (140b)을 전기적으로 연결하는 도전체층 (150)(이하 제 1도전층이라 지칭함)으로 구성된다.1A is a cross-sectional view of an LED package according to a conventional wafer to wafer bonding method. Referring to FIG. 1A, an LED package according to a conventional wafer-to-wafer bonding method may include a sapphire substrate 100, an LED patterning layer 110 formed by growing on a sapphire substrate 100, and a conductor layer 120 formed on the LED patterning layer. ) (Hereinafter, referred to as a fourth conductive layer), an insulating layer 130, and a conductive layer 140a (hereinafter referred to as a second conductive layer) formed on the insulating layer 130 and in contact with the fourth conductive layer 120. ) And a conductive layer 150 (hereinafter referred to as a first conductive layer) that penetrates the inside of the insulating layer 130 and electrically connects the fourth conductive layer 120 and the third conductive layer 140b.

도 1b는 종래의 웨이퍼 대 웨이퍼 본딩방법에 따른 LED 패키지의 제조 공정을 나타내는 공정도이다. 도 1b를 참조하면, 우선 절연기판 (절연층이라고도 칭한다)(130)을 준비한다. 여기서 절연기판 (130)은 Si 또는 AIN 또는 Al2O3 기판일 수도 있다. 이후, 중간에 비아홀 (160)을 형성하고 이 비아홀 (160)을 도금하여 제 1도전층 (150)을 형성한다. 그리고 절연층 (130)과 제 1도전층 (150) 상에 제 2, 제 3도전층 (140a 및 140b)을 형성한 후, 사파이어 기판상 (100)에 순차로 형성된 LED 패터닝층 (110) 및 제 4도전층 (120)으로 구성된 LED 칩과 웨이퍼 대 웨이퍼 본딩을 실시한다. 1B is a process diagram illustrating a manufacturing process of an LED package according to a conventional wafer-to-wafer bonding method. Referring to FIG. 1B, an insulating substrate (also referred to as an insulating layer) 130 is prepared first. The insulating substrate 130 may be a Si or AIN or Al 2 O 3 substrate. Thereafter, a via hole 160 is formed in the middle and the via hole 160 is plated to form the first conductive layer 150. After the second and third conductive layers 140a and 140b are formed on the insulating layer 130 and the first conductive layer 150, the LED patterning layer 110 sequentially formed on the sapphire substrate 100 and An LED chip composed of the fourth conductive layer 120 and wafer-to-wafer bonding are performed.

한편, 이러한 종래의 LED 패키지는 웨이퍼 대 웨이퍼의 본딩시 제 4도전층 (120)과 제 2도전층 (140a)이 접촉되므로, LED 칩과 절연층 (130)간에 공간이 생기게 된다. 이러한 두 개체 사이의 공간 (공극)은 접착 강도를 약화시키는 단점이 있다. 특히, 사파이어 기판 위에 형성된 GaN 타입의 LED칩의 경우 그 두께가 수 ㎛에 불과하여 웨이퍼 본딩한 경우, 또는 사파이어 기판을 리프트 오프시킨 경우, 작은 공극에 의해 크랙이 발생할 수 있다.In the conventional LED package, since the fourth conductive layer 120 and the second conductive layer 140a come into contact with each other during wafer-to-wafer bonding, a space is formed between the LED chip and the insulating layer 130. The space (pores) between these two objects has the disadvantage of weakening the adhesive strength. In particular, in the case of a GaN type LED chip formed on a sapphire substrate, the thickness of the GaN type LED chip is only a few μm, and when the wafer is bonded or when the sapphire substrate is lifted off, cracks may occur due to small voids.

본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 웨이퍼 대 웨이퍼 본딩시 발생하는 공극을 완충층으로 제어하며, 추가로 완충층의 경도를 조절함으로써 크랙의 발생을 방지하는 완충층이 형성된 LED 패키지 및 그 제조 방법을 제공하는 데 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a buffer layer for controlling voids generated during wafer-to-wafer bonding to a buffer layer, and to prevent cracks from occurring by adjusting the hardness of the buffer layer. It is to provide a formed LED package and a method of manufacturing the same.

본 발명에 따른 완충층이 형성된 LED 패키지의 구조는, 절연기판을 관통하도록 형성된 제 1도전층; 상기 절연기판의 일면에 형성된 산화물층 및 제 2도전층; 상기 절연기판의 타면에 형성되며 상기 제 1도전층에 의해 상기 제 2도전층과 전기적으로 연결되는 제 3도전층; 및 상기 제 2도전층과 접촉하는 제 4도전층이 일면에 형성된 LED칩을 포함하되, 상기 산화물층은 상기 LED칩과 상기 절연기판의 공극 중 적어도 일부를 매우도록 형성된 것을 특징으로 하여, 웨이퍼 대 웨이퍼의 공극을 줄여 크랙의 발생을 억제한다.The structure of the LED package having a buffer layer according to the present invention, the first conductive layer formed to penetrate the insulating substrate; An oxide layer and a second conductive layer formed on one surface of the insulating substrate; A third conductive layer formed on the other surface of the insulating substrate and electrically connected to the second conductive layer by the first conductive layer; And an LED chip having a fourth conductive layer in contact with the second conductive layer formed on one surface thereof, wherein the oxide layer is formed to fill at least a portion of the pores of the LED chip and the insulating substrate. The gap of the wafer is reduced to suppress the occurrence of cracks.

여기서, 상기 완충층이 형성된 LED 패키지는, 상기 제 4도전층과 접촉하는 상기 제 2도전층의 접촉면은 도금되어, 접촉력을 향상시킬 수 있다.Here, the LED package in which the buffer layer is formed, the contact surface of the second conductive layer in contact with the fourth conductive layer is plated, it is possible to improve the contact force.

또한, 상기 절연기판은 세라믹 기판 또는 규소 기판인 것이 바람직하며, 특히, 상기 산화물층은 비정질상인 것을 특징으로 하여, 경도를 낮춤으로써 웨이퍼 대 웨이퍼 본딩에 접합하다.In addition, the insulating substrate is preferably a ceramic substrate or a silicon substrate, in particular, the oxide layer is characterized in that the amorphous phase, by bonding the wafer to wafer bonding by lowering the hardness.

본 발명에 따른 완충층이 형성된 LED 패키지 제조 방법은, (a) 절연기판상에 홀을 형성하는 단계; (b) 상기 홀을 도전성 재료로 충진하여 제 1도전층을 형성하는 단계; (c) 상기 절연기판의 일면에는 산화물층 및 제 2도전층을 형성하고 타면에는 제 3도전층을 형성하여 상기 제 1도전층을 통해 상기 제 2, 3도전층을 전기적으로 연결하는 단계; 및 (d) LED칩에 형성된 제 4도전층을 상기 제 2도전층상에 접착시키는 단계를 포함하는 것을 특징으로 한다.According to the present invention, there is provided a method of manufacturing an LED package including a buffer layer, the method comprising: (a) forming a hole on an insulating substrate; (b) filling the hole with a conductive material to form a first conductive layer; (c) forming an oxide layer and a second conductive layer on one surface of the insulating substrate and a third conductive layer on the other surface of the insulating substrate to electrically connect the second and third conductive layers through the first conductive layer; And (d) adhering a fourth conductive layer formed on the LED chip onto the second conductive layer.

여기서, 상기 (c) 단계는, (c1) 상기 제 1도전층과 전기적으로 연결되도록 상기 절연기판의 양면 각각의 일부에 제 2, 제 3 도전층을 형성하는 단계; (c2) 상기 제 2도전층상에 포토레지스트층을 형성하는 단계; 및 (c3) 상기 제 2도전층이 형성된 절연기판 면의 노출된 부분에 산화물층을 형성하는 단계로 이루어질 수도 있다.Here, the step (c) may include: (c1) forming second and third conductive layers on portions of both surfaces of the insulating substrate so as to be electrically connected to the first conductive layer; (c2) forming a photoresist layer on the second conductive layer; And (c3) forming an oxide layer on the exposed portion of the surface of the insulating substrate on which the second conductive layer is formed.

이 경우, 상기 (c3) 단계는, 상기 노출된 부분에 금속을 증착하고 양극산화법에 의해 산화물층을 형성한다.In this case, step (c3) deposits a metal on the exposed portion and forms an oxide layer by anodization.

또는, 상기 (c3) 단계는, 상기 노출된 부분에 규소 (Si)를 증착하고 건식산화법 또는 습식산화법에 의해 산화물층을 형성한다.Alternatively, in the step (c3), silicon (Si) is deposited on the exposed portion and an oxide layer is formed by a dry oxidation method or a wet oxidation method.

또한, 상기 (c) 단계는, (c1) 상기 제 1도전층과 전기적으로 연결되도록 상기 절연기판의 일면의 전면에 제 2도전층을 형성하고 타면의 일부에 제 3도전층을 형성하는 단계; (c2) 상기 제 2도전층의 일부에 포토레지스트층을 형성하는 단계; 및 (c3) 상기 제 2도전층 중 상기 포토레지스트층이 형성되지 않은 부분을 산화시켜 산화물층으로 형성하는 단계로 이루어질 수도 있다.In addition, the step (c), (c1) forming a second conductive layer on the front surface of one surface of the insulating substrate to be electrically connected to the first conductive layer and forming a third conductive layer on a portion of the other surface; (c2) forming a photoresist layer on a portion of the second conductive layer; And (c3) oxidizing a portion of the second conductive layer in which the photoresist layer is not formed to form an oxide layer.

이 경우, 상기 (c3) 단계는, 상기 제 2도전층 중 상기 포토레지스트층이 형성되지 않은 부분을 양극산화법에 의해 산화시켜 산화물층을 형성한다.In this case, in the step (c3), an oxide layer is formed by oxidizing a portion of the second conductive layer in which the photoresist layer is not formed by anodization.

그리고, 상기 (c) 단계는, 상기 제 2도전층을 도금하는 단계를 더 포함할 수 있다.The step (c) may further include plating the second conductive layer.

본 발명에 의해, LED칩과 절연기판 사이의 산화물층이 완충층으로 작용함으로써 웨이퍼 본딩시 공극으로 인한 크랙을 방지할 수 있다. 또한, 산화물층의 열팽창 계수와 LED칩으로 사용되는 GaN의 열팽창계수(5.559ppm)와 유사하여 접합시 열팡챙 계수 차이로 인한 크랙을 방지할 수 있다.According to the present invention, the oxide layer between the LED chip and the insulating substrate acts as a buffer layer to prevent cracks due to voids during wafer bonding. In addition, the thermal expansion coefficient of the oxide layer and the thermal expansion coefficient (5.559ppm) of GaN used as the LED chip is similar to prevent cracking due to the difference in thermal coagulation coefficient during bonding.

도 1a는 종래의 웨이퍼 대 웨이퍼 본딩방법에 따른 LED 패키지의 단면도
도 1b는 종래의 웨이퍼 대 웨이퍼 본딩방법에 따른 LED 패키지의 제조 공정을 나타내는 공정도
도 2는 본 발명의 일 실시형태에 따른 완충층이 형성된 LED 패키지 제조 공정의 단면도
도 3은 본 발명의 또 다른 실시형태에 따른 완충층이 형성된 LED 패키지 제조 공정의 단면도
도 4는 본 발명의 또 다른 실시형태에 따른 완충층이 형성된 LED 패키지 제조 공정의 단면도
도 5는 본 발명에 일 실시형태에 따라 LED 웨이퍼와의 본딩 공정을 나타내는 단면도1A is a cross-sectional view of an LED package according to a conventional wafer-to-wafer bonding method
1B is a process diagram illustrating a manufacturing process of an LED package according to a conventional wafer-to-wafer bonding method.
2 is a cross-sectional view of an LED package manufacturing process with a buffer layer according to an embodiment of the present invention.
3 is a cross-sectional view of an LED package manufacturing process with a buffer layer according to another embodiment of the present invention.
4 is a cross-sectional view of an LED package manufacturing process with a buffer layer according to another embodiment of the present invention.
5 is a cross-sectional view illustrating a bonding process with an LED wafer according to one embodiment of the present invention.

이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 완충층이 형성된 LED 패키지 및 그 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.Hereinafter, with reference to the accompanying drawings will be described in detail a LED package and a method of manufacturing the buffer layer is formed according to a preferred embodiment. In the following description, well-known functions or constructions are not described in detail to avoid unnecessarily obscuring the subject matter of the present invention.

또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.In addition, the size of each component in the drawings may be exaggerated for the sake of explanation and does not mean a size actually applied.

도 2는 본 발명의 일 실시형태에 따른 완충층이 형성된 LED 패키지 제조 공정의 단면도이다. 도 2를 참조하면, 절연기판 (130)을 준비한다 (S1). 여기서, 절연기판 (130)은 세라믹 기판 또는 규소 기판인 것이 바람직하다. 특히, 세라믹 기판인 경우, 그 재료는 AI2O3, AIN, SiC, Si3N4, CeO, ZnO, MgO, BeO 등이 있다. 그 후, 펀칭 등의 방법으로 비아홀 (160)을 형성한다 (S2). 그리고 비아홀 (160)을 도전성 재료로 충진하여 제 1도전층 (150)을 형성한다 (S3). 그 후, 절연층 (130) 위 전면에 제 2도전층 (140)을 형성하고, 절연층 (130)의 아래의 일부에 제 3도전층 (140b)을 형성한다 (S4). 여기서 제 2도전층 (140)은 패터닝이 되지 않은 상태이며, 제 3도전층 (140b)은 패터닝이 된 상태이다. 또한, 제 2도전층 (140) 또는 제 3도전층 (140b)의 재료는 Al 또는 Ti 등이 바람직하다. 그 다음, 제 2도전층 (140)상에 포토레지스트를 형성하고 노광, 현상하여 원하는 패터닝형상에 부합하는 포토레지스트 패터닝층 (170a)을 형성한다 (S5). 2 is a cross-sectional view of an LED package manufacturing process with a buffer layer according to an embodiment of the present invention. Referring to FIG. 2, an insulating substrate 130 is prepared (S1). Here, the insulating substrate 130 is preferably a ceramic substrate or a silicon substrate. In particular, in the case of a ceramic substrate, the material is AI 2 O 3 , AIN, SiC, Si 3 N 4 , CeO, ZnO, MgO, BeO and the like. Thereafter, the via holes 160 are formed by punching or the like (S2). The via hole 160 is filled with a conductive material to form the first conductive layer 150 (S3). After that, the second conductive layer 140 is formed on the entire surface of the insulating layer 130, and the third conductive layer 140b is formed on a portion of the insulating layer 130 below (S4). Here, the second conductive layer 140 is not patterned, and the third conductive layer 140b is patterned. In addition, the material of the second conductive layer 140 or the third conductive layer 140b is preferably Al or Ti. Next, a photoresist is formed on the second conductive layer 140, exposed to light, and developed to form a photoresist patterning layer 170a that matches the desired patterning shape (S5).

그리고, 포토레지스트가 형성되지 않은 부분을 양극산화법에 의해 산화시킨다 (S6). 이 경우, 제 2도전층 (140) 중 산화물층 (180)으로 변하는 부분은 부피가 증가하여 두께가 증가하게 된다. 특히, 양극산화법의 경우 산화물층 (180)의 경도 조절이 가능하며, 두께 제어가 가능하여 공극 제거 및 LED 웨이퍼와의 접합시 기저면의 경도에 의해 모체인 LED 칩의 크랙을 방지한다. 이와 같이 형성된 산화물층 (180)의 두께는 접합되는 LED 웨이퍼에 형성된 제 4도전층 (120)의 두께와 제 2도전층 (140a)의 두께의 합에 대해, 약 50% 내지 100%가 되는 것이 바람직하다. 이에 의해 LED 웨이퍼와 기판과의 공극을 조절할 수 있다.Then, the portion where the photoresist is not formed is oxidized by anodization (S6). In this case, the portion of the second conductive layer 140 that changes to the oxide layer 180 is increased in volume to increase in thickness. In particular, in the case of anodization, the hardness of the oxide layer 180 can be controlled, and the thickness can be controlled to prevent cracks of the mother LED chip due to the removal of voids and the hardness of the base surface when bonding to the LED wafer. The thickness of the oxide layer 180 formed as described above is about 50% to 100% of the sum of the thickness of the fourth conductive layer 120 and the thickness of the second conductive layer 140a formed on the LED wafer to be bonded. desirable. As a result, the gap between the LED wafer and the substrate can be adjusted.

그 후, 포토레지스트층 (170a)을 제거한다 (S7). 포토레지스트가 제거된 부분 아래의 제 2도전층 (140a)은 인접한 산화물층 (180)보다 낮게 된다. 이 부분에 LED 칩과의 양호한 전기적 접촉을 위해 도금층 (190)을 형성한다 (S8). 이후, 최종적으로 LED 웨이퍼와 본딩하게 되어 LED 패키지를 완성한다.Thereafter, the photoresist layer 170a is removed (S7). The second conductive layer 140a below the portion where the photoresist has been removed is lower than the adjacent oxide layer 180. In this part, the plating layer 190 is formed for good electrical contact with the LED chip (S8). After that, it is finally bonded with the LED wafer to complete the LED package.

도 3은 본 발명의 또 다른 실시형태에 따른 완충층이 형성된 LED 패키지 제조 공정의 단면도이다. 도 3을 참조하면, 절연기판 (130)을 준비한다 (S1). 여기서, 절연기판 (130)은 세라믹 기판 또는 규소 기판인 것이 바람직하다. 특히, 세라믹 기판인 경우, 그 재료는 AI2O3, AIN, SiC, Si3N4, CeO, ZnO, MgO, BeO 등이 있다. 그 후, 펀칭 등의 방법으로 비아홀 (160)을 형성한다 (S2). 그리고 비아홀 (160)을 도전성 재료로 충진하여 제 1도전층 (150)을 형성한다 (S3). 그 후, 절연층 (130) 양면의 각각에 제 2도전층 (140a) 및 제 3도전층 (140b)을 형성한다 (S4). 여기서 제 2도전층 (140a)과 제 3도전층 (140b)은 모두 패터닝된 상태이다. 그리고, 제 2도전층 (140a)을 감싸도록 절연층 (130)상에 솔더 레지스트 (170)를 도포한다 (S5). 그 다음, 노광 및 현상 공정을 통해 제 2도전층 (140a) 위의 포토레지스트층 (170a)을 남기고 나머지 부분을 제거한다 (S6). 이와 같이 제거된 포토 레지스트에 의해 노출된 절연층 (130) 상에 금속 또는 Si를 증착한다 (S7). 여기서 산화물층 (180)은 증착기 (Evaporator) 또는 스푸터 (sputter) 등을 이용하여 Al, Zn, Ti 등의 금속을 증착하거나 Si 를 증착한다. 그리고 금속을 증착한 경우 양극산화법에 의해 산화물층을 형성하고, Si 을 증착한 경우 건식산화 또는 습식산화법으로 산화물층 (180)을 형성한다 (S8). 특히, 양극산화법의 경우 산화물층의 경도 조절이 가능하며, 두께 제어가 가능하여 공극 제거 및 LED 웨이퍼와의 접합시 기저면의 경도에 의해 모체인 LED 칩의 크랙을 방지한다. 이와 같이 형성된 산화물층의 두께는 접합되는 LED 웨이퍼에 형성된 제 4도전층 (120)의 두께와 제 2도전층 (140a)의 두께의 합에 대해, 약 50% 내지 100%가 되는 것이 바람직하다. 이에 의해 LED 웨이퍼와 기판과의 공극을 조절할 수 있다.3 is a cross-sectional view of an LED package manufacturing process in which a buffer layer according to another embodiment of the present invention is formed. Referring to FIG. 3, an insulating substrate 130 is prepared (S1). Here, the insulating substrate 130 is preferably a ceramic substrate or a silicon substrate. In particular, in the case of a ceramic substrate, the material is AI 2 O 3 , AIN, SiC, Si 3 N 4 , CeO, ZnO, MgO, BeO and the like. Thereafter, the via holes 160 are formed by punching or the like (S2). The via hole 160 is filled with a conductive material to form the first conductive layer 150 (S3). Thereafter, the second conductive layer 140a and the third conductive layer 140b are formed on each of both surfaces of the insulating layer 130 (S4). In this case, the second conductive layer 140a and the third conductive layer 140b are both patterned. Then, a solder resist 170 is coated on the insulating layer 130 to surround the second conductive layer 140a (S5). Next, the photoresist layer 170a on the second conductive layer 140a is left through the exposure and development process, and the remaining portion is removed (S6). Metal or Si is deposited on the insulating layer 130 exposed by the photoresist thus removed (S7). Here, the oxide layer 180 deposits a metal such as Al, Zn, Ti, or Si by using an evaporator or a sputter. When the metal is deposited, an oxide layer is formed by an anodization, and when Si is deposited, an oxide layer 180 is formed by dry oxidation or wet oxidation (S8). In particular, in the case of anodization, the hardness of the oxide layer can be controlled, and the thickness can be controlled to prevent cracking of the parent LED chip due to the removal of pores and the hardness of the base when bonding to the LED wafer. The thickness of the oxide layer thus formed is preferably about 50% to 100% of the sum of the thickness of the fourth conductive layer 120 and the thickness of the second conductive layer 140a formed on the LED wafer to be bonded. As a result, the gap between the LED wafer and the substrate can be adjusted.

그 후, 포토레지스트층 (170a)을 제거하고, 그 아래에 LED 칩과의 양호한 전기적 접촉을 위해 도금층 (190)을 형성한다 (S9). 이후, 최종적으로 LED 웨이퍼와 본딩하게 되어 LED 패키지를 완성한다.Thereafter, the photoresist layer 170a is removed, and a plating layer 190 is formed thereunder for good electrical contact with the LED chip (S9). After that, it is finally bonded with the LED wafer to complete the LED package.

도 4는 본 발명의 또 다른 실시형태에 따른 완충층이 형성된 LED 패키지 제조 공정의 단면도이다. 본 실시형태는 비아홀의 크기가 크게 형성된 경우를 도시한다. 우선 절연기판에 비아홀을 크게 형성하고 도전재료를 충진하여 제 1도전층 (150)을 형성한다 (S1). 또한, 절연기판 (130) 및 제 1도전층 (150)상에 금속 (140)을 증착하고 (S2), 그 위에 도시된 바와 같이 포토레지스트 패터닝층 (170a)을 형성한다 (S3). 그리고 양극산화법에 의해 산화물층 (180)을 형성하고 포토레지스트 패터닝층 (170a)을 제거한다 (S4). 이와 같이 형성된 산화물층은 전술한 바와 같이 두께가 제 2도전층 (140a)보다 두껍게 된다. 다만, 이 두께는 양극산화법에 이해 조절이 가능하다. 그 후, LED 칩과의 양호한 전기적 접촉을 위해 제 2도전층 (140a)상에 도금층 (190)을 형성한다 (S9).4 is a cross-sectional view of an LED package manufacturing process in which a buffer layer according to another embodiment of the present invention is formed. This embodiment shows the case where the via hole is large in size. First, a large via hole is formed in the insulating substrate and a conductive material is filled to form the first conductive layer 150 (S1). In addition, a metal 140 is deposited on the insulating substrate 130 and the first conductive layer 150 (S2), and as shown thereon, a photoresist patterning layer 170a is formed (S3). The oxide layer 180 is formed by the anodization and the photoresist patterning layer 170a is removed (S4). As described above, the oxide layer formed as described above is thicker than the second conductive layer 140a. However, this thickness can be controlled by anodization. Thereafter, the plating layer 190 is formed on the second conductive layer 140a for good electrical contact with the LED chip (S9).

도 5는 본 발명에 일 실시형태에 따라 LED 웨이퍼와의 본딩 공정을 나타내는 단면도이다. 도 5를 참조하면, 도 2 내지 3과 같이 제조된 LED패키지용 기판과 LED 웨이퍼를 웨이퍼 대 웨이퍼 본딩시, 제 2도전층 (140a)과 제 4도전층 (140b)의 접촉으로 인해 발생하는 공극을 산화물층 (180), 즉 완충층이 매우는 것을 알 수 있다. 따라서, LED와 절연 기판 사이에 발생하는 공극을 제거함으로써 공극으로 인한 크랙 발생을 방지할 수 있다.5 is a cross-sectional view showing a bonding step with an LED wafer according to one embodiment of the present invention. Referring to FIG. 5, in the wafer-to-wafer bonding of the LED package substrate and the LED wafer manufactured as shown in FIGS. 2 to 3, voids generated due to contact between the second conductive layer 140a and the fourth conductive layer 140b. It can be seen that the oxide layer 180, that is, the buffer layer is very large. Therefore, cracks caused by the voids can be prevented by removing the voids generated between the LED and the insulating substrate.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.In the foregoing detailed description of the present invention, specific examples have been described. However, various modifications are possible within the scope of the present invention. The technical spirit of the present invention should not be limited to the above-described embodiments of the present invention, but should be determined by the claims and equivalents thereof.

100: 사파이어 기판 110: LED 웨이퍼
120: 제 4도전층 130: 절연층
140a: 제 2도전층 140b: 제 3도전층
150: 제 1도전층 160: 비아홀
170: 포토레지스트층 170a: 포토레지스트 패턴층
180: 산화물층 (완충층) 190: 도금층100: sapphire substrate 110: LED wafer
120: fourth conductive layer 130: insulating layer
140a: second conductive layer 140b: third conductive layer
150: first conductive layer 160: via hole
170: photoresist layer 170a: photoresist pattern layer
180: oxide layer (buffer layer) 190: plating layer

Claims (11)

절연기판을 관통하도록 형성된 제 1도전층;
상기 절연기판의 일면에 형성된 산화물층 및 제 2도전층;
상기 절연기판의 타면에 형성되며 상기 제 1도전층에 의해 상기 제 2도전층과 전기적으로 연결되는 제 3도전층; 및
상기 제 2도전층과 접촉하는 제 4도전층이 일면에 형성된 LED칩을 포함하되,
상기 산화물층은 상기 LED칩과 상기 절연기판의 공극 중 적어도 일부를 매우도록 형성된 것을 특징으로 하는 완충층이 형성된 LED 패키지.
A first conductive layer formed to penetrate the insulating substrate;
An oxide layer and a second conductive layer formed on one surface of the insulating substrate;
A third conductive layer formed on the other surface of the insulating substrate and electrically connected to the second conductive layer by the first conductive layer; And
The fourth conductive layer in contact with the second conductive layer includes an LED chip formed on one surface,
The oxide layer is a LED package with a buffer layer, characterized in that formed to fill at least a portion of the gap between the LED chip and the insulating substrate.
제 1항에 있어서,
상기 완충층이 형성된 LED 패키지는,
상기 제 4도전층과 접촉하는 상기 제 2도전층의 접촉면은 도금된 것을 특징으로 하는 완충층이 형성된 LED 패키지.
The method of claim 1,
The LED package in which the buffer layer is formed,
The contact package of the second conductive layer in contact with the fourth conductive layer is a LED package with a buffer layer, characterized in that the plated.
제 1항 또는 제 2항에 있어서,
상기 절연기판은 세라믹 기판 또는 규소 기판인 것을 특징으로 하는 완충층이 형성된 LED 패키지.
3. The method according to claim 1 or 2,
The insulating substrate is a LED package with a buffer layer, characterized in that the ceramic substrate or silicon substrate.
제 3항에 있어서,
상기 산화물층은 비정질상인 것을 특징으로 하는 완충층이 형성된 LED 패키지.
The method of claim 3,
The oxide layer is an LED package having a buffer layer, characterized in that the amorphous phase.
(a) 절연기판상에 홀을 형성하는 단계;
(b) 상기 홀을 도전성 재료로 충진하여 제 1도전층을 형성하는 단계;
(c) 상기 절연기판의 일면에는 산화물층 및 제 2도전층을 형성하고 타면에는 제 3도전층을 형성하여 상기 제 1도전층을 통해 상기 제 2, 3도전층을 전기적으로 연결하는 단계; 및
(d) LED칩에 형성된 제 4도전층을 상기 제 2도전층상에 접착시키는 단계를 포함하는 것을 특징으로 하는 완충층이 형성된 LED패키지 제조 방법.
(a) forming a hole on the insulating substrate;
(b) filling the hole with a conductive material to form a first conductive layer;
(c) forming an oxide layer and a second conductive layer on one surface of the insulating substrate and a third conductive layer on the other surface of the insulating substrate to electrically connect the second and third conductive layers through the first conductive layer; And
(d) adhering a fourth conductive layer formed on the LED chip onto the second conductive layer.
제 5항에 있어서,
상기 (c) 단계는,
(c1) 상기 제 1도전층과 전기적으로 연결되도록 상기 절연기판의 양면 각각의 일부에 제 2, 제 3 도전층을 형성하는 단계;
(c2) 상기 제 2도전층상에 포토레지스트층을 형성하는 단계; 및
(c3) 상기 제 2도전층이 형성된 절연기판 면의 노출된 부분에 산화물층을 형성하는 단계로 이루어진 것을 특징으로 하는 완충층이 형성된 의한 LED패키지 제조 방법.
6. The method of claim 5,
In step (c),
(c1) forming second and third conductive layers on portions of both surfaces of the insulating substrate so as to be electrically connected to the first conductive layer;
(c2) forming a photoresist layer on the second conductive layer; And
and (c3) forming an oxide layer on an exposed portion of the surface of the insulating substrate on which the second conductive layer is formed.
제 6항에 있어서,
상기 (c3) 단계는,
상기 노출된 부분에 금속을 증착하고 양극산화법에 의해 산화물층을 형성하는 단계인 것을 특징으로 하는 완충층이 형성된 LED패키지 제조 방법.
The method of claim 6,
Step (c3) is,
And depositing a metal on the exposed portion and forming an oxide layer by anodizing.
제 6항에 있어서,
상기 (c3) 단계는,
상기 노출된 부분에 규소 (Si)를 증착하고 건식산화법 또는 습식산화법에 의해 산화물층을 형성하는 단계인 것을 특징으로 하는 완충층이 형성된 LED패키지 제조 방법.
The method of claim 6,
Step (c3) is,
And depositing silicon (Si) on the exposed portion and forming an oxide layer by a dry oxidation method or a wet oxidation method.
제 5항에 있어서,
상기 (c) 단계는,
(c1) 상기 제 1도전층과 전기적으로 연결되도록 상기 절연기판의 일면의 전면에 제 2도전층을 형성하고 타면의 일부에 제 3도전층을 형성하는 단계;
(c2) 상기 제 2도전층의 일부에 포토레지스트층을 형성하는 단계; 및
(c3) 상기 제 2도전층 중 상기 포토레지스트층이 형성되지 않은 부분을 산화시켜 산화물층으로 형성하는 단계로 이루어진 것을 특징으로 하는 완충층이 형성된 LED패키지 제조 방법.
6. The method of claim 5,
In step (c),
(c1) forming a second conductive layer on an entire surface of one surface of the insulating substrate to be electrically connected to the first conductive layer and forming a third conductive layer on a portion of the other surface;
(c2) forming a photoresist layer on a portion of the second conductive layer; And
and (c3) oxidizing a portion of the second conductive layer on which the photoresist layer is not formed to form an oxide layer.
제 9항에 있어서,
상기 (c3) 단계는,
상기 제 2도전층 중 상기 포토레지스트층이 형성되지 않은 부분을 양극산화법에 의해 산화시켜 산화물층을 형성하는 단계인 것을 특징으로 하는 완충층이 형성된 LED패키지 제조 방법.
The method of claim 9,
Step (c3) is,
And a step of oxidizing a portion of the second conductive layer in which the photoresist layer is not formed by anodization to form an oxide layer.
제 5항 내지 제 10항 중 어느 한 항에 있어서,
상기 (c) 단계는,
상기 제 2도전층을 도금하는 단계를 더 포함하는 것을 특징으로 하는 완충층이 형성된 LED패키지 제조 방법.The method according to any one of claims 5 to 10,
In step (c),
The LED package manufacturing method with a buffer layer, characterized in that it further comprises the step of plating the second conductive layer.
KR1020100023933A 2010-03-17 2010-03-17 Led package comprising buffer layer and manufacturing method of the same KR101118042B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100023933A KR101118042B1 (en) 2010-03-17 2010-03-17 Led package comprising buffer layer and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100023933A KR101118042B1 (en) 2010-03-17 2010-03-17 Led package comprising buffer layer and manufacturing method of the same

Publications (2)

Publication Number Publication Date
KR20110104817A KR20110104817A (en) 2011-09-23
KR101118042B1 true KR101118042B1 (en) 2012-02-24

Family

ID=44955426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100023933A KR101118042B1 (en) 2010-03-17 2010-03-17 Led package comprising buffer layer and manufacturing method of the same

Country Status (1)

Country Link
KR (1) KR101118042B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101958419B1 (en) 2013-01-29 2019-03-14 삼성전자 주식회사 Semiconductor light emitting device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006279080A (en) * 2006-07-10 2006-10-12 Sanyo Electric Co Ltd Fixing method for light emitting element wafer
WO2009053916A1 (en) * 2007-10-22 2009-04-30 Koninklijke Philips Electronics N.V. Robust led structure for substrate lift-off
KR20100062603A (en) * 2008-12-02 2010-06-10 한국광기술원 Alternating current light emitting diode chip and its processing method
KR20110018630A (en) * 2009-08-18 2011-02-24 엘지전자 주식회사 Led device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006279080A (en) * 2006-07-10 2006-10-12 Sanyo Electric Co Ltd Fixing method for light emitting element wafer
WO2009053916A1 (en) * 2007-10-22 2009-04-30 Koninklijke Philips Electronics N.V. Robust led structure for substrate lift-off
KR20100062603A (en) * 2008-12-02 2010-06-10 한국광기술원 Alternating current light emitting diode chip and its processing method
KR20110018630A (en) * 2009-08-18 2011-02-24 엘지전자 주식회사 Led device

Also Published As

Publication number Publication date
KR20110104817A (en) 2011-09-23

Similar Documents

Publication Publication Date Title
KR101923738B1 (en) Light emitting device and method for manufacturing the same
KR100593937B1 (en) Led package using si substrate and fabricating method thereof
US8692281B2 (en) Light emitting diode submount with high thermal conductivity for high power operation
KR100735452B1 (en) Light emitting diode package
EP2299503A2 (en) Light-emitting device package and method of manufacturing the same
US20150062915A1 (en) Light emitting diode devices and methods with reflective material for increased light output
KR20120127184A (en) Light emitting device package and ultraviolet lamp having the same
TWI552386B (en) Semiconductor light emitting structure and semiconductor package structure
JP6826364B2 (en) Light emitting element package and light emitting device including it
KR20140113342A (en) Semiconductor light emitting element, light emitting device, and method for manufacturing semiconductor light emitting element
KR20180000032A (en) Semiconductor light emitting device package
KR20090078480A (en) Semiconductor device
JP2003046137A (en) Semiconductor light emitting device
KR101118042B1 (en) Led package comprising buffer layer and manufacturing method of the same
KR101646261B1 (en) Light emitting device and method for fabricating the same
CN105489722A (en) LED encapsulating structure, LED grain and manufacturing method of LED grain
KR102445547B1 (en) Light emitting device and light emitting device package including the device
EP2221890B1 (en) Light emitting device package
CN108963054B (en) Crystal-coated light-emitting diodes and its manufacturing method
KR102343497B1 (en) Light emitting device and light emitting device package including the device
KR101321887B1 (en) Lead frame for light emitting diode module
KR101593631B1 (en) Light emitting device package and method of manufacturing the same
KR101427636B1 (en) Led substrate and method for manufacturing the same and led package comprising the same
KR20170034813A (en) Light emitting device package
KR101164963B1 (en) Film type optical component package and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150107

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160107

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170105

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180105

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 8