KR101115705B1 - Method of forming metallic bump and seal for semiconductor device - Google Patents

Method of forming metallic bump and seal for semiconductor device Download PDF

Info

Publication number
KR101115705B1
KR101115705B1 KR1020080008597A KR20080008597A KR101115705B1 KR 101115705 B1 KR101115705 B1 KR 101115705B1 KR 1020080008597 A KR1020080008597 A KR 1020080008597A KR 20080008597 A KR20080008597 A KR 20080008597A KR 101115705 B1 KR101115705 B1 KR 101115705B1
Authority
KR
South Korea
Prior art keywords
metal
layer
forming
ubm
top surface
Prior art date
Application number
KR1020080008597A
Other languages
Korean (ko)
Other versions
KR20090082691A (en
Inventor
완-링 유
Original Assignee
완-링 유
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 완-링 유 filed Critical 완-링 유
Priority to KR1020080008597A priority Critical patent/KR101115705B1/en
Publication of KR20090082691A publication Critical patent/KR20090082691A/en
Application granted granted Critical
Publication of KR101115705B1 publication Critical patent/KR101115705B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

이 방법은 주로 다음 단계들을 포함한다. 먼저, UBM이 반도체의 I/O 패드의 상부면 상에 형성된다. 격리층 및 금속 호일이 연달아 UBM 상에 이 순서로 배열된다. 이후 비아가 UBM의 상부 표면을 노출시키도록 형성된다. 이어서, 얇은 금속층이 비아 내에 형성되며 레지스트가 금속 호일 상에 형성된다. 이후 전류가 통하도록 하기 위해 전극으로서 금속 호일 및 얇은 금속층을 사용함으로써 금속 범프가 UBM의 상부면 상의 비아 내에 전기도금을 사용하여 형성된다. 마지막으로 레지스트 및 금속 호일이 제거되며 금속 범프의 형성이 완료된다. 선택적으로 범프 상에 코팅하는 것이 임의의 선택된 범프 재료들에 대해 요구될 수 있다.This method mainly includes the following steps. First, UBM is formed on the upper surface of the I / O pad of the semiconductor. The isolation layer and the metal foil are arranged in this order on the UBM in succession. Vias are then formed to expose the top surface of the UBM. A thin metal layer is then formed in the vias and a resist is formed on the metal foil. Metal bumps are then formed using electroplating in vias on the top surface of the UBM by using metal foil and a thin metal layer as electrodes to allow current to pass through. Finally, the resist and metal foil are removed and the formation of the metal bumps is complete. Optionally coating on bumps may be required for any selected bump materials.

Description

반도체 디바이스용 금속 범프 및 실을 형성하는 방법{Method of forming metallic bump and seal for semiconductor device}Method of forming metal bumps and seals for semiconductor devices

본 발명은 일반적으로 플립칩 패키징에 관련되며, 더욱 상세하게는 I/O 패드들 상에 금속 범프들을 생성하고 반도체 디바이스의 활성면을 실링하는 방법에 관련된다.The present invention relates generally to flip chip packaging, and more particularly to a method of generating metal bumps on I / O pads and sealing the active surface of a semiconductor device.

플립칩 패키징은 칩의 I/O 패드들과 기판 또는 패키지의 리드 프레임 사이의 전기 접점을 형성하기 위하여 범프들을 이용한다. 구조적으로 범프는 실제 범프 그자체와 범프와 I/O 패드사이에 위치한 이른바 UBM(under bump metallurgy)를 포함한다. Flipchip packaging uses bumps to form electrical contacts between the chip's I / O pads and the lead frame of the substrate or package. Structurally, the bump includes the actual bump itself and the so-called under bump metallurgy (UBM) located between the bump and the I / O pad.

UBM은 일반적으로, 접착층, 배리어층 및 웨팅층(wetting layer)을 포함하며, I/O 패드 상에 이 순서로 배열된다. 범프들 자체는 사용된 재료에 기초하여, 솔더 범프, 금 범프, 구리 필러(pillar) 범프 및 혼합 금속들을 갖는 범프들로 분류된다.The UBM generally includes an adhesive layer, a barrier layer and a wetting layer, arranged in this order on the I / O pad. The bumps themselves are classified into bumps with solder bumps, gold bumps, copper pillar bumps and mixed metals, based on the material used.

UBM들 상에 범프들을 형성하기 위해서는 통상 전기도금, 프린팅 또는 스터드 본딩 방법이 이용된다. 전기도금에 대하여는, 패터닝된 레지스트들이 먼저 UBM들 상에 형성되고 이후 금속들이 도금된다. 프린팅에 대하여는, 솔더들이 먼저 UBM들 상에 프린트되고 솔더들이 범프들로 열적으로 경화된다. 스터드 본딩에 대하여는, 이는 제한된 금 범핑(gold bumping)만을 위해 이용된다.Electroplating, printing or stud bonding methods are commonly used to form bumps on UBMs. For electroplating, patterned resists are first formed on the UBMs and then the metals are plated. For printing, the solders are first printed on the UBMs and the solders are thermally cured into bumps. For stud bonding, this is only used for limited gold bumping.

범프들을 가진 반도체 디바이스는 기판 또는 리드 프레임 상에 솔더링될 것이다. 이후 언더필이 반도체 디바이스의 활성면을 실링하고 반도체 디바이스를 기판 또는 리드 프레임에 견고히 고정하기 위하여 반도체 디바이스 아래의 공간으로 디스펜싱된다. 종래의 플립칩 패키징 공정은 범핑, 어셈블리, 언더필 디스펜싱 및 선택적인 몰딩을 포함한다. 언더필 디스펜싱이 완료되기 전에, 범프가 위험한 높이/폭 비율을 갖고 UBM 하나 위에만 놓여진다. 범프 리프트는 특히 범프 카운트가 높을 때 플립칩 패키징의 주요 실패요인이다.The semiconductor device with bumps will be soldered onto the substrate or lead frame. The underfill is then dispensed into the space under the semiconductor device to seal the active surface of the semiconductor device and to securely fix the semiconductor device to the substrate or lead frame. Conventional flipchip packaging processes include bumping, assembly, underfill dispensing and selective molding. Before underfill dispensing is complete, bumps are placed on only one UBM with a dangerous height / width ratio. Bump lift is a major failure in flip chip packaging, especially when the bump count is high.

따라서 I/O 패드들 상에 금속 범프들을 형성하는 방법이 여기서 제공된다.Thus, a method of forming metal bumps on I / O pads is provided herein.

본 발명의 주요 목적은 금속 범프들 및 I/O 패드들 사이의 증강된 본딩을 달성하여 범핑 공정의 생산량을 증가시키는 것이다. 또 다른 주요 목적은 하나의 단일 공정으로 반도체 디바이스의 활성면을 실링하는 것이다. 다른 말로 하면, 본 발명은 단일 공정으로 범핑과 언더필 디스펜싱의 부분적 기능을 결합하여 범프의 기계적 강인함(mechanical robustness)을 향상시키기 위한 것이다. 본 발명으로, 언더필 디스펜싱이 몇몇 반도체 디바이스들에 대하여 플립칭 패키징 시 요구되지 않게 된다.The main object of the present invention is to achieve enhanced bonding between metal bumps and I / O pads to increase the yield of the bumping process. Another main purpose is to seal the active surface of the semiconductor device in one single process. In other words, the present invention seeks to improve the mechanical robustness of bumps by combining the partial functions of bumping and underfill dispensing in a single process. With the present invention, underfill dispensing is not required for flipping packaging for some semiconductor devices.

상기한 목적들을 달성하기 위하여, 본 방법은 주로 다음 단계들을 포함한다. 먼저, UBM이 반도체 디바이스의 I/O 패드의 상부면 상에 형성된다. 격리층 및 금속 호일이 연속하여 UBM 상에 이 순서로 배열된다. 이후, 비아가 UBM의 상부 표면을 노출시키기 위해 형성된다. 이어서, 얇은 금속층이 비아 내에 형성되며 레지스트가 금속 호일 상에 형성된다. 이후 전류를 전도하기 위하여 금속 호일과 비아 내의 얇은 금속층을 사용함으로써 금속 범프가 UBM의 상부면 상의 비아 내에 전기도금을 이용하여 형성된다. 마지막으로, 레지스트 및 금속 호일이 제거되며 금속 범프의 형성이 완료된다.In order to achieve the above objects, the method mainly includes the following steps. First, UBM is formed on the upper surface of the I / O pad of the semiconductor device. The isolation layer and the metal foil are successively arranged in this order on the UBM. Vias are then formed to expose the top surface of the UBM. A thin metal layer is then formed in the vias and a resist is formed on the metal foil. The metal bumps are then formed using electroplating in the vias on the top surface of the UBM by using a thin metal layer in the metal foil and vias to conduct current. Finally, the resist and metal foil are removed and the formation of the metal bumps is complete.

본 발명의 상기한 목적들, 특징들, 측면들 및 이점들은 첨부되는 도면을 적절히 참조하여 아래에 제공된 상세한 설명을 숙독함으로써 더 잘 이해될 것이다. The above objects, features, aspects and advantages of the present invention will be better understood by reading the detailed description provided below with appropriate reference to the accompanying drawings.

다음의 설명들은 예시적인 실시예들만으로 그 범위, 적용가능성 또는 본 발명의 구성을 어느 면으로든 제한하도록 의도되지 않는다. 오히려 다음의 설명은 본 발명의 예시적인 실시예들을 구현하기 위한 편리한 예를 제공한다. 설명된 실시예들에 다양한 변화가 첨부된 청구항에 기재된 바와 같이 본 발명의 범위로부터 벗어나지 않고 기재된 요소들의 기능 및 배열에 이루어질 수 있다The following descriptions are not intended to limit the scope, applicability, or configuration of the present invention in any way to the exemplary embodiments only. Rather, the following description provides a convenient example for implementing exemplary embodiments of the present invention. Various changes in the described embodiments can be made in the function and arrangement of the described elements without departing from the scope of the invention as set forth in the appended claims.

도 1a 내지 도 1h는 본 발명의 일 실시예에 따라 I/O 패드상에 금속 범프를 형성하는 방법의 다양한 단계들을 도시한다. 도 1a에 도시된 바와 같이, I/O 패드(12)는 집적 회로(IC), 트랜지스터, 다이오드 또는 사이리스터일 수 있는 반도체 디바이스(10)의 일면 상에 위치된다. 참조의 편의를 위하여, 이 면은 반도체 디바이스(10)의 활성면으로 언급된다. 또한 반도체 디바이스(10)의 활성면 상에는 I/O 패드(12)의 상부 표면의 일부를 노출시키는 선택적 패시베이션층(14)이 있다. 이후, UBM(16)이 I/O 패드(12)의 노출된 상부 표면 및 역시 I/O 패드(12)의 상부 표면 상에 존재하는 패시베이션층(14)의 일부를 완전히 덮도록 형성된다. UBM(16) 및 패시베이션층(14)의 형성은 적절한 종래의 기술을 이용하여 수행된다. 이는 관련 분야의 숙련자에게 잘 알려져 있으므로 상세한 설명은 여기서 생략된다.1A-1H illustrate various steps of a method of forming a metal bump on an I / O pad in accordance with one embodiment of the present invention. As shown in FIG. 1A, I / O pad 12 is located on one side of semiconductor device 10, which may be an integrated circuit (IC), transistor, diode, or thyristor. For convenience of reference, this side is referred to as the active side of the semiconductor device 10. Also on the active side of the semiconductor device 10 is an optional passivation layer 14 exposing a portion of the top surface of the I / O pad 12. UBM 16 is then formed to completely cover the exposed top surface of I / O pad 12 and a portion of passivation layer 14 that is also present on the top surface of I / O pad 12. Formation of UBM 16 and passivation layer 14 is performed using any suitable conventional technique. As this is well known to those skilled in the art, the detailed description is omitted here.

이후 본 발명에 따르면, 격리층(isolative layer)(18) 및 금속 호일(20)이 도 1b에 도시된 바와 같이 제공된다. 격리층(18) 및 금속 호일(20)은 이 순서로 도 1a의 구조의 상부면 상에 연달아 배열되며 그 결과는 도 1c에 도시된다.In accordance with the present invention, an isolating layer 18 and metal foil 20 are then provided as shown in FIG. 1B. Isolation layer 18 and metal foil 20 are arranged in this order on top of the structure of FIG. 1A and the results are shown in FIG. 1C.

격리층(18)의 재료는 격리층(18)이 액체 상태 또는 일시적으로 고체 상태로 있는 것이어서 격리층(18)은 도 1a의 구조에 확실히 부착될 수 있다. 에폭시 수지와 같은 다양한 형태의 중합체들이 전형적인 예들이다. 이후 액체 상태 또는 일시적으로 고체 상태에 있는 격리층(18)에 적절한 열 및 압력을 가함으로써, 격리층(18)은 영구적으로 응고되며 그럼으로써 도 1a의 구조에 타이트하게 결합된다. 일시적인 고체 상태의 격리 재료가 선택되면, 격리 재료는 그 일시적인 응고 온도보다는 더 높으나 그 영구적인 응고 온도보다는 낮은 특정 온도 범위 내에서 다시 액체 상태로 바뀔 수 있어야 한다. 하나의 실시예에 있어서, 금속 호일(20)은 격리층(18)의 상부면에 부착될 수 있으며, 이후 그 조합이 도 1a의 구조의 상부면에 부착된다. 이어서, 격리층(18)에 적절한 열 및 압력을 가함으로써, 영구적으로 응고 되며 그럼으로써 도 1a의 구조에 타이트하게 결합된다. 택일적인 실시예에 있어서, 격리층(18)은 일시적으로 고체 상태에 있으며, 도 1a의 구조의 상부면에 먼저 부착된다. 이어서, 금속 호일(20)이 격리층(18)의 상부면에 부착된다. 이후 적절한 열 및 압력을 가함으로써, 격리층(18)은 영구적으로 응고되며, 그럼으로써 도 1a의 구조에 타이트하게 결합된다. 금속 호일(20)은 구리, 크롬, 니켈 또는 전기도금을 위해 적당한 다른 금속 재료로 이루어진다. 금속 호일(20)은 파인 피치 범프(fine pitch bump) 또는 작은(tiny) 범프가 요구된다면 선택적으로 얇아질 수 있다. The material of the isolation layer 18 is that the isolation layer 18 is in a liquid state or temporarily solid state so that the isolation layer 18 can be securely attached to the structure of FIG. 1A. Various types of polymers, such as epoxy resins, are typical examples. By applying appropriate heat and pressure to the isolation layer 18 which is then in the liquid state or temporarily in the solid state, the isolation layer 18 is permanently solidified and thereby tightly bonded to the structure of FIG. 1A. If a temporary solid state isolation material is selected, the isolation material must be able to change back to a liquid state within a certain temperature range that is higher than its temporary solidification temperature but below its permanent solidification temperature. In one embodiment, the metal foil 20 may be attached to the top surface of the isolation layer 18, after which the combination is attached to the top surface of the structure of FIG. 1A. Subsequently, by applying appropriate heat and pressure to the isolation layer 18, it is permanently solidified and thereby tightly bonded to the structure of FIG. 1A. In an alternative embodiment, isolation layer 18 is temporarily in a solid state and is first attached to the top surface of the structure of FIG. 1A. Subsequently, a metal foil 20 is attached to the top surface of the isolation layer 18. By applying appropriate heat and pressure thereafter, isolation layer 18 is permanently solidified, thereby tightly coupling to the structure of FIG. 1A. The metal foil 20 is made of copper, chromium, nickel or other metal material suitable for electroplating. The metal foil 20 may optionally be thinned if fine pitch bumps or tiny bumps are desired.

이후 UBM(16) 위의 금속 호일(20)의 일부는 레이저 연마 또는 화학적 에칭에 의하여 먼저 제거되며 이후 UBM(16) 상부면 상의 격리층(18)이 레이저 연마 또는 리소그래픽 수단에 의해 제거된다. 따라서 도 1d에 도시된 바와 같이 비아(22)가 형성되며 UBM(16)이 노출된다. A portion of the metal foil 20 on the UBM 16 is then first removed by laser polishing or chemical etching and then the isolation layer 18 on the top surface of the UBM 16 is removed by laser polishing or lithographic means. Thus, vias 22 are formed and the UBM 16 is exposed as shown in FIG. 1D.

이어서, 얇은(thin) 금속층(24)이 무전해 침착(electroless deposition) 또는 스퍼터링에 의하여 적어도 비아(22)에 무전해 동 또는 니켈을 이용하여 형성되어 도 1e에 도시된 바와 같이 얇은 금속층이 금속 호일(20)에 결합된다. 향상된 신뢰성을 위하여, 선택적으로 추가적인 금속층이 얇은 금속층(24)의 외부 표면 상에 전기 도금에 의하여 더 형성될 수 있다. 이후 레지스트(26)가 도금 오프닝(도면 부호 없음)을 가지고 금속 호일(20)의 상부면 상에 형성되어 얇은 금속층(24)으로 코팅된 비아(22)를 노출시킨다. 따라서 금속 호일(20) 및 얇은 금속층(24)은 도 1g에 도시된 바와 같이 전기 도금을 사용하여 UBM(16)의 상부면 상의 비아(22)에 금속 범프(28)를 형성하도록 전류를 전도하기 위하여 공동으로 전극으로 기능할 수 있다. 마지막으로 도 1h에 도시된 바와 같이, 레지스트(26)가 제거되며, 레이저 또는 화학적 에칭을 이용하여, 금속 호일(20)이 또한 제거된다. 이후 범프(28)는 범프(28)의 상부면 상에 적어도 코팅층(30)으로 추가적 및 선택적으로 도금될 수 있어 조립 전에 범프(28)가 산화되는 것을 방지할 수 있다. 범프(28)의 재료에 따라 다양한 재료들이 코팅층(30)으로 사용될 수 있다. 예를 들어, 니켈 범프(28)에 대하여는, 금으로 이루어진 코팅층(30)이 사용될 수 있으며, 구리 범프(28)에 대하여는, 코팅층(30)이 굳이 몇몇 예를 들자면, OSP(Organic Solderability Presevative), 무전해 니켈 침지 금(electroless nickel immersion gold), 침지 은(immersion silver), 침지 주석(immersion tin)으로 이루어질 수 있다. 그러므로 금속 범프(28)의 형성이 완료된다. 금속 범프(28)의 높이는 적절한 높이가 되도록 레지스트(26)를 구비함으로써 조절될 수 있으며 범프(28)의 폭은 레지스트(26)의 도금 오프닝의 구멍을 조절함으로써 결정된다.A thin metal layer 24 is then formed using at least electroless copper or nickel in at least vias 22 by electroless deposition or sputtering to form a thin metal layer as shown in FIG. 1E. Coupled to (20). For improved reliability, optionally additional metal layers may be further formed by electroplating on the outer surface of the thin metal layer 24. Resist 26 is then formed on the top surface of metal foil 20 with a plating opening (not shown) to expose vias 22 coated with thin metal layer 24. Thus, metal foil 20 and thin metal layer 24 may conduct current to form metal bumps 28 in vias 22 on the top surface of UBM 16 using electroplating as shown in FIG. 1G. Can function as an electrode jointly. Finally, as shown in FIG. 1H, the resist 26 is removed and, using a laser or chemical etching, the metal foil 20 is also removed. The bumps 28 may then be additionally and selectively plated with at least a coating layer 30 on the top surface of the bumps 28 to prevent the bumps 28 from oxidizing prior to assembly. Various materials may be used as the coating layer 30 depending on the material of the bumps 28. For example, for the nickel bumps 28, a coating layer 30 made of gold may be used, and for the copper bumps 28, the coating layer 30 may be, for example, Organic Solderability Presevative (OSP), It may be made of electroless nickel immersion gold, immersion silver, or immersion tin. Therefore, the formation of the metal bumps 28 is completed. The height of the metal bumps 28 can be adjusted by having the resist 26 to be at an appropriate height and the width of the bumps 28 is determined by adjusting the holes in the plating opening of the resist 26.

액체 상태의 격리층(18)이 금속 호일(20)없이 도 1a의 구조에 적용되는 택일적인 실시예에 있어서, 격리층(18)은 먼저 일시적인 고체 상태로 응고될 수 있으며, UBM(16)을 노출시키는 비아(22)가 레이저 또는 리소그래픽 수단을 이용하여 형성된다. 이후 금속 호일(20)이 일시적으로 응고된 격리층(18)에 부착되고 영구적으로 응고된다. 이후 비아(22) 위의 금속 호일(20)의 일부가 화학적 에칭 또는 레이저 연마에 의하여 제거되며 그 결과는 도 1d에 도시한 것과 동일하다. 위에서 기재한 동일한 후속 단계들이 금속 범프(28)를 형성하기 위하여 수행될 수 있다.In an alternative embodiment where the liquid phase isolation layer 18 is applied to the structure of FIG. 1A without the metal foil 20, the isolation layer 18 may first be solidified in a temporary solid state and the UBM 16 may be solidified. Exposing vias 22 are formed using laser or lithographic means. The metal foil 20 is then attached to the temporarily solidified isolation layer 18 and permanently solidified. A portion of the metal foil 20 on the vias 22 is then removed by chemical etching or laser polishing and the result is the same as shown in FIG. 1D. The same subsequent steps described above can be performed to form the metal bumps 28.

금속 호일(20)이 전혀 사용되지 않는 또 다른 실시예에 있어서, 격리층(18)이 도 1a의 구조에 적용되며 영구적으로 응고된다. 이후 UBM(16)을 노출시키는 비아(22)가 레이저 연마 또는 리소그래픽 수단을 사용하여 형성된다. 이어서 얇은 금속층(24)이 격리층(18)의 상부면 상에 및 비아(22) 내에 스퍼터링 또는 무전해 침착에 의하여 형성된다. 이후 얇은 금속층(24)은 전기 도금에 의하여 더 나은 전도성을 달성하기 위하여 선택적으로 두꺼워지며 그 결과는 도 1e에 도시한 것과 유사하게 될 것이다. 위에서 기재한 동일한 후속 단계들이 금속 범프(28)를 형성하기 위하여 수행될 수 있다.In another embodiment where no metal foil 20 is used, isolation layer 18 is applied to the structure of FIG. 1A and is permanently solidified. Vias 22 exposing the UBM 16 are then formed using laser polishing or lithographic means. A thin metal layer 24 is then formed by sputtering or electroless deposition on the top surface of the isolation layer 18 and in the vias 22. The thin metal layer 24 is then selectively thickened to achieve better conductivity by electroplating and the result will be similar to that shown in FIG. 1E. The same subsequent steps described above can be performed to form the metal bumps 28.

격리층(18)이 금속 호일(20)없이 도 1a의 구조에 또한 적용되고 영구적으로 응고되는 또 다른 택일적인 실시예에 있어서, 얇은 금속층(24)이 스퍼터링 또는 무전해 침착에 의하여 격리층(18)의 상부면 상에 형성된다. UBM(16)을 노출시키는 비아(22)가 이후 레이저 연마 또는 리소그래픽 수단을 이용하여 형성된다. 이어서, 얇은 금속층(24)이 무전해 침착에 의하여 적어도 비아(22)를 커버하도록 다시 형성된다. 얇은 금속층(24)은 전기도금에 의하여 더 나은 전도성을 달성하도록 선택적으로 두꺼워지며 그 결과는 도 1e에 도시한 것과 유사하게 될 것이다. 위에서 기재한 동일한 후속 단계들이 금속 범프(28)를 형성하기 위하여 수행될 수 있다. In another alternative embodiment in which the isolation layer 18 is also applied to the structure of FIG. 1A without the metal foil 20 and is permanently solidified, the thin metal layer 24 is formed by sputtering or electroless deposition. Is formed on the top surface. Vias 22 exposing the UBM 16 are then formed using laser polishing or lithographic means. The thin metal layer 24 is then formed again to cover at least the vias 22 by electroless deposition. The thin metal layer 24 is selectively thickened to achieve better conductivity by electroplating and the result will be similar to that shown in FIG. 1E. The same subsequent steps described above can be performed to form the metal bumps 28.

UBM(16)을 정확하게 노출시키도록 비아(22)를 형성하기 위해서는 UBM(16)의 위치가 먼저 결정되어야 한다. 이를 달성하기 위해서는 기준 마크들이 반도체 디바이스(10)의 저면 상에 미리 마련될 수 있다. 이후 기준 마크들의 위치 및 I/O 패드(12)에 대한 그 위치 관계성을 검사함으로써 UBM(16)의 정확한 위치가 결정될 수 있다. 택일적인 접근은 UBM(16)의 정확한 위치를 직접 결정하기 위하여 도 1c의 금속 호일(20)을 통해 "볼" 수 있는 X 레이 장치를 이용하는 것이다. 또 다른 택일적인 접근은 금속 호일(20)의 일부를 제거한 이후 반도체 웨이퍼 상에 기준 마크들을 탐색하여 UBM(16)의 위치를 계산하는 카메라를 이용하는 것이다.In order to form the vias 22 to accurately expose the UBM 16, the position of the UBM 16 must first be determined. In order to achieve this, reference marks may be provided in advance on the bottom surface of the semiconductor device 10. The exact position of the UBM 16 can then be determined by examining the position of the reference marks and its positional relationship to the I / O pad 12. An alternative approach is to use an X-ray device that is "visible" through the metal foil 20 of FIG. 1C to directly determine the exact location of the UBM 16. Another alternative approach is to use a camera to remove the portion of the metal foil 20 and then search for reference marks on the semiconductor wafer to calculate the position of the UBM 16.

본 발명의 가장 중요한 특징들은 다음과 같다. 먼저 금, 은, 팔라듐, 구리, 주석, 솔더, 니켈 등 또는 이들 높은 전도성 금속 재료들의 조합과 같은 높은 전도성 금속 재료들의 큰 집합으로부터 선택된 하나의 요소가 무전해 침착 및 전기도금을 통해 금속 범프(28)를 형성하기 위해 사용될 수 있다. 둘째, 금속 범프(28)의 I/O 패드(12)에 대한 본딩은 단지 금속 범프(28) 및 UBM(16) 사이의 부착에만 의존하지 않는다. 본 발명에 따르면, 격리층(18)은 추가적인 부착을 제공하며, 그럼으로써 금속 범프(28)와 I/O 패드(12) 사이의 우수한 본딩을 달성한다. 셋째, 격리층(18)은 실제로 반도체 디바이스의 활성면을 실링한다. 그러므로 언더필이 후속 조립 공정 중 생략될 수 있다. 임의의 어플리케이션들을 위하여, 이렇게 형성된 범프들을 가진 반도체 디바이스는 범프 피치가 이들 어플리케이션들에 대해 충분히 넓다면 패키징된 구성요소로서 사용될 수 있다.The most important features of the present invention are as follows. First one element selected from a large set of highly conductive metal materials, such as gold, silver, palladium, copper, tin, solder, nickel, etc. or a combination of these highly conductive metal materials, is subjected to metal bumps (28) through electroless deposition and electroplating. Can be used to form. Second, the bonding of the metal bumps 28 to the I / O pads 12 does not depend only on the attachment between the metal bumps 28 and the UBM 16. In accordance with the present invention, isolation layer 18 provides additional adhesion, thereby achieving good bonding between metal bump 28 and I / O pad 12. Third, the isolation layer 18 actually seals the active surface of the semiconductor device. The underfill can therefore be omitted during the subsequent assembly process. For any applications, a semiconductor device with bumps thus formed can be used as a packaged component if the bump pitch is wide enough for these applications.

본 발명은 바람직한 실시예를 참조하여 설명되었지만, 본 발명은 기재된 상세한 사항들로 한정되는 것은 아니라는 것이 이해될 것이다. 다양한 치환, 수정들이 상기한 설명에 제안되었으며, 기타의 것들이 본 기술분야의 통상의 지식을 가진 자에게 일어날 것이다. 그러므로 모든 이러한 치환 및 수정들은 첨부한 청구항에 정의된 본 발명의 범위 내에 포함되도록 의도된다.While the invention has been described with reference to the preferred embodiments, it will be understood that the invention is not limited to the details described. Various substitutions and modifications have been proposed in the above description, and others will occur to those skilled in the art. Therefore, all such substitutions and modifications are intended to be included within the scope of the invention as defined in the appended claims.

도 1a 내지 1h는 본 발명의 일 실시예에 따른 I/O 패드 상에 금속 범프를 형성하는 방법의 다양한 단계들을 도시한다.1A-1H illustrate various steps of a method of forming a metal bump on an I / O pad in accordance with one embodiment of the present invention.

Claims (21)

반도체 디바이스의 활성면 상의 I/O 패드 상에 금속 범프를 형성하는 방법으로서, 상기 방법은:A method of forming a metal bump on an I / O pad on an active side of a semiconductor device, the method comprising: 상기 I/O 패드의 상부면 상에 UBM(under bump metallurgy)을 형성하는 단계;Forming an under bump metallurgy (UBM) on an upper surface of the I / O pad; 격리층 및 금속 호일을 연속하여 순서대로 상기 UBM의 상부면 상에 배열하는 단계;Arranging the isolation layer and the metal foil sequentially on the top surface of the UBM; 상기 UBM의 상기 상부면의 일부가 노출되도록 상기 격리층 및 상기 금속 호일의 일부를 제거함으로써 비아를 형성하는 단계;Forming a via by removing the isolation layer and a portion of the metal foil such that a portion of the top surface of the UBM is exposed; 상기 금속 호일에 결합되도록 상기 비아 내에 금속층을 형성하는 단계;Forming a metal layer in the via to bond to the metal foil; 상기 금속층으로 코팅된 상기 비아를 덮지 않으면서 상기 금속 호일의 상부면 상에 레지스트를 형성하는 단계; Forming a resist on the top surface of the metal foil without covering the via coated with the metal layer; 전류가 통하도록 하기 위해 상기 금속 호일 및 상기 금속층을 공동으로 사용하여 상기 UBM의 상기 상부면 상의 상기 비아 내에 상기 금속 범프를 형성하는 단계; 및Jointly using the metal foil and the metal layer to allow electrical current to form the metal bumps in the vias on the top surface of the UBM; And 상기 레지스트 및 상기 금속 호일을 제거하는 단계를 포함하는 방법.Removing the resist and the metal foil. 청구항 1에 있어서, 상기 반도체 디바이스는 집적 회로, 트랜지스터, 다이오드 및 사이리스터 중 하나인 방법.The method of claim 1, wherein the semiconductor device is one of an integrated circuit, a transistor, a diode, and a thyristor. 청구항 1에 있어서, 상기 UBM은 접착층, 배리어층 및 웨팅층을 포함하는 방법.The method of claim 1, wherein the UBM comprises an adhesive layer, a barrier layer and a wetting layer. 삭제delete 청구항 1에 있어서, 상기 격리층은 상기 UBM의 상기 상부면 상에 배열되며, 상기 격리층은 상기 반도체 디바이스의 상기 활성면을 실링하는 방법.The method of claim 1, wherein the isolation layer is arranged on the top surface of the UBM, and the isolation layer seals the active surface of the semiconductor device. 청구항 1에 있어서, 상기 금속 호일은 구리, 크롬 및 니켈 중 하나로 이루어지는 방법.The method of claim 1 wherein the metal foil consists of one of copper, chromium and nickel. 삭제delete 청구항 1에 있어서, 상기 금속층은 무전해(electroless) 구리 및 니켈 중 하나로 이루어지는 방법.The method of claim 1, wherein the metal layer consists of one of electroless copper and nickel. 청구항 1에 있어서, 상기 금속 범프는 금, 은, 팔라듐, 구리, 주석, 니켈, 솔더 및 그 조합 중 하나로 이루어지는 방법.The method of claim 1, wherein the metal bump consists of one of gold, silver, palladium, copper, tin, nickel, solder, and combinations thereof. 청구항 1에 있어서, 상기 레지스트를 형성하기 전에 상기 금속층의 외부 표면 상에 추가적인 금속층을 형성하는 단계를 더 포함하는 방법.The method of claim 1, further comprising forming an additional metal layer on an outer surface of the metal layer prior to forming the resist. 청구항 1에 있어서, 상기 금속 범프의 상부면 상에 산화 방지를 위한 코팅층을 형성하는 단계를 더 포함하는 방법.The method of claim 1, further comprising forming a coating layer for preventing oxidation on the top surface of the metal bumps. 청구항 1에 있어서, 상기 격리층은 일시적인 고체 상태 및 액체 상태 중 하나에 있으며; 상기 격리층 및 상기 금속 호일이 상기 UBM의 상기 상부면 상에 배열된 이후 상기 격리층이 영구적으로 응고되는 방법.The method of claim 1, wherein the isolation layer is in one of a temporary solid state and a liquid state; And the isolation layer is permanently solidified after the isolation layer and the metal foil are arranged on the top surface of the UBM. 청구항 1에 있어서, 상기 격리층은 일시적으로 고체 상태에 있으며 상기 UBM의 상기 상부면 상에 먼저 배열되며; 이후 상기 금속 호일이 상기 격리층의 상부면 상에 배열되고; 이후 상기 격리층이 영구적으로 응고되는 방법.The method of claim 1, wherein the isolation layer is temporarily in a solid state and is first arranged on the top surface of the UBM; The metal foil is then arranged on the top surface of the isolation layer; Then the isolation layer is permanently solidified. 반도체 디바이스의 활성면 상의 I/O 패드 상에 금속 범프를 형성하는 방법으로서, 상기 방법은:A method of forming a metal bump on an I / O pad on an active side of a semiconductor device, the method comprising: 상기 I/O 패드의 상부면 상에 UBM(under bump metallurgy)을 형성하는 단계;Forming an under bump metallurgy (UBM) on an upper surface of the I / O pad; 상기 UBM의 상부면 상의 액체 상태 및 일시적으로 고체 상태 중 하나에 있는 격리층을 배열하고 상기 격리층을 응고시키는 단계;Arranging an isolation layer in one of a liquid state and a temporarily solid state on the top surface of the UBM and solidifying the isolation layer; 상기 UBM의 상기 상부면의 일부가 노출되도록 상기 격리층의 일부를 제거함으로써 비아를 형성하는 단계;Forming a via by removing a portion of the isolation layer to expose a portion of the top surface of the UBM; 상기 격리층의 상부면 상에 및 상기 비아 내에 금속층을 형성하는 단계;Forming a metal layer on the top surface of the isolation layer and in the via; 상기 금속층으로 코팅된 상기 비아를 덮지 않으면서 상기 금속층의 상부면 상에 레지스트를 형성하는 단계; Forming a resist on the top surface of the metal layer without covering the via coated with the metal layer; 전류가 통하도록 하기 위해 상기 금속층을 사용하여 상기 UBM의 상기 상부면 상의 상기 비아 내에 상기 금속 범프를 형성하는 단계; 및Forming the metal bumps in the vias on the top surface of the UBM using the metal layer to allow current to pass through; And 상기 레지스트 및 상기 금속층을 제거하는 단계를 포함하는 방법.Removing the resist and the metal layer. 청구항 14에 있어서, 상기 금속층은 무전해 구리 및 니켈 중 하나로 이루어지는 방법.The method of claim 14, wherein the metal layer consists of one of electroless copper and nickel. 청구항 14에 있어서, 상기 금속 범프는 금, 은, 팔라듐, 구리, 주석, 니켈, 솔더 및 그 조합 중 하나로 이루어지는 방법.The method of claim 14, wherein the metal bumps consist of one of gold, silver, palladium, copper, tin, nickel, solder, and combinations thereof. 청구항 14에 있어서, 상기 금속 범프의 상부면 상에 산화 방지를 위한 코팅층을 형성하는 단계를 더 포함하는 방법.The method of claim 14, further comprising forming a coating layer for preventing oxidation on the top surface of the metal bumps. 반도체 디바이스의 활성면 상의 I/O 패드 상에 금속 범프를 형성하는 방법으로서, 상기 방법은:A method of forming a metal bump on an I / O pad on an active side of a semiconductor device, the method comprising: 상기 I/O 패드의 상부면 상에 UBM(under bump metallurgy)을 형성하는 단계;Forming an under bump metallurgy (UBM) on an upper surface of the I / O pad; 상기 UBM의 상부면 상의 액체 상태 및 일시적으로 고체 상태 중 하나에 있는 격리층을 배열하고 상기 격리층을 응고시키는 단계;Arranging an isolation layer in one of a liquid state and a temporarily solid state on the top surface of the UBM and solidifying the isolation layer; 상기 격리층의 상부면 상에 제1 금속층을 형성하는 단계;Forming a first metal layer on an upper surface of the isolation layer; 상기 UBM의 상기 상부면의 일부가 노출되도록 상기 격리층 및 상기 제1 금속층의 일부를 제거함으로써 비아를 형성하는 단계;Forming a via by removing a portion of the isolation layer and the first metal layer to expose a portion of the top surface of the UBM; 상기 비아 내에 제2 금속층을 형성하여 상기 제2 금속층이 상기 제1 금속층에 결합되도록 하는 단계;Forming a second metal layer in the via to couple the second metal layer to the first metal layer; 상기 제2 금속층으로 코팅된 상기 비아를 덮지 않으면서 제1금속층의 상부면 상에 레지스트를 형성하는 단계; Forming a resist on an upper surface of the first metal layer without covering the via coated with the second metal layer; 전류가 통하도록 하기 위해 상기 제1 금속층 및 제2 금속층을 사용하여 상기 UBM의 상기 상부면 상의 상기 비아 내에 상기 금속 범프를 형성하는 단계; 및Forming the metal bumps in the vias on the top surface of the UBM using the first metal layer and the second metal layer to allow current to pass through; And 상기 레지스트 및 상기 제1 금속층을 제거하는 단계를 포함하는 방법.Removing the resist and the first metal layer. 청구항 18에 있어서, 상기 제1 및 제2 금속층은 무전해 구리 및 니켈 중 하나로 이루어지는 방법.The method of claim 18, wherein the first and second metal layers consist of one of electroless copper and nickel. 청구항 18에 있어서, 상기 금속 범프는 금, 은, 팔라듐, 구리, 주석, 니켈, 솔더 및 그 조합 중 하나로 이루어지는 방법.The method of claim 18, wherein the metal bumps consist of one of gold, silver, palladium, copper, tin, nickel, solder, and combinations thereof. 청구항 18에 있어서, 상기 금속 범프의 상부면 상에 산화 방지를 위한 코팅층을 형성하는 단계를 더 포함하는 방법.19. The method of claim 18, further comprising forming a coating layer for oxidation prevention on the top surface of the metal bumps.
KR1020080008597A 2008-01-28 2008-01-28 Method of forming metallic bump and seal for semiconductor device KR101115705B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080008597A KR101115705B1 (en) 2008-01-28 2008-01-28 Method of forming metallic bump and seal for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080008597A KR101115705B1 (en) 2008-01-28 2008-01-28 Method of forming metallic bump and seal for semiconductor device

Publications (2)

Publication Number Publication Date
KR20090082691A KR20090082691A (en) 2009-07-31
KR101115705B1 true KR101115705B1 (en) 2012-03-06

Family

ID=41293961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080008597A KR101115705B1 (en) 2008-01-28 2008-01-28 Method of forming metallic bump and seal for semiconductor device

Country Status (1)

Country Link
KR (1) KR101115705B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101121816B1 (en) * 2010-04-14 2012-03-21 앰코 테크놀로지 코리아 주식회사 Semiconductor device and manufacturing method thereof
KR102218736B1 (en) * 2014-01-24 2021-02-22 삼성전자주식회사 Bump structure, method of manufacturing the same and semiconductor package inclunding the same
US9875979B2 (en) 2015-11-16 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive external connector structure and method of forming
US10529650B2 (en) 2017-11-15 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332577A (en) 2000-05-25 2001-11-30 Citizen Watch Co Ltd Method of manufacturing semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332577A (en) 2000-05-25 2001-11-30 Citizen Watch Co Ltd Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
KR20090082691A (en) 2009-07-31

Similar Documents

Publication Publication Date Title
US7713861B2 (en) Method of forming metallic bump and seal for semiconductor device
US7968446B2 (en) Metallic bump structure without under bump metallurgy and manufacturing method thereof
US7713860B2 (en) Method of forming metallic bump on I/O pad
JP4660643B2 (en) Semiconductor package substrate for forming pre-solder structure, semiconductor package substrate on which pre-solder structure is formed, and manufacturing method thereof
US9698118B2 (en) Method and apparatus for connecting packages onto printed circuit boards
CN106098667B (en) Semiconductor device with a plurality of transistors
US9013037B2 (en) Semiconductor package with improved pillar bump process and structure
CN101582386B (en) Method for forming metallic bump on semiconductor component and sealing semiconductor component
KR101140518B1 (en) Wiring b0ard and semic0nduct0r device
US8022530B2 (en) Package substrate having electrically connecting structure
US20090111219A1 (en) Wafer-level chip scale package and method for fabricating and using the same
US20100230810A1 (en) Flip chip semiconductor package and fabrication method thereof
US10475729B2 (en) Packaged semiconductor device with a particle roughened surface
US6774495B2 (en) Solder terminal and fabricating method thereof
KR101115705B1 (en) Method of forming metallic bump and seal for semiconductor device
US7078272B2 (en) Wafer scale integration packaging and method of making and using the same
TWI397980B (en) Enhanced reliability for semiconductor devices using dielectric encasement
US7358177B2 (en) Fabrication method of under bump metallurgy structure
TW589727B (en) Bumping structure and fabrication process thereof
KR101443922B1 (en) A metallic bump structure without under bump metallurgy and a manufacturing method thereof
JP7382170B2 (en) semiconductor equipment
KR20170021712A (en) Semiconductor device and manufacturing method thereof
JP4454454B2 (en) Semiconductor element and semiconductor element mounting board on which the semiconductor element is mounted
JP2009289804A (en) Method for forming metal bump on input-output pad of rail track face of semiconductor element
JP2008251637A (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee