KR101112536B1 - Thin film transistor panel and liquid crystal display including the panel - Google Patents
Thin film transistor panel and liquid crystal display including the panel Download PDFInfo
- Publication number
- KR101112536B1 KR101112536B1 KR1020040007901A KR20040007901A KR101112536B1 KR 101112536 B1 KR101112536 B1 KR 101112536B1 KR 1020040007901 A KR1020040007901 A KR 1020040007901A KR 20040007901 A KR20040007901 A KR 20040007901A KR 101112536 B1 KR101112536 B1 KR 101112536B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- electrode
- film transistor
- data line
- liquid crystal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
- G11B33/02—Cabinets; Cases; Stands; Disposition of apparatus therein or thereon
- G11B33/04—Cabinets; Cases; Stands; Disposition of apparatus therein or thereon modified to store record carriers
- G11B33/0405—Cabinets; Cases; Stands; Disposition of apparatus therein or thereon modified to store record carriers for storing discs
- G11B33/0411—Single disc boxes
- G11B33/0422—Single disc boxes for discs without cartridge
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
- G11B33/14—Reducing influence of physical parameters, e.g. temperature change, moisture, dust
- G11B33/1446—Reducing contamination, e.g. by dust, debris
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
- G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
- G11B2220/2537—Optical discs
- G11B2220/2545—CDs
Landscapes
- Liquid Crystal (AREA)
Abstract
본 발명의 실시예에 따른 액정 표시 장치는, 게이트 전극을 가지는 게이트선, 이후의 화소 전극과 중첩하여 유지 용량을 형성하는 유지 전극, 게이트선 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체층, 반도체층 위에 형성되어 있으며 게이트선과 직교하는 데이터선, 게이트 전극 상부에서 소스 전극과 각각 대향하고 있는 드레인 전극, 반도체층을 덮으며 유기 절연 물질로 이루어진 보호막과, 드레인 전극과 전기적으로 연결되어 있는 화소 전극 및 이중으로 형성된 데이터선을 덮으며 인접하는 각각의 화소 전극이 이중으로 형성된 한측의 데이터 라인을 각각 완전히 덮어서, 화소전극과 데이터 선간의 기생용량의 차이가 공정의 각층간의 오정렬에 의하여 영향을 받지 않도록 형성하는 박막 트랜지스터 기판과 화소 전극과 마주하여 액정 용량을 형성하는 대향 전극이 형성되어 있는 기판을 가지는 액정 표시 장치이다.A liquid crystal display device according to an embodiment of the present invention includes a gate line having a gate electrode, a storage electrode overlapping a pixel electrode thereafter to form a storage capacitor, a gate insulating film formed over the gate line, and a semiconductor formed over the gate insulating film. And a data line orthogonal to the gate line, a drain electrode facing the source electrode on the gate electrode, a protective film made of an organic insulating material covering the semiconductor layer, and electrically connected to the drain electrode. Covering the pixel electrode and the data line formed in duplicate, each adjacent pixel electrode completely covers one data line formed in double, so that the difference in parasitic capacitance between the pixel electrode and the data line is affected by misalignment between the layers of the process. Thin film transistor substrate and pixel It is a liquid crystal display device which has a board | substrate with which the counter electrode which forms a liquid crystal capacitance is formed facing a pole.
공통 전압, 화소 전극, 대향 전극, 기생 용량, 데이터선, 유기 절연 물질Common voltage, pixel electrode, counter electrode, parasitic capacitance, data line, organic insulating material
Description
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,1 is a layout view of a thin film transistor array panel for a liquid crystal display according to a first exemplary embodiment of the present invention.
도 2는 도 1에 도시한 박막 트랜지스터 표시판과 대향 표시판이 조립된 상태의 액정 표시 장치를 도 1의 Ⅱ-Ⅱ'선을 따라서 절단한 단면도이고,FIG. 2 is a cross-sectional view taken along line II-II ′ of FIG. 1, illustrating a liquid crystal display device in which the thin film transistor array panel and the opposing display panel illustrated in FIG. 1 are assembled;
도 3는 도 1에 도시한 박막 트랜지스터 표시판과 대향 표시판이 조립된 상태의 액정 표시 장치를 도 1의 Ⅲ-Ⅲ'선을 따라서 절단한 단면도이고,FIG. 3 is a cross-sectional view taken along line III-III ′ of FIG. 1 illustrating a liquid crystal display in a state in which the thin film transistor array panel and the opposing display panel illustrated in FIG. 1 are assembled;
도 4는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,4 is a layout view of a thin film transistor array panel for a liquid crystal display according to a second exemplary embodiment of the present invention.
도 5는 도 4의 박막 트랜지스터 표시판과 대향 표시판이 조립된 상태의 액정 표시 장치를 도 4의 V-V''선을 따라서 절단한 단면도이고,FIG. 5 is a cross-sectional view of the liquid crystal display of FIG. 4 taken along the line V-V ″ of FIG. 4 in a state where the thin film transistor array panel and the opposing display panel are assembled;
도 6은 도 4의 박막 트랜지스터 표시판과 대향 기판이 조립된 상태의 액정 표시 장치를 Ⅵ-Ⅵ'선을 따라서 절단한 단면도이고,FIG. 6 is a cross-sectional view taken along line VI-VI ′ of the liquid crystal display device in which the thin film transistor array panel and the opposing substrate of FIG. 4 are assembled;
도 7은 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,7 is a layout view of a thin film transistor array panel for a liquid crystal display according to a third exemplary embodiment of the present invention.
도 8은 도 7의 박막 트랜지스터 표시판과 대향 표시판이 조립된 상태의 액정 표시 장치를 도 7의 Ⅷ-Ⅷ'선을 따라서 절단한 단면도이고,FIG. 8 is a cross-sectional view of the liquid crystal display with the thin film transistor array panel and the opposing display panel of FIG. 7 assembled along a line 'VIII' of FIG. 7;
도 9는 도 7의 박막 트랜지스터 표시판과 대향 표시판이 조립된 상태의 액정 표시 장치를 도 7의 Ⅸ-Ⅸ'선을 따라서 절단한 단면도이다.FIG. 9 is a cross-sectional view of the liquid crystal display of FIG. 7 taken along the line 'VIII' of FIG. 7 while the thin film transistor array panel and the opposing display panel are assembled.
본 발명은 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치에 관한 것으로, 특히 고개구율의 액정 표시 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor array panel and a liquid crystal display device including the same, and more particularly, to a liquid crystal display device having a high opening ratio.
액정 표시 장치는 일반적으로 대향 전극이 형성되어 있는 상부 표시판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 표시판과 이들 사이에 형성되어 있는 액정층을 포함하고, 화소 전극과 대향 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.A liquid crystal display generally includes an upper panel on which counter electrodes are formed, a lower panel on which thin film transistors, pixel electrodes, and the like are formed, and a liquid crystal layer formed therebetween, and different potentials are applied to the pixel electrode and the counter electrode. By applying to form an electric field to change the arrangement of the liquid crystal molecules, and through this to adjust the transmittance of light to express the image.
이러한 일반적인 액정 표시 장치에서는 화소의 개구율을 확보하는 것이 화면의 휘도를 높게 하고 이에 따른 많은 효과가 있으므로 중요한 기술적인 과제이다. 이를 위하여 화소 전극과 데이터선이 중첩하도록 배치하는데, 이로 인하여 화소 전압이 인가된 화소 전극과 연속적으로 변하는 데이터 전압이 전달되는 데이터선 사이에서 기생 용량이 형성되며, 이러한 기생 용량으로 인하여 여러 가지 불량이 발생한다. 하나의 예로, 액정 표시 장치의 제조 공정 중 사진 공정에서 표시판의 화소 전극이 위치하는 액티브 영역보다 작은 노광 마스크를 이용하는 경우에는 표시 판을 몇 개의 블록으로 나누어 노광 공정을 실시하는데, 노광 마스크와 표시판의 정렬의 정도에 따라 화소 전극과 데이터선 사이의 거리가 블록마다 약간 달라질 수 있다. 이로 인하여 화소 전극과 데이터선 사이에서 발생하는 기생 용량이 블록에 따라 달라지고 이에 따라 스티치 불량이 발생할 수 있다. In such a general liquid crystal display device, securing the aperture ratio of pixels increases the luminance of the screen and has many effects. To this end, the pixel electrode and the data line are disposed to overlap each other. Thus, parasitic capacitance is formed between the pixel electrode to which the pixel voltage is applied and the data line to which the continuously varying data voltage is transmitted. Occurs. As an example, when using an exposure mask smaller than the active area in which a pixel electrode of a display panel is positioned in a photolithography process of a liquid crystal display device, the display panel is divided into several blocks to perform an exposure process. Depending on the degree of alignment, the distance between the pixel electrode and the data line may vary slightly from block to block. As a result, the parasitic capacitance generated between the pixel electrode and the data line may vary depending on the block, and thus stitch failure may occur.
본 발명이 이루고자 하는 기술적 과제는 화소 전극과 데이터선 사이에서 발생하는 기생 용량이 균일한 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a thin film transistor array panel having a uniform parasitic capacitance generated between a pixel electrode and a data line, and a liquid crystal display including the same.
상기한 본 발명의 목적을 달성하기 위한 박막 트랜지스터 표시판은 주사신호를 전달하는 복수의 게이트선 ; 상기 게이트선과 교차하고 영상 신호를 전달하며, 각각 서로 전기적으로 연결되고 서로 떨어져 있는 제1및 제2부데이터선을 각각 포함하는 복수의 데이터선 ; 상기 게이트선 및 상기 데이터선과 박막 트랜지스터를 통하여 전기적으로 연결되어 있으며 인접한 제1부데이터선 또는 제2부데이터선의 양쪽 가장자리를 덮는 복수의 화소 전극 ; 상기 데이터선과 상기 화소 전극 사이에 형성되어 있는 보호막; 그리고 상기 제1부데이터선과 상기 제2부데이터선 사이를 가리는 광차단 부재를 포함한다. The thin film transistor array panel for achieving the above object of the present invention comprises a plurality of gate lines for transmitting a scan signal; A plurality of data lines intersecting the gate lines and transferring image signals, each of the first and second sub data lines electrically connected to and separated from each other; A plurality of pixel electrodes electrically connected to the gate line, the data line, and the thin film transistor and covering both edges of an adjacent first sub data line or a second sub data line; A passivation film formed between the data line and the pixel electrode; And a light blocking member covering between the first sub data line and the second sub data line.
또한, 상기한 본 발명의 목적을 달성하기 위한 다른 액정 표시 장치는, 주사신호를 전달하는 복수의 게이트선 ; 상기 게이트선과 교차하고 영상신호를 전달하며, 각각 서로 전기적으로 연결되고 서로 떨어져 있는 제1및 제2부데이터선을 각 각 포함하는 복수의 데이터선, 상기 게이트선 및 상기 데이터선과 박막트랜지스터를 통하여 전기적으로 연결되어 있고 인접한 제1부데이터선 또는 제2부데이터선의 양쪽 가장자리를 덮는 복수의 화소전극 ; 상기 데이터선과 상기 화소전극 사이에 형성되어 있는 색필터층을 포함하는 박막트랜지스터 표시판 ; 그리고 상기 분할된 데이터 선과 적층되어 형성된 광차단 부재를 포함한다. In addition, another liquid crystal display device for achieving the above object of the present invention, a plurality of gate lines for transmitting a scan signal; A plurality of data lines intersecting the gate line and transferring an image signal, each of the first and second sub data lines electrically connected to and spaced apart from each other, and electrically connected through the gate line and the data line and the thin film transistor. A plurality of pixel electrodes connected to each other and covering both edges of the adjacent first sub data line or the second sub data line; A thin film transistor array panel including a color filter layer formed between the data line and the pixel electrode; And a light blocking member formed by stacking the divided data lines.
이와같이, 각 데이터선을 서로 평행한 한 쌍의 부데이터선으로 만들고 각 부데이터선의 양쪽에 위치한 화소 전극들이 각각 인접 부데이터선과 중첩하도록 하고, 그 사이를 광차단 부재가 가려주면 데이터선과 화소전극 사이에서 발생하는 기생용량을 최소화하고 개구율을 최대로 할수 있다. In this way, each data line is formed as a pair of sub data lines parallel to each other, and pixel electrodes positioned on both sides of each sub data line overlap with adjacent sub data lines, and the light blocking member covers the gap between the data line and the pixel electrode. It is possible to minimize the parasitic capacitance generated at and to maximize the aperture ratio.
본 발명은 한 쌍의 부데이터선으로 이루어진 데이터선, 이에 중첩하는 화소 전극, 부데이터선 사이를 가리는 광차단층의 위치에 따라서 여러 가지 실시예가 있다. The present invention has various embodiments according to the position of the data line consisting of a pair of sub data lines, the pixel electrode overlapping the sub data line, and the light blocking layer covering the sub data lines.
본 발명의 실시예에 따른 박막 트랜지스터 표시판에는 주사 신호를 전달하는 게이트선, 게이트선과 교차하며 영상 신호를 전달하며 적어도 화소 전극 주변의 일부분에서는 서로 거리를 두고 있는 한 쌍의 부데이터선을 포함하는 데이터선, 게이트선과 데이터선이 정의하는 화소 영역에 배치되어 있는 화소 전극, 그리고 게이트선에 연결되어 있는 게이트 전극, 데이터선에 연결된 소스 전극 및 화소 전극에 연결되어 있는 드레인 전극을 포함하는 박막 트랜지스터가 형성되어 있다.In the thin film transistor array panel according to the exemplary embodiment of the present invention, data includes a gate line transmitting a scan signal, a pair of sub data lines intersecting the gate line, transmitting an image signal, and at least a distance from each other around the pixel electrode. A thin film transistor including a line, a pixel electrode disposed in the pixel region defined by the gate line and the data line, and a gate electrode connected to the gate line, a source electrode connected to the data line, and a drain electrode connected to the pixel electrode. It is.
박막 트랜지스터 표시판은 박막 트랜지스터, 게이트선 및 데이터선을 덮는 절연막을 더 포함하며, 화소 전극은 절연막 상부에 형성되어 있는 것이 바람직하 며, 절연막은 유기 절연 물질 또는 색 필터로 이루어질 수 있고, 화소 전극과 중첩하여 유지 용량을 형성하는 유지 전극을 더 포함할 수 있다.The thin film transistor array panel further includes an insulating layer covering the thin film transistor, the gate line, and the data line, and the pixel electrode is preferably formed on the insulating layer, and the insulating layer may be formed of an organic insulating material or a color filter. It may further include a storage electrode overlapping to form a storage capacitor.
데이터선은 화소의 길이를 단위로 평행하게 이중으로 배치되며 직선 모양 혹은 반복적으로 나타나는 굽은 부분과 게이트선과 교차하는 부분을 가지며, 데이터선의 굽은 경우는 적어도 2개의 직선 부분을 포함하고, 직선 부분은 게이트선에 대하여 실질적으로 ±45도를 이루는 것이 바람직하고, 화소 전극은 화소에서 데이터선의 굽은 모양을 따라 패터닝되어 있는 것이 바람직하다. 여기서, 화소 전극은 인접한 데이터선의 양쪽 가장자리를 덮고, 광차단 부재는 데이터선과 전기적으로 절연되어 유기 재료 혹은 금속 재료로 이루어지며, 특히 각 쌍의 부데이터선 사이를 적어도 가리며 그 바깥쪽 가장자리가 부데이터선의 바깥쪽 가장자리를 넘지 않는 것이 바람직하다. The data line is arranged in parallel in parallel with the length of the pixel and has a curved portion that appears linearly or repeatedly and intersects with the gate line. The curved portion of the data line includes at least two straight portions, and the straight portion includes a gate. It is preferable to form substantially +/- 45 degrees with respect to the line, and the pixel electrode is preferably patterned along the curved shape of the data line in the pixel. Here, the pixel electrode covers both edges of the adjacent data line, and the light blocking member is electrically insulated from the data line and is made of an organic material or a metal material. In particular, the pixel electrode at least covers between each pair of sub data lines, and the outer edge thereof is negative. It is preferable not to exceed the outer edge of the data line.
이러한 박막 트랜지스터 표시판을 포함하는 액정 표시 장치는 박막 트랜지스터 표시판과 마주하며, 화소 전극과 마주하는 대향 전극을 가지는 대향 표시판과 박막 트랜지스터 표시판과 대향 표시판 사이에 형성되어 있는 액정층을 더 포함한다.The liquid crystal display device including the thin film transistor array panel further includes an opposing display panel facing the thin film transistor array panel and having a counter electrode facing the pixel electrode, and a liquid crystal layer formed between the thin film transistor array panel and the opposing display panel.
이때, 액정층은 여러 가지 종류가 모두 해당될 수 있으나, 여기 실시예는 TN Mode를 기준으로 도면 등을 설명하였으나, 또한 수직 배향 모드의 경우도 같다고 할 수 있다. 수직 배향 모드 액정 표시 장치의 경우에는 액정층이 음의 유전율 이방성을 가지며 액정 분자의 장축이 두 표시판의 표면에 대하여 수직으로 배향되어 있다. 수직 배향 모드의 액정 표시 장치인 경우, 대향 전극과 화소 전극에 절개부 나 돌기 등을 두어 액정층에 전계가 인가될 때 액정 분자들이 눕는 방향을 서로 다르게 함으로써 소위 시야각의 향상에 기여하도록 할 수 있다.In this case, the liquid crystal layer may be any of a variety of types, but the embodiment has been described with reference to the TN mode, but can also be said to be the case of the vertical alignment mode. In the vertical alignment mode liquid crystal display, the liquid crystal layer has negative dielectric anisotropy and the long axis of the liquid crystal molecules is vertically aligned with respect to the surfaces of the two display panels. In the case of a liquid crystal display device in a vertical alignment mode, cutouts or protrusions may be provided at the counter electrode and the pixel electrode to contribute to the so-called viewing angle improvement by changing the direction in which the liquid crystal molecules lie when the electric field is applied to the liquid crystal layer. .
박막 트랜지스터 표시판은 게이트 전극과 소스 및 드레인 전극 사이에 형성되어 있는 반도체층을 더 포함하며, 주로 섬 모양일 수 있지만, 경우에 따라서는 데이터선의 하부까지 연장될 수도 있으며, 소스 전극과 드레인 전극 사이의 채널부를 제외한 반도체층은 데이터선과 드레인 전극과 동일한 평면 모양을 가질 수도 있다.The thin film transistor array panel further includes a semiconductor layer formed between the gate electrode and the source and drain electrodes, and may be mainly island-shaped, but in some cases, may extend to a lower portion of the data line. The semiconductor layer except for the channel portion may have the same planar shape as the data line and the drain electrode.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지는 않는다.DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.
그러면 첨부한 도면을 참고로 하여 본 발명의 각각의 실시예에 따른 액정 표시 장치에 대하여 설명한다.Next, a liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표 시판의 배치도이고, 도 2는 도 1에 도시한 박막 트랜지스터 표시판과 대향 표시판이 조립된 상태의 액정 표시 장치를 도 1의 Ⅱ-Ⅱ'선을 따라서 절단한 단면도 이고, 도 3은 도 1에 도시한 박막 트랜지스터 표시판과 대향 기판이 조립된 상태의 액정 표시 장치를 도 1의 Ⅲ-Ⅲ'선을 따라서 절단한 단면도이다.FIG. 1 is a layout view of a thin film transistor display panel for a liquid crystal display according to a first exemplary embodiment of the present invention, and FIG. 2 is a view illustrating a liquid crystal display in a state in which a thin film transistor array panel and an opposing display panel illustrated in FIG. 1 are assembled. 3 is a cross-sectional view taken along the line II-II ', and FIG. 3 is a cross-sectional view taken along line III-III' of FIG. 1 while the liquid crystal display device in which the thin film transistor array panel and the opposing substrate shown in FIG. 1 are assembled.
도 2 및 도 3에 도시한 바와 같이 본 실시예에 따른 액정 표시 장치는, 서로 마주 보는 박막 트랜지스터 표시판(100)과 대향 표시판(200) 및 그 사이에 구비되어 있는 액정층(300)과 실재(330)를 포함한다. 그리고 박막 트랜지스터 표시판(100) 위에는 신호선(420)이 형성되어 있는 가요성 인쇄 회로(flexible printed circuit) 필름 따위의 기판(430)과 기판(430)을 표시판(100)에 부착하기 위한 이방성 도전 필름(410)이 구비되어 있다.As shown in FIG. 2 and FIG. 3, the liquid crystal display according to the present exemplary embodiment includes the thin film
먼저 박막 트랜지스터 기판(100)을 개략적으로 살펴 보면, 도 1에서와 같이, 유리 등의 투명한 절연 물질로 이루어진 절연 기판(110) 위에 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어져 있는 복수의 화소 전극(190), 화소 전극(190)에 연결되어 있는 복수의 박막 트랜지스터, 박막 트랜지스터에 연결되어 주사 신호를 전달하는 복수의 게이트선(121)과 영상 신호를 전달하는 한 쌍의 부데이터선(171a, 171b)으로 이루어진 복수의 데이터선(171)이 형성되어 있다. 박막 트랜지스터는 주사 신호에 따라 온(on) 또는 오프(off)되어 영상 신호를 선택적으로 화소 전극(190)에 전달한다. 여기에서 복수의 화소 전극(190)이 위치하는 영역을 액티브 영역(또는 화면 영역)이라 하고 그 바깥을 주변 영역이라 한다.
First, referring to the thin
박막 트랜지스터 표시판(100)에 대하여 구체적으로 살펴 본다.The thin film
투명한 절연 기판(110) 위에 주로 가로 방향으로 뻗어 있는 복수의 게이트선(gate line)(121)과 복수의 유지 전극선(131)이 형성되어 있다. A plurality of
게이트선(121)은 게이트 신호를 전달하며, 각 게이트선(121)의 일부는 돌출하여 돌기 형태의 복수의 게이트 전극(gate electrode)(124)을 이룬다. 게이트선(121)은 외부로부터의 게이트 신호를 받기 위한 게이트 패드(129)를 가진다. 그러나 이와는 달리 게이트선(121)의 끝 부분이 기판(110) 상부에 직접 형성되어 있는 게이트 구동 회로의 출력단에 연결될 수도 있다. The
유지 전극선(131)은 폭이 넓은 유지 전극(135)을 포함한다. The
대향 표시판(200) 측에 공통 전압을 전달하기 위하여 게이트선(121)과 동일한 층으로 대향 전극 전압 인가용 배선(도시하지 않음)가 형성되어 있을 수 있다. In order to transfer the common voltage to the
게이트선(121) 및 유지 전극선(131)은 Al, Al 합금, Ag, Ag 합금, Cu, Cr, Ti, Ta, Mo 등의 금속 따위로 만들어진다. 본 실시예의 게이트선(121) 및 유지 전극선(131)은 단일층으로 이루어지지만, 물리 화학적 특성이 우수한 Cr, Mo, Ti, Ta 등의 내화 금속(refractory metals)층과 비저항이 작은 Al 계열 또는 Ag 계열의 금속층을 포함하는 이중층으로 이루어질 수도 있다. 특히 알루미늄을 포함하는 경우는 2중층 이상으로 하여 화소 전극 재료와의 접촉을 피해야 한다. 이외에도 여러 다양한 금속 또는 도전체로 게이트선(121)과 유지 전극선(131)을 만들 수 있다.The
게이트선(121), 유지 전극선(131) 등 게이트선과 같은 층에 형성되는 금속층 패턴의 측면은 경사져 있으며 수평면에 대한 경사각은 약 30-80°인 것이 바람직하 다.The side surface of the metal layer pattern formed on the same layer as the gate line such as the
게이트선(121)과 유지 전극선(131)의 위에는 질화규소(SiNx) 등으로 이루어진 게이트 절연막(140)이 형성되어 있다. A
게이트 절연막(140) 위에는 복수의 데이터선(171)을 비롯하여 복수의 드레인 전극(175) 및 유지 전극선 연결부(176)가 형성되어 있다.A plurality of
드레인 전극(175)은 유지 전극선(131) 중간의 유지 전극(135)까지 연장되어 중첩한다. 드레인 전극(175)과 유지 전극선(131)의 사이에는 최소한 게이트 절연막(140)을 포함하는 유전체층이 개재되어 있으므로 이들 사이에 유지 용량을 확보할 수 있다. The
각 데이터선(171)은 주로 세로 방향으로 뻗어 있으며, 각 드레인 전극(175)을 향하여 복수의 분지를 내어 이루어진 소스 전극(173)을 가진다. 데이터선(171)은 또한 한쪽 끝 부분에 위치한 접촉부(179)를 포함하며, 접촉부(179)는 외부로부터 화상 신호를 받는다. 여기서, 각 데이터선(171)은 액티브 영역에서는 전기적으로 서로 연결된 한 쌍의 부데이터선(171a, 171b)을 포함한다. 각 쌍의 부데이터선(171a, 171b)은 액티브 영역 내에서는 복수의 연결부(178)를 통하여 연결되어 있으며 주변 영역에서는 서로 합쳐져 하나의 접촉부(179)를 이룬다.Each
유지 전극선 연결부(176)는 액티브 영역 바깥에 위치하며 주로 세로 방향으로 뻗어 게이트 패드(129)에 인접한 곳에서 게이트선(121)과 교차한다. 유지 전극선 연결부(176)는 또한 유지 전극선(131)의 끝 부분과 인접하며, 뒤에서 다시 설명하겠지만, 모든 유지 전극선(131)과 연결되어 이들 유지 전극선(131)에 일정한 전 압, 예를 들면 대향 표시판(200)에 공급되는 공통 전압을 공급한다. 게이트 패드부(129)가 없는 경우 유지 전극선(131)의 패턴이 통합적으로 연결된 구조(도시하지 않음)를 가질 수도 있다.The storage electrode
데이터선(171), 드레인 전극(175) 및 유지 전극선 연결부(176)도 대개 크롬과 몰리브데늄, 알루미늄 등의 물질로 만들어지며 도 2 및 도 3에서처럼 단일층으로 이루어질 수도 있지만, 다중층으로 이루어질 수 있다. 다중층의 대표적인 예가 Mo/Al/Mo 삼중층인데, 이 경우처럼 알루미늄 등의 저저항 금속층으로 가운데 두고, 그 상하측에 몰리브데늄과 같은 내화 금속을 두는 것이 보통이다. The
소스 전극(173)과 드레인 전극(175) 및 그 사이 부분의 아래에는 섬 모양의 반도체(154)가 형성되어 있다. 도 1은 반도체(154)의 폭이 소스 전극(173) 및 드레인 전극(175)의 폭보다 약간 넓은 것을 보여 주고 있으나 반대로 더 좁을 수도 있다. 그리고 유지전극선(131)과 데이터선(171)의 교차부에도 섬 모양의 반도체(152)가 형성되어 있으며, 이외에도 게이트선(121)과 데이터선(171)의 교차부에도 두 신호선(121, 171) 사이에 반도체를 두어 두 신호선(121, 171)의 단선 등을 방지할 수 있다. 도 1과 달리 데이터선(171) 하부에도 반도체를 둘 수 있다. 반도체(152, 154)는 비정질 규소 따위로 이루어질 수 있다.An island-
섬상의 반도체(151, 152)와 소스 전극(173) 및 드레인 전극(175) 혹은 데이터선(171) 사이에는 둘 사이의 접촉 저항을 감소시키기 위한 복수의 섬 모양의 저항성 접촉 부재(161, 162)가 형성되어 있다. 저항성 접촉 부재(161, 162)는 실리사이드나 n형 불순물이 고농도로 도핑된 비정질 규소 따위로 만들어진다.
A plurality of island-like
게이트 전극(121), 소스 전극(173) 및 드레인 전극(175)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154) 부분과 함께 박막 트랜지스터를 이룬다.The
데이터선(171), 드레인 전극(175), 유지 전극선 연결부(176) 및 이들로 덮이지 않은 반도체(152, 154) 위에는 질화 규소 따위로 된 무기 절연재를 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성한 300Å~700Å 정도 두께의 얇은 무기 보호막(180a)이 구비되어 있다. 무기 보호막(180a)은 드레인 전극(175)의 일부, 게이트선(121)의 게이트 패드(129), 데이터선(171)의 접촉부(179) 및 유지전극선(131)의 단부, 유지 전극선 연결부(176) 및 그 단부 위에 위치한 복수의 접촉 구멍(185, 181, 182, 183, 184, 186)을 가지고 있다. On the
무기 보호막(180a) 위에는 도 1 및 도 2 에서와 같이 부데이터선(171a, 171b) 사이의 공간을 덮는 광차단 부재(160)가 형성되어 있다. 이때에 액티브 영역에서는 개구율 감소를 막기 위하여 광차단 부재(160)가 부데이터선(171a, 171b)의 바깥쪽 가장자리를 넘지 않게 한다. 이때, 도 2에서와 같이 부데이터선(171a, 171b)의 바깥쪽 가장자리와 광차단 부재(160)의 바깥쪽 가장자리 사이의 거리(w2)가 약 1㎛ 이상이 되도록 한다. 그리고, 광차단 부재(160)의 재료는 데이터선(171)과의 사이에 불필요한 기생 용량이 생기지 않도록 유기 절연재가 바람직하며 패턴을 쉽게 형성하기 위하여 감광성이 있는 것이 바람직하다. 예를 들면, 탄소 혹은 흑색 안료 등이 분산되어 있는 감광재가 바람직하다. 1 and 2, the
광차단 부재(160)는 또한 도 1에서와 같이 액티브 영역 밖의 주변 영역에서 액티브 영역을 둘러싸는 띠의 형태를 가지며, 이는 액티브 영역과 주변 영역 사이에서 발생하는 빛샘을 막기 위한 것이다. 이렇게 하면, 대향 기판(200) 쪽에 광차단 부재를 따로 두지 않아도 된다. The
광차단 부재(160) 및 노출된 무기 보호막(180a) 위에는 평탄화 특성이 우수한 감광성 유기물로 이루어지며 유전상수 3.0 이하인 저 유전율막인 유기 보호막(180b)이 형성되어 있다. 이 유기 보호막(180b)은 약 0.7 ㎛ 이상의 두께를 가진다. 이 유기 보호막(180b)도 무기 보호막(180a)과 마찬가지로, 무기 보호막(180a)의 접촉 구멍(185, 181, 182, 184, 186)과 거의 같은 위치 및 같은 모양의 접촉 구멍(185, 181, 182, 183, 184, 186)을 갖고 있다. 즉, 드레인 전극(175)의 적어도 일부와 데이터선(171)의 끝 부분인 데이터 패드부(179)을 각각 노출하는 복수의 접촉 구멍(182) 및 유지 전극선(131)의 한 단부 위에 위치하는 복수의 접촉 구멍(186) 및 유지 전극선 연결부(176) 중간 및 그 끝 부분에 위치한 복수의 접촉 구멍(187,188)이 구비되어 있다. An organic passivation layer 180b is formed on the
이들 접촉 구멍은 대략 2 가지의 용도로 사용하는데, 박막 트랜지스터 표시판 가장자리 측에 있는 것은 주로 반도체 칩 등으로부터 각종 신호를 인가 받기 위한 것이고, 내부 측에 위치하는 것은 내부의 배선들을 전기적으로 연결하는 수단으로 사용된다. 나중에 설명하겠지만 전기적인 연결 수단으로 보호막(180b) 위에 도전성 재료로서 연결 다리를 형성하고 이를 접촉 구멍을 통하여 하부의 도전체들과 연결하는 방법이 사용된다. These contact holes are used for two purposes. The edges of the thin film transistor array panel are mainly used to receive various signals from semiconductor chips, etc., and the inner side is a means for electrically connecting internal wirings. Used. As will be described later, a method of forming a connecting leg as a conductive material on the passivation layer 180b as an electrical connecting means and connecting the lower conductors through contact holes is used.
특히 게이트선(121) 끝 부분의 게이트 패드(129), 유지 전극선(131) 끝 부 분 위에 있는 접촉 구멍(181, 186)은, 이들 배선(121, 131)이 모두 게이트 절연막(140)의 하부에 있으므로 보호막(180a, 180b)뿐 아니라 게이트 절연막(140)도 관통하여 각각의 배선(121, 131)을 드러나게 한다. In particular, in the contact holes 181 and 186 on the
도 2에 도면 부호 C로 표시한 것처럼, 예를 들면 드레인 전극(175)을 드러내는 접촉 구멍(185) 주변에서 유기 보호막(180b)의 두께가 작아져서 유기 보호막(180b)의 표면에서부터 접촉 구멍(185)으로 내려오는 단차가 완만하다. 이러한 구조를 용이하게 만들기 위해서는 앞서 설명한 것처럼 유기 보호막(180b)의 재료가 감광성을 가지는 것이 바람직한데 이 경우에 단차가 완만한 접촉 구멍(185) 주변 구조를 만드는 방법에 대하여 간략하게 설명한다.As indicated by reference numeral C in FIG. 2, for example, the thickness of the organic passivation layer 180b is reduced around the
먼저 기판(110) 상에 양성의 감광성 유기막을 도포하고, 노광 마스크(도시하지 않음)를 정렬한 후 마스크(도시하지 않음)를 통하여 노광한다. First, a positive photosensitive organic film is coated on the
노광 마스크에는 투명한 영역과 불투명한 영역, 그리고 노광기의 분해능보다 작은 폭을 가지는 복수의 슬릿으로 이루어진 슬릿 패턴을 구비한 반투과 영역이 구비되어 있다. 노광 마스크의 투명 영역은 접촉 구멍(185)에 대응하며 투명 영역의 주변에는 슬릿 패턴이 배치되어 있다. 슬릿 패턴을 통하여 노광된 감광막 부분의 노광량은 적고 투명 영역을 통하여 노광된 접촉 구멍(185) 부분의 노광량은 충분하므로 감광막의 현상 후에 노광량이 적은 감광막 부분은 일부 두께가 잔류하고 노광량이 충분한 접촉 구멍(185) 부분은 완전히 제거된다. 이어, 드러난 무기 절연막(180a) 부분과 게이트 절연막(140) 부분을 유기 절연막(180b)을 식각 저지층으로 하여 건식 식각하여 접촉 구멍(185)을 형성한다.
The exposure mask is provided with a transflective area having a slit pattern composed of a transparent area, an opaque area, and a plurality of slits having a width smaller than the resolution of the exposure machine. The transparent area of the exposure mask corresponds to the
이때, 유지 전극선(131)의 끝 부분과 같이 게이트선(121)과 같은 층의 금속층으로 된 배선을 드러나게 하기 위한 접촉 구멍(186, 181)을 형성하기 위해서는 무기절연막인 게이트 절연막(140)도 함께 건식 식각하여 제거하여야 하는데, 이때 금속과 무기 절연막이 식각 선택 비가 다르므로 데이터선(171) 같은 층에 있는 배선들 위의 접촉 구멍을 통하여 드러난 금속층은 거의 식각되지 않는 특성을 이용한다. At this time, in order to form contact holes 186 and 181 for exposing the wiring of the metal layer of the same layer as the
한편, 데이터선(171) 끝 부분의 데이터 패드(179)와 게이트선(121) 끝 부분의 게이트 패드(129)가 위치한 주변 영역에서는 기생 용량을 우려하지 않아도 되므로 도 2 및 도 3에 도시한 것처럼, 유기 절연막(180b)의 두께를 액티브 영역에서보다 작게 한다. 이렇게 하면 게이트 신호 또는 데이터 전압을 인가하기 위한 신호선(420)이 형성되어 있는 기판(430) 또는 구동 회로 칩의 패드 범프(도시하지 않음)를 접촉 구멍(181, 182)을 통하여 드러난 배선(121, 171)과 이방성 도전 필름(410) 등으로 부착할 때 접촉 신뢰성이 높아진다. 그렇게 하기 위하여 보호막(180a, 180b) 패턴을 형성하는 공정에서, 접촉 구멍의 주변부와 마찬가지로 노광기의 분해능보다 작은 슬릿 혹은 반투명 재료로 이루어진 반투과 영역을 주변 영역에 대응시킴으로써 화소 전극(190)이 있는 액티브 영역에 비하여 보호막(180b)의 높이가 낮아지도록 한다. On the other hand, in the peripheral region where the
보호막(180) 위에는 복수의 화소 전극(190)을 비롯하여 복수의 데이터 패드(179) 및 게이트 패드(129) 및 유지 전극선 연결부(176) 단부의 패드와 그 위의 접촉 구멍들(181, 182, 186)을 통하여 전기적으로 연결되는 복수의 접촉 보조 부재(81, 82, 86), 그리고 예를 들면, 유지 전극선(131)과 유지 전극선 연결부(176) 사이의 연결 다리 등을 포함하는 연결 다리들(85)이 형성되어 있다. 이들은 모두 같은 재료로서 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등과 같은 도전체로 이루어진다. On the
화소 전극(190)은, 도 1 및 도 2에서 보는 바와 같이, 인접하고 있는 부데이터선(171a, 171b)의 안쪽 가장자리를 완전히 덮는다. 도 2에 표시한 것과 같이 화소 전극(190)의 가장자리와 이에 인접한 부데이터선(171a, 171b)의 안쪽 가장자리 사이의 거리(w1)가 약 2㎛ 이상인 것이 바람직하다. 그러나 이 수치는 노광 장비의 오정렬 마진에 따라 달라질 수 있다. 그리고 화소 전극(190)은 유지 전극선(131)까지 연장된 드레인 전극(175) 위의 접촉 구멍(185)을 통하여 박막 트랜지스터와 전기적으로 연결된다. As shown in FIGS. 1 and 2, the
이와 같이 화소 전극(190)이 인접한 부데이터선(171a, 171b)의 안쪽 가장자리까지 덮도록 하면 표시판(100)의 좌우로 정렬 오차 내에서 편차가 생기더라도 화소 전극(190)과 부데이터선(171a, 171b)이 이루는 기생 용량은 동일하다.As such, when the
그럼 대향 표시판(200)에 대하여 설명한다.The opposing
유리와 같은 투명 절연 기판(210) 위에 색필터층(230)이 박막 트랜지스터 표시판(100)의 화소 전극(190)에 대향하여 형성되어 있고 그 위에 유기물로 된 투명 절연막(250)이 형성되어 있고, 그 위에 대향 전극(270)이 형성되어 있다. 투명 절연막(250)은 반드시 필요한 것은 아니며, 색 필터층(230) 위에 바로 대향 전극(270)이 올 수도 있다. 앞서 설명한 바와 같이 박막 트랜지스터 표시판(100) 의 광차단 부재(160)가 필요한 곳에서 빛샘을 충분히 막아주고 있으므로 대향 표시판(200)에 따로 블랙 매트릭스 따위의 차광 부재를 둘 필요가 없다.The
박막 트랜지스터 표시판(100) 및 대향 표시판(200)의 안쪽 면 위에는 각각 배향막(11, 21)이 형성되어 있으며 바깥 면에는 편광판(12, 22)이 부착되어 있다. 배향막(11, 21)은 거의 액티브 영역 내에 위치한다.The alignment layers 11 and 21 are formed on the inner surfaces of the thin film
실재(330)는 박막 트랜지스터 표시판(100)과 대향 표시판(200)의 사이에 위치하며 대향 표시판(200)의 둘레를 따라 연장되는 띠 모양을 가진다. 실재(330)와 광차단 부재(160)가 적어도 일부 중첩되는 것이 빛샘을 방지하기 위하여 바람직하다.The
액정층(300)은 박막 트랜지스터 표시판(100) 및 대향 표시판(200)의 화소 전극(190) 및 대향 전극(170) 위에 각각 형성된 배향막(11, 21) 사이에 위치하며 실재(330) 둘러싸인 영역 내에 가두어져 있다. The
배향막(11, 21) 재료의 종류, 액정(300)의 종류, 배향 방법 등에 따라서, 여러 가지 다른 종류의 액정 표시 장치를 구성할 수 있다. 도 1 내지 도 3에 도시한 액정 표시 장치의 경우 비틀린 네마틱(TN) 모드로 사용하는 것이 바람직하다.Various kinds of liquid crystal display devices can be configured according to the kind of material of the
이 액정 표시 장치를 수직 배향 모드로 사용하는 경우는, 시야각 확장을 위하여, 화소 전극(190) 및 대향 전극(270)에 복수의 절개부(도시하지 않음)를 두는 것이 바람직하다. 절개부는 서로 평행하고 적어도 한 번 굴절되어 있어 화소 전극(190)과 대향 전극(270)에 의하여 생성되는 전계가 절개부에 의한 프린지 필드 효과에 의하여 비틀어져, 하나의 화소 전극(190) 위에 위치한 액정 분자들의 눕는 방향이 여러 방향으로 나타난다. 두 전극(190, 270) 모두에 절개부를 두는 대신에, 화소 전극(190)에는 절개부를 두고 대향 전극(270) 측에는 배향막(21)과 대향 전극(270) 사이에 화소 전극(190)의 절개부와 평행이며 감광성 유기막 따위로 이루어진 돌기를 둘 수도 있다. 돌기의 유전율과 액정의 유전율 차이, 또는 돌기의 경사면에 의하여 액정 분자들이 눕는 방향이 결정되므로, 결국 한 쪽은 프린지 필드 효과로, 그리고 다른 쪽은 돌기의 유전율 혹은 경사면 효과로 액정 분자들의 눕는 방향을 다양하게 만들 수 있다. 절개부 없이 화소 전극(190) 위와 대향 전극(27) 위에 모두 돌기만을 두어도 된다.When the liquid crystal display device is used in the vertical alignment mode, it is preferable to provide a plurality of cutouts (not shown) in the
도 4 내지 도 6을 참고하여, 본 발명의 제2 실시예에 따른 액정 표시 장치에 대하여 설명한다.A liquid crystal display according to a second exemplary embodiment of the present invention will be described with reference to FIGS. 4 to 6.
도 4는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 5는 도 4의 박막 트랜지스터 표시판과 대향 표시판이 조립된 상태의 액정 표시 장치를 도 4의 V-V''선을 따라서 절단한 단면도이고, 도 6은 도 4의 박막 트랜지스터 표시판과 대향 표시판이 조립된 상태의 액정 표시 장치를 도 4의 Ⅵ-Ⅵ'선을 따라서 절단한 단면도이다.4 is a layout view of a thin film transistor array panel for a liquid crystal display according to a second exemplary embodiment of the present invention, and FIG. 5 is a V-V of the liquid crystal display of FIG. 4 in a state in which the thin film transistor array panel and the opposing display panel are assembled. 6 is a cross-sectional view taken along the line VI-VI ′ of the liquid crystal display of FIG. 4, with the thin film transistor array panel and the opposing display panel assembled in FIG. 4.
제2 실시예에 따른 액정 표시 장치는 제1 실시예에 따른 액정 표시 장치와 유사한 배치 구조 및 층상 구조를 가진다.The liquid crystal display according to the second embodiment has an arrangement structure and a layered structure similar to that of the liquid crystal display according to the first embodiment.
먼저 박막 트랜지스터 표시판을 보면, 기판(110) 위에 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121) 및 복수의 유지 전극(133)을 포함하는 복수의 유지 전극선(131)이 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 반도체(154), 복수의 저항성 접촉 부재(161, 162)가 차례로 형성되어 있다. 저항성 접촉 부재(161, 162) 위에는 복수의 소스 전극(173)을 포함하며 각각 한 쌍의 부데이터선(171a, 171b)으로 이루어진 복수의 데이터선(171)과 복수의 드레인 전극(175) 및 유지 전극선 연결부(176)가 형성되어 있고 그 위에 무기 보호막(180a)이 형성되어 있다. 무기 보호막(180a) 위에는 차광 부재(160)가 형성되어 있고 그 위에는 유기 보호막(180b)이 형성되어 있다. 보호막(180a, 180b) 및/또는 게이트 절연막(140)에는 복수의 접촉 구멍(181, 182, 183, 184, 185, 186)이 형성되어 있으며, 유기 보호막(180b) 위에는 복수의 화소 전극(190, 190)과 복수의 접촉 보조 부재(81, 82) 및 복수의 연결 다리(85)가 형성되어 있다.First, in the thin film transistor array panel, a plurality of
대향 표시판(200)은 절연 기판(210)과 그 위의 공통 전극(270)을 포함한다.The opposing
두 표시판(100, 200)의 안쪽 면에는 배향막(11, 21)이, 바깥 면에는 편광판(12, 22)이 구비되어 있으며, 두 표시판(100, 200) 사이에는 실재(330)와 액정층(300)이, 그리고 박막 트랜지스터 표시판(100)의 위에는 신호선(420)이 형성되어 있는 기판(430)이 이방성 도전 필름(410)으로 부착되어 있다.The inner surfaces of the two
도 4와 도 5에서 보는 바와 같이, 본 실시예에 따른 액정 표시 장치에서는, 색필터층(230)이 대향 표시판(200)이 아니라 박막 트랜지스터 표시판(100)의 무기 보호막(180a)과 광차단 부재(160) 사이에 형성되어 있다. 색필터층(230)은 RGB(빨강, 녹색, 파랑)의 삼원색 등을 가지며, 각 색필터층(230)의 가장자리가 부데이터선(171a, 171b) 사이에 위치하고 부데이터선(171a, 171b)의 안쪽 경계를 덮는다.. 색필터층(230)은 액티브 영역에만 위치하며 접촉 구멍(185)의 무기 보호막(180a) 쪽 가장자리를 노출하는 복수의 접촉 구멍(231)을 가지고 있다. 이와 같이 색필터층(230)이 박막 트랜지스터 표시판(100) 쪽에 있으므로 도 5에서 보는 바와 같이 대향 전극(270)이 유리 기판 (210) 바로 위에 형성되어 있다. 따라서 본 실시예에 따른 대향 표시판(200)은 별도의 사진 공정 없이 간단하게 형성할 수 있다.As shown in FIG. 4 and FIG. 5, in the liquid crystal display according to the present exemplary embodiment, the inorganic filter layer 180a and the light blocking member of the thin film
도 7 내지 도 9를 참고하여 본 발명의 제3 실시예에 따른 액정 표시 장치에 대하여 상세하게 설명한다. A liquid crystal display according to a third exemplary embodiment of the present invention will be described in detail with reference to FIGS. 7 to 9.
도 7은 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 8은 도 7의 박막 트랜지스터 표시판과 대향 표시판이 조립된 상태의 액정 표시 장치를 도 7의 Ⅷ-Ⅷ'선을 따라서 절단한 단면도이고, 도 9는 도 7의 박막 트랜지스터 표시판과 대향 표시판이 조립된 상태의 액정 표시 장치를 도 7의 Ⅸ-Ⅸ'선을 따라서 절단한 단면도이다.FIG. 7 is a layout view of a thin film transistor array panel for a liquid crystal display according to a third exemplary embodiment. FIG. 8 is a cross-sectional view of the liquid crystal display of FIG. 7 in a state in which the thin film transistor array panel and the opposing display panel are assembled. 9 is a cross-sectional view taken along the line VII-VII of the liquid crystal display device in a state where the thin film transistor array panel and the opposing display panel of FIG. 7 are assembled.
도 7 내지 도 9에 도시한 액정 표시 장치는 도 4 내지 도 6에 도시한 액정 표시 장치와 유사한 배치 구조 및 층상 구조를 가진다.7 to 9 have an arrangement structure and a layered structure similar to those of the liquid crystal display device shown in FIGS. 4 to 6.
먼저 박막 트랜지스터 표시판을 보면, 기판(110) 위에 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121) 및 복수의 유지 전극(133)을 포함하는 복수의 유지 전극선(131)이 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 반도체(154), 복수의 저항성 접촉 부재(161, 162)가 차례로 형성되어 있다. 저항성 접촉 부재(161, 162) 위에는 복수의 소스 전극(173)을 포함하며 각각 한 쌍의 부데이터선(171a, 171b)으로 이루어진 복수의 데이터선(171)과 복수의 드레인 전극(175) 및 유지 전극선 연결부(176)가 형성되어 있고 그 위에 무기 보호막(180a)이 형성되어 있다. 무기 보호막(180a) 위에는 색필터층(230)이 형성되어 있고 그 위에는 유기 보호막(180b)이 형성되어 있다. 보호막(180a, 180b) 및/또는 게이트 절연막(140)에는 복수의 접촉 구멍(181, 182, 183, 184, 185, 186)이 형성되어 있고 색필터층(230)에는 접촉 구멍(231)이 형성되어 있으며, 유기 보호막(180b) 위에는 복수의 화소 전극(190, 190)과 복수의 접촉 보조 부재(81, 82) 및 복수의 연결 다리(85)가 형성되어 있다.First, in the thin film transistor array panel, a plurality of
대향 표시판(200)은 절연 기판(210)과 그 위의 공통 전극(270)을 포함한다.The opposing
두 표시판(100, 200)의 안쪽 면에는 배향막(11, 21)이, 바깥 면에는 편광판(12, 22)이 구비되어 있으며, 두 표시판(100, 200) 사이에는 실재(330)와 액정층(300)이, 그리고 박막 트랜지스터 표시판(100)의 위에는 신호선(420)이 형성되어 있는 기판(430)이 이방성 도전 필름(410)으로 부착되어 있다.The inner surfaces of the two
도 7와 도 9에서 보는 바와 같이, 본 실시예에 따른 액정 표시 장치에서는 도 4 내지 도 6에 도시한 액정 표시 장치와 달리, 대향 전극 기판(200)의 절연 기판(210)과 대향 전극(270)의 사이에 광차단 부재(160)가 형성되어 있다. 도 7에 광차단 부재(160)가 도시되어 있으나 이는 이해를 돕기 위하여 박막 트랜지스터 기판(100)에 전사된 모양으로 그린 것이다. 광차단 부재(160)의 폭은 두 표시판(100, 200)을 조립했을 때, 데이터선(171)의 폭보다 넓은 것이 바람직하고 특히 한 쌍의 부데이터선(171a, 171b)을 모두 덮는 것이 바람직하다.As shown in FIGS. 7 and 9, in the liquid crystal display according to the present exemplary embodiment, unlike the liquid crystal display shown in FIGS. 4 to 6, the insulating
제1 및 제2 실시예에서, 광차단 부재(160)는 무기 보호막(180a)과 유기 보호막(180b) 사이에 있거나, 색필터층(230) 위에 위치하지만, 광차단 부재(160)가 유 기물인 경우에는 그 층상 위치가 중요하지 않다. 예를 들면, 무기 보호막(180a)의 하부 혹은 색필터층(230) 하부에 있는 것도 가능하다. 다만, 앞서 설명한 바와 같이 데이터선(171a,171b) 폭보다는 좁은 것이 바람직하다.In the first and second embodiments, the
또한 제2 및 제3 실시예에서는 유기 보호막(171b)을 생략하고 색필터층(230)만을 두는 것도 색필터층(230)의 재료에 따라 가능하며, 이런 경우에는 인접하는 색필터층(230)이 서로 겹쳐진 구조를 갖는 것이 평판화 특성 측면에서 유리하다. In addition, in the second and third embodiments, the organic
그리고 제1, 제2, 제3 실시예 모두에서 데이터선(171)과 같은 층에 형성되는 모든 금속 패턴과 게이트 절연막(140) 사이에 반도체가 존재할 수 있다. 이는 표시판(100)을 제조할 때 반도체층, 저항성 접촉층, 데이터 금속층을 연속으로 적층하고, 금속층과 그 아래의 층들을 차례로 패터닝하는 경우에 가능함은 자명하다고 할 수 있다. In addition, in all of the first, second, and third embodiments, a semiconductor may exist between all the metal patterns formed on the same layer as the
또한 화소 전극(190)의 모양이 직사각형 대신에 부메랑 모양, 즉 적어도 한 번 굽은 형태를 가질 수 있으며, 이 경우에는 데이터선(171) 및 광차단막(160)도 화소 전극(190)의 모양을 따라 굽을 수 있다.In addition, the shape of the
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. Although the above has been described with reference to preferred embodiments of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.
이상과 같이, 각 데이터선을 서로 평행한 한 쌍의 부데이터선으로 만들고 각 부데이터선의 양쪽에 위치한 화소 전극들이 각각 인접 부데이터선과 중첩하도록 하고, 그 사이를 광차단 부재가 가려주면 데이터선과 화소 전극 사이에서 발생하는 기생 용량을 최소화하고 개구율을 최대로 할 수 있다. 이를 통하여 기생 용량 또는 이들의 편차로 인하여 표시 장치의 화질이 저하되는 것을 방지할 수 있으며, 특히 기생 용량의 편차로 인하여 발생하는 스티치 현상을 최소화할 수 있다.
As described above, when each data line is formed as a pair of sub data lines parallel to each other, and pixel electrodes positioned on both sides of each sub data line overlap with adjacent sub data lines, and the light blocking member covers the data lines and the pixels therebetween. The parasitic capacitance generated between the electrodes can be minimized and the aperture ratio can be maximized. As a result, the image quality of the display device may be prevented from deteriorating due to the parasitic capacitance or the deviation thereof, and in particular, the stitch phenomenon caused by the parasitic capacitance variation may be minimized.
Claims (19)
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040007901A KR101112536B1 (en) | 2004-02-06 | 2004-02-06 | Thin film transistor panel and liquid crystal display including the panel |
CNB2005100072903A CN100504553C (en) | 2004-02-06 | 2005-02-06 | Thin film transistor array panel and liquid crystal display including the panel |
JP2005030910A JP5100968B2 (en) | 2004-02-06 | 2005-02-07 | Thin film transistor display panel and liquid crystal display device including the same |
US11/050,675 US7417694B2 (en) | 2004-02-06 | 2005-02-07 | Thin film transistor array panel and liquid crystal display including the panel |
TW094104190A TWI358132B (en) | 2004-02-06 | 2005-02-14 | Thin film transistor array panel and liquid crysta |
US12/195,179 US7872699B2 (en) | 2004-02-06 | 2008-08-20 | Thin film transistor array panel and liquid crystal display including the panel |
JP2011116098A JP5371063B2 (en) | 2004-02-06 | 2011-05-24 | Thin film transistor display panel and liquid crystal display device including the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040007901A KR101112536B1 (en) | 2004-02-06 | 2004-02-06 | Thin film transistor panel and liquid crystal display including the panel |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050079785A KR20050079785A (en) | 2005-08-11 |
KR101112536B1 true KR101112536B1 (en) | 2012-02-15 |
Family
ID=37266639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040007901A KR101112536B1 (en) | 2004-02-06 | 2004-02-06 | Thin film transistor panel and liquid crystal display including the panel |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101112536B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102342287B1 (en) * | 2015-09-30 | 2021-12-22 | 엘지디스플레이 주식회사 | Array Substrate For Liquid Crystal Display Device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010046651A (en) * | 1999-11-15 | 2001-06-15 | 구본준 | Array panel, method for fabricating a Liquid crystal display device |
KR20020014988A (en) * | 2000-05-31 | 2002-02-27 | 마찌다 가쯔히꼬 | Liquid crystal display device and deficiency correcting method thereof |
KR20020074056A (en) * | 2001-03-16 | 2002-09-28 | 삼성전자 주식회사 | liquid crystal display, thin film transistor array plate and method for fabricating the plate |
-
2004
- 2004-02-06 KR KR1020040007901A patent/KR101112536B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010046651A (en) * | 1999-11-15 | 2001-06-15 | 구본준 | Array panel, method for fabricating a Liquid crystal display device |
KR20020014988A (en) * | 2000-05-31 | 2002-02-27 | 마찌다 가쯔히꼬 | Liquid crystal display device and deficiency correcting method thereof |
KR20020074056A (en) * | 2001-03-16 | 2002-09-28 | 삼성전자 주식회사 | liquid crystal display, thin film transistor array plate and method for fabricating the plate |
Also Published As
Publication number | Publication date |
---|---|
KR20050079785A (en) | 2005-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5371063B2 (en) | Thin film transistor display panel and liquid crystal display device including the same | |
US10365524B2 (en) | Liquid crystal display | |
US7180559B2 (en) | Array substrate having color filter on thin film transistor structure for LCD device and method of fabricating the same | |
JP5351388B2 (en) | Display device | |
US7196759B2 (en) | In-plane switching mode liquid crystal display device and method of fabrication thereof | |
US8390753B2 (en) | Thin film transistor array panel and liquid crystal display having the same | |
US7847906B2 (en) | Liquid crystal display | |
US7355665B2 (en) | Thin film transistor array panel and liquid crystal display including the panel | |
KR20010046652A (en) | liquid crystal display with color filter and method for fabricating the same | |
US8247816B2 (en) | Thin film transistor array panel | |
KR20100022372A (en) | Display device and manufacturing method thereof | |
KR101006436B1 (en) | Thin film transistor array panel for display device | |
KR101071257B1 (en) | Multi-domain thin film transistor array panel and liquid crystal display including the same | |
KR20050063016A (en) | Multi-domain thin film transistor array panel and liquid crystal display including the same | |
KR100303440B1 (en) | Liquid crystal display of in-plane switching mode | |
KR101112536B1 (en) | Thin film transistor panel and liquid crystal display including the panel | |
KR101046922B1 (en) | Thin film transistor array panel and liquid crystal display including the same | |
KR101018756B1 (en) | Liquid crystal display | |
KR20010066174A (en) | a liquid crystal display having a light blocking film and a manufacturing method thereof | |
KR101054337B1 (en) | Thin Film Transistor Display Panels for Display Devices | |
KR20060047183A (en) | Liquid crystal dispaly | |
KR20060036635A (en) | Thin film transistor array panel | |
KR20050032164A (en) | Thin film transistor panel and liquid crystal display including the panel | |
KR20060018402A (en) | Multi-domain thin film transistor array panel and liquid crystal display including the same | |
KR20060026202A (en) | Liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20151230 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190102 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20191223 Year of fee payment: 9 |