KR101108984B1 - 멀티칩 엘이디 패키지 및 그의 제조방법 - Google Patents

멀티칩 엘이디 패키지 및 그의 제조방법 Download PDF

Info

Publication number
KR101108984B1
KR101108984B1 KR1020090119273A KR20090119273A KR101108984B1 KR 101108984 B1 KR101108984 B1 KR 101108984B1 KR 1020090119273 A KR1020090119273 A KR 1020090119273A KR 20090119273 A KR20090119273 A KR 20090119273A KR 101108984 B1 KR101108984 B1 KR 101108984B1
Authority
KR
South Korea
Prior art keywords
led package
reflective layer
substrate
chip
composite frame
Prior art date
Application number
KR1020090119273A
Other languages
English (en)
Other versions
KR20110062524A (ko
Inventor
방연호
오학진
김동우
Original Assignee
(주) 아모엘이디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 아모엘이디 filed Critical (주) 아모엘이디
Priority to KR1020090119273A priority Critical patent/KR101108984B1/ko
Publication of KR20110062524A publication Critical patent/KR20110062524A/ko
Application granted granted Critical
Publication of KR101108984B1 publication Critical patent/KR101108984B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Abstract

제조공정의 단순화를 도모하고 고신뢰성을 얻을 수 있도록 함과 더불어 보다 향상된 광축출특성을 얻을 수 있는 멀티칩 엘이디 패키지 및 그의 제조방법을 제시한다. 제시된 방법은 복수의 전극 패턴이 형성된 기판이 내장되고 기판에 접속되는 리드 프레임의 일측이 노출되며 격벽에 의해 복수개의 엘이디 패키지 영역이 상호 분리되게 구획된 복합 프레임을 생성하는 복합 프레임 생성 단계, 복수개의 엘이디 패키지 영역의 각각에 칩 형상의 엘이디를 실장하는 엘이디 실장 단계, 및 복수개의 엘이디 패키지 영역의 각각에 실장된 상기 엘이디의 주위에서 해당 엘이디 패키지 영역의 바닥면 및 내측면에 접촉하는 백색의 반사층을 형성하는 반사층 형성 단계를 포함한다. 열전도율이 우수하고 열팽창계수가 작은 세라믹소재(ALN, LTCC)의 기판상에 복수의 엘이디를 실장함으로써 열적 스트레스로 인한 계면 분리를 개선하고 복수의 엘이디에서 발생되는 열을 신속하게 방출시키게 된다. 또한, 금형을 이용하여 인서트 사출에 의해 만든 복합 프레임에 격자 형상으로 구획된 복수개의 엘이디 패키지 영역에는 반사율이 우수한 백색의 반사층이 형성되므로 기존에 비해 광효율이 극대화된다.

Description

멀티칩 엘이디 패키지 및 그의 제조방법{Multi-chip LED package and method of manufacturing a multi-chip LED package}
본 발명은 멀티칩 엘이디 패키지 및 그의 제조방법에 관한 것으로, 보다 상세하게는 복수의 칩 형상의 엘이디가 설치된 멀티칩 엘이디 패키지 및 그 멀티칩 엘이디 패키지를 제조하는 방법에 관한 것이다.
일반적으로, 엘이디(LED)는 반도체의 p-n접합 구조를 이용하여 주입된 소수 캐리어(전자)를 만들어내고 이들 소수 캐리어의 재결합에 의해 발광이 이루어지는 전자부품이다.
이러한 엘이디는 고속 응답의 특징을 가지고 있어 자동차 계기류의 표시소자, 광통신용 광원 등 각종 전자기기의 표시용 램프나 숫자표시 장치 등에 많이 쓰이고 있다.
특히, 엘이디는 기존의 광원에 비해 에너지 절감효과가 뛰어날 뿐만 아니라 거의 반영구적으로 사용할 수 있다. 그로 인해, 요즘에는 형광등을 대체할 수 있는 조명용 광원으로 사용되기도 한다.
이러한 이유에 의해, 백열 램프를 주로 사용하였던 조명기기(예컨대, 자동차 헤드라이트, 독서등, 손전등 등)에 멀티칩 엘이디 패키지의 채택이 점차 늘고 있다.
이와 같이 복수의 칩 형상의 엘이디가 배열된 멀티칩 엘이디 패키지(파워 엘이디 패키지라고도 함)가 조명의 목적으로 사용되는 경우 최대한 높은 휘도를 얻기 위해 엘이디 칩들이 보통 매우 높은 동작 전류로 동작한다.
이와 같은 멀티칩 엘이디 패키지의 기술적인 이슈로는 우수한 방열구조, 광추출력을 위한 내부구조, 우수한 신뢰성 데이터 등이 있다.
이를 위해, 종래에는 도 1에 예시한 바와 같이 금형사출된 프레임(10)의 캐비티(12)의 저면에 복수개의 칩 형상의 엘이디(14)가 행렬형태로 배치되고 캐비티(12)에 형광체를 도팅하여 형광체층(16)을 형성시킨 멀티칩 엘이디 패키지가 제시되었다. 도 1에서는 기판을 도시하지 않았는데, 이는 편의상 그리한 것이다. 프레임(10)의 내부에는 기판이 내장되고, 그 기판의 상면에 복수개의 칩 형상의 엘이디(14)가 배치된다. 이 경우에는 캐비티(12)에 많은 양의 형광체를 도팅해야 되므로 제조단가가 상승하는 문제가 있다. 또한, 캐비티(12)에 형성된 형광체층(16)의 상면이 균일하게 되어야 자연스러운 백색광의 출력이 이루어질 수 있는데, 작업 공정상 균일하게 되지 못하는 경우가 많아 불량품 발생율이 높다.
그에 따라, 도 2 및 도 3에서와 같이 각각의 엘이디(14)는 저면을 제외한 상면과 측면에 일정 두께로 도포된 형광체층(16)을 갖도록 한 멀티칩 엘이디 패키지가 제시되었다. 도 2는 일반적인 멀티칩 엘이디 패키지의 다른 예를 나타낸 도면이고, 도 3은 도 2에 도시된 멀티칩 엘이디 패키지의 형광체층에 대한 설명을 위한 단면도이다. 이 경우에는 형광체층(16)을 각각의 엘이디(14)의 주변에 균일한 두께로 형성시키는 것이 매우 어려운 공정이다.
이에, 도 2 및 도 3의 멀티칩 엘이디 패키지보다 제조가 다소 용이한 멀티칩 엘이디 패키지(도 4 참조)가 제시되었다. 도 4에 도시된 멀티칩 엘이디 패키지는 엘이디(14)의 상면에만 균일한 두께의 형광체층(16)을 도포시키는 방식이다. 도 4 에 도시된 멀티칩 엘이디 패키지는 도 2 및 도 3에 도시된 멀티칩 엘이디 패키지에 비해 형광체층 형성과정이 보다 간편할 수 있지만, 엘이디(14)의 상면에만 균일한 두께의 형광체층(16)을 도포시키는 공정 역시 매우 어려운 작업이다.
한편, 도 1 내지 도 4에 도시된 멀티칩 엘이디 패키지가 양품으로 제조되었다고 하더라도, 광축출 레이어(형광체층)에서 빛상세부분이 발생하여 광효율이 떨어지는 문제가 발생한다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 제조공정의 단순화를 도모하고 고신뢰성을 얻을 수 있도록 함과 더불어 보다 향상된 광축출특성을 얻을 수 있는 멀티칩 엘이디 패키지 및 그의 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시양태에 따른 멀티칩 엘이디 패키지의 제조방법은, 복수의 전극 패턴이 형성된 기판이 내장되고 기판에 접속되는 리드 프레임의 일측이 노출되며 격벽에 의해 복수개의 엘이디 패키지 영역이 상호 분리되게 구획된 복합 프레임을 생성하는 복합 프레임 생성 단계; 복수개의 엘이디 패키지 영역의 각각에 칩 형상의 엘이디를 실장하는 엘이디 실장 단계; 및 복수개의 엘이디 패키지 영역의 각각에 실장된 상기 엘이디의 주위에서 해당 엘이디 패키지 영역의 바닥면 및 내측면에 접촉하는 백색의 반사층을 형성하는 반사층 형성 단계를 포함한다.
복합 프레임 생성 단계는, 복수의 전극 패턴이 형성된 기판을 하부 몰드의 내부에 위치시키고 기판에 접촉된 리드 프레임의 일측이 하부 몰드의 외측으로 노출되게 위치시키고, 격벽에 의한 복수개의 캐비티를 갖는 상부 몰드를 하부 몰드와 결합시키는 단계; 및 결합된 상부 몰드와 하부 몰드를 이용한 인서트 사출에 의해 상방향으로 복수개의 엘이디 패키지 영역이 노출된 복합 프레임을 형성하는 단계를 포함한다.
반사층 형성 단계는, 반사층을 내향되게 라운드지게 한다.
반사층 형성 단계는 백색의 수지를 이용하여 백색의 반사층을 형성한다.
반사층 형성 단계에 의해 형성된 반사층은 TiO2, ZnO, 리소폰(Lithopone)중에서 적어도 하나를 포함한다.
반사층 형성 단계에 의해 형성된 반사층은 TiO2, ZnO, 리소폰(Lithopone)중에서 하나를 주재료로 포함하되, 주재료를 5 ~ 25중량%으로 첨가한다. 이 경우, 반사층 형성 단계에 의해 형성된 반사층은 실리콘 수지를 30 ~ 50중량%로 하고 에폭시 수지를 25 ~ 65중량%으로 한 부재료를 주재료와 함께 사용한다.
반사층 형성 단계에 의해 형성된 반사층은 TiO2, ZnO, 리소폰(Lithopone), ZnS, BaSO4, SiO2, PTFE(폴리테트라플루오르에틸렌)중에서 적어도 하나를 포함한다.
반사층 형성 단계에 의해 형성된 반사층은 TiO2, ZnO, 리소폰(Lithopone), ZnS, BaSO4, SiO2, PTFE(폴리테트라플루오르에틸렌)중에서 적어도 하나를 주재료로 포함하되, 주재료를 5 ~ 60wt%으로 첨가한다. 이 경우, 반사층 형성 단계에 의해 형성된 반사층은 실리콘 수지를 5 ~ 30wt%로 하고 에폭시 수지를 20 ~ 65wt%로 한 부재료를 주재료와 함께 사용한다. 다르게는, 반사층 형성 단계에 의해 형성된 반사층은 실리콘 수지 또는 실리콘 수지와 경화제의 혼합물을 40 ~ 95wt%로 한 부재료를 주재료와 함께 사용한다.
복수개의 엘이디 패키지 영역의 각각에서 백색의 반사층이 형성된 부위를 제외한 나머지 공간에 형광체층을 형성하는 형광체층 형성 단계를 추가로 포함하여도 된다.
복합 프레임의 상면에 렌즈를 설치하는 렌즈 설치 단계를 추가로 포함하여도 된다.
복합 프레임의 저면에 메탈PCB를 설치하는 메탈PCB 설치 단계를 추가로 포함하여도 된다.
한편, 본 발명의 바람직한 실시양태에 따른 멀티칩 엘이디 패키지는, 복수의 전극 패턴이 형성된 기판이 내장되고 기판에 접속되는 리드 프레임의 일측이 노출되며 격벽에 의해 복수개의 엘이디 패키지 영역이 상호 분리되게 구획된 복합 프레임; 복수개의 엘이디 패키지 영역의 각각에 실장된 칩 형상의 엘이디; 및 복수개의 엘이디 패키지 영역의 각각에 실장된 엘이디의 주위에서 해당 엘이디 패키지 영역의 바닥면 및 내측면에 접촉하게 형성된 백색의 반사층을 포함한다.
복합 프레임은 격벽에 의해 격자 형태로 노출된 복수개의 엘이디 패키지 영역을 포함한다.
복합 프레임에 내장된 기판은 ALN, LTCC로 구성된다.
백색의 반사층은 내향되게 라운드진다.
복수개의 엘이디 패키지 영역의 각각에서 백색의 반사층이 형성된 부위를 제외한 나머지 공간에 형성된 형광체층을 추가로 포함하여도 된다.
복합 프레임의 상면에 설치된 렌즈를 추가로 포함하여도 된다.
복합 프레임의 저면에 설치된 메탈PCB를 추가로 포함하여도 된다.
이러한 구성의 본 발명에 따르면, 열전도율이 우수하고 열팽창계수가 작은 세라믹소재(ALN, LTCC)의 기판상에 복수의 엘이디를 실장함으로써 열적 스트레스로 인한 계면 분리를 개선하고 복수의 엘이디에서 발생되는 열을 신속하게 방출시키게 된다.
또한, 금형을 이용하여 인서트 사출에 의해 만든 복합 프레임에 격자 형상으로 구획된 복수개의 엘이디 패키지 영역에는 반사율이 우수한 백색의 반사층이 형성되므로 기존에 비해 광효율이 극대화된다.
기존과는 다르게 제조가 용이한 공정으로 멀티칩 엘이디 패키지를 제조하게 되므로, 기존에 비해 불량품의 발생률이 저감될 뿐만 아니라 양산성이 훨씬 향상된다.
본 발명의 실시예는 도 1의 기존 구조에 비해 형광체 사용량을 대폭 줄일 수 있어서 제조단가를 저감시키고 보다 균일한 형광체층의 형성이 가능하다.
본 발명의 실시예는 도 2의 기존 구조에 비해 매우 쉬운 공정으로 형광체층 을 형성시킬 수 있게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 멀티칩 엘이디 패키지 및 그의 제조방법에 대하여 설명하면 다음과 같다. 본 발명의 상세한 설명에 앞서, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니된다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 5 내지 도 12는 본 발명의 실시예에 따른 멀티칩 엘이디 패키지의 구성 및 제조공정을 설명하기 위한 도면이다.
먼저, 도 5에서와 같이 복수의 전극 패턴(22)이 패터닝된 평판 형상의 기판(20)을 준비한다. 기판(20)은 열전도율이 우수하고 열팽창계수(CTE)가 작은 방열소재(즉, 세라믹소재)를 사용한다. 예를 들어, 기판(20)은 열전도율이 대략 170w/mk 정도이고 열팽창계수가 대략 4.2㎛/m℃ 정도인 ALN소재로 구성된다. 또는, 기판(20)은 LTCC로 구성되어도 된다. 물론, 필요에 따라서는 ALN보다 열전도율이 높고 열팽창계수가 작은 세라믹소재를 사용하여도 된다. 기판(20)의 측단면의 중앙 에는 가이드 홈(24)이 형성된다. 추후에 기판(20)이 몰드(55; 도 7 참조)에 삽입되면 가이드 홈(24)에 의해 센터를 쉽게 맞출 수 있게 된다. 즉, 몰드(55)내의 가이드 핀(도시 생략)이 가이드 홈(24)에 살짝 끼워지게 되므로, 기판(20)의 정위치를 잡는데 도움을 준다. 가이드 홈(24)은 도 5에 도시된 위치 이외로, 기판(20)의 좌우 측단면에 위치하여도 되고, 기판(20)의 모서리 부분에 위치하여도 된다. 필요에 따라서는 가이드 홈(24)이 기판(20)의 좌,우,상,하 측단면에 모두 형성되어도 되고, 2군데의 모서리 또는 4군데의 모서리에 형성되어도 된다. 즉, 기판(20)에 형성되는 가이드 홈(24)은 해당 기판(20)의 센터 정렬에 도움을 주기 위한 것으로서 그 개수는 적어도 1개 이상이면 된다.
그 후, 도 6에 도시된 기판(20; 전극 패턴(22)을 포함) 및 그 기판(20)의 상면중 좌측부 및 우측부에 각각 접촉하게 될 리드 프레임(30, 32)을 도 7에 도시된 몰드(55)에 삽입시킨다. 리드 프레임(30)은 기판(20)의 상면중 좌측부에 접촉하게 되고, 리드 프레임(32)은 기판(20)의 상면중 우측부에 접촉하게 된다. 리드 프레임(30, 32)은 Cu/Ni/Ag로 도금된다. Ag 대신에 Au를 사용하기도 한다. 도 6의 참조부호 30a, 30b는 리드 프레임(30)의 벤딩 포인트이다. 도 6의 참조부호 32a, 32b는 리드 프레임(32)의 벤딩 포인트이다. 몰드(55)는 하부 몰드(40) 및 상부 몰드(50)로 구성된다. 상부 몰드(50)는 중앙부에 격자 형태로 형성된 격벽(52; 내부는 비어 있음)에 의해서 복수개의 캐비티를 갖는다. 기판(20)과 리드 프레임(30, 32)을 몰드(55)에 삽입시키는 공정은 다음과 같다. 복수의 전극 패턴(22)이 형성된 기 판(20)을 하부 몰드(40)의 내부에 평탄하게 위치시키고 나서 리드 프레임(30, 32)을 기판(20)상에서 각자의 위치에 배치시키되 리드 프레임(30, 32)의 일측이 하부 몰드(40)의 외부로 노출되게 배치시킨다. 이어, 상부 몰드(50)를 하부 몰드(40)와 결합시킨다. 상부 몰드(50)와 하부 몰드(40)를 결합시키게 되면 모든 격벽(52)이 기판(20)상의 전극 패턴(22) 사이의 이격 공간(즉, 절연 공간)에 위치하는 것이 아니라, 세로 방향의 격벽(52)은 상호 인접한 두 개의 전극 패턴(22)중 어느 하나의 전극 패턴(22)상에 위치한다. 다시 말해서, 가로 방향의 격벽(52)은 가로 방향으로 형성된 전극 패턴(22) 사이의 이격 공간을 따라 위치하게 된다. 이에 반해, 도 7의 세로 방향의 3개의 격벽(52)중 제일 좌측의 격벽(52)은 두번째 열(즉, 좌측에서부터 두번째 열)의 전극 패턴(22)의 상면에 위치하게 된다. 도 7의 세로 방향의 3개의 격벽(52)중 중간의 격벽(52)은 세번째 열의 전극 패턴(22)의 상면에 위치하게 된다. 도 7의 세로 방향의 3개의 격벽(52)중 제일 우측 격벽(52)은 네번째 열(즉, 제일 우측에 위치한 열)의 전극 패턴(22)의 상면에 위치하게 된다. 이와 같이 하는 이유는 인서트 사출후에 완성된 복합 프레임(60; 도 8 참조)의 각각의 엘이디 패키지 영역(64)에 캐소드 전극(66a)과 애노드 전극(66b)이 갖추어지도록 하기 위함이다. 도 5 및 도 6의 전극 패턴(22)은 복합 프레임(60)이 완성되면 각각의 엘이디 패키지 영역(64)에서 캐소드 전극(66a) 및 애노드 전극(66b)으로 활용된다. 필요에 따라서는, 참조부호 66a를 애노드 전극으로 사용하고 참조부호 66b를 캐소드 전극으로 사용하여도 된다.
이와 같은 방식에 의해 몰드(55)로의 기판(20) 및 리드 프레임(30, 32)의 삽 입이 완료되면 몰드(55)의 내부에 열경화성 수지 또는 엔지니어링 플라스틱과 같은 소재를 주입한 후에 사출한다. 이를 인서트 사출이라 한다.
인서트 사출에 따라 하부 몰드(40)와 상부 몰드(50)를 분리시키면 도 8에서와 같은 복합 프레임(60)이 완성된다. 본 발명의 실시예에서는 몰드(55)의 내부에 주입한 주입물이 열경화성 수지 또는 엔지니어링 플라스틱과 같은 소재이므로, 완성된 복합 프레임(60)은 열경화성 수지 또는 엔지니어링 플라스틱과 같은 소재로 구성된다. 도 8에 예시된 복합 프레임(60)은 격자 형상의 격벽(62)에 의해 16개의 엘이디 패키지 영역(64)으로 구획된다. 복합 프레임(60)의 좌측부로는 리드 프레임(30)의 일측이 노출되고, 복합 프레임(60)의 우측부로는 리드 프레임(32)의 일측이 노출된다. 복합 프레임(60)의 내부에는 기판(도 8에서는 참조부호를 생략하였으나 도 6의 기판(20)을 의미함)이 내장된다. 16개의 엘이디 패키지 영역(64)이 그 기판(20)의 상면에 구획된 것으로 이해하면 된다.
복합 프레임(60)이 완성된 이후에는, 도 9에서와 같이 각각의 엘이디 패키지 영역(64)별로 칩 형상의 엘이디(70)를 실장함과 더불어 리드 프레임(30, 32)을 벤딩한다. 물론, 리드 프레임(30, 32)의 벤딩은 최후의 공정에서 행하여도 무방하다.
이후, 도 10에서와 같이 각각의 엘이디 패키지 영역(64)별로 와이어(72) 본딩을 행한다. 도 10에 도시된 와이어(72)는 와이어 본딩 방식, 공융점 본 딩(eutectic bonding) 방식, 플립 본딩(flip bonding) 방식 등에 의해 결선될 수 있다. 플립 본딩 방식의 경우에는 와이어가 필요없게 된다.
그리고 나서, 도 11에서와 같이 각각의 엘이디 패키지 영역(64)별로 반사층(74)을 형성시킨다. 즉, 각각의 엘이디 패키지 영역(64)별로 엘이디(70)의 주위에서 해당 엘이디 패키지 영역의 바닥면 및 내측면에 접촉하도록 반사층(74)을 형성시킨다. 반사층(74)은 백색의 수지를 이용하여 각각의 엘이디 패키지 영역(64)별로 내향되게 라운드지게 형성된다.
예를 들어, 90% 이상의 반사율 및 열경화성의 특징을 갖는 백색의 반사물질(하기의 표 1 참조)을 반사층(74)의 재료로 사용한다.
(표 1)

재료
함량

Titanium dioxide,
Zinc Oxide,
Lithopone(BaSO2 + ZnS) 등


5 ~ 25중량%

실리콘 수지(Resin)
30 ~ 50중량%

솔벤트 등과 같은 첨가제,
에폭시 수지 등
25 ~ 65중량%
표 1에서는, 백색을 구현하기 위해 TiO2, ZnO, 리소폰(Lithopone) 등을 사용하였다. 점도 및 점착성을 위해 실리콘 수지 및 에폭시 수지 등을 사용하였다. 반 사층(74)은 반사판의 역할을 수행한다. 표 1에서, TiO2, ZnO, 리소폰(Lithopone) 등이 백색을 내기 위한 주재료가 되고, 실리콘 수지 및 에폭시 수지 등이 부재료가 된다. 표 1에서, TiO2, ZnO, 리소폰(Lithopone) 등을 5중량% 미만으로 사용하게 되면 백색 구현이 어렵다. TiO2, ZnO, 리소폰(Lithopone) 등을 25중량%를 초과하여 사용하게 되면 실리콘 수지 및 에폭시 수지 등의 첨가량이 적게 되어 원하는 점도 및 점착성을 얻기 어렵다. 실리콘 수지를 30중량% 미만으로 사용하게 되면 점도가 너무 낮게 되어 도 11에서와 같이 내향되게 라운드진 형태를 만들어 내기 어렵다. 실리콘 수지를 50중량%를 초과하여 사용하게 되면 점도가 너무 높게 되어 도 11에서와 같이 내향되게 라운드진 형태를 만들어 내기 어렵다. 에폭시 수지 등을 25중량% 미만으로 사용하게 되면 약한 점착력을 얻기 때문에 도 11에서와 같은 라운드진 형태를 유지하기 어렵다. 에폭시 수지 등을 65중량%를 초과하여 사용하게 되면 TiO2, ZnO, 리소폰(Lithopone) 등이나 실리콘 수지의 함량이 미달되어 백색 구현이 어렵거나 원하는 점도를 얻지 못하게 된다. 광 흡수도가 적고 반사율이 좋은 백색의 TiO2, ZnO, 리소폰(Lithopone)중에서 어느 하나를 주재료로 선택해서 반사층(74)을 만듬으로써 가시광선 영역에서의 광 흡수가 거의 없게 될 뿐만 아니라 각각의 엘이디 패키지 영역(64)별로 엘이디(70)로부터의 광을 거의 모두 반사시키게 되어 기존의 멀티칩 엘이디 패키지에 비해 광효율이 향상된다.
한편, 반사층(74)은 하기의 표 2의 재료를 사용하여도 된다.
(표 2)

재료
함량

Titanium dioxide,
Zinc Oxide,
Lithopone(BaSO2 + ZnS)
ZnS,
BaSO4,
SiO2,
PTFE(폴리테트라플루오르에틸렌)



5 ~ 60중량%

실리콘 수지(Resin)
5 ~ 30중량%

솔벤트 등과 같은 첨가제,
에폭시 수지 등
20 ~ 65중량%
표 2에서는, 백색을 구현하기 위해 TiO2, ZnO, 리소폰(Lithopone), ZnS, BaSO4, PTFE(폴리테트라플루오르에틸렌) 등을 주재료로 사용하였다. 물론, 표 2에서는 백색을 구현하기 위해 TiO2, ZnO, 리소폰(Lithopone), ZnS, BaSO4, PTFE(폴리테트라플루오르에틸렌) 등을 사용하였으나, 필요에 따라서는 백색 구현이 가능한 다른 재료를 추가적으로 사용할 수도 있다. 예를 들어 ZnS, BaSO4, PTFE(폴리테트라플루오르에틸렌) 대신에 다른 재료를 사용하여도 된다. 점도 및 점착성을 위해 실리콘 수지 및 에폭시 수지 등을 사용하였다. 표 2에서, TiO2, ZnO, 리소폰(Lithopone), ZnS, BaSO4, SiO2, PTFE(폴리테트라플루오르에틸렌) 등이 백색을 내기 위한 주재료가 되고, 실리콘 수지 및 에폭시 수지 등이 부재료가 된다. 표 2에 서, TiO2, ZnO, 리소폰(Lithopone), ZnS, BaSO4, SiO2, PTFE(폴리테트라플루오르에틸렌)를 5중량% 미만으로 사용하게 되면 백색 구현이 어렵다. TiO2, ZnO, 리소폰(Lithopone), ZnS, BaSO4, SiO2, PTFE(폴리테트라플루오르에틸렌)를 60중량%를 초과하여 사용하게 되면 실리콘 수지 및 에폭시 수지 등의 첨가량이 적게 되어 원하는 점도 및 점착성을 얻기 어렵다. 실리콘 수지를 5중량% 미만으로 사용하게 되면 점도가 너무 낮게 된다. 실리콘 수지를 30중량%를 초과하여 사용하게 되면 점도가 너무 높게 된다. 에폭시 수지 등을 20중량% 미만으로 사용하게 되면 점착력이 약해진다. 에폭시 수지 등을 65중량%를 초과하여 사용하게 되면 TiO2, ZnO, 리소폰(Lithopone), ZnS, BaSO4, SiO2, PTFE(폴리테트라플루오르에틸렌) 등이나 실리콘 수지의 함량이 미달되어 백색 구현이 어렵거나 원하는 점도를 얻지 못하게 된다. 광 흡수도가 적고 반사율이 좋은 백색의 TiO2, ZnO, 리소폰(Lithopone), ZnS, BaSO4, SiO2, PTFE(폴리테트라플루오르에틸렌)중에서 어느 하나를 주재료로 선택해서 반사층(74)을 만듬으로써 가시광선 영역에서의 광 흡수가 거의 없게 될 뿐만 아니라 각각의 엘이디 패키지 영역(64)별로 엘이디(70)로부터의 광을 거의 모두 반사시키게 되어 기존의 멀티칩 엘이디 패키지에 비해 광효율이 향상된다.
다른 한편으로는, 반사층(74)은 하기의 표 3의 재료를 사용하여도 된다.
(표 3)

재료
함량


Titanium dioxide,
Zinc Oxide,
Lithopone(BaSO2 + ZnS)
ZnS,
BaSO4,
SiO2,
PTFE(폴리테트라플루오르에틸렌)




5 ~ 60중량%


실리콘 수지(Resin), 또는
실리콘 수지 + 경화제의 혼합물(혼합제)

40 ~ 95중량%
표 3에서는, 반사율이 좋은 재료로 백색의 TiO2, ZnO, 리소폰(Lithopone), ZnS, BaSO4, PTFE(폴리테트라플루오르에틸렌) 등을 주재로로 사용하였다. 물론, 필요에 따라서는 다른 재료를 추가적으로 사용할 수도 있고, 예를 들어 ZnS, BaSO4, PTFE(폴리테트라플루오르에틸렌) 대신에 다른 재료를 사용하여도 된다. 점도 및 점착성을 위해 예컨대, 실리콘 수지, 또는 실리콘 수지 및 경화제의 혼합물(혼합제)를 사용하였다. 표 3에서, TiO2, ZnO, 리소폰(Lithopone), ZnS, BaSO4, SiO2, PTFE(폴리테트라플루오르에틸렌) 등이 백색을 내기 위함과 더불어 반사율이 우수한 주재료가 되고, 실리콘 수지, 또는 실리콘 수지 및 경화제의 혼합물(혼합제)이 부재료가 된다. 표 3에서, TiO2, ZnO, 리소폰(Lithopone), ZnS, BaSO4, SiO2, PTFE(폴리테트라플루오르에틸렌)를 5중량% 미만으로 사용하게 되면 백색 구현이 어렵다. TiO2, ZnO, 리소폰(Lithopone), ZnS, BaSO4, SiO2, PTFE(폴리테트라플루오르에틸렌) 를 60중량%를 초과하여 사용하게 되면 부재료의 첨가량이 적게 되어 원하는 점도 및 점착성을 얻기 어렵다. 실리콘 수지, 또는 실리콘 수지 및 경화제의 혼합물을 40중량% 미만으로 사용하게 되면 점도가 너무 낮게 된다. 실리콘 수지, 또는 실리콘 수지 및 경화제의 혼합물을 95중량%를 초과하여 사용하게 되면 점도가 너무 높게 된다.
광량 증대를 위해서는 반사층(74)이 백색인 것이 유리하다. 백색으로 구현해야 광 흡수도가 적게 된다. 광 흡수도가 적고 반사율이 좋은 TiO2, ZnO, 리소폰(Lithopone), ZnS, BaSO4, SiO2, PTFE(폴리테트라플루오르에틸렌)중의 어느 하나 또는 그 이상을 포함시켜 반사층(74)을 만듬으로써 가시광선 영역에서의 광 흡수가 거의 없게 될 뿐만 아니라 각각의 엘이디 패키지 영역(64)별로 엘이디(70)로부터의 광을 거의 모두 반사시키게 되어 기존의 멀티칩 엘이디 패키지에 비해 광효율이 향상된다.
이상에서와 같이 반사층(74)을 내향되게 라운드지게 하고, 반사율이 우수한 백색 수지를 반사층(74)의 재질(표 1, 표 2, 표 3 참조)로 사용하게 되면 각각의 엘이디 패키지 영역(64)에 배치된 엘이디(70)에서의 광이 반사층(74)에 의해 손실없이 거의 모두 반사되어 상방향으로 나가게 된다. 상기의 표 1, 표 2, 표 3에 근거하여 볼 때, 예를 들어 각각의 엘이디 패키지 영역(64)에 청색의 엘이디(70)를 사용할 경우에는 TiO2를 사용할 수 있고, UV칩을 사용할 경우에는 ZnO를 사용할 수 있다.
이후, 각각의 엘이디 패키지 영역(64)의 반사층(74)과 기판(20) 및 전극 패턴(66a, 66b)이 잘 결합되도록 대략 170℃의 온도에서 대략 2시간 정도 큐어링을 실시한다. 큐어링에 의해 각각의 엘이디 패키지 영역(64)의 반사층(74)과 기판(20) 및 전극 패턴(66a, 66b)은 단단히 결합된다.
마지막으로, 도 12에서와 같이 각각의 엘이디 패키지 영역(64)에서 백색의 반사층(74)이 형성된 부위를 제외한 나머지 공간에 형광체(예컨대, 노란색의 형광체)를 도팅하여 형광체층(76)을 형성시킨다. 여기서, 형광체층(76)은 엘이디(70)가 백색광을 출력할 수 있다면 필요없고, 엘이디(70)가 청색광을 출력하는 경우에 필요하다. 만약, 형광체층(76)이 필요없는 경우에는 각각의 엘이디 패키지 영역(64)에서 백색의 반사층(74)이 형성된 부위를 제외한 나머지 공간은 투명 실리콘으로 채워질 것이다.
이와 같이 하게 되면 원하는 멀티칩 엘이디 패키지가 완성된다.
물론, 추가적으로 도 13에서와 같이 렌즈(80) 및/또는 메탈PCB(90)가 멀티칩 엘이디 패키지에 장착될 수 있다. 다시 말해서, 원하는 지향각으로의 조절을 위해, 복수개의 엘이디 패키지 영역(64)에 대응되는 복합 프레임(60)의 상면에 돔 형상의 렌즈(80)를 추가로 설치하여도 된다. 그리고, 보다 신속한 열방출을 위해 복합 프레임(60)의 저면에 메탈PCB(90)를 추가로 설치하여도 된다.
상술한 본 발명에 의하면, 열전도율이 우수하고 열팽창계수가 작은 세라믹소재(ALN, LTCC)의 기판상에 복수의 엘이디를 실장함으로써 열적 스트레스로 인한 계면 분리를 개선하고 복수의 엘이디에서 발생되는 열을 신속하게 방출시키게 된다.
또한, 금형을 이용하여 인서트 사출에 의해 만든 복합 프레임에 격자 형상으로 구획된 복수개의 엘이디 패키지 영역에는 반사율이 우수한 백색의 반사층이 형성되므로 기존에 비해 광효율이 극대화된다.
기존과는 다르게 제조가 용이한 공정으로 멀티칩 엘이디 패키지를 제조하게 되므로, 기존에 비해 불량품의 발생률이 저감될 뿐만 아니라 양산성이 훨씬 향상된다.
한편, 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있고, 그러한 수정 및 변형이 가해진 기술사상 역시 이하의 특허청구범위에 속하는 것으로 보아야 한다.
도 1은 일반적인 멀티칩 엘이디 패키지의 일 예를 나타낸 도면이다.
도 2는 일반적인 멀티칩 엘이디 패키지의 다른 예를 나타낸 도면이다.
도 3은 도 2에 도시된 멀티칩 엘이디 패키지의 형광체층에 대한 설명을 위한 단면도이다.
도 4는 도 3의 변형예이다.
도 5 내지 도 12는 본 발명의 실시예에 따른 멀티칩 엘이디 패키지의 구성 및 제조공정을 설명하기 위한 도면이다.
도 13은 본 발명의 실시예에 따른 멀티칩 엘이디 패키지에 추가적으로 장착가능한 렌즈 및 메탈PCB의 설치 위치를 설명하기 위한 분해사시도이다.

Claims (22)

  1. 복수의 전극 패턴이 형성된 기판이 내장되고 상기 기판에 접속되는 리드 프레임의 일측이 노출되며, 일체로 형성된 격벽에 의해, 복수개의 엘이디 패키지 영역이 상호 분리되게 구획된 복합 프레임을 생성하는 복합 프레임 생성 단계;
    상기 복수개의 엘이디 패키지 영역의 각각에 칩 형상의 엘이디를 실장하는 엘이디 실장 단계; 및
    상기 복수개의 엘이디 패키지 영역의 각각에 실장된 상기 엘이디의 주위에서 해당 엘이디 패키지 영역의 바닥면 및 내측면에 접촉하는 백색의 반사층을 형성하는 반사층 형성 단계를 포함하는 것을 특징으로 하는 멀티칩 엘이디 패키지의 제조방법.
  2. 청구항 1에 있어서,
    상기 복합 프레임 생성 단계는,
    복수의 전극 패턴이 형성된 기판을 하부 몰드의 내부에 위치시키고 상기 기판에 접촉된 리드 프레임의 일측이 상기 하부 몰드의 외측으로 노출되게 위치시키고, 격벽에 의한 복수개의 캐비티를 갖는 상부 몰드를 상기 하부 몰드와 결합시키는 단계; 및
    상기 결합된 상부 몰드와 하부 몰드를 이용한 인서트 사출에 의해 상방향으로 복수개의 엘이디 패키지 영역이 노출된 복합 프레임을 형성하는 단계를 포함하 는 것을 특징으로 하는 멀티칩 엘이디 패키지의 제조방법.
  3. 청구항 2에 있어서,
    상기 하부 몰드의 내부에 위치하는 상기 기판에는 센터 정렬을 위한 가이드 홈이 형성된 것을 특징으로 하는 멀티칩 엘이디 패키지의 제조방법.
  4. 청구항 1에 있어서,
    상기 반사층 형성 단계는, 상기 반사층을 내향되게 라운드지게 하는 것을 특징으로 하는 멀티칩 엘이디 패키지의 제조방법.
  5. 청구항 1에 있어서,
    상기 반사층 형성 단계는 백색의 수지를 이용하여 상기 백색의 반사층을 형성하는 것을 특징으로 하는 멀티칩 엘이디 패키지의 제조방법.
  6. 청구항 1에 있어서,
    상기 반사층 형성 단계에 의해 형성된 반사층은 TiO2, ZnO, 리소폰(Lithopone)중에서 적어도 하나를 포함하는 것을 특징으로 하는 멀티칩 엘이디 패키지의 제조방법.
  7. 청구항 1에 있어서,
    상기 반사층 형성 단계에 의해 형성된 반사층은 TiO2, ZnO, 리소폰(Lithopone)중에서 하나를 주재료로 포함하되, 상기 주재료를 5 ~ 25중량%으로 첨가한 것을 특징으로 하는 멀티칩 엘이디 패키지의 제조방법.
  8. 청구항 7에 있어서,
    상기 반사층 형성 단계에 의해 형성된 반사층은 실리콘 수지를 30 ~ 50중량%로 하고 에폭시 수지를 25 ~ 65중량%으로 한 부재료를 상기 주재료와 함께 사용한 것을 특징으로 하는 멀티칩 엘이디 패키지의 제조방법.
  9. 청구항 1에 있어서,
    상기 반사층 형성 단계에 의해 형성된 반사층은 TiO2, ZnO, 리소폰(Lithopone), ZnS, BaSO4, SiO2, PTFE(폴리테트라플루오르에틸렌)중에서 적어도 하나를 포함하는 것을 특징으로 하는 멀티칩 엘이디 패키지의 제조방법.
  10. 청구항 1에 있어서,
    상기 반사층 형성 단계에 의해 형성된 반사층은 TiO2, ZnO, 리소폰(Lithopone), ZnS, BaSO4, SiO2, PTFE(폴리테트라플루오르에틸렌)중에서 적어도 하나를 주재료로 포함하되, 상기 주재료를 5 ~ 60wt%으로 첨가한 것을 특징으로 하는 멀티칩 엘이디 패키지의 제조방법.
  11. 청구항 10에 있어서,
    상기 반사층 형성 단계에 의해 형성된 반사층은 실리콘 수지를 5 ~ 30wt%로 하고 에폭시 수지를 20 ~ 65wt%로 한 부재료를 상기 주재료와 함께 사용한 것을 특징으로 하는 멀티칩 엘이디 패키지의 제조방법.
  12. 청구항 10에 있어서,
    상기 반사층 형성 단계에 의해 형성된 반사층은 실리콘 수지 또는 실리콘 수지와 경화제의 혼합물을 40 ~ 95wt%로 한 부재료를 상기 주재료와 함께 사용한 것을 특징으로 하는 멀티칩 엘이디 패키지의 제조방법.
  13. 청구항 1에 있어서,
    상기 복수개의 엘이디 패키지 영역의 각각에서 상기 백색의 반사층이 형성된 부위를 제외한 나머지 공간에 형광체층을 형성하는 형광체층 형성 단계를 추가로 포함하는 것을 특징으로 하는 멀티칩 엘이디 패키지의 제조방법.
  14. 청구항 1 내지 청구항 13중의 어느 한 항에 있어서,
    상기 복합 프레임의 상면에 렌즈를 설치하는 렌즈 설치 단계를 추가로 포함 하는 것을 특징으로 하는 멀티칩 엘이디 패키지의 제조방법.
  15. 청구항 1 내지 청구항 13중의 어느 한 항에 있어서,
    상기 복합 프레임의 저면에 메탈PCB를 설치하는 메탈PCB 설치 단계를 추가로 포함하는 것을 특징으로 하는 멀티칩 엘이디 패키지의 제조방법.
  16. 복수의 전극 패턴이 형성된 기판이 내장되고 상기 기판에 접속되는 리드 프레임의 일측이 노출되며, 일체로 형성된 격벽에 의해, 복수개의 엘이디 패키지 영역이 상호 분리되게 구획된 복합 프레임;
    상기 복수개의 엘이디 패키지 영역의 각각에 실장된 칩 형상의 엘이디; 및
    상기 복수개의 엘이디 패키지 영역의 각각에 실장된 상기 엘이디의 주위에서 해당 엘이디 패키지 영역의 바닥면 및 내측면에 접촉하게 형성된 백색의 반사층을 포함하는 것을 특징으로 하는 멀티칩 엘이디 패키지.
  17. 청구항 16에 있어서,
    상기 복합 프레임은 상기 격벽에 의해 격자 형태로 노출된 상기 복수개의 엘이디 패키지 영역을 포함하는 것을 특징으로 하는 멀티칩 엘이디 패키지.
  18. 청구항 16에 있어서,
    상기 복합 프레임에 내장된 기판은 ALN, LTCC로 구성된 것을 특징으로 하는 멀티칩 엘이디 패키지.
  19. 청구항 16에 있어서,
    상기 백색의 반사층은 내향되게 라운드진 것을 특징으로 하는 멀티칩 엘이디 패키지.
  20. 청구항 16에 있어서,
    상기 복수개의 엘이디 패키지 영역의 각각에서 상기 백색의 반사층이 형성된 부위를 제외한 나머지 공간에 형성된 형광체층을 추가로 포함하는 것을 특징으로 하는 멀티칩 엘이디 패키지.
  21. 청구항 16 내지 청구항 20중의 어느 한 항에 있어서,
    상기 복합 프레임의 상면에 설치된 렌즈를 추가로 포함하는 것을 특징으로 하는 멀티칩 엘이디 패키지.
  22. 청구항 16 내지 청구항 20중의 어느 한 항에 있어서,
    상기 복합 프레임의 저면에 설치된 메탈PCB를 추가로 포함하는 것을 특징으로 하는 멀티칩 엘이디 패키지.
KR1020090119273A 2009-12-03 2009-12-03 멀티칩 엘이디 패키지 및 그의 제조방법 KR101108984B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090119273A KR101108984B1 (ko) 2009-12-03 2009-12-03 멀티칩 엘이디 패키지 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090119273A KR101108984B1 (ko) 2009-12-03 2009-12-03 멀티칩 엘이디 패키지 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20110062524A KR20110062524A (ko) 2011-06-10
KR101108984B1 true KR101108984B1 (ko) 2012-01-31

Family

ID=44396693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090119273A KR101108984B1 (ko) 2009-12-03 2009-12-03 멀티칩 엘이디 패키지 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR101108984B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9035343B2 (en) 2012-12-26 2015-05-19 Samsung Electronics Co., Ltd. Light emitting device package
WO2018194386A1 (ko) * 2017-04-21 2018-10-25 서울반도체주식회사 엘이디 패키지 세트 및 이를 포함하는 엘이디 벌브
KR101916373B1 (ko) * 2017-04-21 2018-11-08 서울반도체 주식회사 엘이디 패키지 세트 및 이를 포함하는 엘이디 벌브
KR101916371B1 (ko) * 2017-04-21 2018-11-08 서울반도체 주식회사 엘이디 패키지 세트 및 이를 포함하는 엘이디 벌브
CN110121769B (zh) * 2017-04-21 2024-04-26 首尔半导体株式会社 发光二极管封装件组件以及包括其的发光二极管灯泡

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101258168B1 (ko) * 2012-09-28 2013-04-25 김영석 엘이디 패키지
KR20160114682A (ko) * 2014-01-29 2016-10-05 코닌클리케 필립스 엔.브이. 캡슐화제로 채워지는 형광체-변환형 led 용의 얕은 반사기 컵
KR102185671B1 (ko) * 2019-04-03 2020-12-02 주식회사 제이앤비 직하형 백라이트 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142737A (ja) 2001-08-22 2003-05-16 Nichia Chem Ind Ltd 発光装置
KR20070117708A (ko) * 2005-04-04 2007-12-12 닛본 이따 가라스 가부시끼가이샤 발광유닛, 이 발광유닛을 이용한 조명장치 및 화상판독장치
KR100850666B1 (ko) * 2007-03-30 2008-08-07 서울반도체 주식회사 메탈 ｐｃｂ를 갖는 ｌｅｄ 패키지
KR20090063054A (ko) * 2007-12-13 2009-06-17 (주) 아모엘이디 전자부품 패키지 및 그의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142737A (ja) 2001-08-22 2003-05-16 Nichia Chem Ind Ltd 発光装置
KR20070117708A (ko) * 2005-04-04 2007-12-12 닛본 이따 가라스 가부시끼가이샤 발광유닛, 이 발광유닛을 이용한 조명장치 및 화상판독장치
KR100850666B1 (ko) * 2007-03-30 2008-08-07 서울반도체 주식회사 메탈 ｐｃｂ를 갖는 ｌｅｄ 패키지
KR20090063054A (ko) * 2007-12-13 2009-06-17 (주) 아모엘이디 전자부품 패키지 및 그의 제조방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9035343B2 (en) 2012-12-26 2015-05-19 Samsung Electronics Co., Ltd. Light emitting device package
US9337386B2 (en) 2012-12-26 2016-05-10 Samsung Electric Co., Ltd. Light emitting device package
WO2018194386A1 (ko) * 2017-04-21 2018-10-25 서울반도체주식회사 엘이디 패키지 세트 및 이를 포함하는 엘이디 벌브
KR101916373B1 (ko) * 2017-04-21 2018-11-08 서울반도체 주식회사 엘이디 패키지 세트 및 이를 포함하는 엘이디 벌브
KR101916371B1 (ko) * 2017-04-21 2018-11-08 서울반도체 주식회사 엘이디 패키지 세트 및 이를 포함하는 엘이디 벌브
CN110121769A (zh) * 2017-04-21 2019-08-13 首尔半导体株式会社 发光二极管封装件组件以及包括其的发光二极管灯泡
CN110121769B (zh) * 2017-04-21 2024-04-26 首尔半导体株式会社 发光二极管封装件组件以及包括其的发光二极管灯泡

Also Published As

Publication number Publication date
KR20110062524A (ko) 2011-06-10

Similar Documents

Publication Publication Date Title
KR101108984B1 (ko) 멀티칩 엘이디 패키지 및 그의 제조방법
KR101905535B1 (ko) 발광 소자 패키지 및 이를 구비한 조명 장치
US7875897B2 (en) Light emitting device
JP4303550B2 (ja) 発光装置
EP1900040B1 (en) Light emitting diode and method of fabricating the same
CN102456820B (zh) 用于安装发光元件的基板、发光器件及其制造方法
KR100648628B1 (ko) 발광 다이오드
KR20070102481A (ko) 발광 광원, 그 제조 방법, 및 발광 장치
JP2007073825A (ja) 半導体発光装置
CN103080632A (zh) 灯泡形灯及照明装置
WO2015117273A1 (en) Smart pixel surface mount device package
US9048395B2 (en) Light emitting device package, lighting module and lighting system
KR20160079973A (ko) 광원 모듈
JP2010118560A (ja) 発光素子搭載用パッケージの製造方法
KR101653395B1 (ko) 멀티 칩 엘이디 패키지
KR101300138B1 (ko) 발광칩 패키지
EP2813758B1 (en) Light emitting module
JP5936885B2 (ja) 半導体発光装置
JP5294741B2 (ja) 樹脂成形体及び表面実装型発光装置並びにそれらの製造方法
EP3185318B1 (en) Light-emitting device and power supply connector for light-emitting device
US20150029723A1 (en) Light-emitting diode package structure and light-emitting diode light bulb
TW201403870A (zh) 發光二極體元件及其封裝方法
KR20140057932A (ko) 형광체 및 이를 구비한 발광 소자
KR20180081635A (ko) Led 모듈
KR102113374B1 (ko) 광확산층을 갖는 조명용 led 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171213

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181213

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191216

Year of fee payment: 9