KR101105681B1 - The Control Circuit for Currnet Progammed Control Swiching Mode DC-DC Converter - Google Patents

The Control Circuit for Currnet Progammed Control Swiching Mode DC-DC Converter Download PDF

Info

Publication number
KR101105681B1
KR101105681B1 KR1020100060779A KR20100060779A KR101105681B1 KR 101105681 B1 KR101105681 B1 KR 101105681B1 KR 1020100060779 A KR1020100060779 A KR 1020100060779A KR 20100060779 A KR20100060779 A KR 20100060779A KR 101105681 B1 KR101105681 B1 KR 101105681B1
Authority
KR
South Korea
Prior art keywords
current
transistor
terminal
resistor
voltage
Prior art date
Application number
KR1020100060779A
Other languages
Korean (ko)
Other versions
KR20120000426A (en
Inventor
김진혁
김종선
Original Assignee
(주)실리콘인사이드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)실리콘인사이드 filed Critical (주)실리콘인사이드
Priority to KR1020100060779A priority Critical patent/KR101105681B1/en
Publication of KR20120000426A publication Critical patent/KR20120000426A/en
Application granted granted Critical
Publication of KR101105681B1 publication Critical patent/KR101105681B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로에 관한 것으로써, 전류구동 방식 컨버터를 위한 인덕터 전류의 검출방법, 서브 하모닉 발진(Sub-Harmonic Oscillation)의 발생을 방지하기 위한 Artificial Ramp 신호를 생성하는 법과 아울러 Artificia Ramp 신호의 라인과도응답을 향상시키기 위한 DC-DC 컨버터의 제어회로에 관한 것이다.
보다 더 구체적으로 본 발명에 의하면, 부스트 컨버터(Boost Converter)의 인덕터전류(IL)을 검출하기 위해 공통 게이트 증폭기(MN1) 구조를 구비하는 전류검출부; 상기 전류검출부에 의해 검출된 전류 파형에, V-I 컨버터를 통해 소정의 입력전압(VIN)을 이용하여 소정의 전류(IART)를 발생시켜 생성되는 램프신호를 더함으로써 서브하모닉 발진(Sub-harmonic Oscillation)을 보상하는 램프신호생성부; 및 상기 전류검출부의 공통 게이트 증폭기(MN1)의 드레인단으로 유입되는 전류(ICS)를 전류 미러 구조를 통해 복사하여 상기 공통 게이트 증폭기(MN1)의 드레인단으로 재유입시키는 전류보상부; 를 포함하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로를 제공한다.
또한, 본 발명의 다른측면에 의하면, 벅 부스트 컨버터(Buck-Boost Converter)의 인덕터전류(IL)을 검출하기 위해 공통 게이트 증폭기(MP8) 구조를 구비하는 전류검출부; 상기 전류검출부에 의해 검출된 전류 파형에, V-I 컨버터를 통해 소정의 입력전압(VIN)을 이용하여 소정의 전류(IART)를 발생시켜 생성되는 램프신호를 더함으로써 서브하모닉 발진(Sub-harmonic Oscillation)을 보상하는 램프신호생성부; 및 상기 전류검출부의 공통 게이트 증폭기(MP8)의 드레인단으로 유출되는 전류(ICS)를 전류 미러 구조를 통해 복사하여 상기 공통 게이트 증폭기(MP8)의 소스단으로 재유입시키는 전류보상부; 를 포함하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로를 제공한다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control circuit of a current driven switch mode DC-DC converter, comprising: a method of detecting an inductor current for a current driven converter, and an artificial ramp signal for preventing occurrence of sub-harmonic oscillation The control circuit of DC-DC converter to improve the line and transient response of Artificia Ramp signal as well as how to generate.
More specifically, according to the present invention, the current detection unit having a common gate amplifier (M N1 ) structure for detecting the inductor current (I L ) of the boost converter (Boost Converter); The sub-harmonic oscillation is performed by adding a ramp signal generated by generating a predetermined current I ART using a predetermined input voltage V IN through a VI converter to the current waveform detected by the current detector. A ramp signal generator to compensate for oscillation; And a common gate amplifier current compensator which material flows into the drain terminal of the common gate amplifier (M N1) by copying over the current mirror structure, a current (I CS) which flows into the drain terminal of the (M N1) of said current detector; It provides a control circuit of the current-driven switch mode DC-DC converter comprising a.
In addition, according to another aspect of the present invention, the current detection unit having a common gate amplifier (M P8 ) structure for detecting the inductor current (I L ) of the buck-boost converter; The sub-harmonic oscillation is performed by adding a ramp signal generated by generating a predetermined current I ART using a predetermined input voltage V IN through a VI converter to the current waveform detected by the current detector. A ramp signal generator to compensate for oscillation; And the sub-current compensation for material flowing copy through a common gate amplifier (M P8) the current (I CS) flowing out of the drain stage current mirror structure of the current detection to the source terminal of the common gate amplifier (M P8); It provides a control circuit of the current-driven switch mode DC-DC converter comprising a.

Figure R1020100060779
Figure R1020100060779

Description

전류 구동 방식 스위치 모드 ＤＣ―ＤＣ 컨버터의 제어회로 {The Control Circuit for Currnet Progammed Control Swiching Mode DC-DC Converter}Control Circuit for Current Drive Switch Mode DC-DC Converters {The Control Circuit for Currnet Progammed Control Swiching Mode DC-DC Converter}

본 발명은 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로에 관한 것으로써, 전류구동 방식 컨버터를 위한 인덕터 전류의 검출방법, 서브 하모닉 발진(Sub-Harmonic Oscillation)의 발생을 방지하기 위한 Artificial Ramp 신호를 생성하는 법과 아울러 Artificia Ramp 신호의 라인과도응답을 향상시키기 위한 DC-DC 컨버터의 제어회로에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control circuit of a current driven switch mode DC-DC converter, comprising: a method of detecting an inductor current for a current driven converter, and an artificial ramp signal for preventing occurrence of sub-harmonic oscillation The control circuit of DC-DC converter to improve the line and transient response of Artificia Ramp signal as well as how to generate.

일반적으로 DC-DC 컨버터는 연속적으로 권수비를 가변할 수 있는 교류(Alternating current; 이하 'AC'라 함) 변압기와 등가인 DC 전압원으로 생각될 수 있고, DC 전압원을 승압(Step-up) 또는 강압(Step-down)시키는 데 널리 이용된다. In general, a DC-DC converter can be thought of as a DC voltage source equivalent to an alternating current (AC) transformer that can continuously change the turn ratio, and step-up or step-down the DC voltage source. It is widely used to step down.

DC-DC 컨버터는 전동차, 선박용 호이스터, 포크리프트 트럭, 광산용 견인전차의 전동기 제어 등에 광범위하게 이용된다. 또한, DC-DC 컨버터는 원활한 가속제어, 고효율, 빠른 동특성 응답(Dynamic response)의 특성을 가지고 있어 에너지를 전원으로 복귀시키기 위한 DC 전동기의 회생제동에 이용되고, 빈번한 정지를 하는 교통시스템 등에 이용되어 에너지 절약의 효과를 가져오고 있다. 특히 최근에는 DC-DC 컨버터를 이용하여 AMLOED 디스플레이 패널 등의 모바일 응용장비에 적용하기 위한 움직임이 활발해지고 있다. DC-DC converters are widely used in electric motors, marine hoists, forklift trucks, and motor control of mining towing tanks. In addition, the DC-DC converter has the characteristics of smooth acceleration control, high efficiency, and fast dynamic response, which is used for regenerative braking of a DC motor to return energy to a power source, and is used for a traffic system that frequently stops. It has the effect of saving energy. In particular, recently, the movement for applying to mobile application equipment such as AMLOED display panel using DC-DC converter is getting active.

DC-DC 컨버터는 조정되지 않은 DC 전압을 조정된 DC출력전압으로 변환하기 위한 스위칭모드 레귤레이터(Regulator)로서 이용되는데, 출력전압 조정은 고정주파수를 갖는 펄스폭변조에 의해 이루어지며, 일반적으로 스위칭소자로는 통상 전력용 BJT 또는 MOSFET을 사용한다. 스위칭모드 DC-DC 컨버터의 기본적인 회로 형식은 크게 입력 DC 전압원을 승압하기 위한 부스트형(Boost type) DC-DC 컨버터와 입력 DC 전압원을 강압하기 위한 벅형(Buck type) DC-DC컨버터로 구분된다.The DC-DC converter is used as a switching mode regulator for converting an unregulated DC voltage into a regulated DC output voltage. The output voltage adjustment is performed by a pulse width modulation having a fixed frequency. Furnace usually uses power BJT or MOSFET. The basic circuit type of the switching mode DC-DC converter is divided into a boost type DC-DC converter for boosting an input DC voltage source and a buck type DC-DC converter for stepping down an input DC voltage source.

최근, 각종 전자기술의 비약적 발전에 따라 휴대용 전자기기가 많이 이용되고 있는데, 이러한 휴대용 전자기기는 구동 전원으로서 전지가 탑재되어 있다. 이러한 전지의 출력 전압은 기기의 사용이나 방전에 의해 저하되기 때문에, 전자기기에는 전지의 전압을 일정 전압으로 변환하는 직류 전압 변환 회로(DC-DC 컨버터)가 설치되어 있다. In recent years, with the rapid development of various electronic technologies, portable electronic devices have been widely used. Such portable electronic devices have a battery mounted as a driving power source. Since the output voltage of such a battery decreases due to the use of a device or a discharge, an electronic device is provided with a DC voltage conversion circuit (DC-DC converter) for converting the voltage of the battery into a constant voltage.

이러한 DC-DC 컨버터의 변환 효율은 전지에 의해 가동하는 전자기기의 가동 시간에 영향을 주는데, 각종 전자기기는 그 때마다의 동작에 의해 필요로 하는 전류량이 상이하기 때문에, 전류량이 변화하여도 변환 효율이 좋은 DC-DC 컨버터 및 DC-DC 컨버터의 제어 회로가 요구되고 있다.The conversion efficiency of the DC-DC converter affects the operating time of the electronic device driven by the battery. Since various electronic devices require different amounts of current by their respective operations, the conversion efficiency changes even if the current amount changes. There is a need for a control circuit of an efficient DC-DC converter and a DC-DC converter.

일반적으로 스위칭 모드 DC-DC 컨버터는 i) 전류 제어 스위칭 모드 DC-DC 컨버터(전류 구동 방식의 스위칭 모드 DC-DC 컨버터), ii) 전압 제어 스위칭 모드 DC-DC 컨버터로 나누어 지는데, 이중에서 전류 구동 방식의 스위치 모드 DC-DC 컨버터는 라인 과도 응답 특성과 안정성(stability) 측면 등에서 전압 구동 방식과 비교하여 그 특성이 우수하다고 할 수 있다. Generally, switching mode DC-DC converters are divided into i) current controlled switching mode DC-DC converters (current driven switching mode DC-DC converters), and ii) voltage controlled switching mode DC-DC converters. The switch mode DC-DC converter is superior to the voltage driving method in terms of line transient response and stability.

그러나, 전압구동방식의 DC-DC 컨버터에 비하여 전류 구동 방식의 스위칭 모드 DC-DC 컨버터는 i) 인덕터(L)에 흐르는 전류를 검출하는 수단이 필요하며, ii) 스위치의 on/off 듀티 라티오(duty ratio)에 따라 서브 하모닉 발진(Sub-harmonic Oscillation)이 발생할 수 있는 문제점이 있다. However, compared to voltage-driven DC-DC converters, current-driven switching mode DC-DC converters require i) means for detecting the current flowing through the inductor L, and ii) on / off duty ratio of the switch. There is a problem that sub-harmonic oscillation may occur depending on the duty ratio.

따라서, 전류 구동 방식의 스위칭 모드 DC-DC 컨버터에 있어서 ) 인덕터 전류(IL)를 검출하는 수단과 ii) 서브 하모닉 발진(Sub-harmonic Oscillation)을 해결하기 위한 Artificial Ramp 신호 생성수단 및 iii) 이러한 Artificial Ramp 신호를 입력 전압에 대하여 능동적으로 제어함으로써 라인 과도 응답(Line Transient Response)을 향상시키는 제어회로 및 그 제어방법이 요구된다고 할 수 있다.
Therefore, in the current driven switching mode DC-DC converter, a) means for detecting the inductor current (I L ), ii) artificial ramp signal generation means for solving sub-harmonic oscillation, and iii) such There is a need for a control circuit and a control method for improving line transient response by actively controlling an artificial ramp signal with respect to an input voltage.

본 발명은 상술한 종래기술의 문제점을 해결하기 위하여 안출된 것으로써, 전류구동방식 컨버터의 인덕터 전류 검출방식 및 Artificial Ramp 신호의 생성을 통한 서브 하모닉 발진(Sub-Harmonic Oscillation)의 발생을 방지하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로를 제공하는데 그 목적이 있다. The present invention has been made to solve the above-mentioned problems of the prior art, the current to prevent the occurrence of sub-harmonic oscillation (Sub-Harmonic Oscillation) through the inductor current detection method of the current-driven converter and the generation of Artificial Ramp signal It is an object of the present invention to provide a control circuit of a drive mode switch mode DC-DC converter.

또한 본 발명은 Artificial Ramp 신호를 입력전압에 대하여 능동적으로 제어함으로써 라인 과도응답(Line Transient Response)의 특성을 향상시키는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로를 제공하는데 또 다른 목적이 있다. Another object of the present invention is to provide a control circuit of a current-driven switch mode DC-DC converter which improves the characteristics of line transient response by actively controlling an artificial ramp signal with respect to an input voltage.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
Technical problems to be achieved by the present invention are not limited to the technical problems mentioned above, and other technical problems not mentioned will be clearly understood by those skilled in the art from the description of the present invention. .

상술한 종래기술의 문제점을 해결하기 위하여 본 발명의 일측면에 의하면, 부스트 컨버터(Boost Converter)의 인덕터전류(IL)을 검출하기 위해 공통 게이트 증폭기(MN1) 구조를 구비하는 전류검출부; 상기 전류검출부에 의해 검출된 전류 파형에, V-I 컨버터를 통해 소정의 입력전압(VIN)을 이용하여 소정의 전류(IART)를 발생시켜 생성되는 램프신호를 더함으로써 서브하모닉 발진(Sub-harmonic Oscillation)을 보상하는 램프신호생성부; 및 상기 전류검출부의 공통 게이트 증폭기(MN1)의 드레인단으로 유입되는 전류(ICS)를 전류 미러 구조를 통해 복사하여 상기 공통 게이트 증폭기(MN1)의 드레인단으로 재유입시키는 전류보상부; 를 포함하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로를 제공한다. According to an aspect of the present invention to solve the above-described problems of the prior art, the current detection unit having a common gate amplifier (M N1 ) structure for detecting the inductor current (I L ) of the boost converter (Boost Converter); The sub-harmonic oscillation is performed by adding a ramp signal generated by generating a predetermined current I ART using a predetermined input voltage V IN through a VI converter to the current waveform detected by the current detector. A ramp signal generator to compensate for oscillation; And a common gate amplifier current compensator which material flows into the drain terminal of the common gate amplifier (M N1) by copying over the current mirror structure, a current (I CS) which flows into the drain terminal of the (M N1) of said current detector; It provides a control circuit of the current-driven switch mode DC-DC converter comprising a.

본 발명에서 상기 전류검출부는, 입력전압(VIN)단에 연결되는 인덕터(L); 상기 인덕터(L)와 드레인단이 도통되고 듀티(Duty) 신호가 게이트단으로 입력되는 제 1스위칭 소자(MNM); 상기 인덕터(L)와 제 1스위칭 소자(MNM) 사이의 노드와 연결되는 제 1다이오드(D); 일측이 상기 제 1다이오드(D)와 연결되며, 타단이 접지되는 제 1커패시터(C); 램프신호전압(VART _ REF)이 인가되는 제 1저항(RCS); 및 상기 제 1저항(RCS)과 드레인단이 도통되고 게이트신호로 게이트-바이어스 전압(VGB)이 인가되며, 소스단이 상기 인덕터(L)와 제 1스위칭 소자(MNM) 사이의 노드에 연결되는 공통게이트 증폭기(MN1);를 구비하는 것을 특징으로 하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로를 포함한다. In the present invention, the current detection unit, the inductor (L) connected to the input voltage (V IN ) terminal; A first switching device (M NM ) in which the inductor (L) is connected to the drain terminal and the duty signal is input to the gate terminal; A first diode (D) connected to a node between the inductor (L) and the first switching device (M NM ); A first capacitor C having one side connected to the first diode D and the other end grounded; A first resistor R CS to which a ramp signal voltage V ART _ REF is applied; And the first resistor R CS is connected to the drain terminal, a gate-bias voltage V GB is applied as a gate signal, and a source terminal is a node between the inductor L and the first switching device M NM . And a common gate amplifier (M N1 ) connected to the control circuit of the current-driven switch mode DC-DC converter.

본 발명에서 상기 램프신호생성부는, 제 1바이어스 전압(VBIAS)이 정입력으로 입력되는 제 1연산증폭기; 입력전압(VIN)이 소스으로 인가되는 제 1트랜지스터(MP1); 드레인단이 상기 제 1트랜지스터의 드레인단과 연결되고, 제 1연산증폭기의 출력신호가 게이트로 입력되며, 소스신호가 상기 제 1연산증폭기의 부입력으로 입력되는 제 2트랜지스터(MN2); 일측은 상기 제 2트랜지스터의 소스단과 도통되고, 타측은 접지되는 제 2 저항(RART); 상기 제 1트랜지스터의 전류미러구조로 형성되고, 입력전압(VIN)이 소스단으로 인가되는 제 3트랜지스터(MP3); 일측은 상기 제 3트랜지스터의 드레인단과 도통되고, 타측은 접지되는 제 1커패시터(CART); 상기 제 3트랜지스터와 제 1커패시터(CART) 사이의 노드와 연결되는 램프신호전압(VART _ REF) 출력단; 및 드레인단이 상기 제 3트랜지스터와 제 1커패시터 사이의 노드와 연결되고, 초기전압(VBT)이 소스로 인가되며, 클럭(Clock) 신호가 게이트로 입력되는 제 4트랜지스터(MN4);를 구비하는 것을 특징으로 하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로를 포함한다. In the present invention, the ramp signal generation unit comprises: a first operational amplifier to which a first bias voltage V BIAS is input as a positive input; A first transistor M P1 to which an input voltage V IN is applied as a source; A second transistor (M N2 ) having a drain terminal connected to the drain terminal of the first transistor, an output signal of the first operational amplifier being input to the gate, and a source signal being input to the negative input of the first operational amplifier; A second resistor (R ART ) having one side connected to the source terminal of the second transistor and the other side grounded; A third transistor (M P3 ) formed of a current mirror structure of the first transistor and having an input voltage (V IN ) applied to a source terminal; A first capacitor C ART having one side connected to the drain terminal of the third transistor and the other side grounded; A ramp signal voltage V ART _ REF output terminal connected to a node between the third transistor and the first capacitor C ART ; And a fourth transistor (M N4 ) having a drain terminal connected to a node between the third transistor and the first capacitor, an initial voltage V BT being applied as a source, and a clock signal being input to the gate. It includes a control circuit of the current drive type switch mode DC-DC converter characterized in that it comprises.

본 발명에서 상기 전류보상부는 램프신호전압(VART _ REF)이 드레인단으로 인가되고, 입력전압(VIN)이 소스단으로 인가되는 제 5트랜지스터(MP5); 상기 제 5트랜지스터(MP1)와 전류 미러 구조를 형성하는 제 6트랜지스터(MP6); 및 드레인단이 상기 제 6트랜지스터(MP6)의 드레인단과 연결되고, 게이트단으로 게이트-바이어스전압(VGB)이 인가되며, 소스단이 상기 전류검출부의 공통 게이트 증폭기(MN1)의 소스단과 연결되는 제 7트랜지스터(MN7); 를 구비하는 것을 특징으로 하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로를 포함한다. In the present invention, the current compensator includes a fifth transistor (M P5 ) to which the ramp signal voltage (V ART _ REF ) is applied to the drain terminal and the input voltage (V IN ) is applied to the source terminal; A sixth transistor (M P6 ) forming a current mirror structure with the fifth transistor (M P1 ); And a drain terminal is connected to the drain terminal of the sixth transistor M P6 , a gate-bias voltage V GB is applied to the gate terminal, and a source terminal is connected to a source terminal of the common gate amplifier M N1 of the current detection unit. A seventh transistor M N7 connected; It includes a control circuit of the current drive type switch mode DC-DC converter characterized in that it comprises a.

본 발명은 상기 램프신호생성부의 입력전압(VIN)의 피드 포워드(Feed-Forward) 동작을 통해 램프신호의 DC 레벨을 변화시켜 과도응답을 향상시키는 피드 포워드(Feed-Forward)부를 더 포함하는 것을 특징으로 하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로를 포함한다.
The present invention further includes a feed-forward unit for improving a transient response by changing a DC level of a ramp signal through a feed-forward operation of the input voltage V IN of the ramp signal generation unit. The control circuit of the current-driven switch mode DC-DC converter characterized in that it includes.

본 발명에서 상기 피드 포워드(Feed-Forward)부는, 상기 입력전압(VIN)이 인가되는 입력단과 연결되고 입력전압을 강하시키기 위한 제 3저항(R3); 일측단은 상기 제 3저항(R3)과 연결되며 타측단은 접지되는 제 4저항(R4); 상기 제 3저항(R3)과 제 4저항(R4) 사이의 노드와 (+)단자가 연결되는 제 2연산증폭기(AMP2); 일측단이 상기 제 2연산증폭기의 출력단과 연결되는 제 5저항(R5); 제 2바이어스전압(VBIAS2)이 (+)단자로 입력되고, 상기 제 5저항(R5)의 일측단이 (-)단자와 연결되며, 제 1바이어스전압(VBIAS)를 출력하는 제 3연산증폭기(AMP3); 일측단은 상기 제 3연산증폭기의 출력단과 연결되고, 타측단은 상기 제 5저항(R5)과 제 3연산증폭기의 (-)단자 사이의 노드와 연결되는 제 6저항(R6); 기준전압(VREF)이 인가되는 기준전압 입력단과 연결되고 기준전압을 강하시키기 위한 제 7저항(R7); 일측단은 상기 제 7저항(RA)와 연결되고 타측단은 상기 제 2연산증폭기의 부입력단 및 출력단과 연결되는 제 8저항(R8); 및 상기 제 7저항(RA)과 제 8저항(R8) 사이의 노드와 (+) 단자가 연결되고 출력신호인 초기전압(VBT)가 부입력으로 입력되는 제 4연산증폭기(AMP4);를 구비하는 것을 특징으로 하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로를 포함한다. In the present invention, the feed-forward part includes: a third resistor (R 3 ) connected to an input terminal to which the input voltage (V IN ) is applied and for lowering the input voltage; A fourth resistor R 4 having one end connected to the third resistor R 3 and the other end connected to a ground; A second operational amplifier (AMP2) connected between a node between the third resistor (R 3 ) and the fourth resistor (R 4 ) and a positive terminal; A fifth resistor R 5 having one end connected to the output terminal of the second operational amplifier; A third bias voltage V BIAS2 is input to the positive terminal, one end of the fifth resistor R 5 is connected to the negative terminal, and outputs a first bias voltage V BIAS . Operational amplifier AMP3; A sixth resistor (R 6 ) connected at one end thereof to an output terminal of the third operational amplifier and at the other end thereof to a node between the fifth resistor (R 5 ) and the (−) terminal of the third operational amplifier; A seventh resistor R 7 connected to the reference voltage input terminal to which the reference voltage V REF is applied and for lowering the reference voltage; An eighth resistor (R 8 ) connected at one end to the seventh resistor (R A ) and at the other end thereof to a negative input terminal and an output terminal of the second operational amplifier; And a fourth operational amplifier AMP4 to which a node between the seventh resistor R A and the eighth resistor R 8 is connected and a positive terminal is input, and an initial voltage V BT that is an output signal is inputted as a negative input. It includes a control circuit of the current-driven switch mode DC-DC converter characterized in that it comprises a.

본 발명에서 상기 공통 게이트 증폭기(MN1), 제 1스위칭 소자(MNM), 제 2트랜지스터(MN2), 제 4트랜지스터(MN4) 및 제 7트랜지스터(MN7)는 NMOS 트랜지스터로 형성되고, 상기 제 1트랜지스터(MP1), 제 3트랜지스터(MP3), 제 5트랜지스터(MP1) 및 제 6트랜지스터(MP6)는 PMOS 트랜지스터로 형성되는 것을 특징으로 하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로를 포함한다. In the present invention, the common gate amplifier M N1 , the first switching device M NM , the second transistor M N2 , the fourth transistor M N4 , and the seventh transistor M N7 are formed of NMOS transistors. The first transistor M P1 , the third transistor M P3 , the fifth transistor M P1 , and the sixth transistor M P6 are formed of PMOS transistors. It includes a control circuit of the DC converter.

본 발명의 다른측면에 의하면, 벅 부스트 컨버터(Buck-Boost Converter)의 인덕터전류(IL)을 검출하기 위해 공통 게이트 증폭기(MP8) 구조를 구비하는 전류검출부; 상기 전류검출부에 의해 검출된 전류 파형에, V-I 컨버터를 통해 소정의 입력전압(VIN)을 이용하여 소정의 전류(IART)를 발생시켜 생성되는 램프신호를 더함으로써 서브하모닉 발진(Sub-harmonic Oscillation)을 보상하는 램프신호생성부; 및 상기 전류검출부의 공통 게이트 증폭기(MP8)의 드레인단으로 유출되는 전류(ICS)를 전류 미러 구조를 통해 복사하여 상기 공통 게이트 증폭기(MP8)의 소스단으로 재유입시키는 전류보상부; 를 포함하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로를 제공한다. According to another aspect of the invention, the current detection unit having a common gate amplifier (M P8 ) structure for detecting the inductor current (I L ) of the buck-boost converter; The sub-harmonic oscillation is performed by adding a ramp signal generated by generating a predetermined current I ART using a predetermined input voltage V IN through a VI converter to the current waveform detected by the current detector. A ramp signal generator to compensate for oscillation; And the sub-current compensation for material flowing copy through a common gate amplifier (M P8) the current (I CS) flowing out of the drain stage current mirror structure of the current detection to the source terminal of the common gate amplifier (M P8); It provides a control circuit of the current-driven switch mode DC-DC converter comprising a.

본 발명에서 상기 전류검출부는, 입력전압(VIN)이 소스단으로 인가되고, 듀티 신호로 게이트로 입력되는 제 2스위칭소자(MPM); 상기 제 2스위칭소자의 드레인단과 도통되는 인덕터(L); 상기 제 2스위칭소자(MPM) 및 인덕터(L)사이의 노드와 연결되는 제 2다이오드(D'); 일측이 상기 제 2다이오드(D‘)와 연결되며, 타단이 접지되는 제 2커패시터(C'); 소스단이 상기 인덕터(L)와 제 2스위칭 소자(MPM) 사이의 노드에 연결되고, 게이트신호로 게이트-바이어스 전압(VGB)이 인가되는 공통게이트 증폭기(MP8); 및 일측이 상기 공통게이트 증폭기(MP8)의 드레인단과 연결되고, 타측이 램프신호전압(VART _ REF)의 출력단과 연결되는 제 9저항(RCS2); 를 구비하는 것을 특징으로 하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로를 포함한다. In the present invention, the current detection unit, the input voltage (V IN ) is applied to the source terminal, the second switching element (M PM ) which is input to the gate as a duty signal; An inductor (L) conductive with the drain end of the second switching element; A second diode D 'connected to a node between the second switching element M PM and the inductor L; A second capacitor C 'having one side connected to the second diode D' and having the other end grounded; A common gate amplifier M P8 having a source terminal connected to a node between the inductor L and the second switching element M PM and having a gate-bias voltage V GB applied as a gate signal; And a ninth resistor R CS2 having one side connected to the drain terminal of the common gate amplifier M P8 and the other side connected to the output terminal of the ramp signal voltage V ART _ REF . It includes a control circuit of the current drive type switch mode DC-DC converter characterized in that it comprises a.

본 발명에서 상기 램프신호생성부는, 제 3바이어스 전압(VBIAS)이 정입력으로 입력되는 제 5연산증폭기(AMP5); 입력전압(VIN)이 드레인으로 인가되는 제 8트랜지스터(MN8); 소스단이 상기 제 8트랜지스터의 소스단과 연결되고, 제 5연산증폭기의 출력신호가 게이트로 입력되며, 소스신호가 상기 제 5연산증폭기의 부입력으로 입력되는 제 9트랜지스터(MP9); 일측은 상기 제 9트랜지스터의 드레인단과 도통되고, 타측은 접지되는 제 10저항(RART2); 상기 제 8트랜지스터의 전류미러구조로 형성되고, 입력전압(VIN)이 드레인단으로 인가되는 제 10트랜지스터(MN10); 소스단이 상기 제 10트랜지스터의 소스단과 연결되고 드레인단이 접지되는 제 11트랜지스터(MP11); 일측이 입력전압(VIN)이 인가되는 입력전압단과 연결되는 제 2커패시터(CART); 소스단이 상기 제 2커패시터와 연결되고, 드레인단이 접지되며, 게이트 단이 상기 제 11트랜지스터의 게이트단과 연결되는 제 12 트랜지스터(MP12); 상기 제 2커패시터(CART)와 제 12트랜지스터 사이의 노드와 연결되는 램프신호전압(VART _ REF) 출력단; 및 드레인단이 상기 제 12트랜지스터와 제 2커패시터 사이의 노드와 연결되고, 초기전압(VTOP)이 소스로 인가되며, 클럭(Clock) 신호가 게이트로 입력되는 제 13트랜지스터(MP13); 를 구비하는 것을 특징으로 하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로를 포함한다. In the present invention, the ramp signal generation unit includes: a fifth operational amplifier AMP5 through which a third bias voltage V BIAS is input as a positive input; An eighth transistor M N8 to which an input voltage V IN is applied as a drain; A ninth transistor (M P9 ) having a source terminal connected to the source terminal of the eighth transistor, an output signal of the fifth operational amplifier input to the gate, and a source signal input to the negative input of the fifth operational amplifier; A tenth resistor (R ART2 ) having one side connected to the drain terminal of the ninth transistor and the other side grounded; A tenth transistor (M N10 ) having a current mirror structure of the eighth transistor and having an input voltage (V IN ) applied to a drain terminal thereof; An eleventh transistor (M P11 ) having a source terminal connected to the source terminal of the tenth transistor and a drain terminal grounded; A second capacitor C ART having one side connected to an input voltage terminal to which an input voltage V IN is applied; A twelfth transistor (M P12 ) having a source terminal connected to the second capacitor, a drain terminal grounded, and a gate terminal connected to the gate terminal of the eleventh transistor; A ramp signal voltage V ART _ REF output terminal connected to a node between the second capacitor C ART and a twelfth transistor; And a thirteenth transistor (M P13 ) having a drain terminal connected to a node between the twelfth transistor and the second capacitor, an initial voltage (V TOP ) applied as a source, and a clock signal being input to the gate; It includes a control circuit of the current drive type switch mode DC-DC converter characterized in that it comprises a.

본 발명에서 상기 전류보상부는 램프신호전압(VART _ REF)이 드레인단으로 인가되고, 소스단이 접지되는 제 14트랜지스터(MN14); 상기 제 14트랜지스터(MN14)와 전류 미러 구조를 형성하는 제 15트랜지스터(MN15); 및 드레인단이 상기 제 15트랜지스터(MN15)의 드레인단과 연결되고, 게이트단으로 게이트-바이어스전압(VGB)이 인가되며, 소스단이 상기 전류검출부의 공통 게이트 증폭기(MP8)의 소스단과 연결되는 제 16트랜지스터(MP16); 를 구비하는 것을 특징으로 하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로를 포함한다. In the present invention, the current compensation unit is the 14th transistor (M N14 ) to which the lamp signal voltage (V ART _ REF ) is applied to the drain terminal, the source terminal is grounded; A fifteenth transistor (M N15 ) forming a current mirror structure with the fourteenth transistor (M N14 ); And a drain terminal is connected to the drain terminal of the fifteenth transistor M N15 , a gate-bias voltage V GB is applied to the gate terminal, and a source terminal is connected to a source terminal of the common gate amplifier M P8 of the current detector. A sixteenth transistor (M P16 ) connected; It includes a control circuit of the current drive type switch mode DC-DC converter characterized in that it comprises a.

본 발명은 상기 램프신호생성부의 입력전압(VIN)의 피드 포워드(Feed-Forward) 동작을 통해 램프신호의 DC 레벨을 변화시켜 과도응답을 향상시키는 피드 포워드(Feed-Forward)부를 더 포함하는 것을 특징으로 하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로를 포함한다. The present invention further includes a feed-forward unit for improving a transient response by changing a DC level of a ramp signal through a feed-forward operation of the input voltage V IN of the ramp signal generation unit. The control circuit of the current-driven switch mode DC-DC converter characterized in that it includes.

본 발명에서 상기 피드 포워드(Feed-Forward)부는, 상기 입력전압(VIN)이 인가되는 입력단과 연결되고 입력전압을 강하시키기 위한 제 11저항(R11); 일측단은 상기 제 11저항(R11)과 연결되며 타측단은 접지되는 제 12저항(R12); 상기 제 11저항(R11)과 제 12저항(R12) 사이의 노드와 (+)단자가 연결되고, 출력신호가 (-)단자로 입력되는 제 6연산증폭기(AMP6); 일측단이 상기 제 2연산증폭기의 출력단과 연결되는 제 13저항(R13); 기준전압(VREF)이 (+)단자로 입력되고, 상기 제 13저항(R13)의 일측단이 (-)단자와 연결되는 제 7연산증폭기(AMP7); 일측단은 상기 제 7연산증폭기의 출력단과 연결되고, 타측단은 상기 제 13저항(R13)과 제 7연산증폭기의 (-)단자 사이의 노드와 연결되는 제 14저항(R14); 기준전압(VREF)이 인가되는 기준전압 입력단과 연결되고 기준전압을 강하시키기 위한 제 15저항(R15); 일측단은 상기 제 15저항(R15)와 연결되고 타측단은 상기 제 7연산증폭기의 출력단과 연결되는 제 16저항(R16); 및 상기 제 15저항(R15)과 제 16저항(R16) 사이의 노드와 (+) 단자가 연결되고 출력신호인 초기전압(VTOP)이 부입력으로 입력되는 제 8연산증폭기(AMP8); 를 구비하는 것을 특징으로 하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로를 포함한다. In the present invention, the feed-forward part may include: an eleventh resistor R 11 connected to an input terminal to which the input voltage V IN is applied, and for lowering the input voltage; One end is connected to the eleventh resistor R 11 and the other end is a twelfth resistor R 12 grounded; A sixth operational amplifier (AMP6) connected with a node between the eleventh resistor (R 11 ) and a twelfth resistor (R 12 ) and a positive terminal, and an output signal is input to a negative terminal; A thirteenth resistor (R 13 ) having one end connected to an output terminal of the second operational amplifier; A seventh operational amplifier AMP7 having a reference voltage V REF input to a positive terminal and one end of the thirteenth resistor R 13 connected to a negative terminal; One end is connected to an output terminal of the seventh operational amplifier, and the other end is connected to a node between the thirteenth resistor (R 13 ) and the (−) terminal of the seventh operational amplifier (R 14 ); A fifteenth resistor R 15 connected to a reference voltage input terminal to which the reference voltage V REF is applied and for lowering the reference voltage; One end of the sixteenth resistor (R 16 ) connected to the fifteenth resistor (R 15 ) and the other end of the seventh operational amplifier to an output terminal of the seventh operational amplifier; And an eighth operational amplifier AMP8 to which a node between the fifteenth resistor R 15 and the sixteenth resistor R 16 is connected and an initial voltage V TOP that is an output signal is inputted as a negative input. ; It includes a control circuit of the current drive type switch mode DC-DC converter characterized in that it comprises a.

본 발명에서 상기 공통 게이트 증폭기(MP8), 제 2스위칭소자(MPM), 제 9트랜지스터(MP9), 제 11트랜지스터(MP11), 제 12 트랜지스터(MP12), 제 13트랜지스터(MP13) 및 제 16트랜지스터(MP16)는 PMOS 트랜지스터로 형성되고, 상기 제 8트랜지스터(MN8), 제 10트랜지스터(MN10), 제 14트랜지스터(MN14) 및 제 15트랜지스터(MN15)는 NMOS 트랜지스터로 형성되는 것을 특징으로 하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로를 포함한다.
In the present invention, the common gate amplifier M P8 , the second switching element M PM , the ninth transistor M P9 , the eleventh transistor M P11 , the twelfth transistor MP 12 , and the thirteenth transistor M P13 ) and the sixteenth transistor (M P16 ) are formed of PMOS transistors, and the eighth transistor (M N8 ), the tenth transistor (M N10 ), the fourteenth transistor (M N14 ), and the fifteenth transistor (M N15 ) are And a control circuit of the current-driven switch mode DC-DC converter, which is formed of an NMOS transistor.

본 발명이 제공하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로에 의하여, i) 전류구동방식 컨버터의 전류검출방식을 제공하고, ii) Artificial Ramp 신호의 생성을 통한 서브 하모닉 발진(Sub-Harmonic Oscillation)의 발생을 방지하는 효과가 있다.
By the control circuit of the current-driven switch mode DC-DC converter provided by the present invention, i) provides a current detection method of the current-driven converter, and ii) sub-harmonic oscillation through the generation of an artificial ramp signal. It is effective to prevent the occurrence of oscillation.

또한 본 발명이 제공하는 피드 포워드(Feed Forward)부를 구비하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로에 의하여, iii) Artificial Ramp 신호를 입력전압에 대하여 능동적으로 제어함으로써 라인 과도응답(Line Transient Response)의 특성을 향상시키는 효과가 있다.
In addition, by the control circuit of the current-driven switch mode DC-DC converter having a feed forward part provided by the present invention, iii) the line transient response by actively controlling the artificial ramp signal with respect to the input voltage It is effective to improve the characteristics of the response.

도 1a 내지 도 1b는 종래기술에 따른 전류구동방식 부스트 컨버터의 제어회로의 예시도.
도 2는 본 발명의 일실시예에 따른 인덕터전류(IL)의 동작파형도.
도 3 내지 도 4는 본 발명의 일실시예에 따른 전류검출부의 구성도 및 그 동작파형도.
도 5는 본 발명의 일실시예에 따른 램프신호생성부의 구성도.
도 6 내지 도 7은 본 발명의 일실시예에 따른 전류검출부, 램프신호생성부 및 전류보상부를 포함하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로의 구성도와 그 동작파형도.
도 8은 본 발명의 일실시예에 따른 피드-포워드부의 구성도.
도 9 내지 도 10은 본 발명의 일실시예에 따른 전류검출부, 램프신호생성부 및 피드-포워드부를 포함하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로의 구성도와 그 동작파형도.
도 11내지 도 12는 본 발명의 일실시예에 따른 벅부스트 컨버터에 적용된 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로의 구성도와 그 동작파형도. 1A to 1B are exemplary diagrams of a control circuit of a current drive type boost converter according to the prior art;
2 is an operating waveform diagram of an inductor current I L according to an embodiment of the present invention.
3 to 4 are configuration diagrams and operation waveforms of the current detection unit according to an embodiment of the present invention.
5 is a configuration diagram of a lamp signal generation unit according to an embodiment of the present invention.
6 to 7 are configuration diagrams and operational waveform diagrams of a control circuit of a current drive type switch mode DC-DC converter including a current detector, a lamp signal generator, and a current compensator according to an embodiment of the present invention.
8 is a block diagram of a feed-forward unit according to an embodiment of the present invention.
9 to 10 are configuration diagrams and operating waveform diagrams of a control circuit of a current drive type switch mode DC-DC converter including a current detector, a lamp signal generator, and a feed-forward unit according to an embodiment of the present invention.
11 to 12 are configuration diagrams and operational waveforms of a control circuit of a current drive type switch mode DC-DC converter applied to a buck-boost converter according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Prior to this, terms or words used in the specification and claims should not be construed as having a conventional or dictionary meaning, and the inventors should properly explain the concept of terms in order to best explain their own invention. Based on the principle that can be defined, it should be interpreted as meaning and concept corresponding to the technical idea of the present invention. Therefore, the embodiments described in this specification and the configurations shown in the drawings are merely the most preferred embodiments of the present invention and do not represent all the technical ideas of the present invention. Therefore, It is to be understood that equivalents and modifications are possible.

도 1a 내지 도 1b는 종래기술에 따른 전류구동방식 부스트 컨버터의 제어회로의 예시도이다. 1A to 1B are exemplary views of a control circuit of a current driven boost converter according to the prior art.

일반적으로 전류 구동 방식의 스위칭 DC-DC 컨버터에서는, 인덕터에 흐르는 전류가 연속 모드로 연속 50％ 이상의 듀티 사이클로 동작한 경우, 스위칭 주파수의 정수배의 주기로 발진, 즉 서브 하모닉 발진(sub-harmonic oscillation)을 일으키는 것이 알려져 있다. 이러한 서브 하모닉 발진을 일으키는 인덕터 전류(IL)가 연속으로 50％ 이상인 듀티 사이클에서도 안정되게 동작시키도록, 다음의 주기에서의 개시 전류를 감소시키기 위해서, 상술한 슬로프 보상이 필요하다.In general, in the current-driven switching DC-DC converter, when the current flowing through the inductor is operated at a duty cycle of 50% or more in continuous mode, oscillation, that is, sub-harmonic oscillation, is performed at an integer multiple of the switching frequency. It is known to cause. The slope compensation described above is necessary to reduce the starting current in the next period so that the inductor current I L causing such sub harmonic oscillation operates stably even at a duty cycle of 50% or more continuously.

도 1a 내지 도 1b를 참조하면, 스위치의 on/off 듀티비(Duty Ratio)가 0.5가 넘을 경우, 서브 하모닉 발진(sub-harmonic oscillation)이 일어남을 방지하기 위해 Artificial Ramp 신호를 통해 이를 보상하는 방법에 대해 도시하고 있다. 1A to 1B, when an on / off duty ratio of a switch is greater than 0.5, a method of compensating this through an artificial ramp signal to prevent sub-harmonic oscillation occurs Is shown for.

종래기술에 따른 전류구동방식 부스트 컨버터의 제어회로의 실제 구현에 있어서, 도 1a와 같이 검출된 전류에 artificial ramp신호를 더하는 방식과 도 1b에서와 같이 제어 입력(VC)(111)에 artificial ramp 신호를 빼는 방식 모두 구현이 가능하다. In the actual implementation of the control circuit of the current-driven boost converter according to the prior art, a method of adding an artificial ramp signal to the detected current as shown in FIG. 1A and an artificial ramp to the control input V C 111 as shown in FIG. 1B. Both subtractions can be implemented.

아날로그 비교기의 (-) 입력단에 램프신호의 더하기를 수행하는 것과 (+) 입력단에 램프신호의 빼기를 수행하는 것은 동일하므로, 결과적으로 두 방식 모두 같은 개념이라고 할 수 있다.
Since the addition of the ramp signal to the (-) input terminal of the analog comparator and the subtraction of the ramp signal to the (+) input terminal are the same, and as a result, both methods can be regarded as the same concept.

도 2는 본 발명의 일실시예에 따른 인덕터전류(IL)의 동작파형도이다. 2 is an operating waveform diagram of an inductor current I L according to an embodiment of the present invention.

일반적으로 슬로프 보상 회로는, 발진기가 발진하는 클록 신호의 주파수의 주기(T)에 동기하고, 톱니 형상의 보상 램프파(기울기(M)에 의해 선형으로 순차 변화하는 전압 파형)를 발생하고, 가산기의 입력 단자에 출력하는 회로를 말한다. Generally, the slope compensating circuit generates a sawtooth compensation ramp wave (voltage waveform that changes linearly by the slope M) in synchronization with the period T of the frequency of the clock signal oscillator oscillates. Refers to a circuit output to the input terminal of.

상술한 슬로프 보상이란, 전류 모드 스위칭 레귤레이터에서, 인덕터에 흐르는 전류가 연속 모드로 연속 50％ 이상의 듀티 사이클로 동작한 경우, 스위칭 주파수의 정수배의 주기로 발진, 즉 서브 하모닉 발진(sub-harmonic oscillation)을 일으키는 것이 알려져 있다. 여기서, 인덕터 전류(IL)의 상승 슬로프는, 입력 전압(VIN)과 인덕턴스값으로 결정되고, 또 인덕터전류(IL)의 하강 슬로프는 출력 단자에 접속된 부하의 에너지 소비에 의해 결정된다.The above-mentioned slope compensation means that in the current mode switching regulator, when the current flowing through the inductor is operated in a continuous mode with a duty cycle of 50% or more in a continuous mode, oscillation, that is, sub-harmonic oscillation, occurs at an integer multiple of the switching frequency. It is known. Here, the rising slope of the inductor current I L is determined by the input voltage V IN and the inductance value, and the falling slope of the inductor current I L is determined by the energy consumption of the load connected to the output terminal. .

이 때문에, 서브 하모닉 발진을 일으키는 인덕터 전류가 연속으로 50％ 이상인 듀티 사이클에서도 안정되게 동작시키도록, 다음의 주기에서의 개시 전류를 감소시키기 위해서, 상술한 슬로프 보상이 필요하다.For this reason, the above-mentioned slope compensation is necessary in order to reduce the starting current in the next period so that the inductor current causing the sub harmonic oscillation operates stably even at a duty cycle of 50% or more continuously.

안정 동작을 행하기 위해서는, 도 2를 참조하면, 슬로프 보상의 상승선의 기울기(M)는 M1＞M2가 되도록, 일반적으로, 전류모드 강압형 스위칭 레귤레이터인 경우, 하기 식으로 표시하는 기울기(m)로 할 필요가 있는데, 즉 M≥(M2－M1)／2=(2VOUT-VIN)／2L 와 같이 나타낼 수 있다. In order to perform the stable operation, referring to FIG. 2, in the case of the current mode step-down switching regulator, the slope m of the rising line of the slope compensation is M1> M2. In other words, M≥ (M 2 -M 1 ) / 2 = (2V OUT -V IN ) / 2L can be expressed.

여기서, M2는 인덕터 전류(IL)의 하강 슬로프의 기울기, 즉 전류 감소율이며, M2=(VOUT-VIN)／L로 표시된다. 또한, M1은 인덕터 전류(IL)의 상승 슬로프의 기울기, 즉 전류 증가율이며, M1=VIN／L로 표시된다.Here, M 2 is the slope of the falling slope of the inductor current I L , that is, the current reduction rate, and is represented by M 2 = (V OUT −V IN ) / L. In addition, M 1 is the slope of the rising slope of the inductor current I L , that is, the current increase rate, and is represented by M 1 = V IN / L.

슬로프 보상 회로는, 상술한 M의 기울기를 가지는 톱니파 형상의 슬로프 보상의 보상 램프파를, 발진기가 출력하는 클록 신호에 동기하여 출력하는데, 이는 램프신호생성부와 관련하여 후술하기로 한다. The slope compensation circuit outputs the compensation ramp wave of the sawtooth-shaped slope compensation having the above-described M slope in synchronization with the clock signal output by the oscillator, which will be described later with reference to the ramp signal generation unit.

본 발명에서는 서브 하모닉 발진(sub-harmonic oscillation)의 생성방지를 위해, Artificial Ramp 신호를 통해 이를 보상하는 방안을 제안하고 있는바, Artificial ramp 신호의 기울기(Ma)를 고려할 때, 도 2에서 나타낸 바와 같이 인덕터 전류(IL)의 M2기울기의 1/2 보다 크고 M2기울기와 같은 범위내에서 선택하는 것이 좋은 선택이라고 할 수 있다. 이 경우, 모든 듀티비(Duty Ratio)에 대하여 안정성(stability)을 보장하게 되고, 특히, Ma가 M2와 같을 때는, 이론적으로 한 사이클(cycle)에 모든 에러(error)가 보상되는 이상적인 기울기라 할 수 있다.
In the present invention, in order to prevent the generation of sub-harmonic oscillation, a method of compensating for the artificial ramp signal is proposed. Considering the slope of the artificial ramp signal (M a ), it is shown in FIG. As can be said, it is a good choice to select more than half of the M 2 slope of the inductor current I L and within the same range as the M 2 slope. In this case, the stability is guaranteed for all duty ratios, and especially when M a is equal to M 2 , the ideal slope that theoretically compensates for all errors in one cycle. It can be said.

도 3 내지 도 4는 본 발명의 일실시예에 따른 전류검출부의 구성도 및 그의 동작파형도이다. 3 to 4 are configuration diagrams and operational waveforms of the current detector according to an embodiment of the present invention.

즉, 도 3은 전류검출부의 구성을 도시하고 있는데, 본 발명에서 제안하는 전류 구동 방식 제어회로에서 인덕터 전류(IL) 검출 방식을 나타낸다고 할 수 있다. 상기 인덕터 전류(IL) 검출 방식은 검출된 전류에 artificial ramp 신호를 더하는 방식이라고 할 수 있다. That is, FIG. 3 illustrates the configuration of the current detector, and it can be said that the inductor current I L is detected in the current driving method control circuit proposed by the present invention. The inductor current I L detection method may be referred to as a method of adding an artificial ramp signal to the detected current.

또한, 본 발명에서는 스위치 컨버터의 파워 스위치로 사용되는 제 1스위칭소자(MNM)(301)가 “on” 되는 동안의 인덕터 전류(IL)를 검출하기 위해 공통 게이트 증폭기 (common gate amplifier)의 구조를 채택하였다. In addition, in the present invention, the common gate amplifier is used to detect the inductor current I L while the first switching element M NM 301 used as the power switch of the switch converter is turned on. The structure is adopted.

여기서, 공통 게이트 증폭기에 해당하는 것이 MN1트랜지스터(302)이다. 상기 공통 게이트 증폭기(MN1)(302)의 게이트에 소정의 게이트-바이어스 전압(VGB)을 인가하고, 제 1스위칭소자(MNM)(301)가 ON 되어있는 동안 흐르는 전류에 의해 제 1스위칭소자(MNM)(301)의 온 저항에 기인한 공통 게이트 증폭기(MN1)(302)의 소스 전압의 변화는, 제 1스위칭소자(MNM)(301)의 게이트-소스간 전압(VGS)을 변화시켜 제 1저항(RCS)과 공통 게이트 증폭기(MN1)(302)사이의 노드전압인 VCS전압(303)을 변화시킨다. Here, the M N1 transistor 302 corresponds to the common gate amplifier. A first gate-bias voltage (V GB ) is applied to the gate of the common gate amplifier (M N1 ) 302, and a first current is generated by a current flowing while the first switching device (M NM ) 301 is turned on. the gate of the switching element (M NM), a common gate amplifier (M N1) change of the source voltage 302 due to the on resistance of 301, the first switching element (M NM) (301) - to-source voltage ( V GS ) is changed to change the V CS voltage 303, which is the node voltage between the first resistor R CS and the common gate amplifier M N1 302.

이해의 용이성을 도모하기 위해 램프신호전압(VART _ REF)(306)은 고정 전압이라 가정하면, 제 1스위칭소자(MNM)(301)의 온 저항에 기인하여 공통 게이트 증폭기(MN1)(302)의 소스 전압(VSEN)(304)은 변화하게 되고, 이에 따라 공통 게이트 증폭기(MN1)(302)의 게이트-소스간 전압(VGS)는 변화하게 되어, 공통 게이트 증폭기(MN1)(302)의 드레인단으로 유입되는 전류 ICS(305)가 변화하게 된다. 따라서, 제 1저항(RCS)와 공통 게이트 증폭기(MN1)(302)사이의 노드전압인 VCS전압(303)은 하기의 수학식 1과 같이 표현될 수 있다.
In order to facilitate understanding, assuming that the ramp signal voltage V ART _ REF 306 is a fixed voltage, the common gate amplifier M N1 is due to the on resistance of the first switching element M NM 301. The source voltage (V SEN ) 304 of 302 is changed, so that the gate-source voltage V GS of the common gate amplifier M N1 302 is changed, so that the common gate amplifier M The current I CS 305 flowing into the drain terminal of N1 ) 302 is changed. Therefore, the V CS voltage 303 which is the node voltage between the first resistor R CS and the common gate amplifier M N1 302 may be expressed as Equation 1 below.

Figure 112010041168702-pat00001
Figure 112010041168702-pat00001

또한, 상기 수학식1에서 ICS(405)는 하기의 수학식 2와 같이 나타낼 수 있다.In addition, I CS 405 in Equation 1 may be expressed as Equation 2 below.

Figure 112010041168702-pat00002
Figure 112010041168702-pat00002

여기에서, μ=mobility, COX=gate oxide thickness, W= gate width, L= gate length, VTH=Threshold voltage 이다. Here, μ = mobility, C OX = gate oxide thickness, W = gate width, L = gate length and V TH = Threshold voltage.

또한, 제 1스위칭소자(MNM)(301)이 ON 상태에서는 공통 게이트 증폭기(MN1)의 소스 전압(VSEN)(304)은 인덕터전류(IL)와 비례하고, 이를 수식으로 나타내면 하기의 수학식 3과 같다.
In addition, when the first switching device M NM 301 is in an ON state, the source voltage V SEN 304 of the common gate amplifier M N1 is proportional to the inductor current I L. Equation 3 is as follows.

Figure 112010041168702-pat00003
Figure 112010041168702-pat00003

여기서 RNM은 제 1스위칭소자(MNM)(301)의 온저항이다. 수학식 3을 참조하면, 결국, 인덕터 전류(IL)의 변화에 따라 공통 게이트 증폭기(MN1)의 소스 전압(VSEN)(304)은 비례하고, 공통 게이트 증폭기(MN1)(302)의 드레인단으로 유입되는 전류 ICS(305)는 공통 게이트 증폭기(MN1)의 소스 전압(VSEN)(304)에 따라 반비례하게 된다. R NM is an on resistance of the first switching element M NM 301. Referring to Equation 3, in the end, the source voltage (V SEN) (304) is in proportion, and the common gate amplifier (M N1) of the common gate amplifier (M N1) in accordance with the change of the inductor current (I L) (302) The current I CS 305 flowing into the drain terminal of is in inverse proportion to the source voltage V SEN 304 of the common gate amplifier M N1 .

따라서, 인덕터 전류(IL)의 변화에 따라, 제 1저항(RCS)와 공통 게이트 증폭기(MN1)사이의 노드전압인 VCS전압(303)은 도 4와 같이 변화한다. 즉, 인덕터 전류(IL)(420)의 파형에 따라, VCS전압(450)의 파형을 얻을 수 있다고 할 수 있다.
Therefore, as the inductor current I L changes, the V CS voltage 303, which is the node voltage between the first resistor R CS and the common gate amplifier M N1 , changes as shown in FIG. 4. That is, it can be said that the waveform of the V CS voltage 450 can be obtained according to the waveform of the inductor current I L 420.

도 5는 본 발명의 일실시예에 따른 램프신호생성부의 구성도이다. 5 is a block diagram of a lamp signal generation unit according to an embodiment of the present invention.

본 발명에서는 전류 구동 방식 DC-DC 컨버터에서 문제가 되는 서브 하모닉 발진(sub-harmonic oscillation)을 보상하기 위한 artificial ramp 신호를 발생하여 이를 검출된 전류 파형에 더하는 과정의 구현이 필요하다. In the present invention, an artificial ramp signal for compensating for sub-harmonic oscillation, which is a problem in the current-driven DC-DC converter, needs to be implemented and added to the detected current waveform.

도 3을 참조하면, 램프신호전압(VART_REF)(306)이 램프 신호의 파형으로 나타난다면, 제 1저항(RCS)와 공통 게이트 증폭기(MN1)사이의 노드전압인 VCS전압(303)은 램프신호전압(VART_REF)(306)와 검출되는 인덕터 전류(IL)의 합(合)으로 나타날 것인데, 도 5는 램프신호전압(VART_REF)(306)을 발생시키는 회로, 즉 램프신호생성부의 구성을 도시하고 있다. Referring to FIG. 3, when the ramp signal voltage V ART_REF 306 appears as a waveform of the ramp signal, the V CS voltage 303 which is a node voltage between the first resistor R CS and the common gate amplifier M N1 . ) Will be represented as the sum of the ramp signal voltage (V ART_REF ) 306 and the inductor current (I L ) detected, FIG. 5 is a circuit for generating the ramp signal voltage (V ART_REF ) 306, i. The configuration of the signal generator is shown.

일정 전압을 기준 전압으로 사용하여, V-I 컨버터를 통해 일정 전류를 발생시키고, 초기전압(VBT)을 초기값으로 하여 전류 IART(503)와 제 2커패시터(CART)의 온저항, 즉 CRP를 통해 Ramp 신호를 출력시킬 수 있다. 여기서 ramp의 기울기는 하기의 수학식 4와 같이 전류 IART(503)와 제 2커패시터(CART)의 온저항(CRP)에 의해 결정되게 된다.
Using a constant voltage as a reference voltage, a constant current is generated through the VI converter, and the on-resistance of the current I ART 503 and the second capacitor C ART , that is, C, is set with the initial voltage V BT as an initial value. Ramp signal can be output through RP . Here, the slope of the ramp is determined by the on resistance C RP of the current I ART 503 and the second capacitor C ART as shown in Equation 4 below.

Figure 112010041168702-pat00004
Figure 112010041168702-pat00004

따라서, 전류 IART(503)와 제 2커패시터(CART)의 온저항(CRP)값을 적절하게 조절함으로써, 도 2에서 도시한 것처럼 램프신호의 기울기 Ma를(520 참조) 얻을 수 있다. Accordingly, by appropriately adjusting the values of the on resistance C RP of the current I ART 503 and the second capacitor C ART , the slope M a of the ramp signal (see 520) can be obtained as shown in FIG. 2. .

도 6 내지 도 7은 본 발명의 일실시예에 따른 전류검출부, 램프신호생성부 및 전류보상부를 포함하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로의 구성도와 그 동작파형도이다. 6 to 7 are configuration diagrams and operational waveforms of a control circuit of a current drive type switch mode DC-DC converter including a current detector, a lamp signal generator, and a current compensator according to an embodiment of the present invention.

램프신호생성부(610)의 램프신호 전압(VART _ REF)(605)의 출력을 전류검출부(720)와 연결하면, 램프신호발생부에 흐르는 전류, 즉 IART(606)와 공통 게이트 증폭기(MN1)(601)의 드레인단으로 유입되는 전류 ICS(608)에 의해서 처음에 의도하였던 파형을 얻지 못하고 램프신호 전압(VART_REF)(605)이 전류 ICS(608)에 의해 의존하여 변화할 수 있다. 이를 방지하기 위해서는 램프신호 전압(VART_REF)(605)을 전류 ICS(608)에 독립적으로 동작하도록 하여야 한다. When the output of the lamp signal voltage V ART _ REF 605 of the lamp signal generator 610 is connected to the current detector 720, the current flowing through the lamp signal generator ie, the I ART 606 and the common gate amplifier The first intended waveform is not obtained by the current I CS 608 flowing into the drain terminal of (M N1 ) 601 and the ramp signal voltage V ART_REF 605 is dependent on the current I CS 608. Can change. To prevent this, the lamp signal voltage V ART_REF 605 should be operated independently of the current I CS 608.

이를 위해 도 6을 참조하면, 본 발명에서는 전류보상부(630)을 포함하는 구성의 회로를 제안한다. 즉, 공통 게이트 증폭기(MN1)(601)의 드레인단으로 유입되는 전류 ICS(608)를 공통 게이트 증폭기(MN1)(601), 제 7트랜지스터(MN7)(602)와 제 5트랜지스터(MP5)(603), 제 6트랜지스터(MP6)(604)의 전류미러(current mirror) 구조를 통해 복사하여 램프신호 전압(VART_REF)(605)에 다시 공급함으로써, 램프신호 전압(VART_REF)(605)이 전류 ICS(608)에 독립적으로 IART(606)와 제 2커패시터(CART)(607)의 온저항(CRP)에 의해서만 동작하도록 하였다. For this purpose, referring to FIG. 6, the present invention proposes a circuit having a configuration including the current compensator 630. That is, the common gate amplifier (M N1) common to current I CS (608) flowing into the drain terminal of 601, gate amplifier (M N1) 601, a seventh transistor (M N7) (602) and the fifth transistor (M P5 ) 603 and the sixth transistor (M P6 ) by the current mirror (mirror) structure of the current mirror (mirror mirror) structure by copying the lamp signal voltage (V ART_REF ) 605, thereby supplying the lamp signal voltage (V ART_REF ) 605 is operated only by the on resistance C RP of I ART 606 and the second capacitor C ART 607 independently of the current I CS 608.

결국, 램프신호생성부(610), 전류검출부(620) 및 전류보상부(630)을 포함하는 제어 회로를 구성함으로써, 도 1a 내지 도 1b에서 도시한 전류 구동 방식의 스위치 DC-DC 컨버터의 제어회로의 구현이 가능하다. 이 경우, Artificial Ramp 신호의 기울기는 IART(606)와 제 2커패시터(CART)(607)의 온저항(CRP)의 값을 조정함으로써 인덕터 전류의 기울기 중, M2와 같게 조절하여 최적의 조건을 얻어 낼 수 있다.(도 2 참조)As a result, by configuring a control circuit including the lamp signal generation unit 610, the current detection unit 620 and the current compensation unit 630, the control of the current-driven switch DC-DC converter shown in Figs. Implementation of the circuit is possible. In this case, the slope of the artificial ramp signal is adjusted to be equal to M 2 during the slope of the inductor current by adjusting the values of the on resistance (C RP ) of the I ART 606 and the second capacitor C ART 607. Can be obtained (see Fig. 2).

도 8은 본 발명의 일실시예에 따른 피드-포워드부의 구성도이다. 8 is a configuration diagram of a feed-forward part according to an embodiment of the present invention.

이 경우, 라인 과도응답(Line Transient Response)이란, 입력 전압의 변화에 의한 출력 전압의 변화 응답이라고 정의될 수 있다. DC-DC 컨버터에 있어서는 입력 전압 변화에 출력 전압의 변화가 적을수록 응용장치 등에 일정하고 균일한 전압의 공급이 가능해지는 등 좋은 특성을 갖는다고 할 수 있다. In this case, the line transient response may be defined as a change response of the output voltage due to a change in the input voltage. In the DC-DC converter, the smaller the change in the output voltage to the change in the input voltage, the better the characteristics such as supplying a constant and uniform voltage to the application.

이러한 Fast Line Transient Response를 얻기 위해, 본 발명에서는 램프신호 발생기(Ramp Generator)를 이용하여 피드 포워드(Feed-Forward) 구조를 통하여 램프신호의 주파수는 일정하고, 그 기울기만을 변화시켜 그 응답 특성을 향상시키는 피드 -포워드부를 포함하는 회로를 제안한다. In order to obtain such a fast line transient response, in the present invention, the frequency of the ramp signal is constant through a feed-forward structure using a ramp generator, and only the slope thereof is changed to improve its response characteristics. We propose a circuit including a feed-forward unit.

바꾸어 말하면, 전술한 부스트 컨버터의 인덕터 전류(IL)의 기울기 중 M2(도 2참조)는 출력 전압(VOUT) 또는 입력 전압(VIN)에 의존하게 된다. 따라서, 이론적으로는 Artificial Ramp신호의 기울기를 M2와 같게 해 줌으로써, 에러(Error)를 한 주기(Cycle)안에 해결할 수 있겠지만, 실질적으로는 입력 전압(VIN)및 출력 전압(VOUT)의 변화(fluctuation)에 의해 인덕터 전류(IL)의 기울기 M2자체가 바뀜으로 해서 그 응답 특성이 나빠지는 현상이 발생하므로 이와 같은 문제점을 개선하기 위해, 본 발명에서는 피드포워드(Feed-Forward)부를 포함하는 제안한다. In other words, M 2 (see FIG. 2) of the above-described slope of the inductor current I L of the boost converter depends on the output voltage V OUT or the input voltage V IN . Therefore, in theory, by making the slope of the artificial ramp signal equal to M 2 , an error can be solved in one cycle, but in practice, the input voltage V IN and the output voltage V OUT In order to solve this problem, the feed-forward part is used in the present invention because the phenomenon of the response characteristics deteriorates because the slope M 2 of the inductor current I L is changed by the fluctuation. Suggest to include.

도 9 내지 도 10은 본 발명의 일실시예에 따른 전류검출부, 램프신호생성부 및 피드-포워드부를 포함하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로의 구성도와 그 동작파형도이다. 9 to 10 are configuration diagrams and operational waveforms of a control circuit of a current drive type switch mode DC-DC converter including a current detector, a lamp signal generator, and a feed-forward unit according to an embodiment of the present invention.

도 9를 참조하면, 피드포워드부(910)의 제 4 연산증폭기(AMP4)의 출력신호인 초기전압(VBT)은 입력 전압(VIN)에 의해 Feed-Forward 되어 하기의 수학식 5와 같이 표현된다. Referring to FIG. 9, the initial voltage V BT , which is an output signal of the fourth operational amplifier AMP4 of the feedforward unit 910, is feed-forwarded by the input voltage V IN , as shown in Equation 5 below. Is expressed.

Figure 112010041168702-pat00005
Figure 112010041168702-pat00005

결국 상기 수학식 5를 참조하면, 초기전압(VBT)은 입력 전압(VIN)에 비례하게 되고, 그 비례상수는 저항 값 제 3저항(R3), 제 4저항(R4),제 7저항(R7), 제 8저항(R8)에 의존하게 된다.Finally, referring to Equation 5, the initial voltage (V BT ) is proportional to the input voltage (V IN ), the proportional constant is the resistance value of the third resistor (R 3 ), the fourth resistor (R 4 ), It depends on the seventh resistor R 7 and the eighth resistor R 8 .

이러한 동작에 의해 입력 전압(VIN)이 바뀌게 되면, 초기전압(VBT)이 변화함에 따라, 스위치 동작에 있어, on/off 듀티비(duty ratio)가 변화하게 된다. 즉, 도 1을 참조하면 제어 입력(VC)가 바뀌기 전에 입력 전압(VIN)의 Feed-Forward 동작을 통해 Artificial Ramp 신호의 DC레벨을 바꿈으로써, 듀티비(Duty Ratio)를 미리 변화시켜 그 과도 응답 특성을 향상 시킬 수 있다. 특히, 부스트 컨버터의 인더터 전류의 기울기인 M2는 출력 전압(VOUT)뿐만 아니라, 입력 전압(VIN)에도 의존하기 때문에, Artificial Ramp 신호의 기울기 역시 입력 전압(VIN)에 따라 변화 시켜 준다. 램프신호 발생을 위한 전류(IART)는 제 2저항(RART)과 제 1연산증폭기(AMP1)에 입력되는 바이어스전압(VBIAS2)에 따라 하기의 수학식 6과 같이 결정된다.
When the input voltage V IN is changed by this operation, as the initial voltage V BT is changed, the on / off duty ratio is changed in the switch operation. That is, referring to FIG. 1, the duty ratio is changed in advance by changing the DC level of the artificial ramp signal through a feed-forward operation of the input voltage V IN before the control input V C is changed. Transient response characteristics can be improved. In particular, since the slope of the inverter current of the boost converter, M 2 depends not only on the output voltage (V OUT ) but also on the input voltage (V IN ), the slope of the artificial ramp signal also changes according to the input voltage (V IN ). give. The current I ART for generating the ramp signal is determined by Equation 6 according to the bias voltage V BIAS2 input to the second resistor R ART and the first operational amplifier AMP1.

Figure 112010041168702-pat00006
Figure 112010041168702-pat00006

따라서, 램프신호전압(VREF _ RMP)을 Inverted Feedback 증폭기(AMP3)를 통해 입력 전압(VIN)에 반비례하도록 함으로써 Artificial Ramp 신호의 기울기를 제어할 수 있다. 이 경우, 제 1연산증폭기(AMP1)에 입력되는 바이어스전압(VBIAS2)은 하기의 수학식 7에 따라 입력 전압(VIN)에 반비례하도록 한다.
Therefore, the slope of the artificial ramp signal can be controlled by having the ramp signal voltage V REF _ RMP in inverse proportion to the input voltage V IN through the inverted feedback amplifier AMP3. In this case, the bias voltage V BIAS2 input to the first operational amplifier AMP1 is inversely proportional to the input voltage V IN according to Equation 7 below.

Figure 112010041168702-pat00007
Figure 112010041168702-pat00007

결국, 본 발명에서는 부스트 컨버터(Boost Converter)에서 Artificial Ramp의 기울기와 그 DC 레벨을 입력 전압(VIN)에 따라 능동적으로 변화시켜 제어 입력(VC)가 바뀌기 전에 그 정보를 미리 Artificial Ramp 신호에 반영함으로써 과도 응답 특성을 향상시킨다고 할 수 있다. As a result, in the present invention, the slope of the artificial ramp and its DC level are actively changed in accordance with the input voltage V IN in the boost converter, so that the information is previously added to the artificial ramp signal before the control input V C is changed. By reflecting, it can be said that the transient response characteristics are improved.

이와 같은 동작 파형을 도 10에 도시하고 있다. 입력 전압(VIN)(111)의 레벨이 떨어짐으로 인해, 램프신호전압(VART _ RMP)(112) 기울기와 VBT의 레벨이 각각 변동이 발생한다. 이는 제 1저항(RCS)과 공통 게이트 증폭기(MN1)사이의 노드전압인 VCS전압(113)의 파형을 변형하여, VCS전압(113)의 변동 없이 듀티비(duty ratio)를 늘려줌으로써(114), 즉, 듀티비 D를 D'로 늘려줌으로써 입력 전압(VIN) 변동에 대한 출력 전압(VOUT)의 변동을 최소로 하게 되며, 입력 전압(VIN)변화에 대한 최적의 Artificial Ramp 신호의 기울기, Ma를 얻게 되어 Line 또는 Load regulation 특성을 향상시킬 수 있다. Such an operation waveform is shown in FIG. As the level of the input voltage V IN 111 drops, the slope of the ramp signal voltage V ART _ RMP 112 and the level of V BT vary, respectively. This modifies the waveform of the V CS voltage 113, which is the node voltage between the first resistor R CS and the common gate amplifier M N1 , to increase the duty ratio without changing the V CS voltage 113. by giving 114, that is, by giving increased by the duty ratio D D 'is to the change of the output voltage (V OUT) to the input voltage (V iN) changes to the minimum, optimum for the input voltage (V iN) changes The slope of the artificial ramp signal, M a , can be obtained to improve the line or load regulation characteristics.

도 11 내지 도 12는 본 발명의 일실시예에 따른 벅부스트 컨버터에 적용된 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로의 구성도와 그 동작파형도이다. 11 to 12 are configuration diagrams and operational waveforms of the control circuit of the current-driven switch mode DC-DC converter applied to the buck-boost converter according to an embodiment of the present invention.

도 2 내지 도 10이 부스트 컨버터에 적용된 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로에 관한 일실시예라면, 도 11 내지 도 12는 벅 부스트 컨버터(Buck-Boost Converter)에 적용된 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로의 예라고 할 수 있다. 2 to 10 are examples of the control circuit of the current-driven switch mode DC-DC converter applied to the boost converter, FIGS. 11 to 12 are current-driven switches applied to the buck-boost converter. It can be said to be an example of the control circuit of a mode DC-DC converter.

일반적으로 DC-DC 컨버터는 외부로부터 입력되는 직류전원을 부하가 요구하는 소정의 직류전원으로 변환한다. 이러한 DC-DC 컨버터에는 입력직류전원을 승압하기 위한 부스트형(boost type) 컨버터와, 입력직류전원을 강압하기 위한 벅형(buck type) 컨버터 등으로 나눌 수 있는데, 도 9의 회로와 대비한 도 11의 회로는 부스트 컨버터 및 벅 부스트 컨버터에 따라 회로의 구성을 달리한 차이만 있을 뿐이다. In general, a DC-DC converter converts a DC power input from the outside into a predetermined DC power required by a load. The DC-DC converter may be divided into a boost type converter for boosting an input DC power supply, a buck type converter for boosting an input DC power supply, and the like. The circuit of is only the difference between the circuit configuration of the boost converter and the buck boost converter.

따라서, 단지 부스트 컨버터에 적용된 제어회로와 비교하여, 벅 부스트 컨버터에 적용되는 차이만 있으므로, 즉, NMOS 트랜지스터와 PMOS 트랜지스터를 교차로 배치한 차이 등 그 차이가 미세하므로, 도 11의 제어회로에 대한 설명은 생략하기로 한다. Therefore, there is only a difference applied to the buck boost converter compared to the control circuit applied to the boost converter, that is, the difference is small, such as the difference between the NMOS transistor and the PMOS transistor arranged in cross, the description of the control circuit of FIG. Will be omitted.

상기 수학식 5와 유사하게, 입력 전압(VIN)에 의해 Artificial Ramp 신호의 DC 레벨을 변동하기 위해 inverted feedback 증폭기(AMP7)를 통해, VTOP 전압은 하기의 수학식 8에 의해 결정된다.
Similar to Equation 5, V TOP through an inverted feedback amplifier AMP7 to vary the DC level of the artificial ramp signal by the input voltage V IN . The voltage is determined by Equation 8 below.

Figure 112010041168702-pat00008
Figure 112010041168702-pat00008

이 경우, Boost 컨버터와는 다르게 Buck-Boost 컨버터의 경우, M2의 기울기가 출력 전압(VOUT)에만 의존하기 때문에, Artificial Ramp 신호의 기울기는 변화 없이 DC 레벨만 바꿈으로써, 듀티비(Duty Ratio)를 미리 변화시켜 과도 응답 특성을 향상 시킨다. In this case, unlike the boost converter, in the case of the buck-boost converter, since the slope of the M 2 depends only on the output voltage (V OUT ), the slope of the artificial ramp signal changes only the DC level without changing the duty ratio. ) In advance to improve the transient response.

이와 같은 동작 파형을 도 12에 도시하고 있다. 도 10에 관한 설명과 마찬가지로, 입력 전압(VIN)의 변동에 의해, 초기전압(VTOP)전압이 변화하여 제어입력(VC)이 바뀌기 전에 듀티비(duty ratio)를 변동 시킴으로써, 과도 응답 특성을 향상 시킬 수 있다. Such an operation waveform is shown in FIG. Similar to the description of FIG. 10, transient response is varied by changing the duty ratio before the initial input voltage V TOP is changed and the control input V C is changed due to the change in the input voltage V IN . Can improve the characteristics.

이상 본 발명의 구체적 실시형태와 관련하여 본 발명을 설명하였으나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 범위를 벗어나지 않고 설명된 실시형태를 변경 또는 변형할 수 있으며, 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능하다.
The present invention has been described above in connection with specific embodiments of the present invention, but this is only an example and the present invention is not limited thereto. Those skilled in the art can change or modify the described embodiments without departing from the scope of the present invention, and within the equivalent scope of the technical spirit of the present invention and the claims to be described below. Various modifications and variations are possible.

110: 아날로그 비교기
111, 211: 입력전압의 파형
112, 212, 306, 502, 605: 램프전압신호의 파형
113, 213, 450, 760: 제 1저항과 공통 게이트 증폭기 사이의 노드전압의 파형
114, 214, 410, 710: 듀티 신호의 파형
115, 215, 420, 720: 인덕터 전류의 파형
116: 제어입력
120: 램프신호의 기울기
130: 인덕터 전류의 기울기
140: 인덕터 전류의 상승슬로프
150: 인덕터 전류의 하강슬로프
210, 910: 피드포워드부
220, 610, 920: 램프신호생성부
230, 620, 930: 전류검출부
240, 630, 940: 전류보상부
250, 801: 입력전압
260: 기준전압
270, 504, 809: 초기전압
301: 제 1스위칭 소자
302, 601: 공통게이트 증폭기
303: 제 1저항과 공통 게이트 증폭기 사이의 노드전압
304: 공통 게이트 증폭기의 소스 전압
305, 608: 공통 게이트 증폭기의 드레인단으로 유입되는 전류
430, 730: 공통 게이트 증폭기의 소스 전압의 파형
440, 740: 공통 게이트 증폭기의 드레인단으로 유입되는 전류의 파형
501, 808: 제 1바이어스전압
505, 607: 제 2커패시터
506: 제 2저항
507: 제 1트랜지스터
508: 제 2트랜지스터
509: 제 3트랜지스터
510: 제 4트랜지스터
520: 램프신호 및 클럭신호의 파형
602: 제 7트랜지스터
603: 제 5트랜지스터
604: 제 6트랜지스터
802: 제 3저항
803: 제 4저항
804: 제 5저항
805: 제 6저항
806: 제 7저항
807: 제 8저항110: analog comparator
111, 211: waveform of input voltage
112, 212, 306, 502, and 605: waveforms of ramp voltage signals
113, 213, 450, and 760: waveform of the node voltage between the first resistor and the common gate amplifier
114, 214, 410, 710: waveform of duty signal
115, 215, 420, 720: waveform of inductor current
116: control input
120: slope of the lamp signal
130: slope of inductor current
140: rising slope of the inductor current
150: falling slope of inductor current
210, 910: feed forward part
220, 610, 920: lamp signal generation unit
230, 620, 930: current detector
240, 630, 940: current compensator
250, 801: input voltage
260: reference voltage
270, 504, 809: initial voltage
301: first switching element
302, 601: common gate amplifier
303: node voltage between the first resistor and the common gate amplifier
304: source voltage of the common gate amplifier
305, 608: current flowing into the drain of the common gate amplifier
430, 730: waveform of the source voltage of the common gate amplifier
440, 740: waveform of current flowing into the drain of the common gate amplifier
501 and 808: first bias voltage
505, 607: second capacitor
506: second resistance
507: first transistor
508: second transistor
509: third transistor
510: fourth transistor
520: waveforms of the ramp signal and the clock signal
602: seventh transistor
603: fifth transistor
604: a sixth transistor
802: third resistance
803: fourth resistance
804: fifth resistance
805: sixth resistor
806: seventh resistance
807: eighth resistance

Claims (14)

부스트 컨버터(Boost Converter)의 인덕터전류(IL)을 검출하기 위해 공통 게이트 증폭기(MN1) 구조를 구비하는 전류검출부;
상기 전류검출부에 의해 검출된 전류 파형에, V-I 컨버터를 통해 소정의 입력전압(VIN)을 이용하여 소정의 전류(IART)를 발생시켜 생성되는 램프신호를 더함으로써 서브하모닉 발진(Sub-harmonic Oscillation)을 보상하는 램프신호생성부; 및
상기 전류검출부의 공통 게이트 증폭기(MN1)의 드레인단으로 유입되는 전류(ICS)를 전류 미러 구조를 통해 복사하여 상기 공통 게이트 증폭기(MN1)의 드레인단으로 재유입시키는 전류보상부;
를 포함하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로.
A current detector having a common gate amplifier M N1 structure for detecting an inductor current I L of a boost converter;
The sub-harmonic oscillation is performed by adding a ramp signal generated by generating a predetermined current I ART using a predetermined input voltage V IN through a VI converter to the current waveform detected by the current detector. A ramp signal generator to compensate for oscillation; And
Unit to copy the current compensation current (I CS) which flows into the drain terminal of the common gate amplifier (M N1) of said current detector by a current mirror structure to re-entering the drain terminal of the common gate amplifier (M N1);
Control circuit of the current-driven switch mode DC-DC converter comprising a.
제 1항에 있어서, 상기 전류검출부는,
입력전압(VIN)단에 연결되는 인덕터(L);
상기 인덕터(L)와 드레인단이 도통되고 듀티(Duty) 신호가 게이트단으로 입력되는 제 1스위칭 소자(MNM);
상기 인덕터(L)와 제 1스위칭 소자(MNM) 사이의 노드와 연결되는 제 1다이오드(D);
일측이 상기 제 1다이오드(D)와 연결되며, 타단이 접지되는 제 1커패시터(C);
램프신호전압(VART _ REF)이 인가되는 제 1저항(RCS); 및
상기 제 1저항(RCS)과 드레인단이 도통되고 게이트신호로 게이트-바이어스 전압(VGB)이 인가되며, 소스단이 상기 인덕터(L)와 제 1스위칭 소자(MNM) 사이의 노드에 연결되는 공통게이트 증폭기(MN1);를 구비하는 것을 특징으로 하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로.
The method of claim 1, wherein the current detection unit,
An inductor L connected to an input voltage V IN terminal;
A first switching device (M NM ) in which the inductor (L) is connected to the drain terminal and the duty signal is input to the gate terminal;
A first diode (D) connected to a node between the inductor (L) and the first switching device (M NM );
A first capacitor C having one side connected to the first diode D and the other end grounded;
A first resistor R CS to which a ramp signal voltage V ART _ REF is applied; And
The first resistor R CS is connected to the drain terminal, and a gate-bias voltage V GB is applied as a gate signal, and a source terminal is connected to a node between the inductor L and the first switching device M NM . Control circuit of the current-driven switch mode DC-DC converter comprising a common gate amplifier (M N1 ) connected.
제 1항에 있어서, 상기 램프신호생성부는,
제 1바이어스 전압(VBIAS)이 정입력으로 입력되는 제 1연산증폭기;
입력전압(VIN)이 소스으로 인가되는 제 1트랜지스터(MP1);
드레인단이 상기 제 1트랜지스터의 드레인단과 연결되고, 제 1연산증폭기의 출력신호가 게이트로 입력되며, 소스신호가 상기 제 1연산증폭기의 부입력으로 입력되는 제 2트랜지스터(MN2);
일측은 상기 제 2트랜지스터의 소스단과 도통되고, 타측은 접지되는 제 2 저항(RART);
상기 제 1트랜지스터의 전류미러구조로 형성되고, 입력전압(VIN)이 소스단으로 인가되는 제 3트랜지스터(MP3);
일측은 상기 제 3트랜지스터의 드레인단과 도통되고, 타측은 접지되는 제 1커패시터(CART);
상기 제 3트랜지스터와 제 1커패시터(CART) 사이의 노드와 연결되는 램프신호전압(VART _ REF) 출력단; 및
드레인단이 상기 제 3트랜지스터와 제 1커패시터 사이의 노드와 연결되고, 초기전압(VBT)이 소스로 인가되며, 클럭(Clock) 신호가 게이트로 입력되는 제 4트랜지스터(MN4);
를 구비하는 것을 특징으로 하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로.
The method of claim 1, wherein the ramp signal generation unit,
A first operational amplifier in which a first bias voltage V BIAS is input as a positive input;
A first transistor M P1 to which an input voltage V IN is applied as a source;
A second transistor (M N2 ) having a drain terminal connected to the drain terminal of the first transistor, an output signal of the first operational amplifier being input to the gate, and a source signal being input to the negative input of the first operational amplifier;
A second resistor (R ART ) having one side connected to the source terminal of the second transistor and the other side grounded;
A third transistor (M P3 ) formed of a current mirror structure of the first transistor and having an input voltage (V IN ) applied to a source terminal;
A first capacitor C ART having one side connected to the drain terminal of the third transistor and the other side grounded;
A ramp signal voltage V ART _ REF output terminal connected to a node between the third transistor and the first capacitor C ART ; And
A fourth transistor (M N4 ) having a drain terminal connected to a node between the third transistor and the first capacitor, an initial voltage (V BT ) applied as a source, and a clock signal being input to the gate;
Control circuit of the current-driven switch mode DC-DC converter comprising a.
제 1항에 있어서, 상기 전류보상부는
램프신호전압(VART _ REF)이 드레인단으로 인가되고, 입력전압(VIN)이 소스단으로 인가되는 제 5트랜지스터(MP5);
상기 제 5트랜지스터(MP5)와 전류 미러 구조를 형성하는 제 6트랜지스터(MP6); 및
드레인단이 상기 제 6트랜지스터(MP6)의 드레인단과 연결되고, 게이트단으로 게이트-바이어스전압(VGB)이 인가되며, 소스단이 상기 전류검출부의 공통 게이트 증폭기(MN1)의 소스단과 연결되는 제 7트랜지스터(MN7);
를 구비하는 것을 특징으로 하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로.
The method of claim 1, wherein the current compensation unit
A fifth transistor M P5 having a ramp signal voltage V ART _ REF applied to the drain terminal and an input voltage V IN applied to the source terminal;
A sixth transistor (M P6 ) forming a current mirror structure with the fifth transistor (M P5 ); And
A drain terminal is connected to the drain terminal of the sixth transistor M P6 , a gate-bias voltage V GB is applied to the gate terminal, and a source terminal is connected to the source terminal of the common gate amplifier M N1 of the current detector. A seventh transistor M N7 ;
Control circuit of the current-driven switch mode DC-DC converter comprising a.
제 1항에 있어서,
상기 램프신호생성부의 입력전압(VIN)의 피드 포워드(Feed-Forward) 동작을 통해 램프신호의 DC 레벨을 변화시켜 과도응답을 향상시키는 피드 포워드(Feed-Forward)부를 더 포함하는 것을 특징으로 하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로.
The method of claim 1,
And a feed-forward unit for improving a transient response by changing a DC level of the ramp signal through a feed-forward operation of the input voltage V IN of the ramp signal generation unit. Control circuit of current-driven switch mode DC-DC converter.
제 5항에 있어서, 상기 피드 포워드(Feed-Forward)부는,
상기 입력전압(VIN)이 인가되는 입력단과 연결되고 입력전압을 강하시키기 위한 제 3저항(R3);
일측단은 상기 제 3저항(R3)과 연결되며 타측단은 접지되는 제 4저항(R4);
상기 제 3저항(R3)과 제 4저항(R4) 사이의 노드와 (+)단자가 연결되는 제 2연산증폭기(AMP2);
일측단이 상기 제 2연산증폭기의 출력단과 연결되는 제 5저항(R5);
제 2바이어스전압(VBIAS2)이 (+)단자로 입력되고, 상기 제 5저항(R5)의 일측단이 (-)단자와 연결되며, 제 1바이어스전압(VBIAS)를 출력하는 제 3연산증폭기(AMP3);
일측단은 상기 제 3연산증폭기의 출력단과 연결되고, 타측단은 상기 제 5저항(R5)과 제 3연산증폭기의 (-)단자 사이의 노드와 연결되는 제 6저항(R6);
기준전압(VREF)이 인가되는 기준전압 입력단과 연결되고 기준전압을 강하시키기 위한 제 7저항(R7);
일측단은 상기 제 7저항(RA)와 연결되고 타측단은 상기 제 2연산증폭기의 부입력단 및 출력단과 연결되는 제 8저항(R8); 및
상기 제 7저항(RA)과 제 8저항(R8) 사이의 노드와 (+) 단자가 연결되고 출력신호인 초기전압(VBT)가 부입력으로 입력되는 제 4연산증폭기(AMP4);
를 구비하는 것을 특징으로 하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로.
The method of claim 5, wherein the feed-forward (Feed-Forward) unit,
A third resistor (R 3 ) connected to an input terminal to which the input voltage (V IN ) is applied and for dropping an input voltage;
A fourth resistor R 4 having one end connected to the third resistor R 3 and the other end connected to a ground;
A second operational amplifier (AMP2) connected between a node between the third resistor (R 3 ) and the fourth resistor (R 4 ) and a positive terminal;
A fifth resistor R 5 having one end connected to the output terminal of the second operational amplifier;
A third bias voltage V BIAS2 is input to the positive terminal, one end of the fifth resistor R 5 is connected to the negative terminal, and outputs a first bias voltage V BIAS . Operational amplifier AMP3;
A sixth resistor (R 6 ) connected at one end thereof to an output terminal of the third operational amplifier and at the other end thereof to a node between the fifth resistor (R 5 ) and the (−) terminal of the third operational amplifier;
A seventh resistor R 7 connected to the reference voltage input terminal to which the reference voltage V REF is applied and for lowering the reference voltage;
An eighth resistor (R 8 ) connected at one end to the seventh resistor (R A ) and at the other end thereof to a negative input terminal and an output terminal of the second operational amplifier; And
A fourth operational amplifier (AMP4) connected with a node between the seventh resistor (R A ) and an eighth resistor (R 8 ) and an initial voltage (V BT ) as an output signal as a negative input;
Control circuit of the current-driven switch mode DC-DC converter comprising a.
제 1항 내지 제 5항 중 어느 한 항에 있어서,
상기 공통 게이트 증폭기(MN1), 제 1스위칭 소자(MNM), 제 2트랜지스터(MN2), 제 4트랜지스터(MN4) 및 제 7트랜지스터(MN7)는 NMOS 트랜지스터로 형성되고,
상기 제 1트랜지스터(MP1), 제 3트랜지스터(MP3), 제 5트랜지스터(MP1) 및 제 6트랜지스터(MP6)는 PMOS 트랜지스터로 형성되는 것을 특징으로 하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로.
The method according to any one of claims 1 to 5,
The common gate amplifier M N1 , the first switching device M NM , the second transistor M N2 , the fourth transistor M N4 , and the seventh transistor M N7 are formed of NMOS transistors.
The first transistor (M P1 ), the third transistor (M P3 ), the fifth transistor (M P1 ) and the sixth transistor (M P6 ) are current-driven switch mode DC-DC, characterized in that formed of a PMOS transistor. Control circuit of the converter.
벅 부스트 컨버터(Buck-Boost Converter)의 인덕터전류(IL)을 검출하기 위해 공통 게이트 증폭기(MP8) 구조를 구비하는 전류검출부;
상기 전류검출부에 의해 검출된 전류 파형에, V-I 컨버터를 통해 소정의 입력전압(VIN)을 이용하여 소정의 전류(IART)를 발생시켜 생성되는 램프신호를 더함으로써 서브하모닉 발진(Sub-harmonic Oscillation)을 보상하는 램프신호생성부; 및
상기 전류검출부의 공통 게이트 증폭기(MP8)의 드레인단으로 유출되는 전류(ICS)를 전류 미러 구조를 통해 복사하여 상기 공통 게이트 증폭기(MP8)의 소스단으로 재유입시키는 전류보상부;
를 포함하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로.
A current detector having a common gate amplifier Mp 8 structure for detecting an inductor current I L of a buck-boost converter;
The sub-harmonic oscillation is performed by adding a ramp signal generated by generating a predetermined current I ART using a predetermined input voltage V IN through a VI converter to the current waveform detected by the current detector. A ramp signal generator to compensate for oscillation; And
Current compensation unit by copying the current (I CS) flowing out to the drain terminal of the common gate amplifier (M P8) of said current detector by a current mirror structure to re-entering the source terminal of the common gate amplifier (M P8);
Control circuit of the current-driven switch mode DC-DC converter comprising a.
제 8항에 있어서, 상기 전류검출부는,
입력전압(VIN)이 소스단으로 인가되고, 듀티 신호로 게이트로 입력되는 제 2스위칭소자(MPM);
상기 제 2스위칭소자의 드레인단과 도통되는 인덕터(L);
상기 제 2스위칭소자(MPM) 및 인덕터(L)사이의 노드와 연결되는 제 2다이오드(D');
일측이 상기 제 2다이오드(D‘)와 연결되며, 타단이 접지되는 제 2커패시터(C');
소스단이 상기 인덕터(L)와 제 2스위칭 소자(MPM) 사이의 노드에 연결되고, 게이트신호로 게이트-바이어스 전압(VGB)이 인가되는 공통게이트 증폭기(MP8); 및
일측이 상기 공통게이트 증폭기(MP8)의 드레인단과 연결되고, 타측이 램프신호전압(VART_REF)의 출력단과 연결되는 제 9저항(RCS2);
를 구비하는 것을 특징으로 하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로.
The method of claim 8, wherein the current detection unit,
A second switching element M PM applied with an input voltage V IN to a source terminal and input to a gate as a duty signal;
An inductor (L) conductive with the drain end of the second switching element;
A second diode D 'connected to a node between the second switching element M PM and the inductor L;
A second capacitor C 'having one side connected to the second diode D' and having the other end grounded;
A common gate amplifier M P8 having a source terminal connected to a node between the inductor L and the second switching element M PM and having a gate-bias voltage V GB applied as a gate signal; And
A ninth resistor R CS2 having one side connected to the drain terminal of the common gate amplifier M P8 and the other side connected to the output terminal of the ramp signal voltage V ART_REF ;
Control circuit of the current-driven switch mode DC-DC converter comprising a.
제 8항에 있어서, 상기 램프신호생성부는,
제 3바이어스 전압(VBIAS)이 정입력으로 입력되는 제 5연산증폭기(AMP5);
입력전압(VIN)이 드레인으로 인가되는 제 8트랜지스터(MN8);
소스단이 상기 제 8트랜지스터의 소스단과 연결되고, 제 5연산증폭기의 출력신호가 게이트로 입력되며, 소스신호가 상기 제 5연산증폭기의 부입력으로 입력되는 제 9트랜지스터(MP9);
일측은 상기 제 9트랜지스터의 드레인단과 도통되고, 타측은 접지되는 제 10저항(RART2);
상기 제 8트랜지스터의 전류미러구조로 형성되고, 입력전압(VIN)이 드레인단으로 인가되는 제 10트랜지스터(MN10);
소스단이 상기 제 10트랜지스터의 소스단과 연결되고 드레인단이 접지되는 제 11트랜지스터(MP11);
일측이 입력전압(VIN)이 인가되는 입력전압단과 연결되는 제 2커패시터(CART);
소스단이 상기 제 2커패시터와 연결되고, 드레인단이 접지되며, 게이트 단이 상기 제 11트랜지스터의 게이트단과 연결되는 제 12 트랜지스터(MP12);
상기 제 2커패시터(CART)와 제 12트랜지스터 사이의 노드와 연결되는 램프신호전압(VART _ REF) 출력단; 및
드레인단이 상기 제 12트랜지스터와 제 2커패시터 사이의 노드와 연결되고, 초기전압(VTOP)이 소스로 인가되며, 클럭(Clock) 신호가 게이트로 입력되는 제 13트랜지스터(MP13);
를 구비하는 것을 특징으로 하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로.
The method of claim 8, wherein the ramp signal generation unit,
A fifth operational amplifier AMP5 through which the third bias voltage V BIAS is input as a positive input;
An eighth transistor M N8 to which an input voltage V IN is applied as a drain;
A ninth transistor (M P9 ) having a source terminal connected to the source terminal of the eighth transistor, an output signal of the fifth operational amplifier input to the gate, and a source signal input to the negative input of the fifth operational amplifier;
A tenth resistor (R ART2 ) having one side connected to the drain terminal of the ninth transistor and the other side grounded;
A tenth transistor (M N10 ) having a current mirror structure of the eighth transistor and having an input voltage (V IN ) applied to a drain terminal thereof;
An eleventh transistor (M P11 ) having a source terminal connected to the source terminal of the tenth transistor and a drain terminal grounded;
A second capacitor C ART having one side connected to an input voltage terminal to which an input voltage V IN is applied;
A twelfth transistor (M P12 ) having a source terminal connected to the second capacitor, a drain terminal grounded, and a gate terminal connected to the gate terminal of the eleventh transistor;
A ramp signal voltage V ART _ REF output terminal connected to a node between the second capacitor C ART and a twelfth transistor; And
A thirteenth transistor (M P13 ) having a drain terminal connected to a node between the twelfth transistor and the second capacitor, an initial voltage (V TOP ) applied as a source, and a clock signal being input to the gate;
Control circuit of the current-driven switch mode DC-DC converter comprising a.
제 8항에 있어서, 상기 전류보상부는
램프신호전압(VART _ REF)이 드레인단으로 인가되고, 소스단이 접지되는 제 14트랜지스터(MN14);
상기 제 14트랜지스터(MN14)와 전류 미러 구조를 형성하는 제 15트랜지스터(MN15); 및
드레인단이 상기 제 15트랜지스터(MN15)의 드레인단과 연결되고, 게이트단으로 게이트-바이어스전압(VGB)이 인가되며, 소스단이 상기 전류검출부의 공통 게이트 증폭기(MP8)의 소스단과 연결되는 제 16트랜지스터(MP16);
를 구비하는 것을 특징으로 하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로.
The method of claim 8, wherein the current compensation unit
A fourteenth transistor M N14 having a ramp signal voltage V ART _ REF applied to the drain terminal and a source terminal grounded;
A fifteenth transistor (M N15 ) forming a current mirror structure with the fourteenth transistor (M N14 ); And
A drain terminal is connected to the drain terminal of the fifteenth transistor M N15 , a gate-bias voltage V GB is applied to the gate terminal, and a source terminal is connected to the source terminal of the common gate amplifier M P8 of the current detector. A sixteenth transistor M P16 ;
Control circuit of the current-driven switch mode DC-DC converter comprising a.
제 8항에 있어서,
상기 램프신호생성부의 입력전압(VIN)의 피드 포워드(Feed-Forward) 동작을 통해 램프신호의 DC 레벨을 변화시켜 과도응답을 향상시키는 피드 포워드(Feed-Forward)부를 더 포함하는 것을 특징으로 하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로.
The method of claim 8,
And a feed-forward unit for improving a transient response by changing a DC level of the ramp signal through a feed-forward operation of the input voltage V IN of the ramp signal generation unit. Control circuit of current-driven switch mode DC-DC converter.
제 12항에 있어서, 상기 피드 포워드(Feed-Forward)부는,
상기 입력전압(VIN)이 인가되는 입력단과 연결되고 입력전압을 강하시키기 위한 제 11저항(R11);
일측단은 상기 제 11저항(R11)과 연결되며 타측단은 접지되는 제 12저항(R12);
상기 제 11저항(R11)과 제 12저항(R12) 사이의 노드와 (+)단자가 연결되고, 출력신호가 (-)단자로 입력되는 제 6연산증폭기(AMP6);
일측단이 상기 제 2연산증폭기의 출력단과 연결되는 제 13저항(R13);
기준전압(VREF)이 (+)단자로 입력되고, 상기 제 13저항(R13)의 일측단이 (-)단자와 연결되는 제 7연산증폭기(AMP7);
일측단은 상기 제 7연산증폭기의 출력단과 연결되고, 타측단은 상기 제 13저항(R13)과 제 7연산증폭기의 (-)단자 사이의 노드와 연결되는 제 14저항(R14);
기준전압(VREF)이 인가되는 기준전압 입력단과 연결되고 기준전압을 강하시키기 위한 제 15저항(R15);
일측단은 상기 제 15저항(R15)와 연결되고 타측단은 상기 제 7연산증폭기의 출력단과 연결되는 제 16저항(R16); 및
상기 제 15저항(R15)과 제 16저항(R16) 사이의 노드와 (+) 단자가 연결되고 출력신호인 초기전압(VTOP)이 부입력으로 입력되는 제 8연산증폭기(AMP8);
를 구비하는 것을 특징으로 하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로.
The method of claim 12, wherein the feed-forward (Feed-Forward) unit,
An eleventh resistor (R 11 ) connected to an input terminal to which the input voltage (V IN ) is applied and for dropping an input voltage;
One end is connected to the eleventh resistor R 11 and the other end is a twelfth resistor R 12 grounded;
A sixth operational amplifier (AMP6) connected with a node between the eleventh resistor (R 11 ) and a twelfth resistor (R 12 ) and a positive terminal, and an output signal is input to a negative terminal;
A thirteenth resistor (R 13 ) having one end connected to an output terminal of the second operational amplifier;
A seventh operational amplifier AMP7 having a reference voltage V REF input to a positive terminal and one end of the thirteenth resistor R 13 connected to a negative terminal;
One end is connected to an output terminal of the seventh operational amplifier, and the other end is connected to a node between the thirteenth resistor (R 13 ) and the (−) terminal of the seventh operational amplifier (R 14 );
A fifteenth resistor R 15 connected to a reference voltage input terminal to which the reference voltage V REF is applied and for lowering the reference voltage;
One end of the sixteenth resistor (R 16 ) connected to the fifteenth resistor (R 15 ) and the other end of the seventh operational amplifier to an output terminal of the seventh operational amplifier; And
An eighth operational amplifier AMP8 to which a node between the fifteenth resistor R 15 and the sixteenth resistor R 16 is connected and an initial voltage V TOP that is an output signal is inputted as a negative input;
Control circuit of the current-driven switch mode DC-DC converter comprising a.
제 8항 내지 제 12항 중 어느 한 항에 있어서,
상기 공통 게이트 증폭기(MP8), 제 2스위칭소자(MPM), 제 9트랜지스터(MP9), 제 11트랜지스터(MP11), 제 12 트랜지스터(MP12), 제 13트랜지스터(MP13) 및 제 16트랜지스터(MP16)는 PMOS 트랜지스터로 형성되고,
상기 제 8트랜지스터(MN8), 제 10트랜지스터(MN10), 제 14트랜지스터(MN14) 및 제 15트랜지스터(MN15)는 NMOS 트랜지스터로 형성되는 것을 특징으로 하는 전류구동 방식 스위치 모드 DC-DC 컨버터의 제어회로.The method according to any one of claims 8 to 12,
The common gate amplifier M P8 , the second switching element M PM , the ninth transistor M P9 , the eleventh transistor M P11 , the twelfth transistor MP 12 , the thirteenth transistor M P13 , and The sixteenth transistor M P16 is formed of a PMOS transistor.
The eighth transistor (M N8 ), the tenth transistor (M N10 ), the fourteenth transistor (M N14 ), and the fifteenth transistor (M N15 ) are current-driven switch mode DC-DCs, which are formed of NMOS transistors. Control circuit of the converter.
KR1020100060779A 2010-06-25 2010-06-25 The Control Circuit for Currnet Progammed Control Swiching Mode DC-DC Converter KR101105681B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100060779A KR101105681B1 (en) 2010-06-25 2010-06-25 The Control Circuit for Currnet Progammed Control Swiching Mode DC-DC Converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100060779A KR101105681B1 (en) 2010-06-25 2010-06-25 The Control Circuit for Currnet Progammed Control Swiching Mode DC-DC Converter

Publications (2)

Publication Number Publication Date
KR20120000426A KR20120000426A (en) 2012-01-02
KR101105681B1 true KR101105681B1 (en) 2012-01-18

Family

ID=45608309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100060779A KR101105681B1 (en) 2010-06-25 2010-06-25 The Control Circuit for Currnet Progammed Control Swiching Mode DC-DC Converter

Country Status (1)

Country Link
KR (1) KR101105681B1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101796811B1 (en) 2013-05-23 2017-11-13 매그나칩 반도체 유한회사 Ramp citcuit and dc-dc converter thereof
US9502978B2 (en) 2014-08-13 2016-11-22 Endura Technologies LLC Switched power stage and a method for controlling the latter
KR20160139696A (en) 2015-05-28 2016-12-07 삼성전기주식회사 Voltage conveter apparatus
CN107705390B (en) * 2017-10-13 2024-02-09 深圳市锐驰曼科技发展有限公司 Low-power consumption standby dormancy circuit
CN114785127B (en) * 2022-04-15 2024-04-02 西安电子科技大学重庆集成电路创新研究院 Multi-mode smooth transition wide-input-range DC-DC converter
CN116885945A (en) * 2023-07-17 2023-10-13 北京同芯科技有限公司 Circuit for improving DC-DC linear transient response
CN117434993B (en) * 2023-10-20 2024-06-14 晟芯腾跃(北京)科技有限公司 Current-limiting value clamping voltage generation circuit related to slope compensation voltage

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010030203A (en) * 1999-09-01 2001-04-16 인터실 코포레이션 Synchronous-rectified dc to dc converter with improved current sensing
KR20070076547A (en) * 2006-01-18 2007-07-24 인터내쇼널 렉티파이어 코포레이션 Current sense amplifier for voltage converter
JP2007215268A (en) 2006-02-07 2007-08-23 Fujitsu Ltd Control circuit for current-controlled dc-dc converter, current-controlled dc-dc converter, and control method for current-controlled dc-dc converter
KR100759897B1 (en) 2006-08-02 2007-09-18 삼성전자주식회사 Current detecting circuit and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010030203A (en) * 1999-09-01 2001-04-16 인터실 코포레이션 Synchronous-rectified dc to dc converter with improved current sensing
KR20070076547A (en) * 2006-01-18 2007-07-24 인터내쇼널 렉티파이어 코포레이션 Current sense amplifier for voltage converter
JP2007215268A (en) 2006-02-07 2007-08-23 Fujitsu Ltd Control circuit for current-controlled dc-dc converter, current-controlled dc-dc converter, and control method for current-controlled dc-dc converter
KR100759897B1 (en) 2006-08-02 2007-09-18 삼성전자주식회사 Current detecting circuit and method

Also Published As

Publication number Publication date
KR20120000426A (en) 2012-01-02

Similar Documents

Publication Publication Date Title
KR101105681B1 (en) The Control Circuit for Currnet Progammed Control Swiching Mode DC-DC Converter
US7876073B2 (en) Switching regulator with slope compensation and control method therefor
US8773090B2 (en) Voltage regulator with adaptive hysteretic control
US8624566B2 (en) Current-mode control switching regulator and operations control method thereof
KR100744592B1 (en) Dc-dc converter, dc-dc converter control circuit, and dc-dc converter control method
US8837175B2 (en) Systems and methods for adaptive switching frequency control in switching-mode power conversion systems
CN206523802U (en) Voltage regulator circuit
US20090160416A1 (en) Dc-dc converter
JP4196995B2 (en) DC-DC converter and converter device
US7026851B2 (en) PWM controller having frequency jitter for power supplies
US9455626B2 (en) Hysteretic buck DC-DC converter
US11394291B2 (en) Ripple voltage control circuit and control method thereof
CN110912405B (en) Four-switch buck-boost converter based on voltage mode control
JP2017147850A (en) Electric power conversion system
US7903437B2 (en) Frequency-changing voltage regulation circuit
US20130069609A1 (en) Average inductor current control using variable reference voltage
US20100194362A1 (en) Regulator with pulse width modulation circuit
JP2006014559A (en) Dc/dc converter
CN112217380B (en) Control circuit and method of switching power supply
US20050030779A1 (en) Controlling circuit for a pulse width modulated DC/DC converter
JP2006174630A (en) Method and circuit for controlling switching regulator and power supply unit
EP4181376A1 (en) Adaptive minimum duty cycle design to extend operational voltage range for dc/dc converters
CN115378246B (en) Switching power supply with overshoot protection
JP2009219193A (en) Switching power supply device and electronic apparatus using the same
JP2005124269A (en) High efficiency power supply system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150106

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee