KR101103771B1 - Semiconductor substrate for led package and method for manufacturing thereof - Google Patents

Semiconductor substrate for led package and method for manufacturing thereof Download PDF

Info

Publication number
KR101103771B1
KR101103771B1 KR1020100128636A KR20100128636A KR101103771B1 KR 101103771 B1 KR101103771 B1 KR 101103771B1 KR 1020100128636 A KR1020100128636 A KR 1020100128636A KR 20100128636 A KR20100128636 A KR 20100128636A KR 101103771 B1 KR101103771 B1 KR 101103771B1
Authority
KR
South Korea
Prior art keywords
substrate
varistor
reflective layer
led package
semiconductor substrate
Prior art date
Application number
KR1020100128636A
Other languages
Korean (ko)
Inventor
안영준
박종원
Original Assignee
(주) 아모엘이디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 아모엘이디 filed Critical (주) 아모엘이디
Priority to KR1020100128636A priority Critical patent/KR101103771B1/en
Application granted granted Critical
Publication of KR101103771B1 publication Critical patent/KR101103771B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Abstract

PURPOSE: A semiconductor substrate for an LED package and a manufacturing method thereof are provided to arrange a reflecting layer in a part excluding a light emitting device mounting region, thereby preventing damage of an LED chip due to heat. CONSTITUTION: A varistor substrate(20) comprises a varistor device which includes a static electricity prevention function. A light emitting device(60) is loaded in the upper surface or lower surface of the varistor substrate. The light emitting device is electrically connected to electrodes(42,44,46) through a bonding process of a wire(50). A reflecting layer(30) is located between the varistor substrate and an outer electrode(40). The reflecting layer is arranged in a part excluding a mounting region of the light emitting device.

Description

ＬＥＤ 패키지용 반도체 기판 및 그 제조 방법{SEMICONDUCTOR SUBSTRATE FOR LED PACKAGE AND METHOD FOR MANUFACTURING THEREOF}Semiconductor substrate for LED package and its manufacturing method {SEMICONDUCTOR SUBSTRATE FOR LED PACKAGE AND METHOD FOR MANUFACTURING THEREOF}

본 발명은 LED 패키지용 반도체 기판 및 그 제조 방법에 관한 것으로서, 더욱 자세하게는 정전기 방지 기능이 내장되어 있고, 방열 효과가 우수하며, 반사율이 향상되어 LED 패키지용으로 활용도가 높은 반도체 기판 및 그 제조 방법에 관한 것이다.The present invention relates to a semiconductor substrate for a LED package and a method for manufacturing the same, and more particularly, a semiconductor substrate having a built-in anti-static function, excellent heat dissipation effect, improved reflectivity and high utilization for an LED package and a method of manufacturing the same. It is about.

발광 다이오드(Light Emitting Diode, LED)는 저전력, 고효율, 고휘도 및 장수명 등의 장점을 갖고 있어 전자부품에 패키지 형태로 많이 채택되고 있다. 한편, 발광 다이오드는 정전기 또는 역전압에 위약하다는 단점이 이다. Light emitting diodes (LEDs) have many advantages such as low power, high efficiency, high brightness and long life, and are widely used in electronic components as packages. On the other hand, a light emitting diode has a disadvantage of weakening against static electricity or reverse voltage.

이에 따라서, LED를 활용 시, LED 칩과 병렬로 제너 다이오드 또는 바리스터를 연결하여 정전기 및 역전압 대체용으로 사용하고 있다.Accordingly, when using LED, a Zener diode or varistor is connected in parallel with the LED chip and used as a substitute for static electricity and reverse voltage.

그러나 제너 다이오드 또는 바리스터를 일체로 LED 칩과 패키징 하는 방법은 추가되는 공정에 따른 공간의 제약, 공정수의 증가 및 추가 실장에 따른 사이즈의 증가, 제조 비용 증가 등의 문제가 있다. However, the method of packaging the Zener diode or varistor integrally with the LED chip has problems such as space limitation due to the additional process, increase in the number of processes and size increase due to additional mounting, and increase in manufacturing cost.

또한, LED 칩과 동일한 평면에 놓은 제너 다이오드 또는 바리스터에 의해 엘이디 칩에서 생성된 빛이 산란 및 굴절되어 빛의 지향각 등의 효율적인 제어에 제약을 받아왔다. 따라서, 제너 다이오드 도는 바리스터를 기판에 임베드하는 방법이 사용되어 왔다.In addition, the light generated in the LED chip is scattered and refracted by a Zener diode or a varistor placed on the same plane as the LED chip, thereby limiting the efficient control of the direction of light. Thus, a method of embedding a zener diode or varistor into a substrate has been used.

바리스터 소자를 포함하는 기판에는 내부 전극과 외부 전극이 사용되며, 내부 전극은 적층되는 기판의 시트 사이에 인쇄되어 소결된다. 외부 전극은 내부 전극과 연결된다.An inner electrode and an outer electrode are used for the substrate including the varistor element, and the inner electrode is printed and sintered between the sheets of the substrate to be laminated. The outer electrode is connected with the inner electrode.

바리스터 소자를 포함하는 기판의 상면에는 절연층과 반사층이 각각 형성되어 열에 대한 저항을 높이고, LED 로부터 방출되는 빛을 효과적으로 반사하게 된다.An insulating layer and a reflective layer are respectively formed on the upper surface of the substrate including the varistor element to increase the resistance to heat and to effectively reflect the light emitted from the LED.

그러나, 바리스터 기판을 생산하기 위하여 유테틱 본딩 등의 소결시에, 반사층의 내열성이 떨어져, 반사층이 가열되면서 변색되어 실질적으로 효과적인 빛의 반사가 이루어지지 않는 문제점이 있으며, 열에 취약한 문제점이 지적되어 왔다.However, in order to produce varistor substrates, in the sintering of the eutectic bonding or the like, there is a problem that the heat resistance of the reflective layer is inferior, the reflective layer is discolored as it is heated, so that the effective reflection of light is not achieved, and a problem that is vulnerable to heat has been pointed out. .

본 발명은, 내열성이 강하여 열에 대해 강한 반도체 기판을 제공하는 데 그 목적이 있으며, 동시에 정전기 방지 기능을 갖고, 반사율 역시 높은 LED 패키지용 반도체 기판을 제공하는 데 그 목적이 있다. 또한, 상기 반도체 기판을 제조하기 위한 방법을 제공하는 데 그 목적이 있다.An object of the present invention is to provide a semiconductor substrate having strong heat resistance and strong against heat, and at the same time, to provide a semiconductor substrate for an LED package having an antistatic function and a high reflectance. It is also an object of the present invention to provide a method for manufacturing the semiconductor substrate.

상기 언급한 본 발명의 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 LED 패키지용 반도체 기판은, 내부 전극이 형성되어 있고, 내부 전극과 전기적으로 연결되는 전도성 물질이 채워진 비아 홀이 복수개 형성된 바리스터 기판; 바리스터 기판의 상면에 형성되어 있고 비아홀에 대응하는 부분이 천공된 세라믹 재질의 반사층; 및 전도성 물질과 전기적으로 연결되어 있고 반사층의 상면 및 바리스터 기판의 하면에 각각 스퍼터링 된 외부 전극을 포함하는 것을 특징으로 한다.In order to achieve the above object of the present invention, the semiconductor substrate for LED package according to an embodiment of the present invention, the varistor is formed with a plurality of via holes filled with a conductive material is formed in the inner electrode, and electrically connected to the inner electrode Board; A reflective layer formed of a ceramic material formed on an upper surface of the varistor substrate and having a portion corresponding to the via hole; And an external electrode electrically connected to the conductive material and sputtered on the upper surface of the reflective layer and the lower surface of the varistor substrate, respectively.

반사층은, 바리스터 기판의 상면 중 반도체 기판에 실장되는 발광소자의 실장 영역을 제외한 부분이나 전면에 형성될 수 있다.The reflective layer may be formed on the entire surface of the varistor substrate except for the mounting region of the light emitting device mounted on the semiconductor substrate.

내부와 외부 전극은 Ag 또는 Au, AgPd, Cu 등 전도성 물질을 전부 포함 할 수 있다.The inner and outer electrodes may include all conductive materials such as Ag or Au, AgPd and Cu.

반사층은, 세라믹 분말과, TiO2, ZrO2, 및 ZnO, ZnS 중 하나 이상의 물질을 혼합한 재질의 반사층이다.The reflective layer is a reflective layer made of a material in which ceramic powder and at least one of TiO 2 , ZrO 2 , and ZnO and ZnS are mixed.

바리스터 기판은, 복수개의 그린 시트가 적층된 구조이고, 일부의 그린시트에는 내부 전극이 형성되어 있을 수 있다.The varistor substrate has a structure in which a plurality of green sheets are stacked, and some green sheets may have internal electrodes formed thereon.

본 발명의 실시 예에 따른 LED 패키지용 반도체 기판 제조 방법은, 내부 전극이 형성되어 있고, 내부 전극과 전기적으로 연결되는 전도성 물질이 채워진 비아 홀이 복수개 형성된 바리스터 기판을 준비하는 단계; 바리스터 기판의 상면 중 비아 홀이 형성된 영역을 제외한 영역에 세라믹 재질의 반사층을 인쇄하는 단계; 반사층이 인쇄된 바리스터 기판을 소정 온도에서 소정 시간동안 소결하는 단계; 및 반사층의 상면 및 바리스터 기판의 하면에 외부 전극을 스퍼터링하여 형성하는 단계를 포함하는 것을 특징으로 한다.A method of manufacturing a semiconductor substrate for an LED package according to an embodiment of the present invention may include preparing a varistor substrate having an inner electrode and having a plurality of via holes filled with a conductive material electrically connected to the inner electrode; Printing a reflective layer of a ceramic material on an area of the upper surface of the varistor substrate except for a region in which a via hole is formed; Sintering the varistor substrate on which the reflective layer is printed at a predetermined temperature for a predetermined time; And sputtering external electrodes on the upper surface of the reflective layer and the lower surface of the varistor substrate.

인쇄하는 단계는, 바리스터 기판의 상면 중 발광소자가 실장되는 영역을 제외하거나 전면에 세라믹 재질의 반사층을 인쇄하는 단계일 수 있다.The printing may include printing a reflective layer of a ceramic material on the entire surface of the varistor substrate except for a region where the light emitting device is mounted.

인쇄하는 단계는, 세라믹 분말과, TiO2, ZrO2, 및 ZnO, ZnS 중 하나 이상의 물질을 혼합한 재질의 물질을 인쇄하는 단계이다.The printing step is a step of printing a material of a ceramic powder and a material in which at least one of TiO 2 , ZrO 2 , and ZnO and ZnS is mixed.

준비하는 단계는, 복수개의 그린 시트를 준비하는 단계; 그린 시트 각각에 복수개의 비아 홀을 천공하는 단계; 복수개의 그린 시트 중 일부의 그린 시트의 상면에 내부 전극을 형성하는 단계; 및 복수개의 그린 시트를 적층하면서 비아 홀을 전도성 물질로 채우고 소결하는 단계를 포함한다.The preparing step may include preparing a plurality of green sheets; Drilling a plurality of via holes in each of the green sheets; Forming internal electrodes on an upper surface of the green sheet of some of the plurality of green sheets; And filling the via holes with a conductive material and sintering while stacking the plurality of green sheets.

전도성 물질, 상기 내부 전극 및 상기 외부 전극은 양극 및 음극끼리 서로 전기적으로 연결되어 있을 것이다.The conductive material, the inner electrode and the outer electrode may be electrically connected to the anode and the cathode.

소결하는 단계에서는, 더미층의 하면에 전극층을 적층하게 될 것이다.In the sintering step, the electrode layer will be stacked on the lower surface of the dummy layer.

내부 전극은 Ag 또는 AgPd, Cu 등 전도성 물질을 포함하며 외부 전극도 내부전극과 동일하게 전도성 물질 전부를 포함한다.The inner electrode includes a conductive material such as Ag, AgPd or Cu, and the outer electrode includes all of the conductive material in the same manner as the inner electrode.

본 발명에 의하면, 정전기 방지 기능을 갖는 바리스터 소자를 포함하는 기판을 사용하기 때문에, 기존에 사용하는 제너 다이오드 등이 필요하지 않다. 또한, 내열성이 높은 세라믹 재질의 반사층이 반사율을 높여주는 동시에, 절연층으로도 사용되기 때문에, 광효율이 향상되는 효과가 있다. According to the present invention, since a substrate including a varistor element having an antistatic function is used, a zener diode or the like used in the past is not required. In addition, since the reflective layer made of a ceramic material having high heat resistance increases the reflectance and is also used as an insulating layer, the light efficiency is improved.

또한 본 발명의 다른 실시 예에서는 반사층을 LED 칩이 실장되는 영역을 제외하고 형성하기 때문에, 열 때문에 LED 칩이 손상되는 것을 방지할 수 있는 효과가 있다.Further, in another embodiment of the present invention, since the reflective layer is formed except for the region in which the LED chip is mounted, there is an effect of preventing the LED chip from being damaged due to heat.

도 1은 본 발명의 제1 실시 예에 따른 LED 패키지용 반도체 기판의 측단면도이다.
도 2는 본 발명의 제2 실시 예에 따른 LED 패키지용 반도체 기판의 측단면도이다.
도 3 및 4는 본 발명의 제1 실시 예에 따른 LED 패키지용 반도체 기판 및 그 구성에 대한 사시도이다.
도 5 및 6은 본 발명의 제2 실시 예에 따른 LED 패키지용 반도체 기판 및 그 구성에 대한 사시도이다.
도 7은 본 발명의 실시 예에 따른 LED 패키지용 반도체 기판의 제조 방법에 대한 플로우차트이다.1 is a side cross-sectional view of a semiconductor substrate for an LED package according to a first embodiment of the present invention.
2 is a side cross-sectional view of a semiconductor substrate for an LED package according to a second embodiment of the present invention.
3 and 4 are perspective views of a semiconductor substrate for an LED package and a configuration thereof according to a first embodiment of the present invention.
5 and 6 are perspective views of the semiconductor substrate for LED package and its configuration according to the second embodiment of the present invention.
7 is a flowchart illustrating a method of manufacturing a semiconductor substrate for an LED package according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 LED 패키지용 반도체 기판 및 그 제조 방법에 대하여 설명하기로 한다. 이하의 설명에서, 동일한 참조부호는 동일한 구성을 지시하는 것으로 이해될 것이다.Hereinafter, a semiconductor substrate for an LED package and a method of manufacturing the same will be described with reference to the accompanying drawings. In the following description, the same reference numerals will be understood to indicate the same configuration.

도 1은 본 발명의 제1 실시 예에 따른 LED 패키지용 반도체 기판의 측단면도이다. 1 is a side cross-sectional view of a semiconductor substrate for an LED package according to a first embodiment of the present invention.

이하의 설명에서는 바리스터 기판(20)의 상면에 발광소자(60)가 탑재되는 것으로 설명될 것이다. 이에 따라서, 바리스터 기판(20)의 하면에는 발광소자(60)가 탑재되지 않고 외부 전극(42)만이 형성되어 있다. 그러나, 이는 설명의 편의상 상 하면을 구분하여 설명하는 것이며, 바리스터 기판(20)의 상면 또는 하면에 발광소자(60)가 탑재될 수 있으며, 그 반대면에 외부 전극(42)이 형성되어 있을 수 있다.In the following description, it will be described that the light emitting device 60 is mounted on the upper surface of the varistor substrate 20. Accordingly, the light emitting device 60 is not mounted on the bottom surface of the varistor substrate 20, and only the external electrode 42 is formed. However, for convenience of description, the lower and lower surfaces are separately described, and the light emitting device 60 may be mounted on the upper or lower surface of the varistor substrate 20, and the external electrode 42 may be formed on the opposite surface of the varistor substrate 20. have.

또한 도 1 및 2에 대한 설명에서, 내부 전극(46)의 형태는 원래 비아홀(45) 부분에 대한 측단면도에서는 보이지 않을 것이다. 그러나 내부 전극(46)이 형성되어 있다는 것을 나타내어 본 발명에 대한 이해를 돕기 위해, 내부 전극(46)에 대해 도시한 것으로 이해되어야 할 것이다.1 and 2, the shape of the internal electrode 46 will not be visible in the side cross-sectional view of the original via hole 45 portion. However, it should be understood that the internal electrode 46 is illustrated to show that the internal electrode 46 is formed to assist in understanding the present invention.

도 1을 참조하면, 본 발명의 제1 실시 예에 따른 LED 패키지용 반도체 기판은, 바리스터 기판(20), 전극(40, 42, 44, 46), 반사층(30)을 포함한다. LED 패키지용 반도체 기판에는, 발광소자(60)가 탑재될 수 있으며, 발광소자(60)는 와이어(50)의 본딩을 통해 전극(40, 42, 44, 46)과 전기적으로 연결된다.Referring to FIG. 1, the semiconductor package for LED package according to the first embodiment of the present invention includes a varistor substrate 20, electrodes 40, 42, 44, 46, and a reflective layer 30. A light emitting device 60 may be mounted on a semiconductor substrate for an LED package, and the light emitting device 60 is electrically connected to the electrodes 40, 42, 44, and 46 through bonding of the wire 50.

바리스터 기판(20)은, 정전기 방지 기능을 포함하는 바리스터 소자가 포함된 기판을 의미한다. 바리스터(Varistor)는 배리어블 레지스터(Variable Resistor)의 약자로서, 가해지는 양끝의 전압에 의해 저항값이 변하는 비선형 반도체 저항 소자를 의미한다. 이에 따라서 일정 전압 이상이 되면, 전기를 방전시켜 소자를 보호하는 역할을 수행한다.The varistor substrate 20 means a substrate including a varistor element having an antistatic function. Varistor is an abbreviation of Variable Resistor, and refers to a nonlinear semiconductor resistance device whose resistance value is changed by voltages applied to both ends. Accordingly, when the predetermined voltage is over, it discharges electricity to protect the device.

바리스터의 특성은 바리스터 전압과 정전용량 등으로 평가되며, 바리스터 전압은 도 1에 도시된 내부 전극(46) 간의 직선 거리에 의해 결정되며, 정전용량은 내부 전극(46)끼지 겹치는 면적과 거리 및 원재료의 재질에 의해 결정된다.The characteristics of the varistor are evaluated by the varistor voltage and the capacitance, and the varistor voltage is determined by the linear distance between the internal electrodes 46 shown in FIG. 1, and the capacitance is determined by the area and distance between the internal electrodes 46 and the raw materials. Determined by the material of

바리스터 기판(20)의 외부에 전극 패턴을 형성하기 위하여 또는 비아 홀(44)을 채우기 위해 도금을 진행하게 되면 바리스터의 특성에 의해 기판 재료 자체가 도전성으로 변한다. 이에 따라서, 전기 도금시에 전기적 저항이 낮아져 외부의 전극(40, 42)이 번지게 될 수도 있으며, 이에 따라서 외부 전극(40, 42)이 서로 단락되는 문제점이 발생할 수도 있다. 따라서, 절연층을 바리스터 기판(20)과 외부 전극(40, 42) 사이에 부착하게 되는 것이다. 본 발명의 실시 예에서 절연층은 세라믹 재질의 반사층(30)을 의미한다.When plating is performed to form an electrode pattern on the outside of the varistor substrate 20 or to fill the via hole 44, the substrate material itself becomes conductive due to the characteristics of the varistor. Accordingly, the electrical resistance may be lowered during electroplating so that the external electrodes 40 and 42 may spread, and thus, the external electrodes 40 and 42 may be short-circuited with each other. Therefore, the insulating layer is attached between the varistor substrate 20 and the external electrodes 40 and 42. In the embodiment of the present invention, the insulating layer refers to the reflective layer 30 made of ceramic material.

바리스터 기판(20)은 복수개의 그린 시트가 적층된 구조를 가질 수 있다. 그린 시트는 일반적으로 바리스터 기판(20)을 생성하기 위한 방법을 사용하여 제조할 수 있다.The varistor substrate 20 may have a structure in which a plurality of green sheets are stacked. The green sheet can generally be manufactured using a method for producing the varistor substrate 20.

예를 들어 ZnO 분말에 Bi2O3, Sb2O3 등의 첨가제 및 MnO, NiO, BN, BeO중의 어느 한 재료를 넣어 원하는 조성을 맞춘다. 그 조성이 맞추어진 ZnO분말을 물 또는 알코올 등을 용매로 하여 24시간 볼밀(ball mill)하여 원료분말을 준비한다. 성형 시트를 준비하기 위해 그 준비된 원료분말에 첨가제로 PVB계 바인더(binder)를 원료분말 대비 약 6wt% 정도 측량한 후 톨루엔(toluene )이나 알코올(alcohol)계 솔벤트(solvent)에 용해시켜 투입한다. 그 후, 소형 볼밀로 약 24시간 동안 밀링(milling) 및 혼합하여 슬러리(slurry)를 제조한다. 이러한 슬러리를 닥터 블레이드(doctor blade) 등의 방법으로 원하는 사이즈의 다수개의 그린 시트를 형성할 수 있다. 그러나 바리스터 기판(20)을 형성하는 어떠한 방법이라도 상기 언급한 방법 외에 사용될 수 있을 것이다.For example, ZnO powder is added with additives such as Bi2O3, Sb2O3 and any one of MnO, NiO, BN, and BeO to match the desired composition. A ZnO powder having a suitable composition is ball milled for 24 hours using water or alcohol as a solvent to prepare a raw material powder. In order to prepare a molded sheet, PVB-based binder (binder) is measured as an additive to the prepared raw powder, and then dissolved in toluene or alcohol-based solvent. The slurry is then milled and mixed for about 24 hours in a small ball mill. Such a slurry can be formed into a plurality of green sheets of a desired size by a method such as a doctor blade. However, any method of forming the varistor substrate 20 may be used in addition to the above-mentioned method.

내부 전극(46)의 형성을 위하여, 제조된 그린 시트 중 일부의 그린 시트에는 내부 전극용 패턴을 인쇄할 수 있다. 내부 전극은, 예를 들어 Ag 또는 AgPd, Cu 등의 성분을 포함할 수 있다. 그러나 Ag는 녹는점이 대략 960도이기 때문에, 그린시트 적층 후 소결 시 녹을 수 있어, 주로 AgPd를 내부 전극(46)으로 사용하나, 기판의 재질에 따른 소결 온도에 따라서 Ag 역시 내부 전극(46)으로 사용될 수 있을 것이다.In order to form the internal electrode 46, a pattern for the internal electrode may be printed on the green sheets of some of the manufactured green sheets. The internal electrode may include, for example, Ag or a component such as AgPd or Cu. However, since Ag has a melting point of about 960 degrees, it can be melted during sintering after laminating the green sheet, and mainly AgPd is used as the internal electrode 46. However, Ag also moves to the internal electrode 46 depending on the sintering temperature according to the material of the substrate. Could be used.

제조된 복수개의 그린 시트에는 상기 언급한 바와 같이 비아홀(식별번호 없음)이 천공되어 있을 수 있다. 그린시트가 적층되면서, 비아홀에는 전도성 물질(44)이 채워지게 되며, 채워지는 전도성 물질(44)은 역시 내부 전극(46)과 마찬가지로 Ag 또는 AgPd, Cu를 포함할 수 있을 것이다.A plurality of green sheets manufactured may be perforated via holes (no identification number) as mentioned above. As the green sheet is stacked, the via hole is filled with the conductive material 44, and the filled conductive material 44 may also include Ag, AgPd, or Cu, like the internal electrode 46.

비아홀은 바람직하게는, 각 패키지별로 두 개가 서로 이격되어 상하 방향, 즉 바리스터 기판(20)을 관통하는 방향으로 형성될 것이다. 비아홀은 외부 전극(40, 42)과 내부 전극(46)을 전도성 물질(44)을 통해 상호 전기적으로 연결하는 기능을 수행하고, 일반적으로 LED는 양극과 음극의 전극에 연결되어 동작하기 때문이다.Preferably, the via holes may be formed in a vertical direction, that is, in a direction penetrating the varistor substrate 20, two spaced apart from each other for each package. The via hole functions to electrically connect the external electrodes 40 and 42 and the internal electrodes 46 to each other through the conductive material 44. In general, the LEDs are connected to the electrodes of the anode and the cathode.

그린 시트가 적층되고 비아 홀이 전도성 물질(44)로 채워지게 되면, 1차 소결을 통해 내부 전극(46), 전도성 물질(44)이 채워진 비아홀 및 바리스터 기판(20)이 완성된다.When the green sheets are stacked and the via holes are filled with the conductive material 44, the internal electrode 46, the via holes filled with the conductive material 44, and the varistor substrate 20 are completed through primary sintering.

1차 소결은, 적층된 그린시트를 일체화 하여 바리스터 기판(20)을 제조하기 위한 공정으로서, 그린시트 및 바리스터 기판(20) 내부의 재료에 따라서 1차 소결의 온도는 달라질 수 있을 것이다. 예를 들어, 섭씨 900, 1000 또는 1100도의 소결 온도가 사용될 수 있다. 본 발명의 실시 예에서는, 섭씨 1000도의 소결 온도 조건에서 바리스터 기판(20)을 1차 소결을 통해 제조하게 된다.Primary sintering is a process for manufacturing the varistor substrate 20 by integrating the stacked green sheets, and the temperature of the primary sintering may vary according to the material inside the green sheet and the varistor substrate 20. For example, a sintering temperature of 900, 1000 or 1100 degrees Celsius can be used. In an embodiment of the present invention, the varistor substrate 20 is manufactured through primary sintering at a sintering temperature of 1000 degrees Celsius.

1차 소결을 통해 제조되는 바리스터 기판(20)에는, 바리스터 기판(20)을 구성하는 복수의 그린 시트의 적층체(식별번호 없음), 내부 전극(46), 전도성 물질(44)이 채워진 비아홀이 포함되어 있는 상태가 된다. 이하의 설명에서도, 바리스터 기판(20)은 상기의 구성을 포함하는 것으로 이해하면 될 것이다.In the varistor substrate 20 manufactured through primary sintering, a via hole filled with a stack of a plurality of green sheets constituting the varistor substrate 20 (no identification number), an internal electrode 46, and a conductive material 44 is formed. It becomes the state that it is included in. Also in the following description, it will be understood that the varistor substrate 20 includes the above configuration.

바리스터 기판(20) 외에, 본 발명의 실시 예에 따른 LED 패키지용 반도체 기판에는, 반사층(30)이 포함된다.In addition to the varistor substrate 20, the semiconductor substrate for LED package according to the embodiment of the present invention includes a reflective layer 30.

반사층(30)은, 기본적으로 바리스터 기판(20)과 외부 전극(40) 사이에 위치하게 된다. 본 발명에서 반사층(30)은 따라서, 바리스터 기판(20)과 외부 전극(40) 사이에서 절연층의 기능을 동시에 수행하게 된다. 즉, 종래의 발명에서와 같이 절연층과 반사층이 별도로 존재하지 않고, 절연층과 반사층의 기능을 동시에 수행하는 층을 두게 되는 것이다.The reflective layer 30 is basically positioned between the varistor substrate 20 and the external electrode 40. In the present invention, the reflective layer 30 thus performs the function of the insulating layer simultaneously between the varistor substrate 20 and the external electrode 40. That is, as in the conventional invention, the insulating layer and the reflective layer do not exist separately, and the layer which simultaneously performs the functions of the insulating layer and the reflective layer is provided.

상기의 기능을 수행하기 위하여, 본 발명의 제1 및 제2 실시 예에서 반사층(30)은 세라믹 재질의 반사층을 사용하고 있다. 또한 반사율을 높이기 위하여, 반사층(30)은 세라믹 분말과 함께 TiO2, ZrO2, ZnS, ZnO 중 하나 이상의 물질을 혼합한 재질을 포함하고 있다.In order to perform the above function, in the first and second embodiments of the present invention, the reflective layer 30 uses a reflective layer made of ceramic material. In addition, in order to increase the reflectance, the reflective layer 30 includes a material in which at least one of TiO 2 , ZrO 2 , ZnS, and ZnO is mixed with ceramic powder.

반사층(30)은 바리스터 기판(20)의 상면에 인쇄된다. 세라믹 재질의 반사층(30)이 바리스터 기판(20)에 형성되기 때문에, 바리스터 기판(20)과 외부 전극(40)을 분리하는 역할을 수행하며, 세라믹 재질을 포함하고 있어 절연층으로서의 기능을 수행할 수 있게 된다.The reflective layer 30 is printed on the upper surface of the varistor substrate 20. Since the reflective layer 30 of the ceramic material is formed on the varistor substrate 20, it serves to separate the varistor substrate 20 and the external electrode 40, and includes a ceramic material to perform a function as an insulating layer. It becomes possible.

또한, 세라믹 분말에 상기 언급한 반사성 물질을 혼합하여 사용하기 때문에, 절연층의 역할을 수행하는 동시에 반사효율이 높은 반사면으로서도 작용하여, 반사율을 높이는 기능을 수행한다.In addition, since the above-mentioned reflective material is mixed with the ceramic powder, it serves as an insulating layer and also acts as a reflective surface with high reflection efficiency, thereby increasing the reflectance.

특히, 세라믹 재질을 포함하고 있어 내열성이 높기 때문에, 높은 열로 소결하더라도 변형되지 않고 반사층으로서의 기능을 충분히 수행할 수 있는 장점이 있다.In particular, since it contains a ceramic material and has high heat resistance, it does not deform even when sintered with high heat, and thus has an advantage of sufficiently functioning as a reflective layer.

반사층(30)의 상면 및 바리스터 기판(20)의 하면에는, 외부 전극(40, 42)이 형성되어 있다. 외부 전극(40, 42)은 스퍼터링(Sputtering) 방식으로 반사층(30)의 상면 및 바리스터 기판(20)의 하면에 형성될 수 있다.External electrodes 40 and 42 are formed on the upper surface of the reflective layer 30 and the lower surface of the varistor substrate 20. The external electrodes 40 and 42 may be formed on the upper surface of the reflective layer 30 and the lower surface of the varistor substrate 20 by sputtering.

특히, 외부 전극(40, 42)은 반사층(30)이 형성된 바리스터 기판(20)을 2차 소결한 뒤 스퍼터링 될 수 있다. 2차 소결은 약 섭씨 800도의 환경에서 10분 동안 이루어질 것이다.In particular, the external electrodes 40 and 42 may be sputtered after secondary sintering the varistor substrate 20 on which the reflective layer 30 is formed. Secondary sintering will take place in an environment of about 800 degrees Celsius for 10 minutes.

외부 전극(40)은 반사층(30)에 의해 바리스터 기판(20)과 이격되어 있을 것이다. 바리스터 기판(20)의 하면에 형성되는 외부 전극(42)은, 바리스터 기판(20)의 하면에 접촉되거나, 절연층(미도시)을 통해 바리스터 기판(20)의 하면과 이격되어 있을 수 있다.The external electrode 40 may be spaced apart from the varistor substrate 20 by the reflective layer 30. The external electrode 42 formed on the bottom surface of the varistor substrate 20 may contact the bottom surface of the varistor substrate 20 or may be spaced apart from the bottom surface of the varistor substrate 20 through an insulating layer (not shown).

외부 전극(40, 42)은 Au 성분을 포함하는 금속 전극일 수 있다.The external electrodes 40 and 42 may be metal electrodes including an Au component.

외부 전극(40, 42)이 반사층(30)의 상면 및 바리스터 기판(20)의 하면에 각각 형성되면, 외부 전극(40, 42), 전도성 물질(44)로 채워진 비아홀 및 내부 전극(46)은 서로 전기적으로 연결된 상태가 된다.When the external electrodes 40 and 42 are formed on the top surface of the reflective layer 30 and the bottom surface of the varistor substrate 20, the external electrodes 40 and 42, the via holes filled with the conductive material 44, and the internal electrodes 46 may be formed. They are electrically connected to each other.

외부 전극(42)은 하부의 기타 전기 소자(미도시)와 전기적으로 연결되어 발광소자(60)에 전원을 공급하게 될 것이다.The external electrode 42 may be electrically connected to other electrical devices (not shown) at the bottom to supply power to the light emitting device 60.

외부 전극(40, 42)이 스퍼터링으로 증착 또는 형성되면, 이후 발광소자(60)를 발광소자의 실장 영역에 설치하고, 와이어(50) 또는 직접 연결 방식을 통해 외부 전극(40)과 전기적으로 연결시킬 것이다.When the external electrodes 40 and 42 are deposited or formed by sputtering, the light emitting device 60 is then installed in the mounting area of the light emitting device, and is electrically connected to the external electrode 40 through a wire 50 or a direct connection method. I will.

도 2는 본 발명의 제2 실시 예에 따른 LED 패키지용 반도체 기판의 측단면도이다. 이하의 설명에서, 도 1에 대한 설명과 중복되는 부분은 그 설명을 생략하기로 한다.2 is a side cross-sectional view of a semiconductor substrate for an LED package according to a second embodiment of the present invention. In the following description, portions that overlap with the description of FIG. 1 will be omitted.

도 2를 참조하면, 본 발명의 제2 실시 예와 제1 실시 예는 반사층(30)의 인쇄 영역에서 차이가 있는 것을 볼 수 있다. 본 발명의 제1 실시 예에서는, 바리스터 기판(20)의 상면 중 전기적인 연결을 위한 비아홀(44) 부분을 제외한 모든 부분에 반사층(30)이 인쇄되어 있는 것을 볼 수 있다.2, it can be seen that the second embodiment and the first embodiment of the present invention have a difference in the printing area of the reflective layer 30. In the first embodiment of the present invention, it can be seen that the reflective layer 30 is printed on all portions of the upper surface of the varistor substrate 20 except for the portion of the via hole 44 for electrical connection.

그러나, 상기의 경우, 발광소자(60), 즉 LED 칩의 저면에 반사층(30)이 존재하면 열 저항을 방해하는 현상이 발생할 수 있다. 따라서, 본 발명의 제2 실시 예에서는 반사층(30)이 발광소자(60)의 실장 영역 역시 제외하고 인쇄되어 있는 것을 볼 수 있을 것이다.However, in the above case, when the reflective layer 30 is present on the bottom surface of the light emitting device 60, that is, the LED chip, a phenomenon may interfere with the thermal resistance. Therefore, in the second embodiment of the present invention, it will be seen that the reflective layer 30 is printed except for the mounting area of the light emitting device 60.

즉, 반사층(30)은 본 발명의 제2 실시 예에서, 비아홀 형성 영역 및 발광소자(60)의 실장 영역을 제외하고 바리스터 기판(20)의 상면에 인쇄된 것을 특징으로 할 것이다.That is, in the second embodiment of the present invention, the reflective layer 30 may be printed on the upper surface of the varistor substrate 20 except for the via hole forming region and the mounting region of the light emitting device 60.

발광소자(60)는, 본 발명의 제2 실시 예에서 솔더 등의 접착수단 (식별번호 없음)을 이용하여 바리스터 기판(20)의 상면에 탑재될 것이다. 이를 통해, 열 저항의 방해 없이 뛰어난 방열 성능도 갖는 LED 패키지용 반도체 기판을 제조할 수 있을 것이다.In the second embodiment of the present invention, the light emitting device 60 may be mounted on the upper surface of the varistor substrate 20 by using an adhesive means (no identification number) such as solder. Through this, it will be possible to manufacture a semiconductor substrate for LED package having excellent heat dissipation performance without disturbing the thermal resistance.

도 3 및 4는 본 발명의 제1 실시 예에 따른 LED 패키지용 반도체 기판 및 그 구성에 대한 사시도이다.3 and 4 are perspective views of a semiconductor substrate for an LED package and a configuration thereof according to a first embodiment of the present invention.

도 3을 참조하면, 본 발명의 제1 실시 예에 따른 LED 패키지용 반도체 기판에 포함된 바리스터 기판(20)은, 도 3에 도시된 바와 같이 복수의 그린시트(21, 22)가 적층된 구조이다.Referring to FIG. 3, the varistor substrate 20 included in the semiconductor package for LED package according to the first embodiment of the present invention has a structure in which a plurality of green sheets 21 and 22 are stacked as shown in FIG. 3. to be.

복수의 그린시트(21, 22) 중에는, 상기 도 1에 대한 설명에서 언급한 바와 같은 방법으로 생성한 그린시트 자체만을 포함하는 층인 더미층의 그린시트(21)와, 생성된 그린시트에 내부 전극(46)이 인쇄된 전극층의 그린시트(22)가 존재할 수 있다.Among the plurality of green sheets 21 and 22, the green sheet 21 of the dummy layer, which is a layer including only the green sheet itself generated by the method mentioned in the description of FIG. 1, and an internal electrode on the generated green sheet. There may be a green sheet 22 of the electrode layer 46 printed thereon.

바리스터의 기능을 수행하기 위해 바리스터 소자의 구조를 갖도록 적층된 그린시트(21, 22)의 더미층의 그린시트(21) 상부에는 반사층(30)이 형성된다. 반사층(30) 및 그린시트(21, 22)에는 비아홀(45)이 천공되며, 비아홀(45) 내부에는 도전성 물질(44)이 채워지게 될 것이다. 도전성 물질(44)은 내부 전극(46)과 외부 전극(40)을 서로 연결하는 전극으로서 기능할 것이다. 본 발명의 각 실시 예에서 비아홀(45)은 2개가 천공되어 있으며, 이는 LED에 양극 및 음극으로 이루어진 직류 전원을 공급하기 위해서이다.In order to perform the function of the varistor, the reflective layer 30 is formed on the green sheet 21 of the dummy layer of the green sheets 21 and 22 stacked to have the structure of the varistor element. Via holes 45 may be drilled in the reflective layer 30 and the green sheets 21 and 22, and the conductive material 44 may be filled in the via holes 45. The conductive material 44 will function as an electrode connecting the inner electrode 46 and the outer electrode 40 to each other. In each embodiment of the present invention, two via holes 45 are perforated, for supplying a DC power source consisting of a positive electrode and a negative electrode to the LED.

반사층(30)의 상부에는 외부 전극(40)이 스퍼터링된다. 물론, 도 1에 대한 설명에서와 같이 바리스터 기판(20)의 하면에도 외부 전극(42)이 형성될 수 있을 것이다.The external electrode 40 is sputtered on the reflective layer 30. Of course, the external electrode 42 may also be formed on the bottom surface of the varistor substrate 20 as described with reference to FIG. 1.

외부 전극은 도 3과 같은 형태로 스퍼터링 되면서, 비아홀(45)에 채워진 전도성 물질(44)과 전기적으로 연결될 수 있다.While the external electrode is sputtered in the form as shown in FIG. 3, the external electrode may be electrically connected to the conductive material 44 filled in the via hole 45.

도 3에 나타난 구성들이 서로 적층되면, 즉 정확하게는 각 그린시트(21, 22)가 적층되어 1차 소결되고, 반사층(30)이 인쇄된 후 2차 소결한 뒤, 마지막으로 외부 전극(40)을 스퍼터링 하면, 도 4와 같은 구조의 LED 패키지용 반도체 기판이 완성된다. When the components shown in FIG. 3 are stacked on one another, that is, each of the green sheets 21 and 22 is laminated and primary sintered, the reflective layer 30 is printed and then secondary sintered, and finally, the external electrode 40. By sputtering, the semiconductor substrate for LED packages of the structure shown in FIG. 4 is completed.

LED 패키지용 반도체 기판에는 바리스터 기판(20)이 그린시트(21, 22)가 적층된 두께만큼의 높이를 가지고 형성되어 있을 것이며, 반사층(30) 역시 형성되어 있을 것이다. 외부 전극(40)은 각 극별로 각 극에 해당하는 전도성 물질(44)이 채워진 비아홀(45)에 연결되어 있을 것이다. 도 4에서는 전도성 물질(44)과 외부 전극(40)이 연결되는 것을 도시하기 위하여 전도성 물질(44)이 외부 전극(40)을 관통하는 것과 같이 도시하고 있다. 그러나 외부 전극(40)은 전도성 물질(44)을 덮고 있을 것이다. 물론 도 4와 같은 구성 역시 가능할 것이다.The varistor substrate 20 may be formed on the LED substrate semiconductor substrate having a height corresponding to the thickness of the green sheets 21 and 22, and the reflective layer 30 may also be formed. The external electrode 40 may be connected to the via hole 45 filled with the conductive material 44 corresponding to each pole for each pole. In FIG. 4, the conductive material 44 is shown as penetrating the external electrode 40 to show the connection between the conductive material 44 and the external electrode 40. However, the external electrode 40 will cover the conductive material 44. Of course, the configuration as shown in Figure 4 will also be possible.

도 5 및 6은 본 발명의 제2 실시 예에 따른 LED 패키지용 반도체 기판 및 그 구성에 대한 사시도이다. 이하의 설명에서, 도 1 내지 4에 대한 설명과 중복되는 부분은 그 설명을 생략하기로 한다.5 and 6 are perspective views of the semiconductor substrate for LED package and its configuration according to the second embodiment of the present invention. In the following description, portions that overlap with the description of FIGS. 1 to 4 will be omitted.

도 5를 참조하면, 도 3과는 달리, 반사층(30)에 비아홀(45)에 대응하는 홀 이외에, 추가적인 홀(62)이 형성되어 있는 것을 볼 수 있다. 또한 이에 대응하여, 외부 전극(40)에 역시 홀(식별번호 없음)이 형성되어 있는 것을 볼 수 있다. Referring to FIG. 5, unlike FIG. 3, an additional hole 62 is formed in the reflective layer 30 in addition to the hole corresponding to the via hole 45. In addition, correspondingly, it can be seen that a hole (no identification number) is also formed in the external electrode 40.

이는, 반사층(30)인 세라믹 재질의 성분들이 발광소자(60)의 실장 영역에 존재할 경우, 즉 반사층(30)의 상면에 발광소자(60)가 실장될 경우 열 저항에 대해 방해가 일어나 방열 효과가 감소할 수 있기 때문에, 이를 위해 발광소자(60)의 실장 영역에는 반사층(30)을 인쇄하지 않도록 하는 것이다.This is because when the components of the ceramic material, which is the reflective layer 30, are present in the mounting region of the light emitting device 60, that is, when the light emitting device 60 is mounted on the top surface of the reflective layer 30, interference occurs to the thermal resistance, thereby causing a heat dissipation effect. Since it can be reduced, for this purpose it is to not print the reflective layer 30 in the mounting area of the light emitting device (60).

또한, 바리스터 기판(20)과 외부 전극(40)이 맞닿아 단락이 일어나지 않도록 하기 위해, 외부 전극(40) 역시 반사층(30)의 홀(62)과 마찬가지로 스퍼터링 되지 않는 영역을 두는 것이다.In addition, in order to prevent the short circuit due to contact between the varistor substrate 20 and the external electrode 40, the external electrode 40 also has a region which is not sputtered like the hole 62 of the reflective layer 30.

이와 같은 공정으로 형성된 본 발명의 제2 실시 예에 따른 LED 패키지용 반도체 기판은 도 6에 도시된 바와 같은 형태를 가질 것이다.The semiconductor substrate for LED package according to the second embodiment of the present invention formed by such a process will have a shape as shown in FIG. 6.

도 6을 참조하면, 반사층(30)의 홀(62) 부분은 바리스터 기판(20)의 상면이 노출될 것이다. 이 부분에 발광소자(60)가 솔더링이나 접착 등을 통해 탑재될 것이며, 발광소자(60)의 양 극은 와이어(50)를 통해 외부 전극(40)의 각 극과 연결될 것이다. 이를 통해, 열 저항의 방해를 받지 않으면서도 반사율이 좋고, 정전기 방지 기능을 갖춘 LED 패키지용 반도체 기판을 제조할 수 있을 것이다.Referring to FIG. 6, the upper surface of the varistor substrate 20 may be exposed in the hole 62 portion of the reflective layer 30. The light emitting device 60 will be mounted in this portion through soldering or bonding, and both poles of the light emitting device 60 will be connected to each pole of the external electrode 40 through the wire 50. Through this, it is possible to manufacture a semiconductor substrate for an LED package having good reflectivity and antistatic function without being disturbed by thermal resistance.

도 7은 본 발명의 실시 예에 따른 LED 패키지용 반도체 기판의 제조 방법에 대한 플로우차트이다. 이하의 설명에서 도 1 내지 6에 대한 설명과 중복되는 부분은 그 설명을 생략하기로 한다.7 is a flowchart illustrating a method of manufacturing a semiconductor substrate for an LED package according to an embodiment of the present invention. In the following description, portions overlapping with the description of FIGS. 1 to 6 will be omitted.

도 7을 참조하면, 본 발명의 실시 예에 따른 LED 패키지용 반도체 기판의 제조 방법은, 먼저 바리스터 기판(20)에 내부 전극(46)을 인쇄하는 단계(S1)가 수행된다. 즉 S1 단계는 복수개의 그린시트(21, 22) 중 일부의 그린시트(22)에 내부 전극(46)을 인쇄하는 단계를 의미한다.Referring to FIG. 7, in the method of manufacturing a semiconductor substrate for an LED package according to an exemplary embodiment of the present disclosure, a step S1 of first printing an internal electrode 46 on a varistor substrate 20 is performed. That is, the step S1 refers to the step of printing the internal electrode 46 on the green sheets 22 of some of the green sheets 21 and 22.

이후, 바리스터 기판의 더미층(21) 및 전극층(22)을 펀칭하는 단계(S2)가 수행된다. S2 단계는 다시 말해, 각 그린시트(21, 22)의 동일한 부분에 비아홀(45)을 형성하는 단계를 의미할 것이다.Thereafter, the step S2 of punching the dummy layer 21 and the electrode layer 22 of the varistor substrate is performed. In other words, the step S2 will mean that the via holes 45 are formed in the same portions of the green sheets 21 and 22.

이후, 더미층(21) 및 전극층(22)을 포함하는 그린시트(21, 22)를 적층하면서, 펀칭된 비아홀(45)을 전도성 물질(44)로 채우는 단계(S3)가 수행된다. Thereafter, while stacking the green sheets 21 and 22 including the dummy layer 21 and the electrode layer 22, a step S3 of filling the punched via hole 45 with the conductive material 44 is performed.

S3 단계가 수행되면, 각 그린시트(21, 22)의 소재 및 종류에 따라서 소정의 온도(예를 들어 섭씨 1000도)에서 1차 소결하는 단계(S4)가 수행된다. S4 단계가 수행되면 내부 전극(46) 및 전도성 물질(44)이 형성된 바리스터 기판(20)이 완성된다.When the step S3 is performed, the step S4 of first sintering at a predetermined temperature (for example, 1000 degrees Celsius) is performed according to the material and type of each green sheet 21 and 22. When the step S4 is performed, the varistor substrate 20 on which the internal electrode 46 and the conductive material 44 are formed is completed.

이후, 더미층(21)의 상면에 세라믹 재질의 반사층(30)을 인쇄하는 단계(S5)가 수행되며, 반사층(30)을 인쇄한 후 2차 소결(예를 들어 약 섭씨 800도 하에서 10분 소결)하는 단계(S6)가 수행된다. Thereafter, a step (S5) of printing the reflective layer 30 of a ceramic material on the upper surface of the dummy layer 21 is performed, and after printing the reflective layer 30, secondary sintering (for example, at about 800 ° C. for 10 minutes). Sintering) is performed (S6).

이후, 금(Au)을 포함하는 금속질의 외부 전극(40, 42)을 바리스터 기판(20)의 상하면, 즉 반사층(30)의 상면과 바리스터 기판(20)의 하면에 각각 스퍼터링하여 형성하는 단계(S7)가 수행된다.Thereafter, metal external electrodes 40 and 42 including gold (Au) are formed by sputtering on the upper and lower surfaces of the varistor substrate 20, that is, the upper surface of the reflective layer 30 and the lower surface of the varistor substrate 20 ( S7) is performed.

추가적으로 도 7에는 도시되지 않았으나 발광소자(60)을 실장 영역에 탑재하고 와이어(50)를 통해 발광소자(60)와 외부 전극(40)을 연결하는 단계가 더 수행될 수도 있을 것이다.In addition, although not shown in FIG. 7, the step of mounting the light emitting device 60 to the mounting area and connecting the light emitting device 60 and the external electrode 40 through the wire 50 may be further performed.

상기 본 발명의 각 실시 예에 대한 설명은 본 발명의 특허청구범위를 제한하는 것은 아니다. 또한 본 발명의 각 실시 예 이외에도, 본 발명과 동일한 기능을 수행하는 균등한 발명 역시 본 발명의 권리 범위에 속할 것임은 당연할 것이다.The description of each embodiment of the present invention is not intended to limit the claims of the present invention. In addition to each embodiment of the present invention, it will be obvious that the equivalent invention which performs the same function as the present invention will also belong to the scope of the present invention.

Claims (13)

내부 전극 및 전도성 물질이 채워진 비아홀이 복수개 형성되어 있고, 상기 내부 전극과 상기 전도성 물질이 전기적으로 연결된 바리스터 기판;
상기 바리스터 기판의 상면에 형성되어 있고 상기 비아홀에 대응하는 부분이 천공된 세라믹 재질의 반사층; 및
상기 반사층의 상면 및 상기 바리스터 기판의 하면에 각각 형성되어 있고, 상기 전도성 물질과 전기적으로 연결된 외부 전극을 포함하는 것을 특징으로 하는 LED 패키지용 반도체 기판.A varistor substrate having a plurality of via holes filled with an internal electrode and a conductive material, and electrically connected to the internal electrode and the conductive material;
A reflective layer formed of a ceramic material formed on an upper surface of the varistor substrate and having a portion corresponding to the via hole; And
And an external electrode formed on an upper surface of the reflective layer and a lower surface of the varistor substrate, the external electrode being electrically connected to the conductive material. 청구항 1에 있어서,
상기 반사층은,
상기 바리스터 기판의 상면 중 상기 반도체 기판에 실장되는 발광소자의 실장 영역을 제외한 부분 또는 상기 바리스터 기판의 상면 전체에 형성된 것을 특징으로 하는 LED 패키지용 반도체 기판.The method according to claim 1,
The reflective layer,
The semiconductor substrate for LED package of claim 1, wherein the varistor substrate is formed on a part of the upper surface of the varistor substrate except for a mounting region of the light emitting device mounted on the semiconductor substrate. 청구항 1에 있어서,
상기 내부 전극은 Ag, AgPd 및 Cu 중 하나 이상의 성분을 포함하는 것을 특징으로 하는 LED 패키지용 반도체 기판.The method according to claim 1,
The internal electrode is a semiconductor substrate for an LED package, characterized in that it comprises at least one component of Ag, AgPd and Cu. 청구항 1에 있어서,
상기 외부 전극은 Au를 포함하는 것을 특징으로 하는 LED 패키지용 반도체 기판.The method according to claim 1,
The external electrode is a semiconductor substrate for an LED package, characterized in that it comprises Au. 청구항 1에 있어서,
상기 반사층은,
세라믹 분말과, TiO 2 , ZrO 2 , ZnO 및 ZnS 중 하나 이상의 물질을 혼합한 재질의 반사층인 것을 특징으로 하는 LED 패키지용 반도체 기판.The method according to claim 1,
The reflective layer,
A semiconductor substrate for an LED package, characterized in that the reflective layer of a material mixed with a ceramic powder and at least one of TiO 2 , ZrO 2 , ZnO, and ZnS . 청구항 1에 있어서,
상기 바리스터 기판은 복수개의 그린 시트가 적층된 구조이며,
상기 그린 시트 중 적어도 하나 이상의 그린 시트의 상면에 상기 내부 전극이 형성된 것을 특징으로 하는 LED 패키지용 반도체 기판.The method according to claim 1,
The varistor substrate has a structure in which a plurality of green sheets are stacked.
The semiconductor package for the LED package, characterized in that the internal electrode is formed on an upper surface of at least one of the green sheets. 내부 전극 및 전도성 물질이 채워진 비아홀이 복수개 형성되어 있고, 상기 내부 전극과 상기 전도성 물질이 전기적으로 연결된 바리스터 기판을 준비하는 단계;
상기 바리스터 기판의 상면 중 상기 비아 홀이 형성된 영역을 제외한 영역에 세라믹 재질의 반사층을 인쇄하는 단계;
상기 반사층이 인쇄된 상기 바리스터 기판을 소정 온도에서 소정 시간동안 소결하는 단계; 및
상기 반사층의 상면 및 상기 바리스터 기판의 하면에 외부 전극을 스퍼터링하여 형성하는 단계를 포함하는 것을 특징으로 하는 LED 패키지용 반도체 기판 제조 방법.Preparing a varistor substrate having a plurality of via holes filled with an internal electrode and a conductive material, wherein the inner electrode and the conductive material are electrically connected to each other;
Printing a reflective layer of a ceramic material on an area of the upper surface of the varistor substrate except for an area in which the via hole is formed;
Sintering the varistor substrate on which the reflective layer is printed at a predetermined temperature for a predetermined time; And
And sputtering external electrodes on an upper surface of the reflective layer and a lower surface of the varistor substrate. 청구항 7에 있어서,
상기 인쇄하는 단계는,
상기 바리스터 기판의 상면 중 발광소자가 실장되는 영역을 제외한 부분 또는 상기 바리스터 기판의 상면 전체에 상기 세라믹 재질의 반사층을 인쇄하는 단계인 것을 특징으로 하는 LED 패키지용 반도체 기판 제조 방법.The method according to claim 7,
The printing step,
The method of manufacturing a semiconductor substrate for an LED package, characterized in that for printing the reflective layer of the ceramic material on the part of the upper surface of the varistor substrate except for the region in which the light emitting device is mounted or the entire upper surface of the varistor substrate. 청구항 7에 있어서,
상기 인쇄하는 단계는,
세라믹 분말과, TiO2, ZrO2, ZnO 및 ZnS 중 하나 이상의 물질을 혼합한 재질의 물질을 인쇄하는 단계인 것을 특징으로 하는 LED 패키지용 반도체 기판 제조 방법.The method according to claim 7,
The printing step,
The method of manufacturing a semiconductor substrate for an LED package, characterized in that the step of printing a material of a material mixed with a ceramic powder and at least one of TiO 2 , ZrO 2 , ZnO and ZnS. 청구항 7에 있어서,
상기 준비하는 단계는,
복수개의 그린 시트를 준비하는 단계;
상기 그린 시트 각각에 복수개의 비아 홀을 천공하는 단계;
상기 복수개의 그린 시트 중 일부의 그린 시트의 상면에 내부 전극을 형성하는 단계; 및
상기 복수개의 그린 시트를 적층하면서 상기 비아 홀을 전도성 물질로 채우고 소결하는 단계를 포함하는 것을 특징으로 하는 LED 패키지용 반도체 기판 제조 방법. The method according to claim 7,
The preparing step,
Preparing a plurality of green sheets;
Drilling a plurality of via holes in each of the green sheets;
Forming internal electrodes on an upper surface of the green sheets of some of the plurality of green sheets; And
And stacking the plurality of green sheets and filling the via holes with a conductive material and sintering the plurality of green sheets. 청구항 10에 있어서,
상기 전도성 물질, 상기 내부 전극 및 상기 외부 전극은 양극 및 음극끼리 서로 전기적으로 연결된 것을 특징으로 하는 LED 패키지용 반도체 기판 제조 방법.The method according to claim 10,
The conductive material, the inner electrode and the outer electrode is a semiconductor package manufacturing method for an LED package, characterized in that the anode and the cathode are electrically connected to each other. 청구항 7에 있어서,
상기 내부 전극은 Ag, AgPd 및 Cu 중 하나 이상의 성분을 포함하는 것을 특징으로 하는 LED 패키지용 반도체 기판 제조 방법.The method according to claim 7,
The internal electrode is a semiconductor substrate manufacturing method for an LED package, characterized in that it comprises at least one component of Ag, AgPd and Cu. 청구항 7에 있어서,
상기 외부 전극은 Au를 포함하는 것을 특징으로 하는 LED 패키지용 반도체 기판 제조 방법.The method according to claim 7,
The external electrode is a semiconductor package manufacturing method for an LED package, characterized in that it comprises Au.
KR1020100128636A 2010-12-15 2010-12-15 Semiconductor substrate for led package and method for manufacturing thereof KR101103771B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100128636A KR101103771B1 (en) 2010-12-15 2010-12-15 Semiconductor substrate for led package and method for manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100128636A KR101103771B1 (en) 2010-12-15 2010-12-15 Semiconductor substrate for led package and method for manufacturing thereof

Publications (1)

Publication Number Publication Date
KR101103771B1 true KR101103771B1 (en) 2012-01-06

Family

ID=45613962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100128636A KR101103771B1 (en) 2010-12-15 2010-12-15 Semiconductor substrate for led package and method for manufacturing thereof

Country Status (1)

Country Link
KR (1) KR101103771B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018024070A1 (en) * 2016-07-31 2018-02-08 深圳市微纳科学技术有限公司 Ceramic printed circuit board provided with light reflection layer therein and used for led packaging, and method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100030777A (en) * 2008-09-11 2010-03-19 (주) 아모엘이디 Reflector capable of removing yellow ring and semiconductor package using the reflector
KR20100082543A (en) * 2009-01-09 2010-07-19 한국광기술원 Vertical light emitting diode with elestrostatic discharde protect function and its manufacture method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100030777A (en) * 2008-09-11 2010-03-19 (주) 아모엘이디 Reflector capable of removing yellow ring and semiconductor package using the reflector
KR20100082543A (en) * 2009-01-09 2010-07-19 한국광기술원 Vertical light emitting diode with elestrostatic discharde protect function and its manufacture method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018024070A1 (en) * 2016-07-31 2018-02-08 深圳市微纳科学技术有限公司 Ceramic printed circuit board provided with light reflection layer therein and used for led packaging, and method

Similar Documents

Publication Publication Date Title
US7279724B2 (en) Ceramic substrate for a light emitting diode where the substrate incorporates ESD protection
JP4720825B2 (en) Barista
US9076714B2 (en) Substrate for mounting light-emitting element and light-emitting device
JP5188861B2 (en) Electrostatic countermeasure component and light emitting diode module equipped with the electrostatic component
WO2012063459A1 (en) Light emitting diode module and ceramic substrate used therein
JP2008227139A (en) Electrostatic countermeasure component and light-emitting diode group employing the same
JPWO2006035626A1 (en) Light emitter unit
JP6334718B2 (en) Chip with protective function and method for its manufacture
KR101137405B1 (en) Non-shrinkage varistor substrate and method for manufacturing the same
JP2008270327A (en) Electrostatic discharge protecting component and light-emitting diode module using the same
US9391053B2 (en) Non-shrink varistor substrate and production method for same
US20080224816A1 (en) Electrostatic discharge protection component, and electronic component module using the same
KR100981079B1 (en) Substrate for ??? package with ??? provention function and ??? package using the substrate
JP2019083328A (en) LED carrier
KR101103771B1 (en) Semiconductor substrate for led package and method for manufacturing thereof
JP2008270325A (en) Electrostatic discharge protective component and light-emitting diode module using the same
KR101208635B1 (en) Semiconductor substrate for led package and method for manufacturing thereof
US10818641B2 (en) Multi-LED system
KR101241133B1 (en) Non-shrinkage varistor substrate, led package having the same and method for manufacturing non-shrinkage varistor substrate
KR100719077B1 (en) Semiconductor package
KR101382363B1 (en) Method for manufacturing led package having varistor substrate and led package having varistor substrate thereby
KR101198697B1 (en) Non-shrinkage varistor substrate and method for manufacturing the same
JP2008227138A (en) Electrostatic countermeasure component and light-emitting diode group employing the same
JP2008270326A (en) Electrostatic discharge protecting component and light-emitting diode module using the same
KR101568407B1 (en) Non-shrinkage varistor substrate for led and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171213

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181213

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191216

Year of fee payment: 9