KR101103100B1 - Circuit arrangement with error detection for activating power semiconductor switch and associated method - Google Patents
Circuit arrangement with error detection for activating power semiconductor switch and associated method Download PDFInfo
- Publication number
- KR101103100B1 KR101103100B1 KR1020060040145A KR20060040145A KR101103100B1 KR 101103100 B1 KR101103100 B1 KR 101103100B1 KR 1020060040145 A KR1020060040145 A KR 1020060040145A KR 20060040145 A KR20060040145 A KR 20060040145A KR 101103100 B1 KR101103100 B1 KR 101103100B1
- Authority
- KR
- South Korea
- Prior art keywords
- level shifter
- primary side
- switch
- circuit
- current
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000001514 detection method Methods 0.000 title description 3
- 230000003213 activating effect Effects 0.000 title 1
- 238000012545 processing Methods 0.000 claims abstract description 7
- 238000000926 separation method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/18—Modifications for indicating state of switch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
- Logic Circuits (AREA)
Abstract
본 발명은 브릿지 회로 토폴로지에 배치된 전력 스위치를 구동하기 위한, 1차측 및 2차측으로 이루어지는 일체형 회로 장치 및 이에 대한 방법에 관한 것이다. 1차측은 신호 처리 장치 및 2차측을 전위 없이 구동하기 위한 레벨 시프터를 포함한다. 2차측은 신호 처리 장치 및 TOP 스위치를 위한 구동기 스테이지를 포함한다. 1차측에서 TOP 스위치의 스위칭 상태를 검출하기 위해, 1차측은 레벨 시프터를 통한 전류 흐름을 검출 및 평가하는 회로 부품을 포함한다. 1차측에서 검출된 상기 레벨 시프터를 통한 전류의 제1 하한 임계값은 브릿지 회로의 TOP 스위치가 턴온되지 않은 것에 관련되고, 1차측에서 검출된 상기 레벨 시프터를 통한 전류의 제2 상한 임계값은 브릿지 회로의 TOP 스위치가 턴온된 것에 관련된다. The present invention relates to an integrated circuit device consisting of a primary side and a secondary side, and a method thereof for driving a power switch arranged in a bridge circuit topology. The primary side includes a signal processing device and a level shifter for driving the secondary side without potential. The secondary side includes a driver stage for the signal processing device and the TOP switch. To detect the switching state of the TOP switch on the primary side, the primary side includes circuit components for detecting and evaluating the flow of current through the level shifter. The first lower limit threshold of the current through the level shifter detected at the primary side is related to the TOP switch of the bridge circuit not being turned on, and the second upper limit threshold of the current through the level shifter detected at the primary side is the bridge. It is related to that the TOP switch of the circuit is turned on.
브릿지 회로 토폴로지, 전력 스위치, 1차측, 2차측, 회로 장치, 레벨 시프터 Bridge Circuit Topology, Power Switch, Primary Side, Secondary Side, Circuit Devices, Level Shifter
Description
도1은 종래 기술에 따른 회로 장치의 도면.1 is a diagram of a circuit arrangement according to the prior art;
도2는 종래 기술에 따른 레벨 시프터의 도면.2 is a diagram of a level shifter according to the prior art.
도3은 본 발명에 따라 개선된 회로 장치의 도면.3 is an illustration of an improved circuit arrangement in accordance with the present invention.
도4는 레벨 시프터를 통한 전류 흐름과 임계값 형성 사이의 관계를 도시하는 도면. 4 illustrates the relationship between current flow through a level shifter and threshold formation;
도5는 본 발명에 따른 회로 장치에 배치되기 위한 레벨 시프터의 개선된 제1 실시예의 도면.5 is an illustration of an improved first embodiment of a level shifter for placement in a circuit arrangement in accordance with the present invention.
도6은 본 발명에 따른 회로 장치에 배치되기 위한 레벨 시프터의 개선된 제2 실시예의 도면.Figure 6 is a diagram of an improved second embodiment of a level shifter for placement in a circuit arrangement in accordance with the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
20: 1차측20: Primary side
30: 2차측30: secondary
44: 레벨 시프터44: level shifter
50: TOP 스위치50: TOP switch
52: BOT 스위치52: BOT switch
60: 다이오드 60: diode
100: 회로 장치100: circuit device
본 발명은 브릿지 회로 토폴로지에 배치된 전력 스위치를 구동하기 위한 양호하게는 일체형인 회로 장치 및 이에 대한 방법에 관한 것이다. 이와 같은 전력 스위치에 대한 브릿지 장치는 반상, H상(이상), 또는 삼상 브릿지 회로로 공지되어 있으며, 단상 반브릿지는 상기 전력 전자 회로의 기본 부품을 나타낸다. 반브릿지 회로에는 2개의 전력 스위치, 즉, 제1 스위치 소위 TOP 스위치 및 제2 스위치 소위 BOT 스위치가 직렬 연결로 배치되어 있다. 상기 반브릿지는 일반적으로 직류 중간 회로에 대한 연결부를 포함한다. 일반적으로 중간탭이 부하와 연결된다. The present invention relates to a preferably integral circuit arrangement and method for driving a power switch arranged in a bridge circuit topology. Bridge devices for such power switches are known as half-phase, H-phase (or more), or three-phase bridge circuits, and single-phase half bridges represent the basic components of such power electronic circuits. In the half-bridge circuit, two power switches, that is, a first switch so-called TOP switch and a second switch so-called BOT switch, are arranged in series connection. The half bridge generally includes a connection to a direct current intermediate circuit. Normally the middle tap is connected to the load.
전력 반도체 부품인 전력 스위치 또는 복수의 병렬 또는 직렬 연결된 동종의 전력 반도체 부품인 전력 스위치의 구조에서, 전력 스위치의 구동을 위해 구동 회로가 요구된다. 종래 기술에 따르면, 이러한 구동 회로는 복수의 부품 회로 또는 기능 블록으로 이루어진다. 상위에 배치된 제어 장치로부터 전달되는 구동 신호는 제1 부품 회로, 즉, 1차측에서 처리되어 다른 부품인 구동 회로, 즉 2차측을 통해 최종적으로 각 전력 스위치의 제어 입력부에 제공된다. 중간 회로 전압이 높은 예를 들면 50V 이상인 반브릿지 장치의 경우, 제어 신호를 처리하는 1차측은 전위/전 기에 있어서 2차측으로부터 분리되는데, 왜냐하면 전력 스위치, 즉 적어도 반브릿지의 TOP 스위치는 작동 시 일정한 전위로 존재할 수 없어 전압에 있어서의 분리가 필요하기 때문이다. 종래 기술에 따르면, 상기 분리는 예를 들면 트랜스듀서, 광커플러 또는 광도파관에 의해 행해진다. 이러한 전기적 분리는 적어도 TOP 스위치에 대해 행해지지만, 고전력의 경우에는 스위칭 조작 시 있을 수 있는 접지 기준 전위의 분할로 인해 BOT 스위치에 대해서도 행해진다. In the structure of a power switch that is a power semiconductor component or a power switch that is a plurality of parallel or series connected power semiconductor components, a driving circuit is required for driving the power switch. According to the prior art, such a driving circuit consists of a plurality of component circuits or functional blocks. The drive signal transmitted from the control device disposed above is processed on the first component circuit, that is, on the primary side, and finally provided to the control input of each power switch through the drive circuit, that is, on the other component, that is, on the secondary side. In the case of a half-bridge device with a high intermediate circuit voltage, for example 50 V or more, the primary side processing the control signal is separated from the secondary side in potential / electricity, because the power switch, i.e. at least the half bridge TOP switch, is constant during operation. This is because it cannot exist at a potential and separation in voltage is necessary. According to the prior art, the separation is done, for example, by transducers, optocouplers or optical waveguides. This electrical separation is done at least for the TOP switch, but also for the BOT switch in the case of high power due to the division of the ground reference potential that may be present in the switching operation.
외부의 전기 분리 장치를 생략하는 600V 또는 1200V까지의 전압 등급의 전력 스위치를 위한 일체형 회로 장치도 공지되어 있다. 이러한 모놀리식 일체형 회로의 경우, 종래 기술에 따르면, 적어도 TOP 스위치를 위한 소위 레벨 시프터(level shifter)가 사용된다. 상기 전자 부품 및 분리 기술은 2차측에 대한 1차측의 전위차를 조정한다. Integrated circuit arrangements are also known for power switches of voltage class up to 600V or 1200V, omitting external electrical disconnect devices. In the case of such monolithic integrated circuits, according to the prior art, at least so-called level shifters for TOP switches are used. The electronic component and separation technique adjust the potential difference of the primary side relative to the secondary side.
상술된 전력 스위치를 구동하기 위한 일체형 회로 장치의 구조에서는 적어도 TOP 스위치의 2차측을 위한 가장 간단한 구조에 있어서 에러를 1차측에 전송하는 방법이 제공되지 않는다. In the structure of the integrated circuit device for driving the power switch described above, at least in the simplest structure for the secondary side of the TOP switch, no method of transmitting an error to the primary side is provided.
본 발명의 목적은 간단하고 일체형인 수단에 의해 2차측의 적어도 하나의 전력 반도체 스위치의 스위칭 상태를 1차측이 검출하는 것을 가능케 하는 브릿지 장치의 전력 반도체 스위치용 양호하게는 모놀리식 일체형인 회로 장치 및 이에 대한 방법을 제공하는 것이다. An object of the invention is preferably a monolithic integrated circuit device for a power semiconductor switch of a bridge device which enables the primary side to detect the switching state of at least one power semiconductor switch of the secondary side by simple and integral means. And it provides a method for this.
본 발명에 따르면, 상기 목적은 본원의 청구범위 제1항 및 제5항의 특징부의 수단을 통해 달성된다. 양호한 실시예가 종속항에 개시되어 있다. According to the invention, this object is achieved through the means of the features of
본 발명의 사상은 1차측 부품(1차측) 및 각 전력 반도체 스위치를 위한 하나의 2차측 부품(2차측)으로 이루어지는 브릿지 토폴로지의 전력 반도체 스위치를 구동하기 위한 공지된 회로 장치에 관한 것이다. 브릿지 회로는 제1 TOP 스위치 및 제2 BOT 스위치로 이루어진다. 이들은 종래 기술에 따르면 직류 중간 회로에 연결된다. TOP 스위치와 BOT 스위치 사이의 중간탭은 브릿지 회로의 교류 출력부를 형성한다. 상기 구동 회로 장치는 1차측에서 적어도 하나의 신호 처리 장치 및 적어도 하나의 2차측을 전위 없이 구동하기 위한 적어도 하나의 레벨 시프터를 포함한다. 2차측은 적어도 하나의 신호 처리 장치 및 각 스위치를 위한 적어도 하나의 구동기 스테이지를 포함한다. The idea of the invention relates to a known circuit arrangement for driving a power semiconductor switch of a bridge topology consisting of a primary side component (primary side) and one secondary side component (secondary side) for each power semiconductor switch. The bridge circuit consists of a first TOP switch and a second BOT switch. They are connected according to the prior art to direct current intermediate circuits. The intermediate tap between the TOP switch and the BOT switch forms the AC output of the bridge circuit. The drive circuit arrangement includes at least one signal processing device on the primary side and at least one level shifter for driving at least one secondary side without potential. The secondary side includes at least one signal processing device and at least one driver stage for each switch.
본 발명은 전력 반도체 스위치를 구동하기 위한 양호하게는 모놀리식 일체형인 회로 장치를 제안하며, 2차측으로부터 1차측으로 반도체 스위치의 스위칭 상태를 전송하기 위해, 이미 존재하는 레벨 시프터가 사용되며, 상기 레벨 시프터는 종래 기술에 따르면 1차측으로부터 2차측으로 구동 신호를 전송하기 위해서만 사용된다. 본 발명에 따르면, 1차측에는, 감시되는 전력 반도체 스위치에 관련되는 적어도 하나의 레벨 시프터를 통한 전류 흐름을 검출 및 평가하는 적어도 하나의 회로 부품이 배치된다. The present invention proposes a preferably monolithic integrated circuit device for driving a power semiconductor switch, wherein an existing level shifter is used to transfer the switching state of the semiconductor switch from the secondary side to the primary side. The level shifter is used only for transmitting drive signals from the primary side to the secondary side according to the prior art. According to the invention, at least one circuit component is arranged on the primary side for detecting and evaluating current flow through at least one level shifter associated with the monitored power semiconductor switch.
이에 대한 방법은 2차측에서 구동되는 전력 반도체 스위치의 스위칭 상태를 1차측에서 검출하도록 사용된다. 이를 위해, 레벨 시프터를 통한 전류 흐름이 1차측에서 평가된다. 여기서, 1차측에서 검출된 상기 레벨 시프터를 통한 전류의 제1 하한 임계값은 브릿지 회로의 스위치가 턴온되지 않은 것을 나타내는 반면, 1차측에서 검출된 상기 레벨 시프터를 통한 전류의 제2 상한 임계값은 브릿지 회로의 스위치가 턴온된 것을 나타낸다. The method for this is used to detect the switching state of the power semiconductor switch driven on the secondary side on the primary side. To this end, the current flow through the level shifter is evaluated on the primary side. Here, the first lower limit threshold value of the current through the level shifter detected on the primary side indicates that the switch of the bridge circuit is not turned on, while the second upper limit threshold value of the current through the level shifter detected on the primary side is Indicates that the switch of the bridge circuit is turned on.
본 발명의 사상은 도1 내지 도6의 실시예에 의해 상세히 설명된다.The idea of the present invention is explained in detail by the embodiment of Figs.
브릿지 토폴로지의 회로 장치에서 예를 들면 비-병렬 연결된 프리 휠링 다이오드(free wheeling diode)를 구비하는 IGBT(절연 게이트 양극 트랜지스터)와 같은 전력 반도체 부품(50, 52)을 구동할 때, 한편으로 상위에 있는 예를 들면 마이크로 제어기(10) 형태의 제어 장치(10)와 회로 장치의 1차측(20) 사이의 전압차, 다른 한편으로 회로 장치의 2차측(30, 32)과 전력 반도체 부품(50, 52) 사이의 전압차로 인해 전위 분리 장치가 요구된다. 종래 기술에 따르면, 다양한 전위 분리 장치, 예를 들면 상응하는 전기 강도(electric strength)를 갖는 변압기, 광커플러, 광도파관 또는 전자 부품이 공지되어 있다. When driving a
도1에 따른 전력 반도체 스위치(50, 52)를 구동하기 위한 회로 장치(100)의 1차측(20) 및 2차측(30)이 모놀리식 일체형인 경우, 1차측(20)으로부터 2차측으로 제어 신호를 전달하기 위해 종종 레벨 시프터(44)가 사용된다. In the case where the
상기 전위 분리용 부품에 의해 턴온 및 턴오프 신호가 1차측(20)(저 전압측)으로부터 2차측(30)(고 전압측)으로 전달될 수 있다. 전력 전자 시스템의 장애 없는 작동을 위해, 물론 1차측(20)에서 2차측(30)의 작동 상태, 예를 들면 TOP 및 BOT 스위치의 구체적인 스위칭 상태에 대해 인지하는 것이 중요하다. The turn-on and turn-off signals can be transmitted from the primary side 20 (low voltage side) to the secondary side 30 (high voltage side) by the potential separation component. For trouble-free operation of the power electronic system, it is of course important to be aware of the operating state of the
도2는 모놀리식 일체형 레벨 시프터의 공지된 토폴로지를 도시하며, 상기 레벨 시프터는 여기서 1차측(20)과 2차측(30) 사이의 최대 전위차에 상응하는 차단 능력을 구비하는 nMOS-고전압 트랜지스터(430)를 구비한다. 2차측의 구동은 1차측으로부터 이루어진다. 1차측(20)이 고전압 트랜지스터(430)를 턴온하는 즉시, 횡전류(Iq)가 2차측의 공급 전압(Vs)와 1차측(20)의 접지 기준 전위 사이에 흐르게 된다. 상기 전류 흐름(Iq)은 2차측에서 검출되어, 처리될 신호로 변환된다. 2 shows a known topology of a monolithic integrated level shifter, wherein the level shifter has an nMOS-high voltage transistor having a blocking capability corresponding to the maximum potential difference between the
레벨 시프터(44)는 입력 신호(Sin)를 통해 제어된다. 양호하게는 상기 신호는 이를 위해 사전 증폭되어 저전압 트랜지스터(432)의 제어 입력부에 인가된다. 상기 저전압 트랜지스터(432)가 개방되는 한, 고전압 트랜지스터(430)의 "소스"에는 1차측의 공급 전압(Vp)의 전위가 인가된다. 고전압 트랜지스터(430)의 "게이트"도 마찬가지로 1차측(20)의 공급 전압(Vp)으로 인가되므로, 고전압 트랜지스터(430)에서 1차측과 2차측 사이의 전체 오프셋 전압의 강하가 이루어진다. 저전압 트랜지스터(432)가 턴온되면, 고전압 트랜지스터(430)의 소스에서의 전위는 감소하고 횡전류(Iq)가 흐르기 시작한다. 물론 상기 횡전류는 감소 저항(424)을 통해 제한된다. 따라서 횡전류(Iq)는, 저항(420)에서의 전압 강하를 평가함으로써, 1차측의 스위칭 신호를 2차측으로 전송한다. 정지 상태에서, "낮은" 입력 신호(Sin)의 경우, 상기 회로는 고전압 트랜지스터(430)의 무시되는 누설 전류를 제외하고는 에너지를 소비하지 않는다. 2차측에서의 신호 행정은 제너 다이오드(410)를 통해 제한된다. 1차측의 제너 다이오드(412) 연속 회로는 저항(424)과 함께 저전압 트랜지스터(432)를 일시적 과전압 부하로부터 보호한다. The
2차측에서의 클램핑(clamping) 및 감소 이미터를 통한 전류 제한으로 인해, 횡전류(Iq)는 펄스에 의해 턴온되는 동안 고전압 트랜지스터(430)에서 오프셋 전압에 의해 변화된다. 여기서 오프셋 전압에 대한 드레인(drain) 전류값은 고전압 트랜지스터의 포화 상태를 표시한다(도4 참조). Due to the clamping on the secondary side and the current limitation through the reducing emitter, the lateral current Iq is changed by the offset voltage at the
전체 전압(Ug)(도4 참조)은 1차측 접지 기준 전위와 2차측 공급 전압(Vs) 사이의 전위 차이로 나타난다. 따라서 이는 1차측 및 2차측과 2차측 작동 전압 사이의 오프셋 전압의 총합에 상응한다. The total voltage Ug (see Fig. 4) is shown as the potential difference between the primary ground reference potential and the secondary supply voltage Vs. This therefore corresponds to the sum of the offset voltages between the primary and secondary and secondary side operating voltages.
도3은 본 발명에 따라 개선된 모놀리식 일체형 회로 장치(100)를 도시하며, 이는 물론 하이브리드 회로 장치와 동일한 방식으로 구현될 수도 있다. 본 발명에 따른 실시예의 경우 레벨 시프터(44)에는 1차측(20)에서 전류 검출부(46) 및 전압 검출부(47) 및 전류 제한부(48)가 보완된다. 전체 전압(Ug)에 따라 횡전류(Iq)가 조정된다. 횡전류(Iq)는 전류 검출부(46)를 통해 검출되어 전압 검출부(47)에 의해 사용 가능한 신호로 변환된다. 전류 제한부(48)는 고전압 트랜지스터의 부하를 제한하여 레벨 시프터(44)의 전류 소비를 제한하도록 사용된다. 3 shows an improved monolithic
브릿지 장치의 전력 반도체 스위치(50, 52)는 스위칭 작동 시 사용되는데, 즉, 턴온 및 턴오프되도록 상호 작용된다. 따라서 브릿지의 중간탭(출력부)은 2개의 정지 상태만을 갖게 된다. BOT 스위치(52)가 턴오프된 상태에서 TOP 스위치(50)가 턴온될 때, 중간탭은 대략 중간 회로 전압이 인가되고, BOT 스위치(52)가 턴온된 상태에서 TOP 스위치(50)가 턴오프될 때, 중간탭은 대략 접지 기준 전위로 인가된다. 따라서 TOP 스위치(50)의 스위칭 상태를 검출하기 위해 레벨 시프터(44)의 횡전류(Iq)의 크기가 1차측(20)에서 검출되어야 하며, 상기 횡전류(Iq)는 전체 전압(Ug)의 크기에 따라 조정된다. The power semiconductor switches 50, 52 of the bridge arrangement are used in the switching operation, ie they are interacted to turn on and off. Therefore, the intermediate tap (output part) of the bridge has only two stop states. When the
1차측(20)으로부터 2차측(30)으로의 턴온 임펄스가 레벨 시프터(44)를 통해 전송될 때, 횡전류(Iq)는 전체 전압(Ug)에 따른다. TOP 스위치(50)가 턴온되면 전체 전압이 상승된다. 상술된 레벨 시프터(44)의 특성으로 인해, 상기와 같이 전체 전압이 상승되면 횡전류(Iq)가 증가된다. 도4는 1차측의 검출 회로의 관점에서 개략적으로 도시한 상기 관계를 나타낸다. 여기서 횡전류(Iq)가 제2 임계값(I2) 이상으로 증가된 것이 결정되고, 그 결과 TOP 스위치가 턴온된 것으로 평가된다. 이에 반해, 제1 임계값(I1)에 도달되지 않으면(미만이면) TOP 스위치가 턴온되지 않은 것으로 평가된다. 제1 임계값과 제2 임계값 사이의 전류는 스위칭 상태의 정확한 확인을 위해 회로상 정확히 규명되어야 하는 전류차이다. 이에 따라, 1차측의 횡전류(Iq) 측정 장치를 통해, 2차측 스위치가 전달된 턴온 신호에 의해 턴온되었는지 또는 아닌지를 정확히 규명하는 것이 가능하다. When the turn-on impulse from the
도5는 본 발명에 따른 회로 장치에 배치되기 위한 레벨 시프터(44a)의 개선된 제1 실시예를 도시한다. 횡전류(Iq)의 검출을 단순화하기 위해 임계값은 변환될 수 있다. 이를 위해 레벨 시프터(44a)의 2차측은 전위 변환부에 의해 변형될 수 있다. 여기서 제너 다이오드의 직렬 연결부(414)가 도2의 단일의 제너 다이오드(410) 및 병렬 연결된 저항(420)을 대체한다. 상기 구조는 작동 시 전체 전압(Ug)에 대한 횡전류(Iq)의 포화값을 변환하여 대칭적 전달 특성을 발생시킨다. 이는 한편으로 제1 임계값(I1)(도4 참조) 및 다른 한편으로 제2 임계값(I2) 영역에서 전류- 전압 변화 기울기가 대략 동일하게 형성된다는 것을 의미한다. 따라서, 유리하게는, 상기 레벨 시프터(44a)의 실시예의 경우, 관련 스위치가 이미 턴온된 것으로 추정된 시간 동안에도, 다른 턴온 임펄스를 통해 기능 제어가 실행될 수 있다. 이러한 경우에도 횡전류(Iq)의 평가부는 TOP 스위치의 스위칭 상태에 대한 전송을 행한다. 간접적으로 상기 전송에 의해, 2차측의 에러 상태, 예를 들면 전압 부족 에러 상태에 의한 스위치 차단이 1차측으로 전송되어 상위에 배치된 제어 장치로 전송될 수 있다. Figure 5 shows an improved first embodiment of a
도6은 도5에 따른 레벨 시프터(44a)를 기초로 하는, 본 발명에 따른 회로 장치에 배치되기 위한 레벨 시프터(44b)의 개선된 제2 실시예를 도시한다. 도5에 따른 상기 실시예의 단점은 에러 전달이 1차측에 의해서만 개시될 수 있고 2차측이 능동적으로 에러를 1차측에 전송할 수 없다는 것이다. 이를 가능케 하기 위해, 제너 다이오드(414a)의 전압의 총합보다 더 큰 전기 강도를 가져야 하는 중간 전압 트랜지스터(434)가 복수의 제너 다이오드(414a)에 대해 병렬 연결되도록, 제너 다이오드의 직렬 연결부(414)가 2차측에 형성된다. 그 외의 제너 다이오드(414b)는 상기 변형으로부터 영향을 받지 않는 상태로 유지된다. 이러한 경우, 유리하게는, 구체적으로 모놀리식 일체형의 경우, 상기 중간 전압 트랜지스터(434)가 고전압 트랜지스터(432)보다 더 작은 요구 면적을 가지므로, 2차측으로부터 1차측으로 고전압 트랜지스터를 통한 고유의 전송 경로를 갖는 경우보다 기술적으로 더 간단하고 보다 공간 절약형으로 그리고 비용면에서 더 유리하게 회로 장치에 일체될 수 있다. FIG. 6 shows an improved second embodiment of a
2차측에 의해 구동되고 정상 작동 시 차단되는 중간 전압 트랜지스터(434)의 경우, 레벨 시프터(44b)의 특징은 도5의 레벨 시프터와 동일한데, 즉, 레벨 시프터의 구동 단계에서만 상당한 횡전류(Iq)가 흐른다. 임의의 에러가 발생된 경우 2차측은 상기 중간 전압 트랜지스터를 능동적으로 턴온하여 횡전류 흐름을 개시할 수 있다. 상기 횡전류 흐름은 1차측에서 검출되어 2차측으로부터 1차측으로의 에러 신호로서 확인된다.In the case of the
본 발명에 따르면, 간단하고 일체형인 수단에 의해 2차측의 적어도 하나의 전력 반도체 스위치의 스위칭 상태를 1차측이 검출하는 것을 가능케 하는 브릿지 장치의 전력 반도체 스위치용 양호하게는 모놀리식 일체형인 회로 장치 및 이에 대한 방법을 제공할 수 있다. According to the present invention, preferably a monolithic integrated circuit device for a power semiconductor switch of a bridge device which enables the primary side to detect the switching state of at least one power semiconductor switch on the secondary side by simple and integral means. And a method thereof.
Claims (7)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005023652.9 | 2005-05-23 | ||
DE102005023652A DE102005023652B3 (en) | 2005-05-23 | 2005-05-23 | Circuit arrangement for controlling e.g. insulated gate bipolar transistor, has circuit part for detecting switching condition of TOP switch and for detecting and evaluating current flow through level shifter for controlling secondary side |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060121097A KR20060121097A (en) | 2006-11-28 |
KR101103100B1 true KR101103100B1 (en) | 2012-01-04 |
Family
ID=36686618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060040145A KR101103100B1 (en) | 2005-05-23 | 2006-05-03 | Circuit arrangement with error detection for activating power semiconductor switch and associated method |
Country Status (6)
Country | Link |
---|---|
US (1) | US7417880B2 (en) |
EP (1) | EP1739835B1 (en) |
JP (1) | JP4866649B2 (en) |
KR (1) | KR101103100B1 (en) |
CN (1) | CN1870402B (en) |
DE (1) | DE102005023652B3 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102072456B1 (en) | 2019-04-05 | 2020-02-04 | 정문성 | Composition manufacturing apparatus and composition manufacturing method using strain particles |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006050913B4 (en) * | 2006-10-28 | 2012-08-23 | Semikron Elektronik Gmbh & Co. Kg | Control circuit with BOT level shifter for transmitting an input signal and associated method |
DE102007006319B4 (en) * | 2007-02-08 | 2012-12-13 | Semikron Elektronik Gmbh & Co. Kg | Control circuit with TOP level shifter for transmitting an input signal and associated method |
JP4993092B2 (en) * | 2007-05-31 | 2012-08-08 | 富士電機株式会社 | Level shift circuit and semiconductor device |
JP5253012B2 (en) * | 2008-06-24 | 2013-07-31 | ローム株式会社 | Power semiconductor drive circuit device and signal transmission circuit device used therefor |
US7884583B2 (en) * | 2008-06-30 | 2011-02-08 | Infineon Technologies Austria Ag | Speed recognition for half bridge control |
CN102833518B (en) * | 2011-06-13 | 2015-07-08 | 华为终端有限公司 | Method and device for optimally configuring MCU (multipoint control unit) multipicture |
US8841940B2 (en) * | 2013-02-06 | 2014-09-23 | Infineon Technologies Austria Ag | System and method for a driver circuit |
DE102013112262A1 (en) * | 2013-11-07 | 2015-05-07 | Semikron Elektronik Gmbh & Co. Kg | Control circuit for three-level inverter |
DE102019118420A1 (en) * | 2019-07-08 | 2021-01-14 | Semikron Elektronik Gmbh & Co. Kg | Control device for controlling a power semiconductor switch |
CN110763986A (en) * | 2019-09-19 | 2020-02-07 | 潍柴动力股份有限公司 | Electronic switch fault diagnosis method and device and electronic switch |
CN111555628B (en) * | 2020-05-13 | 2023-08-29 | 西安矽力杰半导体技术有限公司 | Circuit topology identification circuit and identification method |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030112040A1 (en) * | 2001-12-13 | 2003-06-19 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor device |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2643459B2 (en) * | 1989-07-06 | 1997-08-20 | 三菱電機株式会社 | Power device drive / protection circuit |
JP3325697B2 (en) * | 1994-01-20 | 2002-09-17 | 三菱電機株式会社 | Power device control device and motor drive control device |
US5543994A (en) * | 1995-02-27 | 1996-08-06 | International Rectifier Corporation | MOSFET driver with fault reporting outputs |
DE10229633A1 (en) * | 2002-07-02 | 2004-01-29 | Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH | Control for a half-bridge inverter |
JP4000976B2 (en) * | 2002-09-27 | 2007-10-31 | 株式会社日立製作所 | Inverter device and motor drive device using the same |
DE10316223B3 (en) * | 2003-04-09 | 2004-09-09 | Infineon Technologies Ag | Transistor circuit for monitoring switching state of MOSFET installed as low-side switch receives square-wave control signal and includes drive switch, current monitor and evaluation circuit |
JP4094984B2 (en) * | 2003-04-24 | 2008-06-04 | 三菱電機株式会社 | Semiconductor device |
DE10343278B4 (en) * | 2003-09-18 | 2006-01-05 | Infineon Technologies Ag | Half-bridge circuit with a device for preventing cross-currents |
DE102004049817A1 (en) * | 2004-10-13 | 2006-04-27 | Semikron Elektronik Gmbh & Co. Kg | Integrated circuit arrangement for controlling power semiconductor switches |
DE102005023653B3 (en) * | 2005-05-23 | 2006-05-04 | Semikron Elektronik Gmbh & Co. Kg | Circuit arrangement for controlling power semiconductor circuits in bridge circuit, has diode arranged between primary and secondary sides of arrangement to transmit status of error from secondary side to primary side |
-
2005
- 2005-05-23 DE DE102005023652A patent/DE102005023652B3/en not_active Expired - Fee Related
-
2006
- 2006-05-01 JP JP2006127545A patent/JP4866649B2/en not_active Expired - Fee Related
- 2006-05-03 KR KR1020060040145A patent/KR101103100B1/en active IP Right Grant
- 2006-05-12 EP EP06009795.3A patent/EP1739835B1/en not_active Not-in-force
- 2006-05-22 CN CN2006100850389A patent/CN1870402B/en not_active Expired - Fee Related
- 2006-05-23 US US11/439,785 patent/US7417880B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030112040A1 (en) * | 2001-12-13 | 2003-06-19 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102072456B1 (en) | 2019-04-05 | 2020-02-04 | 정문성 | Composition manufacturing apparatus and composition manufacturing method using strain particles |
Also Published As
Publication number | Publication date |
---|---|
JP2006333459A (en) | 2006-12-07 |
CN1870402B (en) | 2011-08-10 |
JP4866649B2 (en) | 2012-02-01 |
US20060268588A1 (en) | 2006-11-30 |
EP1739835A1 (en) | 2007-01-03 |
EP1739835B1 (en) | 2018-10-31 |
US7417880B2 (en) | 2008-08-26 |
KR20060121097A (en) | 2006-11-28 |
DE102005023652B3 (en) | 2006-08-03 |
CN1870402A (en) | 2006-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101103100B1 (en) | Circuit arrangement with error detection for activating power semiconductor switch and associated method | |
US9366717B2 (en) | Device and procedure for the detection of a short circuit or overcurrent situation in a power semiconductor switch | |
US9214877B2 (en) | Gate driving circuit having a fault detecting circuit for a semiconductor switching device | |
KR101449083B1 (en) | Switching Gate Drive | |
EP4283852A1 (en) | Protecting semiconductor switches in switched mode power converters | |
US9281680B2 (en) | Power switching circuit | |
CN106416072B (en) | Apparatus and method for generating dynamic reference signal for driving circuit of semiconductor power switch | |
US9571088B2 (en) | Semiconductor device | |
KR20080045927A (en) | System for fault protection in igbt | |
JP2008199607A (en) | Driver circuit with top level shifter for transmitting input signal and corresponding method | |
US11545972B2 (en) | Overcurrent protection circuit for switching element turned on and off based on control voltage | |
US10193547B2 (en) | Driver system with an optical power based isolated power supply | |
WO2015064206A1 (en) | Semiconductor device | |
US7733098B2 (en) | Saturation detection circuits | |
US7233510B2 (en) | Circuit configuration with error feedback for the actuation of power semiconductor switches and associated method | |
US7015681B2 (en) | Power switching circuit with current sharing capability | |
JP2004304929A (en) | Gate driving method, gate driving circuit, and power ic for driving gate | |
US11929666B2 (en) | Gate drive circuit and power conversion device | |
CN112204865A (en) | Driving and controlling of metal oxide semiconductor field effect transistor | |
JP2020129867A (en) | Overcurrent detection circuit and current output circuit | |
KR102219433B1 (en) | Over current detection circuit for power semiconductor | |
KR20220028898A (en) | Short circuit protection for power switch | |
KR20110015328A (en) | Apparatus for controlling an inverter | |
US10917085B2 (en) | Method for actuating reverse-conducting semiconductor switches arranged in parallel | |
KR20230150228A (en) | Method for operating a power transistor circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20141113 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20151221 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20161111 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20171121 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20181114 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20191118 Year of fee payment: 9 |