KR101100994B1 - Method for manufaturing the epi-wafer using a plurality of wafers and method for manufaturing led using the same - Google Patents

Method for manufaturing the epi-wafer using a plurality of wafers and method for manufaturing led using the same Download PDF

Info

Publication number
KR101100994B1
KR101100994B1 KR1020100110262A KR20100110262A KR101100994B1 KR 101100994 B1 KR101100994 B1 KR 101100994B1 KR 1020100110262 A KR1020100110262 A KR 1020100110262A KR 20100110262 A KR20100110262 A KR 20100110262A KR 101100994 B1 KR101100994 B1 KR 101100994B1
Authority
KR
South Korea
Prior art keywords
wafers
wafer
substrate
epi
led
Prior art date
Application number
KR1020100110262A
Other languages
Korean (ko)
Inventor
이용근
이강수
박병옥
Original Assignee
이용근
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이용근 filed Critical 이용근
Priority to KR1020100110262A priority Critical patent/KR101100994B1/en
Application granted granted Critical
Publication of KR101100994B1 publication Critical patent/KR101100994B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Abstract

PURPOSE: A method for manufacturing the EPI-wafer using a plurality of wafers and a method for manufacturing an led using the same are provided to improve the productivity of an LED by enabling a plurality of wafers to be epitaxial-growth. CONSTITUTION: In a method for manufacturing the EPI-wafer using a plurality of wafers and a method for manufacturing an led using the same, a plurality of wafers are arranged in a substrate for planarization(S201). A plurality of wafers are fixed to a substrate for fixing(S202). The substrate for fixing is rotated(S203). An epitaxial wafer is generated through an epitaxial-growth process. The substrate for fixing is separated from the wafer through a laser(S205). A cutting process is performed in the epitaxial wafers respectively(S206).

Description

복수의 웨이퍼를 이용한 에피 웨이퍼 제조 방법 및 그를 이용한 ＬＥＤ 제조 방법{METHOD FOR MANUFATURING THE EPI-WAFER USING A PLURALITY OF WAFERS AND METHOD FOR MANUFATURING LED USING THE SAME}METHOD FOR MANUFATURING THE EPI-WAFER USING A PLURALITY OF WAFERS AND METHOD FOR MANUFATURING LED USING THE SAME}

본 발명은 복수의 웨이퍼를 이용한 에피 웨이퍼 제조 방법 및 그를 이용한 LED 제조 방법에 관한 것으로, 더욱 상세하게는, 외양상 드러나는 물리적 조건(즉, 모양, 크기, 두께 등)이 상이한 복수의 웨이퍼에 대해 평탄화를 통해 동시에 에피 성장을 실시함으로써 LED의 생산성을 향상시키기 위한, 복수의 웨이퍼를 이용한 에피 웨이퍼 제조 방법 및 그를 이용한 LED 제조 방법에 관한 것이다.The present invention relates to an epi wafer manufacturing method using a plurality of wafers and a method of manufacturing an LED using the same, and more particularly, planarization of a plurality of wafers having different physical conditions (ie, shape, size, thickness, etc.) exposed in appearance. The present invention relates to an epi wafer manufacturing method using a plurality of wafers and an LED manufacturing method using the same for improving the productivity of the LED by simultaneously performing epi growth.

최근 들어, LED 산업은 일반 조명램프나 자동차용 램프 등과 같은 현재의 조명제품을 대체할 차세대 조명, TV나 모니터 등에 들어가는 차세대 백라이트 등으로 널리 활용됨에 따라 빠르게 성장하고 있다.Recently, the LED industry is growing rapidly as it is widely used as a next generation lighting to replace current lighting products such as general lighting lamps or automotive lamps, and next generation backlights for TVs and monitors.

LED(Light Emitting Diode)는 흔히 발광다이오드라 불리며, 서로 다른 성질을 가진 화합물에 전류를 흘려주어 빛을 발산하는 반도체소자의 일종이다. 이러한 LED는 방출하는 빛의 종류에 따라 가시광선 LED, 적외선 LED, 자외선 LED로 분류된다. 여기서, 가시광선 LED는 파장에 따라 적색/녹색/청색/백색의 빛을 발산하는데 전체 95%의 시장점유율을 차지하고 있다. 아울러, 적외선 LED는 리모콘, 적외선 통신(IrDA) 등에 이용되며, 자외선 LED는 살균, 피부치료 등 생물 및 보건 분야에 이용된다.Light emitting diodes (LEDs) are commonly referred to as light emitting diodes and are a type of semiconductor device that emits light by flowing a current through a compound having different properties. These LEDs are classified into visible LEDs, infrared LEDs, and ultraviolet LEDs according to the type of light emitted. Here, the visible light LED emits red, green, blue, and white light depending on the wavelength, and occupies 95% of the total market share. In addition, the infrared LED is used in remote control, infrared communication (IrDA), etc., and the ultraviolet LED is used in biological and health fields such as sterilization and skin treatment.

한편, LED는 도 1과 같은 공정을 통해 만들어진다. 즉, LED는 일반적으로 웨이퍼 공정(S101), 에피 웨이퍼 공정(S102), LED 칩 공정(S103), 칩 패키징 및 모듈화 공정(S104)의 순서를 통해 제조된다. 도 1은 종래의 LED 제조 공정을 나타낸 흐름도이다.Meanwhile, the LED is made through the process as shown in FIG. 1. That is, the LED is generally manufactured in the order of the wafer process (S101), the epi wafer process (S102), the LED chip process (S103), the chip packaging and the modularization process (S104). 1 is a flowchart illustrating a conventional LED manufacturing process.

먼저, 웨이퍼 공정(S101)은 A축 또는 C축으로 성장된 웨이퍼 잉곳(wafer ingot)에 대한 코어링(coring)을 통해 웨이퍼(wafer)를 생성하는 과정이다. 여기서, 웨이퍼 공정(S101)은 대표적으로 키로풀로스(Kyropoulos) 방식 또는 수직-수평 온도 구배(Vertical Horizontal Gradient Freezing: VHGF) 방식을 적용한다. 구체적으로, 키로풀로스 방식은 초콜라스키(Czochralski) 방식의 변형으로서, 단결정 종자점(seed)을 회전 없이 인상하여 성장시키는 기술이며, 수직-수평 온도 구배 방식은 단결정 종자점을 아래에 두고 수직과 수평 방향으로 온도 차이를 두어 직육면체 모양의 단결정을 성장시키는 기술이다. 이때, 웨이퍼는 알루미나(Al2O3)(일명 "사파이어"라 함), 탄화규소(SiC), 갈륨비소(GaAs) 중 어느 하나의 단결정 재질로 이루어질 수 있으나, 경제성이 우수한 사파이어가 가장 널리 활용되고 있다.First, the wafer process S101 is a process of generating a wafer through coring of a wafer ingot grown on the A axis or the C axis. Here, the wafer process S101 typically uses a Kyropoulos method or a Vertical Horizontal Gradient Freezing (VHGF) method. Specifically, the Kiropulos method is a variation of the Czochralski method, which is a technique in which a single crystal seed point is raised without rotation, and grows, and the vertical-horizontal temperature gradient method is vertical with the single crystal seed point beneath it. It is a technology that grows cuboid-shaped single crystals with a temperature difference in the horizontal direction. In this case, the wafer may be made of any one single crystal material of alumina (Al 2 O 3 ) (also called "sapphire"), silicon carbide (SiC), gallium arsenide (GaAs), but the most economical sapphire is most widely utilized. It is becoming.

다음으로, 에피 웨이퍼 공정(S102)은 웨이퍼 상에 P-N 구조의 반도체 발광층을 증착하여 에피 웨이퍼(Epi-wafer)를 생성하는 과정으로서, '에피 성장(Epi Growth)'이라고도 불린다. 여기서, '에피(Epi)'라 함은 에피택셜(epitaxial)의 의미로서, 결정체의 층 위에 같은 결정체의 층을 성장시키는 것을 나타낸다. 여기서, 에피 웨이퍼 공정(S102)은 단결정 웨이퍼와 같은 단결정 구조의 박막 유기금속화합물을 증착시키는 유기금속화학증착(Metal Organic Chemical Vapor Deposition: MOCVD) 방식을 적용한다. 구체적으로, 유기금속화학증착 방식은 단결정 웨이퍼 상에 N형 반도체(N-GaN) 및 P형 반도체(P-GaN)을 차례대로 증착하여 단결정 박막을 형성하는 기술이다. 이러한 에피 웨이퍼 공정(S102)은 전술한 바와 같이 LED의 발광층을 형성하는 과정으로서 궁극적으로 LED 칩의 밝기를 좌우하는 단계이다.Next, the epi wafer process (S102) is a process of depositing a semiconductor light emitting layer having a P-N structure on the wafer to generate an epi wafer, also referred to as 'epi growth'. Here, 'Epi' means epitaxial, which means to grow a layer of the same crystal on the layer of the crystal. Here, the epi wafer process (S102) applies a metal organic chemical vapor deposition (MOCVD) method of depositing a thin organic metal compound of a single crystal structure such as a single crystal wafer. Specifically, the organometallic chemical vapor deposition method is a technique of forming a single crystal thin film by sequentially depositing an N-type semiconductor (N-GaN) and a P-type semiconductor (P-GaN) on a single crystal wafer. As described above, the epi wafer process S102 is a process of forming the light emitting layer of the LED and ultimately determines the brightness of the LED chip.

다음으로, LED 칩 공정(S103)은 에피 웨이퍼에 전류의 선로를 형성하기 위해 노광(Photolithography), 식각(Etching) 및 전극 증착(Metallization)에 대한 일련의 공정을 수행한 후, 단위 칩 단위로 절단하여 하나의 LED 칩을 완성하는 과정이다.Next, the LED chip process S103 performs a series of processes for photolithography, etching, and metallization to form a current line on the epi wafer, and then cuts the unit chips. It is the process of completing a single LED chip.

다음으로, 칩 패키징 및 모듈화 공정(S104)은 하나의 LED 칩의 성능을 제대로 발휘할 수 있도록 후공정으로서 패키징하고 모듈로 제작하는 과정이다. 이때, 칩 패키징 및 모듈화 공정(S104)은 대용량 야외조명 등으로 적용범위가 확장됨에 따라 점차 더 밝은 LED가 요구되는 여건으로 인해, 고출력 LED의 발열을 견딜 수 있는 세라믹 소재의 패키지를 형성하고 있다.Next, the chip packaging and modularization process (S104) is a process of packaging and fabricating the module as a post process so that the performance of one LED chip can be properly exhibited. At this time, the chip packaging and modularization process (S104) is forming a package of a ceramic material that can withstand the heat generated by the high-power LED due to the condition that a brighter LED is required as the application range is expanded to a large capacity outdoor lighting.

이처럼, 칩 패키징 및 모듈화 공정(S104)은 LED 칩에 리드를 연결하여 실리콘 또는 에폭시와 같은 액상수지 등의 보호물질로 싸는 패키징을 거쳐 용도별로 모듈화함으로써, 완제품 제조에 바로 사용될 수 있도록 제공한다.In this way, the chip packaging and modularization process (S104) is connected to the LED chip through the packaging with a protective material such as liquid resin, such as silicon or epoxy, and modularized by use, thereby providing a ready-to-use product.

전술한 바와 같이, LED 시장은 다양한 산업분야에서 LED의 수요가 늘어남에 따라 점차 확장되고 있다. 이에 따라, LED 제조 업체들은 LED의 생산성을 높이기 위해 웨이퍼 크기(즉, 2인치, 4인치, 6인치 등)를 좌우하는 사파이어 단결정 성장방법을 경쟁적으로 개발하고 있다. 구체적으로, 4인치 웨이퍼의 경우에는 2인치 웨이퍼에 비해 공정상에 최고 30%에 가까운 원가절감 효과가 있을 수 있다. 이러한 이유로, LED 제조 업체들은 품질과 함께 가격경쟁력을 갖출 수 있도록 웨이퍼 크기를 늘리기 위한 개발 요구가 높다.As described above, the LED market is gradually expanding as the demand for LEDs increases in various industries. Accordingly, LED manufacturers are competitively developing sapphire single crystal growth methods that influence wafer size (ie, 2 inches, 4 inches, 6 inches, etc.) to increase LED productivity. Specifically, a 4 inch wafer may have a cost reduction effect of up to 30% in the process compared to a 2 inch wafer. For this reason, LED manufacturers are in high demand to develop wafer sizes to ensure quality and price competitiveness.

하지만, LED 제조 업체들은 LED 제조 공정에서 웨이퍼의 특성으로 인해 웨이퍼 크기를 용이하게 늘리기 어려운 한계가 있다. 여기서, 웨이퍼 크기는 에피 웨이퍼 공정(S102)에서 유기금속화학증착 방식을 이용할 때 웨이퍼의 휨(bow) 현상을 얼마나 효과적으로 제어할 수 있는지에 따라 좌우된다. 즉, 에피 웨이퍼 공정(S102)에서는 통상 700∼1000도의 고온에서 진행되기 때문에 웨이퍼에 불가피한 휨 현상이 발생한다.However, LED manufacturers have difficulty in easily increasing the wafer size due to the characteristics of the wafer in the LED manufacturing process. Here, the wafer size depends on how effectively the bow phenomenon of the wafer can be controlled when the organometallic chemical vapor deposition method is used in the epi wafer process (S102). That is, in epi wafer process S102, since it advances normally at a high temperature of 700-1000 degree | times, an unavoidable curvature phenomenon arises in a wafer.

예를 들어, 4인치 웨이퍼의 경우에는 2인치 웨이퍼에 비해 면적이 4배에 달하기 때문에 2인치 웨이퍼에 비해 휨 현상이 더욱 크다. 이에 따라, 4인치 웨이퍼의 경우에는 휨 현상을 최소화시키기 위해 2인치 웨이퍼에 비해 대략 2.4∼2.6배의 두께로 공정을 진행하였다. 일반적으로, 웨이퍼는 두꺼워질수록 휘도가 떨어지고, 연마공정에 따른 생산원가가 상승한다. 즉, 4인치 웨이퍼의 경우에는 2인치 웨이퍼에 비해 휨 현상을 최소화하기 위해 두께를 늘릴 수 있으나, 휘도가 떨어지고 생산원가가 올라가게 된다.For example, a four-inch wafer is four times larger than a two-inch wafer, resulting in greater warpage than a two-inch wafer. Accordingly, in the case of a 4 inch wafer, the process was performed at a thickness of about 2.4 to 2.6 times that of the 2 inch wafer in order to minimize warpage. In general, the thicker the wafer, the lower the luminance and the higher the production cost according to the polishing process. In other words, in the case of a 4 inch wafer, the thickness can be increased to minimize the warpage phenomenon compared to the 2 inch wafer, but the brightness is lowered and the production cost is increased.

따라서, LED 산업에서는 LED 수요가 점차 많아짐에 따라 웨이퍼의 면적을 넓히지 않더라도 LED의 생산량을 향상할 수 있는 방안이 필요하다.Accordingly, in the LED industry, as the demand for LEDs increases, there is a need for a method of improving the output of LEDs without increasing the area of the wafer.

따라서 상기와 같은 종래 기술은 LED의 수요가 급증하지만 웨이퍼의 크기를 확장하기 어려워 생산성이 떨어지는 문제점이 있으며, 이러한 문제점을 해결하고자 하는 것이 본 발명의 과제이다.Therefore, the prior art as described above has a problem that the demand for LED is rapidly increased, but the productivity is low because it is difficult to expand the size of the wafer, it is an object of the present invention to solve this problem.

따라서 본 발명은 외양상 드러나는 물리적 조건(즉, 모양, 크기, 두께 등)이 상이한 복수의 웨이퍼에 대해 평탄화를 통해 동시에 에피 성장을 실시함으로써 LED의 생산성을 향상시키기 위한, 복수의 웨이퍼를 이용한 에피 웨이퍼 제조 방법 및 그를 이용한 LED 제조 방법을 제공하는데 그 목적이 있다.Accordingly, the present invention provides an epi wafer using a plurality of wafers to improve the productivity of the LED by simultaneously performing epitaxial growth through a planarization on a plurality of wafers having different physical conditions (ie, shape, size, thickness, etc.) that appear in appearance. An object thereof is to provide a manufacturing method and a LED manufacturing method using the same.

본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.The objects of the present invention are not limited to the above-mentioned objects, and other objects and advantages of the present invention which are not mentioned can be understood by the following description, and will be more clearly understood by the embodiments of the present invention. Also, it will be readily appreciated that the objects and advantages of the present invention may be realized by the means and combinations thereof indicated in the claims.

상기 목적을 달성하기 위하여, 본 발명은 복수의 웨이퍼를 이용한 에피 웨이퍼 제조 방법으로서, 복수의 웨이퍼 일면을 평탄화시키기 위해 제1 기판에 배치하여 고정한 후, 상기 복수의 웨이퍼 타면을 접착제가 도포된 제2 기판에 접하여 고정하는 단계; 일체로 고정된 상태로 회전한 후 상기 제1 기판을 분리하는 단계; 상기 복수의 웨이퍼 일면에 에피 성장(Epi growth)을 수행하여 발광층을 형성하는 단계; 및 상기 복수의 웨이퍼 타면에 접착제를 제거하여 상기 제2 기판을 분리하는 단계;를 포함한다.In order to achieve the above object, the present invention is an epi-wafer manufacturing method using a plurality of wafers, after placing and fixing on a first substrate to planarize one surface of the plurality of wafers, the second surface of the plurality of wafers is coated with an adhesive Contacting and fixing the substrate; Separating the first substrate after rotating in a fixed state; Forming an emission layer by performing epi growth on one surface of the plurality of wafers; And separating the second substrate by removing adhesive from the other surfaces of the plurality of wafers.

상기 제1 기판은, 진공 압착 방식을 이용하여 상기 복수의 웨이퍼 일면에 대해 분리 및 고정되는 것을 특징으로 한다.The first substrate may be separated and fixed to one surface of the plurality of wafers by using a vacuum pressing method.

상기 제2 기판은, 상기 경화된 접착제가 레이저에 의해 제거됨에 따라 상기 복수의 웨이퍼 타면으로부터 분리되는 것을 특징으로 한다.And the second substrate is separated from the plurality of wafer other surfaces as the cured adhesive is removed by a laser.

상기 복수의 웨이퍼는, 모양, 크기 및 두께 중 적어도 하나가 상이한 것을 특징으로 한다.The plurality of wafers are characterized in that at least one of the shape, size and thickness are different.

상기 접착제는, 상기 복수의 웨이퍼 타면과 상기 제2 기판 사이의 틈새를 메우는 기능을 수행하는 것을 특징으로 한다.The adhesive may be configured to fill a gap between the plurality of wafer other surfaces and the second substrate.

상기 에피 성장을 수행하는 단계는, 유기금속화학증착(MOCVD) 방식을 이용하는 것을 특징으로 한다.The epitaxial growth is characterized by using an organometallic chemical vapor deposition (MOCVD) method.

또한, 본 발명은 상기 제2 기판을 분리하는 단계 이후에, 상기 에피 성장이 수행된 상기 복수의 웨이퍼에 대해 LED 칩을 생성하기 위해 절단하는 단계를 더 포함한다.In addition, the present invention further includes, after the separating of the second substrate, cutting to generate an LED chip for the plurality of wafers on which the epitaxial growth has been performed.

한편, 본 발명은 LED 제조 방법으로서, 복수의 웨이퍼를 생성하는 단계; 상기 복수의 웨이퍼 일면을 평탄화시키기 위해 제1 기판에 배치하여 고정한 후, 상기 복수의 웨이퍼 타면을 접착제가 도포된 제2 기판에 접하여 고정하는 단계; 일체로 고정된 상태로 회전한 후 상기 제1 기판을 분리하는 단계; 상기 복수의 웨이퍼 일면에 에피 성장을 수행하여 발광층을 형성하는 단계; 상기 복수의 웨이퍼 타면에 접착제를 제거하여 상기 제2 기판을 분리하는 단계; 상기 에피 성장이 수행된 상기 복수의 웨이퍼에 대해 LED 칩을 생성하기 위해 절단하는 단계; 및 상기 LED 칩에 대한 칩 패키징 및 모듈화를 수행하는 단계;를 포함한다.On the other hand, the present invention is a method of manufacturing an LED, comprising the steps of generating a plurality of wafers; Placing and fixing the plurality of wafers on a first substrate to planarize the surfaces, and fixing the other surfaces of the plurality of wafers in contact with a second substrate coated with an adhesive; Separating the first substrate after rotating in a fixed state; Epitaxial growth on one surface of the plurality of wafers to form a light emitting layer; Separating the second substrate by removing adhesive from the other surfaces of the plurality of wafers; Cutting to produce an LED chip for the plurality of wafers on which the epi growth has been performed; And performing chip packaging and modularization on the LED chip.

상기한 바와 같이, 본 발명 외양상 드러나는 물리적 조건(즉, 모양, 크기, 두께 등)이 상이한 복수의 웨이퍼에 대해 평탄화를 통해 동시에 에피 성장을 실시함으로써 LED의 생산성을 향상시키는 효과가 있다.As described above, the epitaxial growth is simultaneously performed through planarization of a plurality of wafers having different physical conditions (ie, shape, size, thickness, etc.) that are exposed to the appearance of the present invention, thereby improving productivity of the LED.

또한, 본 발명은 웨이퍼의 제조업체가 동일하거나 다를지라도 복수의 웨이퍼에 대해 동시에 에피 성장을 실시할 수 있는 효과가 있다.In addition, the present invention has the effect that it is possible to perform epi growth on a plurality of wafers simultaneously, even if the manufacturers of the wafers are the same or different.

도 1은 종래의 LED 제조 공정을 나타낸 흐름도,
도 2는 본 발명에 따른 복수의 웨이퍼용 에피 웨이퍼 제조 방법에 대한 흐름도,
도 3a 및 도 3b는 복수의 웨이퍼를 평탄화용 기판에 정렬 및 배치하는 과정에 대한 설명도,
도 3c는 복수의 웨이퍼 간 단차로 인한 에피 성장 공정에 대한 설명도,
도 4는 평탄화용 기판에 정렬 및 배치하는 과정을 나타낸 도면,
도 5는 고정용 기판을 복수의 웨이퍼에 고정하는 과정을 나타낸 도면,
도 6은 고정용 기판을 회전한 후 평탄화용 기판을 분리한 과정을 나타낸 도면,
도 7은 에피 성장 과정을 나타낸 도면,
도 8은 절단 과정을 나타낸 도면이다.1 is a flow chart showing a conventional LED manufacturing process,
2 is a flowchart illustrating a method of manufacturing an epi wafer for a plurality of wafers according to the present invention;
3A and 3B are explanatory diagrams illustrating a process of aligning and arranging a plurality of wafers on a planarization substrate;
3C is an explanatory diagram for an epitaxial growth process due to a step between a plurality of wafers;
4 is a view illustrating a process of aligning and arranging the substrate for planarization;
5 is a view showing a process of fixing a fixing substrate to a plurality of wafers,
6 is a view showing a process of separating the flattening substrate after rotating the fixing substrate,
7 is a view showing an epitaxial growth process,
8 is a diagram illustrating a cutting process.

상술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되어 있는 상세한 설명을 통하여 보다 명확해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other objects, features and advantages of the present invention will become more apparent from the following detailed description of the present invention when taken in conjunction with the accompanying drawings, It can be easily carried out. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 복수의 웨이퍼용 에피 웨이퍼 제조 방법에 대한 흐름도이다. 도 3a 및 도 3b는 복수의 웨이퍼를 평탄화용 기판에 정렬 및 배치하는 과정에 대한 설명도이고, 도 3c는 복수의 웨이퍼 간 단차로 인한 에피 성장 공정에 대한 설명도이다. 도 4는 평탄화용 기판에 정렬 및 배치하는 과정을 나타낸 도면이다. 도 5는 고정용 기판을 복수의 웨이퍼에 고정하는 과정을 나타낸 도면이다. 도 6은 고정용 기판을 회전한 후 평탄화용 기판을 분리한 과정을 나타낸 도면이다. 도 7은 에피 성장 과정을 나타낸 도면이다. 도 8은 절단 과정을 나타낸 도면이다.2 is a flowchart illustrating a method of manufacturing an epi wafer for a plurality of wafers according to the present invention. 3A and 3B are explanatory diagrams illustrating a process of aligning and arranging a plurality of wafers on a planarization substrate, and FIG. 3C is an explanatory diagram illustrating an epitaxial growth process due to a step between a plurality of wafers. 4 is a view illustrating a process of aligning and arranging the substrate for planarization. 5 is a view illustrating a process of fixing a fixing substrate to a plurality of wafers. 6 is a view showing a process of separating the planarizing substrate after rotating the fixing substrate. 7 is a diagram illustrating an epitaxial growth process. 8 is a diagram illustrating a cutting process.

도 2 내지 도 8에 도시된 바와 같이, 본 발명에 따른 복수의 웨이퍼용 에피 웨이퍼 제조 방법은, 동일한 제조 환경에서뿐만 아니라 이질적인 제조 환경에서 제작된 복수의 웨이퍼(301)에 대해 에피 웨이퍼(305)를 동시에 생성함으로써 LED 칩(306)의 생산성을 높이고 칩의 제조 단가를 낮출 수 있다. 이는 웨이퍼(301)의 면적을 넓히지 않더라도 기존에 제작되고 있는 복수의 웨이퍼(301)를 그대로 이용하여 한번에 복수의 에피 웨이퍼(305)를 양산할 수 있기 때문에 LED 칩(306)의 생산성을 향상할 수 있다. As shown in Figures 2 to 8, the epi wafer fabrication method for a plurality of wafers according to the present invention, epi-wafer 305 for a plurality of wafers 301 fabricated not only in the same manufacturing environment but also in a heterogeneous manufacturing environment. By simultaneously producing, the productivity of the LED chip 306 can be increased and the manufacturing cost of the chip can be lowered. This improves the productivity of the LED chip 306 because it is possible to mass produce a plurality of epi wafers 305 at a time using the existing plurality of wafers 301 as they are without increasing the area of the wafer 301. Can be.

먼저, 복수의 웨이퍼(301)는 평탄화용 기판(302)에 정렬 및 배치된다(S201).First, the plurality of wafers 301 are aligned and arranged on the planarization substrate 302 (S201).

이때, 복수의 웨이퍼(301) 각각은 동일한 제조업체로부터 생산된 제품 또는 서로 다른 제조업체로부터 생성된 제품에 구애받지 않는다. 즉, 복수의 웨이퍼(301)는 외양상 드러나는 물리적 조건(즉, 모양, 크기, 두께 등)이 다양한 종류의 제품일 수 있다. 예를 들어, 복수의 웨이퍼(301) 각각은 웨이퍼 모양에 상관없이 2인치의 사각형 또는 원형 웨이퍼로 평탄화용 기판(302)에 배치되거나(도 3a 참조), 웨이퍼 크기에 상관없이 2인치 웨이퍼 또는 4인치 웨이퍼로 평탄화용 기판(302)에 배치될 수 있다(도 3b 참조). 아울러, 복수의 웨이퍼(301) 각각은 도면에 도시되지 않았으나 웨이퍼 모양 및 크기가 동일한 웨이퍼일 수도 있음이 자명하다.At this time, each of the plurality of wafers 301 is not limited to a product produced by the same manufacturer or a product produced by different manufacturers. That is, the plurality of wafers 301 may be various kinds of products having physical conditions (ie, shapes, sizes, thicknesses, and the like) that appear in appearance. For example, each of the plurality of wafers 301 is disposed on the planarization substrate 302 as a 2-inch square or round wafer regardless of the wafer shape (see FIG. 3A), or a 2-inch wafer or 4 regardless of the wafer size. An inch wafer may be placed on the planarization substrate 302 (see FIG. 3B). In addition, although each of the plurality of wafers 301 is not illustrated in the drawings, it is obvious that the wafers may have the same wafer shape and size.

이는 후술할 에피 성장 공정(S204)이 복수의 웨이퍼(301) 각각이 웨이퍼 모양 및 크기가 다를지라도 궁극적으로 웨이퍼(301)의 수평방향에 대해 균일하게 실시됨에 따라 웨이퍼 모양 및 크기에 있어 제약이 없기 때문이다.This is because there is no limitation in wafer shape and size as the epitaxial growth process S204 to be described later is performed uniformly with respect to the horizontal direction of the wafer 301 even though each of the plurality of wafers 301 is different in wafer shape and size. Because.

다만, 복수의 웨이퍼(301)는 웨이퍼 두께가 다른 경우에, 두께 차이로 인해 에피 성장 공정(S204)이 실시되는 각각의 웨이퍼(301) 표면 간에 단차가 존재한다(도 3c 참조). 이는 후술할 에피 성장 공정(S204)이 웨이퍼(301)의 수직방향에 대해 불균일하게 실시됨에 따라, 웨이퍼(301)의 층 위에 웨이퍼(301)와 같은 결정체 층 간에 부정 결합을 이루어 결국 원하는 수율을 기대하기 어렵다는 것을 의미한다.However, when the plurality of wafers 301 have different wafer thicknesses, there is a step between the surfaces of the respective wafers 301 on which the epitaxial growth process S204 is performed due to the thickness difference (see FIG. 3C). This is because the epitaxial growth process S204, which will be described later, is performed non-uniformly with respect to the vertical direction of the wafer 301, and thus negatively bonds between crystal layers such as the wafer 301 on the layer of the wafer 301, thereby achieving a desired yield. It means difficult to do.

이에 따라, 본 발명에서는 복수의 웨이퍼(301) 각각에 대해 두께 차이가 존재하더라도 각각의 웨이퍼(301) 표면 간에 존재하는 단차가 없도록 조정한 후 후술할 에피 성장 공정(S204)을 실시한다. 이때, 복수의 웨이퍼(301)는 평탄화용 기판(302)에 배치되는데, 평탄화용 기판(302)에 접하는 웨이퍼(301)의 접촉면은 각 웨이퍼(301) 간에 두께 차이가 존재하더라도 평탄하다. Accordingly, in the present invention, even if there is a thickness difference for each of the plurality of wafers 301, the epitaxial growth process (S204) to be described later is performed after adjusting so that there is no step difference between the surfaces of each wafer 301. In this case, the plurality of wafers 301 are disposed on the planarization substrate 302, and the contact surface of the wafer 301 in contact with the planarization substrate 302 is flat even if a thickness difference exists between the respective wafers 301.

이를 통해, 본 발명에서는 웨이퍼(301)를 평탄화용 기판(302)에 배치할 때, 도면상 웨이퍼(301)의 상부면이 아닌 웨이퍼(301)의 하부면에 에피 성장 공정(S204)을 실시한다. 즉, 후술할 에피 성장 공정(S204)은 평탄화용 기판(302)에 접하는 웨이퍼(301)의 접촉면에 실시된다.Accordingly, in the present invention, when the wafer 301 is disposed on the planarization substrate 302, the epitaxial growth process S204 is performed on the lower surface of the wafer 301 rather than the upper surface of the wafer 301 in the drawing. . That is, the epitaxial growth step (S204) to be described later is performed on the contact surface of the wafer 301 in contact with the planarization substrate 302.

여기서, 설명의 편의상 후술할 에피 성장 공정(S204)이 실시되는 웨이퍼(301)의 접촉면을 이하 "에피면"이라 하고 그 반대면을 이하 "에피 반대면"이라 하며, 각각의 웨이퍼(301) 간의 에피면 상에 있는 기준선을 이하 "에피선(A-A')"이라 한다.Here, for convenience of description, the contact surface of the wafer 301 on which the epitaxial growth process (S204), which will be described later, is performed will be referred to as "epi-surface" hereinafter, and the opposite surface will hereinafter be referred to as "epi-opposite surface", and between wafers 301 The reference line on the epi plane is hereinafter referred to as "epi line A-A '".

한편, 평탄화용 기판(302)은 복수의 웨이퍼(301)를 배치할 때 진공압착에 의해 웨이퍼(301)를 고정 및 분리하기 위한 공기구멍(302a)을 각 웨이퍼(301)의 배치 지점 상에 형성한다. 또한, 복수의 웨이퍼(301) 각각은 A축 또는 C축으로 성장된 웨이퍼 잉곳에 대한 코어링을 통해 생성되며, 키로풀로스 방식, 수직-수평 온도 구배 방식, 초콜라스키 방식 등에 의해 생성된다.On the other hand, the planarization substrate 302 forms an air hole 302a on the placement point of each wafer 301 for fixing and separating the wafer 301 by vacuum compression when placing the plurality of wafers 301. do. In addition, each of the plurality of wafers 301 is generated by coring a wafer ingot grown on the A axis or the C axis, and is generated by the Kiropulos method, the vertical-horizontal temperature gradient method, the Chocolaski method, or the like.

다음으로, 복수의 웨이퍼(301)는 에피면을 평탄화용 기판(302)에 고정한 후(S201), 에피 반대면을 고정용 기판(303)에 접하여 고정된다(S202). 이때, 고정용 기판(303)은 웨이퍼(301)의 에피 반대면에 웨이퍼(301)를 고정할 수 있는 접착제(303a)(adhesive)가 도포되어 있다. 여기서, 접착제(303a)는 고내열성 특성을 갖는 방향족 계열의 내열성 수지로서, 대표적으로 폴리벤즈이미다졸계(PBI), 폴리페닐퀴녹사졸린계(PPQ), 폴리벤즈옥사졸계(PBO), 폴리벤즈티아졸계(PBT), 폴리아미드이미드계(PAI), 폴리이미드계(PI) 등이 적용될 수 있다.Next, the plurality of wafers 301 are fixed to the planarization substrate 302 after the epi surface is fixed (S201), and the surface opposite to the surface is fixed to the substrate 303 for fixing (S202). At this time, the fixing substrate 303 is coated with an adhesive 303a (adhesive) capable of fixing the wafer 301 to the epi surface of the wafer 301. Here, the adhesive 303a is an aromatic series heat resistant resin having high heat resistance characteristics, typically polybenzimidazole-based (PBI), polyphenylquinoxazolin-based (PPQ), polybenzoxazole-based (PBO), polybenz Thiazole type (PBT), polyamideimide type (PAI), polyimide type (PI), etc. can be applied.

복수의 웨이퍼(301)는 두께 차이로 인해 고정용 기판(303)과 에피 반대면 사이에 틈새가 생긴다. 이때, 접착제(303a)는 경화되면서 고정용 기판(303)과 에피 반대면 사이의 틈새를 채워준다. 다시 말해, 접착제(303a)는 웨이퍼(301)와 고정용 기판(303) 간의 두께 차이를 보상해주는 기능을 담당한다. 고정용 기판(303)은 경화되어 있는 접착제(303a)를 제거하기 위한 레이저의 투과성 재질로 이루어진다. The plurality of wafers 301 have a gap between the fixing substrate 303 and the opposite side of the epi due to the thickness difference. At this time, the adhesive 303a fills the gap between the fixing substrate 303 and the opposite side of the epi while curing. In other words, the adhesive 303a is responsible for compensating for the difference in thickness between the wafer 301 and the fixing substrate 303. The fixing substrate 303 is made of a laser-transmissive material for removing the cured adhesive 303a.

이후, 복수의 웨이퍼(301)는 에피 반대면이 고정용 기판(303)에 고정되면(S202), 180° 회전을 통해 에피면과 에피 반대면의 위치가 역전된다(S203). 이때, 복수의 웨이퍼(301)는 평탄화용 기판(302)와 고정용 기판(303) 사이에 위치하여 일체로 고정된 상태이다. 이는 각 웨이퍼(301)의 에피면을 위로 향하여, 후술할 에피 성장 공정(S204)이 동일한 높이의 에피선(A-A')상에서 이루어질 수 있도록 하기 위함이다. 이때, 평탄화용 기판(302)은 회전된 후 웨이퍼(301)로부터 분리한다.Subsequently, when the opposite surfaces of the plurality of wafers 301 are fixed to the fixing substrate 303 (S202), the positions of the epi surfaces and the epi opposite surfaces are reversed through a 180 ° rotation (S203). In this case, the plurality of wafers 301 are positioned between the planarizing substrate 302 and the fixing substrate 303 to be integrally fixed. This is to allow the epitaxial growth process S204 to be described later to be performed on the epitaxial line A-A 'of the same height, facing the epitaxial surface of each wafer 301 upward. At this time, the planarization substrate 302 is rotated and separated from the wafer 301.

다음으로, 복수의 웨이퍼(301) 각각은 에피면에 대해 발광층(304a,304b)이 성장되는 에피 성장 공정이 실시된다(S204). 이때, 발광층(304a,304b)은 N형 반도체층(N-GaN,304a), P형 반도체층(P-GaN,304b)을 포함한다. 즉, 복수의 웨이퍼(301)는 복수의 에피 웨이퍼(305)를 형성한다. 이때, 에피 성장 공정(S204)은 통상적인 유기금속화학증착(MOCVD) 방식을 적용하며, 이에 대한 자세한 설명은 당업자라면 쉽게 이해할 수 있으므로 생략하기로 한다. 일반적으로, 유기금속화학증착(MOCVD) 장비는 반도체 웨이퍼 크기 제한으로 인해 최대 12인치의 크기를 사용하고 있으나, 본 발명에서와 같이 복수의 웨이퍼(301)에 대한 에피 성장 공정(S204)을 실시할 경우에 12인치 크기에 한정되지 않고 필요에 따라 확장할 수 있다.Next, each of the plurality of wafers 301 is subjected to an epitaxial growth process in which the light emitting layers 304a and 304b are grown on the epitaxial surface (S204). In this case, the light emitting layers 304a and 304b include N-type semiconductor layers (N-GaN and 304a) and P-type semiconductor layers (P-GaN and 304b). That is, the plurality of wafers 301 form a plurality of epi wafers 305. In this case, the epitaxial growth process (S204) applies a conventional organometallic chemical vapor deposition (MOCVD) method, a detailed description thereof will be omitted since it will be readily understood by those skilled in the art. In general, the organometallic chemical vapor deposition (MOCVD) equipment is using a size of up to 12 inches due to semiconductor wafer size limitation, but as shown in the present invention, the epitaxial growth process (S204) for the plurality of wafers 301 may be performed. In this case, it is not limited to 12 inches and can be expanded as needed.

이후, 고정용 기판(303)은 레이저에 의해 웨이퍼(301)의 에피 반대면에 경화된 접착제(303a)가 제거됨에 따라 웨이퍼(301)로부터 분리된다(S205).Thereafter, the fixing substrate 303 is separated from the wafer 301 as the cured adhesive 303a is removed from the epitaxial side of the wafer 301 by a laser (S205).

이후, 복수의 에피 웨이퍼(305) 각각은 절단 공정이 수행된다(S206). 이를 통해, 복수의 에피 웨이퍼(305)에서는 복수의 LED 칩(306)이 생성된다. 여기서, 복수의 LED 칩(306)은 에피 웨이퍼(305)에 전류의 선로를 형성하기 위해 노광(Photolithography), 식각(Etching) 및 전극 증착(Metallization)에 대한 일련의 공정을 수행한 후 단위 칩 단위로 절단하여 완성한다.Thereafter, each of the plurality of epi wafers 305 is subjected to a cutting process (S206). As a result, a plurality of LED chips 306 are generated in the plurality of epi wafers 305. Here, the plurality of LED chips 306 perform a series of processes for photolithography, etching, and electrode deposition to form a current line on the epi wafer 305, and then, on a unit chip basis Cut to finish.

이상에서는 본 발명을 특정의 바람직한 실시예를 예를 들어 도시하고 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.In the above, the present invention has been illustrated and described with reference to specific preferred embodiments, but the present invention is not limited to the above-described embodiments, and the present invention is not limited to the spirit of the present invention. Various changes and modifications will be possible by those who have the same.

301: 웨이퍼 302: 평탄화용 기판
303: 고정용 기판 303a: 접착제
304a: N형 반도체층 304b: P형 반도체층
305: 에피 웨이퍼 306: LED 칩301: wafer 302: planarization substrate
303: substrate for fixing 303a: adhesive
304a: N-type semiconductor layer 304b: P-type semiconductor layer
305: epi wafer 306: LED chip

Claims (8)

복수의 웨이퍼 일면을 평탄화시키기 위해 제1 기판에 배치하여 고정한 후, 상기 복수의 웨이퍼 타면을 접착제가 도포된 제2 기판에 접하여 고정하는 단계;
일체로 고정된 상태로 회전한 후 상기 제1 기판을 분리하는 단계;
상기 복수의 웨이퍼 일면에 에피 성장(Epi growth)을 수행하여 발광층을 형성하는 단계; 및
상기 복수의 웨이퍼 타면에 접착제를 제거하여 상기 제2 기판을 분리하는 단계;
를 포함하는 복수의 웨이퍼를 이용한 에피 웨이퍼 제조 방법.Placing and fixing the plurality of wafers on the first substrate to planarize the surfaces thereof, and then fixing the other surfaces of the plurality of wafers in contact with the second substrate coated with an adhesive;
Separating the first substrate after rotating in a fixed state;
Forming an emission layer by performing epi growth on one surface of the plurality of wafers; And
Separating the second substrate by removing adhesive from the other surfaces of the plurality of wafers;
Epi wafer manufacturing method using a plurality of wafers comprising a. 제 1 항에 있어서,
상기 제1 기판은,
진공 압착 방식을 이용하여 상기 복수의 웨이퍼 일면에 대해 분리 및 고정되는 것을 특징으로 하는 복수의 웨이퍼를 이용한 에피 웨이퍼 제조 방법.The method of claim 1,
The first substrate,
An epi wafer manufacturing method using a plurality of wafers, characterized in that separated and fixed to one surface of the plurality of wafers by using a vacuum compression method. 제 1 항에 있어서,
상기 제2 기판은,
상기 경화된 접착제가 레이저에 의해 제거됨에 따라 상기 복수의 웨이퍼 타면으로부터 분리되는 것을 특징으로 하는 복수의 웨이퍼를 이용한 에피 웨이퍼 제조 방법.The method of claim 1,
The second substrate,
And the cured adhesive is separated from the plurality of wafer other surfaces as the cured adhesive is removed by a laser. 제 1 항에 있어서,
상기 복수의 웨이퍼는,
모양, 크기 및 두께 중 적어도 하나가 상이한 것을 특징으로 하는 복수의 웨이퍼를 이용한 에피 웨이퍼 제조 방법.The method of claim 1,
The plurality of wafers,
An epi wafer manufacturing method using a plurality of wafers, characterized in that at least one of a shape, a size, and a thickness is different. 제 1 항에 있어서,
상기 접착제는,
상기 복수의 웨이퍼 타면과 상기 제2 기판 사이의 틈새를 메우는 기능을 수행하는 것을 특징으로 하는 복수의 웨이퍼를 이용한 에피 웨이퍼 제조 방법.The method of claim 1,
The adhesive,
And forming a gap between the plurality of wafer other surfaces and the second substrate. 제 1 항에 있어서,
상기 에피 성장을 수행하는 단계는,
유기금속화학증착(MOCVD) 방식을 이용하는 것을 특징으로 하는 복수의 웨이퍼를 이용한 에피 웨이퍼 제조 방법.The method of claim 1,
Performing the epi growth,
An epi-wafer manufacturing method using a plurality of wafers, characterized by using an organometallic chemical vapor deposition (MOCVD) method. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
상기 제2 기판을 분리하는 단계 이후에,
상기 에피 성장이 수행된 상기 복수의 웨이퍼에 대해 LED 칩을 생성하기 위해 절단하는 단계
를 더 포함하는 복수의 웨이퍼를 이용한 에피 웨이퍼 제조 방법.The method according to any one of claims 1 to 6,
After separating the second substrate,
Cutting to produce an LED chip for the plurality of wafers on which the epi growth has been performed
Epi wafer manufacturing method using a plurality of wafers further comprising. 복수의 웨이퍼를 생성하는 단계;
상기 복수의 웨이퍼 일면을 평탄화시키기 위해 제1 기판에 배치하여 고정한 후, 상기 복수의 웨이퍼 타면을 접착제가 도포된 제2 기판에 접하여 고정하는 단계;
일체로 고정된 상태로 회전한 후 상기 제1 기판을 분리하는 단계;
상기 복수의 웨이퍼 일면에 에피 성장을 수행하여 발광층을 형성하는 단계;
상기 복수의 웨이퍼 타면에 접착제를 제거하여 상기 제2 기판을 분리하는 단계;
상기 에피 성장이 수행된 상기 복수의 웨이퍼에 대해 LED 칩을 생성하기 위해 절단하는 단계; 및
상기 LED 칩에 대한 칩 패키징 및 모듈화를 수행하는 단계;
를 포함하는 LED 제조 방법.Generating a plurality of wafers;
Placing and fixing the plurality of wafers on a first substrate to planarize the surfaces, and fixing the other surfaces of the plurality of wafers in contact with a second substrate coated with an adhesive;
Separating the first substrate after rotating in a fixed state;
Epitaxial growth on one surface of the plurality of wafers to form a light emitting layer;
Separating the second substrate by removing adhesive from the other surfaces of the plurality of wafers;
Cutting to produce an LED chip for the plurality of wafers on which the epi growth has been performed; And
Performing chip packaging and modularization on the LED chip;
LED manufacturing method comprising a.
KR1020100110262A 2010-11-08 2010-11-08 Method for manufaturing the epi-wafer using a plurality of wafers and method for manufaturing led using the same KR101100994B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100110262A KR101100994B1 (en) 2010-11-08 2010-11-08 Method for manufaturing the epi-wafer using a plurality of wafers and method for manufaturing led using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100110262A KR101100994B1 (en) 2010-11-08 2010-11-08 Method for manufaturing the epi-wafer using a plurality of wafers and method for manufaturing led using the same

Publications (1)

Publication Number Publication Date
KR101100994B1 true KR101100994B1 (en) 2011-12-29

Family

ID=45507218

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100110262A KR101100994B1 (en) 2010-11-08 2010-11-08 Method for manufaturing the epi-wafer using a plurality of wafers and method for manufaturing led using the same

Country Status (1)

Country Link
KR (1) KR101100994B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190072172A (en) 2017-12-15 2019-06-25 일진디스플레이(주) Method for Grinding of Sapphire Substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068592A (en) 2001-08-22 2003-03-07 Toshiba Corp Method for producing epitaxial substrate, method for fabricating semiconductor element, and epitaxial substrate
JP2009010071A (en) 2007-06-27 2009-01-15 Panasonic Corp Method for polishing wafer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068592A (en) 2001-08-22 2003-03-07 Toshiba Corp Method for producing epitaxial substrate, method for fabricating semiconductor element, and epitaxial substrate
JP2009010071A (en) 2007-06-27 2009-01-15 Panasonic Corp Method for polishing wafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190072172A (en) 2017-12-15 2019-06-25 일진디스플레이(주) Method for Grinding of Sapphire Substrate

Similar Documents

Publication Publication Date Title
US11133442B2 (en) Wavelength converted light emitting device with small source size
TWI612693B (en) Light emitting device and method of manufacturing the same
CN104037287B (en) LED epitaxial wafer grown on Si substrate and preparation method thereof
US8501582B2 (en) Semiconductor structure having low thermal stress and method for manufacturing thereof
US10014436B2 (en) Method for manufacturing a light emitting element
EP2615628B1 (en) Method of growing nitride semiconductor layer
KR102547293B1 (en) Ion Beam Assisted Deposition Epitaxial Hexagonal Materials on Textured Substrates
KR20060113450A (en) Diamond substrate and method for fabricating the same
US9202878B2 (en) Gallium nitride based semiconductor device and method of manufacturing the same
CN103943731B (en) A kind of growing method for improving nitride LED epitaxial wafer launch wavelength uniformity
CN108666212A (en) A kind of LED chip production method
KR20120106624A (en) Semiconductor light emitting device wafer and method for manufacturing semiconductor light emitting device
KR101100994B1 (en) Method for manufaturing the epi-wafer using a plurality of wafers and method for manufaturing led using the same
US20130029472A1 (en) GaN BONDED SUBSTRATE AND METHOD OF MANUFACTURING GaN BONDED SUBSTRATE
KR20140073646A (en) Gallium nitride substrate and a fabricating method thereof to reduce stress
CN102969410A (en) Method for preparing LED (Light-Emitting Diode) with GaN thick film vertical structure
KR101831579B1 (en) UV LED wafer
KR102094990B1 (en) Method for growing nitride semiconductor
US20210210656A1 (en) Method for micro-led epitaxial wafer manufacturing and micro-led epitaxial wafer
US8552465B2 (en) Method for reducing stress in epitaxial growth
CN116845155A (en) LED chip with horizontal epitaxial structure and preparation method thereof
CN101527253B (en) Method for manufacturing customization of photoelectric element
TWI648875B (en) Substrate, electronic apparatus, and light emitting device and manufacturing method thereof
KR20150134842A (en) Hetero-substrate having GaN thin film, manufacturing method thereof, light emitting device and manufactruing method thereof
KR101911079B1 (en) UV LED wafer and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee