KR101099585B1 - Solar cell semiconductor package - Google Patents
Solar cell semiconductor package Download PDFInfo
- Publication number
- KR101099585B1 KR101099585B1 KR1020100107686A KR20100107686A KR101099585B1 KR 101099585 B1 KR101099585 B1 KR 101099585B1 KR 1020100107686 A KR1020100107686 A KR 1020100107686A KR 20100107686 A KR20100107686 A KR 20100107686A KR 101099585 B1 KR101099585 B1 KR 101099585B1
- Authority
- KR
- South Korea
- Prior art keywords
- solar cell
- circuit board
- printed circuit
- type silicon
- semiconductor package
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 82
- 239000010703 silicon Substances 0.000 claims abstract description 82
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 76
- 239000003990 capacitor Substances 0.000 claims description 14
- 239000011347 resin Substances 0.000 claims description 11
- 229920005989 resin Polymers 0.000 claims description 11
- 238000000465 moulding Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 claims description 8
- 230000006870 function Effects 0.000 claims description 6
- 230000008054 signal transmission Effects 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 claims description 4
- 238000000034 method Methods 0.000 claims 8
- 230000005611 electricity Effects 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 description 9
- 238000010248 power generation Methods 0.000 description 6
- 229910004613 CdTe Inorganic materials 0.000 description 5
- 239000010409 thin film Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 239000011231 conductive filler Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photovoltaic Devices (AREA)
Abstract
Description
본 발명은 솔라 셀 반도체 패키지에 관한 것으로서, 더욱 상세하게는 태양광발전을 이용하여 얻어진 전력으로 자체 구동될 수 있도록 한 솔라 셀 반도체 패키지에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solar cell semiconductor package, and more particularly, to a solar cell semiconductor package capable of being self-driven with power obtained using photovoltaic power generation.
잘 알려진 바와 같이, 반도체 패키지는 리드프레임 및 인쇄회로기판과 같은 기판과, 이 기판에 부착되는 반도체 칩과, 반도체 칩과 기판간을 전기적 신호 교환 가능하게 연결하는 도전성 와이어 또는 범프와 같은 도전수단과, 반도체 칩과 도전수단 등을 외부로부터 보호하기 위하여 몰딩되는 몰딩 수지 등을 포함하여 구성된다.As is well known, a semiconductor package includes a substrate, such as a lead frame and a printed circuit board, a semiconductor chip attached to the substrate, and conductive means such as conductive wires or bumps that electrically connect the semiconductor chip and the substrate so as to be electrically exchangeable. And a molding resin which is molded to protect the semiconductor chip, the conductive means and the like from the outside.
이렇게 제조된 반도체 패키지는 해당 전자기기(휴대폰, 노트북 등)의 마더보드에 CPU 또는 메모리로서 탑재되며, 대부분의 반도체 패키지는 해당 전자기기에 공급되는 전원을 이용하여 구동하게 되므로, 일정 수준의 전력을 소모하게 된다.The semiconductor package manufactured as described above is mounted as a CPU or a memory on the motherboard of the corresponding electronic device (mobile phone, notebook, etc.). Since most semiconductor packages are driven using the power supplied to the electronic device, a certain level of power is generated. Will be consumed.
전자기기의 마더보드에는 CPU 및 메모리를 위한 여러개의 반도체 패키지가 탑재됨에 따라, 전력을 소모하는 하나의 원인이 되고 있으며, 이에 보다 저전력을 소모할 수 있는 전자소자들에 대한 개발이 요구되고 있다.As several semiconductor packages for a CPU and a memory are mounted on a motherboard of an electronic device, it becomes one source of power consumption, and development of electronic devices that can consume more power is required.
이러한 점을 감안하여, 태양 에너지를 이용한 솔라 셀이 소형 전자기기부터 대규모 전력생산 설비에 적용할 수 있는 친환경적이면서 재생 가능한 에너지원으로 각광받고 있다.In view of this, solar cells using solar energy have been spotlighted as eco-friendly and renewable energy sources that can be applied to small-scale electronic devices and large-scale power generation facilities.
상기 솔라 셀은 반도체로 구성된 기능적인 부분에 PN 접합부 또는 PIN 접합부를 갖는 구조로서, 태양 에너지를 전기 에너지로 변환할 수 있는 장치를 말한다.The solar cell is a structure having a PN junction or a PIN junction in a functional part composed of a semiconductor, and refers to a device capable of converting solar energy into electrical energy.
솔라 셀의 전기 생산 원리를 보면, 솔라 셀의 PN 접합면을 가지는 반도체 접합 영역에 금지대폭보다 큰 에너지의 빛이 조사되면 전자와 정공이 발생하되, 그 접합영역에 형성된 내부전장이 전자는 N형 실리콘으로, 정공은 P형 실리콘으로 이동하여 기전력이 발생시키고, 결국 N형 실리콘, P형 실리콘 각각에 부착된 전극이 부극과 정극이 되어 직류 전류를 취하는 것이 가능해진다.According to the principle of electricity production of a solar cell, electrons and holes are generated when light of a greater energy than the prohibition band is irradiated to the semiconductor junction region having the PN junction surface of the solar cell. With silicon, holes move to P-type silicon to generate electromotive force, and eventually the electrodes attached to each of the N-type silicon and the P-type silicon become negative electrodes and positive electrodes, and thus, DC current can be taken.
한편, 상기 솔라 셀은 단결정 실리콘 및 다결정 실리콘을 이용한 것 이외에, 첨부한 도 6에 도시된 바와 같이 CdTe 태양전지로서 n-CdS층과 p-CdTe층이 접합된 박막형 구조로도 제작되고 있다.
On the other hand, in addition to using a single crystal silicon and polycrystalline silicon, the solar cell is also manufactured as a CdTe solar cell as a thin film structure in which the n-CdS layer and p-CdTe layer are bonded.
본 발명은 태양광을 이용하여 전력을 생산하는 솔라 셀을 직접 반도체 패키지에 탑재시켜서, 솔라 셀에서 생성된 전력을 이용하여 반도체 패키지가 구동되도록 함으로써, 외부 전원없이 자체 구동이 가능한 솔라 셀 반도체 패키지를 제공하는데 그 목적이 있다.
The present invention provides a solar cell semiconductor package that can be self-driving without an external power supply by directly mounting a solar cell that generates power using solar light in a semiconductor package, and then driving the semiconductor package using the power generated by the solar cell. The purpose is to provide.
상기한 목적을 달성하기 위한 본 발명의 일 구현예는: 인쇄회로기판과; 로직 기능을 위한 회로가 집적된 P형 실리콘과, 이 P형 실리콘 위에 도핑되는 N형 실리콘으로 구성되는 솔라 셀과; 상기 인쇄회로기판 상에 솔라 셀의 P형 실리콘을 도전 가능하게 연결시키는 다수의 플립칩과; 상기 솔라 셀의 N형 실리콘의 전극과 인쇄회로기판의 전극간을 연결하는 전기전달수단과; 상기 인쇄회로기판의 저면에 융착되는 입출력단자; 를 포함하여 구성된 것을 특징으로 하는 솔라 셀 반도체 패키지를 제공한다.One embodiment of the present invention for achieving the above object is a printed circuit board; A solar cell comprising a P-type silicon in which a circuit for a logic function is integrated, and an N-type silicon doped over the P-type silicon; A plurality of flip chips for electrically connecting the P-type silicon of the solar cell on the printed circuit board; Electrical transfer means for connecting an electrode of the N-type silicon of the solar cell to an electrode of a printed circuit board; An input / output terminal fused to a bottom surface of the printed circuit board; It provides a solar cell semiconductor package comprising a.
본 발명의 일 구현예에서, 상기 전기전달수단은 N형 실리콘의 전극과 인쇄회로기판의 전극 간에 연결되는 도전성 와이어로 채택된 것임을 특징으로 한다.In one embodiment of the present invention, the electric transmission means is characterized in that it is adopted as a conductive wire connected between the electrode of the N-type silicon and the electrode of the printed circuit board.
본 발명의 일 구현예에서, 상기 전기전달수단은 N형 실리콘 및 P형 실리콘에 관통되는 동시에 P형 실리콘의 저면에 부착된 플립칩들중 하나와 도전 가능하게 연결되는 관통 실리콘 비아로 채택된 것임을 특징으로 한다.In one embodiment of the present invention, the electric transfer means is adopted as a through-silicon via penetrates the N-type silicon and P-type silicon and at the same time conductively connected to one of the flip chips attached to the bottom of the P-type silicon. It features.
본 발명의 일 구현예에서, 상기 플립칩들이 밀봉되도록 인쇄회로기판과 P형 실리콘의 사이 공간에 절연성의 언더필재료가 충진된 것을 특징으로 한다.In one embodiment of the present invention, the insulating underfill material is filled in the space between the printed circuit board and the P-type silicon so that the flip chips are sealed.
본 발명의 일 구현예에서, 상기 인쇄회로기판의 상면 테두리쪽에는 전력을 저장하는 커패시터가 장착된 것을 특징으로 한다.In one embodiment of the present invention, the upper edge of the printed circuit board is characterized in that the capacitor for storing the power is mounted.
상기한 목적을 달성하기 위한 본 발명의 다른 구현예는: 인쇄회로기판과; 로직 기능을 위한 회로가 집적된 로직 칩과; 상기 인쇄회로기판 상에 로직 칩을 도전 가능하게 연결시키는 다수의 플립칩과; 상기 로직 칩 상에 적층 부착되는 P형 실리콘과, 이 P형 실리콘 위에 도핑되는 N형 실리콘으로 구성되는 솔라 셀과; 상기 솔라 셀의 N형 실리콘의 전극과 인쇄회로기판의 전극간을 연결하는 전기전달수단과; 상기 인쇄회로기판의 저면에 융착되는 입출력단자; 를 포함하여 구성된 것을 특징으로 하는 솔라 셀 반도체 패키지를 제공한다.Another embodiment of the present invention for achieving the above object is a printed circuit board; A logic chip having integrated circuits for logic functions; A plurality of flip chips conductively connecting logic chips on the printed circuit board; A solar cell comprising P-type silicon laminated on the logic chip and N-type silicon doped on the P-type silicon; Electrical transfer means for connecting an electrode of the N-type silicon of the solar cell to an electrode of a printed circuit board; An input / output terminal fused to a bottom surface of the printed circuit board; It provides a solar cell semiconductor package comprising a.
본 발명의 다른 구현예에서, 상기 전기전달수단은 N형 실리콘의 전극과 인쇄회로기판의 전극 간에 연결되는 도전성 와이어로 채택된 것임을 특징으로 한다.In another embodiment of the present invention, the electric transfer means is characterized in that it is adopted as a conductive wire connected between the electrode of the N-type silicon and the electrode of the printed circuit board.
본 발명의 다른 구현예에서, 상기 플립칩들이 밀봉되도록 인쇄회로기판과 P형 실리콘의 사이 공간에 절연성의 언더필재료가 충진된 것을 특징으로 한다.In another embodiment of the present invention, the insulating underfill material is filled in the space between the printed circuit board and the P-type silicon so that the flip chips are sealed.
본 발명의 다른 구현예에서, 상기 인쇄회로기판의 상면 테두리쪽에는 전력을 저장하는 커패시터가 장착된 것을 특징으로 한다.In another embodiment of the present invention, the upper edge of the printed circuit board is characterized in that the capacitor for storing the power is mounted.
상기한 목적을 달성하기 위한 본 발명의 또 다른 구현예는: 칩 탑재판 및 이 칩 탑재판의 사방 테두리에 인접 배열되는 다수의 리드를 포함하는 리드프레임과; 상기 칩탑재판 상에 부착되는 로직 칩과; 상기 로직 칩 상에 적층 부착되는 P형 실리콘과, 이 P형 실리콘 위에 도핑되는 N형 실리콘으로 구성되는 솔라 셀과; 로직 칩과 리드간에 연결되는 신호 전달용 도전성 와이어와; 상기 솔라 셀의 N형 실리콘의 전극과 리드간에 연결되는 전기전달용 도전성 와이어와; 로직 칩 및 솔라 셀, 와이어를 내재시키며 몰딩되되, N형 실리콘의 상면을 노출시키며 몰딩되는 몰딩 수지; 를 포함하여 구성된 것을 특징으로 하는 솔라 셀 반도체 패키지를 제공한다.Another embodiment of the present invention for achieving the above object is a lead frame comprising a chip mounting plate and a plurality of leads arranged adjacent to the four sides of the chip mounting plate; A logic chip attached to the chip mounting plate; A solar cell comprising P-type silicon laminated on the logic chip and N-type silicon doped on the P-type silicon; A conductive wire for signal transmission connected between the logic chip and the lead; A conductive wire for electric transmission connected between the electrode and the lead of the N-type silicon of the solar cell; A logic resin, a solar cell, and a molding resin embedded therein, wherein the molding resin is molded while exposing the top surface of the N-type silicon; It provides a solar cell semiconductor package comprising a.
본 발명의 또 다른 구현예에서, 상기 리드들중 어느 하나에는 전력을 저장하는 커패시터가 장착되어 몰딩 수지로 몰딩된 것을 특징으로 한다.
In another embodiment of the present invention, any one of the leads is characterized in that the capacitor is stored in the molding resin and the power is mounted.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.Through the above problem solving means, the present invention provides the following effects.
본 발명에 따르면, P형 실리콘 및 N형 실리콘이 접합된 솔라 셀을 인쇄회로기판 또는 리드프레임 등과 같은 기판에 탑재하여, 태양광을 수광하는 동시에 전력을 생성하도록 하고, 생성된 전력을 기판으로 공급함으로써, 별도의 외부 전원없이도 자체적인 발전 전력에 의하여 반도체 패키지가 구동되는 장점을 제공한다.
According to the present invention, a solar cell bonded with P-type silicon and N-type silicon is mounted on a substrate such as a printed circuit board or a lead frame to receive solar light and generate power, and supply the generated power to the substrate. As a result, the semiconductor package is driven by its own generated power without a separate external power source.
도 1은 본 발명의 제1실시예에 따른 솔라 셀 반도체 패키지를 나타내는 단면도,
도 2는 본 발명의 제2실시예에 따른 솔라 셀 반도체 패키지를 나타내는 단면도,
도 3은 본 발명의 제3실시예에 따른 솔라 셀 반도체 패키지를 나타내는 단면도,
도 4는 본 발명의 제4실시예에 따른 솔라 셀 반도체 패키지를 나타내는 단면도,
도 5는 태양광에 의하여 솔라 셀에서 전기가 생성되는 광전 효과를 설명하는 개략도,
도 6은 솔라 셀의 다른 형태를 설명하는 개략도.1 is a cross-sectional view showing a solar cell semiconductor package according to a first embodiment of the present invention;
2 is a cross-sectional view illustrating a solar cell semiconductor package according to a second embodiment of the present invention;
3 is a cross-sectional view illustrating a solar cell semiconductor package according to a third embodiment of the present invention;
4 is a cross-sectional view illustrating a solar cell semiconductor package according to a fourth embodiment of the present invention;
5 is a schematic diagram illustrating a photoelectric effect in which electricity is generated in a solar cell by sunlight;
6 is a schematic diagram illustrating another form of a solar cell.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명은 솔라 셀을 반도체 패키지내에 일체로 탑재하고, 솔라 셀에서 태양광을 수광하여 발전된 전력을 기판으로 공급하여, 외부 전원없이 자체적인 구동이 이루어질 수 있도록 한 점에 주안점이 있다.The present invention focuses on mounting the solar cell integrally in a semiconductor package and supplying electric power generated by receiving solar light from the solar cell to a substrate, thereby enabling self-driving without an external power source.
본 발명의 제1실시예에 따른 솔라 셀 패키지를 첨부한 도 1을 참조로 설명하면 다음과 같다.The solar cell package according to the first embodiment of the present invention will be described with reference to FIG. 1.
우선, 로직 기능을 위한 회로가 집적된 P형 실리콘(22) 위에 N형 실리콘(24)을 도핑시킨 P-N접합형 솔라 셀(20)을 구비한다.First, the P-N junction
물론, n-CdS층과 p-CdTe층이 접합된 박막형 구조의 솔라 셀도 채택 가능하다.Of course, a solar cell having a thin film structure in which an n-CdS layer and a p-CdTe layer are bonded may be adopted.
이렇게 구비된 솔라 셀(20)을 인쇄회로기판(10)의 상면 중앙부에 구획된 칩 부착 영역에 전기적 신호 교환 가능하게 부착시킨다.The
즉, 상기 인쇄회로기판(10)의 칩 부착 영역에 형성된 전도성패턴과, 솔라 셀(20)의 P형 실리콘(22) 저면에 형성된 전극단자 간을 다수의 플립칩(26)을 이용하여 전기적 신호 교환 가능하게 연결시킨다.That is, an electrical signal is formed between the conductive pattern formed on the chip attaching region of the printed
이때, 상기 인쇄회로기판(10)과 P형 실리콘(22)의 사이 공간에 절연성의 언더필재료(16)를 충진시킴으로써, 다수의 플립칩(26)들이 언더필재료(16)에 의하여 밀봉되어 상호간의 접촉 방지 및 상호간의 절연이 이루어지게 된다.At this time, by filling the insulating
또한, 상기 솔라 셀(20)의 N형 실리콘(24)의 전극과 인쇄회로기판(10)의 전극간을 전기전달수단으로 연결하게 되는데, 본 발명의 제1실시예에서는 N형 실리콘(24)의 전극과 인쇄회로기판(10)의 전극 간을 도전성 와이어(12)로 연결시킨다.In addition, the electrodes of the N-
특히, 상기 인쇄회로기판(10)의 상면 테두리쪽에는 솔라 셀(20)에서 생성된 전력을 저장하는 소형의 커패시터(18)가 더 장착된다.In particular, a
최종적으로 인쇄회로기판(10)의 저면에 입출력단자(28)인 다수의 솔더볼이 융착됨으로써, 제1실시예에 따른 솔라 셀 패키지가 완성된다.Finally, a plurality of solder balls, which are input /
이와 같은 제1실시예의 솔라 셀 패키지에 대한 구동 흐름을 살펴보면, N형 실리콘(24)의 상면쪽으로 태양 입사광이 유입되는 동시에 솔라 셀(20)의 P형 실리콘(22)과 N형 실리콘(24)의 접합면쪽으로 전달되면, 전자와 정공이 발생하되, 전자는 N형 실리콘으로, 정공은 P형 실리콘으로 이동하여 기전력이 발생되고, 결국 N형 실리콘, P형 실리콘 각각에 부착된 전극이 부극과 정극이 되어 직류 전류가 생성된다.Referring to the driving flow of the solar cell package according to the first embodiment, solar incident light flows into the upper surface of the N-
이때, 생성된 전력은 N형 실리콘(24)의 전극에 연결된 도전성 와이어(12)를 통해 인쇄회로기판(10)으로 공급됨으로써, 별도의 외부 전력없이도 인쇄회로기판(10) 및 로직 회로가 집적된 P형 실리콘(22)의 구동이 이루어지게 되고, 일부 전력은 커패시터(18)에 충전 저장되어 태양광이 부족하여 발전량이 떨어질 때 사용할 수 있게 된다.At this time, the generated power is supplied to the printed
이에, P형 실리콘(22)의 로직 회로에 따른 전기적 신호가 플립칩(26)을 통해 인쇄회로기판(10)으로 전달되는 동시에 인쇄회로기판(10)이 탑재된 해당 전자기기의 마더보드 등으로 용이하게 전달되어진다.Accordingly, the electrical signal according to the logic circuit of the P-
본 발명의 제2실시예에 따른 솔라 셀 패키지를 첨부한 도 2를 참조로 설명하면 다음과 같다.The solar cell package according to the second embodiment of the present invention will be described with reference to FIG. 2.
제2실시예에 따른 솔라 셀 패키지는 제1실시예와 그 구성이 동일하고, 단지 솔라 셀(20)과 인쇄회로기판(10) 간을 연결하는 전기전달수단을 관통 실리콘 비아(14)를 채택한 점에서 차이가 있다.The solar cell package according to the second embodiment has the same configuration as that of the first embodiment, and adopts a through silicon via 14 as an electrical transmission means for connecting the
즉, 상기 N형 실리콘(24) 및 P형 실리콘(22)에 레이저 가공을 이용한 관통홀을 형성하고, 이 관통홀내에 전도성 충진재를 충진시킨 관통 실리콘 비아(14)를 형성함으로써, N형 실리콘(24)의 전극이 관통 실리콘 비아(14)를 통해 P형 실리콘(22)의 저면에 부착된 플립칩(26)들중 하나와 도전 가능하게 연결되도록 한다.In other words, through-holes using laser processing are formed in the N-
이와 같은 제2실시예의 솔라 셀 패키지에 대한 구동 흐름을 살펴보면, 마찬가지로 N형 실리콘(24)의 상면쪽으로 태양 입사광이 유입되는 동시에 솔라 셀(20)의 P형 실리콘(22)과 N형 실리콘(24)의 접합면쪽으로 전달되면, 전자와 정공이 발생하되, 전자는 N형 실리콘으로, 정공은 P형 실리콘으로 이동하여 기전력이 발생되고, 결국 N형 실리콘, P형 실리콘 각각에 부착된 전극이 부극과 정극이 되어 직류 전류가 생성된다.Referring to the driving flow of the solar cell package according to the second embodiment, solar incident light flows into the upper surface of the N-
연이어, 생성된 전력은 N형 실리콘(24)의 전극에 연결된 관통 실리콘 비아(14)및 플립칩(26)을 경유하여 인쇄회로기판(10)으로 공급됨으로써, 별도의 외부 전력없이도 인쇄회로기판(10) 및 로직 회로가 집적된 P형 실리콘(22)의 구동이 이루어지게 되고, 또하 일부 전력은 커패시터(18)에 저장된다.Subsequently, the generated power is supplied to the printed
이에, 인쇄회로기판(10)에 공급되는 전력에 의하여 P형 실리콘(22)의 로직 회로에 따른 전기적 로직 신호가 플립칩(26)을 통해 인쇄회로기판(10)으로 전달되는 동시에 인쇄회로기판(10)이 탑재된 해당 전자기기의 마더보드 등으로 용이하게 전달되어진다.Therefore, the electrical logic signal corresponding to the logic circuit of the P-
본 발명의 제3실시예에 따른 솔라 셀 패키지를 첨부한 도 3을 참조로 설명하면 다음과 같다.A solar cell package according to a third embodiment of the present invention will be described with reference to FIG. 3.
제3실시예에 따른 솔라 셀 패키지는 솔라 셀을 별도의 로직 칩 위에 적층시킨 구조에 특징이 있다.The solar cell package according to the third embodiment is characterized in that the solar cell is stacked on a separate logic chip.
인쇄회로기판(10)의 칩 부착 영역에 로직 기능을 위한 회로가 집적된 로직 칩(30)이 플립칩(28)을 매개로 전기적 신호 교환 가능하게 부착된다.The
또한, 상기 로직 칩(30) 상에 보다 큰 면적의 솔라 셀(20)이 적층 부착된다.In addition, a
보다 상세하게는, 상기 솔라 셀(20)은 로직 칩(30) 상에 적층 부착되는 P형 실리콘과, 이 P형 실리콘 위에 도핑되는 N형 실리콘으로 구성된 것을 채택할 수 있고, n-CdS층과 p-CdTe층이 접합된 박막형 구조의 솔라 셀 등 채택 가능하며, 어떠한 구조의 솔라 셀도 채택 가능하다.In more detail, the
또한, 상기 솔라 셀(20)의 전극과 인쇄회로기판(10)의 전극을 전기전달수단으로서 도전성 와이어(12) 또는 솔더볼을 이용하여 연결시킨다.In addition, the electrode of the
마찬가지로, 상기 인쇄회로기판(10)과 로직 칩(30)의 사이 공간에 절연성의 언더필재료(16)를 충진시킴으로써, 다수의 플립칩(26)들이 언더필재료(16)에 의하여 밀봉되어 상호간의 접촉 방지 및 상호간의 절연이 이루어지게 된다.Similarly, by filling the insulating
또한, 상기 인쇄회로기판(10)의 상면 테두리쪽에는 솔라 셀(20)에서 생성된 전력을 저장하는 소형의 커패시터(18)가 더 장착되고, 최종적으로 인쇄회로기판(10)의 저면에 입출력단자(28)인 다수의 솔더볼이 융착됨으로써, 제3실시예에 따른 솔라 셀 패키지가 완성된다.In addition, a
이와 같은 제3실시예의 솔라 셀 패키지에 대한 구동 흐름을 살펴보면, 솔라 셀(20)의 상면쪽으로 태양 입사광이 유입되는 동시에 솔라 셀(20)내의 반응 접합면쪽으로 전달되면, 전자와 정공이 발생하는 동시에 기전력이 발생하여, 직류 전류가 생성된다.Referring to the driving flow of the solar cell package of the third embodiment, when solar incident light flows into the upper surface of the
이때, 생성된 전력은 솔라 셀(20)의 전극에 연결된 도전성 와이어(12)를 통해 인쇄회로기판(10)으로 공급됨으로써, 별도의 외부 전력없이도 인쇄회로기판(10) 및 로직 회로가 집적된 로직 칩(30)의 구동이 이루어지게 되고, 일부 전력은 커패시터(18)에 충전 저장되어 태양광이 부족하여 발전량이 떨어질 때 사용할 수 있게 된다.In this case, the generated power is supplied to the printed
이에, 로직 칩(30)의 로직 회로로부터 전기적 신호가 플립칩(26)을 통해 인쇄회로기판(10)으로 전달되는 동시에 인쇄회로기판(10)이 탑재된 해당 전자기기의 마더보드 등으로 용이하게 전달되어진다.Accordingly, an electrical signal is transmitted from the logic circuit of the
본 발명의 제4실시예에 따른 솔라 셀 패키지를 첨부한 도 4를 참조로 설명하면 다음과 같다.A solar cell package according to a fourth embodiment of the present invention will now be described with reference to FIG. 4.
제4실시예에 따른 솔라 셀 패키지는 리드프레임을 이용하여 제작된 점에 특징이 있다.The solar cell package according to the fourth embodiment is characterized in that it is manufactured using a lead frame.
먼저, 칩 탑재판(42) 및 이 칩 탑재판(42)의 사방 테두리에 인접 배열되는 다수의 리드(44)를 포함하는 리드프레임(40)을 구비하고, 칩 탑재판(42) 상에 로직 칩(30)이 부착된다.First, a
특히, 상기 로직 칩(30) 상에 솔라 셀(20)이 적층 부착된다.In particular, the
이때, 상기 로직 칩(30)과 각 리드(44)들이 신호 전달용 도전성 와이어(12a)에 의하여 상호 연결되고, 동시에 솔라 셀(20)의 전극과 리드(44)들중 하나 이상이 전기 전달용 도전성 와이어(12b)에 의하여 상호 연결된다.At this time, the
또한, 상기 로직 칩(30) 및 솔라 셀(20), 와이어(12a,12b) 등을 내재시키며 칩 탑재판(42) 및 리드(44)의 상면에 걸쳐 몰딩 수지(46)가 몰딩되되, 태양광을 수광할 수 있도록 솔라 셀(20)의 상면을 노출시키며 몰딩된다.In addition, the
이때, 상기 리드(44)들중 어느 하나에는 솔라 셀(20)에서 생성된 전력을 저장할 수 있는 커패시터(18)가 더 장착되어 몰딩 수지(46)로 함께 몰딩되는 상태가 된다.At this time, any one of the
이와 같은 제4실시예의 솔라 셀 패키지에 대한 구동 흐름을 살펴보면, 몰딩 수지(46)에 의하여 몰딩되지 않고 노출되어 있는 솔라 셀(20)의 상면쪽으로 태양 입사광이 유입되는 동시에 그 반응 접합면쪽으로 전달되면, 마찬가지로 광전 효과에 의거 전자와 정공이 발생하는 동시에 기전력이 발생되여, 직류 전류가 생성된다.Referring to the driving flow of the solar cell package of the fourth embodiment, when solar incident light flows into the upper surface of the exposed
이때, 생성된 전력은 솔라 셀(20)의 전극에 연결된 전기 전달용 도전성 와이어(12b)를 통해 인쇄회로기판(10)으로 공급됨으로써, 별도의 외부 전력없이도 인쇄회로기판(10) 및 로직 회로가 집적된 로직 칩(30)의 구동이 이루어지게 되고, 일부 전력은 커패시터(18)에 충전 저장되어 태양광이 부족하여 발전량이 떨어질 때 사용할 수 있게 된다.At this time, the generated power is supplied to the printed
이에, 로직 칩(30)의 로직 회로로부터 전기적 신호가 신호 전달용 도전성 와이어(12a)를 통해 인쇄회로기판(10)으로 전달되는 동시에 인쇄회로기판(10)이 탑재된 해당 전자기기의 마더보드 등으로 용이하게 전달되어진다.Accordingly, the electrical signal is transmitted from the logic circuit of the
이상과 같은 본 발명에 따르면, P형 실리콘 및 N형 실리콘이 접합된 솔라 셀또는 n-CdS층과 p-CdTe층이 접합된 박막형 구조의 솔라 셀 등을 인쇄회로기판 또는 리드프레임 등과 같은 기판에 탑재하여, 태양광을 수광하는 동시에 광전 효과에 의하여 전력을 생성하도록 하고, 생성된 전력을 기판으로 공급함으로써, 별도의 외부 전원을 기판 및 칩 쪽으로 공급함없이, 자체적인 발전 전력에 의하여 반도체 패키지가 용이하게 구동될 수 있다.
According to the present invention as described above, a solar cell having a P-type silicon and an N-type silicon or a thin-film solar cell having an n-CdS layer and a p-CdTe layer bonded to a substrate such as a printed circuit board or a lead frame Mounted to receive sunlight and generate power by the photoelectric effect, and supply the generated power to the substrate, the semiconductor package can be easily generated by its own power generation without supplying additional external power to the substrate and the chip Can be driven.
10 : 인쇄회로기판 12 : 도전성 와이어
12a : 신호 전달용 도전성 와이어 12b : 전기 전달용 도전성 와이어
14 : 관통 실리콘 비아 16 : 언더필재료
18 : 커패시터 20 : 솔라 셀
22 : P형 실리콘 24 : N형 실리콘
26 : 플립칩 28 : 입출력단자
30 : 로직 칩 40 : 리드프레임
42 : 칩 탑재판 44 : 리드
46 : 몰딩 수지10: printed circuit board 12: conductive wire
12a: conductive wire for
14 through-silicon via 16 underfill material
18
22: P-type silicon 24: N-type silicon
26: flip chip 28: input and output terminal
30: logic chip 40: leadframe
42: chip mounting plate 44: lead
46: molding resin
Claims (11)
로직 기능을 위한 회로가 집적된 P형 실리콘(22)과, 이 P형 실리콘(22) 위에 도핑되는 N형 실리콘(24)으로 구성되는 솔라 셀(20)과;
상기 인쇄회로기판(10) 상에 솔라 셀(20)의 P형 실리콘(22)을 도전 가능하게 연결시키는 다수의 플립칩(26)과;
상기 솔라 셀(20)의 N형 실리콘(24)의 전극과 인쇄회로기판(10)의 전극간을 연결하는 전기전달수단과;
상기 인쇄회로기판(10)의 저면에 융착되는 입출력단자(28);
를 포함하여 구성된 것을 특징으로 하는 솔라 셀 반도체 패키지.
A printed circuit board 10;
A solar cell 20 composed of a P-type silicon 22 in which circuits for logic functions are integrated, and an N-type silicon 24 doped over the P-type silicon 22;
A plurality of flip chips 26 conductively connecting the P-type silicon 22 of the solar cell 20 on the printed circuit board 10;
Electrical transfer means for connecting between electrodes of the N-type silicon 24 of the solar cell 20 and electrodes of the printed circuit board 10;
An input / output terminal 28 fused to a bottom surface of the printed circuit board 10;
Solar cell semiconductor package comprising a.
상기 전기전달수단은 N형 실리콘(24)의 전극과 인쇄회로기판(10)의 전극 간에 연결되는 도전성 와이어(12)로 채택된 것임을 특징으로 하는 솔라 셀 반도체 패키지.
The method according to claim 1,
The electro-transmission means is a solar cell semiconductor package, characterized in that it is adopted as a conductive wire (12) connected between the electrode of the N-type silicon (24) and the electrode of the printed circuit board (10).
상기 전기전달수단은 N형 실리콘(24) 및 P형 실리콘(22)에 관통되는 동시에 P형 실리콘(22)의 저면에 부착된 플립칩(26)들중 하나와 도전 가능하게 연결되는 관통 실리콘 비아(14)로 채택된 것임을 특징으로 하는 솔라 셀 반도체 패키지.
The method according to claim 1,
The electrical transfer means penetrates through the N-type silicon 24 and the P-type silicon 22 and at the same time conductively connects with one of the flip chips 26 attached to the bottom of the P-type silicon 22. A solar cell semiconductor package, characterized in that being adopted as (14).
상기 플립칩(26)들이 밀봉되도록 인쇄회로기판(10)과 P형 실리콘(22)의 사이 공간에 절연성의 언더필재료(16)가 충진된 것을 특징으로 하는 솔라 셀 반도체 패키지.
The method according to claim 1,
A solar cell semiconductor package comprising an insulating underfill material (16) filled in a space between a printed circuit board (10) and a P-type silicon (22) to seal the flip chips (26).
상기 인쇄회로기판(10)의 상면 테두리쪽에는 전력을 저장하는 커패시터(18)가 더 장착된 것을 특징으로 하는 솔라 셀 반도체 패키지.
The method according to claim 1,
The solar cell semiconductor package, characterized in that a capacitor (18) for storing power is further mounted on the upper edge of the printed circuit board (10).
로직 기능을 위한 회로가 집적된 로직 칩(30)과;
상기 인쇄회로기판(10) 상에 로직 칩(30)을 도전 가능하게 연결시키는 다수의 플립칩(28)과;
상기 로직 칩(30) 상에 적층 부착되는 솔라 셀(20)과;
상기 솔라 셀(20)의 전극과 인쇄회로기판(10)의 전극간을 연결하는 전기전달수단과;
상기 인쇄회로기판(10)의 저면에 융착되는 입출력단자(28);
를 포함하여 구성된 것을 특징으로 하는 솔라 셀 반도체 패키지.
A printed circuit board 10;
A logic chip 30 in which circuits for logic functions are integrated;
A plurality of flip chips 28 conductively connecting logic chips 30 on the printed circuit board 10;
A solar cell 20 stacked on and attached to the logic chip 30;
Electrical transfer means for connecting the electrodes of the solar cell 20 and the electrodes of the printed circuit board 10;
An input / output terminal 28 fused to a bottom surface of the printed circuit board 10;
Solar cell semiconductor package comprising a.
상기 전기전달수단은 솔라 셀(20)의 전극과 인쇄회로기판(10)의 전극 간에 연결되는 도전성 와이어(12) 또는 솔더볼로 채택된 것임을 특징으로 하는 솔라 셀 반도체 패키지.
The method of claim 6,
The electric transfer means is a solar cell semiconductor package, characterized in that it is adopted as a conductive wire (12) or solder ball connected between the electrode of the solar cell (20) and the electrode of the printed circuit board (10).
상기 플립칩(28)들이 밀봉되도록 인쇄회로기판(10)과 솔라 셀(20)의 사이 공간에 절연성의 언더필재료(16)가 충진된 것을 특징으로 하는 솔라 셀 반도체 패키지.
The method of claim 6,
A solar cell semiconductor package comprising an insulating underfill material (16) filled in a space between a printed circuit board (10) and a solar cell (20) to seal the flip chip (28).
상기 인쇄회로기판(10)의 상면 테두리쪽에는 전력을 저장하는 커패시터(18)가 더 장착된 것을 특징으로 하는 솔라 셀 반도체 패키지.
The method of claim 6,
The solar cell semiconductor package, characterized in that a capacitor (18) for storing power is further mounted on the upper edge of the printed circuit board (10).
상기 칩 탑재판(42) 상에 부착되는 로직 칩(30)과;
상기 로직 칩(30) 상에 적층 부착되는 솔라 셀(20)과;
로직 칩(30)과 리드(44)간에 연결되는 신호 전달용 도전성 와이어(12a)와;
상기 솔라 셀(20)의 전극과 리드(44)간에 연결되는 전기 전달용 도전성 와이어(12b)와;
로직 칩(30) 및 솔라 셀(20), 와이어(12a,12b)를 내재시키며 몰딩되되, 솔라 셀(20)의 상면을 노출시키며 몰딩되는 몰딩 수지(46);
를 포함하여 구성된 것을 특징으로 하는 솔라 셀 반도체 패키지.
A lead frame 40 including a chip mounting plate 42 and a plurality of leads 44 arranged adjacent to four sides of the chip mounting plate 42;
A logic chip 30 attached to the chip mounting plate 42;
A solar cell 20 stacked on and attached to the logic chip 30;
A conductive wire 12a for signal transmission connected between the logic chip 30 and the lead 44;
A conductive wire 12b for electrical transmission connected between the electrode and the lead 44 of the solar cell 20;
A molding resin 46 in which the logic chip 30, the solar cell 20, and the wires 12a and 12b are embedded while being molded, exposing the top surface of the solar cell 20, and being molded;
Solar cell semiconductor package comprising a.
상기 리드(44)들중 어느 하나에는 전력을 저장하는 커패시터(18)가 더 장착되어 몰딩 수지(46)로 몰딩된 것을 특징으로 하는 솔라 셀 반도체 패키지.The method according to claim 10,
Solar cell semiconductor package, characterized in that any one of the leads (44) is further mounted with a molding resin (46) further equipped with a capacitor (18) for storing power.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100107686A KR101099585B1 (en) | 2010-11-01 | 2010-11-01 | Solar cell semiconductor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100107686A KR101099585B1 (en) | 2010-11-01 | 2010-11-01 | Solar cell semiconductor package |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101099585B1 true KR101099585B1 (en) | 2011-12-28 |
Family
ID=45507078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100107686A KR101099585B1 (en) | 2010-11-01 | 2010-11-01 | Solar cell semiconductor package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101099585B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105810661A (en) * | 2016-03-16 | 2016-07-27 | 三星半导体(中国)研究开发有限公司 | Packaging part for integrated power supply module |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4539660A (en) | 1980-12-26 | 1985-09-03 | Hitachi, Ltd. | Semiconductor integrated circuit |
KR100887558B1 (en) | 2007-08-27 | 2009-03-09 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor package |
-
2010
- 2010-11-01 KR KR1020100107686A patent/KR101099585B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4539660A (en) | 1980-12-26 | 1985-09-03 | Hitachi, Ltd. | Semiconductor integrated circuit |
KR100887558B1 (en) | 2007-08-27 | 2009-03-09 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor package |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105810661A (en) * | 2016-03-16 | 2016-07-27 | 三星半导体(中国)研究开发有限公司 | Packaging part for integrated power supply module |
CN106920786A (en) * | 2016-03-16 | 2017-07-04 | 三星半导体(中国)研究开发有限公司 | The packaging part of integrated power supply module |
US10109602B2 (en) | 2016-03-16 | 2018-10-23 | Samsung Electronics Co., Ltd. | Package integrated with a power source module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101152010B1 (en) | Solar battery module substrate and solar battery module | |
KR20180056673A (en) | Via structures for solar cell interconnect within solar modules | |
EP1956662A2 (en) | Encapsulated solar panel with lens | |
CN106601628A (en) | Chip packaging method and chip packaging structure | |
US9379265B2 (en) | Integrated circuit combination of a target integrated circuit, photovoltaic cells and light sensitive diodes connected to enable a self-sufficient light detector device | |
JP2014154172A (en) | Solar powered ic chip | |
CN104868007B (en) | Light-focusing type photoelectric conversion device and its manufacture method | |
US20150111320A1 (en) | Integrated circuit combination of a target integrated circuit and a plurality of photovoltaic cells connected thereto using the top conductive layer | |
US10121771B2 (en) | Target integrated circuit combined with a plurality of photovoltaic cells | |
KR101099585B1 (en) | Solar cell semiconductor package | |
US9698290B2 (en) | Solar cell module and method of fabricating the same | |
KR20140040646A (en) | Electric circuit and method for manufacturing an electric circuit | |
CN104064612A (en) | Solar Powered Ic Chip | |
CN105006468A (en) | Information transmission device in multilayer silicon wafer packaging structure | |
KR101266810B1 (en) | Thin film battery package with solar cell | |
JP2019502263A (en) | How to interconnect solar cells | |
US11901468B2 (en) | Semiconductor packaging including photovoltaic particles having a core-shell structure | |
JPH1117106A (en) | Electronic device and manufacture thereof | |
JP2010034370A (en) | Solar cell unit | |
KR102669102B1 (en) | Integrated module of a solar cell and a secondary battery | |
JP2015050413A (en) | Solar cell utilizing pcb | |
TWI467786B (en) | Photovoltaic module and manufacturing method thereof | |
US8952473B2 (en) | Integrated circuit combination of a target integrated circuit and a plurality of cells connected thereto using the top conductive layer | |
KR20120087094A (en) | Power semiconductor element and arrangement of a power semiconductor element with respect to at least one solar cell | |
US9583659B2 (en) | Solar cell module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20141202 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20151208 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20161202 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20171208 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20191223 Year of fee payment: 9 |