KR101095738B1 - 저전력 모드로 들어가게 하기 위한 방법 및 장치 - Google Patents

저전력 모드로 들어가게 하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR101095738B1
KR101095738B1 KR1020067019458A KR20067019458A KR101095738B1 KR 101095738 B1 KR101095738 B1 KR 101095738B1 KR 1020067019458 A KR1020067019458 A KR 1020067019458A KR 20067019458 A KR20067019458 A KR 20067019458A KR 101095738 B1 KR101095738 B1 KR 101095738B1
Authority
KR
South Korea
Prior art keywords
signal
low power
mode
power
module
Prior art date
Application number
KR1020067019458A
Other languages
English (en)
Other versions
KR20070001194A (ko
Inventor
미에우 반 부
크리스토퍼 케이. 천
아서 엠. 골드버그
데이비드 제이. 하이어스
카벨 카완드
지안핑 타오
존 제이. 바글리카
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20070001194A publication Critical patent/KR20070001194A/ko
Application granted granted Critical
Publication of KR101095738B1 publication Critical patent/KR101095738B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0274—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof
    • H04W52/0277—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof according to available power supply, e.g. switching off when a low battery condition is detected
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/18—TPC being performed according to specific parameters
    • H04W52/28—TPC being performed according to specific parameters using user profile, e.g. mobile speed, priority or network state, e.g. standby, idle or non transmission
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Sources (AREA)
  • Logic Circuits (AREA)

Abstract

저전력 모드로 들어가게 하는 방법 및 장치가 제공된다. 한 실시예에서, 데이타 처리 시스템(10)은 데이타 처리 시스템(10)에서 이용되는 전력을 제어하는데 이용되는 전력 제어 회로(52)를 가지고 있다. 전력 모드 선택 회로(84)는 전력 모드를 선택하는데 이용될 수 있다. 선택된 전력 모드에 따라서, 전력 제어 회로(52)는 데이타 처리 시스템(10)의 선택된 어느 부분의 전력이 다운되어 데이타 처리 시스템(10)이 얼마나 깊이 전력 다운되는지에 대한 캐스케이드형 접근방식을 이용할 수 있다.
저전력 모드, 데이터 처리 시스템, 클럭 공급 회로, 버스, 비디오 엔코더

Description

저전력 모드로 들어가게 하기 위한 방법 및 장치{METHOD AND APPARATUS FOR ENTERING A LOW POWER MODE}
본 발명은 일반적으로 저전력 모드에 관한 것이며, 특히 저전력 모드로 들어가게 하기 위한 방법 및 장치에 관한 것이다.
넓고 다양한 응용을 위해서는 전기 회로가 소모하는 전력을 줄이는 것이 점점 더 중요해 지고 있다. 예를들어, 전력 소모를 줄이는 것은 전력 소스로서 배터리에 의존하는 포켓용 디바이스에는 매우 중요할 수 있다. 또한, 예를들어 컴퓨터의 중앙처리 장치에 의해 발생되는 열과 같은 전기회로에 의해 발생되는 열을 줄이기 위해 전력 소모를 줄이는 것은 매우 중요하다. 전기 회로가 소모하는 전력을 줄이는 것이 요구되는 다른 많은 응용들이 있다.
본 발명은 예를 들어서 설명되지만 첨부 도면에 제한되는 것은 아니며, 도면에서 유사한 요소에는 동일한 참조 번호를 부여하였다.
도 1은 본 발명의 한 실시예에 따른 데이타 처리 시스템에 대한 블록도이다.
도 2는 본 발명의 한 실시예에 따른 도 1의 전력 제어 회로(52) 일부의 부분 블록도 및 부분 개략도이다.
도 3은 본 발명의 한 실시예에 따른 도 1의 전력 제어 회로(52)의 일부, 전력 마스터(12), 모률(18), 모듈(20), 및 DC 전류 소모 회로(22)의 부분 블록도 및 부분 개략도이다.
도 4는 본 발명의 한 실시예에 따른 저전력 모드로 들어가기 위한 방법에 대한 흐름도이다.
숙련된 기술자이면 이들 도면에 있는 요소들이 간략성과 명료성을 위해 예시된 것이므로 일정 비율로 그려져야할 필요가 없는 것임을 이해할 것이다. 본 발명의 실시예들에 대한 이해를 도모하고자 하는 차원에서 예를들어, 도면에 있는 몇몇 요소들의 디멘젼은 다른 요소들에 비해 과장되어 있을 수도 있다.
본 명세서에서 사용되는 용어 "버스"는 데이타, 어드레스, 제어 또는 상태와 같은 하나 이상의 다양한 유형의 정보를 전송하는데 이용될 수 있는 다수의 신호 또는 도전체를 지칭하는 것으로 이용되고 있다. 용어 "어써트(assert)" 및 "니게이트(negate)"는 신호, 상태 비트, 또는 유사한 장치를 각각 논리적 참 상태 또는 논리적 거짓 상태로 렌더링하는 것을 지칭하는데 이용되고 있다. 논리적 참 상태가 논리적 레벨 1 이라면, 논리적 거짓 상태는 논리적 레벨 0이다. 그리고 논리적 참 상태가 논리적 레벨 0이라면 논리적 거짓 상태는 논리적 레벨 1이다.
도 1은 본 발명의 한 실시예에 따른 데이타 처리 시스템의 블록도이다. 한 실시예에서, 데이타 처리 시스템(10)은 전력 마스터(12), 클럭 공급 회로(16), 모듈(18), 모듈(20), 및 DC 전류 소모 회로(22)를 포함하고 있으며, 이들 모두는 버스(34)에 양방향으로 연결되어 있다. 대안적인 실시예들에서, 버스(34)는 데이타 처리 시스템(10) 외부에 제공하거나 제공하지 않아도 좋다. 본 발명의 몇몇 실시예에서, 클럭 공급 회로(16)는 전력 제어 회로(52)의 일부로서 포함될 수 있다. 전력 제어 회로(52)는 신호(41)를 통해서 전력 마스터(14)에 양방향으로 연결되고: 전력 제어 회로(52)는 신호(42)를 통해서 전력 마스터(12)에 양방향으로 연결되며: 전력 제어 회로(52)는 신호(43)를 통해서 모듈(18)에 양방향으로 연결되고: 전력 제어 회로(52)는 신호(44)를 통해서 모듈(20)에 양방향으로 연결되며: 전력 제어 회로(52)는 신호(45)를 통해서 DC 전류 소모 회로(22)에 양방향으로 연결된다. 한 실시예에서, DC 전류 소모 회로(22)는 전압 조정기(24), 전류원(25), 밴드갭 조정기(26), 차지 펌프(27), A/D 변환기(28), D/A 변환기(29), RF 회로(30), 증폭기 회로(31), 위상 고정 루프(32) 및 다른 아날로그 또는 혼합 신호 회로(33)를 포함하고 있다. 대안적인 실시예들은 DC 전류 소모 회로(22) 내에 좀더 많거나 적은 또는 다른 부분들을 포함할 수도 있다. 본 발명의 몇몇 실시예에서는 전력 마스터(12)가 단자(36)를 통해서 데이타 처리 시스템(10) 외부에 연결될수 있고: 본 발명의 몇몇 실시예에서는 전력 마스터(14)가 단자(37)를 통해서 데이타 처리 시스템(10) 외부에 연결될수 있고: 본 발명의 몇몇 실시예에서는 클럭 공급 회로(16)가 단자(38)를 통해서 데이타 처리 시스템(10) 외부에 연결될 수 있다. 본 발명의 대안적인 실시예(도시 안됨)에서는 모듈(18 및 20) 및 DC 전류 소모 회로(22)가 또한 데이타 처리 시스템(10) 외부에 연결될 수 있다.
본 발명의 몇몇 실시예에서 전력 마스터(12)는 전력 마스터(12)의 클럭중 적 어도 일부가 정지되거나 또는 게이트 오프(gated off)됨과 거의 동시에 또는 전에 트리거 신호(신호(42)들 중 하나)를 전력 제어 회로(52)에 제공한다. 본 발명의 한 실시예에서, 전력 마스터(12)는 전력 마스터(12)의 모든 클럭이 정지되거나 게이트 오프되기 전에 트리거 신호(신호(42)들 중 하나)를 전력 제어 회로(52)에 제공한다. 본 발명의 대안적인 실시예들은 전력 마스터(12)가 트리거 신호(신호(42)들 중 하나)를 전력 제어 회로(52)에 제공한 후에 전력 마스터(12)에 제공된 클럭들 중 임의 서브세트를 정지하거나 게이트 오프할 수 있다.
유사하게, 전력 마스터(14)는 전력 마스터(14)의 클럭중 적어도 일부가 정지되거나 게이트 오프됨과 거의 동시에 또는 전에 트리거 신호(신호(41)들 중 하나)를 전력 제어 회로(52)에 제공할 수 있다. 본 발명의 한 실시예에서, 전력 마스터(14)는 전력 마스터(14)의 모든 클럭이 정지되거나 게이트 오프되기 전에 트리거 신호(신호(41)들 중 하나)를 전력 제어 회로(52)에 제공한다. 본 발명의 대안적인 실시예들은 전력 마스터(14)가 트리거 신호(신호(41)들 중 하나)를 전력 제어 회로(52)에 제공한 후에 전력 마스터(14)에 제공된 클럭중 임의 서브 세트를 정지하거나 게이트 오프할 수 있다. 여기서 주목할 것은 전력 마스터(12 및 14)의 클럭 모두 또는 일부가 서로 관련되어 있거나 또는 전력 마스터(12 및 14)의 모든 클럭이 독립적일 수 있다는 것이다.
일단 전력 제어 회로(52)가 전력 마스터(12)로 부터 트리거 신호를 수신하면, 전력 마스터(12)에 제공된 신호(42) 중 어느 신호와 그리고 하나 이상의 모듈(18), 모듈(20) 및 DC 전류 소모 회로(22)에 제공된 어느 신호(신호(43-45)중 하 나 또는 그 이상의 신호)가 전력 소모를 줄이는데 영향을 미치는지를 판정한다. 예를들어, 한 모듈에 의해 소모되는 전력은 모듈내에 이용된 클럭의 전부 또는 일부를 정지하거나 게이트 오프하므로써 줄일 수 있다. 다른 예로서, 한 모듈에 의해 소모되는 전력은 DC 전류를 소모하는 하나 이상의 회로를 턴오프시키므로써 줄일 수 있다. 여기서 주목할 것은 같은 모듈(예를들어 18, 20, 22 중 임의 것)에서 DC 전류를 소모하는 하나 또는 그 이상의 회로를 턴오프시킴은 물론이고 클럭들을 정지시키는 것이 유용할 수 있다는 것이다.
모듈(18)은 하나 또는 그 이상의 모듈을 포함할 수도 있다. 유사하게, 모듈(20)은 하나 또는 그 이상의 모듈을 포함할 수도 있다. 모듈에 대한 몇몇 예는 디스플레이 콘트롤러, 그래픽 콘트롤러, 카메라 센서 인터페이스, 비디오 엔코더, 비디오 디코더, 유리버셜 시리얼 버스(USB), 다이렉트 메모리 억세스 콘트롤러(DMAC), 캐시 콘트롤러, 데이터 처리 시스템(10)에서 원하는 기능을 수행하는 임의 다른 유형의 회로이다.
본 발명의 대안적인 실시예에서, 전력 제어 회로(52)는 다이내믹 전압/주파수 스캐일링, 웰 바이어싱, 전압 저감, 상태 보유 전력 게이팅, 전력 게이팅, 또는 임의 다른 원하는 전력 관리 기능과 같은 하나 이상의 부가적인 전력 관리 기능을 데이타 처리 시스템(10)에 제공할 수 있다. 이들 부가적인 전력 관리 기능들은 클럭의 정지/게이팅(stopping/gating) 및 DC 전류 소모 회로의 차단과 독립적으로 분리되거나 이들에 부가될 수도 있다.
도 2는 본 발명의 한 실시예에 따른 도 1의 전력 제어 회로(52)의 일부를 도 시하고 있다. 도시된 실시예가 특정한 논리 게이트(예를들어, XOR 게이트(62) 및 AND 게이트(64))를 이용하고 있을지라도, 본 발명의 대안적인 실시예는 임의 원하는 회로를 이용해서 전력 제어 스테이지(60)의 기능을 실현할 수 있다. 도 2에 예시된 회로는 단지 한 예일 뿐이다.
한 실시예에서, 도 2는 제1 입력에서는 트리거 입력(70)을 수신하고 제2 입력에서는 피드백 입력(72)을 수신하는 XOR 게이트(62)를 도시하고 있다. XOR 게이트(62)의 출력은 요청(74) 신호를 제공한다. AND 게이트(64)는 제1 입력에서 트리거 입력(70)을 수신하고 제2 입력에서 응답(76)을 수신한다. AND 게이트(64)의 출력은 제어(80) 신호를 제공하고, 이 신호는 전력 제어 스테이지(60)의 외부에 제공되며 또한 입력으로서 멀티플렉서(MUX)(66)에 제공된다. MUX(66)는 또한 전력 모드 선택 회로(84)로 부터 입력을 수신한다. MUX(66)은 또한 트리거 출력(82)과 피드백 출력(78)을 제공한다. 한 실시예에서, 전력 제어 스테이지(60)는 XOR 게이트(62), AND 게이트(64) 및 MUX(66)를 포함하고 있다. 본 발명의 대안적인 실시예는 전력 제어 스테이지(60)를 임의 원하는 식으로 구현할 수 있다.
본 발명의 한 실시예에서, 전력 모드 선택 회로(84)는 회로(84)에서 선택된 전력 모드에 관련되는 MUX(66)에 제어 입력을 제공한다. 본 발명의 한 실시예에서, 전력 모드 선택 회로(84)는 다수의 저전력 모드중 하나를 선택하기 위한 기입가능한 유저 프로그래머블 레지스터를 포함하고 있다. 본 발명의 대안적인 실시예는 임의 수의 저전력 모드를 가질 수 있다. 저전력 모드는 임의 원하는 방식으로 정할 수 있다. 예를들어, (1)전력 마스터(12)내의 클럭들중 적어도 일부가 정지/ 게이트 오프되는 대기 모드: (2)하나 이상의 선택된 모듈(18, 20)로의 클럭은 물론이고 전력 마스터(12)내의 클럭들중 적어도 일부가 정지/게이트 오프되는 정지 모드: (3)다수의 모듈(18, 20)로의 클럭은 물론이고 전력 마스터(12)내의 클럭들중 적어도 일부가 정지/게이트 오프되고 또한 적어도 하나의 DC 전류 소모 회로(24-33)가 차단되는 딥 슬립 모드(deep sleep mode). 본 발명의 대안적인 실시예는 다른 방식으로 대기 모드, 정지 모드, 및 딥 슬립 모드를 정의할 수도 있다. 또한 본 발명의 대안적인 실시예는 다소의(fewer, more) 또는 다른 저전력 모드를 이용할 수 있다.
초기에 피드백 입력 신호(72)는 니게이트되고 트리거 입력 신호(70)가 어써트되어 요청 신호(74)가 어써트된다. 이때 요청(74)이 모듈(18), 모듈(20) 또는 DC 전류 소모 회로(22) 중 하나에 제공될 수 있다. 모듈(18), 모듈(20) 또는 DC 전류 소모 회로(22) 중 상기 하나는 응답 신호(76)로 응답한다. 이 응답 신호(76)는 모듈(18), 모듈(20) 또는 DC 전류 소모 회로(22)가 만일 있다면 저전력 모드로 들어갈 준비를 하라고 요청 받은 어떠한 행동을 취했음을 나타낸다. 일단 응답(76)이 어써트되면, AND 게이트(64)의 출력인 제어 신호(80)가 어써트된다. 주목할 것은 트리거 입력(70)은 어써트된 상태로 유지된다는 것이다. 이후 전력 모드 선택 회로(84)는 어써트된 제어 신호(80)를 두개의 가능한 출력 경로 중 하나 즉, 피드백 출력 신호(78) 또는 트리거 출력 신호(82)로 라우트한다. 제어 신호(80)에 의해 영향 받는 것 외에 부가의 회로가 저전력 모드(예를들어, 차단)로 들어가는 것을 전력 모드 선택 회로(84)에 의해 선택된 저전력 모드가 요구하면, 트리거 출력 신호(80)가 어써트되어 부가의 전력 제어 스테이지가 트리거된다. 그러나, 전력 모드 선택 회로(84)가 선택한 저전력 모드가, 이전의 전력 스테이지는 물론이고 제어 신호(80)에 의해 영향받는 것 외에 부가의 회로가 저전력 모드(예를들어, 차단)로 들어가는 것을 요구하지 않는다면, 피드백 출력 신호(78)가 어써트되어 부가의 전력 제어 스테이지는 트리거되지 않는다.
일단 피드백 입력(72)이 어써트되면, 요청(74)이 니게이트된다. 요청(74)의 니게이트에 응답해서, 모듈(18, 20) 또는 DC 전류 소모 회로(22) 중 해당하는 것이 응답(76)을 니게이트할 수 있게 해 준다. 이후 AND 게이트(64)의 출력은 니게이트되어 제어 신호(80)가 니게이트된다. 그 결과, MUX(66)에 의해 선택된 출력 즉 트리거 출력(82) 및 피드백 출력(78) 중 하나가 또한 니게이트된다.
도 3은 본 발명의 한 실시예에 따른 도 1의 전력 제어 회로(52)의 일부, 전력 마스터(12), 모듈(18), 모듈(20), 및 DC 전류 소모 회로(22)를 도시하고 있다.주목할 것은 도 3은 캐스케이드되어 있는 다수의 전력 제어 스테이지(60a, 60b, 60c, 및 60d)를 이용하는 본 발명의 구현예라는 것이다. 대안적인 실시예는 임의 원하는 식으로 도 3의 논리 및 블록을 구현할 수 있다. 또한 대안적인 실시예는 임의 원하는 수의 캐스캐이드된 전력 제어 스테이지를 이용할 수도 있다.
한 실시예에서, 전력 제어 회로(52)는, 출력(78a)을 OR 게이트(90)에 제공하고, 준비 신호(76a)의 입력을 전력 마스터(12)로 부터 수신하고, 인터럽트 홀드오프 신호(74a)의 출력을 전력 마스터(12)에 제공하고, 저전력 개시(70a)라 불리는 입력을 전력 마스터(12)로 부터 수신하고, 피드백 입력(72a)이라 불리는 입력을 OR 게이트(90)로 부터 수신하고, 입력(83a)을 전력 모드 선택 회로(84)로 부터 수신하고, 출력(80a)을 회로(54)에 제공하고, 출력(82a)을 전력 제어 스테이지(60a)에 제공하는 전력 제어 스테이지(60a)를 포함하고 있다.
한 실시예에서, 전력 제어 회로(52)는, 출력(78b)을 OR 게이트(92)에 제공하고, 준비 신호(76b)의 입력을 모듈(18)로 부터 수신하고, 요청 신호(74b)의 출력을 모듈(18)에 제공하고, 접지되어 있는 피드백 입력(72b)를 수신하고, 입력(70b)을 전력 제어 스테이지(60a)의 출력(82a)로 부터 수신하고, 입력(83b)을 전력 모드 선택 회로(84)로 부터 수신하고, 출력(80b)을 회로(54)에 제공하고, 출력(82b)을 전력 제어 스테이지(60c)에 제공하는 전력 제어 스테이지(60b)를 포함하고 있다.
한 실시예에서, 전력 제어 회로(52)는, 출력(78c)을 OR 게이트(94)에 제공하고, 준비 신호(76c)의 입력을 모듈(20)로 부터 수신하고, 요청 신호(74c)의 출력을 모듈(20)에 제공하고, 접지되어 있는 피드백 입력(72c)를 수신하고, 입력(70c)을 전력 제어 스테이지(60b)의 출력(82b)으로 부터 수신하고, 입력(83c)을 전력 모드 선택 회로(84)로 부터 수신하고, 출력(80c)을 회로(54)에 제공하고, 출력(82c)을 전력 제어 스테이지(60d)에 제공하는 전력 제어 스테이지(60c)를 포함하고 있다.
한 실시예에서, 전력 제어 회로(52)는, 출력(78d)을 OR 게이트(94)에 제공하고, 준비 신호(76d)의 입력을 DC 전류 소모 회로(22)로 부터 수신하고, 요청 신호(74d)의 출력을 DC 전류 소모 회로(22)제공하고, 접지되어 있는 피드백 입력(72d)를 수신하고, 입력(70d)을 전력 제어 스테이지(60c)의 출력(82c)로 부터 수신하고, 입력(83d)을 전력 모드 선택 회로(84)로 부터 수신하고, 출력(80d)을 회 로(54)에 제공하고, 출력(82d)을 제공하는 전력 제어 스테이지(60d)를 포함하고 있다.
OR 게이트(94)의 출력은 제2 입력으로서 OR 게이트(92)에 제공된다. OR 게이트(92)의 출력은 제2 입력으로서 OR 게이트(90)에 제공된다. 회로(54)는 신호(96)를 전력 마스터(12)에 제공하고, 신호(97)를 모듈(18)에 제공하며, 신호(98)를 모듈(20)에 제공하고, 신호(99)를 DC 전류 소모 회로(22)에 제공한다. 몇몇 입력(예를들어, 78a, 78b, 78c, 70a, 70b, 79c, 70d)은 풀-다운(full-down) 저항들을 이용하여 활발하게 구동되지 않을때 입력 전압을 알려져 있는 값으로 유지시킬 수 있다. 본 발명의 대안적인 실시예는 풀-다운 저항을 필요로 하지 않을 수도 있다. 대안적인 실시예는 전력 제어 회로(52)의 일부를 구현하기 위해 다른 논리 및 블록을 이용할수도 있다. 도 3에 도시된 논리 및 블록은 전력 제어 회로(52)의 일부를 구현할 수 있는 방법에 대한 한 예일 뿐이다. 본 발명의 적어도 한 실시예의 경우에는, 도 3에 도시된 인터럽트 홀드오프 신호(74a)가 도 2의 요청 신호(74)에 대응하거나 동일할 수 있다.
본 발명의 한 실시예에서, 전력 제어 스테이지(60a)는 전력 마스터(12)내의 클럭중 적어도 일부가 정지/게이트 오프되는 대기 모드인 저전력 모드에 해당된다.주목할 것은 저전력 모드는 전력 모드 선택 회로(84)로 부터 제공된 신호(83a)에 의해서 선택된다는 것이다. 이 대기 모드는 전력 제어 스테이지(60b, 60c, 및 60d) 및 이들에 대응하는 회로를 이용하지 않는다. 그러므로, 대기 모드는 단지 전력 제어 스테이지(60a), 전력 마스터(12), 및 OR 게이트(90)와 이들에 관련된 신호만을 이용한다. 본 발명의 한 실시예에서, 전력 마스터(12)는 저전력 개시 신호(70a)를 전력 제어 스테이지(60a)의 트리거 입력(70)에 제공한다. 주목할 것은 본 발명의 한 실시예에서 전력 마스터(12)에 대한 요청 신호(74a)가 인터럽트 홀드오프 신호(74a)로서 이용되며, 이 신호는 저전력 모드로의 전이가 완료될 때까지 전력 마스터(12)가 인터럽트를 수신하지 못하게 해 준다는 것이다. 또한 주목해야 할 것은 대기 모드의 경우, 인터럽트를 홀드해야할 필요가 없으므로, 전력 마스터(12)에 영향을 줄 수 있는 충분한 시간 동안 인터럽트 홀드오프 신호(74a)를 어써트할 필요가 없다는 것이다.
전력 제어 스테이지(60a)를 보면, 전력 마스터(12)로 부터의 응답 신호(76a)는 전력 마스터(12)가 그의 클럭들중 하나 이상을 정지/게이트 오프시킬 준비가 되어 있다는 것을 가리켜주는 준비 신호(76a)로서 구현되어 있다. 본 발명의 한 실시예에서, 준비 신호(76a)는 저전력 개시 신호(70a)와 거의 동시에 또는 저전력 개시 신호(70a) 보다 늦게 어써트된다. MUX(66a)(스테이지 60a에서 구현되는 바와 같은 MUX 66, 도시 안됨)는 피드백 출력 경로(78a)를 선택한다. OR 게이트(90)를 통한 피드백 경로는 피드백 입력 신호(74a)가 어써트되게 해준다. 그러므로 인터럽트 홀드오프 신호(74a)가 니게이트된다. 본 발명의 한 실시예에서, 인터럽트 홀드오프 신호(74a)가 어써트되는 짧은 시간은 전력 마스터(12)에 영향을 주지 않는다. AND 게이트(64a)(도시 안됨)의 출력은 신호(80a)로서 회로(54)에 제공된다. 회로(54)는 전력 마스터(12)에 제공되는 신호(96)에 영향을 주기 위해 제어 신호(80a)를 이용한다. 신호(96)는 전력 마스터(12) 내에 위치해 있는 하나 이상의 DC 전류 소모 회로(도시 안됨)를 차단하는 하나 이상의 신호를 포함할 수 있다. 주목해야 할 것은 신호(74a, 76a, 및, 96)가 도 1의 신호(42) 내에 포함되어 있다는 것이다.
본 발명의 한 실시예에서, 전력 제어 스테이지(60a, 60b 및 60c)는 하나 이상의 선택된 모듈(18, 20)로의 클럭은 물론이고 전력 마스터(12) 내의 클럭 중 적어도 일부가 정지/ 게이트 오프되는 정지 모드인 저전력 모드에 대응한다. 주목할 것은 정지 모드가 전력 모드 선택 회로(84)로 부터 제공되는 신호(83a, 83b, 및 83c)에 의해 선택된다는 것이다. 이 정지 모드는 전력 제어 스테이지(60d)와 이에 대응하는 회로를 이용하지 않는다. 그러므로, 정지 모드는 단지 전력 제어 스테이지(60a), 전력 마스터(12), OR 게이트(90), 전력 제어 스테이지(60b), 모듈(18), OR 게이트(92), 전력 제어 스테이지(60c), 모듈(20), OR 게이트(94) 그리고 이들에 연관된 신호를 이용한다.
주목할 것은 도 3에 도시된 저항들은 신호가 활동적으로 제공되지 않을 때 이 신호를 로우(low)로 끌어내리는데 이용된다는 것이다. 본 발명의 대안적인 실시예는 저항을 이용하지 않는 대신에 신호를 원하는 상태로 구동시킬 것이다.
전력 마스터(12)는 저전력 개시 신호(70a)를 전력 제어 스테이지(60a)의 트리거 입력(70)에 제공한다. 본 발명의 한 실시예에서, 전력 제어 스테이지(60a)는, 입력(70b)으로서 전력 제어 스테이지(60b)에 제공되는 트리거 출력 신호(82a)를 MUX(66a)(도시 안됨)가 어써트한다는 것을 제외하고는 대기 모드에 대해 설명한 것과 같은 식으로 동작한다. 그러므로 MUX(66a)(도시 안됨)는 더 이상 피드백 출력(78a)를 어써트하지 않는다. 주목할 것은 본 발명의 한 실시예에서 모듈(18)로의 요청 신호(74b)는 모듈(18)이 저전력 모드를 준비(예를들어, 모듈(18)로의 모든 클럭이 정지되게 준비)하라고 요청하는 요청 신호(74b)로서 이용된다는 것이다.
전력 제어 스테이지(60b)를 참조해 보면, 모듈(18)로 부터의 응답 신호(76b)는, 하나 이상의 모듈(18)이 이들의 클럭중 하나 이상이 정지/게이트 오프되게 할 준비가 되어 있다는 것을 가리켜주는 준비 신호(76b)로서 구현된다. MUX(66b)(스테이지(60b)에서 구현되는 바와 같은 MUX(66), 도시 안됨)는 트리거 출력 경로(82b)를 선택한다. OR 게이트(92)를 통한 피드백 경로는 피드백 출력 신호(78b)에 의해 어써트되지 않는다. AND 게이트(64b)(도시 안됨)의 출력은 신호(80b)로서 회로(54)에 제공된다. 회로(54)는 모듈(18)에 제공되는 신호(97)에 영향을 주는데 제어 신호(80b)를 이용한다. 신호(97)는 회로(54)에 의해 게이트될 수 있는 하나 이상의 클럭 신호를 포함할 수 있다. 신호(97)는 모듈(18) 내에 배치된 하나 이상의 DC 전류 소모 회로(도시 안됨)를 차단하는 하나 이상의 신호를 포함할 수 있다. 주목할 것은 신호(74b, 76b, 및 97)가 도 1의 신호(43) 내에 포함되어 있다는 것이다.
트리거 출력(82b)은 어써트된 신호를 전력 제어 스테이지(60c)의 트리거 입력(70c)에 제공한다. MUX(66c)(도시 안됨)는 피드백 출력(78c)을 어써트한다. 주목할 것은 본 발명의 한 실시예에서 모듈(20)로의 요청 신호(74c)가, 모듈(20)이 저전력 모드를 준비(예를들어 모듈(20)로의 모든 클럭이 정지되게 준비)할 것을 요청하는 요청 신호(74c)로서 이용된다는 것이다.
전력 제어 스테이지(60c)를 참조해 보면, 모듈(20)로 부터의 응답 신호(76c)는 하나 이상의 모듈(20)이 이들의 클럭 중 하나 이상이 정지/게이트 오프되도록 준비가 되어 있다는 것을 가리켜주는 준비 신호(76c)로서 구현된다. MUX(66c)(스테이지(66c)에서 구현된 바와 같은 MUX(66), 도시 안됨)은 트리거 출력 경로(82c)를 선택한다. OR 게이트(94)를 통한 피드백 경로는 피드백 출력 신호(78c)에 의해 어써트된다. AND 게이트(64c)(도시 안됨)의 출력은 신호(80c)로서 회로(54)에 제공된다. 회로(54)는 모듈(20)에 제공되는 신호(98)에 영향을 주는데 제어 신호(80c)를 이용한다. 신호(98)는 모듈(20) 내에 배치된 하나 이상의 DC 전류 소모 회로(도시 안됨)를 차단하는 하나 이상의 신호를 포함할 수 있다. 주목할 것은 신호(74c, 76c 및 98)가 도 1의 신호(44)내에 포함되어 있다는 것이다.
MUX(66c)(스테이지(60c)에서 구현된 바와 같은 MUX(66), 도시 안됨)은 피드백 출력 경로(78c)를 선택한다. OR 게이트(94)를 통한 피드백 경로는 피드백 입력 신호(72a)가 어써트되게 하므로 인터럽트 홀드오프 신호(74a)는 니게이트된다.
본 발명의 한 실시예에서, 전력 제어 스테이지(60a, 60b, 60c 및 60d)는 다수의 모듈(18, 20)로의 클럭은 물론이고 전력 마스터(12) 내의 클럭의 적어도 일부가 정지/게이트 오프되고 또한 적어도 하나의 DC 전류 소모 회로(24-33)가 차단되는 딥 슬립 모드인 저전력 모드에 대응한다. 주목할 것은 딥 슬립 모드가 전력 모드 선택 회로(84)로 부터 제공된 신호(83a, 83b, 83c 및 83d)에 의해 선택된다는 것이다. 이 딥 슬립 모드는 도 3에 도시된 모든 회로를 이용한다.
전력 마스터(12)는 저전력 개시 신호(70a)를 전력 제어 스테이지(60a)의 트리거 입력(70a)에 제공한다. 본 발명의 한 실시예에서, 전력 제어 스테이지(60a, 60b 및 60c)는, 입력(70d)으로서 전력 제어 스테이지(60d)에 제공되는 트리거 출력 신호(82c)를 MUX(66c, 도시 안됨)가 어써트 한다는 것을 제외하고는 정지 모드에 대해 설명한 것과 같은 식으로 동작한다. MUX(66c)(도시 안됨)는 더 이상 피드백 출력(78c)을 어써트하지 않는다. 주목할 것은 본 발명의 한 실시예에서 DC 전류 소모 회로(22)로의 요청 신호(74d)는, 회로(22)가 저전력 모드를 준비(예를들어 차단)할 것을 요청하는 요청 신호(74d)로서 이용된다는 것이다.
전력 제어 스테이지(60d)를 참조해 보면, 회로(22)로 부터의 응답 신호(76d)는 회로(22)의 하나 이상의 부분이 차단되도록 준비가 되어 있다는 것을 가리켜주는 준비 신호(76d)로서 구현된다. MUX(66d)(스테이지(60d)에서 구현된 바와 같은 MUX(66), 도시 안됨)은 트리거 출력 경로(82d)를 선택하지 않는다. OR 게이트(94)를 통한 피드백 경로는 피드백 출력 신호(78d)에 의해 어써트된다. AND 게이트(64d)(도시 안됨)의 출력은 신호(80d)로서 회로(54)에 제공된다. 회로(54)는 회로(22)에 제공되는 신호(99)에 영향을 주는데 제어 신호(80d)를 이용한다. 신호(99)는 회로(54)에 의해 게이트될 수 있는 하나 이상의 신호를 포함할 수 있다. 신호(99)는 회로(22) 내에 배치된 하나 이상의 DC 전류 소모 회로(24-33)을 차단하는 하나 이상의 신호를 포함할 수 있다. 주목할 것은 신호(74d, 76d 및 99)가 도 1의 신호(45)내에 포함되어 있다는 것이다.
MUX(66d)(스테이지(60d))에서 구현된 바와 같은 MUX(66), 도시 안됨)은 피드백 출력 경로(78d)를 선택한다. OR 게이트(94)를 통한 피드백 경로는 피드백 입력 신호(72a)가 어써트되게 하므로 인터럽트 홀드오프 신호(74a)는 니게이트된다.
본 발명의 한 실시예에서, 하나 이상의 스테이지(60d, 60c 및 60d)는 작은 양의 라우팅 및 전력 모드 선택 회로(84)에 의해 제어되는 MUX(도시 안됨)를 부가하므로써 바이패스될 수 있다. 예를들어, 선택된 전력 모드가 모듈(18)이 전력 업(power up)된 상태를 유지하도록 하면서 모듈(20)은 전력이 다운되는 것을 요구한다면, 전력 제어 스테이지(60c)로의 입력에 있는 MUX는 전력 모드 선택 회로(84)로 부터의 제어 입력은 물론이고 입력으로서 82a 및 82b를 수신하여 트리거 입력(70c)으로서 82a 및 82b 중 어느 하나를 선택한다. 같은 식으로, MUX는 바로 앞서의 스테이지 또는 그 이전의 스테이지들 중 임의 한 스테이지가 신호를 트리거 입력(70)에 제공해야 하는지를 선택하기 위해 임의 하나 이상의 스테이지의 트리거 입력(70)에 부가될 수 있다.
도 4는 본 발명의 한 실시예에 따른 저전력 모드로 들어가기 위한 방법에 대한 흐름도이다. 흐름(100)은 블록(105)에서 전력 제어 모드를 전력 제어 스테이지에 제공하는 단계로 부터 시작한다. 이후 흐름은 블록(110)으로 가서 저전력 모드로 들어가기 위해 전력 마스터로 부터의 트리거 입력을 수신하는 단계가 진행된다. 블록(115)에서는 트리거 입력에 근거해서 저전력 모드로 들어가기 위해 요청 신호를 모듈에 제공하는 단계가 진행된다. 이후 블록(120)에서는 전력 마스터 내부로의 클럭들중 일부를 정지시키는 단계가 진행된다. 이후 블록(125)에서는 모듈이 저전력 모드로 들어가게 준비하는 단계가 진행된다. 이후 블록(130)에서는 모듈이 저전력 모드로 들어가도 안전하다는 것을 가리켜주는 응답 신호를 제공하는 단계가 진행된다. 이후 블록(135)에서는 응답 신호에 응답해서 모듈에 관련된 저전력 특성이 실현되게 제어 신호를 전력 제어 회로에 제공하는 단계(즉, 전력 제어 회로는 모듈의 적어도 일부에서 전력을 감소시켜준다)가 진행된다. 이후 블록(140)에서는 요청 신호를 디어써트(deassert)[또는,니게이트(negate)]하는 단계가 진행된다. 주목할 것은 도 4에 도시된 흐름은 저전력 모드로 들어가기 위한 단지 하나의 가능한 방법이라는 것이다. 본 발명의 대안적인 실시예는 저전력 모드로 들어가기 위한 다양한 다른 방법들을 이용할 수 있다.
앞서의 명세서에서, 본 발명은 특정 실시예를 들어 설명하였다. 그러나, 본 기술 분야에서 숙련된 자이면 아래의 특허청구범위에서 제시되어 있는 본 발명의 범위를 벗어나지 않고도 다양한 수정 및 변형을 가할 수 있음을 이해하고 있을 것이다. 따라서, 명세서 및 도면은 제한적인 의미 보다는 예시적인 의미로 간주되야 하며 모든 그러한 수정들은 본 발명의 범위 내에 포함되는 것으로 보아야 한다.
이익, 다른 장점 및 문제에 대한 해법은 특정 실시예를 들어 앞서 설명되었다. 그러나, 임의 이익, 장점, 또는 해법이 좀더 현저하게 나타나게 하거나 또는 좀더 현저하게 되게 할 수 있는 이익, 장점, 또는 문제점에 대한 해법 및 임의 소자(들)는 임의 또는 모든 특허청구범위의 중요하거나, 요구되거나 또는 본적질인 특징 또는 요소로서 간주되는 것이 아니다. 본 명세서에 이용된 바와 같은 용어 "포함하는", "포함하는 것", 또는 이에 대한 다른 임의 변형은 비배타적 함유를 포괄하는 것으로 보아야 한다. 그러므로 요소의 리스트를 포함하는 공정, 방법, 아티클, 또는 장치는 단지 이들 요소만을 포함하는 것이 아니라 리스트에 명시적으로 표현되어 있지 않은 다른 요소 또는 그러한 공정, 방법, 아티클 또는 장치에 내재한 다른 요소도 포함할 수 있다.
부가적 본문
1. 다음을 포함하는 저전력 모드로 들어가게 하는 방법:
제1 전력 제어 모드 인디케이터를 제1 전력 제어 스테이지에 제공하는 단계 - 상기 제1 전력 제어 모드 인디케이터는 제1 저전력 모드를 선택한다 -;
상기 제1 전력 제어 스테이지에서 적어도 제1 모듈이 상기 제1 저전력 모드로 들어가게 트리거링하는 트리거 입력 신호를 수신하는 단계;
상기 제1 모듈이 상기 트리거 입력 신호에 근거해서 상기 제1 저전력 모드로 들어가도록 요청하는 제1 요청 신호를 제공하는 단계;
상기 제1 모듈이 상기 제1 저전력 모드로 들어갈 준비가 되어 있음을 나타내는 제1 응답 신호를 제공하는 단계; 및
상기 제1 응답 신호에 응답해서 제1 제어 신호를 제공하는 단계 - 상기 제1 제어 신호는 상기 제1 저전력 모드에 대응하는 저전력 특징들을 활성화시킨다 -.
2. 1의 방법이 다음을 더 포함하고 있다:
상기 제1 제어 신호에 근거해서 상기 제1 요청 신호를 디어써팅하는 단계.
3. 1의 방법에서 상기 제1 요청 신호는 인터럽트 홀드오프 신호이다.
4. 1의 방법에서,
상기 저전력 특징은 클럭 게이팅, 전압 감소시키는 것, 전력 게이팅, 웰 바이어싱, 상태 보유 전력 게이팅, 및 다이내믹 전압/주파수 스케일링 중 적어도 하 나를 포함하고 있다.
5. 4의 방법에서,
상기 제1 모듈은 전력 마스터이다.
6. 5의 방법에서,
상기 전력 마스터는 마이크로콘트롤러, 디지털 신호 프로세서, 마이크로프로세서, 및 클럭 및 리셋 모듈중 적어도 하나이다.
7. 6의 방법은
상기 제1 요청 신호에 근거해서 상기 전력 마스터 내부에 있는 상기 저전력 특징들중 적어도 일부를 활성화시키는 단계를 더 포함하고 있다.
8. 7의 방법에서,
상기 제1 요청 신호를 디어써팅하는 단계는 제1 피드백 출력 신호 및 제1 피드백 입력 신호를 이용하여 실행되며, 제1 피드백 출력 신호는 상기 제1 전력 제어 스테이지에 의해 제공된다.
9. 8의 방법은
제1 트리거 출력 신호를 제2 전력 제어 스테이지에 제공하고, 제2 피드백 출력 신호를 이용하여 상기 제1 피드백 입력 신호를 제공하며, 상기 제1 트리거 출력 신호를 이용하여 상기 제2 피드백 출력 신호를 제공하는 단계를 더 포함하고 있다.
10. 9의 방법에서,
상기 제2 피드백 출력 신호는 상기 제2 전력 제어 스테이지에 대응하는 제2 전력 제어 모드 인디케이터를 이용하여 제공된다.
11. 10의 방법은
제2 저전력 모드를 선택하는 상기 제2 전력 제어 모드 인디케이터를 상기 제2 전력 제어 스테이지에 제공하고, 상기 제2 전력 제어 스테이지에서 적어도 제2 모듈이 상기 제2 저전력 모드로 들어가게 트리거링하는 상기 제1 트리거 출력 신호를 수신하며, 상기 제2 모듈이 상기 제1 트리거 출력 신호에 근거해서 상기 제2 저전력 모드로 들어가게 요청하는 제2 요청 신호를 제공하고, 상기 제2 모듈이 상기 제2 저전력 모드로 들어갈 준비가 되어 있음을 나타내는 제2 응답 신호를 제공하며, 상기 저전력 특징들이 상기 제2 저전력 모드에 해당되게 활성화시키는 제2 제어 신호를 상기 제2 요청 신호에 응답해서 제공하고, 상기 제2 제어 신호를 근거로 상기 제2 요청 신호를 디어써팅하는 단계를 더 포함하고 있다.
12. 11의 방법에서,
상기 제1 전력 제어 모드 인디케이터 및 상기 제2 전력 제어 모드 인디케이터는 한 노드에 묶여 있다.
13. 11의 방법에서,
상기 제2 모듈은 디스플레이 콘트롤러, 그래픽 콘트롤러, 카메라 센서 인터페이스, 비디오 엔코더, 다리렉트 메모리 억세스 콘트롤러, USB, 또는 임의 다른 유형의 가속기중 하나이다.
14. 11의 방법에서,
상기 제1 저전력 모드 및 상기 제2 저전력 모드는 WAIT 모드, STOP 모드, DOZE 모드, 및 딥 슬립 모드(DSM)중 적어도 하나이다.
15. 저전력 모드로 들어가게 하기 위한 장치는 다음을 포함하고 있다:
제1 모듈;
상기 제1 모듈에 결합된 제1 전력 제어 스테이지;
상기 제1 전력 제어 스테이지에 제공된 제1 전력 제어 모드 인디케이터 - 상기 제1 전력 제어 모드 인디케이터는 제1 저전력 모드를 선택한다 -;
상기 제1 전력 제어 스테이지에서 수신된, 적어도 상기 제1 모듈이 상기 제1 저전력 모드로 들어가게 트리거링하는 트리거 입력 신호;
상기 트리거 입력 신호에 근거해서 상기 제1 모듈이 상기 제1 저전력 모드로 들어가도록 요청하는 제1 요청 신호;
상기 제1 모듈이 상기 제1 저전력 모드로 들어갈 준비가 되어 있음을 나타내는 제1 응답 신호; 및
상기 제1 응답 신호에 응답해서 제공된, 상기 제1 저전력 모듈에 대응하는 저전력 특징들을 활성화하는 제1 제어 신호 - 상기 제1 요청 신호는 상기 제1 트리거 입력 신호에 근거해서 디어써트된다 -.
16. 15의 장치에서,
상기 제1 모듈은 마이크로프로세서, 디지털 신호 프로세서 및 마이크로프로세서중 적어도 하나인 전력 마스터이며, 상기 저전력 특징들은 클럭 게이팅, 전압 저감, 전력 게이팅, 웰 바이어싱, 상태 보유 전력 게이팅, 및 다이내믹 전압/주파수 스케일링 중 적어도 하나를 포함하며, 상기 저전력 모드는 WAIT 모드, STOP 모드, DOZE 모드 및 딥 슬립 모드(DSM)중 적어도 하나이다.
17. 16의 장치에서,
상기 디어써팅은 상기 제1 피드백 출력 신호 및 상기 제1 피드백 입력 신호를 이용해서 실행되며, 상기 제1 피드백 출력 신호는 상기 제1 전력 제어 스테이지에 의해 제공된다.
18. 17의 장치에서,
상기 제1 전력 제어 스테이지는 상기 제1 트리거 출력 신호를 제2 전력 제어 스테이지에 제공하며, 상기 제1 피드백 입력 신호는 상기 제1 피드백 출력 신호 및 상기 제2 전력 제어 스테이지에 해당하는 제2 피드백 출력 신호를 이용하여 발생되며, 상기 제2 피드백 출력 신호는 상기 제1 트리거 출력 신호를 이용하여 발생된다.
19. 18의 장치에서,
상기 제2 피드백 출력은 상기 제2 전력 제어 스테이지에 대응하는 제2 전력 제어 모드 인디케이터를 이용하여 발생된다.
20. 저전력 모드로 들어가게 하는 장치는 다음을 포함하고 있다:
제1 입력 신호를 수신하여 상기 제1 입력 신호를 근거로 제1 요청 신호를 발생하는 제1 전력 제어 스테이지; 및
상기 제1 전력 제어 스테이지에 결합된 제1 모듈 - 상기 제1 모듈은 상기 제1 요청 신호를 수신하고 상기 제1 요청 신호의 수신에 응답해서 제1 응답 신호를 제공하며, 상기 제1 응답 신호는 상기 제1 모듈이 제1 저전력 모드로 들어갈 준비가 되어 있음을 나타내며, 상기 제1 저전력 모드는 모드 인디케이터에 의해 미리 알려지며, 상기 제1 전력 제어 스테이지는 상기 제1 응답 신호에 응답해서 제1 제어 신호를 제공하며, 상기 제1 요청 신호는 상기 제1 제어 신호에 근거해서 디어써트된다.
21, 20의 장치에서,
상기 제1 모듈은 전력 마스터이며, 상기 제1 요청 신호는 인터럽트 홀드오프이며, 디어써트되는 상기 제1 요청 신호는 제1 피드백 출력 신호와 피드백 입력 신호에 근거하며, 상기 제1 피드백 출력 신호는 상기 제1 전력 제어 스테이지에 의해 제공된다.

Claims (10)

  1. 저전력 모드로 들어가게 하기 위한 방법으로서,
    제1 전력 제어 모드 인디케이터를 제1 전력 제어 스테이지에게 제공하는 단계 - 상기 제1 전력 제어 모드 인디케이터는 제1 저전력 모드를 선택함 -;
    상기 제1 전력 제어 스테이지에서 적어도 제1 모듈이 상기 제1 저전력 모드로 들어가게 트리거링하는 트리거 입력 신호를 수신하는 단계;
    상기 트리거 입력 신호에 기초해서 상기 제1 모듈에게 상기 제1 저전력 모드로 들어갈 것을 요청하는 제1 요청 신호를 제공하는 단계;
    상기 제1 모듈이 상기 제1 저전력 모드로 들어갈 준비가 되어 있음을 나타내는 제1 응답 신호를 제공하는 단계; 및
    상기 제1 응답 신호에 응답해서 제1 제어 신호를 제공하는 단계 - 상기 제1 제어 신호는 상기 제1 저전력 모드에 해당하는 저전력 특징들을 인에이블링(enabling)시키고, 상기 저전력 특징들은, 클럭 게이팅(gating), 전압 저감, 전력 게이팅, 웰 바이어싱(well biasing), 상태 보유 전력 게이팅, 및 다이내믹 전압/주파수 스케일링 중 적어도 하나를 포함함 -
    를 포함하는 저전력 모드로 들어가게 하기 위한 방법.
  2. 제1항에 있어서, 상기 제1 제어 신호에 기초해서 상기 제1 요청 신호를 디어써팅(deasserting)하는 단계를 더 포함하는 저전력 모드로 들어가게 하기 위한 방법.
  3. 제1항에 있어서,
    상기 제1 요청 신호는 인터럽트 홀드오프 신호(interrupt holdoff signal)인 저전력 모드로 들어가게 하기 위한 방법.
  4. 저전력 모드로 들어가게 하기 위한 장치로서,
    제1 모듈;
    상기 제1 모듈에 결합된 제1 전력 제어 스테이지;
    상기 제1 전력 제어 스테이지에게 제공된 제1 전력 제어 모드 인디케이터 - 상기 제1 전력 제어 모드 인디케이터는 제1 저전력 모드를 선택함 -;
    상기 제1 전력 제어 스테이지에서 수신되며, 적어도 상기 제1 모듈이 상기 제1 저전력 모드로 들어가게 트리거링하는 트리거 입력 신호;
    상기 제1 모듈에게 상기 제1 저전력 모드로 들어갈 것을 요청하는 제1 요청 신호 - 상기 제1 요청 신호는 상기 트리거 입력 신호에 기초함 -;
    상기 제1 모듈이 상기 제1 저전력 모드로 들어갈 준비가 되어 있음을 나타내는 제1 응답 신호; 및
    상기 제1 응답 신호에 응답해서 제공되는 제1 제어 신호 - 상기 제1 제어 신호는 상기 제1 저전력 모드에 해당하는 저전력 특징들을 인에이블링시키며, 상기 제1 요청 신호는 상기 제1 트리거 입력 신호에 기초해서 디어써트되며, 상기 저전력 특징들은, 클럭 게이팅(gating), 전압 저감, 전력 게이팅, 웰 바이어싱(well biasing), 상태 보유 전력 게이팅, 및 다이내믹 전압/주파수 스케일링 중 적어도 하나를 포함함 -
    를 포함하는 저전력 모드로 들어가게 하기 위한 장치.
  5. 제4항에 있어서,
    상기 제1 모듈은, 마이크로컨트롤러, 디지털 신호 프로세서 및 마이크로프로세서 중 적어도 하나인 전력 마스터이며, 상기 저전력 모드는 WAIT 모드, STOP 모드, DOZE 모드 및 딥 슬립 모드(DSM; Deep Sleep Mode)중 적어도 하나인, 저전력 모드로 들어가게 하기 위한 장치.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020067019458A 2004-03-23 2005-02-10 저전력 모드로 들어가게 하기 위한 방법 및 장치 KR101095738B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/806,498 2004-03-23
US10/806,498 US7181188B2 (en) 2004-03-23 2004-03-23 Method and apparatus for entering a low power mode
PCT/US2005/004053 WO2005104384A2 (en) 2004-03-23 2005-02-10 Method and apparatus for entering a low power mode

Publications (2)

Publication Number Publication Date
KR20070001194A KR20070001194A (ko) 2007-01-03
KR101095738B1 true KR101095738B1 (ko) 2011-12-21

Family

ID=34990669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067019458A KR101095738B1 (ko) 2004-03-23 2005-02-10 저전력 모드로 들어가게 하기 위한 방법 및 장치

Country Status (4)

Country Link
US (1) US7181188B2 (ko)
KR (1) KR101095738B1 (ko)
CN (1) CN100566347C (ko)
WO (1) WO2005104384A2 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060063555A1 (en) * 2004-09-23 2006-03-23 Matthew Robbins Device, system and method of pre-defined power regulation scheme
KR101254009B1 (ko) 2006-02-03 2013-04-12 삼성전자주식회사 워크로드 추정치를 사용하는 ｃｐｕ의 동적 전압 스케일링방법 및 그 방법을 실행시키기 위한 프로그램을 기록한기록매체
US7779284B2 (en) * 2007-02-23 2010-08-17 Freescale Semiconductor, Inc. Techniques for operating a processor subsystem to service masked interrupts during a power-down sequence
US8238868B2 (en) * 2007-05-31 2012-08-07 Renesas Electronics Corporation Dynamic voltage scaling for packet-based data communication systems
KR101429674B1 (ko) * 2007-09-11 2014-08-13 삼성전자주식회사 시스템 온 칩에서 전력 소모를 감소시키기 위한 장치 및방법
US7986980B2 (en) * 2007-09-28 2011-07-26 Nokia Corporation Multiradio power management
US20090132839A1 (en) * 2007-11-15 2009-05-21 Rothman Michael A Method and device to handle denial of service attacks on wake events
US7839207B2 (en) * 2008-07-25 2010-11-23 Freescale Semiconductor, Inc. Integrated circuit and a method for recovering from a low-power period
US8112651B2 (en) * 2008-09-25 2012-02-07 Intel Corporation Conserving power in a computer system
US8338988B2 (en) * 2009-04-17 2012-12-25 Lsi Corporation Adaptation of an active power supply set using an event trigger
US8432209B2 (en) 2009-05-14 2013-04-30 Freescale Semiconductor, Inc. Method for power reduction and a device having power reduction capabilities
US8831666B2 (en) * 2009-06-30 2014-09-09 Intel Corporation Link power savings with state retention
US8225123B2 (en) * 2010-05-26 2012-07-17 Freescale Semiconductor, Inc. Method and system for integrated circuit power supply management
US8850250B2 (en) 2010-06-01 2014-09-30 Intel Corporation Integration of processor and input/output hub
US8782456B2 (en) 2010-06-01 2014-07-15 Intel Corporation Dynamic and idle power reduction sequence using recombinant clock and power gating
CN101860353B (zh) * 2010-06-17 2012-02-29 广州市广晟微电子有限公司 数模混合芯片中的时钟电路控制装置及方法
US9146610B2 (en) 2010-09-25 2015-09-29 Intel Corporation Throttling integrated link
JP5780769B2 (ja) * 2011-01-26 2015-09-16 キヤノン株式会社 データ処理装置、その制御方法およびプログラム、並びに記憶媒体
US9368162B2 (en) 2011-02-08 2016-06-14 Freescale Semiconductor, Inc. Integrated circuit device, power management module and method for providing power management
US8942056B2 (en) * 2011-02-23 2015-01-27 Rambus Inc. Protocol for memory power-mode control
US9214924B2 (en) 2011-03-25 2015-12-15 Freescale Semiconductor, Inc. Integrated circuit and method for reducing an impact of electrical stress in an integrated circuit
US8494477B2 (en) * 2011-06-24 2013-07-23 Intel Corporation Power management for an electronic device
US9554330B2 (en) * 2011-11-25 2017-01-24 Nec Communication Systems, Ltd. Wireless communication device
US9219540B2 (en) 2012-07-20 2015-12-22 Freescale Semiconductor, Inc. Method and system for phase compensation in multi-path communication device
US9354694B2 (en) 2013-03-14 2016-05-31 Intel Corporation Controlling processor consumption using on-off keying having a maximum off time
US9766685B2 (en) * 2013-05-15 2017-09-19 Intel Corporation Controlling power consumption of a processor using interrupt-mediated on-off keying
CN104517963B (zh) 2013-09-27 2018-09-18 恩智浦美国有限公司 状态保持电源选通单元
CN104490478A (zh) 2015-01-09 2015-04-08 王小楠 医用射线定位薄膜及定位便捷的病变处拍照方法
CN116456438A (zh) * 2016-08-23 2023-07-18 韩国电子通信研究院 操作支持低功率模式的通信节点的方法
IT201900002963A1 (it) * 2019-02-28 2020-08-28 St Microelectronics Srl Procedimento per la gestione ottimizzata dell'alimentazione in un circuito elettronico comprendente un sistema di elaborazione e un ulteriore circuito, corrispondenti circuito ed apparato
US11620248B2 (en) * 2021-03-31 2023-04-04 Advanced Micro Devices, Inc. Optical bridge interconnect unit for adjacent processors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5954819A (en) 1996-05-17 1999-09-21 National Semiconductor Corporation Power conservation method and apparatus activated by detecting programmable signals indicative of system inactivity and excluding prefetched signals
US20020006812A1 (en) 1994-05-13 2002-01-17 Saadeh Said S. Cordless modem system having multiple base and remote stations which are interusable and secure

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5487181A (en) 1992-10-28 1996-01-23 Ericsson Ge Mobile Communications Inc. Low power architecture for portable and mobile two-way radios
US5983355A (en) 1996-05-20 1999-11-09 National Semiconductor Corporation Power conservation method and apparatus activated by detecting specific fixed interrupt signals indicative of system inactivity and excluding prefetched signals
US5983356A (en) 1996-06-18 1999-11-09 National Semiconductor Corporation Power conservation method and apparatus activated by detecting shadowed interrupt signals indicative of system inactivity and excluding prefetched signals
US5903746A (en) 1996-11-04 1999-05-11 Texas Instruments Incorporated Apparatus and method for automatically sequencing clocks in a data processing system when entering or leaving a low power state
US6002436A (en) 1997-08-28 1999-12-14 Flashpoint Technology, Inc. Method and system for auto wake-up for time lapse image capture in an image capture unit
US6473607B1 (en) * 1998-06-01 2002-10-29 Broadcom Corporation Communication device with a self-calibrating sleep timer
US6501969B1 (en) * 1999-05-05 2002-12-31 Agere Systems Inc. Extended power savings for electronic devices
US6571333B1 (en) * 1999-11-05 2003-05-27 Intel Corporation Initializing a memory controller by executing software in second memory to wakeup a system
US6725067B1 (en) * 2000-03-24 2004-04-20 International Business Machines Corporation Method and system for restarting a reference clock of a mobile station after a sleep period with a zero mean time error
US7155618B2 (en) * 2002-03-08 2006-12-26 Freescale Semiconductor, Inc. Low power system and method for a data processing system
JP4030792B2 (ja) * 2002-04-26 2008-01-09 株式会社ルネサステクノロジ 無線通信装置及びマイクロコンピュータ
US7512423B2 (en) * 2002-08-12 2009-03-31 Broadcom Corporation Power management of radio transceiver elements
US7362188B2 (en) * 2003-06-04 2008-04-22 Texas Instruments Incorporated System-on-a-chip (SoC) clock management—a scalable clock distribution approach

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020006812A1 (en) 1994-05-13 2002-01-17 Saadeh Said S. Cordless modem system having multiple base and remote stations which are interusable and secure
US5954819A (en) 1996-05-17 1999-09-21 National Semiconductor Corporation Power conservation method and apparatus activated by detecting programmable signals indicative of system inactivity and excluding prefetched signals

Also Published As

Publication number Publication date
KR20070001194A (ko) 2007-01-03
WO2005104384A2 (en) 2005-11-03
WO2005104384A3 (en) 2006-02-09
US20050215227A1 (en) 2005-09-29
CN100566347C (zh) 2009-12-02
CN1943213A (zh) 2007-04-04
US7181188B2 (en) 2007-02-20

Similar Documents

Publication Publication Date Title
KR101095738B1 (ko) 저전력 모드로 들어가게 하기 위한 방법 및 장치
US20200159279A1 (en) Low power autonomous peripheral management
US20040148548A1 (en) Method and apparatus for controlling a data processing system during debug
US6397338B2 (en) Power management circuit that qualifies powergood disposal signal
US7583104B2 (en) Maintaining input and/or output configuration and data state during and when coming out of a low power mode
US7085943B2 (en) Method and circuitry for controlling supply voltage in a data processing system
EP2100207B1 (en) Direct memory access controller
US7100061B2 (en) Adaptive power control
US9112721B2 (en) System and methods for enabling a controller area network (CAN) device to operate in different power modes based upon the payload of a wake-up message
US7783905B2 (en) Method for reducing power consumption of a computer system in the working state
US7941683B2 (en) Data processing device with low-power cache access mode
US7581128B2 (en) Microcomputer selecting operating condition
US6950951B2 (en) Power control signalling
CN101558396A (zh) 直接存储器存取控制器
US10732697B2 (en) Voltage rail coupling sequencing based on upstream voltage rail coupling status
US6111395A (en) Power supply voltage step-down circuitry
US8266464B2 (en) Power controller, a method of operating the power controller and a semiconductor memory system employing the same
CN115774484B (zh) Touch mcu的低功耗管理系统
KR200299465Y1 (ko) 마이크로프로세서의 파워 다운 웨이크 업 회로
JPH01311311A (ja) バス制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141125

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151125

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161128

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee