KR101091835B1 - Device for Providing Negative Voltage - Google Patents

Device for Providing Negative Voltage Download PDF

Info

Publication number
KR101091835B1
KR101091835B1 KR1020100005616A KR20100005616A KR101091835B1 KR 101091835 B1 KR101091835 B1 KR 101091835B1 KR 1020100005616 A KR1020100005616 A KR 1020100005616A KR 20100005616 A KR20100005616 A KR 20100005616A KR 101091835 B1 KR101091835 B1 KR 101091835B1
Authority
KR
South Korea
Prior art keywords
switching
unit
terminal
charging
switching element
Prior art date
Application number
KR1020100005616A
Other languages
Korean (ko)
Other versions
KR20110085698A (en
Inventor
설경식
정동열
서민성
Original Assignee
주식회사 디엠비테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디엠비테크놀로지 filed Critical 주식회사 디엠비테크놀로지
Priority to KR1020100005616A priority Critical patent/KR101091835B1/en
Publication of KR20110085698A publication Critical patent/KR20110085698A/en
Application granted granted Critical
Publication of KR101091835B1 publication Critical patent/KR101091835B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/435—Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect
    • G02F1/163—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor
    • G02F2001/1635—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor the pixel comprises active switching elements, e.g. TFT
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 양전압을 이용해 음전압을 생성하여 공급하는 음전압 공급장치에 관한 것으로서, 전원전압과 접지 사이에 순차적으로 연결된 제1 스위칭부, 제1 충방전부 및 제2 스위칭부; 상기 제1 스위칭부와 상기 제1 충방전부가 접속하는 제1 노드 및 접지에 접속하는 제3 스위칭부; 상기 제1 충방전부와 상기 제2 스위칭부가 접속하는 제2 노드 및 출력단에 접속하는 제4 스위칭부; 상기 출력단과 접지에 접속하는 제2 충방전부; 상기 제1 스위칭부, 상기 제2 스위칭부, 상기 제3 스위칭부 및 제4 스위칭부의 스위칭 동작을 구동하여 상기 제1 충방전부 및 상기 제2 충방전부를 충전 및 방전함으로써 상기 출력단에 음전압을 제공하도록 제어하는 게이트 구동부를 포함하는 것을 특징으로 한다.The present invention relates to a negative voltage supply device for generating and supplying a negative voltage using a positive voltage, comprising: a first switching unit, a first charging and discharging unit, and a second switching unit sequentially connected between a power supply voltage and a ground; A third switching unit connected to a first node and a ground connected to the first switching unit and the first charging and discharging unit; A fourth switching unit connected to a second node and an output terminal to which the first charging and discharging unit and the second switching unit are connected; A second charge / discharge unit connected to the output terminal and the ground; A negative voltage is provided to the output terminal by charging and discharging the first charging and discharging unit and the second charging and discharging unit by driving a switching operation of the first switching unit, the second switching unit, the third switching unit, and the fourth switching unit. It characterized in that it comprises a gate driver for controlling to.

Description

음전압 공급장치{Device for Providing Negative Voltage}Negative Voltage Supply {Device for Providing Negative Voltage}

본 발명은 음전압 공급장치에 관한 것으로서, 더 상세하게는 양전압을 이용하여 음전압을 생성해 공급하는 음전압 공급장치에 관한 것이다.The present invention relates to a negative voltage supply device, and more particularly, to a negative voltage supply device for generating and supplying a negative voltage using a positive voltage.

LCD에서 영상이 표시되는 TFT 패널은 각 화소마다 TFT 소자가 형성되어 있으며, 각각의 TFT 소자를 구동하기 위한 소스 전압과 게이트 전압을 공급받게 된다. 예컨대, 소형 디스플레이 구동 IC는 소스 전압과 게이트 전압을 생성해서 TFT 패널에 공급하게 된다. 보통 구동 IC에서는 TFT 소자의 게이트에 인가하는 게이트 전압의 경우 고전압을 인가하게 되며, 그 고전압은 양(+)전압과 음(-)전압의 형태로 TFT 패널에 공급된다.In a TFT panel in which an image is displayed on an LCD, a TFT element is formed for each pixel, and a source voltage and a gate voltage for driving each TFT element are supplied. For example, the small display driving IC generates a source voltage and a gate voltage to supply the TFT panel. In the normal driving IC, a high voltage is applied to a gate voltage applied to a gate of a TFT element, and the high voltage is supplied to the TFT panel in the form of a positive voltage and a negative voltage.

한편, 소형 디스플레이 구동 IC의 경우 양전압 하나와 음전압 하나만을 생성해서 패널에 공급할 수도 있으나, 이 경우 패널의 특성에 따라서 화면에서 깜박거림(Flicker) 현상이 발생하게 되며, 이러한 현상을 제거하기 위해서는 소스 공급 전압의 극성에 따라 서로 다른 레벨의 음전압을 TFT 패널에 공급해 주어야 한다. 이를 볼 때, 소위 네거티브 차지 펌프 회로라고도 명명되는 음전압 공급장치는 그 하나의 예로서 LCD 시장에서도 수요가 발생하고 있는 것이다.Meanwhile, in the case of a small display driving IC, only one positive voltage and one negative voltage may be generated and supplied to the panel. In this case, flicker occurs on the screen depending on the characteristics of the panel. Depending on the polarity of the source supply voltage, different levels of negative voltage must be supplied to the TFT panel. In view of this, a negative voltage supply, also called a negative charge pump circuit, is one example of the demand in the LCD market.

도 1은 종래의 음전압 공급장치의 원리를 간략하게 나타낸 도면이다.1 is a view briefly showing the principle of a conventional negative voltage supply device.

도 1에 도시된 바와 같이, 종래의 음전압 공급장치는 일단이 전원에 연결된 제1 스위칭소자(S1), 일측 단자가 제1 스위칭소자(S1)의 타단에 연결된 제1 커패시터(C1) 및 제1 커패시터(C1)의 타측 단자에 일단이 연결되고 타단은 접지에 연결된 제2 스위칭소자(S2), 제1 커패시터(C1)의 일측 단자와 접지에 연결된 제3 스위칭소자(S3), 제1 커패시터(C1)의 타측 단자와 출력단에 양단이 각각 연결된 제4 스위칭소자(S4), 출력단과 접지 사이에 접속하는 제2 커패시터(C2)로 이루어진다.The conventional negative voltage supplies, as shown in Figure 1, one first switching element connected to the power source (S 1), a first capacitor one terminal is connected to the other terminal of the first switching element (S 1) (C 1 ) And a second switching element S 2 connected to the other terminal of the first capacitor C 1 and the other end connected to the ground, and a third switching element connected to one terminal of the first capacitor C 1 and the ground ( S 3 ), a fourth switching element S 4 connected at both ends to the other terminal and the output terminal of the first capacitor C 1 , and a second capacitor C 2 connected between the output terminal and the ground.

음전압 공급장치는 제1 및 제2 스위칭소자(S1, S2)를 턴온시켜 제1 커패시터(C1)를 입력전압(Vin)으로 충전한 후, 제1 및 제2 스위칭소자(S1, S2)를 턴오프시킴과 동시에 제3 및 제4 스위칭소자(S3, S4)를 턴온시켜 제2 커패시터(C2)를 충전하는 형태를 가지며, 이때 출력전압(Vout)은 -Vin이 된다.The negative voltage supply device turns on the first and second switching elements S 1 and S 2 to charge the first capacitor C 1 with the input voltage Vin, and then the first and second switching elements S 1. , S 2 ) is turned off and the third and fourth switching elements S 3 and S 4 are turned on to charge the second capacitor C 2 , wherein the output voltage Vout is -Vin. Becomes

보통 스위칭소자들은 CMOS 공정에서 NMOS 및 PMOS 트랜지스터들로 구성되는데, 도 1에서 제1 스위칭소자(S1)는 입력전압(Vin)이 양전압을 가지므로 PMOS로 구현을 하면 되고, 또 제3 스위칭소자(S3)는 접지를 중심으로 온/오프(ON/OFF)를 하면 되므로 NMOS로 쉽게 구현이 가능하다.In general, switching devices are composed of NMOS and PMOS transistors in a CMOS process. In FIG. 1, the first switching device S 1 may be implemented as a PMOS because the input voltage Vin has a positive voltage. The device S 3 can be easily implemented as an NMOS by turning on and off with respect to the ground.

제2 스위칭소자(S2)를 PMOS로 구현한다고 하면, 오프 상태는 PMOS의 게이트를 접지시키는 것으로 가능하나, 온 상태를 만들기 위해서는 네거티브 전원 즉 음전압이 필요하게 된다. 출력전압(Vout)을 이용할 수 있으나, 이의 경우에는 초기 구동(Start-up)시 문제가 발생하게 된다.If the second switching device S 2 is implemented as a PMOS, the off state can be made by grounding the gate of the PMOS, but a negative power source, that is, a negative voltage, is required to make the on state. The output voltage Vout may be used, but in this case, a problem occurs during initial start-up.

또한, 제2 스위칭소자(S2)를 NMOS로 구현하는 경우, 온 상태는 쉽게 구현이 되나, 제1 스위칭소자(S1)가 오프되고 제3 스위칭소자(S3)가 턴온되면 제1 커패시터(C1)의 전압이 음(-)으로 내려가므로 제2 스위칭소자(S2)를 턴오프시키기 위해서는 게이트를 제1 커패시터(C1)의 음(-)의 전원으로 연결하는 회로가 필요하게 된다. 이렇게 하는 경우 회로는 복잡해진다.In addition, when the second switching device S 2 is implemented as an NMOS, the on state is easily implemented. However, when the first switching device S 1 is turned off and the third switching device S 3 is turned on, the first capacitor is turned on. Since the voltage of (C 1 ) falls to the negative (-), a circuit for connecting the gate to the negative power of the first capacitor (C 1 ) is required to turn off the second switching element (S 2 ). do. Doing so complicates the circuit.

제4 스위칭소자(S4)의 경우에는 PMOS로는 구현이 불가능하며 NMOS로 구현이 되어야 하지만 온/오프 상태를 만들기 위한 회로가 필요하게 된다. 이 또한 회로가 복잡하게 구성되는 것으로서 제품의 소형화 추세에 부합하지 못하게 되고, 추가 비용도 발생하게 된다.In the case of the fourth switching device S 4 , it cannot be implemented with a PMOS and should be implemented with an NMOS, but a circuit for making an on / off state is required. This is also a complex circuit that does not meet the miniaturization trend of the product and incurs additional costs.

본 발명의 실시예는 CMOS 공정상에서의 NMOS 및 PMOS 스위칭소자들을 절연 형태를 갖도록 형성함으로써 복잡한 회로의 구성없이도 간단한 회로를 통해 동작 가능한 음전압 공급장치를 제공함에 목적이 있다.An embodiment of the present invention is to provide a negative voltage supply device that can operate through a simple circuit without the configuration of a complex circuit by forming the NMOS and PMOS switching elements in an insulating form in a CMOS process.

본 발명의 실시예에 따른 음전압 공급장치는 전원전압과 접지 사이에 순차적으로 연결된 제1 스위칭부, 제1 충방전부 및 제2 스위칭부; 상기 제1 스위칭부와 상기 제1 충방전부가 접속하는 제1 노드 및 접지에 접속하는 제3 스위칭부; 상기 제1 충방전부와 상기 제2 스위칭부가 접속하는 제2 노드 및 출력단에 접속하는 제4 스위칭부; 상기 출력단과 접지에 접속하는 제2 충방전부; 상기 제1 스위칭부, 상기 제2 스위칭부, 상기 제3 스위칭부 및 제4 스위칭부의 스위칭 동작을 구동하여 상기 제1 충방전부 및 상기 제2 충방전부를 충전 및 방전함으로써 상기 출력단에 음전압을 제공하도록 제어하는 게이트 구동부를 포함하는 것을 특징으로 한다.According to an exemplary embodiment of the present invention, a negative voltage supply device includes a first switching unit, a first charging and discharging unit, and a second switching unit sequentially connected between a power supply voltage and a ground; A third switching unit connected to a first node and a ground connected to the first switching unit and the first charging and discharging unit; A fourth switching unit connected to a second node and an output terminal to which the first charging and discharging unit and the second switching unit are connected; A second charge / discharge unit connected to the output terminal and the ground; A negative voltage is provided to the output terminal by charging and discharging the first charging and discharging unit and the second charging and discharging unit by driving a switching operation of the first switching unit, the second switching unit, the third switching unit, and the fourth switching unit. It characterized in that it comprises a gate driver for controlling to.

본 발명의 실시예에 따라 음전압 공급장치를 구성함에 있어서, 간단하게 회로를 구현할 수 있어 제품의 소형화를 기대할 수 있다. 또한, 제조 비용을 절약함으로써 제품의 가격 경쟁력을 확보할 수 있다.In the configuration of the negative voltage supply device according to the embodiment of the present invention, it is possible to simply implement the circuit can be expected to miniaturize the product. In addition, it is possible to secure the price competitiveness of the product by reducing the manufacturing cost.

도 1은 일반적인 네거티브 차지 펌프회로를 간략하게 나타낸 도면,
도 2는 본 발명의 실시예에 따른 음전압 공급장치를 나타내는 도면,
도 3의 (a) 및 (b)는 도 2의 음전압 공급장치의 차징 및 펌핑 동작을 각각 나타내는 도면,
도 4는 도 2에 나타낸 제2, 제4, 제6 내지 제8 스위칭소자들을 CMOS 공정으로 구현한 예를 나타내는 도면이다.1 is a schematic view showing a general negative charge pump circuit,
2 is a view showing a negative voltage supply device according to an embodiment of the present invention;
(A) and (b) of Figure 3 is a view showing the charging and pumping operation of the negative voltage supply of Figure 2, respectively,
FIG. 4 is a diagram illustrating an example of implementing the second, fourth, sixth, and eighth switching elements illustrated in FIG. 2 using a CMOS process.

이하, 본 발명의 실시 예에 대한 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시될 수 있으므로 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.Hereinafter, exemplary embodiments of the present invention will be described in detail. In adding reference numerals to the elements of each drawing, it should be noted that the same elements may be denoted by the same reference numerals as much as possible because they may be displayed on different drawings. In addition, in describing the present invention, when it is determined that the detailed description of the related well-known configuration or function may obscure the gist of the present invention, the detailed description thereof will be omitted.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.In addition, in describing the component of this invention, terms, such as 1st, 2nd, A, B, (a), (b), can be used. These terms are only for distinguishing the components from other components, and the nature, order or order of the components are not limited by the terms. If a component is described as being "connected", "coupled" or "connected" to another component, that component may be directly connected to or connected to that other component, but there may be another configuration between each component. It is to be understood that the elements may be "connected", "coupled" or "connected".

도 2는 본 발명의 실시예에 따른 음전압 공급장치를 나타내는 도면이다.2 is a view showing a negative voltage supply device according to an embodiment of the present invention.

도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 음전압 공급장치는 일단이 전원전압에 연결된 제1 스위칭부(101), 일단이 제1 스위칭부(101)의 타단에 연결된 제1 충방전부(103) 및 일단이 제1 충방전부(103)의 타단에 연결되고 타단은 접지에 연결된 제2 스위칭부(105), 제1 스위칭부(101)와 제1 충방전부(103)의 접속점인 제1 노드(N1)와 접지 사이에 연결된 제3 스위칭부(111), 제2 스위칭부(105)와 제1 충방전부(103)의 접속점인 제2 노드(N2)와 출력단(Vout) 사이에 연결된 제4 스위칭부(113), 출력단(Vout)과 접지 사이에 연결된 제2 충방전부(115), 각 스위칭부(101, 105, 113)들과 접속하는 게이트 구동부(120)를 포함한다.As shown in FIG. 2, the negative voltage supply device according to the embodiment of the present invention has a first charging unit 101 connected at one end thereof to a power supply voltage and a first charging / disconnecting end connected to the other end of the first switching unit 101. All 103 and one end is connected to the other end of the first charging and discharging unit 103 and the other end is a connection point of the second switching unit 105, the first switching unit 101 and the first charging and discharging unit 103 connected to the ground. Between the third node 111 connected between the first node N1 and the ground, the second node N2 and the output terminal Vout which are the connection points of the second switch 105 and the first charge / discharge unit 103. The fourth switch 113 is connected, the second charge / discharge part 115 is connected between the output terminal Vout and the ground, and the gate driver 120 is connected to each of the switching parts 101, 105, and 113.

여기서, 게이트 구동부(120)는 복수의 스위칭소자(M5, M6, M7, M8)들을 동작시킴으로써 스위칭부(101, 105, 113)의 스위칭 동작을 구동한다. 더 나아가서는 게이트 구동부(120)는 제3 스위칭부(111)의 스위칭 동작도 제어할 수 있을 것이다.Here, the gate driver 120 drives the switching operations of the switching units 101, 105, and 113 by operating the plurality of switching elements M 5 , M 6 , M 7 , and M 8 . Furthermore, the gate driver 120 may also control the switching operation of the third switching unit 111.

제1 스위칭부(101)는 제1 스위칭소자(M1), 제2 스위칭부(105)는 제2 스위칭소자(M2), 제3 스위칭부(111)는 제3 스위칭소자(M3)를, 그리고 제4 스위칭부(113)는 제4 스위칭소자(M4)로 이루어진다. 제1 스위칭소자(M1)는 P채널 MOSFET로 이루어지며, 제2 내지 제4 스위칭소자(M2, M3, M4)는 N채널 MOSFET로 이루어진다. 또한, 제1 충방전부(103)는 제1 커패시터(C1)로 이루어지며, 제2 충방전부(105)는 제2 커패시터(C2)로 이루어진다.The first switching unit 101 is the first switching device M 1 , the second switching unit 105 is the second switching device M 2 , and the third switching unit 111 is the third switching device M 3 . And, the fourth switching unit 113 is composed of a fourth switching device (M 4 ). The first switching device M 1 is formed of a P-channel MOSFET, and the second to fourth switching devices M 2 , M 3 , and M 4 are formed of an N-channel MOSFET. In addition, the first charging and discharging unit 103 is formed of the first capacitor C 1 , and the second charging and discharging unit 105 is formed of the second capacitor C 2 .

먼저, 제1 커패시터(C1)의 충전과 관련하여, 전원전압과 접지 사이에서 순차적으로 직렬 연결되어 있는 제1 스위칭 소자(M1), 제1 커패시터(C1) 및 제2 스위칭소자(M2)의 연결 관계를 살펴본다.First, in relation to the charging of the first capacitor C 1 , the first switching element M 1 , the first capacitor C 1 , and the second switching element M which are sequentially connected in series between the power supply voltage and the ground. 2 ) look at the connection relationship.

제1 스위칭소자(M1)의 소스 단자는 전원전압에 접속하고, 드레인 단자는 제1 커패시터(C1)의 일측 단자에 접속한다. 게이트 단자를 통해서는 외부의 신호가 입력된다. 제2 스위칭소자(M2)의 드레인 단자는 제1 커패시터(C1)의 타측 단자에 접속하며, 소스 단자는 접지된다.The source terminal of the first switching device M 1 is connected to the power supply voltage, and the drain terminal is connected to one terminal of the first capacitor C 1 . An external signal is input through the gate terminal. The drain terminal of the second switching element M 2 is connected to the other terminal of the first capacitor C 1 , and the source terminal is grounded.

이어, 제1 커패시터(C1)의 방전과 함께 제2 커패시터(C2)의 충전을 위한 제3 스위칭소자(M3), 제 4 스위칭소자(M4) 및 제2 커패시터(C2)의 연결 관계를 살펴본다.Then, the first capacitor (C 1) the third switching element (M 3), the fourth switching device (M 4) and a second capacitor (C 2) for charging the second capacitor (C 2) with the discharge of the Look at the connections.

제3 스위칭소자(M3)의 드레인 단자는 제1 스위칭소자(M1)와 제1 커패시터(C1)의 접속점인 제1 노드(N1)에 접속되고, 소스 단자는 접지되며, 게이트 단자를 통해서는 외부의 신호가 인가된다. 제4 스위칭소자(M4)의 소스 단자는 제1 커패시터(C1)와 제2 스위칭소자(M2)의 접속점인 제2 노드(N2)에 접속되고, 드레인 단자는 제2 커패시터(C2)의 일측 단자에 접속됨과 동시에 음전압이 출력되는 출력단(Vout)에 접속된다. 제2 커패시터(C2)의 타측 단자는 접지된다.The drain terminal of the third switching device M 3 is connected to the first node N1, which is a connection point between the first switching device M 1 and the first capacitor C 1 , the source terminal is grounded, and the gate terminal Through the external signal is applied. The source terminal of the fourth switching device M 4 is connected to the second node N2, which is a connection point between the first capacitor C 1 and the second switching device M 2 , and the drain terminal is connected to the second capacitor C 2. It is connected to one terminal of) and at the same time it is connected to the output terminal (Vout) which outputs a negative voltage. The other terminal of the second capacitor C 2 is grounded.

또한, 게이트 구동부(120)는 제1, 제2 및 제4 스위칭부(101, 105, 113), 더 정확하게는 제1, 제2, 제4 스위칭소자(M1, M2, M4)와 서로 접속하며 상호 동작에 따라 제1 커패시터(C1)의 충전 전하를 제2 커패시터(C2)로 전달하여 출력단(Vout)을 통해 음전압으로 출력하는 제5 내지 제8 스위칭소자(M5, M6, M7, M8)를 포함한다.In addition, the gate driver 120 may include the first, second, and fourth switching units 101, 105, and 113, more precisely, the first, second, and fourth switching elements M 1 , M 2 , and M 4 . The fifth to eighth switching elements M 5 , connected to each other and transferring charge charges of the first capacitor C 1 to the second capacitor C 2 and outputting the negative voltage through the output terminal Vout according to mutual operation. M 6 , M 7 , M 8 ).

제5 스위칭소자(M5)의 소스 단자는 제1 스위칭소자(M1)의 소스 단자에 접속하고, 드레인 단자는 제2 스위칭소자(M2)의 게이트 단자에 접속하며, 게이트 단자를 통해서는 외부의 신호가 인가된다.The source terminal of the fifth switching element M 5 is connected to the source terminal of the first switching element M 1 , and the drain terminal is connected to the gate terminal of the second switching element M 2 , and through the gate terminal An external signal is applied.

제6 스위칭소자(M6)의 드레인 단자는 제2 스위칭소자(M2)의 게이트 단자에 접속하고, 소스 단자는 제4 스위칭소자(M4)의 소스 단자에 접속하며, 게이트 단자는 접지된다.The drain terminal of the sixth switching element M 6 is connected to the gate terminal of the second switching element M 2 , the source terminal is connected to the source terminal of the fourth switching element M 4 , and the gate terminal is grounded. .

제7 스위칭소자(M7)의 소스 단자는 제4 스위칭소자(M4)의 게이트 단자에 접속하고, 게이트 단자는 제4 스위칭소자(M4)의 소스 단자에 접속하며, 드레인 단자는 접지된다.The source terminal of the seventh switching element M 7 is connected to the gate terminal of the fourth switching element M 4 , the gate terminal is connected to the source terminal of the fourth switching element M 4 , and the drain terminal is grounded. .

제8 스위칭소자(M8)의 드레인 단자는 제4 스위칭소자(M4)의 게이트 단자에 접속하고, 소스 단자는 제4 스위칭소자(M4)의 드레인 단자에 접속하며, 게이트 단자는 제7 스위칭소자(M7)의 게이트 단자에 접속한다.Section 8 of the drain terminal of the switching device (M 8) is connected to the gate terminal of the fourth switching device (M 4), and a source terminal, and connected to the drain terminal of the fourth switching device (M 4), the gate terminal of claim 7, It is connected to the gate terminal of the switching element M 7 .

도 3의 (a) 및 (b)는 도 2의 음전압 공급장치의 차징 및 펌핑 동작을 각각 나타내는 도면이다.3A and 3B are views illustrating charging and pumping operations of the negative voltage supply device of FIG. 2, respectively.

도 3의 (a)를 참조하여 제1 커패시터(C1)의 충전 원리를 살펴보면, 제1 스위칭소자(M1)의 턴온 상태에서 제5 스위칭소자(M5)의 게이트 전압을 접지 즉 그라운드로 떨어뜨리게 되면, 제5 스위칭소자(M5)의 턴온과 함께 제2 스위칭소자(M2)가 턴온된다.Referring to the charging principle of the first capacitor C 1 with reference to FIG. 3A, the gate voltage of the fifth switching device M 5 is set to ground, that is, ground in the turned-on state of the first switching device M 1 . When dropped, the second switching device M 2 is turned on together with the turning on of the fifth switching device M 5 .

이러한 동작을 위해, 제1 스위칭소자(M1)가 턴온될 때 제5 스위칭소자(M5)도 함께 턴온시켜 제5 스위칭소자(M5)의 게이트 전압을 접지시키도록 음전압 공급장치는 별도의 전류원 또는 제어부를 포함할 수 있다.For this operation, the first switching element fifth switch (M 5) sound to also turned on to ground the gate voltage of the fifth switching element (M 5) with the voltage supply when it is turned on (M 1) is a separate May include a current source or a control unit.

또한, 제2 스위칭소자(M2)가 턴온되면서 제6 스위칭소자(M6)의 소스 단자(혹은 제2 스위칭소자(M2)의 드레인 단자)도 접지됨으로써 제6 스위칭소자(M6)는 오프 상태를 유지한다.In addition, since the source terminal (or the drain terminal of the second switching device M 2 ) of the sixth switching device M 6 is grounded while the second switching device M 2 is turned on, the sixth switching device M 6 is grounded. Keep off.

반면, 정상상태에서 출력단(Vout)은 음(-)의 전압을 가지므로 제8 스위칭소자(M8)가 턴온되고, 따라서 제4 스위칭소자(M4)의 게이트 단자가 음(-)의 전압이 되므로 제4 스위칭소자(M4) 또한 오프 상태를 유지하게 된다.On the other hand, since the output terminal Vout has a negative voltage in the normal state, the eighth switching device M 8 is turned on, so that the gate terminal of the fourth switching device M 4 is negative voltage. As a result, the fourth switching device M 4 also maintains the off state.

그리고, 제7 스위칭소자(M7)도 오프 상태를 유지하게 된다.In addition, the seventh switching device M 7 also maintains the off state.

이를 통해, 전원전원과 접지 사이에 구비되는 제1 스위칭소자(M1), 제1 커패시터(C1) 및 제2 스위칭소자(M2)를 통해 전류 패스가 형성됨으로써 제1 커패시터(C1)의 충전이 이루어지게 된다.As a result, a current path is formed through the first switching device M 1 , the first capacitor C 1 , and the second switching device M 2 provided between the power supply and the ground, thereby providing the first capacitor C 1 . Will be charged.

이어, 도 3의 (b)를 참조하여 제1 커패시터(C1)의 방전 및 제2 커패시터(C2)의 충전 원리를 살펴보면, 외부의 전류원 또는 제어신호에 의해 제5 스위칭소자(M5)가 턴오프되더라도, 제2 스위칭소자(M2)의 게이트 전압은 제2 스위칭소자(M2)의 게이트 소스간 기생 커패시터에 의해 입력전압(Vin)의 상태를 유지하게 된다.Next, referring to (b) of FIG. 3, the discharge principle of the first capacitor C 1 and the charging principle of the second capacitor C 2 will be described. The fifth switching device M 5 may be controlled by an external current source or a control signal. even if the turn-off, the second gate voltage of the switching elements (M 2) is to keep the state of the second switching element (M 2) the gate-source parasitic input voltage (Vin) by the capacitors.

이러한 상태에서, 제1 스위칭소자(M1)를 턴오프시키고 제3 스위칭소자(M3)를 턴온시키게 되면 제6 스위칭소자(M6)의 소스 전압이 - Vin이 되므로 제6 스위칭소자(M6)는 턴온되고, 이에 따라 제2 스위칭소자(M2)의 게이트 전압이 - Vin이 되면서 제2 스위칭소자(M2)가 턴오프된다.In this state, when the first switching device M 1 is turned off and the third switching device M 3 is turned on, the source voltage of the sixth switching device M 6 becomes − Vin, and thus the sixth switching device M 6) is turned on, so that the second gate voltage of the switching elements (M 2) is - as the Vin is a second switching element (M 2) is turned off.

반면에, 제7 및 제8 스위칭소자(M7, M8)의 게이트 전압이 - Vin이 되므로 제8 스위칭소자(M8)는 턴오프되고, 제7 스위칭소자(M7)는 턴온되어 제4 스위칭소자(M4)의 게이트 전압이 접지가 되며, 그 결과 제4 스위칭소자(M4)가 턴온된다.On the other hand, since the gate voltages of the seventh and eighth switching elements M 7 and M 8 become − Vin, the eighth switching element M 8 is turned off, and the seventh switching element M 7 is turned on to generate the gate voltage. The gate voltage of the fourth switching device M 4 becomes ground, and as a result, the fourth switching device M 4 is turned on.

이에 따라, 제3 스위칭소자(M3), 제1 커패시터(C1) 및 제4 스위칭소자(M4)를 통해 전류 패스가 형성됨으로써 제1 커패시터(C1)의 방전은 제2 커패시터(C2)를 충전시키게 되고, 출력단(Vout)을 통해서는 음전압이 출력되게 된다.Accordingly, a current path is formed through the third switching element M 3 , the first capacitor C 1 , and the fourth switching element M 4 , thereby discharging the first capacitor C 1 to the second capacitor C. 2 ) is charged, and a negative voltage is output through the output terminal (Vout).

한편, 본 발명의 실시예에 따른 음전압 공급장치의 초기 구동(start up)시 동작 상태를 살펴보면 다음과 같다.On the other hand, the operation state during the initial start-up (start-up) of the negative voltage supply device according to an embodiment of the present invention will be described.

음전압 공급장치가 동작하기 직전에 출력단(Vout)의 전압은 O V에서 시작된다. 이 경우, 제1 커패시터(C1)의 충전 상태에서 제8 스위칭소자(M8)가 완전히 온 상태에 있지는 않지만 제4 스위칭소자(M4)는 오프 상태에 있다.Just before the negative voltage supply is activated, the voltage at output Vout starts at OV. In this case, the eighth switching device M 8 is not completely on in the charged state of the first capacitor C 1 , but the fourth switching device M 4 is in the off state.

이 상태에서, 제1 스위칭소자(M1)가 턴오프되고 제3 스위칭소자(M3)가 턴온되면 제7 스위칭소자(M7)가 충분히 턴온되고, 제8 스위칭소자(M8)는 완전히 턴오프되므로 제4 스위칭소자(M4)의 게이트 전압은 그라운드 상태에 있게 되고 제4 스위칭소자(M4)가 턴온되어 출력단(Vout)의 전압은 음(-)으로 떨어지게 된다.In this state, when the first switching device M 1 is turned off and the third switching device M 3 is turned on, the seventh switching device M 7 is sufficiently turned on, and the eighth switching device M 8 is completely turned on. As it is turned off, the gate voltage of the fourth switching device M 4 is in the ground state, and the fourth switching device M 4 is turned on so that the voltage of the output terminal Vout drops to negative (−).

이후, 제3 스위칭소자(M3)가 턴오프되고 제1 및 제2 스위칭소자(M1, M2)가 턴온되면 제7 스위칭소자(M7)는 완전히 턴오프되고 제8 스위칭소자(M8)는 턴온되는 조건이 되므로 제4 스위칭소자(M4)는 오프 상태가 된다.Thereafter, when the third switching device M 3 is turned off and the first and second switching devices M 1 and M 2 are turned on, the seventh switching device M 7 is completely turned off and the eighth switching device M 8 ) becomes a turn-on condition, so the fourth switching device M 4 is turned off.

따라서 본 발명의 실시예에 따른 게이트 구동방식은 초기 구동시 출력단(Vout)이 0 V에서 네거티브 차징 및 펌핑 동작을 시작하더라도 문제가 없음을 알 수 있다.Accordingly, it can be seen that the gate driving method according to the embodiment of the present invention does not have a problem even when the output terminal Vout starts the negative charging and pumping operation at 0V.

도 4는 도 2에 나타낸 제2, 제4, 제6 내지 제8 스위칭소자들을 CMOS 공정으로 구현한 예를 나타내는 도면이다.FIG. 4 is a diagram illustrating an example of implementing the second, fourth, sixth, and eighth switching elements illustrated in FIG. 2 using a CMOS process.

도 4에서 볼 때, N채널 및 P채널 MOSFET로 이루어지는 제2, 제4, 제6 내지 제8 스위칭소자(M2, M4, M6, M7, M8)들은 예컨대 n형 우물층을 형성하고 있으며, n+ 층(401)과 p층(403)간 절연(isolation) 상태를 유지하고 있음을 확인할 수 있다.4, the second, fourth, sixth, and eighth switching elements M 2 , M 4 , M 6 , M 7 , and M 8 , which consist of N-channel and P-channel MOSFETs, for example, form an n-type well layer. It can be seen that it is formed and maintains an isolation state between the n + layer 401 and the p layer 403.

통상, CMOS 제조공정에서 기판, 즉 웨이퍼(wafer)는 P형이므로 n형 우물층으로 절연이 가능한 P채널 MOSFET를 형성하고, N채널 MOSFET의 경우에는 기판을 공유, 즉 접지시키고 있는 것과는 대조적이다.In general, in a CMOS manufacturing process, a substrate, that is, a wafer, is a P-type, thus forming a P-channel MOSFET that can be insulated by an n-type well layer, and in the case of an N-channel MOSFET, the substrate is shared, i.e., grounded.

도 4에 도시된 바와 같이, N채널 MOSFET를 이루는 제2, 제4, 제6 및 제8 스위칭소자(M2, M4, M6, M8)의 소스 또는 드레인은 충전 및 방전의 동작에 따라 O V 또는 음(-)의 전압으로 바뀌게 된다.As shown in FIG. 4, the source or the drain of the second, fourth, sixth and eighth switching elements M 2 , M 4 , M 6 , and M 8 constituting the N-channel MOSFET is used for operation of charge and discharge. As a result, it changes to OV or negative voltage.

이때, N채널 MOSFET의 소스 및 드레인은 n+로 형성되어 있어 n+가 음(-)의 전압으로 내려가게 되면 P형 기판과 다이오드를 형성하게 되므로 정상적인 충전 및 방전 동작을 할 수 없게 된다.At this time, the source and the drain of the N-channel MOSFET is formed by n + and when n + is lowered to a negative voltage (-) to form a P-type substrate and a diode, the normal charging and discharging operation is not possible.

이에 따라, 도 4에서와 같이 P채널 MOSFET뿐 아니라 N채널 MOSFET를 제2, 제4, 제6 내지 제8 스위칭소자(M2, M4, M6, M7, M8)들을 모두 절연 형태를 갖도록 형성하는 것이 바람직하다.Accordingly, as shown in FIG. 4, N-channel MOSFETs as well as P-channel MOSFETs are insulated from all of the second, fourth, sixth, and eighth switching elements M 2 , M 4 , M 6 , M 7 , and M 8 . It is preferable to form to have.

이와 같은, n형 우물층 및 절연층을 갖는 N채널 및 P채널 MOSFET는 포토리소그래피(photolithography) 공정을 이용하여 형성될 수 있다. 즉, 기판상에 N채널 및 P채널 MOSFET의 반도체층, 소스, 드레인 및 게이트 전극을 형성하기 위하여 금속층의 증착, 감광막의 도포, 현상 및 식각 과정을 반복적으로 수행하는 것이다.As such, N-channel and P-channel MOSFETs having n-type well layers and insulating layers may be formed using a photolithography process. That is, in order to form the semiconductor layer, the source, the drain and the gate electrode of the N-channel and P-channel MOSFET on the substrate, the deposition of the metal layer, the application of the photosensitive film, the development and the etching process are repeatedly performed.

이와 같은 과정에 따라, P형 기판상에는 도 4에서와 같이 N채널 MOSFET 및/또는 P채널 MOSFET를 형성하기 위해 설정된 영역에 n+ 층(401)이 형성되고, n+ 층(401)상에는 n- 층(402)이 형성되며, n- 층(402)상에는 반도체층을 형성하기 위한 p층(403)이 형성된다. 또한, p층(403)상에는 n+ 및/또는 p+ 전극(404, 405)이 차례로 형성되어 소스 및/또는 드레인 전극을 이룬다.According to this process, an n + layer 401 is formed on a P-type substrate in a region set to form an N-channel MOSFET and / or a P-channel MOSFET as shown in FIG. 4, and an n− layer ( 402 is formed, and a p layer 403 is formed on the n− layer 402 to form a semiconductor layer. In addition, n + and / or p + electrodes 404 and 405 are sequentially formed on the p layer 403 to form a source and / or a drain electrode.

그리고, n+ 층(401)의 양측 가장자리 영역에는 n- 층(402)을 관통하는 콘택홀(406)이 형성되며, 콘택홀(406) 내부에 형성된 도전 전극(407)을 통해 n+ 층(401)은 접지된다. 여기서, 콘택홀(406) 내부의 도전 전극(407)은 n+ 및/또는 p+ 전극(404, 405) 형성시 동시에 형성될 수 있으며, 별도의 공정을 통해 n+ 및/또는 p+ 전극(404, 405)과 서로 다른 재료로 형성될 수 있다.In addition, contact holes 406 penetrating through the n− layer 402 are formed in both edge regions of the n + layer 401, and the n + layer 401 is formed through the conductive electrode 407 formed inside the contact hole 406. Is grounded. Herein, the conductive electrode 407 inside the contact hole 406 may be formed at the same time when the n + and / or p + electrodes 404 and 405 are formed. The n + and / or p + electrodes 404 and 405 may be formed through a separate process. And may be formed of different materials.

또한, N채널 및 P채널 MOSFET의 소스 및 드레인 전극을 형성하는 n+ 전극(404)과 n+ 전극(404)) 사이에는 게이트 전극(408)이 형성된다. In addition, a gate electrode 408 is formed between the n + electrode 404 and the n + electrode 404 forming the source and drain electrodes of the N-channel and P-channel MOSFETs.

한편, 본 발명의 실시예에서 스위칭소자들은 MOSFET에 한정되는 것이 아니라 접합형 FET, BJT(Bipolar Junction Transistor), IGBT(Insulatied Gate Bipolar Transistor), JFET(Junction gate FET) 중 적어도 하나로 이루어질 수 있다. 그러므로, FET 계열 소자의 게이트 또는 BJT, IGBT 계열 소자의 베이스는 스위칭소자의 구동단으로 통칭하여 사용될 수 있다. 또한, FET 계열 소자의 드레인 또는 BJT, IGBT 계열 소자의 컬렉터는 스위칭소자의 전류 인입단이라 지칭될 수 있으며, FET 계열 소자의 소스 및 BJT, IGBT 계열 소자의 에미터는 전류 인출단이라 지칭될 수 있다. 또한, 본 발명의 실시예에서 저항은 그 저항의 상위 개념인 저항소자로, 커패시터는 그 커패시터의 상위 개념인 충방전소자로 대체하여 사용될 수 있다.Meanwhile, in the exemplary embodiment of the present invention, the switching elements are not limited to the MOSFET but may include at least one of a junction type FET, a bipolar junction transistor (BJT), an insulated gate bipolar transistor (IGBT), and a junction gate FET (JFET). Therefore, the gate of the FET series element or the base of the BJT or IGBT series element may be collectively used as the driving stage of the switching element. In addition, the drain of the FET series device or the collector of the BJT, IGBT series device may be referred to as the current inlet of the switching element, the source of the FET series device and the emitter of the BJT, IGBT series device may be referred to as the current outlet. . In addition, in the exemplary embodiment of the present invention, the resistor may be used as a resistance element that is a higher concept of the resistance, and the capacitor may be replaced by a charge / discharge element that is a higher concept of the capacitor.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The foregoing description is merely illustrative of the technical idea of the present invention, and various changes and modifications may be made by those skilled in the art without departing from the essential characteristics of the present invention. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention but to describe the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The protection scope of the present invention should be interpreted by the following claims, and all technical ideas within the equivalent scope should be interpreted as being included in the scope of the present invention.

그리고, 명세서상에 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.In addition, the terms "comprise", "comprise" or "having" described in the specification mean that a corresponding component may be included unless otherwise stated, and thus, other components are excluded. It should be construed that it may further include other components. All terms, including technical and scientific terms, have the same meanings as commonly understood by one of ordinary skill in the art unless otherwise defined. Terms used generally, such as terms defined in a dictionary, should be interpreted to coincide with the contextual meaning of the related art, and shall not be interpreted in an ideal or excessively formal sense unless explicitly defined in the present invention.

101: 제1 스위칭부 103: 제1 충방전부
105: 제2 스위칭부 111: 제3 스위칭부
113: 제4 스위칭부 115: 제2 충방전부
120: 게이트 구동부 401: n+ 층
402: n- 층 403: p+ 층
404: n+ 전극 405: p+ 전극
406: 콘택홀 407: 도전 전극
408: 게이트 전극101: first switching unit 103: first charging and discharging unit
105: second switching unit 111: third switching unit
113: fourth switching unit 115: second charging and discharging unit
120: gate driver 401: n + layer
402: n- layer 403: p + layer
404: n + electrode 405: p + electrode
406: contact hole 407: conductive electrode
408: gate electrode

Claims (7)

전원전압과 접지 사이에 순차적으로 연결된 제1 스위칭부, 제1 충방전부 및 제2 스위칭부;
상기 제1 스위칭부와 상기 제1 충방전부가 접속하는 제1 노드 및 접지에 접속하는 제3 스위칭부;
상기 제1 충방전부와 상기 제2 스위칭부가 접속하는 제2 노드 및 출력단에 접속하는 제4 스위칭부;
상기 출력단과 접지에 접속하는 제2 충방전부; 및
상기 제2 노드, 상기 접지, 상기 출력단 및 상기 제2 스위칭부와 상기 제4 스위칭부의 신호 입력에 관련되는 구동단에 전기적으로 연결되는 복수의 스위칭소자를 포함하며, 상기 제1 스위칭부 및 상기 제3 스위칭부의 구동 제어시 상기 스위칭소자의 온/오프 동작에 의해 상기 제2 스위칭부 및 상기 제4 스위칭부가 스위칭 동작하여 상기 제1 충방전부 및 상기 제2 충방전부를 충전 및 방전함으로써 상기 출력단에 음전압을 제공하도록 제어하는 게이트 구동부를
포함하는 것을 특징으로 하는 음전압 공급장치.A first switching unit, a first charging and discharging unit, and a second switching unit sequentially connected between a power supply voltage and a ground;
A third switching unit connected to a first node and a ground connected to the first switching unit and the first charging and discharging unit;
A fourth switching unit connected to a second node and an output terminal to which the first charging and discharging unit and the second switching unit are connected;
A second charge / discharge unit connected to the output terminal and the ground; And
And a plurality of switching elements electrically connected to the second node, the ground, the output terminal, and a driving terminal associated with signal input of the second switching unit and the fourth switching unit. When the driving of the switching unit is controlled, the second switching unit and the fourth switching unit switch by the on / off operation of the switching element, thereby charging and discharging the first charging and discharging unit and the second charging and discharging unit so that the output terminal is negative. Gate driver controls to provide voltage
Negative voltage supply, characterized in that it comprises. 제1항에 있어서,
상기 제1 스위칭부는 제1 스위칭소자, 제2 스위칭부는 제2 스위칭소자, 제3 스위칭부는 제3 스위칭소자, 그리고 제4 스위칭부는 제4 스위칭소자로 이루어지며,
상기 제1 스위칭소자는 P채널 MOSFET이고, 상기 제2, 제3 및 제4 스위칭소자는 N채널 MOSFET인 것을 특징으로 하는 음전압 공급장치.The method of claim 1,
The first switching unit is composed of a first switching element, the second switching unit is a second switching element, the third switching unit is a third switching element, and the fourth switching unit is a fourth switching element,
And the first switching element is a P-channel MOSFET, and the second, third and fourth switching elements are N-channel MOSFETs. 제2항에 있어서,
상기 제1 충방전부는 제1 커패시터로, 그리고 상기 제2 충방전부는 제2 커패시터로 이루어진 것을 특징으로 하는 음전압 공급장치.The method of claim 2,
The first charging and discharging unit is a first capacitor, and the second charging and discharging unit is a negative voltage supply, characterized in that consisting of a second capacitor. 제3항에 있어서,
상기 제1 커패시터의 일측 및 타측 단자는 상기 제1 스위칭소자 및 상기 제2 스위칭소자의 드레인 단자에 각각 접속하고,
상기 제2 커패시터의 일측 및 타측 단자는 상기 제4 스위칭소자의 드레인 단자와 접지에 각각 접속하는 것을 특징으로 하는 음전압 공급장치.The method of claim 3,
One side and the other terminal of the first capacitor are connected to drain terminals of the first switching element and the second switching element, respectively.
One terminal and the other terminal of the second capacitor is connected to the drain terminal and the ground of the fourth switching element, respectively. 전원전압과 접지 사이에 순차적으로 연결된 제1 스위칭부, 제1 충방전부 및 제2 스위칭부;
상기 제1 스위칭부와 상기 제1 충방전부가 접속하는 제1 노드 및 접지에 접속하는 제3 스위칭부;
상기 제1 충방전부와 상기 제2 스위칭부가 접속하는 제2 노드 및 출력단에 접속하는 제4 스위칭부;
상기 출력단과 접지에 접속하는 제2 충방전부; 및
상기 제1 스위칭부, 상기 제2 스위칭부, 제3 스위칭부 및 제4 스위칭부의 스위칭 동작을 구동하여 상기 제1 충방전부 및 상기 제2 충방전부를 충전 및 방전함으로써 상기 출력단에 음전압을 제공하도록 제어하는 게이트 구동부를 포함하되,
상기 게이트 구동부는 제5 내지 제8 스위칭소자를 포함하며,
상기 제5 스위칭소자의 소스 단자는 상기 제1 스위칭소자의 소스 단자에, 드레인 단자는 상기 제6 스위칭소자의 드레인 단자 및 상기 제2 스위칭소자의 게이트단자에 접속하고,
상기 제6 스위칭소자의 게이트 단자는 접지되고, 소스 단자는 상기 제2 스위칭소자의 드레인 단자 및 상기 제4 스위칭소자의 소스 단자에 접속하며,
상기 제7 스위칭소자의 게이트 단자는 상기 제4 스위칭소자의 소스 단자에, 소스 단자는 제4 스위칭소자의 게이트 단자에 접속하고, 드레인 단자는 접지되며,
상기 제8 스위칭소자의 게이트 단자는 상기 제7 스위칭소자의 게이트 단자에, 소스 단자는 상기 제4 스위칭소자의 드레인 단자에 접속하고, 드레인 단자는 상기 제4 스위칭소자의 게이트 단자에 접속하는 것을 특징으로 하는 음전압 공급장치.A first switching unit, a first charging and discharging unit, and a second switching unit sequentially connected between a power supply voltage and a ground;
A third switching unit connected to a first node and a ground connected to the first switching unit and the first charging and discharging unit;
A fourth switching unit connected to a second node and an output terminal to which the first charging and discharging unit and the second switching unit are connected;
A second charge / discharge unit connected to the output terminal and the ground; And
To drive a switching operation of the first switching unit, the second switching unit, the third switching unit and the fourth switching unit to charge and discharge the first charging and discharging unit and the second charging and discharging unit to provide a negative voltage to the output terminal. Including a gate driver for controlling,
The gate driver includes fifth to eighth switching elements,
A source terminal of the fifth switching element is connected to a source terminal of the first switching element, a drain terminal is connected to a drain terminal of the sixth switching element and a gate terminal of the second switching element,
A gate terminal of the sixth switching element is grounded, a source terminal is connected to a drain terminal of the second switching element and a source terminal of the fourth switching element,
The gate terminal of the seventh switching element is connected to the source terminal of the fourth switching element, the source terminal is connected to the gate terminal of the fourth switching element, the drain terminal is grounded,
The gate terminal of the eighth switching element is connected to the gate terminal of the seventh switching element, the source terminal is connected to the drain terminal of the fourth switching element, and the drain terminal is connected to the gate terminal of the fourth switching element. Negative voltage supply device. 제5항에 있어서,
상기 제5 및 제7 스위칭소자는 P채널 MOSFET이고, 상기 제6 및 제8 스위칭소자는 N채널 MOSFET인 것을 특징으로 하는 음전압 공급장치.The method of claim 5,
And the fifth and seventh switching elements are P-channel MOSFETs, and the sixth and eighth switching elements are N-channel MOSFETs. 제5항에 있어서,
상기 제2, 제4, 제6 내지 제8 스위칭소자들은 우물층 및 절연(isolation) 형태를 갖는 N채널 및 P채널 MOSFET로 이루어지는 것을 특징으로 하는 음전압 공급장치.The method of claim 5,
And the second, fourth, sixth to eighth switching elements are formed of an N-channel and a P-channel MOSFET having a well layer and an isolation form.
KR1020100005616A 2010-01-21 2010-01-21 Device for Providing Negative Voltage KR101091835B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100005616A KR101091835B1 (en) 2010-01-21 2010-01-21 Device for Providing Negative Voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100005616A KR101091835B1 (en) 2010-01-21 2010-01-21 Device for Providing Negative Voltage

Publications (2)

Publication Number Publication Date
KR20110085698A KR20110085698A (en) 2011-07-27
KR101091835B1 true KR101091835B1 (en) 2011-12-12

Family

ID=44922470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100005616A KR101091835B1 (en) 2010-01-21 2010-01-21 Device for Providing Negative Voltage

Country Status (1)

Country Link
KR (1) KR101091835B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101657878B1 (en) * 2015-03-09 2016-09-19 성균관대학교산학협력단 Power Supply Circuit for Floating Switch Gate Driver and Floating Switch Gate Driver Comprising the Same
CN118631053A (en) 2023-03-07 2024-09-10 联发科技（新加坡）私人有限公司 Negative charge pump

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080303586A1 (en) * 2007-06-08 2008-12-11 Innocom Technology (Shenzhen) Co., Ltd. Negative voltage generating circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080303586A1 (en) * 2007-06-08 2008-12-11 Innocom Technology (Shenzhen) Co., Ltd. Negative voltage generating circuit

Also Published As

Publication number Publication date
KR20110085698A (en) 2011-07-27

Similar Documents

Publication Publication Date Title
US10096705B2 (en) Integrated high side gate driver structure and circuit for driving high side power transistors
TWI413351B (en) Circuit for driving a gate of a mos transistor to a non-conductive state
US7884665B2 (en) Charge pump circuit, LCD driver IC, and electronic appliance
US7606082B2 (en) Semiconductor circuit, inverter circuit, semiconductor apparatus, and manufacturing method thereof
US20140078624A1 (en) Semiconductor integrated circuit with esd protection circuit
JP2007006207A (en) Driving circuit
JP2011182246A (en) Semiconductor device
US8059437B2 (en) Integrated circuit and DC-DC converter formed by using the integrated circuit
TWI658695B (en) Output circuit and method for providing an output current
JP2010098944A (en) Hvnmos/hvpmos switched capacitor charge pump for ideal charge transfer
TWI360297B (en) I/o circuit
KR101091835B1 (en) Device for Providing Negative Voltage
US20060164135A1 (en) Driver circuit
US8742829B2 (en) Low leakage digital buffer using bootstrap inter-stage
JP2009260832A (en) Semiconductor device
JP2017120968A (en) Circuit device and electronic equipment
JP5805573B2 (en) Output circuit
JP2012063849A (en) Negative voltage power supply control circuit
WO2021024643A1 (en) Semiconductor device
JP2008061390A (en) Semiconductor device, step-down chopper regulator, electronic equipment
WO2016170724A1 (en) Solid state relay
TWI543528B (en) Bi-direction switch
US8004347B2 (en) Internal supply voltage generator capable of reducing latch-up and semiconductor device having the same
US7177167B2 (en) Semiconductor device containing charge pump type step-up circuit featuring bipolar transistor for carrying out initial charging
CN113014240B (en) Control circuit of signal switch tube and analog switch circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161201

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171204

Year of fee payment: 7