KR101085727B1 - Embedded printed circuit board and method of manufacturing the same - Google Patents

Embedded printed circuit board and method of manufacturing the same Download PDF

Info

Publication number
KR101085727B1
KR101085727B1 KR1020100048647A KR20100048647A KR101085727B1 KR 101085727 B1 KR101085727 B1 KR 101085727B1 KR 1020100048647 A KR1020100048647 A KR 1020100048647A KR 20100048647 A KR20100048647 A KR 20100048647A KR 101085727 B1 KR101085727 B1 KR 101085727B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
embedded printed
insulating layer
cavity
Prior art date
Application number
KR1020100048647A
Other languages
Korean (ko)
Inventor
정형미
조재춘
이춘근
정태성
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100048647A priority Critical patent/KR101085727B1/en
Priority to US13/064,986 priority patent/US20110290540A1/en
Priority to JP2011104071A priority patent/JP2011249792A/en
Application granted granted Critical
Publication of KR101085727B1 publication Critical patent/KR101085727B1/en
Priority to JP2013011873A priority patent/JP2013093614A/en
Priority to JP2013011853A priority patent/JP2013093613A/en
Priority to US14/495,513 priority patent/US20150022984A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Epoxy Resins (AREA)
  • Materials For Photolithography (AREA)

Abstract

PURPOSE: An embedded printed circuit board and a method of manufacturing the same are provided to reduce resistance and easily form a cavity by using an exposure and development applying a photosensitivity build-up layer. CONSTITUTION: In an embedded printed circuit board and a method of manufacturing the same, an insulating layer(10a) forms a cavity. A chip(30) mounts in the cavity. A circuit layer(40) is formed in the insulating layer. The insulating layer is comprised of a photosensitive composition including a light-sensitivity monomer and a photoinitiator.

Description

임베디드 인쇄회로기판 및 이의 제조 방법{Embedded Printed Circuit Board and Method of Manufacturing the same}Embedded Printed Circuit Board and Method of Manufacturing the Same

본 발명은 임베디드 인쇄회로기판 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는 감광성 필름에 노광 및 현상 공정으로 칩 내장을 위한 캐비티를 형성하는 임베디드 인쇄회로기판 및 이의 제조 방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an embedded printed circuit board and a method of manufacturing the same, and more particularly, to an embedded printed circuit board and a method of manufacturing the same.

전자산업의 발달에 따라 전자부품의 고기능화, 소형화가 점차 요구되는 추세에서 특히 셀룰러폰, PDA 등을 비롯한 이동통신 단말기와 같이 휴대하기 용이할 수 있도록 하는 형태를 바탕으로 하는 시장의 흐름이 인쇄회로기판의 박형화 추세로 이어지고 있으며, 제한된 면적에 더욱 많은 기능을 부여하려는 노력이 지속적으로 이루어지고 있는 가운데, 차세대 다기능성/소형 패키지 기술과 관련하여 부품 내장 기판의 개발이 주목 받고 있는 실정이다. With the development of the electronic industry, the trend of increasing the functionality and miniaturization of electronic components is increasingly required. In particular, the trend of the market is based on a form that makes it easy to carry like a mobile communication terminal such as a cellular phone and a PDA. As a result of the trend toward thinner and more efforts to provide more functions in a limited area, the development of component embedded boards is drawing attention in relation to next-generation multifunctional / small package technology.

종래의 칩 임베딩(Chip Embedding) 공정을 살펴보면, 칩을 고정하기 위해 캐비티(Cavity)를 형성하고, 테이핑(Taping) 공정을 적용하였다.Looking at the conventional chip embedding (Chip Embedding) process, to form a cavity (Cavity) to fix the chip (Taping) was applied.

여기에서, 캐비티 형성은 기계적 드릴(Drill), 펀치(Punch), 레이저 드릴(Laser Drill) 등의 방법을 이용하였다.Herein, the cavity was used by a method such as a mechanical drill, a punch, a laser drill, and the like.

상술한 바와 같이, 일반적인 단일소자 내장방식은 칩을 내장하기 위하여 캐비티를 형성하는 공정과 칩을 고정하기 위해 캐비티가 형성된 기판 하단에 테이핑 공정을 통해 칩을 내장하였다.As described above, in general, a single device embedding method embeds a chip through a process of forming a cavity for embedding a chip and a taping process at a bottom of a substrate on which a cavity is formed to fix the chip.

그러나, 기계적 드릴, 펀치, 레이저 드릴 등을 이용한 방법은 기계적 저항(Tolerance)의 한계로 인하여 칩 크기와 정확하게 일치하도록 캐비티를 형성하지 못하기 때문에 칩 보다 큰 캐비티를 형성하고 나머지 부분을 메워야 하는 문제점이 발생한다.
However, the method using mechanical drills, punches, laser drills, and the like does not form a cavity to exactly match the chip size due to the limitation of the mechanical resistance (Tolerance). Occurs.

따라서, 본 발명은 종래의 임베디드 인쇄회로기판에서 발생될 수 있는 문제점을 해결하기 위하여 창안된 것으로서, 감광성 필름으로 구성된 절연층에 노광 및 현상 공정으로 칩 내장을 위한 캐비티가 형성되는 임베디드 인쇄회로기판 및 이의 제조 방법을 제공함에 그 목적이 있다.
Accordingly, the present invention has been made to solve the problems that may occur in a conventional embedded printed circuit board, an embedded printed circuit board is formed in the insulation layer consisting of a photosensitive film and the cavity for chip embedded in the exposure and development process and Its purpose is to provide a process for its preparation.

상기 목적을 달성하기 위한 본 발명의 실시예에 의한 임베디드 인쇄회로기판은, 캐비티가 형성된 절연층; 상기 캐비티에 실장된 칩; 및 상기 절연층 상에 형성된 회로층;을 포함할 수 있으며, 상기 절연층은 광감응성 모노머 및 광개시제를 포함하는 감광성 조성물로 형성될 수 있다.Embedded printed circuit board according to an embodiment of the present invention for achieving the above object, the insulating layer formed cavity; A chip mounted in the cavity; And a circuit layer formed on the insulating layer, wherein the insulating layer may be formed of a photosensitive composition including a photosensitive monomer and a photoinitiator.

또한, 상기 캐비티는, 노광 및 현상 공정을 통해 형성될 수 있다.In addition, the cavity may be formed through an exposure and development process.

이에 더하여, 절연층은, 나프탈렌계 에폭시 수지 및 고무 변성형 에폭시 수지를 포함하는 복합 에폭시 수지, 경화제, 경화촉진제 및 무기 충전제를 포함하는 수지 조성물을 포함할 수 있다.In addition, the insulating layer may include a resin composition comprising a composite epoxy resin containing a naphthalene-based epoxy resin and a rubber-modified epoxy resin, a curing agent, a curing accelerator, and an inorganic filler.

상기 경화제는, 페놀 노블락, 비스페놀 노블락 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물일 수 있다.The hardener may be a compound of any one or more of the group consisting of phenol noble, bisphenol noble, and mixtures thereof.

또한, 상기 경화촉진제는, 이미다졸계 화합물이며, 2-메틸 이미다졸, 1-(2-시아노에틸)-2-알킬 이미다졸, 2-페닐 이미다졸 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물일 수 있다.In addition, the curing accelerator is an imidazole compound, any one of the group consisting of 2-methyl imidazole, 1- (2-cyanoethyl) -2-alkyl imidazole, 2-phenyl imidazole and mixtures thereof The above compound may be sufficient.

한편, 상기 무기 충전제는, 그라파이트(Graphite), 카본블랙, 실리카 및 그레이(Clay)로 이루어진 군 중 어느 하나 이상의 무기물일 수 있다.On the other hand, the inorganic filler may be any one or more inorganic materials of the group consisting of graphite, carbon black, silica, and gray.

또한, 상기 광감응성 모노머는, 아크릴레이트(Acrylate) 수지를 포함할 수 있다.
In addition, the photosensitive monomer may include an acrylate (Acrylate) resin.

그리고, 상기 목적을 달성하기 위한 본 발명의 실시예에 의한 임베디드 인쇄회로기판 제조방법은 감광성 조성물을 포함하는 절연층을 제공하는 단계; 상기 절연층에 노광 및 현상 공정으로 캐비티를 형성하는 단계; 캐비티에 칩을 배치하는 단계; 및 칩이 배치된 절연층 상에 도금층을 형성하고, 도금층을 식각하여 패턴을 형성하는 단계;를 포함할 수 있다.In addition, the embedded printed circuit board manufacturing method according to an embodiment of the present invention for achieving the above object comprises the steps of providing an insulating layer comprising a photosensitive composition; Forming a cavity in the insulating layer by an exposure and development process; Placing the chip in the cavity; And forming a plating layer on the insulating layer on which the chip is disposed and forming a pattern by etching the plating layer.

여기에서, 절연층의 형태는, RCC, 빌드업 필름(Bulid Up Film) 및 CCL 형태 중 어느 하나일 수 있다.In this case, the insulating layer may have any one of an RCC, a build up film, and a CCL.

또한, 상기 절연층은 광감응성 모노머 및 광개시제를 포함하는 감광성 조성물로 형성될 수 있다.In addition, the insulating layer may be formed of a photosensitive composition including a photosensitive monomer and a photoinitiator.

이에 더하여, 상기 절연층은, 나프탈렌계 에폭시 수지 및 고무 변성형 에폭시 수지를 포함하는 복합 에폭시 수지, 경화제, 경화촉진제 및 무기 충전제를 포함하는 수지 조성물을 포함할 수 있다.In addition, the insulating layer may include a resin composition including a composite epoxy resin including a naphthalene-based epoxy resin and a rubber-modified epoxy resin, a curing agent, a curing accelerator, and an inorganic filler.

또한, 상기 경화제는, 페놀 노블락, 비스페놀 노블락 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물일 수 있다.In addition, the curing agent may be a compound of any one or more of the group consisting of phenol noblock, bisphenol noblock, and mixtures thereof.

또한, 상기 경화촉진제는, 이미다졸계 화합물이며, 2-메틸 이미다졸, 1-(2-시아노에틸)-2-알킬 이미다졸, 2-페닐 이미다졸 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물일 수 있다.In addition, the curing accelerator is an imidazole compound, any one of the group consisting of 2-methyl imidazole, 1- (2-cyanoethyl) -2-alkyl imidazole, 2-phenyl imidazole and mixtures thereof The above compound may be sufficient.

이에 더하여, 상기 무기 충전제는, 그라파이트(Graphite), 카본블랙, 실리카 및 그레이(Clay)로 이루어진 군 중 어느 하나 이상의 무기물일 수 있다.In addition, the inorganic filler may be at least one inorganic material selected from the group consisting of graphite, carbon black, silica, and gray.

상기 광감응성 모노머는, 아크릴레이트(Acrylate) 수지를 포함할 수 있다.
The photosensitive monomer may include an acrylate resin.

본 발명의 임베디드 인쇄회로기판 및 이의 제조 방법은, 감광성 빌드업층을 적용한 노광, 형상 공정을 이용하여 저항을 줄이고, 캐비티를 용이하게 형성할 수 있다는 효과를 기대할 수 있다.The embedded printed circuit board and the method of manufacturing the same of the present invention can be expected to reduce the resistance and easily form the cavity by using the exposure and shape processes to which the photosensitive build-up layer is applied.

또한, 본 발명은 임베디드 인쇄회로기판 제조 시, 절연층만 선택적으로 캐비티를 형성하기 때문에, 종래에 비해 임베디드 인쇄회로기판의 설계 자유도를 확보할 수 있다는 장점이 있다.In addition, the present invention has the advantage that the degree of freedom of design of the embedded printed circuit board can be secured compared to the prior art, since only the insulating layer selectively forms a cavity when manufacturing the embedded printed circuit board.

이에 더하여, 본 발명은 칩 임베딩 공정 시, 별도의 접착부재가 필요하지 않기 때문에 재료비와 공정비를 비롯한 비용을 절감할 수 있다는 장점이 있다.
In addition, the present invention has an advantage of reducing the cost including the material cost and the process cost because no separate adhesive member is required during the chip embedding process.

도 1 내지 도 5는 본 발명에 의한 임베디드 인쇄회로기판의 제 1 실시예를 나타내는 단면도,
도 6 내지 도 11은 본 발명에 의한 임베디드 인쇄회로기판의 제 2 실시예를 나타내는 단면도이다.
1 to 5 are cross-sectional views showing a first embodiment of an embedded printed circuit board according to the present invention;
6 to 11 are cross-sectional views showing a second embodiment of an embedded printed circuit board according to the present invention.

이하, 본 발명의 실시예들은 임베디드 인쇄회로기판의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings of an embedded printed circuit board. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the size and thickness of the device may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 1 내지 도 5는 본 발명에 의한 임베디드 인쇄회로기판의 제 1 실시예를 나타내는 단면도이다.1 to 5 are cross-sectional views showing a first embodiment of an embedded printed circuit board according to the present invention.

도 1 내지 도 5를 참조하여 설명하면, 본 발명의 임베디드 인쇄회로기판은 캐비티(20)가 형성된 절연층(10a), 캐비티(Cavity)(20), 캐비티에 실장된 칩(30) 및 절연층 상에 형성된 회로층(40)을 포함할 수 있다.1 to 5, the embedded printed circuit board of the present invention includes an insulating layer 10a having a cavity 20, a cavity 20, a chip 30 mounted on the cavity, and an insulating layer. It may include a circuit layer 40 formed on.

보다 상세히 설명하면, 절연층(10a)은 감광성 조성물로 형성될 수 있으며, 동박(Copper Foil)층(10b)에 적층되어 RCC(Resin Coated Copper)(10) 형태를 이룰 수 있다. 여기에서, 절연층(10a)은 광감응성 모노머 및 광개시제를 포함하는 감광성 조성물로 형성될 수 있다. 이는, UV 경화가 가능하도록 기존 열경화 타입의 절연재료 조성에 광감응성 모노머와 광개시제를 첨가하여, 기존 열경화 타입의 절연재료의 물성의 저하를 최소화시키면서 캐비티 형성이 가능하도록 하는 이점이 있을 수 있다.In more detail, the insulating layer 10a may be formed of a photosensitive composition, and may be stacked on a copper foil layer 10b to form a resin coated copper (RCC) 10. Here, the insulating layer 10a may be formed of a photosensitive composition including a photosensitive monomer and a photoinitiator. This may be advantageous by adding a photosensitive monomer and a photoinitiator to an existing thermosetting insulating material composition to enable UV curing, thereby minimizing the deterioration of physical properties of the existing thermosetting insulating material. .

한편, 절연층은 나프탈렌계 에폭시 수지 및 고무 변성형 에폭시 수지를 포함하는 복합 에폭시 수지, 경화제, 경화촉진제 및 무기 충전제를 포함하는 수지 조성물을 포함할 수 있다.Meanwhile, the insulating layer may include a resin composition including a composite epoxy resin, a curing agent, a curing accelerator, and an inorganic filler including a naphthalene-based epoxy resin and a rubber-modified epoxy resin.

여기에서, 복합 에폭시 수지는 평균 에폭시 수지 당량이 100 내지 300의 나프탈렌계 에폭시 수지와 평균 에폭시 수지 당량이 100 내지 500인 고무 변성형 에폭시 수지를 포함하는 것이 가능할 수 있다. 또한, 상기 복합 에폭시 수지 100 중량부에 대하여 나프탈렌계 에폭시 수지 50 내지 70 중량부, 고무 변성형 에폭시 수지 1 내지 30 중량부로 혼합되는 것이 가능할 수 있다. Here, the composite epoxy resin may include a naphthalene-based epoxy resin having an average epoxy resin equivalent of 100 to 300 and a rubber-modified epoxy resin having an average epoxy resin equivalent of 100 to 500. In addition, it may be possible to mix 50 to 70 parts by weight of naphthalene-based epoxy resin, 1 to 30 parts by weight of the rubber-modified epoxy resin with respect to 100 parts by weight of the composite epoxy resin.

상기 경화제는 페놀 노블락, 비스페놀 노블락 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물일 수 있다. 경화촉진제는 이미다졸계 화합물이며, 2-메틸 이미다졸, 1-(2-시아노에틸)-2-알킬 이미다졸, 2-페닐 이미다졸 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물일 수 있다. 이때, 경화촉진제는 복합 에폭시 수지 100 중량부에 대하여 0.1 내지 1 중량부로 혼합되는 것이 바람직하다.The curing agent may be a compound of any one or more of the group consisting of phenol noble, bisphenol noble, and mixtures thereof. The curing accelerator is an imidazole compound, and may be any one or more compounds of the group consisting of 2-methyl imidazole, 1- (2-cyanoethyl) -2-alkyl imidazole, 2-phenyl imidazole, and mixtures thereof. have. At this time, the curing accelerator is preferably mixed to 0.1 to 1 parts by weight based on 100 parts by weight of the composite epoxy resin.

한편, 광감응성 모노머는 화학적 구조 내에 이중결합과 -COOH기를 동시에 지니고 있어야 하며, 아크릴레이트(Acrylate) 수지를 포함하는 것이 바람직하다. 여기에서, 광감응성 모노머에 광개시제가 1 ~ 10 wt%로 포함되도록 할 수 있다.On the other hand, the photosensitive monomer should have a double bond and -COOH group at the same time in the chemical structure, it is preferable to include an acrylate (Acrylate) resin. Herein, the photosensitive monomer may be included in the amount of 1 to 10 wt% in the photosensitive monomer.

또한, 무기 충전제는 그라파이트(Graphite), 카본블랙, 실리카 및 그레이(Clay)로 이루어진 군 중 어느 하나 이상의 무기물일 수 있다. 여기에서, 무기 충전제는 복합 에폭시 수지 100 중량부에 대하여 10 내지 60 중량부로 혼합되고, 실란 커플링제로 표면 처리되며, 서로 다른 크기의 구형 충전제를 포함하는 것이 바람직하나, 이에 한정되는 것은 아니다.In addition, the inorganic filler may be an inorganic material of any one or more of the group consisting of graphite, carbon black, silica, and gray. Herein, the inorganic filler is preferably mixed in an amount of 10 to 60 parts by weight based on 100 parts by weight of the composite epoxy resin, surface-treated with a silane coupling agent, and includes spherical fillers of different sizes, but is not limited thereto.

상술한 바와 같이 제조된 조성물은 필름 캐스팅(Film Casting) 공정을 통하여 PET 기판 위에 50 ~ 120 ㎛으로 캐스팅하여 필름 형태로 제조할 수 있다.The composition prepared as described above may be cast in a film form by casting 50 ~ 120 ㎛ on a PET substrate through a film casting (Film Casting) process.

도 2에서 도시하는 바와 같이, 캐비티(20)는 절연층(10a)에 노광 및 현상 공정을 통해 형성될 수 있다.As shown in FIG. 2, the cavity 20 may be formed in the insulating layer 10a through an exposure and development process.

이를 보다 상세히 설명하면, 제조된 필름을 80℃ 0.7 ~ 7.5 kgf의 압력을 가하여 1분간 전극(Electrod) 상단에 라미네이션한 후, 기 설정된 온도와 시간에 따라 건조를 진행할 수 있다. 여기에서, 건조는 컨택 노광시 워킹 필름(Working Film)에 격벽재료층이 달라붙지 않을 정도의 건조도로 진행하고, 건조 과정을 완료하면 컨택 노광기를 사용하여 150 mj ~ 1000 mj의 적산량으로 노광하는 진행하는 것이 바람직하다.To explain this in more detail, the prepared film may be laminated at the top of an electrode (Electrod) for 1 minute by applying a pressure of 0.7 ° C to 7.5 kgf at 80 ° C., followed by drying at a predetermined temperature and time. Here, the drying proceeds to a degree of drying such that the barrier material layer does not adhere to the working film during contact exposure, and when the drying process is completed, exposure is performed at an integrated amount of 150 mj to 1000 mj using a contact exposure machine. It is preferable to proceed.

또한, 노광 수행 후, 반경화(pre-cure) 과정을 통하여 열경화를 일부 진행한다. 마지막으로 1 wt% Na2C03 현상액을 1 m/min의 속도로 통화하여 1차 현상을 진행한 후, 에폭시를 용융시킬 수 있는 유기 솔벤트(예를 들어, 2-methoxy ethanol)를 사용하여 기 설정된 시간 동안 초음파 세척을 진행하여 현상을 완료한다. 현상이 완료되면 약 190도에서 후경화를 진행하여 캐비티(20)를 형성할 수 있다.In addition, after performing the exposure, the thermal curing is partially performed through a pre-cure process. Finally 1 wt% Na 2 C0 3 After developing the first development by passing the developer at a rate of 1 m / min, the ultrasonic cleaning was performed using an organic solvent capable of melting the epoxy (for example, 2-methoxy ethanol) for a predetermined time. To complete. When the development is completed, the cavity 20 may be formed by post-curing at about 190 degrees.

감광성 필름의 패턴 형성방법은 UV 경화(UV Cure), 노광(Exposure), 현상(Develop)으로 기계적 가공 공법에 비해 저항력(Tolerance)이 작으며, 칩 사이즈와 유사하게 캐비티를 형성할 수 있다. 따라서, 칩 배치(Chip Placing)가 유리하며, 후 공정에서 접착부재가 별도로 요구되지 않는다는 이점이 있을 수 있다.The pattern forming method of the photosensitive film is UV curing, exposure, and development, and the resistance is smaller than that of the mechanical processing method, and the cavity may be formed similarly to the chip size. Therefore, chip placing is advantageous, and there may be an advantage that an adhesive member is not required separately in a later process.

이후, 도 3 내지 도 5에서 도시하는 바와 같이, 캐비티(20)에 칩(30)을 배치하고, 빌드업 필름 커링(Build Up Film Curing) 및 구리 도금(Cu Plating)을 수행하여 전기적으로 연결하며, 구리 패터닝(Cu Pattering)을 통해 회로(40)를 형성할 수 있다.Thereafter, as shown in FIGS. 3 to 5, the chip 30 is disposed in the cavity 20, and electrically connected by performing Build Up Film Curing and Cu Plating. The circuit 40 may be formed through copper pattering.

여기에서, 칩(30)은 능동소자, 수동소자 또는 IC일 수 있다.Here, the chip 30 may be an active device, a passive device or an IC.

본 발명에서 개시하는 절연층의 형태는 절연물질의 일면에만 동박이 적층된 레진코팅 동박적층판(RCC), 빌드 업 필름(Bulid Up Film) 및 양면 동박적층판(Copper Clad Lamination, CCL) 형태 중 어느 하나일 수 있다.The shape of the insulating layer disclosed in the present invention is any one of the resin-coated copper clad laminate (RCC), the build-up film (Copper Clad Lamination, CCL) form in which copper foil is laminated only on one surface of the insulating material Can be.

이하에서는 설명의 편의를 위해 도 1 내지 도 5에서 개시하는 기술과 중복된 기술에서 대한 상세한 설명은 생략하기로 한다.Hereinafter, for the convenience of description, detailed descriptions of technologies overlapping with those disclosed in FIGS. 1 to 5 will be omitted.

도 6 내지 도 11은 본 발명에 의한 임베디드 인쇄회로기판의 제 2 실시예를 나타내는 단면도로서, 다층 인쇄회로기판에 적용한 예를 설명하기 위한 것이다.6 to 11 are cross-sectional views showing a second embodiment of an embedded printed circuit board according to the present invention and are for explaining an example applied to a multilayer printed circuit board.

도시하는 바와 같이, 임베디드 인쇄회로기판은 CCL(Copper Clad Laminate) 형태의 코아층(100), 절연층(200), 캐비티(300), 칩(400) 및 회로층(500)을 포함할 수 있다.As shown, the embedded printed circuit board may include a core layer 100, an insulation layer 200, a cavity 300, a chip 400, and a circuit layer 500 in the form of a copper clad laminate (CCL). .

보다 상세히 설명하면, 코아층(100)의 상부와 하부에 감광성 빌드업 필름으로 형성된 절연층(200)을 적층하고, 절연층(200)에 노광 및 현상을 수행하여 캐비티(300)와 연결 비아(Via)를 형성할 수 있다. 여기에서, 감광성 빌드업 필름은 도 1 내지 도 5에서 개시된 제조 방법과 동일하므로 상세한 설명은 생략하기로 한다.In more detail, the insulating layer 200 formed of the photosensitive build-up film is stacked on the upper and lower portions of the core layer 100, and the exposure and development are performed on the insulating layer 200 to connect the cavity 300 and the connecting via ( Via). Here, since the photosensitive build-up film is the same as the manufacturing method disclosed in FIGS. 1 to 5, detailed description thereof will be omitted.

이후, 캐비티(300)에 칩(400)을 배치한 후, 빌드업 필름 커링 및 구리 도금을 수행하여 전극층을 형성할 수 있으며, 패터닝을 수행하여 전극 패턴(500)을 형성할 수 있다.
Subsequently, after the chip 400 is disposed in the cavity 300, the electrode layer may be formed by performing build-up film curing and copper plating, and patterning may be performed to form the electrode pattern 500.

이하, 도 1 내지 도 5를 참조하여 본 발명의 실시예에 따른 임베디드 인쇄회로기판의 제조방법에 대하여 설명하기로 한다.Hereinafter, a method of manufacturing an embedded printed circuit board according to an exemplary embodiment of the present invention will be described with reference to FIGS. 1 to 5.

도 1 내지 도 5는 본 발명의 실시예에 따른 임베디드 인쇄회로기판의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.1 to 5 are cross-sectional views sequentially illustrating a method of manufacturing an embedded printed circuit board according to an exemplary embodiment of the present invention.

먼저, 도 1에서 도시하는 바와 같이, 감광성 조성물을 포함하는 절연층(10a)을 제공한다.First, as shown in FIG. 1, the insulating layer 10a containing the photosensitive composition is provided.

여기에서, 절연층(10a)은 광감응성 모노머 및 광개시제를 포함하는 감광성 조성물로 형성될 수 있다. 이때, 절연층은 나프탈렌계 에폭시 수지 및 고무 변성형 에폭시 수지를 포함하는 복합 에폭시 수지, 경화제, 경화촉진제 및 무기 충전제를 포함하는 수지 조성물을 포함할 수 있다.Here, the insulating layer 10a may be formed of a photosensitive composition including a photosensitive monomer and a photoinitiator. In this case, the insulating layer may include a resin composition including a composite epoxy resin, a curing agent, a curing accelerator, and an inorganic filler including a naphthalene-based epoxy resin and a rubber-modified epoxy resin.

이어서, 도 2에서 도시하는 바와 같이, 절연층(10a)에 노광 및 현상 공정을 수행하여 캐비티(20)를 형성할 수 있다.Subsequently, as shown in FIG. 2, the cavity 20 may be formed by performing an exposure and development process on the insulating layer 10a.

이를 보다 상세히 설명하면, 제조된 필름을 80℃ 0.7 ~ 7.5 kgf의 압력을 가하여 1분간 전극(Electrod) 상단에 라미네이션한 후, 기 설정된 온도와 시간에 따라 건조를 진행할 수 있다. 여기에서, 건조는 컨택 노광시 워킹 필름(Working Film)에 격벽재료층이 달라붙지 않을 정도의 건조도로 진행하고, 건조 과정을 완료하면 컨택 노광기를 사용하여 150 mj ~ 1000 mj의 적산량으로 노광하는 진행하는 것이 바람직하다.To explain this in more detail, the prepared film may be laminated at the top of an electrode (Electrod) for 1 minute by applying a pressure of 0.7 ° C to 7.5 kgf at 80 ° C., followed by drying at a predetermined temperature and time. Here, the drying proceeds to a degree of drying such that the barrier material layer does not adhere to the working film during contact exposure, and when the drying process is completed, exposure is performed at an integrated amount of 150 mj to 1000 mj using a contact exposure machine. It is preferable to proceed.

또한, 노광 수행 후, 반경화(pre-cure) 과정을 통하여 열경화를 일부 진행한다. 마지막으로 1 wt% Na2C03 현상액을 1 m/min의 속도로 통화하여 1차 현상을 진행한 후, 에폭시를 용융시킬 수 있는 유기 솔벤트(예를 들어, 2-methoxy ethanol)를 사용하여 기 설정된 시간 동안 초음파 세척을 진행하여 현상을 완료한다. 현상이 완료되면 약 190도에서 후경화를 진행하여 캐비티(20)를 형성할 수 있다.In addition, after performing the exposure, the thermal curing is partially performed through a pre-cure process. Finally 1 wt% Na 2 C0 3 After developing the first development by passing the developer at a rate of 1 m / min, the ultrasonic cleaning was performed using an organic solvent capable of melting the epoxy (for example, 2-methoxy ethanol) for a predetermined time. To complete. When the development is completed, the cavity 20 may be formed by post-curing at about 190 degrees.

이후, 도 3에서 도시하는 바와 같이, 캐비티(20)에 칩(30)을 배치할 수 있다. 여기에서, 칩(30)은 능동소자, 수동소자 또는 IC일 수 있다.Thereafter, as shown in FIG. 3, the chip 30 may be disposed in the cavity 20. Here, the chip 30 may be an active device, a passive device or an IC.

다음으로, 도 4 및 도 5에서 도시하는 바와 같이, 칩(30)이 배치된 절연층(10a) 상에 도금층을 형성하고, 도금층을 식각하여 패턴을 형성할 수 있다.Next, as shown in FIGS. 4 and 5, a plating layer may be formed on the insulating layer 10a on which the chip 30 is disposed, and the plating layer may be etched to form a pattern.

여기에서, 도금층은 일반적으로 공지된 방법이 적용될 수 있다. 예를 들면, 관통홀의 형성 후에, 공지의 디스미어 처리, 플라스마 처리 등을 실시하고 무전해 동도금, 전기 동도금을 실시할 수 있다. 이 후에, 표면에 외부회로를 형성하고 최종적으로는 산화방지를 위해서 귀금속 도금 레지스터를 형성하고, 니켈 도금, 금 도금을 실시할 수 있다. 도금층은 전기소자의 전극과 전기적으로 연결될 수 있다.Here, the plating layer may be a generally known method. For example, after formation of the through hole, known desmear treatment, plasma treatment, or the like can be performed, and electroless copper plating and electrocopper plating can be performed. Thereafter, an external circuit can be formed on the surface, and finally, a noble metal plating resistor can be formed to prevent oxidation, and nickel plating and gold plating can be performed. The plating layer may be electrically connected to the electrodes of the electric device.

이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Preferred embodiments of the present invention described above are disclosed for the purpose of illustration, and various substitutions, modifications, and changes within the scope without departing from the spirit of the present invention for those skilled in the art to which the present invention pertains. It will be possible, but such substitutions, changes and the like should be regarded as belonging to the following claims.

10 : RCC 10a, 200 : 절연층
10b : 동박층 20, 300 : 캐비티
30, 400 : 칩 40 : 회로층
100 : 코아층 500 : 전극 패턴
10: RCC 10a, 200: insulation layer
10b: copper foil layer 20, 300: cavity
30, 400: chip 40: circuit layer
100 core layer 500 electrode pattern

Claims (16)

캐비티가 형성된 절연층;
상기 캐비티에 실장된 칩; 및
상기 절연층 상에 형성된 회로층;
을 포함하며,
상기 절연층은 광감응성 모노머 및 광개시제를 포함하는 감광성 조성물로 형성되는 임베디드 인쇄회로기판.
An insulation layer in which a cavity is formed;
A chip mounted in the cavity; And
A circuit layer formed on the insulating layer;
Including;
The insulating layer is an embedded printed circuit board formed of a photosensitive composition comprising a photosensitive monomer and a photoinitiator.
제 1 항에 있어서,
상기 캐비티는,
노광 및 현상 공정을 통해 형성되는 임베디드 인쇄회로기판.
The method of claim 1,
The cavity is,
Embedded printed circuit board formed through the exposure and development process.
제 1 항에 있어서,
상기 절연층은,
나프탈렌계 에폭시 수지 및 고무 변성형 에폭시 수지를 포함하는 복합 에폭시 수지, 경화제, 경화촉진제 및 무기 충전제를 포함하는 수지 조성물을 포함하는 임베디드 인쇄회로기판.
The method of claim 1,
The insulating layer,
An embedded printed circuit board comprising a resin composition comprising a composite epoxy resin including a naphthalene epoxy resin and a rubber modified epoxy resin, a curing agent, a curing accelerator, and an inorganic filler.
제 3 항에 있어서,
상기 경화제는,
페놀 노블락, 비스페놀 노블락 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물인 임베디드 인쇄회로기판.
The method of claim 3, wherein
The curing agent,
An embedded printed circuit board, which is a compound of any one or more of the group consisting of phenol noblock, bisphenol noblock, and mixtures thereof.
제 3 항에 있어서,
상기 경화촉진제는,
이미다졸계 화합물이며, 2-메틸 이미다졸, 1-(2-시아노에틸)-2-알킬 이미다졸, 2-페닐 이미다졸 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물인 임베디드 인쇄회로기판.
The method of claim 3, wherein
The curing accelerator,
Embedded printed circuit board which is an imidazole compound and is at least one compound of the group consisting of 2-methyl imidazole, 1- (2-cyanoethyl) -2-alkyl imidazole, 2-phenyl imidazole, and mixtures thereof .
제 3 항에 있어서,
상기 무기 충전제는,
그라파이트(Graphite), 카본블랙, 실리카 및 그레이(Clay)로 이루어진 군 중 어느 하나 이상의 무기물인 임베디드 인쇄회로기판.
The method of claim 3, wherein
The inorganic filler,
Embedded printed circuit board which is an inorganic material of at least one of the group consisting of graphite, carbon black, silica and gray.
제 1 항에 있어서,
상기 광감응성 모노머는,
아크릴레이트(Acrylate) 수지를 포함하는 임베디드 인쇄회로기판.
The method of claim 1,
The photosensitive monomer,
Embedded printed circuit board containing an acrylate resin.
감광성 조성물을 포함하는 절연층을 형성하는 단계;
상기 절연층 상에 감광성 레지스트를 형성한 후 상기 감광성 레지스트를 노광 및 현상 공정으로 캐비티를 형성하는 단계;
캐비티에 칩을 배치하는 단계; 및
칩이 배치된 절연층 상에 도금층을 형성하고, 도금층을 식각하여 패턴을 형성하는 단계;
를 포함하는 임베디드 인쇄회로기판 제조 방법.
Forming an insulating layer comprising the photosensitive composition;
Forming a cavity on the insulating layer by exposing and developing the photosensitive resist;
Placing the chip in the cavity; And
Forming a plating layer on the insulating layer on which the chips are disposed, and etching the plating layer to form a pattern;
Embedded printed circuit board manufacturing method comprising a.
제 8 항에 있어서,
상기 절연층의 형태는,
RCC, 빌드업 필름(Bulid Up Film) 및 CCL 형태 중 어느 하나인 임베디드 인쇄회로기판 제조 방법.
The method of claim 8,
The form of the insulating layer,
Embedded printed circuit board manufacturing method in any one of RCC, Build Up Film and CCL form.
제 8 항에 있어서,
상기 절연층은 광감응성 모노머 및 광개시제를 포함하는 감광성 조성물로 형성되는 임베디드 인쇄회로기판 제조 방법.
The method of claim 8,
The insulating layer is an embedded printed circuit board manufacturing method formed of a photosensitive composition comprising a photosensitive monomer and a photoinitiator.
제 10 항에 있어서,
상기 절연층은,
나프탈렌계 에폭시 수지 및 고무 변성형 에폭시 수지를 포함하는 복합 에폭시 수지, 경화제, 경화촉진제 및 무기 충전제를 포함하는 수지 조성물을 포함하는 임베디드 인쇄회로기판 제조 방법.
The method of claim 10,
The insulating layer,
A method of manufacturing an embedded printed circuit board comprising a resin composition comprising a composite epoxy resin including a naphthalene epoxy resin and a rubber modified epoxy resin, a curing agent, a curing accelerator, and an inorganic filler.
제 11 항에 있어서,
상기 경화제는,
페놀 노블락, 비스페놀 노블락 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물인 임베디드 인쇄회로기판 제조 방법.
The method of claim 11,
The curing agent,
A method of manufacturing an embedded printed circuit board, which is a compound of any one or more of the group consisting of phenol noble, bisphenol noblock, and mixtures thereof.
제 11 항에 있어서,
상기 경화촉진제는,
이미다졸계 화합물이며, 2-메틸 이미다졸, 1-(2-시아노에틸)-2-알킬 이미다졸, 2-페닐 이미다졸 및 이들의 혼합물로 이루어진 군 중 어느 하나 이상의 화합물인 임베디드 인쇄회로기판 제조 방법.
The method of claim 11,
The curing accelerator,
Embedded printed circuit board which is an imidazole compound and is at least one compound of the group consisting of 2-methyl imidazole, 1- (2-cyanoethyl) -2-alkyl imidazole, 2-phenyl imidazole, and mixtures thereof Manufacturing method.
제 11 항에 있어서,
상기 무기 충전제는,
그라파이트(Graphite), 카본블랙, 실리카 및 그레이(Clay)로 이루어진 군 중 어느 하나 이상의 무기물인 임베디드 인쇄회로기판 제조 방법.
The method of claim 11,
The inorganic filler,
An embedded printed circuit board manufacturing method of any one or more inorganic materials selected from the group consisting of graphite, carbon black, silica, and gray.
제 10 항에 있어서,
상기 광감응성 모노머는,
아크릴레이트(Acrylate) 수지를 포함하는 임베디드 인쇄회로기판 제조 방법.
The method of claim 10,
The photosensitive monomer,
Embedded printed circuit board manufacturing method comprising an acrylate (Acrylate) resin.
감광성 조성물을 포함하는 절연층을 형성하는 단계;
상기 절연층 상에 마스크 패턴을 형성하고, 상기 마스크 패턴이 형성된 상기 절연층을 노광 및 현상 공정으로 캐비티를 형성하는 단계;
캐비티에 칩을 배치하는 단계; 및
칩이 배치된 절연층 상에 도금층을 형성하고, 도금층을 식각하여 패턴을 형성하는 단계;
를 포함하는 임베디드 인쇄회로기판 제조 방법.
Forming an insulating layer comprising the photosensitive composition;
Forming a mask pattern on the insulating layer, and forming a cavity by exposing and developing the insulating layer on which the mask pattern is formed;
Placing the chip in the cavity; And
Forming a plating layer on the insulating layer on which the chips are disposed, and etching the plating layer to form a pattern;
Embedded printed circuit board manufacturing method comprising a.
KR1020100048647A 2010-05-25 2010-05-25 Embedded printed circuit board and method of manufacturing the same KR101085727B1 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020100048647A KR101085727B1 (en) 2010-05-25 2010-05-25 Embedded printed circuit board and method of manufacturing the same
US13/064,986 US20110290540A1 (en) 2010-05-25 2011-04-29 Embedded printed circuit board and method of manufacturing the same
JP2011104071A JP2011249792A (en) 2010-05-25 2011-05-09 Embedded printed circuit board and method of manufacturing the same
JP2013011873A JP2013093614A (en) 2010-05-25 2013-01-25 Embedded printed circuit board and method of manufacturing the same
JP2013011853A JP2013093613A (en) 2010-05-25 2013-01-25 Embedded printed circuit board and method of manufacturing the same
US14/495,513 US20150022984A1 (en) 2010-05-25 2014-09-24 Embedded printed circuit board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100048647A KR101085727B1 (en) 2010-05-25 2010-05-25 Embedded printed circuit board and method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR101085727B1 true KR101085727B1 (en) 2011-11-21

Family

ID=45398049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100048647A KR101085727B1 (en) 2010-05-25 2010-05-25 Embedded printed circuit board and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101085727B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101472633B1 (en) * 2012-10-16 2014-12-15 삼성전기주식회사 Hybrid lamination substrate, manufacturing method thereof and package substrate
KR101609268B1 (en) 2014-02-10 2016-04-20 삼성전기주식회사 Embedded board and method of manufacturing the same
KR20160109810A (en) 2015-03-13 2016-09-21 삼성전기주식회사 Printed Circuit Board and Method of the Same
KR20160122437A (en) * 2015-04-14 2016-10-24 엘지이노텍 주식회사 Embedded printed circuit board

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002084063A (en) 2000-09-07 2002-03-22 Rohm Co Ltd Mounting method of electronic part, and electronic circuit device manufactured thereby
JP2003152304A (en) 2000-12-27 2003-05-23 Ngk Spark Plug Co Ltd Wiring board
WO2007043714A1 (en) 2005-10-14 2007-04-19 Ibiden Co., Ltd. Multilayer printed wiring board and method for manufacturing same
WO2007126090A1 (en) 2006-04-27 2007-11-08 Nec Corporation Circuit board, electronic device and method for manufacturing circuit board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002084063A (en) 2000-09-07 2002-03-22 Rohm Co Ltd Mounting method of electronic part, and electronic circuit device manufactured thereby
JP2003152304A (en) 2000-12-27 2003-05-23 Ngk Spark Plug Co Ltd Wiring board
WO2007043714A1 (en) 2005-10-14 2007-04-19 Ibiden Co., Ltd. Multilayer printed wiring board and method for manufacturing same
WO2007126090A1 (en) 2006-04-27 2007-11-08 Nec Corporation Circuit board, electronic device and method for manufacturing circuit board

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101472633B1 (en) * 2012-10-16 2014-12-15 삼성전기주식회사 Hybrid lamination substrate, manufacturing method thereof and package substrate
KR101609268B1 (en) 2014-02-10 2016-04-20 삼성전기주식회사 Embedded board and method of manufacturing the same
KR20160109810A (en) 2015-03-13 2016-09-21 삼성전기주식회사 Printed Circuit Board and Method of the Same
KR20160122437A (en) * 2015-04-14 2016-10-24 엘지이노텍 주식회사 Embedded printed circuit board
KR102426528B1 (en) 2015-04-14 2022-07-29 엘지이노텍 주식회사 Embedded printed circuit board

Similar Documents

Publication Publication Date Title
JP2013093614A (en) Embedded printed circuit board and method of manufacturing the same
KR100792352B1 (en) Bottom substrate of pop and manufacturing method thereof
KR100965339B1 (en) Printed circuit board with electronic components embedded therein and method for fabricating the same
US20100288535A1 (en) Electronic component-embedded printed circuit board comprising cooling member and method of manufacturing the same
US20090250253A1 (en) Printed circuit board and manufacturing method thereof
KR100859004B1 (en) Manufacturing method of electro-component embedded pcb
KR20090130727A (en) Printed circuit board with electronic components embedded therein and method for fabricating the same
KR102194721B1 (en) Printed circuit board and manufacturing method thereof
JP2014513438A (en) Printed circuit board and manufacturing method thereof
WO2011052399A1 (en) Wiring board and method for producing same
KR101085727B1 (en) Embedded printed circuit board and method of manufacturing the same
KR20160090625A (en) Printed circuit board having embedded electronic devices and method of manufacturing the same
US11882648B2 (en) Dielectric layer for component carrier with varying material properties
KR101167787B1 (en) Embedded Printed Circuit Board and Method of Manufacturing the same
JP2015122472A (en) Build-up insulating film, printed circuit board including embedded electronic component using the same and method for manufacturing the same
JP2008166456A (en) Wiring board and its manufacturing method
JP5147843B2 (en) Wiring board
JP2011222962A (en) Print circuit board and method of manufacturing the same
KR100674304B1 (en) Method for manufacturing of rigid-flexible printed circuit board
KR20100021810A (en) Printed circuit board with electronic components embedded therein and method for fabricating the same
KR100658437B1 (en) Pcb and it's manufacturing method used bump board
JP2018101776A (en) Printed circuit board and package
JP2009111332A (en) Method for manufacturing printed circuit board
JP5111500B2 (en) Wiring board
KR101084776B1 (en) Substrate having embedded electronic devices and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 8